JP2009075501A - Manufacturing method for electro-optical device, and etching method - Google Patents

Manufacturing method for electro-optical device, and etching method Download PDF

Info

Publication number
JP2009075501A
JP2009075501A JP2007246674A JP2007246674A JP2009075501A JP 2009075501 A JP2009075501 A JP 2009075501A JP 2007246674 A JP2007246674 A JP 2007246674A JP 2007246674 A JP2007246674 A JP 2007246674A JP 2009075501 A JP2009075501 A JP 2009075501A
Authority
JP
Japan
Prior art keywords
substrate
conductive film
film
etching
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007246674A
Other languages
Japanese (ja)
Inventor
Tatsuki Ono
達輝 大野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007246674A priority Critical patent/JP2009075501A/en
Publication of JP2009075501A publication Critical patent/JP2009075501A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To restrain an etching rate from lowering caused by continuous etching by only a mixed acid, by etching buffered hydrofluoric acid after etching by the mixed acid that is a chemical liquid mixed with hydrogen fluoride HF and nitric acid HNO<SB>3</SB>, and to uniformly remove a conductive film on a surface of a substrate, or a conductive film on a reverse face of the substrate. <P>SOLUTION: A polysilicon film 180f on one face 110f of a mother board 110, and a polysilicon film 180r on the other face 110r, are removed without remaining the polysilicon film 180f formed on the one face 110f of the mother board 110, and the polysilicon film 180r formed on the other face 110r, since supplying at least two kinds of the mixed acid that is the chemical liquid mixed with hydrogen fluoride HF and nitric acid HNO<SB>3</SB>, and the buffered hydrofluoric acid that is the chemical liquid mixed with ammonium fluoride and hydrofluoric acid, respectively as to individual kinds, in this manufacturing method for an electro-optical device. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、回転する基板上に薬剤を供給して基板上の導電膜を除去する電気光学装置の製造方法およびエッチング方法に関する。   The present invention relates to a manufacturing method and an etching method of an electro-optical device that supplies a chemical onto a rotating substrate and removes a conductive film on the substrate.

電気光学装置の一例である液晶装置は、対向して配置された素子基板、対向基板と、素子基板および対向基板の間に封入された液晶とを有して構成される。素子基板には、たとえば複数の薄膜トランジスタ（以下、単にトランジスタと称す）を含む回路素子層が形成され、対向基板には、たとえば対向電極等が形成される。素子基板、対向基板は、それぞれ独立した工程により製造される。   A liquid crystal device, which is an example of an electro-optical device, includes an element substrate and a counter substrate that are arranged to face each other, and liquid crystal that is sealed between the element substrate and the counter substrate. A circuit element layer including, for example, a plurality of thin film transistors (hereinafter simply referred to as transistors) is formed on the element substrate, and a counter electrode, for example, is formed on the counter substrate. The element substrate and the counter substrate are manufactured by independent processes.

素子基板、対向基板の製造工程では、素子基板、対向基板の基体となる基板を静電チャックにより固定するために、基板の表裏に導電性のポリシリコン膜が形成される場合がある。このポリシリコン膜は、工程のいずれかの段階でエッチングにより除去される。   In the manufacturing process of the element substrate and the counter substrate, a conductive polysilicon film may be formed on the front and back of the substrate in order to fix the element substrate and the substrate serving as the base of the counter substrate by an electrostatic chuck. This polysilicon film is removed by etching at any stage of the process.

ここで、エッチング方法に関連して、浸漬法により基板の表面および裏面を含む全面をエッチングする方法が開示されている（たとえば、特許文献１参照）。また、スピン装置に基板を載置して、回転する基板の表面を、フッ酸（ＨＦ）と硝酸（ＨＮＯ3）との混酸により、エッチングする方法が知られている。 Here, in relation to the etching method, a method of etching the entire surface including the front surface and the back surface of the substrate by an immersion method is disclosed (for example, see Patent Document 1). In addition, a method is known in which a substrate is placed on a spin apparatus and the surface of the rotating substrate is etched with a mixed acid of hydrofluoric acid (HF) and nitric acid (HNO 3 ).

特開平５−１４４７９８号公報（２頁〜３頁、図１）JP-A-5-144798 (pages 2 to 3, FIG. 1)

しかしながら、上述のフッ酸（ＨＦ）と硝酸（ＨＮＯ3）との混酸を用いたエッチング方法では、この混酸を供給し続けている個所のエッチングレートが低下する傾向が見られ、基板の表面または裏面のシリコン膜を、均一に除去することは困難である。また、基板として石英基板またはガラス基板を用いた場合には、基板自体がエッチングされてしまうという課題がある。 However, in the etching method using the mixed acid of hydrofluoric acid (HF) and nitric acid (HNO 3 ) described above, the etching rate of the portion where the mixed acid is continuously supplied tends to decrease, and the front surface or the back surface of the substrate. It is difficult to remove the silicon film uniformly. In addition, when a quartz substrate or a glass substrate is used as the substrate, there is a problem that the substrate itself is etched.

本発明は、上記課題の少なくとも一部を解決するためになされたものである。以下の形態または適用例により実現することが可能である。   The present invention has been made to solve at least a part of the above problems. It can be realized by the following forms or application examples.

［適用例１］本適用例にかかる電気光学装置の製造方法は、素子基板を製造する工程Ａと、対向基板を製造する工程Ｂと、前記素子基板と前記対向基板とを貼り合わせ、前記素子基板と前記対向基板との間に電気光学物質を封入する工程と、を有する電気光学装置の製造方法であって、前記工程Ａまたは前記工程Ｂにおいて、基板の一方の面、および他方の面に導電膜を形成する導電膜形成工程と、前記基板の前記一方の面の前記導電膜を除去する第１の導電膜除去工程と、前記基板の前記一方の面に、薄膜を層状に形成する薄膜形成工程と、前記薄膜を形成した後に、前記基板の前記他方の面の前記導電膜を除去する第２の導電膜除去工程とを備え、前記第１の導電膜除去工程または前記第２の導電膜除去工程は、前記基板上に第１の薬剤を供給し、前記導電膜をエッチングする工程Ｃと、前記基板上に第２の薬剤を供給し、前記工程Ｃにより酸化された前記導電膜をエッチングする工程Ｄとを有することを要旨とする。   Application Example 1 An electro-optical device manufacturing method according to this application example includes a process A for manufacturing an element substrate, a process B for manufacturing a counter substrate, the element substrate and the counter substrate bonded together, and the element And a step of encapsulating an electro-optical material between a substrate and the counter substrate, wherein the method includes a step A or a step B in which one surface of the substrate and the other surface are formed. A conductive film forming step for forming a conductive film; a first conductive film removing step for removing the conductive film on the one surface of the substrate; and a thin film for forming a thin film on the one surface of the substrate. And a second conductive film removing step of removing the conductive film on the other surface of the substrate after forming the thin film, the first conductive film removing step or the second conductive layer. The film removal step includes a first agent on the substrate. Supplied, and the conductive film step is etched C, supplying a second agent on the substrate, and summarized in that a step D of etching the conductive film is oxidized by the process C.

これによれば、第１の薬剤によりエッチングした後、第１の薬剤とは異なる第２の薬剤によりエッチングを行うため、１種類の薬剤によるエッチングを続けることに起因するエッチングレートの低下を抑制することができる。これにより、基板の表面の導電膜、または基板の裏面の導電膜を、均一に除去することができる。つまり、基板の表面または裏面に導電膜が残ることなく、かつ、基板にダメージを与えることなく、基板の表面または裏面から導電膜を除去することができる。   According to this, after etching with the first chemical, etching is performed with the second chemical different from the first chemical, and therefore, a decrease in the etching rate caused by continuing the etching with one kind of chemical is suppressed. be able to. Thereby, the conductive film on the front surface of the substrate or the conductive film on the back surface of the substrate can be uniformly removed. That is, the conductive film can be removed from the front surface or the back surface of the substrate without leaving the conductive film on the front surface or the back surface of the substrate and without damaging the substrate.

［適用例２］上記適用例にかかる電気光学装置の製造方法において、前記第１の薬剤は、フッ酸と硝酸とを混合した薬液である混酸であり、前記第２の薬剤は、フッ化アンモニウムとフッ化水素酸とを混合した薬液であるバッファードフッ化水素酸であることが好ましい。   Application Example 2 In the method of manufacturing an electro-optical device according to the application example, the first drug is a mixed acid that is a chemical solution obtained by mixing hydrofluoric acid and nitric acid, and the second drug is ammonium fluoride. It is preferable to use buffered hydrofluoric acid, which is a chemical solution obtained by mixing water and hydrofluoric acid.

これによれば、第１の薬剤である混酸を供給し、その後第２の薬剤であるバッファードフッ化水素酸を供給するので、フッ酸と硝酸とを混合した薬液である混酸だけを供給して基板の導電膜を除去する場合においてエッチングレートが低下することを無くすことができる。これにより、基板の表面の導電膜、または基板の裏面の導電膜を、均一に除去することができる。つまり、基板の表面または裏面に導電膜が残ることなく、基板の表面または裏面から導電膜を除去することができる。   According to this, since the mixed acid that is the first drug is supplied, and then the buffered hydrofluoric acid that is the second drug is supplied, only the mixed acid that is a chemical solution obtained by mixing hydrofluoric acid and nitric acid is supplied. Thus, the etching rate can be prevented from decreasing when the conductive film on the substrate is removed. Thereby, the conductive film on the front surface of the substrate or the conductive film on the back surface of the substrate can be uniformly removed. That is, the conductive film can be removed from the front or back surface of the substrate without leaving the conductive film on the front or back surface of the substrate.

［適用例３］上記適用例にかかる電気光学装置の製造方法において、前記工程Ｃと前記工程Ｄとの間に、純水による洗浄工程を有することが好ましい。   Application Example 3 In the method of manufacturing the electro-optical device according to the application example, it is preferable that a cleaning process with pure water is provided between the process C and the process D.

これによれば、供給された混酸や、エッチングにより生じた異物が、基板上から除去されるので、その後に供給する第２の薬剤であるバッファードフッ化水素酸によるエッチングがより効果的となる。   According to this, the supplied mixed acid and the foreign matters generated by the etching are removed from the substrate, so that the etching with the buffered hydrofluoric acid which is the second chemical supplied thereafter becomes more effective. .

［適用例４］上記適用例にかかる電気光学装置の製造方法において、前記第１の導電膜除去工程および前記第２の導電膜除去工程の少なくとも一方を、２回以上繰返し実施することが好ましい。   Application Example 4 In the electro-optical device manufacturing method according to the application example described above, it is preferable that at least one of the first conductive film removal step and the second conductive film removal step is repeatedly performed twice or more.

これによれば、導電膜を除去する際に、上記工程Ｃ，Ｄを２回以上繰返し実施するので、導電膜が基板の表面または裏面に残ることなく、基板の表面または裏面から導電膜を除去することが、より確実になる。   According to this, when removing the conductive film, the steps C and D are repeated twice or more, so that the conductive film is removed from the front surface or the back surface of the substrate without remaining on the front surface or the back surface of the substrate. It will be more certain to do.

［適用例５］本適用例にかかるエッチング方法は、導電膜が形成された基板を回転させる工程と、前記基板を回転させた状態で、前記基板に、フッ酸と硝酸とを混合した薬液である混酸を供給して前記導電膜をエッチングする工程と、前記基板を回転させた状態で、前記基板に、フッ化アンモニウムとフッ化水素酸とを混合した薬液であるバッファードフッ化水素酸を供給して酸化された前記導電膜をエッチングする工程とを有していることを要旨とする。   Application Example 5 An etching method according to this application example includes a step of rotating a substrate on which a conductive film is formed, and a chemical solution in which hydrofluoric acid and nitric acid are mixed with the substrate while the substrate is rotated. Supplying a certain mixed acid to etch the conductive film, and in a state where the substrate is rotated, buffered hydrofluoric acid, which is a chemical solution in which ammonium fluoride and hydrofluoric acid are mixed, is applied to the substrate. And a step of etching the conductive film that has been supplied and oxidized.

これによれば、フッ酸と硝酸とを混合した薬液である混酸によりエッチングした後、バッファードフッ化水素酸によりエッチングを行うため、混酸だけによるエッチングを続けることに起因するエッチングレートの低下を抑制することができる。これにより、基板の表面の導電膜、または基板の裏面の導電膜を、均一に除去することができる。つまり、基板の表面または裏面に導電膜が残ることなく、基板の表面または裏面から導電膜を除去することができる。   According to this, since etching is performed with buffered hydrofluoric acid after etching with a mixed acid, which is a chemical solution in which hydrofluoric acid and nitric acid are mixed, a decrease in etching rate caused by continuing etching using only the mixed acid is suppressed. can do. Thereby, the conductive film on the front surface of the substrate or the conductive film on the back surface of the substrate can be uniformly removed. That is, the conductive film can be removed from the front or back surface of the substrate without leaving the conductive film on the front or back surface of the substrate.

以下、図面を参照して、本発明の一実施形態について説明する。
ここで、以下に示す実施の形態において電気光学装置は、液晶装置を例に挙げて説明する。また、液晶装置において対向して配置される２枚の基板のうち、一方の基板は素子基板（以下、「ＴＦＴ基板」と記す）として説明する。そして、他方の基板はＴＦＴ基板に対向する対向基板として説明する。
（実施形態） Hereinafter, an embodiment of the present invention will be described with reference to the drawings.
Here, in the embodiments described below, the electro-optical device will be described using a liquid crystal device as an example. In addition, one of the two substrates facing each other in the liquid crystal device will be described as an element substrate (hereinafter referred to as “TFT substrate”). The other substrate will be described as a counter substrate facing the TFT substrate.
(Embodiment)

まず、本実施形態の製造方法にかかる液晶装置の全体の構成について、図１から図３を参照して説明する。
図１は、本実施形態にかかる液晶装置の概略平面図である。図２は、図１のＡ−Ａ断面図である。図３は、一つの画素に着目した図１の液晶装置の模式的断面図である。 First, the overall configuration of the liquid crystal device according to the manufacturing method of the present embodiment will be described with reference to FIGS.
FIG. 1 is a schematic plan view of the liquid crystal device according to the present embodiment. 2 is a cross-sectional view taken along the line AA in FIG. FIG. 3 is a schematic cross-sectional view of the liquid crystal device of FIG. 1 focusing on one pixel.

図１および図２に示すように、液晶装置１００は、ＴＦＴ基板１０と、対向基板２０と、液晶５０と、シール材５２とを備えている。ＴＦＴ基板１０と対向基板２０とは、対向して配置され、シール材５２によって貼り合わされている。ＴＦＴ基板１０と対向基板２０との間の内部空間に、電気光学物質である液晶５０を介在させて構成される。
そして、ＴＦＴ基板１０および対向基板２０は、たとえば石英またはガラスなどからなる。 As shown in FIGS. 1 and 2, the liquid crystal device 100 includes a TFT substrate 10, a counter substrate 20, a liquid crystal 50, and a sealing material 52. The TFT substrate 10 and the counter substrate 20 are arranged to face each other and are bonded together by a seal material 52. In the internal space between the TFT substrate 10 and the counter substrate 20, a liquid crystal 50 that is an electro-optic material is interposed.
The TFT substrate 10 and the counter substrate 20 are made of, for example, quartz or glass.

ＴＦＴ基板１０の基板上の液晶５０と接する一方の面１０ｆ側に、液晶装置１００の表示領域４０を構成するＴＦＴ基板１０の表示領域１０ｈが構成されている。また、表示領域１０ｈに、画素を構成する対向電極２１とともに液晶５０に駆動電圧を印加する電極である画素電極（ＩＴＯ）９ａがマトリクス状に配置されている。   A display region 10 h of the TFT substrate 10 that constitutes the display region 40 of the liquid crystal device 100 is formed on one surface 10 f side of the TFT substrate 10 in contact with the liquid crystal 50. Further, pixel electrodes (ITO) 9a that are electrodes for applying a driving voltage to the liquid crystal 50 together with the counter electrodes 21 constituting the pixels are arranged in a matrix in the display region 10h.

そして、対向基板２０の基板上の液晶５０と接する一方の面２０ｆの全面に、液晶５０に画素電極９ａとともに駆動電圧を印加する電極である対向電極（ＩＴＯ）２１が設けられている。そして、対向電極２１のＴＦＴ基板１０の表示領域１０ｈに対向する位置の液晶５０と接する一方の面２０ｆ側に、液晶装置１００の表示領域４０を構成する対向基板２０の表示領域２０ｈが構成されている。   A counter electrode (ITO) 21 that is an electrode for applying a driving voltage to the liquid crystal 50 together with the pixel electrode 9a is provided on the entire surface of the one surface 20f in contact with the liquid crystal 50 on the counter substrate 20. The display area 20h of the counter substrate 20 constituting the display area 40 of the liquid crystal device 100 is formed on the one surface 20f side of the counter electrode 21 in contact with the liquid crystal 50 at a position facing the display area 10h of the TFT substrate 10. Yes.

ＴＦＴ基板１０の画素電極９ａ上に、ラビング処理が施された配向膜１６が設けられており、また、対向基板２０上の全面にわたって形成された対向電極２１上にも、ラビング処理が施された配向膜２６が設けられている。各配向膜１６，２６は、たとえば、ポリイミド膜などの透明な有機膜からなる。   An alignment film 16 that has been subjected to a rubbing process is provided on the pixel electrode 9 a of the TFT substrate 10, and the rubbing process has also been performed on the counter electrode 21 formed over the entire surface of the counter substrate 20. An alignment film 26 is provided. Each alignment film 16, 26 is made of a transparent organic film such as a polyimide film, for example.

また、ＴＦＴ基板１０の表示領域１０ｈにおいては、複数本の走査線１１ａ（図３参照）と複数本のデータ線６ａ（図３参照）とが交差するように配線され、走査線１１ａとデータ線６ａとで区画された領域に画素電極９ａがマトリクス状に配置される。そして、走査線１１ａとデータ線６ａとの各交差部分に対応してスイッチング素子である薄膜トランジスタ（以下、「ＴＦＴ」と記す）３０（図３参照）が設けられ、このＴＦＴ３０毎に画素電極９ａが電気的に接続されている。   Further, in the display area 10h of the TFT substrate 10, the plurality of scanning lines 11a (see FIG. 3) and the plurality of data lines 6a (see FIG. 3) are wired so as to intersect, and the scanning lines 11a and the data lines are arranged. Pixel electrodes 9a are arranged in a matrix in a region partitioned by 6a. A thin film transistor (hereinafter referred to as “TFT”) 30 (see FIG. 3) as a switching element is provided corresponding to each intersection of the scanning line 11a and the data line 6a, and a pixel electrode 9a is provided for each TFT 30. Electrically connected.

ＴＦＴ３０は走査線１１ａのＯＮ信号によってオンとなり、これにより、データ線６ａに供給された画像信号が画素電極９ａに供給される。この画素電極９ａと対向基板２０に設けられた対向電極２１との間の電圧が液晶５０に印加される。   The TFT 30 is turned on by the ON signal of the scanning line 11a, whereby the image signal supplied to the data line 6a is supplied to the pixel electrode 9a. A voltage between the pixel electrode 9 a and the counter electrode 21 provided on the counter substrate 20 is applied to the liquid crystal 50.

また、画素電極９ａと並列に、蓄積容量７０（図３参照）が設けられており、蓄積容量７０によって、画素電極９ａの電圧は、ソース電圧が印加された時間よりもたとえば３桁も長い時間の保持が可能となる。また、蓄積容量７０によって、電圧保持特性が改善され、コントラスト比の高い画像表示が可能となる。   In addition, a storage capacitor 70 (see FIG. 3) is provided in parallel with the pixel electrode 9a. The storage capacitor 70 causes the voltage of the pixel electrode 9a to be longer by, for example, three digits than the time when the source voltage is applied. Can be maintained. Further, the storage capacitor 70 improves the voltage holding characteristic and enables image display with a high contrast ratio.

対向基板２０に、ＴＦＴ基板１０の表示領域１０ｈおよび対向基板２０の表示領域２０ｈの外周を、画素領域において規定し区画することにより、表示領域４０を規定する額縁としての遮光膜５３が設けられている。   The counter substrate 20 is provided with a light shielding film 53 as a frame for defining the display area 40 by defining and partitioning the outer periphery of the display area 10 h of the TFT substrate 10 and the display area 20 h of the counter substrate 20 in the pixel area. Yes.

液晶５０がＴＦＴ基板１０と対向基板２０との間の空間に、既知の液晶注入方式で注入される場合、シール材５２は、シール材５２の一辺の一部において欠落して塗布されている。   When the liquid crystal 50 is injected into the space between the TFT substrate 10 and the counter substrate 20 by a known liquid crystal injection method, the sealing material 52 is missing and applied at a part of one side of the sealing material 52.

シール材５２の欠落した箇所は、この欠落した箇所から貼り合わされたＴＦＴ基板１０および対向基板２０との間に液晶５０を注入するための液晶注入口１０８を構成している。液晶注入口１０８は、液晶注入後、封止材１０９で封止される。   The portion where the sealing material 52 is missing constitutes a liquid crystal injection port 108 for injecting the liquid crystal 50 between the TFT substrate 10 and the counter substrate 20 bonded together from the missing portion. The liquid crystal injection port 108 is sealed with a sealing material 109 after the liquid crystal is injected.

シール材５２の外側の領域に、ＴＦＴ基板１０の図示しないデータ線に画像信号を所定のタイミングで供給して、このデータ線を駆動するドライバであるデータ線駆動回路１０１および外部回路との接続のための外部接続端子１０２が、ＴＦＴ基板１０の一辺に沿って設けられている。   An image signal is supplied to a data line (not shown) of the TFT substrate 10 at a predetermined timing in a region outside the sealing material 52, and the data line driving circuit 101 which is a driver for driving the data line and an external circuit are connected. An external connection terminal 102 is provided along one side of the TFT substrate 10.

この一辺に隣接する二つの辺に沿った、ＴＦＴ基板１０の走査線１１ａおよびゲート電極３ａ（図３参照）に、走査信号を所定のタイミングで供給することにより、ゲート電極３ａを駆動するドライバである走査線駆動回路１０３，１０４が設けられている。走査線駆動回路１０３，１０４は、シール材５２の内側の遮光膜５３に対向する位置において、ＴＦＴ基板１０上に形成されている。   A driver that drives the gate electrode 3a by supplying a scanning signal to the scanning line 11a and the gate electrode 3a (see FIG. 3) of the TFT substrate 10 along two sides adjacent to the one side at a predetermined timing. Some scanning line driving circuits 103 and 104 are provided. The scanning line driving circuits 103 and 104 are formed on the TFT substrate 10 at a position facing the light shielding film 53 inside the sealing material 52.

また、ＴＦＴ基板１０上に、データ線駆動回路１０１、走査線駆動回路１０３，１０４、外部接続端子１０２、および上下導通端子１０７を接続する配線１０５が、遮光膜５３の三辺に対向して設けられている。   Further, on the TFT substrate 10, wiring lines 105 that connect the data line driving circuit 101, the scanning line driving circuits 103 and 104, the external connection terminal 102, and the vertical conduction terminal 107 are provided to face the three sides of the light shielding film 53. It has been.

上下導通端子１０７は、シール材５２のコーナー部の４箇所のＴＦＴ基板１０上に形成されている。そして、ＴＦＴ基板１０と対向基板２０相互間に、下端が上下導通端子１０７に接触し上端が対向電極２１に接触する上下導通材１０６が設けられており、この上下導通材１０６によって、ＴＦＴ基板１０と対向基板２０との間で電気的な導通がとられている。   The vertical conduction terminals 107 are formed on the four TFT substrates 10 at the corners of the sealing material 52. Between the TFT substrate 10 and the counter substrate 20, a vertical conductive material 106 having a lower end in contact with the vertical conduction terminal 107 and an upper end in contact with the counter electrode 21 is provided. And the counter substrate 20 are electrically connected.

また、図３に示すように、各薄膜を形成する前の、石英基板、ガラス基板などのＴＦＴ基板１０を構成する一方の基板の一方の面上に、ＴＦＴ３０や画素電極９ａのほか、これらを含む各種の構成が層状の積層構造をなして備えられている。なお、この積層構造、および積層された各層の機能は周知であるため、概略的に説明する。   Further, as shown in FIG. 3, the TFT 30 and the pixel electrode 9a are formed on one surface of one substrate constituting the TFT substrate 10 such as a quartz substrate and a glass substrate before each thin film is formed. Various configurations including the above are provided in a layered laminated structure. The laminated structure and the function of each laminated layer are well known and will be described briefly.

この積層構造は、複数の薄膜である第１層〜第６層に構成されている。基板の一方の面から順に、走査線１１ａを含む第１層（成膜層）、ゲート電極３ａを具備するＴＦＴ３０などを含む第２層、蓄積容量７０を含む第３層、データ線６ａなどを含む第４層、シールド層４００などを含む第５層、画素電極９ａおよび配向膜１６などを含む第６層（最上層）からなる。また、第１層〜第６層、それぞれの層との間には、層間絶縁膜がそれぞれ設けられており、走査線１１ａ、ゲート電極３ａ、蓄積容量７０、データ線６ａ、シールド層４００、および画素電極９ａのいずれかが短絡することを防止している。   This laminated structure is composed of first to sixth layers which are a plurality of thin films. In order from one surface of the substrate, a first layer (film formation layer) including the scanning line 11a, a second layer including the TFT 30 including the gate electrode 3a, a third layer including the storage capacitor 70, the data line 6a, and the like. The fourth layer includes the fifth layer including the shield layer 400, and the sixth layer (the uppermost layer) including the pixel electrode 9a and the alignment film 16. In addition, an interlayer insulating film is provided between each of the first to sixth layers, and the scanning line 11a, the gate electrode 3a, the storage capacitor 70, the data line 6a, the shield layer 400, and Any one of the pixel electrodes 9a is prevented from being short-circuited.

第１層に、たとえば、タングステンシリサイドからなる走査線１１ａが、平面形状がストライプ状となるようパターニングされて成膜されている。また、走査線１１ａは、ＴＦＴ３０に下側から入射しようとする光を遮る遮光機能をも有している。走査線１１ａ上に、窒化シリコン膜や酸化シリコン膜などからなる下地絶縁膜１２が、たとえば、常圧または減圧ＣＶＤ法などにより成膜されている。   On the first layer, for example, a scanning line 11a made of tungsten silicide is formed by patterning so that the planar shape becomes a stripe shape. Further, the scanning line 11 a also has a light blocking function for blocking light that is about to enter the TFT 30 from below. A base insulating film 12 made of a silicon nitride film, a silicon oxide film, or the like is formed on the scanning line 11a by, for example, normal pressure or low pressure CVD.

第２層に、ゲート電極３ａを含むＴＦＴ３０が設けられている。ＴＦＴ３０は、ＬＤＤ（Lightly Doped Drain）構造を有しており、たとえばポリシリコン膜などの結晶化シリコン膜からなる半導体層１と、ゲート電極３ａと、ゲート電極３ａと半導体層１とを絶縁するゲート絶縁膜２とから主要部が構成されている。   The TFT 30 including the gate electrode 3a is provided in the second layer. The TFT 30 has an LDD (Lightly Doped Drain) structure, for example, a semiconductor layer 1 made of a crystallized silicon film such as a polysilicon film, a gate electrode 3a, and a gate that insulates the gate electrode 3a and the semiconductor layer 1 from each other. The main part is composed of the insulating film 2.

半導体層１は、ゲート電極３ａからの電界によりチャネルが形成されるチャネル領域１ａと、低濃度ソース領域１ｂと、低濃度ドレイン領域１ｃと、高濃度ソース領域１ｄと、高濃度ドレイン領域１ｅとを備えている。そして、第２層に、ゲート電極３ａと同一膜として中継電極７１９が形成されている。   The semiconductor layer 1 includes a channel region 1a in which a channel is formed by an electric field from the gate electrode 3a, a low concentration source region 1b, a low concentration drain region 1c, a high concentration source region 1d, and a high concentration drain region 1e. I have. In the second layer, a relay electrode 719 is formed as the same film as the gate electrode 3a.

下地絶縁膜１２を、平面的に見て、半導体層１の両脇に、データ線６ａに沿って延びる半導体層１のチャネル長と同じ幅の溝（コンタクトホール）１２ｃｖが掘られている。このコンタクトホール１２ｃｖにより、同一行の走査線１１ａとゲート電極３ａとは、同電位となる。   Grooves (contact holes) 12cv having the same width as the channel length of the semiconductor layer 1 extending along the data line 6a are dug on both sides of the semiconductor layer 1 when the base insulating film 12 is viewed in plan. By this contact hole 12cv, the scanning line 11a and the gate electrode 3a in the same row have the same potential.

第３層に、容量部である蓄積容量７０が設けられている。蓄積容量７０は、ＴＦＴ３０の高濃度ドレイン領域１ｅおよび画素電極９ａに電気的に接続された下部電極７１と、容量電極３００とが、容量となる誘電体膜７５を介して対向配置されることにより形成されている。   In the third layer, a storage capacitor 70 as a capacitor unit is provided. In the storage capacitor 70, a lower electrode 71 electrically connected to the high-concentration drain region 1e of the TFT 30 and the pixel electrode 9a and a capacitor electrode 300 are disposed to face each other via a dielectric film 75 serving as a capacitor. Is formed.

ＴＦＴ３０からゲート電極３ａおよび中継電極７１９の上、かつ、蓄積容量７０の下に、たとえば、窒化シリコン膜または酸化シリコン膜などからなる第１層間絶縁膜４１が形成されている。   A first interlayer insulating film 41 made of, for example, a silicon nitride film or a silicon oxide film is formed from the TFT 30 to the gate electrode 3 a and the relay electrode 719 and below the storage capacitor 70.

第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ソース領域１ｄとデータ線６ａとを電気的に接続するために介在されるコンタクトホール８１が、第２層間絶縁膜４２を貫通して開孔されている。   A contact hole 81 interposed in the first interlayer insulating film 41 to electrically connect the high-concentration source region 1d of the TFT 30 and the data line 6a is opened through the second interlayer insulating film 42. Yes.

また、第１層間絶縁膜４１に、ＴＦＴ３０の高濃度ドレイン領域１ｅと蓄積容量７０を構成する下部電極７１とを電気的に接続するために介在されるコンタクトホール８３が開孔されている。   In addition, a contact hole 83 is formed in the first interlayer insulating film 41 so as to electrically connect the high concentration drain region 1e of the TFT 30 and the lower electrode 71 constituting the storage capacitor 70.

さらに、この第１層間絶縁膜４１に、下部電極７１と中継電極７１９とを電気的に接続するために介在されるコンタクトホール８８１が開孔されている。さらに加えて、第１層間絶縁膜４１に、中継電極７１９と第２中継層６ａ２とを電気的に接続するために介在されるコンタクトホール８８２が、第２層間絶縁膜４２を貫通して開孔されている。   Further, a contact hole 881 is formed in the first interlayer insulating film 41 so as to be electrically connected between the lower electrode 71 and the relay electrode 719. In addition, a contact hole 882 interposed in the first interlayer insulating film 41 to electrically connect the relay electrode 719 and the second relay layer 6a2 penetrates the second interlayer insulating film 42 and opens. Has been.

第４層に、データ線６ａが設けられている。このデータ線６ａは、下層より順に、アルミニウム層４１Ａ、窒化チタン層４１ＴＮ、窒化シリコン膜層４０１の三層構造を有する膜として形成されている。   A data line 6a is provided in the fourth layer. The data line 6a is formed as a film having a three-layer structure of an aluminum layer 41A, a titanium nitride layer 41TN, and a silicon nitride film layer 401 in order from the lower layer.

また、この第４層に、データ線６ａと同一膜として、シールド層用中継層６ａ１および第２中継層６ａ２が形成されている。また、第２層間絶縁膜４２に、シールド層用中継層６ａ１と容量電極３００とを電気的に接続するために介在されるコンタクトホール８０１が開孔されている。   Further, a shield layer relay layer 6a1 and a second relay layer 6a2 are formed on the fourth layer as the same film as the data line 6a. In addition, a contact hole 801 is formed in the second interlayer insulating film 42 so as to be electrically connected to the shield layer relay layer 6a1 and the capacitor electrode 300.

第５層に、シールド層４００が形成されている。また、第５層に、このようなシールド層４００と同一膜として、中継層としての第３中継電極４０２が形成されている。   A shield layer 400 is formed on the fifth layer. Further, a third relay electrode 402 as a relay layer is formed on the fifth layer as the same film as the shield layer 400.

第３層間絶縁膜４３に、シールド層４００とシールド層用中継層６ａ１とを電気的に接続するために介在されるコンタクトホール８０３、および第３中継電極４０２と第２中継層６ａ２とを電気的に接続するために介在されるコンタクトホール８０４がそれぞれ開孔されている。   Contact holes 803 interposed between the third interlayer insulating film 43 to electrically connect the shield layer 400 and the shield layer relay layer 6a1, and the third relay electrode 402 and the second relay layer 6a2 are electrically connected. Contact holes 804 that are interposed to connect to each other are opened.

第６層に、画素電極９ａがマトリクス状に形成され、この画素電極９ａ上に配向膜１６が形成されている。そして、この画素電極９ａ下に、第４層間絶縁膜４４が形成されている。また、第４層間絶縁膜４４に、画素電極９ａおよび第３中継電極４０２間を電気的に接続するために介在されたコンタクトホール８９が開孔されている。   Pixel electrodes 9a are formed in a matrix on the sixth layer, and an alignment film 16 is formed on the pixel electrodes 9a. A fourth interlayer insulating film 44 is formed under the pixel electrode 9a. In addition, a contact hole 89 is formed in the fourth interlayer insulating film 44 so as to be electrically connected between the pixel electrode 9a and the third relay electrode 402.

以下、本実施形態の液晶装置の製造方法について、図４〜図１２を参照して説明する。液晶装置１００の製造方法は、素子基板としてのＴＦＴ基板１０を製造する工程（工程Ａ）と、対向基板２０を製造する工程（工程Ｂ）と、ＴＦＴ基板１０と対向基板２０とを貼り合わせ、ＴＦＴ基板１０と対向基板２０との間に液晶５０を封入する工程とを有している。
以下、液晶装置１００の製造方法は、ＴＦＴ基板１０の製造方法を一例に挙げて説明する。また、各薄膜を形成する前のＴＦＴ基板１０を構成する基板は、石英から構成された大板の基板に複数構成されている。すなわち、大板の基板の一部が、ＴＦＴ基板１０を構成する基板として説明する。 Hereinafter, a method for manufacturing the liquid crystal device of the present embodiment will be described with reference to FIGS. The manufacturing method of the liquid crystal device 100 includes a step of manufacturing the TFT substrate 10 as an element substrate (step A), a step of manufacturing the counter substrate 20 (step B), and the TFT substrate 10 and the counter substrate 20 bonded together. A step of enclosing the liquid crystal 50 between the TFT substrate 10 and the counter substrate 20.
Hereinafter, the manufacturing method of the liquid crystal device 100 will be described by taking the manufacturing method of the TFT substrate 10 as an example. In addition, a plurality of substrates constituting the TFT substrate 10 before forming each thin film are formed on a large substrate made of quartz. That is, a part of the large substrate will be described as a substrate constituting the TFT substrate 10.

まず、素子基板としてのＴＦＴ基板の製造工程（工程Ａ）について説明する。図４は、ＴＦＴ基板の製造方法の一部を示すフローチャートである。図５は、大板の基板の一方の面または他方の面を、洗浄および乾燥するとともに、大板の基板の一方の面または他方の面から導電膜を除去するスピン装置を示す図である。図６は、図５に示すスピン装置のスピンベースおよび静電チャックピンを示す上面図である。図７は、図５に示すスピン装置を用いて、大板の基板の一方の面または他方の面を、洗浄および乾燥する工程を示す図である。図８は、図７に示す大板の基板の一方の面および他方の面および端面に薄膜を形成した状態を示す図である。図９は、図５に示すスピン装置を用いて、図８に示す大板の基板の一方の面および端面の薄膜を除去する工程を示す図である。図１０は、図９に示す大板の基板の一方の面のＴＦＴ基板を構成する複数の領域に、それぞれ複数の薄膜を積層して形成した状態を示す図である。図１１は、図５に示すスピン装置を用いて、図１０に示す大板の基板の他方の面の薄膜を除去する工程を示す図である。図１２は、図４の一部を示すフローチャートである。   First, a manufacturing process (process A) of a TFT substrate as an element substrate will be described. FIG. 4 is a flowchart showing a part of the manufacturing method of the TFT substrate. FIG. 5 is a diagram showing a spin apparatus that cleans and dries one surface or the other surface of the large substrate and removes the conductive film from one surface or the other surface of the large substrate. FIG. 6 is a top view showing the spin base and the electrostatic chuck pins of the spin apparatus shown in FIG. FIG. 7 is a diagram showing a process of cleaning and drying one surface or the other surface of a large substrate using the spin apparatus shown in FIG. FIG. 8 is a diagram showing a state in which a thin film is formed on one surface, the other surface, and an end surface of the large substrate shown in FIG. FIG. 9 is a diagram showing a process of removing the thin film on one surface and the end surface of the large substrate shown in FIG. 8 using the spin apparatus shown in FIG. FIG. 10 is a view showing a state in which a plurality of thin films are laminated and formed in a plurality of regions constituting the TFT substrate on one surface of the large substrate shown in FIG. FIG. 11 is a diagram showing a step of removing the thin film on the other surface of the large substrate shown in FIG. 10 using the spin apparatus shown in FIG. FIG. 12 is a flowchart showing a part of FIG.

まず、図４に示すステップＳ１において、図５に示すスピン装置１５０を用いて、石英から構成された大板の基板（以下、「マザー基板」と記す）１１０に、洗浄処理を施す。その後、アニール処理または乾燥処理を施す。   First, in step S1 shown in FIG. 4, a cleaning process is performed on a large substrate (hereinafter referred to as “mother substrate”) 110 made of quartz using the spin apparatus 150 shown in FIG. Thereafter, annealing treatment or drying treatment is performed.

ここで、スピン装置１５０の構成を簡単に説明する。
スピン装置１５０は、図５および図６に示すように、たとえば円板状のステージ台である回転自在なスピンベース１５１と、このスピンベース１５１の外周に、たとえば等間隔に８個固定された大板の基板保持用の静電チャックピン１５２と、スピンベース１５１と平面上略同じ大きさを有する円板状の回転自在なシールド板１５３とにより主要部が構成されている。このような構成を有するスピン装置１５０としては、大日本スクリーン製造株式会社のＭＰ３０００が一例として挙げられる。 Here, the configuration of the spin device 150 will be briefly described.
As shown in FIG. 5 and FIG. 6, the spin device 150 includes a rotatable spin base 151 that is, for example, a disk-shaped stage base, and eight large fixed on the outer periphery of the spin base 151, for example, at regular intervals. The main part is composed of an electrostatic chuck pin 152 for holding the substrate and a disk-shaped rotatable shield plate 153 having substantially the same size as that of the spin base 151. An example of the spin device 150 having such a configuration is MP3000 manufactured by Dainippon Screen Mfg. Co., Ltd.

スピンベース１５１の回転中心に、８個の静電チャックピン１５２に保持されたマザー基板１１０の他方の面１１０ｒに、薬剤としての各液体を供給する液体供給管路１６１の供給口１６１ｋが開口されている。ここで、液体供給管路１６１の供給口１６１ｋからは、５０％濃度のフッ酸（ＨＦ）と、６０％濃度の硝酸（ＨＮＯ3）とを体積比１：６０で混合した薬液である混酸、フッ化アンモニウムとフッ化水素酸とを混合した薬液であるバッファードフッ化水素酸（以下、「ＢＨＦ」と記す）、および純水（Ｈ2Ｏ）を供給することができる。 At the rotation center of the spin base 151, a supply port 161k of a liquid supply line 161 for supplying each liquid as a medicine is opened on the other surface 110r of the mother substrate 110 held by the eight electrostatic chuck pins 152. ing. Here, from the supply port 161k of the liquid supply line 161, a mixed acid which is a chemical solution in which 50% concentration hydrofluoric acid (HF) and 60% concentration nitric acid (HNO 3 ) are mixed at a volume ratio of 1:60, Buffered hydrofluoric acid (hereinafter referred to as “BHF”), which is a chemical solution obtained by mixing ammonium fluoride and hydrofluoric acid, and pure water (H 2 O) can be supplied.

シールド板１５３の回転中心に、８個の静電チャックピン１５２に保持されたマザー基板１１０の一方の面１１０ｆに、上述の各液体を供給する液体供給管路１６２の供給口１６２ｋが開口されている。   At the rotation center of the shield plate 153, the supply port 162k of the liquid supply conduit 162 for supplying each liquid described above is opened on one surface 110f of the mother substrate 110 held by the eight electrostatic chuck pins 152. Yes.

８個の静電チャックピン１５２は、スピンベース１５１の外周から、上方に延出するよう、スピンベース１５１の外周に固定されている。そして、スピンベース１５１が回転した際、８個の静電チャックピン１５２は、スピンベース１５１と一緒に回転する。ここで、静電チャックピン１５２の個数は８個に限定されず、適宜決定することができる。   The eight electrostatic chuck pins 152 are fixed to the outer periphery of the spin base 151 so as to extend upward from the outer periphery of the spin base 151. Then, when the spin base 151 rotates, the eight electrostatic chuck pins 152 rotate together with the spin base 151. Here, the number of electrostatic chuck pins 152 is not limited to eight, and can be determined as appropriate.

そして、８個の静電チャックピン１５２の上方への延出端部の近傍に、スピンベース１５１の内周方向に突出する載置部１５２ｔがそれぞれ形成されている。８個の載置部１５２ｔの各上面に、マザー基板１１０の他方の面１１０ｒの外周部位が当接されることにより、マザー基板１１０は、８個の静電チャックピン１５２の各載置部１５２ｔに載置されている。   Then, in the vicinity of the upwardly extending end portions of the eight electrostatic chuck pins 152, mounting portions 152t protruding in the inner peripheral direction of the spin base 151 are formed. When the outer peripheral portion of the other surface 110r of the mother substrate 110 is brought into contact with the upper surfaces of the eight placement portions 152t, the mother substrate 110 is placed on the respective placement portions 152t of the eight electrostatic chuck pins 152. It is mounted on.

また、８個の静電チャックピン１５２は、スピンベース１５１の外周から、上方に延出するよう固定されているため、８個の静電チャックピン１５２の各載置部１５２ｔに載置されたマザー基板１１０は、スピンベース１５１から、たとえば５ｍｍ程度上方に離間して位置している。   Further, since the eight electrostatic chuck pins 152 are fixed so as to extend upward from the outer periphery of the spin base 151, they are placed on the respective placement portions 152t of the eight electrostatic chuck pins 152. The mother substrate 110 is positioned away from the spin base 151 by, for example, about 5 mm.

さらに、８個の静電チャックピン１５２は、スピンベース１５１の径方向に移動自在となるよう、スピンベース１５１に固定されている。このようにして、８個の載置部１５２ｔにマザー基板１１０が載置された後、８個の静電チャックピン１５２をスピンベース１５１の内周方向に移動させることにより、８個の載置部１５２ｔに載置されたマザー基板１１０の端面を８個の静電チャックピン１５２の各内周面で挟持することができる。そして、静電チャックピン１５２は、確実にマザー基板１１０を固定して保持することができる。   Further, the eight electrostatic chuck pins 152 are fixed to the spin base 151 so as to be movable in the radial direction of the spin base 151. In this way, after the mother substrate 110 is placed on the eight placement parts 152t, the eight electrostatic chuck pins 152 are moved in the inner circumferential direction of the spin base 151, thereby providing eight placements. The end surface of the mother substrate 110 placed on the portion 152t can be held between the inner peripheral surfaces of the eight electrostatic chuck pins 152. The electrostatic chuck pins 152 can securely hold the mother substrate 110.

このように構成されたスピン装置１５０を用いて、図７に示すようにマザー基板１１０の洗浄処理および乾燥処理を施す。具体的には、マザー基板１１０を、スピン装置１５０の８個の静電チャックピン１５２に固定し、その後、スピンベース１５１を、たとえば２５００ｒｐｍで回転させて、マザー基板１１０を回転させる。この際、シールド板１５３も回転させる。   Using the thus configured spin apparatus 150, the mother substrate 110 is subjected to a cleaning process and a drying process as shown in FIG. Specifically, the mother substrate 110 is fixed to the eight electrostatic chuck pins 152 of the spin apparatus 150, and then the mother substrate 110 is rotated by rotating the spin base 151 at, for example, 2500 rpm. At this time, the shield plate 153 is also rotated.

そして、各液体供給管路１６１，１６２の各供給口から液体を供給しない状態で、スピンベース１５１を、たとえば２５００ｒｐｍで回転させることにより、洗浄処理後のマザー基板１１０をスピン乾燥する乾燥処理を施す。このとき、乾燥処理条件は、たとえば６０℃で３０ｍｉｎとする。ここで、この洗浄処理および乾燥処理は、スピン装置１５０以外の装置を用いて施してもよい。   Then, the spin base 151 is rotated at, for example, 2500 rpm in a state where the liquid is not supplied from the supply ports of the liquid supply pipes 161 and 162, thereby performing a drying process for spin-drying the mother substrate 110 after the cleaning process. . At this time, the drying process condition is, for example, 60 ° C. and 30 minutes. Here, the cleaning process and the drying process may be performed using an apparatus other than the spin apparatus 150.

その後、マザー基板１１０を、スピン装置１５０から取り外した後、マザー基板１１０の歪みを防止するため、マザー基板１１０に対して、たとえば１０００℃の環境下において、３００ｓｅｃ程度、Ｎ2（窒素）ガスを用いてアニール処理を施す。 After that, after removing the mother substrate 110 from the spin device 150, in order to prevent distortion of the mother substrate 110, N 2 (nitrogen) gas is applied to the mother substrate 110 for about 300 seconds in an environment of 1000 ° C., for example. Annealing treatment is performed using this.

次に、図４に示すステップＳ２において、たとえば、既知のバッチ式の縦型のＬＰ−ＣＶＤ装置などを用いて、図８に示すように、マザー基板１１０の一方の面１１０ｆの全面と他方の面１１０ｒの全面に、導電膜であるポリシリコン膜１８０を、たとえば１００ｎｍ〜５００ｎｍの膜厚に形成する導電膜形成工程を行う。その後、形成されたポリシリコン膜１８０の膜厚を測定する。   Next, in step S2 shown in FIG. 4, for example, using a known batch type vertical LP-CVD apparatus or the like, as shown in FIG. A conductive film forming step is performed for forming a polysilicon film 180, which is a conductive film, on the entire surface 110r to a thickness of, for example, 100 nm to 500 nm. Thereafter, the thickness of the formed polysilicon film 180 is measured.

このＬＰ−ＣＶＤ装置を用いたポリシリコン膜１８０の形成は、たとえば、６２０℃の環境下において、モノシラン（ＳｉＨ4）ガスを、ＬＰ−ＣＶＤ装置内に導入することにより行われる。また、マザー基板１１０の端面１１０ｔにも、ポリシリコン膜１８０が形成される。 The formation of the polysilicon film 180 using this LP-CVD apparatus is performed, for example, by introducing monosilane (SiH 4 ) gas into the LP-CVD apparatus in an environment of 620 ° C. A polysilicon film 180 is also formed on the end surface 110 t of the mother substrate 110.

以下、ポリシリコン膜１８０について、マザー基板１１０の一方の面１１０ｆに形成されたポリシリコン膜には、符号１８０ｆを付与する。そして、他方の面１１０ｒに形成されたポリシリコン膜には、符号１８０ｒを付与する。さらに、端面１１０ｔに形成されたポリシリコン膜には、符号１８０ｔを付与する。   Hereinafter, regarding the polysilicon film 180, the reference numeral 180f is given to the polysilicon film formed on one surface 110f of the mother substrate 110. Then, a reference numeral 180r is given to the polysilicon film formed on the other surface 110r. Further, a reference numeral 180t is given to the polysilicon film formed on the end face 110t.

さらに、ポリシリコン膜１８０の膜厚は、マザー基板１１０の他方の面１１０ｒに接触傷などが形成されないよう保護するために必要な膜厚、およびマザー基板１１０を、枚葉式の成膜装置、ドライエッチング装置の各ステージに、静電チャックを用いて固定する際、固定に十分な静電力を発生させるのに必要な膜厚に形成される。   Furthermore, the film thickness of the polysilicon film 180 is a film thickness necessary for protecting the other surface 110r of the mother substrate 110 from contact scratches and the like. When fixing to each stage of the dry etching apparatus using an electrostatic chuck, the film is formed to have a film thickness necessary for generating an electrostatic force sufficient for fixing.

ＬＰ−ＣＶＤ装置を用いたマザー基板１１０に対するポリシリコン膜の形成は、同時に、数枚のマザー基板１１０に対して行ってもよい。さらに、マザー基板１１０の一方の面１１０ｆ、他方の面１１０ｒに形成する導電膜は、ポリシリコン膜に限定されず、たとえばリン（Ｐ）をドープしたポリシリコンまたはアモルファスシリコンなどの導電膜であってもよい。   The formation of the polysilicon film on the mother substrate 110 using the LP-CVD apparatus may be performed on several mother substrates 110 at the same time. Furthermore, the conductive film formed on the one surface 110f and the other surface 110r of the mother substrate 110 is not limited to a polysilicon film, and is, for example, a conductive film such as polysilicon doped with phosphorus (P) or amorphous silicon. Also good.

次に、図４に示すステップＳ３において、マザー基板１１０の一方の面１１０ｆのポリシリコン膜１８０ｆを、スピン方式にて除去する第１の導電膜除去工程である第１の導電膜除去工程を行う。ステップＳ３は、さらに図１２のフローチャートに示すステップＰ１からステップＰ５を含んでいる。以下、図１２に沿って説明する。   Next, in step S3 shown in FIG. 4, a first conductive film removal step is performed which is a first conductive film removal step of removing the polysilicon film 180f on one surface 110f of the mother substrate 110 by a spin method. . Step S3 further includes steps P1 to P5 shown in the flowchart of FIG. Hereinafter, a description will be given with reference to FIG.

ステップＰ１では、フッ酸（ＨＦ）と硝酸（ＨＮＯ3）とを混合した薬液である混酸によるエッチングを行う。ステップＰ１は、工程Ｃに対応する。混酸は、第１の薬剤に対応する。ステップＰ１では、まずマザー基板１１０を、スピン装置１５０の８個の静電チャックピン１５２に載置して固定する。その後、たとえば２５００ｒｐｍで、スピンベース１５１を回転させて、マザー基板１１０を回転させる。この際、シールド板１５３も回転させる。 In step P1, etching is performed with a mixed acid which is a chemical solution in which hydrofluoric acid (HF) and nitric acid (HNO 3 ) are mixed. Step P1 corresponds to process C. The mixed acid corresponds to the first drug. In Step P1, the mother substrate 110 is first placed and fixed on the eight electrostatic chuck pins 152 of the spin device 150. Thereafter, the mother base 110 is rotated by rotating the spin base 151 at 2500 rpm, for example. At this time, the shield plate 153 is also rotated.

その後、図９に示すように、回転するマザー基板１１０のポリシリコン膜１８０ｆの回転中心に、上方から、すなわち、液体供給管路１６２の供給口１６２ｋから、薬剤として、５０％濃度のフッ酸（ＨＦ）と、６０％濃度の硝酸（ＨＮＯ3）とを体積比１：６０で混ぜた薬液である混酸を、２３℃の環境下において供給する。混酸の供給時間は、たとえば４０ｓｅｃとすることができる。これにより、マザー基板１１０の一方の面１１０ｆのポリシリコン膜１８０ｆを、ウェットエッチングにより除去する。ここで、ポリシリコン膜１８０ｆのエッチングレートは経時的に低下する。これは、硝酸によりポリシリコン膜１８０ｆを酸化させてシリコン酸化膜を生成し、フッ酸によりこのシリコン酸化膜をエッチングする際、シリコン酸化膜の生成速度にフッ酸のエッチングが追いつかないためであると考えられる。なお、ステップＰ１では、ポリシリコン膜１８０ｆが完全に除去されなくてもよい。 Thereafter, as shown in FIG. 9, 50% concentration of hydrofluoric acid (as a chemical agent) from the upper side, that is, from the supply port 162 k of the liquid supply pipe line 162, at the rotation center of the polysilicon film 180 f of the rotating mother substrate 110 HF) and 60% concentration nitric acid (HNO 3 ) mixed in a volume ratio of 1:60 are supplied in a 23 ° C. environment. The supply time of the mixed acid can be set to 40 sec, for example. Thereby, the polysilicon film 180f on one surface 110f of the mother substrate 110 is removed by wet etching. Here, the etching rate of the polysilicon film 180f decreases with time. This is because when the polysilicon film 180f is oxidized with nitric acid to form a silicon oxide film and the silicon oxide film is etched with hydrofluoric acid, the etching of hydrofluoric acid cannot keep up with the generation rate of the silicon oxide film. Conceivable. In step P1, the polysilicon film 180f may not be completely removed.

ステップＰ２では、純水（Ｈ2Ｏ）による洗浄を行う。ステップＰ２は、マザー基板１１０を回転させた状態で、マザー基板１１０のポリシリコン膜１８０ｆの回転中心に、上方から、すなわち、液体供給管路１６２の供給口１６２ｋから純水を供給することによって行う。この工程により、ステップＰ１において供給された混酸や、エッチングにより生じた異物がマザー基板１１０上から除去される。 In Step P2, cleaning with pure water (H 2 O) is performed. Step P2 is performed by supplying pure water from above, that is, from the supply port 162k of the liquid supply line 162 to the rotation center of the polysilicon film 180f of the mother substrate 110 while the mother substrate 110 is rotated. . By this process, the mixed acid supplied in Step P1 and the foreign matters generated by the etching are removed from the mother substrate 110.

ステップＰ３では、フッ化アンモニウムとフッ化水素酸とを混合した薬液であるバッファードフッ化水素酸（ＢＨＦ）によるエッチングを行う。ステップＰ３は、工程Ｄに対応する。ＢＨＦは、第２の薬剤に対応する。より詳しくは、ステップＰ３では、マザー基板１１０を回転させた状態で、マザー基板１１０のポリシリコン膜１８０ｆの回転中心に、上方から、すなわち、液体供給管路１６２の供給口１６２ｋから、薬剤として、フッ化アンモニウムとフッ化水素酸との混合液である薬剤としてのバッファードフッ化水素酸（ＢＨＦ）を、２３℃の環境下において供給する。ＢＨＦの供給時間は、たとえば２０ｓｅｃとすることができる。これにより、先のステップＰ１で除去しきれなかったマザー基板１１０の一方の面１１０ｆのポリシリコン膜１８０ｆを、ウェットエッチングにより除去することができる。すなわち、バッファードフッ化水素酸は、マザー基板１１０とのエッチング選択性をもって、シリコン酸化膜をエッチングするため、マザー基板１１０にダメージを与える事が無い。   In step P3, etching is performed with buffered hydrofluoric acid (BHF) which is a chemical solution obtained by mixing ammonium fluoride and hydrofluoric acid. Step P3 corresponds to process D. BHF corresponds to the second drug. More specifically, in Step P3, with the mother substrate 110 rotated, from the upper side, that is, from the supply port 162k of the liquid supply line 162, as a medicine, to the rotation center of the polysilicon film 180f of the mother substrate 110, Buffered hydrofluoric acid (BHF) as a medicine which is a mixed liquid of ammonium fluoride and hydrofluoric acid is supplied in an environment of 23 ° C. The supply time of BHF can be set to 20 sec, for example. Thereby, the polysilicon film 180f on the one surface 110f of the mother substrate 110 that could not be removed in the previous step P1 can be removed by wet etching. That is, since buffered hydrofluoric acid etches the silicon oxide film with etching selectivity with respect to the mother substrate 110, the mother substrate 110 is not damaged.

ステップＰ４では、純水（Ｈ2Ｏ）による洗浄を行う。より詳しくは、ステップＰ４では、回転するマザー基板１１０の一方の面１１０ｆおよび他方の面１１０ｒの各回転中心に、液体供給管路１６２の供給口１６２ｋおよび液体供給管路１６１の供給口１６１ｋから、純水（Ｈ2Ｏ）を、たとえば６０ｓｅｃ供給し、マザー基板１１０の一方の面１１０ｆおよび他方の面１１０ｒの洗浄処理を施す。この際、マザー基板１１０は、たとえば２５００ｒｐｍで回転しているため、一方の面１１０ｆおよび他方の面１１０ｒの全面に、純水（Ｈ2Ｏ）は供給される。この工程により、ステップＰ３において供給されたＢＨＦや、エッチングにより生じた異物がマザー基板１１０上から除去される。 In Step P4, cleaning with pure water (H 2 O) is performed. More specifically, in Step P4, from the rotation center of one surface 110f and the other surface 110r of the rotating mother substrate 110, the supply port 162k of the liquid supply line 162 and the supply port 161k of the liquid supply line 161 are Pure water (H 2 O) is supplied for 60 seconds, for example, and the one surface 110f and the other surface 110r of the mother substrate 110 are cleaned. At this time, since the mother substrate 110 rotates at, for example, 2500 rpm, pure water (H 2 O) is supplied to the entire surface of the one surface 110f and the other surface 110r. By this process, the BHF supplied in Step P3 and the foreign matters generated by the etching are removed from the mother substrate 110.

ステップＰ５では、マザー基板１１０を乾燥処理する。より詳しくは、各液体供給管路１６１，１６２の各供給口から液体を供給しない状態で、スピンベース１５１を、たとえば２５００ｒｐｍで回転させることにより、洗浄処理後のマザー基板１１０をスピン乾燥する乾燥処理を施す。このとき、乾燥処理条件は、たとえば６０℃で３０ｍｉｎとする。ここで、この洗浄処理および乾燥処理は、スピン装置１５０以外の装置を用いて施してもよい。   In step P5, the mother substrate 110 is dried. More specifically, a drying process in which the mother substrate 110 after the cleaning process is spin-dried by rotating the spin base 151 at, for example, 2500 rpm in a state in which no liquid is supplied from the respective supply ports of the respective liquid supply pipelines 161 and 162. Apply. At this time, the drying process condition is, for example, 60 ° C. and 30 minutes. Here, the cleaning process and the drying process may be performed using an apparatus other than the spin apparatus 150.

以上のステップＰ１からＰ５を経て、図４におけるステップＳ３が終了する。   Step S3 in FIG. 4 is completed through steps P1 to P5.

なお、ステップＰ１およびＰ３においては、マザー基板１１０は、たとえば２５００ｒｐｍで回転しているため、ポリシリコン膜１８０ｆの全面に、薬液は供給される。そして、一方の面１１０ｆに供給された薬液は、端面１１０ｔにも液垂れするため、端面１１０ｔのポリシリコン膜１８０ｔは除去される。ここで、薬液の供給量を増減させることにより、マザー基板１１０の一方の面１１０ｆ、端面１１０ｔから除去するポリシリコン膜１８０ｆ，１８０ｔの量を可変させることができる。   In steps P1 and P3, since the mother substrate 110 rotates at, for example, 2500 rpm, the chemical solution is supplied to the entire surface of the polysilicon film 180f. Then, since the chemical solution supplied to the one surface 110f drips also on the end surface 110t, the polysilicon film 180t on the end surface 110t is removed. Here, by increasing or decreasing the supply amount of the chemical solution, the amounts of the polysilicon films 180f and 180t to be removed from the one surface 110f and the end surface 110t of the mother substrate 110 can be varied.

ここで、回転するマザー基板１１０の一方の面１１０ｆのポリシリコン膜１８０ｆの回転中心に、液体供給管路１６２の供給口１６２ｋから薬液を供給すると略同時に、図９に示すように、回転するマザー基板１１０の導電膜を除去する面と反対側の面である他方の面１１０ｒのポリシリコン膜１８０ｒの回転中心に、下方から、すなわち、液体供給管路１６１の供給口１６１ｋから、乾燥ガスであるＮ2ガスを、たとえば１００リットル／分量吐出する。ここで、乾燥ガスは、Ｎ2ガスに限らず、単なるエア（Ａｉｒ）であってもよい。また、Ｎ2ガスを、マザー基板１１０の他方の面１１０ｒのポリシリコン膜１８０ｒに供給する際は、供給口１６１ｋの配置または向きなどを適宜設定することにより、マザー基板１１０全面にＮ2ガスが広がるように回転中心以外に供給してもよい。 Here, when the chemical solution is supplied from the supply port 162k of the liquid supply line 162 to the rotation center of the polysilicon film 180f on one surface 110f of the rotating mother substrate 110, as shown in FIG. From the bottom, that is, from the supply port 161k of the liquid supply line 161, the dry gas is at the rotation center of the polysilicon film 180r on the other surface 110r, which is the surface opposite to the surface from which the conductive film is removed from the substrate 110. N 2 gas is discharged, for example, at 100 liters / minute. Here, the dry gas is not limited to N 2 gas, but may be simple air. Further, when N 2 gas is supplied to the polysilicon film 180r on the other surface 110r of the mother substrate 110, the N 2 gas is applied to the entire surface of the mother substrate 110 by appropriately setting the arrangement or orientation of the supply port 161k. You may supply other than a rotation center so that it may spread.

このことにより、他方の面１１０ｒに吐出されたＮ2ガスにより、マザー基板１１０の一方の面１１０ｆに供給された薬液が、端面１１０ｔより他方の面１１０ｒ側に回り込んでしまうことを防ぐ。すなわち、一方の面１１０ｆのポリシリコン膜１８０ｆを除去するに際し、他方の面１１０ｒのポリシリコン膜１８０ｒが除去されてしまうことを防ぐ。 This prevents the chemical liquid supplied to the one surface 110f of the mother substrate 110 from flowing into the other surface 110r side from the end surface 110t due to the N 2 gas discharged to the other surface 110r. That is, when removing the polysilicon film 180f on one surface 110f, the polysilicon film 180r on the other surface 110r is prevented from being removed.

また、ステップＰ１からＰ４において、薬剤または純水を、マザー基板１１０の一方の面１１０ｆのポリシリコン膜１８０ｆに供給する際は、供給口１６２ｋの配置または向きなどを適宜設定することにより、マザー基板１１０全面に薬液または純水が広がるように回転中心以外に供給してもよい。   Further, in steps P1 to P4, when the chemical or pure water is supplied to the polysilicon film 180f on the one surface 110f of the mother substrate 110, the arrangement or orientation of the supply port 162k is appropriately set, so that the mother substrate is set. 110 may be supplied to other than the center of rotation so that the chemical solution or pure water spreads over the entire surface.

また、ステップＰ２の洗浄工程は、必要に応じて省略してもよい。   Moreover, you may abbreviate | omit the washing | cleaning process of step P2 as needed.

第１の導電膜除去工程の後、マザー基板１１０は、他方の面１１０ｒの全面のみに、ポリシリコン膜１８０ｒが形成されることになる。ここで、マザー基板１１０の他方の面１１０ｒの全面に、ポリシリコン膜１８０ｒを形成したのは、製造工程中、マザー基板１１０の他方の面１１０ｒに接触傷などが形成されてしまうことを形成されたポリシリコン膜１８０ｒにより防止するためである。   After the first conductive film removing step, the mother substrate 110 is formed with the polysilicon film 180r only on the other surface 110r. Here, the polysilicon film 180r is formed on the entire surface of the other surface 110r of the mother substrate 110. This is because contact scratches and the like are formed on the other surface 110r of the mother substrate 110 during the manufacturing process. This is to prevent the polysilicon film 180r.

さらに、マザー基板１１０の他方の面１１０ｒの全面に、ポリシリコン膜１８０ｒを形成したのは、静電チャックを用いてマザー基板１１０の他方の面１１０ｒを枚葉式の成膜装置、またはエッチング装置の各ステージに載置して、この各ステージにマザー基板１１０を固定する際、ポリシリコン膜１８０ｒにより、マザー基板１１０とステージとの間に静電力を発生させ、確実にマザー基板１１０をステージに固定するためである。   Furthermore, the polysilicon film 180r is formed on the entire other surface 110r of the mother substrate 110 because the other surface 110r of the mother substrate 110 is formed into a single-wafer type film forming apparatus or etching apparatus using an electrostatic chuck. When the mother substrate 110 is fixed to each stage, an electrostatic force is generated between the mother substrate 110 and the stage by the polysilicon film 180r to ensure that the mother substrate 110 is placed on the stage. This is for fixing.

また、マザー基板１１０の他方の面１１０ｒの全面に、ポリシリコン膜１８０ｒを形成したのは、マザー基板１１０を加熱する際、ポリシリコン膜１８０ｒにより、マザー基板１１０における熱の伝導を均一化させるためである。   Also, the polysilicon film 180r is formed on the entire other surface 110r of the mother substrate 110 in order to make the heat conduction in the mother substrate 110 uniform by the polysilicon film 180r when the mother substrate 110 is heated. It is.

次に、図４に示すステップＳ４において、複数の薄膜を積層して層状に形成する薄膜形成工程を行う。図１０に示すように、マザー基板１１０の一方の面１１０ｆに、複数のＴＦＴ基板１０を構成するため、ＴＦＴ基板１０毎に、成膜装置、およびエッチング装置を用いて、図３に示した、複数の薄膜である第１層〜第６層を形成する。この段階で、第６層の配向膜１６は形成していない。   Next, in step S4 shown in FIG. 4, a thin film forming process is performed in which a plurality of thin films are stacked to form a layer. As shown in FIG. 10, in order to construct a plurality of TFT substrates 10 on one surface 110f of the mother substrate 110, a film forming apparatus and an etching apparatus are used for each TFT substrate 10 as shown in FIG. The first to sixth layers, which are a plurality of thin films, are formed. At this stage, the sixth alignment film 16 is not formed.

この第１層〜第６層までの積層工程は、常圧または減圧ＣＶＤ法などの、周知の方法により実施されるため、その説明は省略する。また、第１層〜第６層を積層して形成する際は、必要に応じて、マザー基板１１０を、枚葉式の成膜装置、ドライエッチング装置の各ステージに、このステージとマザー基板１１０の他方の面１１０ｒとの間に電圧印加後に発生する静電力を用いる静電チャックにより固定して行う。   Since the stacking process from the first layer to the sixth layer is performed by a known method such as atmospheric pressure or low pressure CVD, the description thereof is omitted. When the first to sixth layers are stacked and formed, the mother substrate 110 is placed on each stage of the single-wafer type film forming apparatus and the dry etching apparatus as necessary. The other surface 110r is fixed by an electrostatic chuck using an electrostatic force generated after voltage application.

次に、図４に示すステップＳ５において、マザー基板１１０を、スピン装置１５０から取り外した後、形成された各薄膜の歪みを防止するため、マザー基板１１０に対して、たとえば３００℃の環境下において、３００ｓｅｃ程度、Ｎ2ガスを用いてアニール処理を施す。 Next, in step S <b> 5 shown in FIG. 4, after the mother substrate 110 is removed from the spin device 150, the mother substrate 110 is prevented from being deformed with respect to the mother substrate 110 in an environment of 300 ° C., for example. , Annealing is performed using N 2 gas for about 300 seconds.

この際、マザー基板１１０の他方の面１１０ｒには、ポリシリコン膜１８０ｒが形成されているため、熱は、ポリシリコン膜１８０ｒにより、マザー基板１１０に均一に熱伝導される。   At this time, since the polysilicon film 180r is formed on the other surface 110r of the mother substrate 110, heat is uniformly conducted to the mother substrate 110 by the polysilicon film 180r.

次に、図４に示すステップＳ６において、マザー基板１１０の他方の面１１０ｒのポリシリコン膜１８０ｒを、スピン方式にて除去する第２の導電膜除去工程である第２の導電膜除去工程を行う。ステップＳ６は、マザー基板１１０の他方の面１１０ｒに処理を行う点を除けばステップＳ３と同じであるため説明は省略する。ステップＳ３と同様に、図１２に示すステップＰ１からＰ５を含んでいる。   Next, in step S6 shown in FIG. 4, a second conductive film removal step is performed, which is a second conductive film removal step of removing the polysilicon film 180r on the other surface 110r of the mother substrate 110 by a spin method. . Step S6 is the same as step S3 except that the process is performed on the other surface 110r of the mother substrate 110, and thus description thereof is omitted. Similar to step S3, steps P1 to P5 shown in FIG. 12 are included.

ステップＳ６の後、画素電極９ａ上に上述した配向膜１６を形成し、この配向膜１６に既知のラビング処理を施す。その後、マザー基板１１０から、複数構成された各ＴＦＴ基板１０を、たとえばダイシングにより分断することにより、ＴＦＴ基板１０を複数製造する。なお、ＴＦＴ基板１０は、マザー基板１１０に１個のみ構成して、分断後、１個のみ形成してもよい。   After step S6, the alignment film 16 described above is formed on the pixel electrode 9a, and the alignment film 16 is subjected to a known rubbing process. Thereafter, a plurality of TFT substrates 10 are manufactured from the mother substrate 110 by dividing each of the plurality of TFT substrates 10 by, for example, dicing. Only one TFT substrate 10 may be formed on the mother substrate 110, and only one TFT substrate 10 may be formed after dividing.

続いて、対向基板２０の製造工程（工程Ｂ）について説明する。対向基板２０の製造工程は、薄膜形成工程（ステップＳ４）において形成する構成要素の種類を除いて上記のＴＦＴ基板１０の製造工程と同様である。このため、以下の説明においては、洗浄工程、乾燥工程、アニール処理工程などは、省略して記載する。   Subsequently, a manufacturing process (process B) of the counter substrate 20 will be described. The manufacturing process of the counter substrate 20 is the same as the manufacturing process of the TFT substrate 10 except for the types of components formed in the thin film forming process (step S4). For this reason, in the following description, a cleaning process, a drying process, an annealing process, and the like are omitted.

まず、石英から構成されたマザー基板１１０の一方の面１１０ｆの全面と他方の面１１０ｒの全面とに、導電膜であるポリシリコン膜１８０を、たとえば１００ｎｍ〜５００ｎｍの膜厚に形成する導電膜形成工程を行った後、マザー基板１１０の一方の面１１０ｆのポリシリコン膜１８０ｆを、スピン装置１５０にて、一方の面１１０ｆの全面から除去する第１の導電膜除去工程を行う。   First, a conductive film is formed by forming a polysilicon film 180, which is a conductive film, on the entire surface of one surface 110f and the other surface 110r of the mother substrate 110 made of quartz to a thickness of, for example, 100 nm to 500 nm. After performing the process, a first conductive film removing process is performed in which the polysilicon film 180f on one surface 110f of the mother substrate 110 is removed from the entire surface of the one surface 110f by the spin device 150.

マザー基板１１０のポリシリコン膜１８０ｆが除去された一方の面１１０ｆの全面に、対向電極２１を形成する薄膜形成工程を行う。この段階では、配向膜２６は形成しない。そして、マザー基板１１０の他方の面１１０ｒのポリシリコン膜１８０ｒを、スピン装置１５０にて、他方の面１１０ｒの全面から除去する第２の導電膜除去工程を行う。   A thin film forming step for forming the counter electrode 21 is performed on the entire surface of the one surface 110f from which the polysilicon film 180f of the mother substrate 110 has been removed. At this stage, the alignment film 26 is not formed. Then, a second conductive film removing step is performed in which the polysilicon film 180r on the other surface 110r of the mother substrate 110 is removed from the entire surface of the other surface 110r by the spin device 150.

第２の導電膜除去工程の後、マザー基板１１０の一方の面１１０ｆの対向電極２１上に上述した配向膜２６を形成し、この配向膜２６に既知のラビング処理を施す。その後、マザー基板１１０を、所定の大きさに、たとえばダイシングにより分断することにより、マザー基板１１０から、複数の対向基板２０を分断して対向基板２０を複数製造する。対向基板２０は、マザー基板１１０に１個のみ構成して、分断後、１個のみ形成してもよい。   After the second conductive film removing step, the alignment film 26 described above is formed on the counter electrode 21 on the one surface 110f of the mother substrate 110, and the alignment film 26 is subjected to a known rubbing process. Thereafter, the mother substrate 110 is divided into a predetermined size by, for example, dicing, so that a plurality of the counter substrates 20 are divided from the mother substrate 110 to produce a plurality of counter substrates 20. Only one counter substrate 20 may be formed on the mother substrate 110, and only one counter substrate 20 may be formed after dividing.

このようにして製造されたＴＦＴ基板１０と対向基板２０とを、一方の面１０ｆと他方の面２０ｆとが対向するようシール材５２によって貼り合わせて対向配置した後、ＴＦＴ基板１０と対向基板２０とのシール材５２で囲まれた領域に、既知の液晶注入方式により、液晶５０を注入して、液晶装置１００を製造する。あるいは、ＴＦＴ基板１０または対向基板２０の一方に液晶５０を滴下した後にＴＦＴ基板１０と対向基板２０とを貼り合わせることによって、ＴＦＴ基板１０と対向基板２０との間に液晶５０を封入してもよい。   The TFT substrate 10 and the counter substrate 20 manufactured in this manner are bonded and disposed opposite to each other with a sealing material 52 so that the one surface 10f and the other surface 20f are opposed to each other, and then the TFT substrate 10 and the counter substrate 20 are disposed. The liquid crystal device 100 is manufactured by injecting the liquid crystal 50 into the region surrounded by the sealing material 52 by a known liquid crystal injection method. Alternatively, the liquid crystal 50 may be sealed between the TFT substrate 10 and the counter substrate 20 by bonding the TFT substrate 10 and the counter substrate 20 after dropping the liquid crystal 50 on one of the TFT substrate 10 or the counter substrate 20. Good.

以上のように、本実施形態によれば、ポリシリコン膜１８０を除去する際に、フッ酸と硝酸とを混合した薬液である混酸によってエッチングを行った後、フッ化アンモニウムとフッ化水素酸とを混合した薬液であるバッファードフッ化水素酸によるエッチングを行うので、１種類の薬剤によるエッチングを続けることに起因するエッチングレートの低下を抑制することができる。これにより、基板の表面の導電膜、または基板の裏面の導電膜を、均一に除去することができる。つまり、マザー基板１１０の一方の面１１０ｆに形成されたポリシリコン膜１８０ｆ、および他方の面１１０ｒに形成されたポリシリコン膜１８０ｒが残ることなく、且つマザー基板１１０にダメージを与えることなく、マザー基板１１０の一方の面１１０ｆのポリシリコン膜１８０ｆ、および他方の面１１０ｒのポリシリコン膜１８０ｒを除去することができる。   As described above, according to the present embodiment, when the polysilicon film 180 is removed, etching is performed using a mixed acid that is a chemical solution obtained by mixing hydrofluoric acid and nitric acid, and then ammonium fluoride and hydrofluoric acid are used. Etching is performed with buffered hydrofluoric acid, which is a chemical solution containing a mixture of the above, and therefore, it is possible to suppress a decrease in etching rate caused by continuing etching with one kind of chemical. Thereby, the conductive film on the front surface of the substrate or the conductive film on the back surface of the substrate can be uniformly removed. That is, the polysilicon film 180f formed on one surface 110f of the mother substrate 110 and the polysilicon film 180r formed on the other surface 110r are not left, and the mother substrate 110 is not damaged. The polysilicon film 180f on one surface 110f of 110 and the polysilicon film 180r on the other surface 110r can be removed.

本実施形態によれば、供給された混酸や、エッチングにより生じた異物が、マザー基板１１０上から除去されるので、その後に供給する第２の薬剤であるバッファードフッ化水素酸によるエッチングがより効果的となる。   According to the present embodiment, the supplied mixed acid and the foreign matters generated by the etching are removed from the mother substrate 110, so that the etching with the buffered hydrofluoric acid that is the second chemical supplied thereafter is more performed. Become effective.

以下、上述の実施形態における第１の導電膜除去工程および第２の導電膜除去工程に関する変形例を記載する。
（変形例１） Hereinafter, modified examples related to the first conductive film removal step and the second conductive film removal step in the above-described embodiment will be described.
(Modification 1)

変形例１が、上述の実施形態にかかる電気光学装置の製造方法に対して相違する点は、第１の導電膜除去工程および第２の導電膜除去工程の少なくともいずれかを２回以上実施することである。   Modification 1 is different from the method of manufacturing the electro-optical device according to the above-described embodiment in that at least one of the first conductive film removal step and the second conductive film removal step is performed twice or more. That is.

これによれば、２回以上繰返し実施するので、導電膜であるポリシリコン膜１８０がマザー基板１１０の一方の面１１０ｆおよび他方の面１１０ｒに残ることなく、マザー基板１１０の一方の面１１０ｆおよび他方の面１１０ｒからポリシリコン膜１８０を除去することが、より確実になる。さらに、端面１１０ｔに形成されたポリシリコン膜１８０ｔについても、除去することができる。
（変形例２） According to this, since the process is repeated twice or more, the polysilicon film 180 as the conductive film does not remain on the one surface 110f and the other surface 110r of the mother substrate 110, and the one surface 110f and the other surface of the mother substrate 110 do not remain. It is more reliable to remove the polysilicon film 180 from the surface 110r. Further, the polysilicon film 180t formed on the end face 110t can also be removed.
(Modification 2)

マザー基板１１０の一方の面１１０ｆにポリシリコン膜１８０を形成せず、静電チャックでマザー基板１１０を固定できる場合、導電膜形成工程において、他方の面１１０ｒだけにポリシリコン膜１８０を形成し、第１の導電膜除去工程を省略して、第２の導電膜除去工程のみを行うことができる。
（変形例３） When the mother substrate 110 can be fixed by an electrostatic chuck without forming the polysilicon film 180 on one surface 110f of the mother substrate 110, the polysilicon film 180 is formed only on the other surface 110r in the conductive film forming step. The first conductive film removal step can be omitted, and only the second conductive film removal step can be performed.
(Modification 3)

ステップＳ３およびＳ６において用いるエッチング方法は、電子機器の製造工程に限らず半導体装置の製造工程などに用いてもよい。   The etching method used in steps S3 and S6 is not limited to the electronic device manufacturing process, and may be used for a semiconductor device manufacturing process.

液晶装置は、上述の図示例にのみ限定されるものではなく、上記課題の少なくとも一部を解決できる範囲での変形、改良などは前述の実施形態に含まれるものである。
たとえば、上述した液晶装置は、ＴＦＴ（薄膜トランジスタ）などのアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールを例に挙げて説明したが、これに限らず、ＴＦＤ（薄膜ダイオード）などのアクティブ素子（能動素子）を用いたアクティブマトリクス方式の液晶表示モジュールであってもよい。 The liquid crystal device is not limited to the illustrated example described above, but includes modifications and improvements as long as at least a part of the above problems can be solved.
For example, the liquid crystal device described above has been described by taking an active matrix type liquid crystal display module using an active element (active element) such as a TFT (thin film transistor) as an example. However, the present invention is not limited to this, and a TFD (thin film diode) or the like. An active matrix type liquid crystal display module using the active element (active element) may be used.

さらに、本実施の形態においては、電気光学装置は、液晶装置を例に挙げて説明したが、本発明はこれに限定されず、エレクトロルミネッセンス装置、特に、有機エレクトロルミネッセンス装置、無機エレクトロルミネッセンス装置などや、プラズマディスプレイ装置、ＦＥＤ（Field Emission Display）装置、ＳＥＤ（Surface-Conduction Electron-Emitter Display）装置、ＬＥＤ（発光ダイオード）表示装置、電気泳動表示装置、薄型のブラウン管または液晶シャッターなどを用いた表示装置などの各種電気光学装置に適用できる。   Further, in the present embodiment, the electro-optical device has been described by taking a liquid crystal device as an example, but the present invention is not limited to this, and an electroluminescence device, in particular, an organic electroluminescence device, an inorganic electroluminescence device, or the like. Display using plasma display device, FED (Field Emission Display) device, SED (Surface-Conduction Electron-Emitter Display) device, LED (Light Emitting Diode) display device, electrophoretic display device, thin cathode ray tube or liquid crystal shutter It can be applied to various electro-optical devices such as devices.

また、電気光学装置は、半導体基板に素子を形成する表示用デバイス、たとえばＬＣＯＳ（Liquid Crystal On Silicon）などであってもよい。ＬＣＯＳでは、素子基板として単結晶シリコン基板を用い、画素や周辺回路に用いるスイッチング素子としてトランジスタを単結晶シリコン基板に形成する。また、画素には、反射型の画素電極を用い、画素電極の下層に画素の各素子を形成する。   The electro-optical device may be a display device that forms elements on a semiconductor substrate, for example, LCOS (Liquid Crystal On Silicon). In LCOS, a single crystal silicon substrate is used as an element substrate, and a transistor is formed on a single crystal silicon substrate as a switching element used for a pixel or a peripheral circuit. In addition, a reflective pixel electrode is used for the pixel, and each element of the pixel is formed below the pixel electrode.

また、電気光学装置は、片側の基板の同一層に、一対の電極が形成される表示用デバイス、たとえばＩＰＳ（In-Plane Switching）や、片側の基板において、絶縁膜を介して一対の電極が形成される表示用デバイスＦＦＳ（Fringe Field Switching）などであっても構わない。   In addition, the electro-optical device has a display device in which a pair of electrodes are formed on the same layer of a substrate on one side, for example, IPS (In-Plane Switching), or a pair of electrodes on one substrate via an insulating film. It may be a display device FFS (Fringe Field Switching) to be formed.

本実施形態にかかる液晶装置の概略平面図。1 is a schematic plan view of a liquid crystal device according to an embodiment. 図１のＡ−Ａ断面図。AA sectional drawing of FIG. 一つの画素に着目した図１の液晶装置の模式的断面図。FIG. 2 is a schematic cross-sectional view of the liquid crystal device in FIG. 1 focusing on one pixel. ＴＦＴ基板の製造方法の一部を示すフローチャート。The flowchart which shows a part of manufacturing method of a TFT substrate. 大板の基板の表面または裏面を、洗浄および乾燥するとともに、大板の基板の表面または裏面から導電膜を除去するスピン装置を示す図。The figure which shows the spin apparatus which removes an electrically conductive film from the surface or back surface of a large board | substrate while cleaning and drying the surface or back surface of a large board | substrate. 図５に示すスピン装置のスピンベースおよび静電チャックピンを示す上面図。The top view which shows the spin base and electrostatic chuck pin of the spin apparatus shown in FIG. 図５に示すスピン装置を用いて、大板の基板の表面または裏面を、洗浄および乾燥する工程を示す図。The figure which shows the process of wash | cleaning and drying the surface or back surface of the board | substrate of a large board using the spin apparatus shown in FIG. 図７に示す大板の基板の表面および裏面および端面に薄膜を形成した状態を示す図。The figure which shows the state which formed the thin film on the surface of the board | substrate of the large board shown in FIG. 7, a back surface, and an end surface. 図５に示すスピン装置を用いて、図８に示す大板の基板の表面および端面の薄膜を除去する工程を示す図。The figure which shows the process of removing the surface of the board | substrate of a large board shown in FIG. 8, and the thin film of an end surface using the spin apparatus shown in FIG. 図９に示す大板の基板の表面のＴＦＴ基板を構成する複数の領域に、それぞれ複数の薄膜を積層して形成した状態を示す図。The figure which shows the state formed by laminating | stacking a some thin film in the some area | region which comprises the TFT substrate of the surface of the board | substrate of the large board shown in FIG. 図５に示すスピン装置を用いて、図１０の大板の基板の裏面の薄膜を除去する工程を示す図。The figure which shows the process of removing the thin film of the back surface of the board | substrate of the large board of FIG. 10 using the spin apparatus shown in FIG. 図４の一部を示すフローチャート。The flowchart which shows a part of FIG.

符号の説明Explanation of symbols

９ａ…画素電極、１０…ＴＦＴ基板、１０ｆ…ＴＦＴ基板の表面、２０…対向基板、２１…対向電極、３０…ＴＦＴ、４０…表示領域、５０…液晶、５２…シール材、１００…液晶装置、１１０…マザー基板、１１０ｆ…マザー基板の表面、１１０ｒ…マザー基板の裏面、１１０ｔ…マザー基板の端面、１８０…ポリシリコン膜、１８０ｆ…表面のポリシリコン膜、１８０ｒ…裏面のポリシリコン膜、１８０ｔ…端面のポリシリコン膜。   9a ... pixel electrode, 10 ... TFT substrate, 10f ... surface of TFT substrate, 20 ... counter substrate, 21 ... counter electrode, 30 ... TFT, 40 ... display area, 50 ... liquid crystal, 52 ... sealing material, 100 ... liquid crystal device, DESCRIPTION OF SYMBOLS 110 ... Mother board | substrate, 110f ... Front surface of mother board | substrate, 110r ... Back surface of mother board | substrate, 110t ... End surface of mother board | substrate, 180 ... Polysilicon film, 180f ... Polysilicon film on the surface, 180r ... Polysilicon film on the back surface, 180t ... Polysilicon film on the end face.

Claims (5)

素子基板を製造する工程Ａと、
対向基板を製造する工程Ｂと、
前記素子基板と前記対向基板とを貼り合わせ、前記素子基板と前記対向基板との間に電気光学物質を封入する工程と、を有する電気光学装置の製造方法であって、
前記工程Ａまたは前記工程Ｂにおいて、
基板の一方の面、および他方の面に導電膜を形成する導電膜形成工程と、
前記基板の前記一方の面の前記導電膜を除去する第１の導電膜除去工程と、
前記基板の前記一方の面に、薄膜を層状に形成する薄膜形成工程と、
前記薄膜を形成した後に、前記基板の前記他方の面の前記導電膜を除去する第２の導電膜除去工程とを備え、
前記第１の導電膜除去工程または前記第２の導電膜除去工程は、
前記基板上に第１の薬剤を供給し、前記導電膜をエッチングする工程Ｃと、
前記基板上に第２の薬剤を供給し、前記工程Ｃにより酸化された前記導電膜をエッチングする工程Ｄとを有することを特徴とする電気光学装置の製造方法。 Step A for manufacturing the element substrate;
Step B for manufacturing the counter substrate;
Bonding the element substrate and the counter substrate, and encapsulating an electro-optical material between the element substrate and the counter substrate, and a method of manufacturing an electro-optical device,
In the step A or the step B,
A conductive film forming step of forming a conductive film on one surface of the substrate and the other surface;
A first conductive film removing step of removing the conductive film on the one surface of the substrate;
A thin film forming step of forming a thin film in a layer form on the one surface of the substrate;
A second conductive film removing step of removing the conductive film on the other surface of the substrate after forming the thin film,
The first conductive film removal step or the second conductive film removal step includes:
Supplying a first agent on the substrate and etching the conductive film; and
And a step D of supplying a second chemical onto the substrate and etching the conductive film oxidized in the step C. 請求項１に記載の電気光学装置の製造方法において、
前記第１の薬剤は、フッ酸と硝酸とを混合した薬液である混酸であり、
前記第２の薬剤は、フッ化アンモニウムとフッ化水素酸とを混合した薬液であるバッファードフッ化水素酸であることを特徴とする電気光学装置の製造方法。 The method of manufacturing the electro-optical device according to claim 1,
The first drug is a mixed acid which is a chemical solution obtained by mixing hydrofluoric acid and nitric acid,
The method of manufacturing an electro-optical device, wherein the second chemical agent is buffered hydrofluoric acid which is a chemical solution obtained by mixing ammonium fluoride and hydrofluoric acid. 請求項１または２に記載の電気光学装置の製造方法において、
前記工程Ｃと前記工程Ｄとの間に、純水による洗浄工程を有することを特徴とする電気光学装置の製造方法。 The method of manufacturing an electro-optical device according to claim 1 or 2,
A method of manufacturing an electro-optical device, comprising a cleaning step with pure water between the step C and the step D. 請求項１〜３のいずれか一項に記載の電気光学装置の製造方法において、
前記第１の導電膜除去工程および前記第２の導電膜除去工程の少なくとも一方を、２回以上繰返し実施することを特徴とする電気光学装置の製造方法。 In the manufacturing method of the electro-optical device according to any one of claims 1 to 3,
An electro-optical device manufacturing method, wherein at least one of the first conductive film removing step and the second conductive film removing step is repeatedly performed twice or more. 導電膜が形成された基板を回転させる工程と、
前記基板を回転させた状態で、前記基板に、フッ酸と硝酸とを混合した薬液である混酸を供給して前記導電膜をエッチングする工程と、
前記基板を回転させた状態で、前記基板に、フッ化アンモニウムとフッ化水素酸とを混合した薬液であるバッファードフッ化水素酸を供給して酸化された前記導電膜をエッチングする工程とを有していることを特徴とするエッチング方法。 Rotating the substrate on which the conductive film is formed;
Etching the conductive film by supplying a mixed acid, which is a chemical solution in which hydrofluoric acid and nitric acid are mixed, to the substrate while the substrate is rotated;
Etching the conductive film oxidized by supplying buffered hydrofluoric acid, which is a chemical solution in which ammonium fluoride and hydrofluoric acid are mixed, to the substrate while the substrate is rotated. Etching method characterized by having.
JP2007246674A 2007-09-25 2007-09-25 Manufacturing method for electro-optical device, and etching method Withdrawn JP2009075501A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007246674A JP2009075501A (en) 2007-09-25 2007-09-25 Manufacturing method for electro-optical device, and etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007246674A JP2009075501A (en) 2007-09-25 2007-09-25 Manufacturing method for electro-optical device, and etching method

Publications (1)

Publication Number Publication Date
JP2009075501A true JP2009075501A (en) 2009-04-09

Family

ID=40610490

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007246674A Withdrawn JP2009075501A (en) 2007-09-25 2007-09-25 Manufacturing method for electro-optical device, and etching method

Country Status (1)

Country Link
JP (1) JP2009075501A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028195A (en) * 2015-09-16 2018-05-11 东京毅力科创株式会社 Substrate processing method using same, substrate board treatment and storage medium

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108028195A (en) * 2015-09-16 2018-05-11 东京毅力科创株式会社 Substrate processing method using same, substrate board treatment and storage medium
CN108028195B (en) * 2015-09-16 2021-11-23 东京毅力科创株式会社 Substrate processing method, substrate processing apparatus, and storage medium

Similar Documents

Publication Publication Date Title
US8780310B2 (en) Display device having higher-layer wiring that does not overlap connection portion
CN110491887B (en) Array substrate, display panel and manufacturing method of array substrate
TW200424626A (en) Method of manufacturing liquid crystal display device
JP2011090281A (en) Flat panel display device and method of manufacturing the same
US20060172470A1 (en) Method of manufacturing thin film element
JP2010134428A (en) Liquid crystal display device and method of manufacturing the same
JP2008227368A (en) Thin film transistor, display apparatus using the same, and method of manufacturing the same
JP2005346091A (en) Liquid crystal display and fabrication method thereof
WO2018068542A1 (en) Array substrate and display device
JP2007249175A (en) Method for manufacturing electro-optic device
KR100685926B1 (en) Liquid crystal display device and fabricating the same
JP5324758B2 (en) Thin film transistor, display device, and manufacturing method thereof
JP5525773B2 (en) TFT substrate and manufacturing method thereof
JP3799915B2 (en) Electro-optical device manufacturing method, semiconductor substrate, and electro-optical device
JP5221082B2 (en) TFT substrate
JP2008072018A (en) Display device, and its manufacturing method
JP2009075501A (en) Manufacturing method for electro-optical device, and etching method
JP3747828B2 (en) Electro-optical device and manufacturing method thereof
JP2007219351A (en) Method for manufacturing electro-optic device, electro-optic device and electronic apparatus
JP2008218626A (en) Tft array substrate and manufacturing method therefor
KR101480840B1 (en) Thin film transistor and method of fabricating the same
KR20050105422A (en) Liquid crystal display panel and fabricating method thereof
KR102059321B1 (en) Liquid crystal display device and method of manufacturing the same
JP3968954B2 (en) Substrate device manufacturing method and electro-optical device manufacturing method
JP4655461B2 (en) Manufacturing method of electro-optical device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100820

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20111212