JP2009070233A - 記憶媒体制御装置及び記憶媒体制御方法 - Google Patents
記憶媒体制御装置及び記憶媒体制御方法 Download PDFInfo
- Publication number
- JP2009070233A JP2009070233A JP2007239330A JP2007239330A JP2009070233A JP 2009070233 A JP2009070233 A JP 2009070233A JP 2007239330 A JP2007239330 A JP 2007239330A JP 2007239330 A JP2007239330 A JP 2007239330A JP 2009070233 A JP2009070233 A JP 2009070233A
- Authority
- JP
- Japan
- Prior art keywords
- storage medium
- adjustment
- timing
- medium control
- access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【解決手段】記憶媒体を制御する記憶媒体制御装置において、所定の記憶媒体にアクセスし正常にアクセスできない場合、自動的にACタイミングを調整するか、又は、記憶媒体の制御信号のドライブ能力を調整することにより、正常にアクセスできるように設定する。また、ACタイミング又はドライブ能力のいずれか一方の調整を行った上で正常にアクセスできなかった場合、自動的にもう一方の調整を行う。
【選択図】図2
Description
ACタイミング調整に関する例としては、入力回路及び/又は出力回路のACタイミング特性が、製造時の電気的特性のばらつきや使用時の電源電圧・温度などの動作条件の変化の影響を受け難くなり、高速なインターフェースの実現に寄与し得る「半導体集積回路」(例えば、特許文献1参照)や、温度、プロセス、電源電圧変動があったとしても、自動タイミング制御回路により安定したメモリアクセスが可能となる「メモリ制御回路」がある(例えば、特許文献2参照)。
ドライブ能力調整に関する例としては、ホストデバイスとスレーブデバイスとを備えた電子回路において、スレーブデバイスに供給する信号波形に生じる欠陥を軽減できる「電子回路および信号供給方法」がある(例えば、特許文献3参照)。
メモリ(メモリカード・記憶媒体)に対するアクセスのACタイミングは、図1に示すように、通常基本となる制御信号(通常はクロックだがクロックがない場合はそれに準ずる信号)に対するデータバスのセットアップ及びホールドで規定される。最も簡単な調整方法としては、基本制御信号の出力遅延を調整することである。但し、基本制御信号だけでは調整できない場合もあるため、他の制御信号やデータバスの全ての遅延調整をできるようにしておいてもよい。
メモリカードが挿入され、記憶媒体制御装置がそれを認識する(ステップS1)。但し、ホストCPUには伝えない。
確定した値がカードに記録されていることがあらかじめわかっている場合は、その領域をリードするだけでよい。わかっていない場合は、任意の領域にデータを書き込み、それをリードする。正しいデータが読み出せれば、正常にアクセスできたものと判断する。
メモリカードへ正常にアクセスできない原因がACタイミングの問題ではなく、オーバーシュート、アンダーシュートなどの波形品質の問題である場合も考えられる。そこで、ドライブ能力の調整(スルーレート調整)を行うことにより、図4に示すように、オーバーシュート、アンダーシュートなどの波形品質の問題にも対応できる。
2 セレクト信号
3 内部レジスタ
4 セレクタ
5 基本制御信号
6 データバス
7 メモリカード(記憶媒体)
8 ソケット
9 電源スイッチIC
11 カード検出信号
12 メモリインターフェースブロック
13 ホストインターフェースブロック
14 ホストバス
Claims (10)
- 記憶媒体を制御する記憶媒体制御装置において、
所定の記憶媒体にアクセスし正常にアクセスできない場合、自動的にACタイミングを調整するか、又は、該記憶媒体の制御信号のドライブ能力を調整することにより、正常にアクセスできるように設定することを特徴とする記憶媒体制御装置。 - 前記ACタイミング又は前記ドライブ能力のいずれか一方の調整を行った上で正常にアクセスできなかった場合、自動的にもう一方の調整を行うことを特徴とする請求項1記載の記憶媒体制御装置。
- 前記記憶媒体へのアクセス及び前記調整を、ハードウェアを用いて行うことを特徴とする請求項1又は2記載の記憶媒体制御装置。
- 前記記憶媒体へのアクセス及び前記調整を、ソフトウェアを用いて行うことを特徴とする請求項1又は2記載の記憶媒体制御装置。
- 前記記憶媒体へのアクセス及び前記調整を、ハードウェアを用いて行うか、又は、ソフトウェアを用いて行うかをユーザが選択できることを特徴とする請求項1又は2記載の記憶媒体制御装置。
- 記憶媒体を制御する記憶媒体制御方法において、
所定の記憶媒体にアクセスし正常にアクセスできない場合、自動的にACタイミングを調整するか、又は、該記憶媒体の制御信号のドライブ能力を調整することにより、正常にアクセスできるように設定することを特徴とする記憶媒体制御方法。 - 前記ACタイミング又は前記ドライブ能力のいずれか一方の調整を行った上で正常にアクセスできなかった場合、自動的にもう一方の調整を行うことを特徴とする請求項6記載の記憶媒体制御方法。
- 前記記憶媒体へのアクセス及び前記調整を、ハードウェアを用いて行うことを特徴とする請求項6又は7記載の記憶媒体制御方法。
- 前記記憶媒体へのアクセス及び前記調整を、ソフトウェアを用いて行うことを特徴とする請求項6又は7記載の記憶媒体制御方法。
- 前記記憶媒体へのアクセス及び前記調整を、ハードウェアを用いて行うか、又は、ソフトウェアを用いて行うかをユーザが選択できることを特徴とする請求項6又は7記載の記憶媒体制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239330A JP2009070233A (ja) | 2007-09-14 | 2007-09-14 | 記憶媒体制御装置及び記憶媒体制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007239330A JP2009070233A (ja) | 2007-09-14 | 2007-09-14 | 記憶媒体制御装置及び記憶媒体制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009070233A true JP2009070233A (ja) | 2009-04-02 |
Family
ID=40606396
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007239330A Pending JP2009070233A (ja) | 2007-09-14 | 2007-09-14 | 記憶媒体制御装置及び記憶媒体制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009070233A (ja) |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082745A (ja) * | 1998-09-04 | 2000-03-21 | Seiko Epson Corp | 半導体装置 |
JP2001027986A (ja) * | 1999-05-10 | 2001-01-30 | Canon Inc | データ処理装置及び処理部選択方法 |
JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
JP2002158577A (ja) * | 2000-11-20 | 2002-05-31 | Mitsubishi Electric Corp | スルーレート調整回路および半導体装置 |
JP2002189698A (ja) * | 2000-12-20 | 2002-07-05 | Nec Corp | スキュー調整回路及び半導体集積回路 |
JP2003177959A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | メモリ制御回路 |
JP2005234976A (ja) * | 2004-02-20 | 2005-09-02 | Renesas Technology Corp | 記憶装置 |
JP2006011495A (ja) * | 2004-06-22 | 2006-01-12 | Yokogawa Electric Corp | データ転送装置およびデータ転送方法 |
JP2007003337A (ja) * | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体集積回路 |
JP2007201785A (ja) * | 2006-01-26 | 2007-08-09 | Murata Mach Ltd | 通信装置 |
-
2007
- 2007-09-14 JP JP2007239330A patent/JP2009070233A/ja active Pending
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000082745A (ja) * | 1998-09-04 | 2000-03-21 | Seiko Epson Corp | 半導体装置 |
JP2001027986A (ja) * | 1999-05-10 | 2001-01-30 | Canon Inc | データ処理装置及び処理部選択方法 |
JP2001222474A (ja) * | 2000-02-07 | 2001-08-17 | Internatl Business Mach Corp <Ibm> | 信号出力装置、ドライバ回路、信号伝送システム、および信号伝送方法 |
JP2002158577A (ja) * | 2000-11-20 | 2002-05-31 | Mitsubishi Electric Corp | スルーレート調整回路および半導体装置 |
JP2002189698A (ja) * | 2000-12-20 | 2002-07-05 | Nec Corp | スキュー調整回路及び半導体集積回路 |
JP2003177959A (ja) * | 2001-12-12 | 2003-06-27 | Matsushita Electric Ind Co Ltd | メモリ制御回路 |
JP2005234976A (ja) * | 2004-02-20 | 2005-09-02 | Renesas Technology Corp | 記憶装置 |
JP2006011495A (ja) * | 2004-06-22 | 2006-01-12 | Yokogawa Electric Corp | データ転送装置およびデータ転送方法 |
JP2007003337A (ja) * | 2005-06-23 | 2007-01-11 | Toshiba Corp | 半導体集積回路 |
JP2007201785A (ja) * | 2006-01-26 | 2007-08-09 | Murata Mach Ltd | 通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6795906B2 (en) | Memory controller, interface device and method using a mode selection signal to support different types of memories | |
JP2010086246A (ja) | メモリインターフェース及びメモリインターフェースの動作方法 | |
US10936046B2 (en) | Method for performing power saving control in a memory device, associated memory device and memory controller thereof, and associated electronic device | |
JP2007249738A (ja) | メモリアクセス制御装置 | |
KR100996900B1 (ko) | 메모리 클록 설정 기능을 갖는 정보 처리 장치 및 메모리 클록 설정 방법 | |
JP2008293096A (ja) | メモリインタフェースおよびメモリシステム | |
CN107068177B (zh) | 控制存储器的控制设备及其控制方法 | |
US7007181B2 (en) | Microcontroller | |
US20120210108A1 (en) | Semiconductor device | |
JP2009282721A (ja) | メモリコントローラ、メモリコントロールシステム及びメモリ遅延量制御方法 | |
JP2009070233A (ja) | 記憶媒体制御装置及び記憶媒体制御方法 | |
JP4882807B2 (ja) | Sdram制御回路及び情報処理装置 | |
JP3665624B2 (ja) | マイクロコントローラ | |
JP4631385B2 (ja) | コントローラ、画像形成装置、及び電源制御方法 | |
JP2008217051A (ja) | フォールトトレラントコンピュータおよびその制御方法 | |
JP2008225956A (ja) | 半導体集積回路装置およびタイミング調整方法 | |
JP2006202172A (ja) | バスタイミング制御回路 | |
JP2006048304A (ja) | マイクロコンピュータ | |
JP2006091940A (ja) | メモリ制御装置 | |
JP2000029779A (ja) | 画像処理装置 | |
JP2007011632A (ja) | メモリスピード最適化方法およびプログラム | |
JPH11316619A (ja) | クロックスキュー調整回路 | |
JP2000047706A (ja) | アクチュエ―タの制御システム及び制御方法 | |
JP2008288886A (ja) | 制御回路 | |
JP2005070930A (ja) | メモリー制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100420 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120515 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120713 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120807 |