JP2009059705A - Display device - Google Patents
Display device Download PDFInfo
- Publication number
- JP2009059705A JP2009059705A JP2008257147A JP2008257147A JP2009059705A JP 2009059705 A JP2009059705 A JP 2009059705A JP 2008257147 A JP2008257147 A JP 2008257147A JP 2008257147 A JP2008257147 A JP 2008257147A JP 2009059705 A JP2009059705 A JP 2009059705A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- circuit board
- common electrode
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000605 extraction Methods 0.000 claims abstract description 44
- 239000000463 material Substances 0.000 claims description 13
- 230000002093 peripheral effect Effects 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 239000010410 layer Substances 0.000 description 56
- 239000010408 film Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 11
- 229910052715 tantalum Inorganic materials 0.000 description 9
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 5
- 239000010409 thin film Substances 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- OYPRJOBELJOOCE-UHFFFAOYSA-N Calcium Chemical compound [Ca] OYPRJOBELJOOCE-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 239000011575 calcium Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Abstract
Description
本発明は、いわゆる電界発光(Electro-Luminescence)素子を形成するために適する回路基板の改良に関する。 The present invention relates to an improvement of a circuit board suitable for forming a so-called electro-luminescence element.
電界発光素子を用いた表示装置における基板配置に関する公知技術としては、本願出願人の発明に係る特開平11−24604号公報に記載されるようなものがあった。この公報には、電界発光素子の形成領域を取り囲んで、駆動回路を配した回路基板が開示されていた。 As a known technique related to the substrate arrangement in a display device using an electroluminescent element, there is a technique described in Japanese Patent Application Laid-Open No. 11-24604 relating to the invention of the present applicant. This publication discloses a circuit board that surrounds a formation region of an electroluminescent element and has a drive circuit.
電界発光素子は電流を供給して発光させるものであるため、配線の抵抗が高いと電圧降下が大きくなり、輝度が低くなり易い。これに対処するために、従来、技術常識から抵抗率の低い金属を配線層の材料として使用することが必要であった。 Since the electroluminescent element emits light by supplying current, if the resistance of the wiring is high, the voltage drop becomes large and the luminance tends to be low. In order to cope with this, conventionally, it has been necessary to use a metal having a low resistivity as a material for the wiring layer according to the common general technical knowledge.
しかし、回路基板の全体的な電圧降下の防止について十分に考慮されていなかった。 However, sufficient consideration has not been given to the prevention of the overall voltage drop across the circuit board.
特に、最も大きな電流が流れるのは、複数の電界発光素子からの電流が流れる共通電極である陰極である。この陰極パターンにおいて、抵抗率が高いと多量の電流により大きな電圧降下を生じ、画像表示全体を暗くしかねない。 In particular, the largest current flows in the cathode which is a common electrode through which currents from a plurality of electroluminescent elements flow. In this cathode pattern, if the resistivity is high, a large voltage drop is caused by a large amount of current, which may darken the entire image display.
そこで本発明は、共通電極における電圧降下を少なくし、明るい画像表示を可能にするための発光素子用回路基板およびその基板を使用した電子機器を提供することを目的とする。 Therefore, an object of the present invention is to provide a circuit board for a light emitting element for reducing a voltage drop in a common electrode and enabling a bright image display, and an electronic apparatus using the board.
本発明は、発光素子の形成に用いられる発光素子用回路基板において、外部への取出端子が当該基板の一辺に集積された取出端子群と、所定の共通電極が配置される領域と前記取出端子群との間に、前記取出端子群の一部の取出端子と前記共通電極とを電気的に接続するコンタクトパターンと、を備えていることを特徴とする発光素子用回路基板である。 The present invention relates to a circuit board for a light emitting element used for forming a light emitting element, an extraction terminal group in which extraction terminals to the outside are integrated on one side of the substrate, a region where a predetermined common electrode is disposed, and the extraction terminal A light emitting element circuit board comprising a contact pattern electrically connecting a part of the extraction terminals of the extraction terminal group and the common electrode between the groups.
「取出端子」は、必ずしも基板の一辺にのみ設けられることを意味しない。「回路基板」は、電界発光素子のように多量に電流を消費する素子の例示であり、回路基板に設けられる回路がこれに限定されることはない。「共通電極」は、後の工程で設けられるものであり、回路基板に共通電極が既に形成されていることに限定されない。「共通電極」が形成されることになるであろう「領域」に対応してコンタクトパターンを設けてあることに意味がある。したがって共通電極などの表示に関わる構造を備えない回路基板のまま流通する態様も考えられる。 “Extraction terminal” does not necessarily mean that it is provided only on one side of the substrate. The “circuit board” is an example of an element that consumes a large amount of current, such as an electroluminescent element, and the circuit provided on the circuit board is not limited to this. The “common electrode” is provided in a later step, and is not limited to the common electrode already formed on the circuit board. It is meaningful that a contact pattern is provided corresponding to a “region” where a “common electrode” will be formed. Therefore, a mode in which circuit boards that do not have a structure related to display such as a common electrode are distributed as is possible.
例えば、この回路基板は、電流を供給することにより発光する発光素子の形成に用いられ、前記コンタクトパターンは、前記取出端子群の一部と前記発光素子の電流が共通して流れる共通電極とを電気的に接続するように形成される。 For example, the circuit board is used to form a light emitting element that emits light by supplying current, and the contact pattern includes a part of the extraction terminal group and a common electrode through which the current of the light emitting element flows in common. It is formed so as to be electrically connected.
また発光素子は、有機電界発光素子などに適用される。 The light emitting element is applied to an organic electroluminescent element or the like.
ここでコンタクトパターンは、共通電極の有する面積の10%以上の面積を備えていることが好ましい。「10%」は一応の目安であり、これに限定されることはない。 Here, the contact pattern preferably has an area of 10% or more of the area of the common electrode. “10%” is a temporary measure and is not limited to this.
上記取出端子群は、同一の形状を備えた取出端子を連設されている。同一形態の取出端子であれば、コネクタなどによる基板との接続が規格化でき経済的かつ容易だからである。 The extraction terminal group includes a series of extraction terminals having the same shape. This is because the connection terminals of the same form can be standardized and can be standardized and can be economically and easily connected.
形成される共通電極は方形であり、前記共通電極を介して前記コンタクトパターンと対向する領域に、走査配線に走査信号を供給するための走査駆動回路を備えている。 The formed common electrode is rectangular, and a scan driving circuit for supplying a scan signal to the scan wiring is provided in a region facing the contact pattern via the common electrode.
またコンタクトパターンおよび走査駆動回路が設けられる前記共通電極の周辺領域以外の領域に、信号配線に画像信号を供給するための信号駆動回路および/または周辺回路を形成する領域を備えている。信号駆動回路や周辺回路がいずれの辺に位置するかに限定はない。 Further, a region for forming a signal drive circuit and / or a peripheral circuit for supplying an image signal to the signal wiring is provided in a region other than the peripheral region of the common electrode where the contact pattern and the scanning drive circuit are provided. There is no limitation on which side the signal driving circuit and the peripheral circuit are located.
いずれの回路も設けられてない前記共通電極を形成する領域の四隅にアライメントマークを備えていることは好ましい。共通電極の四周に設けられる回路の間隙を有効利用する趣旨である。 It is preferable that alignment marks are provided at the four corners of the region where the common electrode where no circuit is provided is formed. The purpose is to effectively use the gaps of the circuits provided around the common electrode.
本発明は、本発明の発光素子用回路基板を備えていることを特徴とする電子機器でもある。電子機器に限定はないが、携帯情報端末、ビューファインダ、ヘッドマウントディスプレイ、などを含む。 The present invention is also an electronic apparatus including the circuit board for a light emitting element according to the present invention. The electronic device is not limited, but includes a portable information terminal, a viewfinder, a head mounted display, and the like.
例えば表示装置である場合、本発明の発光素子用回路基板と、前記回路基板上に各画素に対応して設けられた複数の発光素子と、を備え、前記発光素子に対する制御により画像を表示するように構成される。 For example, in the case of a display device, the light-emitting element circuit board of the present invention and a plurality of light-emitting elements provided on the circuit board corresponding to each pixel are displayed, and an image is displayed by controlling the light-emitting element. Configured as follows.
このような表示装置では、各画素の発光素子に対応して当該画素の発光素子の駆動制御を行うトランジスタを備える。 Such a display device includes a transistor that controls driving of the light emitting element of the pixel corresponding to the light emitting element of each pixel.
発光素子が電流制御型の発光素子である場合、各画素において、前記発光素子の制御用トランジスタと駆動用トランジスタとを備える。 When the light-emitting element is a current-controlled light-emitting element, each pixel includes a control transistor and a drive transistor for the light-emitting element.
各画素における発光素子は、画素電極と、当該画素電極と前記共通電極との間に少なくとも有機発光材料からなる発光層を備えている。 The light-emitting element in each pixel includes a pixel electrode and a light-emitting layer made of at least an organic light-emitting material between the pixel electrode and the common electrode.
次に本発明の好適な実施の形態を、図面を参照して説明する。 Next, preferred embodiments of the present invention will be described with reference to the drawings.
図1に本実施形態の発光表示素子用回路基板の平面図を示す。本回路基板は、図1に示すように、表示領域1、コンタクトパターン2、信号駆動回路3、走査駆動回路4、周辺回路5、取出端子群6およびアライメントマーク7を備えて構成される。
FIG. 1 is a plan view of a circuit board for a light emitting display element according to the present embodiment. As shown in FIG. 1, the circuit board includes a
表示領域1は、複数の画素領域で構成されており、その上面(図面手前)には総ての画素領域を覆って共通した電流が流れる共通電極10が形成されている。
各画素領域に形成される素子に限定はないが、本実施形態では例えば図2に示すような構造の電界発光素子12を例示する。共通電極10は通常の表示装置では、方形に形成されている。
The
Although the element formed in each pixel region is not limited, in the present embodiment, for example, an
外部端子群6は、外部への取出端子が複数、この基板の一辺に集積されたものである。取出端子群6は、同一の形状を備えた取出端子61を連設することに構成されている。同一形態の取出端子であれば、端子を実装したテープからインサートマシンなどにより纏めて実装することができる。このためコネクタなどによる基板との接続が規格化でき経済的かつ容易だからである。各取出端子61は、導電性の端子が機械的に後付けされるものでも、フォトリソグラフィなどのプロセスで導電性材料を薄膜形成して設けられるものでもよい。
The external terminal group 6 includes a plurality of external lead terminals integrated on one side of the substrate. The extraction terminal group 6 is configured by connecting
コンタクトパターン2は、本発明に係り、共通電極10と取出端子群6との間に設けられ、コンタクト配線21を介して取出端子群6の一部の取出端子61と共通電極10とを電気的に接続するパターンとなっている。コンタクト配線21は、取出端子61と同じ材料で同一の層にパターニングされている。ただしコンタクトパターン2と各取出端子61とを直接接続してあってもよい。
The
ここでコンタクトパターン2は、共通電極の有する面積の10%以上の面積を備えていることが好ましい。すなわち、電界発光素子の駆動電流は10mA/cm2程度である。一方コンタクトパターン2の接触抵抗は、5Ω・cm2程度である。全電界発光素子の発光面積をAcm2とし、共通電極10に対するコンタクトパターンの面積比をkとすると、コンタクトパターン2中で生じる電圧降下Vdrop[mV]は、A×10・5/kAとなる。
Here, the
ここで電界発光素子に適する駆動電圧から考えてコンタクトパターンで許容される電圧降下は0.5V程度までであるので、k>=0.1となり、画素領域の面積に対するコンタクトパターンの面積の割合は、10%程度は必要となるのである。 Here, considering the driving voltage suitable for the electroluminescent element, the voltage drop allowed in the contact pattern is up to about 0.5 V, so k> = 0.1, and the ratio of the area of the contact pattern to the area of the pixel region is About 10% is necessary.
信号駆動回路3は、表示領域1に配置される信号配線sigに画像信号を供給するための駆動回路である。信号駆動回路3は、バス配線31により取出端子61の幾つかと接続されている。周辺回路5は、表示領域1に配置される給電配線comに電源を供給したり信号配線sigの信号を検出したりするための回路群である。周辺回路5は、バス配線51により取出端子61の幾つかと接続されている。なお信号駆動回路3および周辺回路5の配置はこれに限定されず、信号駆動回路3と周辺回路5との位置が逆に配置されていても構わない。
The signal driving circuit 3 is a driving circuit for supplying an image signal to the signal wiring sig arranged in the
走査駆動回路4は、表示領域に配置される走査配線gateに走査信号を供給するための駆動回路である。この走査駆動回路4は、共通電極を介してコンタクトパターンと対向する領域に設けられる。走査駆動回路4は、バス配線41により取出端子61の幾つかと接続されている。走査駆動回路4をこの位置に設けるのは、走査配線と信号配線とを比べ信号配線方向に電源供給のための回路をより多く必要とするため基板の信号配線方向の端子となる二辺にその回路を設け、走査配線方向の一辺からコンタクトパターンにより共通電極10の引出配線を配置するようにしたためである。このため信号駆動回路4から取出端子群6までの距離は長くなるが、走査信号の走査周波数が比較的遅いため、配線抵抗の影響を少なくできるからである。また、走査駆動回路4に必要とされるバス配線41の本数はそれほど多くないので、大きな面積を占有されることはない。
The scan drive circuit 4 is a drive circuit for supplying a scan signal to the scan lines gate arranged in the display area. The scanning drive circuit 4 is provided in a region facing the contact pattern via the common electrode. The scanning drive circuit 4 is connected to some of the
アライメントマーク7は、これらの回路が設けられていない共通電極10の四隅に設けられている。電界発光素子では、回路形成工程以降において蒸着、スパッタ、インクジェットプロセス、陰極(共通電極)蒸着やスパッタなどの各工程を経る必要がある。基板の位置決めを正確に行うために、アライメント精度向上のためのアライメントマークを設けることが好ましいのである。電界発光素子の形成工程ではフォトリソグラフィ法が適用され、露光のためのフォトマスクの他に、表示領域1より若干大きいフィジカルマスクを施す。また、当該回路基板では、表示領域1の四周には回路が設けられるが、その四隅は回路が存在していない。アライメントマーク7は、このような表示領域1の四隅であってフィジカルマスクで覆われることのない位置に設けられる。このように配置すれば、基板スペースの効率的利用を図ることができ、マークのために基板外形の寸法を増加することを防止できる。
The alignment marks 7 are provided at the four corners of the
図2に図1のA−A切断面における断面図を示す。図2は一つの取出端子と画素領域について拡大して示したものである。 FIG. 2 is a cross-sectional view taken along the line AA in FIG. FIG. 2 is an enlarged view of one extraction terminal and a pixel region.
当該回路基板の層構造は、図2に示すように、下層から順に、透明基板100、半導体層101、ゲート絶縁膜102、第1層間絶縁膜103、第2層間絶縁膜104、バンク層105および106が形成されている。表示領域1には、さらに発光層107が形成されている。配線に関与する層として、タンタル配線層201、アルミニウム配線層202およびITO層203、陰極層204が形成されている。
As shown in FIG. 2, the layer structure of the circuit board includes a
材料に関し、透明基板100は、光透過性があり、一定の機械的強度を有するガラス、石英などで形成される。半導体層101は、パターン化されたアモルファスシリコンにエネルギーを加えることで重合化させたポリシリコンで形成され、ソース・ドレインの各領域に不純物がドーピングされている。ゲート絶縁膜102、第1層間絶縁膜103、第2層間絶縁膜104は、酸化珪素または窒化珪素で形成されている。バンク層105および106は、酸化珪素、窒化珪素、ポリイミド当の絶縁膜で形成されている。タンタル配線層201は、主として薄膜トランジスタ(TFT:Thin Film Transistor)のゲート配線に使う他、コンタクトパターン2の構成材料の一つになっている。アルミニウム配線層202は、主としてスルーホールおよび配線に利用される。この層の材料として、アルミニウムの他、タンタル、モリブデン、チタン、タングステンなどを使用可能である。ITO電極203は、ITOなど光透過性と導電性を有する材料で形成される。陰極層204は、共通電極10の配線を担う層であって、エネルギー順位から電界発光素子の陰極として使用可能な材料、アルミニウムまたはアルミニウムと他の元素(リチウムなど)の合金、カルシウムなどで形成される。電界発光層107としては、陽極から輸送された正孔と陰極から輸送された電子とが結合して電界発光現象を生じるような有機発光材料などの材料であり、発光層の他に正孔輸送層および/または電子輸送層を備えていてもよい。電界発光層107は、画素ごとにパターニングされていてもよい。
Regarding the material, the
一つの画素領域11に対しては、電界発光素子12と駆動用トランジスタ13と制御用トランジスタ(制御用トランジスタは図2に図示しない)が設けられている。説明を簡単にするため、制御用トランジスタの図示を省略してある。
For one
電界発光素子12は、画素電極121と陰極層204とで電界発光層107を挟み込んだ構造を備えている。陰極層204は総ての画素領域11に共通した連続した膜として形成されている。画素電極121は陽極となっている。
The
駆動用トランジスタ13は、薄膜トランジスタであり、不純物導入によりソース領域およびドレイン領域が形成された半導体層101上に、ソース電極131、ドレイン電極132およびゲート電極133を備えて構成されている。ソース電極131およびドレイン電極132はスルーホール301および302の開口中にアルミニウム配線層202を形成して構成される。ゲート電極133は、制御用トランジスタ14のドレインに電気的に接続され、タンタル配線層201で形成されている。
The driving
コンタクトパターン2は、層構造上、陰極層204とコンタクト配線21とを、スルーホール303を介して、ITO層203、アルミニウム配線層202およびタンタル配線層201により電気的に相互に接続された構造である。ITO層203は、表示領域1側の電界発光素子の画素電極121、アルミニウム配線層202はソース電極131とドレイン電極132、タンタル配線層201はゲート電極133と同じ材料からなる層であって、これらの電極がパターニングされる際に同時にパターン形成される。陰極層204とコンタクト配線21との接続に用いられているのは、総て導電性層であるため、極めて低抵抗で電気的な接続をすることが可能になっている。また、ITO層203、アルミニウム配線層202、タンタル配線層201のうちいずれかの層が存在しなくてもよい。コンタクト配線21の表示領域1側と反対側の端部は、スルーホール304内でITO層203、アルミニウム配線層202およびタンタル配線層201が積層された構造で、取出端子61実装テープに接続されている。
The
図3に上記画素領域11の集合である電界発光表示素子全体回路図を示す。
FIG. 3 shows an overall circuit diagram of an electroluminescence display element which is a set of the
当該電界発光表示装置において、信号配線sigは信号駆動回路3に接続され、バス配線31を介して画像信号を信号配線sigに供給するようになっている。給電配線comは、周辺回路5に接続され一定電圧に電流を給電配線に供給するようになっている。走査配線gateは走査駆動回路4に接続され、バス配線41を介して走査信号を走査配線gateに供給するようになっている。信号駆動回路3および走査駆動回路4は、N型のトランジスタとP型のトランジスタとで相補型トランジスタ回路が形成されている。相補型トランジスタによって、駆動回路として機能させるためのシフトレジスタ、レベルシフタ、アナログスイッチ、ラッチなどの基本回路が構成されている。
In the electroluminescent display device, the signal line sig is connected to the signal drive circuit 3 and supplies an image signal to the signal line sig via the
信号配線sig、走査配線gateおよび給電配線comで囲まれているのが画素領域11であって、各々が等価回路として、電界発光素子12、駆動用トランジスタ13、制御用トランジスタ14および保持容量capを備えている。
The
上記構成において、走査配線gateを介して走査信号が制御用トランジスタ14のゲートに供給されると、制御用トランジスタ14がオン状態になり、信号配線sigを介して画像信号の電位がそのドレインに供給される。この電位は保持容量capにおいて保持される。画像信号として画素を点灯させる電位が供給されていると、駆動用トランジスタ13がオン状態になり、ソースを介して画素電極121に電源電流が供給されるようになる。電界発光素子12では、電界発光層107では、画素電極121から輸送された正孔と共通電極10から輸送された電子とが結合して電界発光現象を生じ発光する。電界発光層107からの光は透明電極である画素電極121を介して透明基板100より射出される。
In the above configuration, when the scanning signal is supplied to the gate of the
上記構成によれば、電界発光素子12の陰極は、共通電極10となっており、コンタクトパターン2を介して一定数の取出端子61に接続されているので、陰極における抵抗値が低くなり、電圧降下を少なくすることができ、明るい画像表示が可能になる。抵抗値の軽減により、消費電力が少なくなり発熱を抑制できる。
According to the above configuration, the cathode of the
回路数の少ない走査方向の一辺から陰極パターンを引き出し、走査駆動回路をその対向する辺に配置し、他の回路を残された辺に配置したので、電流量が大きい陰極パターンを相対的に短く配線でき、上記した効果を奏する。また給電配線を提供する周辺回路までの配線長を比較的短くできるので、その電圧降下を最小限にとどめることができる。 The cathode pattern is drawn from one side in the scanning direction with a small number of circuits, the scanning drive circuit is placed on the opposite side, and the other circuits are placed on the remaining side. Wiring is possible, and the above-described effects are exhibited. In addition, since the wiring length to the peripheral circuit providing the power supply wiring can be made relatively short, the voltage drop can be minimized.
また、取出端子を同一形状で形成したので、製造の容易化と経済化を図ることができる。その取出端子を基板の一辺に配置したので、他の基板との接続を容易にすることができる。 Moreover, since the extraction terminal is formed in the same shape, it is possible to facilitate manufacture and make it economical. Since the extraction terminal is arranged on one side of the substrate, connection with another substrate can be facilitated.
さらに、回路の隙間になっておりフィジカルマスクの外側に相当する表示領域の四隅にアライメントマークを設けたので、パネル外形を大きくすることなく、回路の隙間を有効利用して適切なアライメント配置を提供でき、スペースの効率的利用を図ることができる。 Furthermore, alignment marks are provided at the four corners of the display area corresponding to the outside of the physical mask, which is a gap in the circuit, so that appropriate alignment can be provided by effectively utilizing the gap in the circuit without increasing the panel size. And efficient use of space can be achieved.
なお、上記したような発光素子用回路基板は、公知の薄膜プロセスを経て形成することが可能である。つまり、酸化膜類をCVD法で形成し、フォトリソグラフィを適用してスルーホールを開口させ、スパッタ法等で導電性膜を形成し、パターニングするという工程を繰り返すことで製造される。
(その他の変形例)
本発明は、上記実施形態に限定されることなく種々に変形して適用することが可能である。
Note that the light emitting element circuit board as described above can be formed through a known thin film process. That is, it is manufactured by repeating the steps of forming oxide films by a CVD method, applying photolithography to open through holes, forming a conductive film by a sputtering method, and patterning.
(Other variations)
The present invention is not limited to the above-described embodiment, and can be variously modified and applied.
例えば、上記表示素子は電界発光素子であったが、これに限定なく、比較的大きな電流を消費するあらゆる素子の回路配置に本発明を適用可能である。 For example, although the display element is an electroluminescent element, the present invention is not limited to this, and the present invention can be applied to circuit arrangements of all elements that consume a relatively large current.
また、本発明の発光素子用回路基板は、あらゆる電子機器に適用可能である。
電子機器に限定はないが、小型表示装置、ビューファインダ、ヘッドマウントディスプレイなどを含む。
Moreover, the circuit board for light emitting elements of this invention is applicable to all electronic devices.
The electronic device is not limited, but includes a small display device, a viewfinder, a head mounted display, and the like.
本発明の発光素子用回路基板によれば、共通電極と引出端子との間にコンタクトパターンを設けたので、電圧降下を極力少なくすることができ、複数の発光素子を備える明るい画像表示を提供する表示装置の基板として使用することが可能になる。 According to the circuit board for a light emitting element of the present invention, since the contact pattern is provided between the common electrode and the extraction terminal, the voltage drop can be minimized and a bright image display including a plurality of light emitting elements is provided. It can be used as a substrate of a display device.
1…画素領域、2…コンタクトパターン、3…信号駆動回路、4…走査駆動回路、5…周辺回路、6…取出端子群、61…取出端子、10…共通電極、11…電界発光素子、12…薄膜トランジスタ、101…半導体層(p−Si)、102…ゲート絶縁膜、103,104…層間絶縁膜、105,106…バンク層、107…電界発光層(必要に応じて電子・正孔輸送層含む)、121…画素電極、131…ソース電極、132…ドレイン電極、133…ゲート電極、201…タンタル配線層(Ta)、202…アルミ配線層(Al)、203…ITO層、204…陰極層、301〜304…コンタクトホール。
DESCRIPTION OF
Claims (13)
外部への取出端子が当該基板の一辺に集積された取出端子群と、
所定の共通電極が配置される領域と前記取出端子群との間に、前記取出端子群の一部の取出端子と前記共通電極とを電気的に接続するコンタクトパターンと、を備えていることを特徴とする発光素子用回路基板。 In the circuit board for the light emitting element used for forming the light emitting element,
A group of extraction terminals in which extraction terminals to the outside are integrated on one side of the substrate;
A contact pattern for electrically connecting a part of the extraction terminals of the extraction terminal group and the common electrode between a region where the predetermined common electrode is disposed and the extraction terminal group. A circuit board for a light-emitting element.
前記共通電極の面積の10%以上の面積を備えている請求項1乃至請求項3のいずれか一項に記載の発光素子用回路基板。 The contact pattern is
The circuit board for light emitting elements as described in any one of Claims 1 thru | or 3 provided with the area of 10% or more of the area of the said common electrode.
同一の形状を備えた取出端子を連設されている請求項1乃至請求項3のいずれか一項に記載の発光素子用回路基板。 The extraction terminal group is:
The circuit board for light emitting elements as described in any one of Claims 1 thru | or 3 with which the extraction terminal provided with the same shape is provided continuously.
前記共通電極を介して前記コンタクトパターンと対向する領域に、走査配線に走査信号を供給するための走査駆動回路を備えている請求項1乃至請求項3のいずれか一項に記載の発光素子用回路基板。 The common electrode that is formed is square,
4. The light-emitting element according to claim 1, further comprising: a scan driving circuit for supplying a scan signal to a scan wiring in a region facing the contact pattern via the common electrode. Circuit board.
前記回路基板上に各画素に対応して設けられた複数の発光素子と、を備え、
前記発光素子に対する制御により画像を表示する表示装置。 A circuit board for a light emitting element according to any one of claims 1 to 8,
A plurality of light emitting elements provided corresponding to each pixel on the circuit board,
A display device that displays an image by controlling the light emitting element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257147A JP5359162B2 (en) | 2008-10-02 | 2008-10-02 | Display device and electronic device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008257147A JP5359162B2 (en) | 2008-10-02 | 2008-10-02 | Display device and electronic device |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007278631A Division JP2008034405A (en) | 2007-10-26 | 2007-10-26 | Electronic device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009059705A true JP2009059705A (en) | 2009-03-19 |
JP5359162B2 JP5359162B2 (en) | 2013-12-04 |
Family
ID=40555228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008257147A Expired - Lifetime JP5359162B2 (en) | 2008-10-02 | 2008-10-02 | Display device and electronic device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5359162B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104600200A (en) * | 2014-12-26 | 2015-05-06 | 上海天马微电子有限公司 | Array substrate and display panel |
CN110168469A (en) * | 2017-01-06 | 2019-08-23 | 微软技术许可有限责任公司 | Equipment with installing component |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210018591A (en) * | 2019-08-06 | 2021-02-18 | 삼성디스플레이 주식회사 | Display device |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03274694A (en) * | 1990-03-23 | 1991-12-05 | Nec Corp | Organic thin film electroluminescence (el) element |
JPH1012386A (en) * | 1996-06-24 | 1998-01-16 | Pioneer Electron Corp | Organic electroluminescent element |
JPH1174073A (en) * | 1997-08-29 | 1999-03-16 | Seiko Epson Corp | Active matrix type display device |
JPH1187052A (en) * | 1997-09-09 | 1999-03-30 | Futaba Corp | Organic electroluminescence element |
JP2001052864A (en) * | 1999-06-04 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Making method of opto-electronical device |
-
2008
- 2008-10-02 JP JP2008257147A patent/JP5359162B2/en not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03274694A (en) * | 1990-03-23 | 1991-12-05 | Nec Corp | Organic thin film electroluminescence (el) element |
JPH1012386A (en) * | 1996-06-24 | 1998-01-16 | Pioneer Electron Corp | Organic electroluminescent element |
JPH1174073A (en) * | 1997-08-29 | 1999-03-16 | Seiko Epson Corp | Active matrix type display device |
JPH1187052A (en) * | 1997-09-09 | 1999-03-30 | Futaba Corp | Organic electroluminescence element |
JP2001052864A (en) * | 1999-06-04 | 2001-02-23 | Semiconductor Energy Lab Co Ltd | Making method of opto-electronical device |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104600200A (en) * | 2014-12-26 | 2015-05-06 | 上海天马微电子有限公司 | Array substrate and display panel |
CN104600200B (en) * | 2014-12-26 | 2017-07-28 | 上海天马微电子有限公司 | A kind of array base palte and display panel |
CN110168469A (en) * | 2017-01-06 | 2019-08-23 | 微软技术许可有限责任公司 | Equipment with installing component |
CN110168469B (en) * | 2017-01-06 | 2022-12-30 | 微软技术许可有限责任公司 | Device with mounting component |
Also Published As
Publication number | Publication date |
---|---|
JP5359162B2 (en) | 2013-12-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4075028B2 (en) | Circuit board, display device, and electronic device | |
CN109728033B (en) | Display device and method for manufacturing the same | |
KR101309863B1 (en) | Luminescence display and fabricating method thereof | |
US9035854B2 (en) | Organic light emitting diode display device and fabrication method thereof | |
US10916613B1 (en) | Array substrate and OLED display device | |
WO2019012769A1 (en) | Display device and method for producing display device | |
JP2010032838A (en) | Display device and manufacturing method for display device | |
KR100560026B1 (en) | Display device | |
KR20070002492A (en) | Display appartus and manufacturing method thereof | |
EP2312562A1 (en) | Display device and display device manufacturing method | |
JP2007156494A (en) | Display and manufacturing method thereof | |
KR20120080912A (en) | Organic light emitting display device | |
KR20120080913A (en) | Organic light emitting display device | |
CN111009552B (en) | display device | |
US7939998B2 (en) | Display apparatus | |
JP6111487B2 (en) | EL display device | |
KR101949675B1 (en) | Organic light-emitting diode display device and method for driving the same | |
KR101148720B1 (en) | Organic field light emitted device and and method for fabricating the same | |
JP5309854B2 (en) | Display device and electronic device | |
JP5359162B2 (en) | Display device and electronic device | |
JP2004264633A (en) | Electroluminescence display | |
KR20100070729A (en) | Array substrate of organic electro-luminescent device | |
JP2008034405A (en) | Electronic device | |
JP4086550B2 (en) | Display device | |
JP2007047329A (en) | Electroluminescence display panel |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100406 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100603 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120604 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130205 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130501 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20130513 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130806 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130819 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5359162 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |