JP2009049711A - Circuit device for converting minute-amplitude alternating current signal to large-amplitude voltage signal - Google Patents
Circuit device for converting minute-amplitude alternating current signal to large-amplitude voltage signal Download PDFInfo
- Publication number
- JP2009049711A JP2009049711A JP2007213980A JP2007213980A JP2009049711A JP 2009049711 A JP2009049711 A JP 2009049711A JP 2007213980 A JP2007213980 A JP 2007213980A JP 2007213980 A JP2007213980 A JP 2007213980A JP 2009049711 A JP2009049711 A JP 2009049711A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- voltage
- circuit
- operational amplifier
- alternating current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Gyroscopes (AREA)
- Amplifiers (AREA)
Abstract
Description
この発明は、静電容量型センサや圧電素子型センサなどから出力される微小な振幅の交流電流信号を入力とし、これを大きな振幅の電圧信号に変換して出力し、AD変換・マイコン回路などに供給する微小信号前処理用の回路装置に関し、とくに、簡単な構成によって高精度・高安定な動作を実現する回路技術に関する。 The present invention takes a small amplitude alternating current signal output from a capacitance type sensor, a piezoelectric element type sensor or the like as an input, converts it into a large amplitude voltage signal, outputs it, and performs AD conversion / microcomputer circuit, etc. In particular, the present invention relates to a circuit technology for realizing highly accurate and stable operation with a simple configuration.
たとえば特開平4−324311号公報・特開平5−96629号公報・特開平8−29178号公報・特開平11−142157号公報などに開示されている振動式ジャイロにおいては、一定周期で励振される圧電素子型センサから、微小な振幅の交流電流信号が出力される。出力波形は励振周期に同期した正弦波である。 For example, in vibratory gyros disclosed in JP-A-4-324311, JP-A-5-96629, JP-A-8-29178, JP-A-11-142157, etc., they are excited at a constant period. An alternating current signal with a minute amplitude is output from the piezoelectric element type sensor. The output waveform is a sine wave synchronized with the excitation period.
周知のように、振動式ジャイロとしては、センサ出力の振幅最大値あるいはピークトゥピーク値の変化を高精度に検出する必要がある。そのために、センサ出力をまずセンスアンプと呼ばれる前処理回路で高精度・高安定に増幅し、後続のAD変換・マイコン回路に供給するという構成をとるのが普通である。 As is well known, it is necessary for a vibrating gyroscope to detect a change in the maximum amplitude value or peak-to-peak value of a sensor output with high accuracy. For this purpose, the sensor output is usually amplified with high accuracy and high stability by a pre-processing circuit called a sense amplifier and supplied to the subsequent AD conversion / microcomputer circuit.
===発明の導入部===
上記の前処理回路がこの発明の対象となる回路装置に相当する。この分野の技術者にはよく知られていることだが、微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する高精度・高安定な回路を実現することは容易ではない。入力信号が微小であればあるほど、その困難度が増大する。
=== Introduction part of the invention ===
The above preprocessing circuit corresponds to a circuit device that is an object of the present invention. As is well known to engineers in this field, it is not easy to realize a highly accurate and highly stable circuit that converts an alternating current signal having a small amplitude into a voltage signal having a large amplitude. The smaller the input signal, the greater the difficulty.
正弦波のような正負対称波形の微小な交流電流信号を増幅する合理的な回路の1つとして、図1に示す周知の積分回路が有力な候補となる。この積分回路はオペアンプとキャパシタからなるシンプルな構成であり、しかも大きなゲインが得られる。 As a rational circuit for amplifying a minute alternating current signal having a positive / negative symmetrical waveform such as a sine wave, the well-known integration circuit shown in FIG. This integrating circuit has a simple configuration including an operational amplifier and a capacitor, and a large gain can be obtained.
図1に示すように、たとえば圧電素子型センサからのサイン波の交流電流信号を入力抵抗を介して積分回路オペアンプの反転入力に印加すると、オペアンプからは入力を積分したコサイン波の交流電圧信号が出力される。周知のようにゲインは入力抵抗値と帰還キャパシタ容量値の積に反比例し、入力信号の振幅最大値の変化は忠実に出力信号の振幅最大値に反映する。 As shown in FIG. 1, for example, when a sine wave AC current signal from a piezoelectric element type sensor is applied to an inverting input of an integration circuit operational amplifier via an input resistor, an AC voltage signal of cosine wave obtained by integrating the input is output from the operational amplifier. Is output. As is well known, the gain is inversely proportional to the product of the input resistance value and the feedback capacitor capacitance value, and the change in the maximum amplitude value of the input signal is faithfully reflected in the maximum amplitude value of the output signal.
===発明が解決しようとする課題===
図1の積分回路が上述のように動作するのは、外乱を完全に無視した理想状態においてである。理想状態では、入力信号の正の半波と負の半波の対称性が維持されて、入力信号の1周期ごとに帰還キャパシタの蓄積電荷がゼロになる。しかし現実に図1の回路で試験すれば一目瞭然となるが、外部要因による漏洩電流がオペアンプに流れ込んだり流れ出したりすることは避けられないことと、オペアンプのオフセットがあることが主因で、積分動作の正負対称性が保たれない。
=== Problems to be solved by the invention ===
The integration circuit of FIG. 1 operates as described above in an ideal state where the disturbance is completely ignored. In the ideal state, the symmetry of the positive half wave and the negative half wave of the input signal is maintained, and the charge stored in the feedback capacitor becomes zero every period of the input signal. However, when actually testing with the circuit shown in FIG. 1, it is obvious that leakage current due to external factors will flow into and out of the operational amplifier, and that there are offsets in the operational amplifier. Positive and negative symmetry is not maintained.
つまり、入力波形は正負対称なので、これだけであれば、1周期ごとに帰還キャパシタの蓄積電荷がゼロになる。しかし、外乱要因により超微弱な直流レベルの漏洩電流が入力電流に加減されると、正または負の直流入力成分が積分され、積分出力のコサイン波の中心線がゼロボルトでなくなり、正または負の一方に振れていき、オペアンプはすぐに正または負に飽和してしまう。漏洩電流やオフセットが極小であっても、入力信号が微小振幅の電流信号であることを前提としているので、なんらの対策も講じなければ、オペアンプが飽和することを避けられない。 In other words, since the input waveform is symmetrical, the stored charge in the feedback capacitor becomes zero for each period. However, when a very weak DC level leakage current is added to or subtracted from the input current due to a disturbance factor, the positive or negative DC input component is integrated, and the center line of the cosine wave of the integrated output is not zero volts, and positive or negative Swinging to one side, the operational amplifier will soon saturate positively or negatively. Even if the leakage current and the offset are minimal, it is assumed that the input signal is a current signal with a very small amplitude. Therefore, if no measures are taken, it is inevitable that the operational amplifier will be saturated.
===既知の対策===
対策としては、帰還キャパシタと並列に高抵抗を接続する対策Aと、適当な間隔で入力信号のゼロクロス点に合わせて帰還キャパシタを短絡する対策Bが知られている。いずれも直流成分による積分電荷を帰還キャパシタに貯め込まないように作用する。
=== Known measures ===
As a countermeasure, a countermeasure A for connecting a high resistance in parallel with the feedback capacitor and a countermeasure B for short-circuiting the feedback capacitor at an appropriate interval in accordance with the zero cross point of the input signal are known. In either case, the integrated charge due to the direct current component does not accumulate in the feedback capacitor.
対策Aでは、ICに作り込めないような高抵抗が必要であるということと、高抵抗自体が雑音発生源になるという問題点があり、好ましくない。対策Bでは、微小な入力信号のゼロクロス点を増幅する前に検出することは困難であり、他の方法で入力信号の位相に同期した信号を得られる環境になければ、対策Bを採用することができない。 Measure A is not preferred because it requires a high resistance that cannot be built into the IC and that the high resistance itself becomes a noise source. Measure B is difficult to detect before amplifying the zero-cross point of a minute input signal, and if there is no environment that can obtain a signal synchronized with the phase of the input signal by another method, Measure B should be adopted. I can't.
===発明の前提要件===
この発明は、つぎの事項(a)〜(c)を前提とする回路装置において、ドリフト補正回路により、上述した既知の対策AおよびBとは異なる新対策を講じるものである。
(a)積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
(b)交流電流信号は、一定周期の正負対称波形で、1周期内の180度位相の異なる2点の電流絶対値が等しいこと
(c)積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
=== Prerequisites for Invention ===
In the circuit device premised on the following items (a) to (c), a new countermeasure different from the above-described known countermeasures A and B is taken by the drift correction circuit.
(A) a circuit device that includes an integration circuit and a drift correction circuit and converts a small amplitude alternating current signal input from a signal source into a large amplitude voltage signal; and (b) the alternating current signal has a constant period. (C) The integrating circuit has an operational amplifier in which a signal source is connected to an inverting input, an inverting input and an output of the operational amplifier. Provide a feedback capacitor to be connected and output a voltage signal obtained by integrating an alternating current signal input from a signal source
===新対策の動作原理===
この発明におけるドリフト補正回路は、交流電流信号の半周期離れた2点において積分回路オペアンプの出力電圧を記憶する。記憶した電圧を第1電圧値および第2電圧値と呼ぶ。入力となる交流電流信号は「1周期内の180度位相の異なる2点の電流絶対値が等しい」ので、積分動作の正負対称性が維持されているならば、第1電圧値と第2電圧値を加算するとゼロになる。この状態を偏差がゼロであると称する。
=== Operation principle of new countermeasures ===
The drift correction circuit according to the present invention stores the output voltage of the integrating circuit operational amplifier at two points separated by a half cycle of the alternating current signal. The stored voltage is called a first voltage value and a second voltage value. Since the alternating current signal to be input is “the current absolute values at two points different in phase by 180 degrees within one period are equal”, the first voltage value and the second voltage can be obtained if the positive / negative symmetry of the integration operation is maintained. Adds the value to zero. This state is referred to as having zero deviation.
積分動作の正負対称性が保たれていないと、第1電圧値と第2電圧値の加算結果(これを偏差とする)はゼロにはならない。この偏差に基づいて、ドリフト補正回路は、積分回路オペアンプの反転入力に補正電流または電荷を与え、偏差が抑制される方向のフィードバック制御を実行する。 If the positive / negative symmetry of the integration operation is not maintained, the addition result of the first voltage value and the second voltage value (this is regarded as a deviation) does not become zero. Based on this deviation, the drift correction circuit applies a correction current or charge to the inverting input of the integration circuit operational amplifier, and executes feedback control in a direction in which the deviation is suppressed.
===第1発明の要旨===
第1発明に係る回路装置は、分説すると、つぎの事項(1)〜(8)により特定されるものである。
(1)積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
(2)交流電流信号は、一定周期の正負対称波形で、1周期内の180度位相の異なる2点の電流絶対値が等しいこと
(3)積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
(4)ドリフト補正回路は、第1〜第3キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第1〜第3周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備えること
(5)制御回路は、交流電流信号の周期の第1位相にて、積分回路の出力電圧を第1キャパシタに記憶させること
(6)制御回路は、第1位相と180度位相が異なる第2位相にて、積分回路の出力電圧を第2キャパシタに記憶させること
(7)制御回路は、交流電流信号の周期の第3位相にて、第1キャパシタの記憶電圧と第2キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧から第3キャパシタの記憶電圧を減算し、当該減算結果の電圧を第3キャパシタに記憶させること
(8)第3キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電流を与えること
=== Gist of the first invention ===
The circuit device according to the first aspect of the invention is specified by the following items (1) to (8).
(1) A circuit device that includes an integration circuit and a drift correction circuit, and converts a minute amplitude alternating current signal input from a signal source into a large amplitude voltage signal. (2) The alternating current signal has a constant period. (2) The integrating circuit has an operational amplifier in which a signal source is connected to the inverting input, and the inverting input and output of the operational amplifier. (4) The drift correction circuit stores the voltage in each of the first to third capacitors and each capacitor and stores the voltage signal obtained by integrating the alternating current signal input from the signal source. A first to a third peripheral circuit for reading a voltage, and a control circuit for controlling the operation timing of each peripheral circuit in a unified manner. (5) The control circuit has a first cycle of an alternating current signal. (6) The control circuit stores the output voltage of the integration circuit in the second capacitor in a second phase that is 180 degrees out of phase with the first phase. (7) The control circuit reads and adds the storage voltage of the first capacitor and the storage voltage of the second capacitor in the third phase of the cycle of the alternating current signal, and stores the storage voltage of the third capacitor from the addition voltage. Subtract the voltage and store the voltage of the subtraction result in the third capacitor. (8) The storage voltage of the third capacitor gives a correction current to the inverting input of the integrating circuit operational amplifier.
===第1実施例の構成と動作===
図2に第1発明の一実施例の構成を示し、図3にその動作タイミングを示している。信号源である振動式ジャイロの圧電素子型センサ1が入力抵抗2を介して積分回路オペアンプ3の反転入力に接続されている。オペアンプ3には帰還キャパシタ4が接続されている。この回路構成は図1と同一である。帰還キャパシタ4に並列接続されたスイッチ5は、動作開始時に帰還キャパシタ4を短絡し、積分回路の初期状態を確定するために設けられている。
=== Configuration and Operation of the First Embodiment ===
FIG. 2 shows the configuration of one embodiment of the first invention, and FIG. 3 shows the operation timing thereof. A piezoelectric element type sensor 1 of a vibration gyro which is a signal source is connected to an inverting input of an integrating circuit operational amplifier 3 via an input resistor 2. A feedback capacitor 4 is connected to the operational amplifier 3. This circuit configuration is the same as in FIG. A switch 5 connected in parallel to the feedback capacitor 4 is provided to short-circuit the feedback capacitor 4 at the start of operation and determine the initial state of the integrating circuit.
図2において、積分回路の構成以外はドリフト補正回路である。ドリフト補正回路は、第1キャパシタ6および第1周辺回路(スイッチ7a〜7d)と、第2キャパシタ8および第2周辺回路(スイッチ9a〜9d)と、第3キャパシタ10および第3周辺回路(スイッチ11a〜11dおよび第2オペアンプ12)とを含んでいる。
In FIG. 2, except for the configuration of the integration circuit, a drift correction circuit is provided. The drift correction circuit includes a first capacitor 6 and a first peripheral circuit (
第2オペアンプ12の出力は、抵抗分圧回路(抵抗13a〜13c)を介して積分回路オペアンプ3の反転入力に接続されている。第2オペアンプ12の反転入力と出力間に、リセット用のスイッチ14と、微小容量値のノイズ吸収用のキャパシタ15が接続されている。この実施例の基本動作の理解のためには、スイッチ14とキャパシタ15を無視しても差し支えない。
The output of the second
第1〜第3周辺回路を統一的に制御する制御回路は図示省略している。制御回路は、振動式ジャイロの励振回路と同期して動作し、圧電素子型センサ1から生じる交流電流信号と同じ周期で以下のように動作する(位相は自由である)。 A control circuit for uniformly controlling the first to third peripheral circuits is not shown. The control circuit operates in synchronization with the excitation circuit of the vibration gyro and operates as follows (the phase is free) with the same cycle as the alternating current signal generated from the piezoelectric element type sensor 1.
(A)まず説明の初期状態として第3周辺回路のスイッチ11cと11dがオン、スイッチ11aと11bがオフであり、第1周辺回路と第2周辺回路のすべてのスイッチがオフであるとする。この状態において、第2オペアンプ12は、第3キャパシタ10の記憶電圧に基づく出力電流を積分回路オペアンプ3の反転入力に与えており、積分回路オペアンプ3から入力サイン波を積分したほぼコサイン波の電圧信号が出力される。
(B)上記の状態(A)における1周期中の第1位相にて、第1周辺回路のスイッチ7aと7bを瞬時オンにし、第1位相での積分回路オペアンプ3の出力電圧(第1電圧値とする)を第1キャパシタ6に記憶する。
(C)第1位相と180度位相が異なる第2位相にて、第2周辺回路のスイッチ9aと9bを瞬時オンにし、第2位相での積分回路オペアンプ3の出力電圧(第2電圧値とする)を第2キャパシタ7に記憶する。
(D)つぎに1周期中の第3位相にて、第3周辺回路のスイッチ11cと11dをオフ、スイッチ11aと11bをオンとし、第3キャパシタ10の第2オペアンプ12に対する接続向きを反対にする。同時に、第1周辺回路のスイッチ7cと7d、および、第2周辺回路のスイッチ9cと9dを同一タイミングで瞬時オンにし、第1キャパシタ6からの第1電圧値および第2キャパシタ8からの第2電圧値を読み出して第3キャパシタ10に電荷移転させる。この回路操作は、第1電圧値と第2電圧値が加算されるとともに、当該加算電圧から状態(A)での第3キャパシタ10の記憶電圧を減算し、当該減算結果の電圧を第3キャパシタ10に記憶させることに相当する。
(E)上記の状態(D)の回路操作が終了したあとの状態が説明の初期状態(A)に相当する。以上の動作を圧電素子型センサ1の出力周期に合わせて繰り返し行う。
(A) First, as an initial state of description, it is assumed that the
(B) In the first phase in one cycle in the above state (A), the
(C) In a second phase that is 180 degrees out of phase with the first phase, the
(D) Next, in the third phase in one cycle, the
(E) The state after the circuit operation in the state (D) is completed corresponds to the initial state (A) described. The above operation is repeated according to the output cycle of the piezoelectric element type sensor 1.
===第1実施例の作用効果===
第3キャパシタ10にゼロでない電圧が記憶され、その記憶電圧に基づく補正電流が第2オペアンプ12から積分回路オペアンプ3に与えられ、その状態にて外乱要因による直流電流が相殺され、積分回路オペアンプ3から正負対称性の保たれたコサイン波が安定に出力されているとする。
=== Functional Effects of the First Embodiment ===
A non-zero voltage is stored in the
ドリフト補正回路では、入出力の1周期ごとに「第1キャパシタ6の記憶電圧と第2キャパシタ8の記憶電圧を読み出して加算するとともに、当該加算電圧から第3キャパシタ10の記憶電圧を減算し、当該減算結果の電圧を第3キャパシタ10に記憶させる」動作を繰り返している。
The drift correction circuit reads and adds the storage voltage of the first capacitor 6 and the storage voltage of the
上記の安定状態とは、第3キャパシタ10の記憶電圧更新動作を繰り返していても、その記憶電圧が変化しない状態である。この安定状態における第3キャパシタ10の蓄積電荷量を1とすると、安定状態では、第1キャパシタ6の蓄積電荷量と第2キャパシタ8の蓄積電荷量の和は2に保たれていることを意味する。2−1=1であり、第3キャパシタ10の記憶電圧更新動作を繰り返していても、第3キャパシタ10の蓄積電荷量は1のまま変化しない。
The stable state is a state in which the storage voltage does not change even when the storage voltage update operation of the
そして、第1キャパシタ6の蓄積電荷量と第2キャパシタ8の蓄積電荷量の和が2である状態とは、ほとんどゼロに近い状態であり、積分回路オペアンプ3から出力されるコサイン波信号の正負対称性がきわめて高度に保たれている状態なのである。
The state in which the sum of the accumulated charge amount of the first capacitor 6 and the accumulated charge amount of the
以上説明した安定状態から外乱要因が変化し、積分回路オペアンプ3の出力信号の正負対称性が乱れたとする。すると、第1キャパシタ6の蓄積電荷量と第2キャパシタ8の蓄積電荷量の和がたとえば4となり、第3キャパシタ10の蓄積電荷量が4−1=3となる。
Assume that the disturbance factor has changed from the stable state described above, and the positive / negative symmetry of the output signal of the integrating circuit operational amplifier 3 has been disturbed. Then, the sum of the accumulated charge amount of the first capacitor 6 and the accumulated charge amount of the
これにより補正電流が変化し、出力信号の正負非対称性を逆転させるようにフィードバック制御が作用し、つぎの周期では、第1キャパシタ6の蓄積電荷量と第2キャパシタ8の蓄積電荷量の和がたとえば−2となり、第3キャパシタ10の蓄積電荷量が−2−1=−3となる。
As a result, the correction current changes and feedback control acts so as to reverse the positive / negative asymmetry of the output signal. In the next cycle, the sum of the accumulated charge amount of the first capacitor 6 and the accumulated charge amount of the
これにより補正電流が変化し、出力信号の正負非対称性を再度逆転させるようにフィードバック制御が作用し、つぎの周期では、第1キャパシタ6の蓄積電荷量と第2キャパシタ8の蓄積電荷量の和がたとえば3となり、第3キャパシタ10の蓄積電荷量が3−1=2となる。
As a result, the correction current changes and feedback control acts so as to reverse the positive / negative asymmetry of the output signal again. In the next cycle, the sum of the accumulated charge amount of the first capacitor 6 and the accumulated charge amount of the
以上のように振動現象を何周期か繰り返しながら上記の安定状態に収束する。この発明が想定しているは漏洩電流やオフセットによりごく緩やかに変化するドリフトであり、そのような現実的な条件下では、電源投入から上記安定状態に収束するまでは大きな減衰振動現象が見られるだけで、いちど安定状態に収束してしまえば、きわめて高いループゲインのフィードバック制御の働きで、第1キャパシタ6の蓄積電荷量と第2キャパシタ8の蓄積電荷量の和がほぼ2で、第3キャパシタ10の蓄積電荷量がほぼ1である安定状態が持続する。
As described above, the vibration phenomenon converges to the above-described stable state while repeating several cycles. The present invention envisions drift that changes very slowly due to leakage current and offset, and under such realistic conditions, a large damped oscillation phenomenon is observed from when the power is turned on until it converges to the above stable state. However, once it has converged to the stable state, the sum of the accumulated charge amount of the first capacitor 6 and the accumulated charge amount of the
なお、第2オペアンプ12に接続したノイズ吸収用キャパシタ15は、第3キャパシタ10の接続向きを反転させる際、第2オペアンプ12の入出力が一瞬たりとも開放状態になるのを防ぐための超小容量のキャパシタであり、一瞬開放されることにより生ずるノイズを防止する。また、スイッチ5やスイッチ14は動作開始時にキャパシタを短絡して放電させるためのリセット用であり、動作開始直後の安定化までの時間が長くてもよい場合には省略できる。
Note that the
===第2発明の要旨===
第2発明に係る回路装置は、分説すると、つぎの事項(21)〜(28)により特定されるものである。
(21)積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
(22)交流電流信号は、一定周期の正負対称波形で、1周期内の180度位相の異なる2点の電流絶対値が等しいこと
(23)積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
(24)ドリフト補正回路は、第1〜第3キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第1〜第3周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備えること
(25)制御回路は、交流電流信号の周期の第1位相にて、積分回路の出力電圧を第1キャパシタに記憶させること
(26)制御回路は、第1位相と180度位相が異なる第2位相にて、積分回路の出力電圧を第2キャパシタに記憶させること
(27)制御回路は、交流電流信号の周期の第3位相にて、第1キャパシタの記憶電圧と第2キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧を第3キャパシタに記憶させること
(28)第3キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与えること
=== Gist of the second invention ===
The circuit device according to the second invention is specified by the following items (21) to (28).
(21) A circuit device that includes an integration circuit and a drift correction circuit and converts a small amplitude alternating current signal input from a signal source into a large amplitude voltage signal. (22) The alternating current signal has a constant period. (2) The integrating circuit has an operational amplifier with a signal source connected to the inverting input, and the inverting input and output of the operational amplifier. (24) A drift correction circuit that stores a voltage in each of the first to third capacitors and each capacitor, and outputs a voltage signal obtained by integrating an alternating current signal input from a signal source. A first to a third peripheral circuit for reading a voltage, and a control circuit that controls the operation timing of each peripheral circuit in a unified manner. (25) The control circuit has a first phase of a cycle of an alternating current signal. (26) The control circuit stores the output voltage of the integration circuit in the second capacitor in a second phase that is 180 degrees out of phase with the first phase. (27) The control circuit reads and adds the storage voltage of the first capacitor and the storage voltage of the second capacitor in the third phase of the cycle of the alternating current signal, and stores the addition voltage in the third capacitor. (28) The storage voltage of the third capacitor gives a correction charge to the inverting input of the integrating circuit operational amplifier.
===第2実施例の構成と動作===
図4に第2発明の一実施例の構成を示し、図5にその動作タイミングを示している。圧電素子型センサ1・入力抵抗2・積分回路オペアンプ3・帰還キャパシタ4・リセットスイッチ5の構成は図2の回路と同じであり、他の回路がドリフト補正回路である。
=== Configuration and Operation of Second Embodiment ===
FIG. 4 shows the configuration of one embodiment of the second invention, and FIG. 5 shows the operation timing thereof. The configuration of the piezoelectric element type sensor 1, the input resistor 2, the integrating circuit operational amplifier 3, the feedback capacitor 4, and the reset switch 5 is the same as the circuit of FIG. 2, and the other circuit is a drift correction circuit.
ドリフト補正回路は、第1キャパシタ16および第1周辺回路(スイッチ17a・17b)と、第2キャパシタ18および第2周辺回路(スイッチ19a・19b)と、第3キャパシタ20および第3周辺回路(スイッチ21a・21b)と、抵抗22を含んでいる。抵抗22は、第3キャパシタ20の影響で積分回路オペアンプが不安定になるのを抑制するための制限抵抗であり、本方式の基本回路動作上は不要である。
The drift correction circuit includes a
第1〜第3周辺回路を統一的に制御する制御回路は図示省略している。制御回路は、振動式ジャイロの励振回路と同期して動作し、圧電素子型センサ1から生じる交流電流信号と同じ周期で以下のように動作する(位相は自由である)。 A control circuit for uniformly controlling the first to third peripheral circuits is not shown. The control circuit operates in synchronization with the excitation circuit of the vibration gyro and operates as follows (the phase is free) with the same cycle as the alternating current signal generated from the piezoelectric element type sensor 1.
(A)まず説明の初期状態として、スイッチはすべてオフであり、第1キャパシタ16と第2キャパシタ18および第3キャパシタ20の蓄積電荷はすべてゼロである。
(B)上記の状態(A)における1周期中の第1位相にて、第1周辺回路のスイッチ17aを瞬時オンにし、第1位相での積分回路オペアンプ3の出力電圧(第1電圧値とする)を第1キャパシタ16に記憶する。
(C)第1位相と180度位相が異なる第2位相にて、第2周辺回路のスイッチ19aを瞬時オンにし、第2位相での積分回路オペアンプ3の出力電圧(第2電圧値とする)を第2キャパシタ18に記憶する。
(D)つぎに1周期中の第3位相にて、スイッチ17bと19bを同時に一瞬オンにし、第1キャパシタ16からの第1電圧値および第2キャパシタ18からの第2電圧値を読み出して第3キャパシタ20に電荷分配させる。この回路操作は、第1電圧値と第2電圧値の加算電圧を第3キャパシタ30に記憶させることに相当する。この直後にスイッチ21bをオンにし、第3キャパシタ30に新たに記憶された電圧に基づく補正電荷を積分回路オペアンプ3に与える。
(E)そしてスイッチ21aを一瞬オンとし、第3キャパシタ20の残留電荷を放電させると、説明の初期状態(A)となる。一般にスイッチ21aをオンしなくても第3キャパシタ20の電荷は全て積分回路オペアンプに転送されるため、スイッチ21aは省略することができる。以上の動作を圧電素子型センサ1の出力周期に合わせて繰り返し行う。
(A) First, as an initial state of the description, all the switches are off, and the accumulated charges of the
(B) The
(C) In the second phase that is 180 degrees out of phase with the first phase, the
(D) Next, at the third phase in one cycle, the
(E) Then, when the
===第2実施例の作用効果===
第1実施例(図2)と比較すると、第2実施例の回路では、第3キャパシタ20に記憶した電荷が各周期ごとに放電され、つぎの周期のフィードバック制御には反映しない点が相違する。第1キャパシタ16に記憶された第1電圧と第2キャパシタ18に記憶された第2電圧の和に基づいて、つぎの周期の開始時点でフィードバック制御が行われる。これにより第1実施例よりは精度・連続性が劣るが、ほぼ同等の制御作用を実現する簡易式の回路装置となり、用途によっては第2実施例の構成で十分である。
=== Functional Effects of Second Embodiment ===
Compared with the first embodiment (FIG. 2), the circuit of the second embodiment is different in that the charge stored in the
===第3発明の要旨===
第3発明に係る回路装置は、分説すると、つぎの事項(31)〜(38)により特定されるものである。
(31)積分回路と、ドリフト補正回路を備え、信号源から入力される微小な振幅の交流電流信号を大きな振幅の電圧信号に変換する回路装置であること
(32)交流電流信号は、一定周期の正負対称波形で、1周期内の180度位相の異なる2点の電流絶対値が等しいこと
(33)積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力すること
(34)ドリフト補正回路は、第1〜第3キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第1〜第3周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備えること
(35)制御回路は、交流電流信号の半周期ごとに、積分回路の出力電圧を第1キャパシタに記憶させること
(36)制御回路は、交流電流信号の半周期ごとに、第1キャパシタの記憶電圧を読み出して第2キャパシタの記憶電圧に加算して第2キャパシタに記憶させること
(37)制御回路は、交流電流の半周期ごとに、第2キャパシタの記憶電圧を読み出して第3キャパシタに記憶させること
(38)第3キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与えること
=== Gist of the third invention ===
The circuit device according to the third aspect of the invention is specified by the following items (31) to (38).
(31) A circuit device that includes an integration circuit and a drift correction circuit and converts a small amplitude alternating current signal input from a signal source into a large amplitude voltage signal. (32) The alternating current signal has a constant period. The absolute current values of two points that are 180 degrees out of phase within one cycle are equal to each other (33) The integrating circuit has an operational amplifier with a signal source connected to the inverting input, and the inverting input and output of the operational amplifier. (34) A drift correction circuit that stores a voltage in each of the first to third capacitors and each capacitor, and outputs a voltage signal obtained by integrating an alternating current signal input from a signal source. The first to third peripheral circuits for reading the voltage, and a control circuit that controls the operation timing of each peripheral circuit in a unified manner (35) The control circuit is provided for each half cycle of the alternating current signal. (36) The control circuit reads the storage voltage of the first capacitor and adds it to the storage voltage of the second capacitor for each half cycle of the alternating current signal, and stores the output voltage of the integration circuit in the first capacitor. (37) The control circuit reads the storage voltage of the second capacitor and stores it in the third capacitor every half cycle of the alternating current. (38) The storage voltage of the third capacitor is the integration circuit operational amplifier. Applying a correction charge to the inverting input of
===第3実施例の構成と動作===
図6に第3発明の一実施例の構成を示し、図7にその動作タイミングを示している。圧電素子型センサ1・入力抵抗2・積分回路オペアンプ3・帰還キャパシタ4・リセットスイッチ5の構成は図2の回路と同じであり、他の回路がドリフト補正回路である。
=== Configuration and Operation of Third Embodiment ===
FIG. 6 shows the configuration of one embodiment of the third invention, and FIG. 7 shows the operation timing thereof. The configuration of the piezoelectric element type sensor 1, the input resistor 2, the integrating circuit operational amplifier 3, the feedback capacitor 4, and the reset switch 5 is the same as the circuit of FIG. 2, and the other circuit is a drift correction circuit.
ドリフト補正回路は、第1キャパシタ23および第1周辺回路(スイッチ24a〜24d)と、第2キャパシタ25および第2周辺回路(第2オペアンプ26・スイッチ27)と、第3キャパシタ28および第3周辺回路(スイッチ29a・29b)と、抵抗30を含んでいる。抵抗30は、第3キャパシタ28の影響で積分回路オペアンプが不安定になるのを抑制するための制限抵抗であり、本方式の基本回路動作には必要ない。
The drift correction circuit includes a
第1〜第3周辺回路を統一的に制御する制御回路は図示省略している。制御回路は、振動式ジャイロの励振回路と同期して動作し、圧電素子型センサ1から生じる交流電流信号と同じ周期で以下のように動作する(位相は自由である)。 A control circuit for uniformly controlling the first to third peripheral circuits is not shown. The control circuit operates in synchronization with the excitation circuit of the vibration gyro and operates as follows (the phase is free) with the same cycle as the alternating current signal generated from the piezoelectric element type sensor 1.
(A)まず説明の初期状態として、すべてのスイッチはオフとなっている。
(B)上記の状態(A)において、交流電流信号の1周期中の第1位相にて、第1周辺回路のスイッチ24a・24bおよび第2周辺回路のスイッチ27を瞬時オンにし、第1位相での積分回路オペアンプ3の出力電圧(第1電圧値とする)を第1キャパシタ23に記憶するとともに、第2キャパシタ25をリセットする。
(C)第1位相の直後の第2位相にて、第1周辺回路のスイッチ24c・24dを瞬時オンにし、第1電圧値を第2キャパシタ25に電荷転送する。
(D)そして第1位相から180度たった第3位相にて、第1位相と同様にスイッチ24a・24bを瞬時オンにし、第1位相から180度遅れた第5位相での積分回路オペアンプ3の出力電圧(第2電圧値とする)を第1キャパシタ23に記憶させる。
(E)第3位相の直後の第4位相にて、第1周辺回路のスイッチ24c・24dを瞬時オンにし、第2電圧値を第2キャパシタ25の記憶電圧値に加算する。
(F)第4位相の直後に第5位相にて、第3周辺回路のスイッチ29aを瞬時オンにし、第2キャパシタの記憶電圧を第3キャパシタ28に記憶させる。
(A) First, as an initial state of description, all the switches are turned off.
(B) In the above state (A), the
(C) In the second phase immediately after the first phase, the
(D) Then, in the
(E) In the fourth phase immediately after the third phase, the
(F) Immediately after the fourth phase, in the fifth phase, the
(G)第5位相の直後の第6位相にて、第3周辺回路のスイッチ29bを瞬時オンにし、積分回路オペアンプの反転入力に補正電荷を与える。
(F)第6位相の直後で第3位相から180度たった時点で再び第1位相となる。以上の動作を圧電素子型センサ1の出力周期に合わせて繰り返し行う。
(G) In the sixth phase immediately after the fifth phase, the
(F) Immediately after the sixth phase, the first phase is reached again when 180 degrees from the third phase. The above operation is repeated according to the output cycle of the piezoelectric element type sensor 1.
===第3実施例の作用効果===
第2実施例(図4)と比較すると、第3実施例の回路では、入力の交流電流信号の半周期ごとに積分回路の出力電圧を第1キャパシタに記憶させた後に第2キャパシタに転送する方法で、2回分の記憶電圧を第2キャパシタにて逐次加算するというサンプリング方式が相違する。フィードバック制御の性能的には第2実施例と同等である。
=== Functional Effects of Third Embodiment ===
Compared with the second embodiment (FIG. 4), in the circuit of the third embodiment, the output voltage of the integrating circuit is stored in the first capacitor every half cycle of the input alternating current signal and then transferred to the second capacitor. This method is different from the sampling method in which the storage voltage for two times is sequentially added by the second capacitor. The feedback control performance is equivalent to that of the second embodiment.
6 第1キャパシタ
8 第2キャパシタ
10 第3キャパシタ
16 第1キャパシタ
18 第2キャパシタ
20 第3キャパシタ
23 第1キャパシタ
25 第2キャパシタ
28 第3キャパシタ
6
Claims (7)
交流電流信号は、一定周期の正負対称波形で、1周期内の180度位相の異なる2点の電流絶対値が等しく、
積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力し、
ドリフト補正回路は、第1〜第3キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第1〜第3周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備え、
制御回路は、交流電流信号の周期の第1位相にて、積分回路の出力電圧を第1キャパシタに記憶させ、
制御回路は、第1位相と180度位相が異なる第2位相にて、積分回路の出力電圧を第2キャパシタに記憶させ、
制御回路は、交流電流信号の周期の第3位相にて、第1キャパシタの記憶電圧と第2キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧から第3キャパシタの記憶電圧を減算し、当該減算結果の電圧を第3キャパシタに記憶させ、
第3キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電流を与える
回路装置。 The circuit device includes an integration circuit and a drift correction circuit, and converts a minute amplitude alternating current signal input from a signal source into a voltage signal having a large amplitude,
The alternating current signal has a positive and negative symmetrical waveform with a constant period, and the current absolute values at two points different in phase by 180 degrees within one period are equal.
The integrating circuit includes an operational amplifier whose signal source is connected to the inverting input, a feedback capacitor that connects the inverting input and the output of the operational amplifier, and outputs a voltage signal obtained by integrating the alternating current signal input from the signal source,
The drift correction circuit includes first to third capacitors, first to third peripheral circuits for storing a voltage in each capacitor and reading the stored voltage, and a control circuit that controls the operation timing of each peripheral circuit in a unified manner And
The control circuit stores the output voltage of the integration circuit in the first capacitor in the first phase of the cycle of the alternating current signal,
The control circuit stores the output voltage of the integration circuit in the second capacitor in the second phase different from the first phase by 180 degrees.
The control circuit reads and adds the storage voltage of the first capacitor and the storage voltage of the second capacitor in the third phase of the period of the alternating current signal, and subtracts the storage voltage of the third capacitor from the added voltage, The voltage of the subtraction result is stored in the third capacitor,
The memory voltage of the third capacitor provides a correction current to the inverting input of the integrating circuit operational amplifier.
第2オペアンプは、第3キャパシタの記憶電圧に基づく出力電流を積分回路オペアンプの反転入力に与える
請求項1記載の回路装置。 The third peripheral circuit includes a second operational amplifier, and a third capacitor can be reversibly connected between the inverting input and the output of the second operational amplifier under the control of the control circuit,
The circuit device according to claim 1, wherein the second operational amplifier provides an output current based on a storage voltage of the third capacitor to an inverting input of the integrating circuit operational amplifier.
請求項2に記載の回路装置。 The circuit device according to claim 2, wherein an output of the second operational amplifier is connected to an inverting input of the integrating circuit operational amplifier via a resistance voltage dividing circuit.
請求項2または3に記載の回路装置。 The circuit device according to claim 2, wherein the second operational amplifier has a noise absorbing capacitor connected between the inverting input and the output.
交流電流信号は、一定周期の正負対称波形で、1周期内の180度位相の異なる2点の電流絶対値が等しく、
積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力し、
ドリフト補正回路は、第1〜第3キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第1〜第3周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備え、
制御回路は、交流電流信号の周期の第1位相にて、積分回路の出力電圧を第1キャパシタに記憶させ、
制御回路は、第1位相と180度位相が異なる第2位相にて、積分回路の出力電圧を第2キャパシタに記憶させ、
制御回路は、交流電流信号の周期の第3位相にて、第1キャパシタの記憶電圧と第2キャパシタの記憶電圧を読み出して加算するとともに、当該加算電圧を第3キャパシタに記憶させ、
第3キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与える
回路装置。 The circuit device includes an integration circuit and a drift correction circuit, and converts a minute amplitude alternating current signal input from a signal source into a voltage signal having a large amplitude,
The alternating current signal has a positive and negative symmetrical waveform with a constant period, and the current absolute values at two points different in phase by 180 degrees within one period are equal.
The integrating circuit includes an operational amplifier whose signal source is connected to the inverting input, a feedback capacitor that connects the inverting input and the output of the operational amplifier, and outputs a voltage signal obtained by integrating the alternating current signal input from the signal source,
The drift correction circuit includes first to third capacitors, first to third peripheral circuits for storing a voltage in each capacitor and reading the stored voltage, and a control circuit that controls the operation timing of each peripheral circuit in a unified manner And
The control circuit stores the output voltage of the integration circuit in the first capacitor in the first phase of the cycle of the alternating current signal,
The control circuit stores the output voltage of the integration circuit in the second capacitor in the second phase different from the first phase by 180 degrees.
The control circuit reads and adds the storage voltage of the first capacitor and the storage voltage of the second capacitor in the third phase of the cycle of the alternating current signal, and stores the addition voltage in the third capacitor,
The memory voltage of the third capacitor gives a correction charge to the inverting input of the integrating circuit operational amplifier.
交流電流信号は、一定周期の正負対称波形で、1周期内の180度位相の異なる2点の電流絶対値が等しく、
積分回路は、反転入力に信号源が接続されるオペアンプと、オペアンプの反転入力と出力を接続する帰還キャパシタを備え、信号源から入力される交流電流信号を積分した電圧信号を出力し、
ドリフト補正回路は、第1〜第3キャパシタと、各キャパシタに電圧を記憶させるとともに記憶電圧を読み出すための第1〜第3周辺回路と、各周辺回路の動作タイミングを統一して制御する制御回路とを備え、
制御回路は、交流電流信号の半周期ごとに、積分回路の出力電圧を第1キャパシタに記憶させ、
制御回路は、交流電流信号の半周期ごとに、第1キャパシタの記憶電圧を読み出して第2キャパシタの記憶電圧に加算して第2キャパシタに記憶させ、
制御回路は、交流電流の半周期ごとに、第2キャパシタの記憶電圧を読み出して第3キャパシタに記憶させ、
第3キャパシタの記憶電圧は、積分回路オペアンプの反転入力に補正電荷を与える
回路装置。 The circuit device includes an integration circuit and a drift correction circuit, and converts a minute amplitude alternating current signal input from a signal source into a voltage signal having a large amplitude,
The alternating current signal has a positive and negative symmetrical waveform with a constant period, and the current absolute values at two points different in phase by 180 degrees within one period are equal.
The integrating circuit includes an operational amplifier whose signal source is connected to the inverting input, a feedback capacitor that connects the inverting input and the output of the operational amplifier, and outputs a voltage signal obtained by integrating the alternating current signal input from the signal source,
The drift correction circuit includes first to third capacitors, first to third peripheral circuits for storing a voltage in each capacitor and reading the stored voltage, and a control circuit that controls the operation timing of each peripheral circuit in a unified manner And
The control circuit stores the output voltage of the integrating circuit in the first capacitor every half cycle of the alternating current signal,
The control circuit reads the storage voltage of the first capacitor every half cycle of the alternating current signal, adds it to the storage voltage of the second capacitor, and stores it in the second capacitor.
The control circuit reads the storage voltage of the second capacitor and stores it in the third capacitor every half cycle of the alternating current,
The memory voltage of the third capacitor gives a correction charge to the inverting input of the integrating circuit operational amplifier.
第3周辺回路は、第2キャパシタの記憶電圧に基づく第2オペアンプの出力により第3キャパシタに電圧を記憶させる
請求項6に記載の回路装置。 The second peripheral circuit includes a second operational amplifier in which a second capacitor is connected between the inverting input and the output, and integrates voltages sequentially read from the first capacitor by the second capacitor.
The circuit device according to claim 6, wherein the third peripheral circuit stores the voltage in the third capacitor by the output of the second operational amplifier based on the storage voltage of the second capacitor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213980A JP2009049711A (en) | 2007-08-20 | 2007-08-20 | Circuit device for converting minute-amplitude alternating current signal to large-amplitude voltage signal |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007213980A JP2009049711A (en) | 2007-08-20 | 2007-08-20 | Circuit device for converting minute-amplitude alternating current signal to large-amplitude voltage signal |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009049711A true JP2009049711A (en) | 2009-03-05 |
Family
ID=40501489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007213980A Pending JP2009049711A (en) | 2007-08-20 | 2007-08-20 | Circuit device for converting minute-amplitude alternating current signal to large-amplitude voltage signal |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009049711A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020102774A (en) * | 2018-12-21 | 2020-07-02 | 株式会社豊田中央研究所 | Charge amplifier circuit |
-
2007
- 2007-08-20 JP JP2007213980A patent/JP2009049711A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020102774A (en) * | 2018-12-21 | 2020-07-02 | 株式会社豊田中央研究所 | Charge amplifier circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6327353B2 (en) | Drive circuit for MEMS resonator | |
KR102045784B1 (en) | Noise reduction method with chopping for a merged mems accelerometer sensor | |
WO2010092629A1 (en) | Physical quantity sensor system, and physical quantity sensor device | |
Ezekwe et al. | A Mode-Matching $\Sigma\Delta $ Closed-Loop Vibratory Gyroscope Readout Interface With a 0.004$^{\circ} $/s/$\surd {\hbox {Hz}} $ Noise Floor Over a 50 Hz Band | |
JP2010169532A (en) | Drive circuit and physical quantity sensor apparatus | |
US11181373B2 (en) | Vibration type gyroscope | |
JP5733277B2 (en) | Capacitive sensor detection circuit | |
US11105632B2 (en) | Method and device for demodulating gyroscope signals | |
US10060951B2 (en) | Amplification circuit and current sensor having the same | |
JP2014020827A (en) | Detection circuit of capacitance type sensor | |
US20060175540A1 (en) | Capacitance type physical quantity sensor | |
US10055975B2 (en) | Circuit device, physical quantity detection device, electronic apparatus, and moving object | |
JP2001356017A (en) | Drive detecting device for vibrator | |
EP2211458B1 (en) | Charge amplifier with DC feedback sampling | |
US20150234017A1 (en) | Magnetic field detecting device | |
JP2006292469A (en) | Capacitance-type physical quantity sensor | |
JP2009049711A (en) | Circuit device for converting minute-amplitude alternating current signal to large-amplitude voltage signal | |
US9252707B2 (en) | MEMS mass bias to track changes in bias conditions and reduce effects of flicker noise | |
Omar et al. | Analyzing the impact of phase errors in quadrature cancellation techniques for MEMS capacitive gyroscopes | |
US11079228B2 (en) | Detector with catch and release mechanism | |
JP2009168588A (en) | Detection circuit, physical quantity measuring device, gyro sensor, and electronic device | |
KR20150106845A (en) | CIRCUIT ARRANGEMENT, ANALOG/DIGITAL CONVERTER, GRADIENT AMPLIFIER AND METHOD FOR SUPPRESSING OFFSET, OFFSET DRIFT AND 1/f NOISE DURING ANALOG/DIGITAL CONVERSION | |
JP2008187272A (en) | Waveform generating circuit | |
RU2255341C1 (en) | Device for measuring accelerations | |
JP2007333422A (en) | Capacitive physical quantity sensor |