JP2009042485A - Display device - Google Patents

Display device Download PDF

Info

Publication number
JP2009042485A
JP2009042485A JP2007207250A JP2007207250A JP2009042485A JP 2009042485 A JP2009042485 A JP 2009042485A JP 2007207250 A JP2007207250 A JP 2007207250A JP 2007207250 A JP2007207250 A JP 2007207250A JP 2009042485 A JP2009042485 A JP 2009042485A
Authority
JP
Japan
Prior art keywords
tft
current
display device
gate voltage
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007207250A
Other languages
Japanese (ja)
Inventor
Shigeo Ikedo
重雄 池戸
Kenichi Kimura
謙一 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007207250A priority Critical patent/JP2009042485A/en
Publication of JP2009042485A publication Critical patent/JP2009042485A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of suppressing variance in the operation of TFTs even when characteristics of TFTs vary by each panel manufactured or characteristics of TFTs on the same panel simultaneously vary depending on an environment. <P>SOLUTION: An active matrix type display device having TFTs as selection elements of pixels is equipped with: a detecting means for detecting an ON-current (Ion) in a preliminarily determined gate voltage (Vgh1) of a TFT; and a gate voltage control means for controlling a gate voltage (Vgh) to be applied to the TFT upon turning TFT into an on-state so as to render the ON-current of the TFT into a preliminarily determined level (I1) based on the detection result (I2) of the ON-current (Ion) by the detecting means. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、TFTの特性ばらつきに関するものである。   The present invention relates to variations in TFT characteristics.

図7に、アクティブマトリクス型の液晶表示装置に作りこまれる一般的な絵素の構成を示す。   FIG. 7 shows a structure of a general picture element built in an active matrix type liquid crystal display device.

絵素PIXは、ゲートバスラインGLとソースバスラインSLとの各交差部に対応して設けられている。絵素PIXはTFT11と液晶容量CLと補助容量Csとを備えている。TFT11のゲート11gはゲートバスラインGLに、TFT11のソース11sはソースバスラインSLに、TFT11のドレイン11dは絵素電極12に、それぞれ接続されている。絵素電極12と対向電極COMとの間に液晶層が配置されており、液晶容量CLは絵素電極12と対向電極COMとの間で形成されている。補助容量Csは絵素電極12と補助容量バスラインCSLとの間で形成されている。液晶容量CLと補助容量Csとは絵素容量Cpを構成している。   The picture element PIX is provided corresponding to each intersection of the gate bus line GL and the source bus line SL. The picture element PIX includes a TFT 11, a liquid crystal capacitor CL, and an auxiliary capacitor Cs. The gate 11g of the TFT 11 is connected to the gate bus line GL, the source 11s of the TFT 11 is connected to the source bus line SL, and the drain 11d of the TFT 11 is connected to the pixel electrode 12. A liquid crystal layer is disposed between the picture element electrode 12 and the counter electrode COM, and a liquid crystal capacitor CL is formed between the picture element electrode 12 and the counter electrode COM. The auxiliary capacitor Cs is formed between the pixel electrode 12 and the auxiliary capacitor bus line CSL. The liquid crystal capacitor CL and the auxiliary capacitor Cs constitute a picture element capacitor Cp.

TFT11は絵素PIXの選択素子であり、絵素PIXの選択期間にゲートバスラインGLにハイのゲート電圧Vghが出力されるとオン状態となる。TFT11がオン状態の間に、ソースバスラインSLを介して絵素PIXにデータ信号が書き込まれ、絵素電極12がデータ信号に応じた電圧となって液晶容量CLおよび補助容量Csが充電される。絵素PIXの非選択期間にはゲートバスラインGLにローのゲート電圧Vglが出力され、これによってTFT11はオフ状態となり、絵素PIXはデータ信号が書き込まれた状態を保持する。   The TFT 11 is a selection element of the picture element PIX, and is turned on when a high gate voltage Vgh is output to the gate bus line GL during the selection period of the picture element PIX. While the TFT 11 is on, a data signal is written to the picture element PIX via the source bus line SL, and the picture element electrode 12 becomes a voltage corresponding to the data signal, and the liquid crystal capacitor CL and the auxiliary capacitor Cs are charged. . During the non-selection period of the picture element PIX, the low gate voltage Vgl is output to the gate bus line GL, whereby the TFT 11 is turned off, and the picture element PIX maintains the state where the data signal is written.

次に、図8に、上記絵素PIXに用いられるTFT11の電流−電圧特性を示す。このような電流−電圧特性については例えば特許文献1に記載されている。ここではTFT11の極性はn型を想定している。縦軸はTFT11のドレイン電流Idの大きさを意味するオン電流Ionを表し、logスケールで示されている。横軸はゲート電圧Vgを表している。曲線a(実線)のように、通常はゲート11gにドレイン電流Idが無視できるくらいに小さい値となるゲート電圧Vgが印加されており、この状態がTFT11gのオフ状態とされる。オフ状態からゲート電圧Vgを正の向きに増加させるとTFT11がオン状態となってオン電流Ionが流れ始め、ゲート電圧Vgの増加とともにオン電流Ionが急激に増加する。ゲート電圧Vgがある程度大きくなるとオン電流Ionの増加は緩やかになり、徐々に飽和していく。一方、オフ状態からゲート電圧Vgを負の向きに増加させても、あるゲート電圧Vgからオン電流Ionが流れ始めて増加する。このように、TFT11gをオフ状態とするためには、オン電流Ionがほぼゼロとなるある限られた範囲Ra内のゲート電圧Vgをゲートに印加する必要がある。従って、ローのゲート電圧Vglはこの範囲Ra内に設定される。
特開2001−51292号公報(2001年2月23日公開) 特開2006−106187号公報(2006年4月20日公開) 特開2001−13930号公報(2001年1月19日公開) 特開平10−333178号公報(1998年12月18日公開)
Next, FIG. 8 shows current-voltage characteristics of the TFT 11 used in the picture element PIX. Such a current-voltage characteristic is described in Patent Document 1, for example. Here, the polarity of the TFT 11 is assumed to be n-type. The vertical axis represents the on-current Ion, which means the magnitude of the drain current Id of the TFT 11, and is shown on a log scale. The horizontal axis represents the gate voltage Vg. As indicated by the curve a (solid line), the gate voltage Vg is applied to the gate 11g so that the drain current Id is negligibly small. This state turns off the TFT 11g. When the gate voltage Vg is increased in the positive direction from the off state, the TFT 11 is turned on and the on current Ion starts to flow, and the on current Ion increases rapidly as the gate voltage Vg increases. When the gate voltage Vg increases to some extent, the increase in the on-current Ion becomes moderate and gradually becomes saturated. On the other hand, even if the gate voltage Vg is increased in the negative direction from the OFF state, the ON current Ion starts to flow from a certain gate voltage Vg and increases. Thus, in order to turn off the TFT 11g, it is necessary to apply to the gate a gate voltage Vg within a limited range Ra in which the on-current Ion is substantially zero. Therefore, the low gate voltage Vgl is set within this range Ra.
JP 2001-51292 A (published February 23, 2001) JP 2006-106187 A (published April 20, 2006) Japanese Patent Laid-Open No. 2001-13930 (published on January 19, 2001) Japanese Patent Laid-Open No. 10-333178 (published on December 18, 1998)

しかしながら、製造するパネルごとにTFT11の特性がばらついたり、同一パネルでもTFT11の特性が環境により一斉に変化したりするために、図8に曲線b(破線)で示すように、TFT11の電流−電圧特性が曲線aとは異なるものとなることがある。この例では曲線bが曲線aよりも左側にずれている。   However, since the characteristics of the TFT 11 vary from panel to panel or the characteristics of the TFT 11 change all at once in the same panel depending on the environment, the current-voltage of the TFT 11 as shown by a curve b (broken line) in FIG. The characteristic may be different from the curve a. In this example, the curve b is shifted to the left from the curve a.

ハイのゲート電圧Vghは曲線aに対応して設定されているので、特性が曲線bで表されるときには、ゲート電圧Vghにおいてオン電流IonがIaからIbに増加してしまう。この結果、そのときのTFT11の電流−電圧特性によって、絵素PIXの選択期間における液晶容量CLおよび補助容量Csへの充電量が異なってしまい、輝度のばらつきやガンマ特性のばらつきを生じる虞がある。   Since the high gate voltage Vgh is set corresponding to the curve a, when the characteristic is represented by the curve b, the on-current Ion increases from Ia to Ib at the gate voltage Vgh. As a result, depending on the current-voltage characteristics of the TFT 11 at that time, the amount of charge to the liquid crystal capacitor CL and the auxiliary capacitor Cs during the selection period of the picture element PIX differs, which may cause variations in luminance and gamma characteristics. .

また、オン電流Ionがゼロとなる範囲も左側のRbにずれている。従って、ローのゲート電圧Vglが曲線aに対応して設定されていると、特性が曲線bで表されるときには、ゲート電圧VglにおいてIcで表されるオン電流Ionが流れてしまう。この結果、TFT11の十分なオフ特性が得られなくなる場合が生じる。   The range where the on-current Ion is zero is also shifted to the left side Rb. Therefore, when the low gate voltage Vgl is set corresponding to the curve a, when the characteristic is represented by the curve b, the on-current Ion represented by Ic flows in the gate voltage Vgl. As a result, there are cases where sufficient off characteristics of the TFT 11 cannot be obtained.

このように、従来の液晶表示装置には、製造するパネルごとにTFTの特性がばらついたり、同一パネルでTFTの特性が環境により一斉に変化したりすることにより、TFTの動作がばらつきやすいという問題があった。   As described above, the conventional liquid crystal display device has a problem in that the TFT operation is likely to vary due to variations in TFT characteristics for each panel to be manufactured, or TFT characteristics in the same panel that change simultaneously depending on the environment. was there.

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、製造するパネルごとにTFTの特性がばらついたり、同一パネルでTFTの特性が環境により一斉に変化したりしても、TFTの動作をばらつきにくくすることのできる表示装置を実現することにある。   The present invention has been made in view of the above-described problems, and the purpose of the present invention is that even if the characteristics of TFTs vary among panels to be manufactured, or the characteristics of TFTs on the same panel change all at once due to the environment. An object of the present invention is to realize a display device capable of making the operation of TFTs less likely to vary.

本発明の表示装置は、上記課題を解決するために、絵素の選択素子としてTFTを備えるアクティブマトリクス型の表示装置において、前記TFTの予め定めたゲート電圧におけるオン電流を検出する検出手段と、前記検出手段による前記オン電流の検出結果に基づいて、前記TFTをオン状態とするときに前記TFTに印加するゲート電圧を、前記TFTのオン電流が予め定めた大きさとなるように制御するゲート電圧制御手段とを備えていることを特徴としている。   In order to solve the above-described problem, the display device of the present invention is an active matrix display device including a TFT as a pixel selection element. In the active matrix display device, a detection unit that detects an on-current at a predetermined gate voltage of the TFT; Based on the detection result of the on-current by the detecting means, the gate voltage applied to the TFT when the TFT is turned on is controlled so that the on-current of the TFT becomes a predetermined magnitude. And a control means.

上記の発明によれば、検出手段が、絵素の選択素子に用いられるTFTのオン電流を、予め定めたゲート電圧において検出する。そして、ゲート電圧制御手段が、上記オン電流の検出結果に基づいて、TFTをオン状態とするときにTFTに印加するゲート電圧を、TFTのオン電流が予め定めた大きさとなるように制御する。従って、TFTの電流−電圧特性にばらつきや変化したとしても、常にオン電流が同一になるように、TFTをオン状態とするときにTFTに印加するゲート電圧が設定される。   According to the above invention, the detecting means detects the on-current of the TFT used for the selection element of the picture element at a predetermined gate voltage. Then, the gate voltage control means controls the gate voltage applied to the TFT when the TFT is turned on based on the detection result of the on current so that the on current of the TFT becomes a predetermined magnitude. Therefore, even when the current-voltage characteristics of the TFT vary or change, the gate voltage applied to the TFT when the TFT is turned on is set so that the on-current is always the same.

この結果、製造するパネルごとにTFTの特性がばらついたり、同一パネルでTFTの特性が環境により一斉に変化したりしても、TFTの動作をばらつきにくくすることのできる表示装置を実現することができるという効果を奏する。   As a result, it is possible to realize a display device that can make TFT operations difficult to vary even if the TFT characteristics vary from panel to panel or even if the TFT characteristics change all at once in the same panel due to the environment. There is an effect that can be done.

本発明の表示装置は、上記課題を解決するために、前記TFTをオフ状態とするときに前記TFTに印加するゲート電圧を、前記ゲート電圧制御手段によって制御された前記ゲート電圧から所定電圧分だけ差し引いた電圧として生成することを特徴としている。   In order to solve the above problems, the display device according to the present invention is configured so that a gate voltage applied to the TFT when the TFT is turned off is a predetermined voltage from the gate voltage controlled by the gate voltage control means. It is generated as a subtracted voltage.

TFTの電流−電圧特性のばらつきや変化は、特性曲線が互いに平行移動した関係にあるため、ゲート電圧制御手段によってTFTをオン状態とするゲート電圧のみを制御しておき、そのゲート電圧に基づいてTFTをオフ状態とするときのゲート電圧を生成するようにすれば、TFTをオフ状態とするときのゲート電圧はそのTFTに適した電圧となる。   Variations and changes in the current-voltage characteristics of TFTs have a relationship in which the characteristic curves move in parallel with each other. Therefore, only the gate voltage for turning on the TFT is controlled by the gate voltage control means, and based on the gate voltage. If the gate voltage when the TFT is turned off is generated, the gate voltage when the TFT is turned off becomes a voltage suitable for the TFT.

上記の発明によれば、TFTをオフ状態とするときのゲート電圧を、ゲート電圧制御手段によって制御されたゲート電圧から所定電圧分だけ差し引いた電圧として生成する。所定電圧を差し引く回路は容易に構成することができので、TFTをオフ状態とするときのゲート電圧を容易に生成することができるという効果を奏する。   According to the above invention, the gate voltage when the TFT is turned off is generated as a voltage obtained by subtracting a predetermined voltage from the gate voltage controlled by the gate voltage control means. Since the circuit for subtracting the predetermined voltage can be easily configured, the gate voltage when the TFT is turned off can be easily generated.

本発明の表示装置は、上記課題を解決するために、前記検出手段は、前記TFTとは別に設けられたダミーTFTのオン電流を測定し、前記TFTのオン電流を、測定した前記ダミーTFTのオン電流に対応付けることにより検出することを特徴としている。   In the display device of the present invention, in order to solve the above problem, the detection unit measures an on-current of a dummy TFT provided separately from the TFT, and measures the on-current of the TFT. It is characterized by detecting by associating with an on-current.

上記の発明によれば、絵素の選択素子としてのTFTとは別にダミーTFTが設けられており、検出手段はダミーTFTのオン電流を測定し、TFTのオン電流を、測定したダミーTFTのオン電流に対応付けることにより検出する。従って、実際に表示に用いられるTFTに干渉することなく、オン電流を検出する手段を構成することができるという効果を奏する。   According to the above invention, the dummy TFT is provided separately from the TFT as the pixel selection element, and the detecting means measures the on-current of the dummy TFT, and the on-current of the measured TFT is turned on. Detection is performed by associating with current. Therefore, there is an effect that means for detecting the on-current can be configured without interfering with the TFT actually used for display.

本発明の表示装置は、上記課題を解決するために、前記ダミーTFTは、前記TFTと同じ構造であることを特徴としている。   In order to solve the above problems, the display device of the present invention is characterized in that the dummy TFT has the same structure as the TFT.

上記の発明によれば、ダミーTFTは絵素の選択素子としてのTFTと同じ構造であるので、ダミーTFTのオン電流の検出結果をそのまま選択素子としてのTFTのオン電流の検出結果とすることができるという効果を奏する。   According to the above invention, since the dummy TFT has the same structure as the TFT as the pixel selection element, the detection result of the on current of the dummy TFT can be directly used as the detection result of the TFT as the selection element. There is an effect that can be done.

本発明の表示装置は、上記課題を解決するために、前記ダミーTFTは、表示に用いられる絵素が形成された領域の外側に設けられた遮光領域に設けられていることを特徴としている。   In order to solve the above problem, the display device of the present invention is characterized in that the dummy TFT is provided in a light shielding region provided outside a region where a picture element used for display is formed.

上記の発明によれば、ダミーTFTは、表示に用いられる絵素が形成された領域の外側に設けられた遮光領域に設けられているので、ダミーTFTの領域が表示に用いられる領域を阻害することがないという効果を奏する。また、光照射によるダミーTFTの特性変動をもたらすことなくオン電流を検出することができるという効果を奏する。   According to the above invention, since the dummy TFT is provided in the light-shielding area provided outside the area where the picture element used for display is formed, the area of the dummy TFT obstructs the area used for display. There is an effect that there is nothing. In addition, there is an effect that the on-current can be detected without causing a variation in characteristics of the dummy TFT due to light irradiation.

本発明の表示装置は、上記課題を解決するために、前記ダミーTFTのゲートには、前記ダミーTFTをオン状態とする一定の電圧が印加されることを特徴としている。   In order to solve the above problems, the display device of the present invention is characterized in that a constant voltage for turning on the dummy TFT is applied to the gate of the dummy TFT.

上記の発明によれば、ダミーTFTのゲートに、ダミーTFTをオン状態とする一定の電圧が印加されるので、検出手段は常にオン電流の検出結果を出力することができ、ゲート電圧制御手段が逐一、ゲート電圧を適正値に制御することができるという効果を奏する。   According to the above invention, since the constant voltage for turning on the dummy TFT is applied to the gate of the dummy TFT, the detection means can always output the detection result of the on-current, and the gate voltage control means The gate voltage can be controlled to an appropriate value one by one.

本発明の表示装置は、上記課題を解決するために、前記検出手段は、検出した前記TFTのオン電流を一旦電圧に変換してから、前記オン電流の検出結果を生成して前記ゲート電圧制御手段へ出力することを特徴としている。   In the display device of the present invention, in order to solve the above-described problem, the detection unit temporarily converts the detected on-current of the TFT into a voltage, and then generates a detection result of the on-current to control the gate voltage. Output to the means.

上記の発明によれば、検出手段は、検出した前記TFTのオン電流を一旦電圧に変換してからオン電流の検出結果を生成して前記ゲート電圧制御手段へ出力するので、オン電流の検出結果をゲート電圧制御手段に伝達しやすくすることができるという効果を奏する。   According to the above invention, the detection means converts the detected on-current of the TFT into a voltage, then generates a detection result of the on-current and outputs it to the gate voltage control means. Can be easily transmitted to the gate voltage control means.

本発明の表示装置は、上記課題を解決するために、前記ゲート電圧制御手段は、前記TFTをオン状態とするときに前記TFTに印加するゲート電圧を生成して出力するチャージポンプ回路を備えており、前記検出手段による前記オン電流の検出結果に基づいて前記チャージポンプ回路の出力電圧を制御することにより、前記TFTをオン状態とするときに前記TFTに印加する前記ゲート電圧を制御することを特徴としている。   In order to solve the above problems, the display device of the present invention includes a charge pump circuit that generates and outputs a gate voltage to be applied to the TFT when the TFT is turned on. And controlling the gate voltage applied to the TFT when the TFT is turned on by controlling the output voltage of the charge pump circuit based on the detection result of the on-current by the detecting means. It is a feature.

上記の発明によれば、チャージポンプ回路が生成する電圧自身を、検出手段によるオン電流の検出結果に基づいて制御することにより、TFTをオン状態とするときにTFTに印加するゲート電圧を制御するので、ゲート電圧制御手段をゲート電圧を生成する電源回路を用いて構成することができるという効果を奏する。   According to the above invention, the gate voltage applied to the TFT when the TFT is turned on is controlled by controlling the voltage itself generated by the charge pump circuit based on the detection result of the on-current by the detecting means. As a result, the gate voltage control means can be configured using a power supply circuit that generates a gate voltage.

本発明の表示装置は、上記課題を解決するために、前記ゲート電圧制御手段は、前記検出手段による前記オン電流の検出結果を、前記チャージポンプ回路の出力電圧の入力側へのフィードバックに加算されるように受け取ることを特徴としている。   In the display device of the present invention, in order to solve the above problem, the gate voltage control unit adds the detection result of the on-current by the detection unit to the feedback to the input side of the output voltage of the charge pump circuit. It is characterized by receiving.

上記の発明によれば、検出手段によるオン電流の検出結果は、チャージポンプ回路の出力電圧の入力側へのフィードバックに加算されるので、フィードバック電圧が一定になるようにチャージポンプ回路の出力電圧を制御するだけで、TFTをオン状態とするときにTFTに印加するゲート電圧を制御することができるという効果を奏する。   According to the above invention, the detection result of the on-current by the detection means is added to the feedback to the input side of the output voltage of the charge pump circuit, so the output voltage of the charge pump circuit is adjusted so that the feedback voltage becomes constant. Only by controlling, the gate voltage applied to the TFT can be controlled when the TFT is turned on.

本発明の表示装置は、上記課題を解決するために、前記チャージポンプ回路は、AC矩形波を生成し、前記AC矩形波の昇圧を行って直流に平滑化する回路であることを特徴としている。   In order to solve the above problems, the display device of the present invention is characterized in that the charge pump circuit is a circuit that generates an AC rectangular wave and boosts the AC rectangular wave to smooth it to a direct current. .

上記の発明によれば、チャージポンプ回路は、AC矩形波を生成し、AC矩形波の昇圧を行って直流に平滑化する回路であるので、出力電圧の制御を、オン電流の検出結果を用いてAC矩形波の波形を制御することで制御することができるという効果を奏する。   According to the above invention, the charge pump circuit is a circuit that generates an AC rectangular wave, boosts the AC rectangular wave, and smoothes it to a direct current. Therefore, the output voltage is controlled using the detection result of the on-current. Thus, there is an effect that it can be controlled by controlling the waveform of the AC rectangular wave.

本発明の表示装置は、上記課題を解決するために、前記ゲート電圧制御手段は、前記検出手段による前記オン電流の検出結果を、前記チャージポンプ回路の出力電圧の前記AC矩形波の波形を変化させるためのフィードバックに加算されるように受け取ることを特徴としている。   In the display device of the present invention, in order to solve the above-described problem, the gate voltage control unit changes the detection result of the on-current by the detection unit, and changes the waveform of the AC rectangular wave of the output voltage of the charge pump circuit. It is characterized in that it is received so as to be added to the feedback for making it happen.

上記の発明によれば、検出手段によるオン電流の検出結果は、チャージポンプ回路の出力電圧の、AC矩形波の波形を変化させるためのフィードバックに加算されるので、フィードバック電圧が一定になるようにAC矩形波の波形を制御するだけで、TFTをオン状態とするときにTFTに印加するゲート電圧を制御することができるという効果を奏する。   According to the above invention, the detection result of the on-current by the detecting means is added to the feedback for changing the waveform of the AC rectangular wave of the output voltage of the charge pump circuit, so that the feedback voltage becomes constant. Only by controlling the waveform of the AC rectangular wave, the gate voltage applied to the TFT can be controlled when the TFT is turned on.

本発明の表示装置は、上記課題を解決するために、前記検出手段による前記オン電流の検出結果を記憶し、前記ゲート電圧制御手段は、記憶された前記オン電流の検出結果に基づいて前記TFTのゲートに印加するゲート電圧を制御することを特徴としている。   In order to solve the above problem, the display device of the present invention stores the detection result of the on-current by the detection unit, and the gate voltage control unit stores the TFT based on the stored detection result of the on-current. The gate voltage applied to the gate is controlled.

上記の発明によれば、ゲート電圧制御手段は、記憶されたオン電流の検出結果に基づいてTFTのゲートに印加するゲート電圧を制御するので、TFTのオン電流を常に検出し続ける必要がないという効果を奏する。   According to the above invention, the gate voltage control means controls the gate voltage applied to the gate of the TFT based on the stored detection result of the on-current, so that it is not necessary to constantly detect the on-current of the TFT. There is an effect.

本発明の表示装置は、上記課題を解決するために、前記ダミーTFTに一定のドレイン・ソース間電圧が印加されることを特徴としている。   In order to solve the above problems, the display device of the present invention is characterized in that a constant drain-source voltage is applied to the dummy TFT.

上記の発明によれば、ダミーTFTに、一定のゲート電圧と一定のドレイン・ソース間電圧とが印加されるので、ある特定の電流−電圧曲線上の一点を特定することができ、精度の高い検出結果を得ることができるとともに、それだけ正確に、TFTに印加するゲート電圧を設定することができるという効果を奏する。   According to the above invention, since a constant gate voltage and a constant drain-source voltage are applied to the dummy TFT, one point on a specific current-voltage curve can be specified, and the accuracy is high. The detection result can be obtained, and the gate voltage applied to the TFT can be accurately set.

本発明の表示装置は、上記課題を解決するために、液晶表示装置であることを特徴としている。   In order to solve the above problems, a display device of the present invention is a liquid crystal display device.

上記の発明によれば、液晶表示装置において、TFTに印加するゲート電圧を最適化することができるという効果を奏する。   According to the above invention, in the liquid crystal display device, the gate voltage applied to the TFT can be optimized.

本発明の表示装置は、以上のように、前記TFTの予め定めたゲート電圧におけるオン電流を検出する検出手段と、前記検出手段による前記オン電流の検出結果に基づいて、前記TFTをオン状態とするときに前記TFTに印加するゲート電圧を、前記TFTのオン電流が予め定めた大きさとなるように制御するゲート電圧制御手段とを備えている。   As described above, the display device of the present invention is configured to detect the on-current at a predetermined gate voltage of the TFT, and to turn the TFT on based on the detection result of the on-current by the detection unit. And a gate voltage control means for controlling the gate voltage applied to the TFT so that the on-current of the TFT has a predetermined magnitude.

以上により、製造するパネルごとにTFTの特性がばらついたり、同一パネルでTFTの特性が環境により一斉に変化したりしても、TFTの動作をばらつきにくくすることのできる表示装置を実現することができるという効果を奏する。   As described above, it is possible to realize a display device that can make TFT operations less likely to vary even if the TFT characteristics vary from panel to panel or even if the TFT characteristics change all at once in the same panel depending on the environment. There is an effect that can be done.

本発明の一実施形態について図1ないし図6に基づいて説明すると以下の通りである。   An embodiment of the present invention will be described below with reference to FIGS.

図2に、本実施形態に係る液晶表示装置1の構成を示す。   FIG. 2 shows a configuration of the liquid crystal display device 1 according to the present embodiment.

液晶表示装置1はアクティブマトリクス型の表示装置であり、走査信号線駆動回路としてのゲートドライバ3と、データ信号線駆動回路としてのソースドライバ4と、液晶表示パネル21と、ゲートドライバ3およびソースドライバ4を制御するための表示制御回路5と、電源回路6とを備えている。   The liquid crystal display device 1 is an active matrix display device, and includes a gate driver 3 as a scanning signal line drive circuit, a source driver 4 as a data signal line drive circuit, a liquid crystal display panel 21, a gate driver 3 and a source driver. 4 includes a display control circuit 5 for controlling 4 and a power supply circuit 6.

液晶表示パネル21は、TFT基板とCF基板との間に液晶層を配置した構成の外側にさらに偏光板などを備えており、表示領域として用いられる表示部2を含んでいる。TFT基板は領域21a内を占め、CF基板は領域21b内を占める広がりを有しているものとする。領域21bは表示部2の領域を内側に包含しているとともに領域21a内に包含されており、表示部2よりも外側の領域は斜線で示すベタ領域の遮光領域BMとなっている。遮光領域BMは表示部2内のブラックマトリクスとつながっている。   The liquid crystal display panel 21 further includes a polarizing plate or the like outside the configuration in which a liquid crystal layer is disposed between a TFT substrate and a CF substrate, and includes a display unit 2 used as a display region. It is assumed that the TFT substrate occupies the area 21a and the CF substrate has an area occupying the area 21b. The region 21b includes the region of the display unit 2 on the inner side and is included in the region 21a, and the region outside the display unit 2 is a light shielding region BM of a solid region indicated by hatching. The light shielding area BM is connected to the black matrix in the display unit 2.

表示部2は、複数本(m本)の走査信号線としてのゲートバスラインGL1〜GLmと、それらのゲートバスラインGL1〜GLmのそれぞれと交差する複数本(n本)のデータ信号線としてのソースバスラインSL1〜SLnと、それらのゲートバスラインGL1〜GLmとソースバスラインSL1〜SLnとの交差点にそれぞれ対応して設けられた複数個(m×n個)の絵素PIX…とを含む。絵素PIXの構成は前述の図7と同様である。また、ここでは図示しないが、表示部2は、ゲートバスラインGL1〜GLmと平行に図7に示した補助容量バスラインCSL…を備えており、当該方向に並んだn個の絵素からなる各絵素行に1本の補助容量バスラインCSLが割り当てられている。   The display unit 2 includes gate bus lines GL1 to GLm as a plurality (m) of scanning signal lines and a plurality (n) of data signal lines that intersect with each of the gate bus lines GL1 to GLm. Source bus lines SL1 to SLn, and a plurality (m × n) of picture elements PIX... Provided corresponding to the intersections of the gate bus lines GL1 to GLm and the source bus lines SL1 to SLn, respectively. . The configuration of the picture element PIX is the same as that shown in FIG. Although not shown here, the display unit 2 includes the auxiliary capacitance bus lines CSL... Shown in FIG. 7 in parallel with the gate bus lines GL1 to GLm, and includes n picture elements arranged in the direction. One auxiliary capacity bus line CSL is assigned to each picture element row.

複数の絵素PIX…はマトリクス状に配置されて絵素アレイを構成し、各絵素PIXは、TFT11と、液晶容量CLと、補助容量Csとを備えている。TFT11、液晶容量CL、および、補助容量Csは、図7と同様の構成である。対向電極COMには電源回路6から電圧Vcomが印加される。液晶容量CLと補助容量Csとは絵素容量Cpを構成しているが、絵素容量Cpを構成する他の容量として、絵素電極12と周辺配線との間に形成される寄生容量も存在する。   The plurality of picture elements PIX are arranged in a matrix to form a picture element array, and each picture element PIX includes a TFT 11, a liquid crystal capacitor CL, and an auxiliary capacitor Cs. The TFT 11, the liquid crystal capacitor CL, and the auxiliary capacitor Cs have the same configuration as that in FIG. A voltage Vcom is applied from the power supply circuit 6 to the counter electrode COM. The liquid crystal capacitor CL and the auxiliary capacitor Cs constitute a pixel capacitor Cp, but there is also a parasitic capacitor formed between the pixel electrode 12 and the peripheral wiring as another capacitor constituting the pixel capacitor Cp. To do.

表示制御回路5は、ゲートドライバ3にゲートスタートパルスGSPおよびゲートクロックGCKを供給するとともに、ソースドライバ4にソーススタートパルスSSP、ソースクロックSCK、および、表示データDAを供給する。   The display control circuit 5 supplies the gate driver 3 with the gate start pulse GSP and the gate clock GCK, and supplies the source driver 4 with the source start pulse SSP, the source clock SCK, and the display data DA.

また、図中例えばAで示した箇所のように、遮光領域BMによって遮光されたTFT基板の領域には、ダミーTFTD11が設けられている。図3にダミーTFTD11の構成を示す。ダミーTFTD11は絵素PIXのTFT11と同一構造であり、TFT11と同じプロセスで同時に製造される。ダミーTFTD11のゲートD11gはダミーゲートバスラインDGLに、ダミーTFTD11のソースD11sはダミーソースバスラインDSLに、それぞれ接続されている。ダミーゲートバスラインDGLは表示部2の絵素PIXに接続されているゲートバスラインGLと同じプロセスで同時に製造され、ダミーソースバスラインDSLは表示部2の絵素PIXに接続されているソースバスラインSLと同じプロセスで同時に製造される。ダミーゲートバスラインDGLはゲートドライバ3から、設定した電圧が印加され、ダミーソースバスラインDSLはソースドライバ4から、設定した電圧が印加される。また、ダミーTFTD11のドレインD11dは、図4に示すドレイン電流検出回路31の入力に接続されている。   In addition, a dummy TFT D11 is provided in a region of the TFT substrate that is shielded by the light shielding region BM, such as a portion indicated by A in the drawing. FIG. 3 shows the configuration of the dummy TFT D11. The dummy TFT D11 has the same structure as the TFT 11 of the picture element PIX, and is manufactured simultaneously by the same process as the TFT 11. The gate D11g of the dummy TFT D11 is connected to the dummy gate bus line DGL, and the source D11s of the dummy TFT D11 is connected to the dummy source bus line DSL. The dummy gate bus line DGL is simultaneously manufactured in the same process as the gate bus line GL connected to the picture element PIX of the display unit 2, and the dummy source bus line DSL is a source bus connected to the picture element PIX of the display unit 2. It is manufactured simultaneously with the same process as the line SL. A set voltage is applied from the gate driver 3 to the dummy gate bus line DGL, and a set voltage is applied from the source driver 4 to the dummy source bus line DSL. The drain D11d of the dummy TFT D11 is connected to the input of the drain current detection circuit 31 shown in FIG.

図4に示すように、ドレイン電流検出回路(検出手段)31は、電流−電圧変換回路32、抵抗分割回路33、および、抵抗R4を備えている。電流−電圧変換回路32は演算増幅器OPおよび抵抗R1を備えている。演算増幅器OPの非反転入力端子はGNDに接続されており、演算増幅器OPの反転入力端子はダミーTFTD11のドレインD11dに接続されている。また、抵抗R1は演算増幅器OPの出力端子と反転入力端子との間に接続されている。抵抗分割回路33は抵抗R2および抵抗R3を備えている。抵抗R2の一端は演算増幅器OPの出力端子に接続されており、抵抗R2の他端は抵抗R3の一端に接続されている。抵抗R3の他端はGNDに接続されている。また、抵抗R4の一端は、抵抗R2と抵抗R3との接続点に接続されている。抵抗R4の他端は後述するようにゲート電圧生成回路41に接続されている。   As shown in FIG. 4, the drain current detection circuit (detection means) 31 includes a current-voltage conversion circuit 32, a resistance dividing circuit 33, and a resistor R4. The current-voltage conversion circuit 32 includes an operational amplifier OP and a resistor R1. The non-inverting input terminal of the operational amplifier OP is connected to GND, and the inverting input terminal of the operational amplifier OP is connected to the drain D11d of the dummy TFT D11. The resistor R1 is connected between the output terminal and the inverting input terminal of the operational amplifier OP. The resistance dividing circuit 33 includes a resistor R2 and a resistor R3. One end of the resistor R2 is connected to the output terminal of the operational amplifier OP, and the other end of the resistor R2 is connected to one end of the resistor R3. The other end of the resistor R3 is connected to GND. One end of the resistor R4 is connected to a connection point between the resistor R2 and the resistor R3. The other end of the resistor R4 is connected to the gate voltage generation circuit 41 as will be described later.

ゲート電圧生成回路(ゲート電圧制御手段)41は、AC矩形波生成回路42、昇圧回路43、および、出力検出回路44を備えたチャージポンプ回路からなる。AC矩形波生成回路42は、内部で発生させた微弱な交流信号を用い、直流電圧から、図5(a)に示すような当該交流信号の波形に応じた波形を有するAC矩形波Vout(AC)を生成して出力する。昇圧回路43はAC矩形波生成回路42から出力されたAC矩形波Vout(AC)を、図6(a)に示すように昇圧するとともに、図6(b)に示すようにさらに直流に平滑化し、出力する。出力検出回路43は昇圧回路43から出力された電圧を検出してAC矩形波生成回路42にフィードバックする。AC矩形波生成回路42は、昇圧回路43での昇圧後パルスのデューティ比が変わるように、内部で発生させる交流信号の波形を変え、これによりゲート電圧生成回路41の出力電圧を所定の値に安定させる。   The gate voltage generation circuit (gate voltage control means) 41 includes a charge pump circuit including an AC rectangular wave generation circuit 42, a booster circuit 43, and an output detection circuit 44. The AC rectangular wave generation circuit 42 uses a weak alternating current signal generated inside, and from a direct current voltage, an AC rectangular wave Vout (AC) having a waveform corresponding to the waveform of the alternating current signal as shown in FIG. ) Is generated and output. The booster circuit 43 boosts the AC rectangular wave Vout (AC) output from the AC rectangular wave generating circuit 42 as shown in FIG. 6A, and further smoothes it into direct current as shown in FIG. 6B. ,Output. The output detection circuit 43 detects the voltage output from the booster circuit 43 and feeds it back to the AC rectangular wave generation circuit 42. The AC rectangular wave generating circuit 42 changes the waveform of the AC signal generated internally so that the duty ratio of the pulse after boosting in the boosting circuit 43 changes, and thereby the output voltage of the gate voltage generating circuit 41 is set to a predetermined value. Stabilize.

図5(b)に、AC矩形波生成回路42の構成例を示す。このAC矩形波生成回路42は、コンデンサC1・C2、ダイオードD1・D2、および、MOSトランジスタ51・52を備えている。コンデンサC1・C2の一方側の端子は交流信号ACの入力端子となっており、コンデンサC1の他方側の端子はMOSトランジスタ51のゲートに接続されており、コンデンサC2の他方側の端子はMOSトランジスタ52のゲートに接続されている。MOSトランジスタ51はpチャネル型であり、そのソースは正の直流電圧V+を出力する電源に接続されており、ドレインはAC矩形波生成回路42の出力端子に接続されている。MOSトランジスタ52はnチャネル型であり、そのソースは負の直流電圧V−を出力する電源に接続されており、ドレインはAC矩形波生成回路42の出力端子に接続されている。ダイオードD1のアノードはMOSトランジスタ51のゲートに接続されており、ダイオードD1のカソードはMOSトランジスタ51のソースに接続されている。ダイオードD2のアノードはMOSトランジスタ52のソースに接続されており、ダイオードD2のカソードはMOSトランジスタ52のゲートに接続されている。   FIG. 5B shows a configuration example of the AC rectangular wave generation circuit 42. The AC rectangular wave generating circuit 42 includes capacitors C1 and C2, diodes D1 and D2, and MOS transistors 51 and 52. One terminal of the capacitors C1 and C2 is an input terminal for the AC signal AC, the other terminal of the capacitor C1 is connected to the gate of the MOS transistor 51, and the other terminal of the capacitor C2 is the MOS transistor. 52 is connected to the gate. The MOS transistor 51 is a p-channel type, its source is connected to a power supply that outputs a positive DC voltage V +, and its drain is connected to the output terminal of the AC rectangular wave generation circuit 42. The MOS transistor 52 is an n-channel type, its source is connected to a power supply that outputs a negative DC voltage V−, and its drain is connected to the output terminal of the AC rectangular wave generation circuit 42. The anode of the diode D1 is connected to the gate of the MOS transistor 51, and the cathode of the diode D1 is connected to the source of the MOS transistor 51. The anode of the diode D2 is connected to the source of the MOS transistor 52, and the cathode of the diode D2 is connected to the gate of the MOS transistor 52.

このように、図5(b)のAC矩形波生成回路42はインバータ回路により構成されている。交流信号ACの入力によってMOSトランジスタ51・52がオン・オフすることにより、出力端子からは図5(a)に示すように、正側のピーク電圧がV+で、負側のピーク電圧がV−のAC矩形波Vout(AC)が出力される。AC矩形波Vout(AC)の全振幅は(V+)−(V−)となる。   As described above, the AC rectangular wave generation circuit 42 in FIG. 5B is configured by the inverter circuit. When the MOS transistors 51 and 52 are turned on and off by the input of the AC signal AC, the positive peak voltage is V + and the negative peak voltage is V− from the output terminal as shown in FIG. AC rectangular wave Vout (AC) is output. The total amplitude of the AC rectangular wave Vout (AC) is (V +) − (V−).

図6(c)に、昇圧回路43の構成例を示す。この昇圧回路43は、コンデンサC3、ダイオードD3・D4、および、コンデンサC4を備えている。コンデンサC3の一方側の端子はAC矩形波Vout(AC)の入力端子となっており、コンデンサC3の他方側の端子はダイオードD3のアノードおよびダイオードD4のカソードに接続されている。ダイオードD3のカソードはコンデンサC4の一方側の端子に接続されており、ダイオードD4のアノードはGNDに接続されている。コンデンサC4の他方側の端子はGNDに接続されている。また、コンデンサC3の前記一方側の端子は、昇圧回路43の出力端子となっている。また、昇圧回路43の出力端子はゲート電圧生成回路41の出力端子にもなっている。   FIG. 6C shows a configuration example of the booster circuit 43. The booster circuit 43 includes a capacitor C3, diodes D3 and D4, and a capacitor C4. One terminal of the capacitor C3 is an input terminal for an AC rectangular wave Vout (AC), and the other terminal of the capacitor C3 is connected to the anode of the diode D3 and the cathode of the diode D4. The cathode of the diode D3 is connected to one terminal of the capacitor C4, and the anode of the diode D4 is connected to GND. The other terminal of the capacitor C4 is connected to GND. The one terminal of the capacitor C3 is an output terminal of the booster circuit 43. The output terminal of the booster circuit 43 is also an output terminal of the gate voltage generation circuit 41.

このような昇圧回路43の構成により、入力されるAC矩形波Vout(AC)は図6(a)に示すようにGNDを基準としてピーク電圧が(V+)−(V−)となる波形に昇圧され、図6(b)に示すように直流に平滑化された電圧Vout(boot)として出力される。図6(b)では電圧Vout(boot)に含まれるリップル分も示した。この電圧Vout(boot)はハイのゲート電圧Vghとして用いられる。なお、昇圧回路43においてダイオードを2段にすると、図6(a)において2倍の振幅(=2×(V+)−(V−))の昇圧パルスが得られる。   With such a configuration of the booster circuit 43, the input AC rectangular wave Vout (AC) is boosted to a waveform having a peak voltage of (V +) − (V−) with reference to GND as shown in FIG. Then, as shown in FIG. 6B, it is output as a voltage Vout (boot) smoothed to a direct current. FIG. 6B also shows a ripple component included in the voltage Vout (boot). This voltage Vout (boot) is used as the high gate voltage Vgh. If the diodes in the booster circuit 43 are arranged in two stages, a booster pulse having twice the amplitude (= 2 × (V +) − (V−)) is obtained in FIG. 6A.

また、出力検出回路44は抵抗R5と抵抗R6とを備えている。抵抗R5の一端は昇圧回路43の出力端子に接続されており、抵抗R5の他端は抵抗R6の一端に接続されている。抵抗R6の他端はGNDに接続されている。抵抗R5と抵抗R6との接続点PはAC矩形波生成回路42のフィードバック端子に接続されている。この接続点Pは、ドレイン電流検出回路31が備える抵抗R4の前記他端にも接続されている。従って、ドレイン電流検出回路31によるオン電流Ionの検出結果は、ゲート電圧生成回路41の出力電圧の、AC矩形波生成回路42へのフィードバックに加算される。   The output detection circuit 44 includes a resistor R5 and a resistor R6. One end of the resistor R5 is connected to the output terminal of the booster circuit 43, and the other end of the resistor R5 is connected to one end of the resistor R6. The other end of the resistor R6 is connected to GND. A connection point P between the resistors R5 and R6 is connected to a feedback terminal of the AC rectangular wave generating circuit 42. The connection point P is also connected to the other end of the resistor R4 included in the drain current detection circuit 31. Therefore, the detection result of the on-current Ion by the drain current detection circuit 31 is added to the feedback of the output voltage of the gate voltage generation circuit 41 to the AC rectangular wave generation circuit 42.

このようなゲート電圧生成回路41は例えば表示制御回路5内や電源回路6内に設けられるが、液晶表示パネル21の任意の箇所にICなどによる任意の形態で実装可能である。ダミーTFTD11とゲート電圧生成回路41との間に設けられるドレイン電流検出回路31の配置位置についてもゲート電圧生成回路と同様である。   Such a gate voltage generation circuit 41 is provided, for example, in the display control circuit 5 or the power supply circuit 6, but can be mounted in an arbitrary form such as an IC at an arbitrary position of the liquid crystal display panel 21. The arrangement position of the drain current detection circuit 31 provided between the dummy TFT D11 and the gate voltage generation circuit 41 is the same as that of the gate voltage generation circuit.

以上の構成の液晶表示装置1において、ダミーゲートバスラインDGLにはゲートドライバ3から一定のハイのゲート電圧Vghが印加され続ける。また、ダミーソースバスラインDSLにはソースドライバ4から一定のソース電圧が印加され続ける。このとき、ダミーTFTD11はオン状態になるとともに、ダミーTFTD11のドレイン・ソース間電圧Vdsは一定となる。ゲート電圧Vgに加え、ドレイン・ソース間電圧Vdsも固定されることで、後述の図1や前述の図8で示したTFTの電流−電圧特性曲線が1つに特定され、その曲線上の一点のドレイン電流Idが検出されることとなるため、検出結果の精度が高くなる。なお、ドレイン・ソース間電圧Vdsは固定せず、ゲート電圧Vgのみを固定する方法でもドレイン電流の検出は可能であるが、その場合にはドレイン電流Idの変化が小さい領域のドレイン・ソース間電圧Vdsが印加されるのが好ましい。ダミーTFTD11には、この電圧状態で決まるドレイン電流Idすなわちオン電流Ionが流れる。当該ドレイン電流Idはドレイン電流検出回路31が備える電流−電圧変換回路32の抵抗R1を流れ、一旦、電圧Vdに変換されて演算増幅器OPの出力端子に現れる。電圧Vdは抵抗分割回路33で分圧されて電圧Vd’となる。   In the liquid crystal display device 1 having the above configuration, a constant high gate voltage Vgh is continuously applied from the gate driver 3 to the dummy gate bus line DGL. In addition, a constant source voltage is continuously applied from the source driver 4 to the dummy source bus line DSL. At this time, the dummy TFT D11 is turned on, and the drain-source voltage Vds of the dummy TFT D11 is constant. By fixing the drain-source voltage Vds in addition to the gate voltage Vg, the current-voltage characteristic curve of the TFT shown in FIG. 1 described later and FIG. 8 described above is specified as one, and one point on the curve Therefore, the accuracy of the detection result is increased. The drain current can be detected even by fixing only the gate voltage Vg without fixing the drain-source voltage Vds. In this case, the drain-source voltage in a region where the change in the drain current Id is small is possible. Vds is preferably applied. A drain current Id determined by this voltage state, that is, an on-current Ion flows through the dummy TFT D11. The drain current Id flows through the resistor R1 of the current-voltage conversion circuit 32 included in the drain current detection circuit 31, and is once converted into the voltage Vd and appears at the output terminal of the operational amplifier OP. The voltage Vd is divided by the resistance dividing circuit 33 to become a voltage Vd ′.

もし、ドレイン電流Idが基準値よりも大きい場合には、電圧Vd’が上昇してゲート電圧生成回路41の出力検出回路44の接続点Pのフィードバック電圧Vfbを上昇させるため、ゲート電圧生成回路41は、AC矩形波生成回路42の内部でフィードバック電圧Vfbをドレイン電流Idの基準値に対応する基準電圧と比較した結果を用いて、ゲート電圧Vghを低下させる制御を行う。逆に、ドレイン電流Idが基準値よりも小さい場合には、電圧Vd’が低下してゲート電圧生成回路41の出力検出回路44の接続点Pのフィードバック電圧Vfbを低下させるため、ゲート電圧生成回路41は、AC矩形波生成回路42の内部でフィードバック電圧Vfbを上記基準電圧と比較した結果を用いて、ゲート電圧Vghを上昇させる制御を行う。これにより、接続点Pのフィードバック電圧Vfbが一定に保たれるようにゲート電圧Vghが調整される。調整されたゲート電圧VghはゲートバスラインGLへの印加に用いられ、ダミーゲートバスラインDGLには、最初に設定されたゲート電圧Vghが印加され続ける。   If the drain current Id is larger than the reference value, the voltage Vd ′ increases to increase the feedback voltage Vfb at the connection point P of the output detection circuit 44 of the gate voltage generation circuit 41. Uses the result of comparing the feedback voltage Vfb with the reference voltage corresponding to the reference value of the drain current Id inside the AC rectangular wave generating circuit 42 to control the gate voltage Vgh to be lowered. On the contrary, when the drain current Id is smaller than the reference value, the voltage Vd ′ decreases and the feedback voltage Vfb at the connection point P of the output detection circuit 44 of the gate voltage generation circuit 41 is decreased. 41 performs control to increase the gate voltage Vgh using the result of comparing the feedback voltage Vfb with the reference voltage inside the AC rectangular wave generation circuit 42. Thus, the gate voltage Vgh is adjusted so that the feedback voltage Vfb at the connection point P is kept constant. The adjusted gate voltage Vgh is used for application to the gate bus line GL, and the initially set gate voltage Vgh is continuously applied to the dummy gate bus line DGL.

従って、ダミーゲートバスラインDGLに印加する電圧、および、ダミーソースバスラインDSLに印加する電圧あるいは電圧範囲を設定しておけば、そのときのダミーTFTD11のドレイン電流Idを基準のドレイン電流Idと比較することにより、TFT11の電流−電圧特性の、基準とする特性からのずれを検出して、そのずれに合わせたゲート電圧Vghを設定することができる。ローのゲート電圧Vglは、調整されたゲート電圧Vghから所定電圧分だけ低い電圧として生成すれば、ずれた特性に適した電圧となる。所定電圧分だけ低い電圧を生成するには、ダイオードの順方向電圧降下を用いたり、演算増幅器を備える減算回路を用いたりするなど、従来の回路を利用することができる。   Therefore, if the voltage applied to the dummy gate bus line DGL and the voltage or voltage range applied to the dummy source bus line DSL are set, the drain current Id of the dummy TFT D11 at that time is compared with the reference drain current Id. As a result, a deviation of the current-voltage characteristic of the TFT 11 from the reference characteristic can be detected, and the gate voltage Vgh can be set in accordance with the deviation. If the low gate voltage Vgl is generated as a voltage lower than the adjusted gate voltage Vgh by a predetermined voltage, the low gate voltage Vgl is a voltage suitable for shifted characteristics. In order to generate a voltage lower by a predetermined voltage, a conventional circuit such as a forward voltage drop of a diode or a subtraction circuit including an operational amplifier can be used.

図1を用いて上記の例を具体的に説明する。ゲートドライバ3からダミーゲートバスラインDGLに印加するハイのゲート電圧VghとしてVgh1が設定されているとする。このゲート電圧Vgh1は、曲線a(実線)で表される基準となる電流−電圧特性を有するTFT11にオン電流IonとしてI1が流れるときのゲート電圧Vghである。ダミーソースバスラインDSLには、ドレイン・ソース間電圧Vdsを固定してオン電流Ionを1通りの値に固定するため、適宜選択して決めたソース電圧がソースドライバ4から印加されている。また、ゲート電圧生成回路41のAC矩形波生成回路42は、フィードバック電圧Vfbと比較するための基準電圧として、上記オン電流I1に対応した大きさの電圧を保持している。   The above example will be specifically described with reference to FIG. Assume that Vgh1 is set as the high gate voltage Vgh applied from the gate driver 3 to the dummy gate bus line DGL. This gate voltage Vgh1 is the gate voltage Vgh when I1 flows as the on-current Ion through the TFT 11 having the reference current-voltage characteristic represented by the curve a (solid line). In order to fix the drain-source voltage Vds and fix the on-current Ion to one value to the dummy source bus line DSL, a source voltage that is appropriately selected and determined is applied from the source driver 4. The AC rectangular wave generation circuit 42 of the gate voltage generation circuit 41 holds a voltage having a magnitude corresponding to the on-current I1 as a reference voltage for comparison with the feedback voltage Vfb.

このとき、実際のパネル上のTFT11が電流−電圧特性が曲線b(破線)で表されるものであり、これと同等に作られたダミーTFTD11に流れるオン電流IonがI1よりも大きいI2となったとする。AC矩形波生成回路42はフィードバック電圧Vfbが基準電圧よりも大きいと判定するため、ゲート電圧生成回路41の出力電圧すなわちゲート電圧Vghを、フィードバック電圧Vfbが基準電圧に等しくなるまで低下させる。このときのゲート電圧Vghは、曲線bにおいてオン電流IonがI1となるゲート電圧Vgh2である。従って、TFT11にはハイのゲート電圧Vghとしてゲート電圧Vgh2が印加されることとなる。   At this time, the current-voltage characteristic of the TFT 11 on the actual panel is represented by a curve b (broken line), and the on-current Ion flowing through the dummy TFT D11 formed in the same manner is I2 larger than I1. Suppose. Since the AC rectangular wave generation circuit 42 determines that the feedback voltage Vfb is larger than the reference voltage, the output voltage of the gate voltage generation circuit 41, that is, the gate voltage Vgh is lowered until the feedback voltage Vfb becomes equal to the reference voltage. The gate voltage Vgh at this time is the gate voltage Vgh2 at which the on-current Ion becomes I1 in the curve b. Therefore, the gate voltage Vgh2 is applied to the TFT 11 as the high gate voltage Vgh.

また、ハイのゲート電圧Vghをゲート電圧Vgh2としたことにより、ローのゲート電圧Vglは、曲線aに対応するVgl1から曲線bに対応するVgl2に変化するように設定される。Vgl1はVgh1とともに最初に設定されており、曲線bは曲線aを平行にシフトさせたものであることから、Vgh1とVgl1との差分だけVgh2から低下させた電圧をVgl2とする。これにより、曲線aにおいてオン電流Ionがゼロとなる領域R1内に設定されていたローのゲート電圧Vgl1は、曲線bにおいてオン電流Ionがゼロとなる領域R2内のゲート電圧Vgl2に変更されることとなる。   Further, by setting the high gate voltage Vgh to the gate voltage Vgh2, the low gate voltage Vgl is set to change from Vgl1 corresponding to the curve a to Vgl2 corresponding to the curve b. Vgl1 is initially set together with Vgh1, and curve b is obtained by shifting curve a in parallel. Therefore, a voltage reduced from Vgh2 by the difference between Vgh1 and Vgl1 is defined as Vgl2. As a result, the low gate voltage Vgl1 set in the region R1 where the on-current Ion is zero in the curve a is changed to the gate voltage Vgl2 in the region R2 where the on-current Ion is zero in the curve b. It becomes.

これにより、TFT11の電流−電圧特性にばらつきや変化が生じたとしても、常にオン電流が同一になるように、TFT11のハイのゲート電圧Vghが設定される。この結果、製造するパネルごとにTFT11の特性がばらついたり、同一パネルでTFT11の特性が環境により一斉に変化したりしても、TFT11の動作をばらつきにくくすることのできる表示装置を実現することができる。従って、輝度のばらつきやガンマ特性のばらつきを抑制することができる。また、ローのゲート電圧Vglも、ハイのゲート電圧Vghを基にして適正値に設定されるので、TFT11の十分なオフ特性を得ることができるという効果を奏する。ハイおよびローのゲート電圧Vghを設定するのに、ハイのゲート電圧Vghでのオン電流Ionを検出するようにしたので、電流が大きいところでの検出を行うことができ、検出の精度を高くすることができる。   Thereby, even if the current-voltage characteristics of the TFT 11 vary or change, the high gate voltage Vgh of the TFT 11 is set so that the on-current is always the same. As a result, it is possible to realize a display device that can make the operation of the TFTs 11 less likely to vary even if the characteristics of the TFTs 11 vary from panel to panel or the characteristics of the TFTs 11 change all at once in the same panel depending on the environment. it can. Therefore, variations in luminance and gamma characteristics can be suppressed. Further, since the low gate voltage Vgl is also set to an appropriate value based on the high gate voltage Vgh, there is an effect that a sufficient off characteristic of the TFT 11 can be obtained. In order to set the high and low gate voltages Vgh, the on-current Ion at the high gate voltage Vgh is detected, so that detection can be performed where the current is large, and detection accuracy is increased. Can do.

なお、ローのゲート電圧Vglの設定値には、領域R1や領域R2というある許容幅があるため、TFT11の電流−電圧特性曲線のずれてもオン電流Ionをゼロに保つことのできる範囲が存在する場合には、その範囲に設定することにより、必ずしもハイのゲート電圧Vghと同様に変化させなくてもよいようにすることができる。   The set value of the low gate voltage Vgl has a certain allowable range of the region R1 and the region R2, and therefore there is a range in which the on-current Ion can be kept zero even if the current-voltage characteristic curve of the TFT 11 is shifted. In this case, by setting the range, it is not always necessary to change the same as the high gate voltage Vgh.

また、上記例では、ダミーTFTD11のオン電流Ionを測定し、その測定結果をTFT11のオン電流Ionの検出結果として得た。さらに、本実施形態ではダミーTFTD11をTFT11と同一構造としたが、これに限ることは無く、TFT11とはゲート長やゲート幅を変えたダミーTFTD11を作りこんで、そのオン電流Ionに対応付けてTFT11のゲート電圧Vghを設定するようにしてもよい。   In the above example, the on-current Ion of the dummy TFT D11 is measured, and the measurement result is obtained as the detection result of the on-current Ion of the TFT11. Further, in the present embodiment, the dummy TFT D11 has the same structure as the TFT 11, but the present invention is not limited to this, and the dummy TFT D11 having a different gate length and gate width is created from the TFT 11 and associated with the on-current Ion. The gate voltage Vgh of the TFT 11 may be set.

また、上記例では、ダミーTFTD11に常に一定のゲート電圧Vghおよびソース電圧を印加する構成について説明したが、これに限ることなく、オン電流Ionの検出結果を記憶して、その記憶結果を用いてゲート電圧Vghの制御を行うようにしてもよい。オン電流Ionの検出結果を記憶するには、電流−電圧変換回路32の前後にそれぞれスイッチを挿入し、オン電流Ionの測定時には当該スイッチをオンするとともに、出力側のスイッチのさらに後段側に電圧ホールド用のコンデンサを設けてそこに電圧Vdに変換された測定結果を記憶し、その後上記スイッチをオフにする構成などが挙げられる。   In the above example, the configuration in which the constant gate voltage Vgh and the source voltage are always applied to the dummy TFT D11 has been described. However, the present invention is not limited to this, and the detection result of the on-current Ion is stored and the stored result is used. The gate voltage Vgh may be controlled. In order to store the detection result of the on-current Ion, a switch is inserted before and after the current-voltage conversion circuit 32. When the on-current Ion is measured, the switch is turned on, and the voltage is further connected to the output side switch. Examples include a configuration in which a holding capacitor is provided, the measurement result converted into the voltage Vd is stored therein, and then the switch is turned off.

以上、本実施形態について述べた。上記例では表示装置として液晶表示装置を挙げたが、これに限らず、EL表示装置などTFTを用いるあらゆる表示装置が本発明の対象となる。   The present embodiment has been described above. In the above example, a liquid crystal display device is used as the display device. However, the present invention is not limited to this, and any display device using TFTs such as an EL display device is a subject of the present invention.

本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。   The present invention is not limited to the above-described embodiments, and various modifications can be made within the scope shown in the claims. That is, embodiments obtained by combining technical means appropriately modified within the scope of the claims are also included in the technical scope of the present invention.

本発明は、TFTを用いる表示装置、とりわけ液晶表示装置に好適に使用することができる。   The present invention can be suitably used for a display device using TFT, particularly a liquid crystal display device.

本発明の実施形態を示すものであり、ゲート電圧を適正値への制御を説明するための、TFTの電流−電圧特性を示すグラフである。4 is a graph showing the current-voltage characteristics of a TFT for illustrating the control of the gate voltage to an appropriate value according to the embodiment of the present invention. 本発明の実施形態を示すものであり、液晶表示装置の構成を示すブロック図である。1, showing an embodiment of the present invention, is a block diagram illustrating a configuration of a liquid crystal display device. FIG. ダミーTFTの構成を示す平面図である。It is a top view which shows the structure of a dummy TFT. 図2の液晶表示装置に備えられるTFTのオン電流を検出する回路と、TFTのゲート電圧を制御する回路との構成を示す回路ブロック図である。FIG. 3 is a circuit block diagram showing a configuration of a circuit for detecting an on-current of a TFT and a circuit for controlling a gate voltage of the TFT provided in the liquid crystal display device of FIG. 2. AC矩形波の生成を説明する図であり、(a)はAC矩形波の波形図、(b)はAC矩形波生成回路の構成を示す回路図である。It is a figure explaining the production | generation of AC rectangular wave, (a) is a waveform diagram of AC rectangular wave, (b) is a circuit diagram which shows the structure of an AC rectangular wave generation circuit. AC矩形波の昇圧を説明する図であり、(a)はAC矩形波の昇圧後パルスの波形図、(b)は(a)の昇圧後パルスを平滑化した波形を示す図、(c)は昇圧回路の構成を示す回路図である。It is a figure explaining the pressure | voltage rise of AC rectangular wave, (a) is a wave form diagram of the pulse after pressure | voltage rise of AC rectangular wave, (b) is a figure which shows the waveform which smoothed the pulse after pressure | voltage rise of (a), (c). FIG. 3 is a circuit diagram showing a configuration of a booster circuit. 絵素の構成を等価回路で示す回路図である。It is a circuit diagram which shows the structure of a pixel with an equivalent circuit. TFTの電流−電圧特性のばらつきや変化を説明するグラフである。It is a graph explaining the dispersion | variation and change of the current-voltage characteristic of TFT.

符号の説明Explanation of symbols

1 液晶表示装置(表示装置)
11 TFT
31 ドレイン電流検出回路(検出手段)
41 ゲート電圧生成回路(ゲート電圧制御手段、チャージポンプ回路)
D11 ダミーTFT
BM 遮光領域
Ion オン電流
Vout(AC) AC矩形波
1 Liquid crystal display device (display device)
11 TFT
31 Drain current detection circuit (detection means)
41 Gate voltage generation circuit (gate voltage control means, charge pump circuit)
D11 Dummy TFT
BM Shading area Ion On-current Vout (AC) AC rectangular wave

Claims (14)

絵素の選択素子としてTFTを備えるアクティブマトリクス型の表示装置において、
前記TFTの予め定めたゲート電圧におけるオン電流を検出する検出手段と、
前記検出手段による前記オン電流の検出結果に基づいて、前記TFTをオン状態とするときに前記TFTに印加するゲート電圧を、前記TFTのオン電流が予め定めた大きさとなるように制御するゲート電圧制御手段とを備えていることを特徴とする表示装置。
In an active matrix display device including a TFT as a picture element selection element,
Detecting means for detecting an on-current at a predetermined gate voltage of the TFT;
Based on the detection result of the on-current by the detecting means, the gate voltage applied to the TFT when the TFT is turned on is controlled so that the on-current of the TFT becomes a predetermined magnitude. And a control means.
前記TFTをオフ状態とするときに前記TFTに印加するゲート電圧を、前記ゲート電圧制御手段によって制御されたゲート電圧から所定電圧分だけ差し引いた電圧として生成することを特徴とする請求項1に記載の表示装置。   The gate voltage applied to the TFT when the TFT is turned off is generated as a voltage obtained by subtracting a predetermined voltage from the gate voltage controlled by the gate voltage control means. Display device. 前記検出手段は、前記TFTとは別に設けられたダミーTFTのオン電流を測定し、前記TFTのオン電流を、測定した前記ダミーTFTのオン電流に対応付けることにより検出することを特徴とする請求項1または2に記載の表示装置。   The detection means measures an on-current of a dummy TFT provided separately from the TFT, and detects the on-current of the TFT by associating it with the measured on-current of the dummy TFT. 3. The display device according to 1 or 2. 前記ダミーTFTは、前記TFTと同じ構造であることを特徴とする請求項3に記載の表示装置。   The display device according to claim 3, wherein the dummy TFT has the same structure as the TFT. 前記ダミーTFTは、表示に用いられる絵素が形成された領域の外側に設けられた遮光領域に設けられていることを特徴とする請求項3または4に記載の表示装置。   5. The display device according to claim 3, wherein the dummy TFT is provided in a light-shielding region provided outside a region where a picture element used for display is formed. 前記ダミーTFTのゲートには、前記ダミーTFTをオン状態とする一定の電圧が印加されることを特徴とする請求項3から5までのいずれか1項に記載の表示装置。   The display device according to claim 3, wherein a constant voltage that turns on the dummy TFT is applied to a gate of the dummy TFT. 前記検出手段は、検出した前記TFTのオン電流を一旦電圧に変換してから、前記オン電流の検出結果を生成して前記ゲート電圧制御手段へ出力することを特徴とする請求項1から6までのいずれか1項に記載の表示装置。   7. The detection unit according to claim 1, wherein the detection unit converts the detected on-current of the TFT into a voltage, generates a detection result of the on-current, and outputs the detection result to the gate voltage control unit. The display device according to any one of the above. 前記ゲート電圧制御手段は、前記TFTをオン状態とするときに前記TFTに印加するゲート電圧を生成して出力するチャージポンプ回路を備えており、前記検出手段による前記オン電流の検出結果に基づいて前記チャージポンプ回路の出力電圧を制御することにより、前記TFTをオン状態とするときに前記TFTに印加する前記ゲート電圧を制御することを特徴とする請求項1から7までのいずれか1項に記載の表示装置。   The gate voltage control means includes a charge pump circuit that generates and outputs a gate voltage applied to the TFT when the TFT is turned on, and based on the detection result of the on-current by the detection means. 8. The gate voltage applied to the TFT when the TFT is turned on is controlled by controlling an output voltage of the charge pump circuit, according to any one of claims 1 to 7. The display device described. 前記ゲート電圧制御手段は、前記検出手段による前記オン電流の検出結果を、前記チャージポンプ回路の出力電圧の入力側へのフィードバックに加算されるように受け取ることを特徴とする請求項8に記載の表示装置。   The said gate voltage control means receives the detection result of the said on-current by the said detection means so that it may be added to the feedback to the input side of the output voltage of the said charge pump circuit. Display device. 前記チャージポンプ回路は、AC矩形波を生成し、前記AC矩形波の昇圧を行って直流に平滑化する回路であることを特徴とする請求項8または9に記載の表示装置。   10. The display device according to claim 8, wherein the charge pump circuit is a circuit that generates an AC rectangular wave and boosts the AC rectangular wave to smooth the DC rectangular wave. 前記ゲート電圧制御手段は、前記検出手段による前記オン電流の検出結果を、前記チャージポンプ回路の出力電圧の前記AC矩形波の波形を変化させるためのフィードバックに加算されるように受け取ることを特徴とする請求項10に記載の表示装置。   The gate voltage control means receives the detection result of the on-current by the detection means so as to be added to feedback for changing the waveform of the AC rectangular wave of the output voltage of the charge pump circuit. The display device according to claim 10. 前記検出手段による前記オン電流の検出結果を記憶し、
前記ゲート電圧制御手段は、記憶された前記オン電流の検出結果に基づいて前記TFTのゲートに印加するゲート電圧を制御することを特徴とする請求項1に記載の表示装置。
Storing the detection result of the on-current by the detection means;
The display device according to claim 1, wherein the gate voltage control unit controls a gate voltage applied to the gate of the TFT based on the stored detection result of the on-current.
前記ダミーTFTに一定のドレイン・ソース間電圧が印加されることを特徴とする請求項6に記載の表示装置。   The display device according to claim 6, wherein a constant drain-source voltage is applied to the dummy TFT. 液晶表示装置であることを特徴とする請求項1から13までのいずれか1項に記載の表示装置。   The display device according to claim 1, wherein the display device is a liquid crystal display device.
JP2007207250A 2007-08-08 2007-08-08 Display device Pending JP2009042485A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007207250A JP2009042485A (en) 2007-08-08 2007-08-08 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007207250A JP2009042485A (en) 2007-08-08 2007-08-08 Display device

Publications (1)

Publication Number Publication Date
JP2009042485A true JP2009042485A (en) 2009-02-26

Family

ID=40443278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007207250A Pending JP2009042485A (en) 2007-08-08 2007-08-08 Display device

Country Status (1)

Country Link
JP (1) JP2009042485A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236188A (en) * 2010-04-23 2011-11-09 北京京东方光电科技有限公司 Gate driving method and circuit and liquid crystal display (LCD) panel
CN107134269A (en) * 2017-07-03 2017-09-05 京东方科技集团股份有限公司 Gate driving circuit, grid drive method, array base palte and display device
WO2018198291A1 (en) * 2017-04-27 2018-11-01 堺ディスプレイプロダクト株式会社 Display device, drive voltage setting method, and computer program

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102236188A (en) * 2010-04-23 2011-11-09 北京京东方光电科技有限公司 Gate driving method and circuit and liquid crystal display (LCD) panel
CN102236188B (en) * 2010-04-23 2014-07-02 北京京东方光电科技有限公司 Gate driving method and circuit and liquid crystal display (LCD) panel
WO2018198291A1 (en) * 2017-04-27 2018-11-01 堺ディスプレイプロダクト株式会社 Display device, drive voltage setting method, and computer program
CN107134269A (en) * 2017-07-03 2017-09-05 京东方科技集团股份有限公司 Gate driving circuit, grid drive method, array base palte and display device
CN107134269B (en) * 2017-07-03 2020-11-10 京东方科技集团股份有限公司 Gate drive circuit, gate drive method, array substrate and display device

Similar Documents

Publication Publication Date Title
US10204565B2 (en) Organic light emitting display panel having a sensing transistor and method of driving thereof
KR101519917B1 (en) Driving circuit for liquid crystal display device and method for driving the same
US8625039B2 (en) Liquid crystal display device
US8289256B2 (en) Liquid crystal display having a gate voltage generator for varying gate on/off voltage according to change in temperature
EP3038096B1 (en) Liquid crystal display and driving method thereof
US9123309B2 (en) Display device using boosting-on and boosting-off gate driving voltages
US9673806B2 (en) Gate driver and display device including the same
US20210335179A1 (en) Power supply time sequence control circuit and control method thereof, display driver circuit, and display device
CN102236188B (en) Gate driving method and circuit and liquid crystal display (LCD) panel
EP3029664B1 (en) Voltage supply unit and display device having the same
US10276101B2 (en) Organic light emitting display panel and organic light emitting display device including the same
US20150287376A1 (en) Gate driver and display device including the same
EP2031576A2 (en) Storage capacitor driving circuit for e.g. a liquid crystal display
KR20080056812A (en) Liquid crystal display
KR20200025088A (en) Driving voltage supply circuit, display panel and device
KR101285051B1 (en) Optical detection apparatus, LCD using the same and drive method thereof
KR101624314B1 (en) Voltage Calibration Circuit And Related Liquid Crystal Display Device
KR101252088B1 (en) Liquid Crystal Display
KR20090072779A (en) Photo-sensor and driving method thereof
JP2009042485A (en) Display device
KR102278804B1 (en) Power supply circuit and liquid crystal display comprising the same
KR20170044810A (en) Liquid display device
US8558821B2 (en) Power device capable of improving flicker of a liquid crystal display, liquid crystal display capable of improving flicker, and method capable of improving flicker of a liquid crystal display
JP2009025548A (en) Liquid crystal display device
KR102045342B1 (en) Display device including discharging control divice and driving method the same