JP2009037213A - 液晶表示装置 - Google Patents

Abstract

【課題】メモリ容量を削減することができると共に、映像を鮮明に表示することができる液晶表示装置を提供する。
【解決手段】表示領域を横方向に延びる５つのブロックに分割し、各ブロック毎に黒書き込み期間、映像書き込み期間、映像保持期間の順番になるように制御し、第ｋブロックの映像書き込み期間が第（ｋ−１）ブロックの映像書き込み期間より所定時間遅らせるように制御している。
【選択図】 図４

Description

本発明は、液晶表示装置に関するものである。

従来より、動画視認性を改善するための高速応答の液晶表示装置において、バックライト輝度制御を応用してコントラストを向上させることが考えられる。そのために、バックライトの輝度を映像に応じて可変させつつ、輝度のレンジが切り換わっても表示されるガンマ特性を理想の状態に保持するように、ガンマ特性を切り換える。

このような高速応答を特徴とする液晶表示装置としては、例えばＯＣＢ型の液晶表示装置があり、液晶テレビや液晶モニター等に搭載されている（例えば、特開２００４−１８５０２７公報参照）。このＯＣＢ型の液晶表示装置は、スプレイ配向からベンド配向への逆転移を防止するために、いわゆる「フラッシングレス駆動法」が提案されている。このフラッシングレス駆動法は、１フレーム期間内において黒映像信号を各画素に書き込む黒書込み期間、映像信号を各画素に書き込む映像書込み期間、各画素に書き込んだ映像信号を保持し、この期間においてバックライトを点灯する映像保持期間とから構成されている。このようなフラッシングレス駆動法を用いることにより、逆転移を起こすことなく鮮明な画像を表示することができる。

ところで、上記のような液晶表示装置においては、映像が明るいと判断された場合には、バックライト輝度を上げると共にガンマ特性を暗から明への傾きを寝かせる方向に切り換え、映像が暗いと判断された場合には、バックライト輝度を下げると共にガンマ特性を暗から明への傾きを立たせる方向に切り換えることで、よりレンジの広い範囲でのガンマ特性で映像を表現している。

この映像の明暗の判断方法については、例えば、映像１フレーム内での各画素の階調を平均した階調レベルによって判断する方法、または、各画素の階調をヒストグラムに取って最も多く存在する階調レベルによって判断する方法などがある。

これらの判断方法によって決定された階調レベルに応じてバックライト輝度を可変させる。この可変方法としては、ＰＷＭ制御によるパルス幅を可変する方法、電圧や電流を可変する方法など様ような方法が提案されている。

以上のように映像に連動してバックライト輝度を切り換えることで、最大階調、かつ、最大バックライト輝度から最低階調、かつ、最低バックライト輝度までの広い範囲で、液晶から表示される輝度が可変できるため大幅なコントラストアップを図れることができる。

また、バックライト輝度としては最大で点灯させる条件以外は、輝度を下げることとなるので、従来のように常に点灯しているバックライトに比べ電力を低減することもできる。
特開２００４−１８５０２７公報

しかしながら、映像が出力されるタイミングとバックライト輝度を切り換えるタイミングとしては、まずあるフレーム時点（例えば、「第ａフレーム期間」とする）の映像を取り込んで、第（ａ＋１）フレーム期間で上記のような平均処理やヒストグラム処理を実施し、バックライト輝度やガンマ特性を算出することとなる。

そのため、実際にバックライト輝度が切り換わるのは第（ａ＋２）フレーム期間ということとなり、２フレーム遅れて制御させることとなる。このことにより、出力される映像とバックライト輝度のずれが生じるため、バックライト輝度によるちらつきや輝度変化遅れの異常な映像が見えてしまうという問題点がある。

そこで、映像信号源から入力された映像信号を、第ａフレーム期間で取り込むと共にフレームメモリに保存する。そして、第（ａ＋１）フレーム期間にてバックライト輝度とガンマ特性を算出した後、第（ａ＋２）フレーム期間にてバックライト輝度とガンマ特性を切り換えると共にフレームメモリに保存していた映像を出力させる。

このようなフレームメモリを活用することで、映像に応じたバックライト輝度とガンマの制御を掛けることが可能となる。

ところがこのような方法であると、上記したように最低３フレーム分の映像を記憶させるフレームメモリが必要となり、コストが上昇し、液晶パネルに接続された回路基板の実装スペースの増大を招くという問題点がある。

そこで、本発明は上記問題点に鑑み、メモリ容量を削減することができると共に、映像を鮮明に表示することができる液晶表示装置を提供する。

本発明は、表示領域において縦方向に延びるｍ本の信号線と、横方向に延びるｎ本の走査線と、マトリックス状に配置された複数の画素とを有する液晶パネルと、前記液晶パネルを照明するバックライトと、前記各信号線に映像信号と非映像信号を出力するソースドライバと、前記各走査線にゲート信号を出力するゲートドライバと、前記非映像信号を前記各画素に書き込む非映像信号書き込み期間、前記映像信号を前記各画素に書き込む映像書き込み期間、前記各画素に書き込んだ前記映像信号を保持する映像保持期間の順番に構成されるように制御する第１制御部と、前記バックライトの点消灯を制御する第２制御部と、を有する液晶表示装置であって、
前記表示領域は、横方向に延びる第１ブロックから第Ｌブロック（但し、１＜Ｌ＜ｎである）に分割され、
前記第２制御部は、前記ブロック毎で、かつ、前記各ブロックの前記映像保持期間中に前記バックライトを点灯させる、液晶表示装置である。

また、本発明は、表示領域において縦方向に延びるｍ本の信号線と、横方向に延びるｎ本の走査線と、マトリックス状に配置された複数の画素とを有する液晶パネルと、前記液晶パネルを照明するバックライトと、前記各信号線に映像信号と非映像信号を出力するソースドライバと、前記各走査線にゲート信号を出力するゲートドライバと、前記非映像信号を前記各画素に書き込む非映像信号書き込み期間、前記映像信号を前記各画素に書き込む映像書き込み期間、前記各画素に書き込んだ前記映像信号を保持する映像保持期間の順番に構成されるように制御する第１制御部と、前記バックライトの点消灯を制御する第２制御部と、を有する液晶表示装置であって、
前記表示領域は、横方向に延びる第１ブロックから第Ｌブロック（但し、１＜Ｌ＜ｎである）に分割され、
前記第１制御部は、前記ブロック毎に前記非映像信号書き込み期間、前記映像書き込み期間、前記映像保持期間の順番になるように制御する、液晶表示装置である。

本発明は、表示領域において縦方向に延びるｍ本の信号線と、横方向に延びるｎ本の走査線と、マトリックス状に配置された複数の画素とを有する液晶パネルと、前記液晶パネルを照明するバックライトと、前記各信号線に映像信号と非映像信号を出力するソースドライバと、前記各走査線にゲート信号を出力するゲートドライバと、１フレーム期間において前記非映像信号を前記各画素に書き込む非映像信号書き込み期間、前記映像信号を前記各画素に書き込む映像書き込み期間、前記各画素に書き込んだ前記映像信号を保持する映像保持期間の順番に構成されるように制御する第１制御部と、前記バックライトの点消灯を制御する第２制御部と、を有する液晶表示装置であって、
前記表示領域は、横方向に延びる第１ブロックから第Ｌブロック（但し、１＜Ｌ＜ｎである）に分割され、
前記第１制御部は、
（１）前記ブロック毎に前記非映像信号書き込み期間、前記映像書き込み期間、前記映像保持期間の順番になるように制御し、
（２）第ｋブロック（但し、１＜ｋ＜Ｌである）の前記映像書き込み期間が、第（ｋ−１）ブロックの前記映像書き込み期間より所定時間遅らせるように制御する、液晶表示装置である。

以上により本発明は、ブロック毎の映像信号を格納するメモリを準備すればよく、従来よりメモリ容量を削減できる。

以下、本発明の一実施形態のＯＣＢ型の液晶表示装置について図面に基づいて説明する。

（第１の実施形態）
本発明の第１の実施形態のＯＣＢ型の液晶表示装置について図１〜図４に基づいて説明する。

（１）液晶表示装置の構成
本実施形態の液晶表示装置の構成について図１に基づいて説明する。図１はＯＣＢ型の液晶表示装置の構成を示すブロック図である。

このＯＣＢ型の液晶表示装置は、例えば、７〜９インチの液晶パネル１０、バックライト１１、ソースドライバ１２、ゲートドライバ１３、コントローラ１４、ブロックメモリ１５、入力電源１６、液晶駆動電圧発生回路１７を備えている。

液晶パネル１０は、アレイ基板と対向基板とから構成され、このアレイ基板には信号線と走査線が互いに直交するように配線され、それらの交点にＴＦＴが設けられ、また、アレイ基板と対向基板の間にＯＣＢモードの液晶が挟持されている。なお、本実施形態の液晶パネル１０は、縦方向に１〜ｍラインの信号線が形成され、横方向に１〜ｎラインの走査線が形成されているとする。例えば、ＷＶＧＡの場合には、８００本（×ＲＧＢ）×４８０本であるので、ｎ＝４８０となる。

バックライト１１は、液晶パネル１０の背面に配置されている。このバックライト１１については後から説明する。

ブロックメモリ１５は、入力される映像信号のデータを一時格納する。このブロックメモリ１５についても後から説明する。

入力電源１６は、バックライト１１、コントローラ１４及び液晶駆動電圧発生回路１７に電力を供給し、液晶駆動電圧発生回路１７は、表示用データを液晶パネル１０に表示させるタイミングに応じて、ソースドライバ１２及びゲートドライバ１３に供給する電圧を調整する。

ゲートドライバ１３は、液晶パネル１０の走査線にゲート信号を供給し、ソースドライバ１２は、液晶パネル１０の信号線に映像信号などに対応する電圧を供給する。

ソースドライバ１２は、Ｄ／Ａ変換部２３及びシフトレジスタ２４を備えている。

コントローラ１４については、後から説明する。

（２）バックライト１１の構造
次に、図３に基づいてバックライト１１の構造について説明する。

本実施形態のバックライト１１は、導光板１１１と、１０個のＬＥＤ１１２とから構成される。

図３において、導光板１１１の左端部と右端部のそれぞれに、所定間隔毎に５個のＬＥＤ１１２が埋設されている。また、左右端部に配されたＬＥＤ１１２は相対向する位置に設けられている。

上記のようなＬＥＤ１１２の配置により、導光板１１１は、横方向に延びる第１ブロック１１１ａから第５ブロック１１１ｅに分割されている。

そして、第１ブロック１１１ａに対応する２個のＬＥＤ１１２が点灯すると、この導光板１１１の第１ブロック１１１ａのみが点灯し、この点灯した第１ブロック１１１ａに対応する液晶パネル１０の映像が表示される。

上記のようにバックライト１１を５つのブロックに分けるため、それによって表示される表示領域のブロックも５つに分割される。例えば、上記のように本実施形態はＷＶＧＡであるため、次のような関係となる。

第１ブロックにおいては、第１走査線から第９６走査線に対応する表示領域が第１ブロックとなる。

第２ブロックは、第９７走査線から第１９２走査線に対応する表示領域が第２ブロックとなる。

第３ブロックは、第１９３走査線から第２８８走査線に対応する表示領域が第３ブロックとなる。

第４ブロックは、第２８９走査線から第３８４走査線に対応する表示領域が第４ブロックとなる。

第５ブロックは、第３８５走査線から第４８０走査線に対応する表示領域が第５ブロックとなる。

なお、このブロックの分け方は、４８０本の走査線を５個に均等に分割したが、これに限らず、１００、１００、８０、１００、１００本の分け方にしてもよく、さらに境目の領域にある走査線を重複させてもよい。

（３）ブロックメモリ１５の構造
ブロックメモリ１５は、従来のように１フレーム期間の映像信号を格納するものではなく、３個のメモリから構成され、各メモリに１ブロック分の映像信号が格納される。ここで１ブロック分の映像信号とは、上記したブロック毎の表示を行う映像信号を格納する。

なお、以下の説明においては、この１ブロック分の映像を格納し表示する期間を１ブロック期間という。

（４）液晶表示装置における表示動作
次に、図１を用いて、液晶表示装置におけるコントローラ１４の表示動作について説明する。

ＲＧＢデータである映像信号は、ブロックメモリ１５に一時的に蓄積されていく。

コントローラ１４は、ブロックメモリ１５に蓄積されている一つ前のブロック毎のデータを読み込み、その映像信号に対してガンマ補正処理を行なう。この補正処理については後から説明する。そして、スタートパルスにしたがって、その補正処理を行った表示用のデータを１行画素分ずつソースドライバ１２のシフトレジスタ２４に転送していく。

また、コントローラ１４は、スタートパルスにしたがって、逆転移防止のための黒色映像のデータも１行画素分ずつシフトレジスタ２４へ転送していく。

そして、コントローラ１４は、ソースドライバ１２のＤ／Ａ変換部２３に対してロードパルスを出力する。Ｄ／Ａ変換部２３は、ロードパルスが入力されたタイミングに、シフトレジスタ２４に格納されたデータを１行画素分同時に取得し、Ｄ／Ａ変換して各表示用データに対応した電圧を液晶パネル１０の信号線に出力する。

また、このとき、コントローラ１４は、ゲートドライバ１３から各走査線に出力するパルス状のゲート信号の出力タイミングを制御すると共に、液晶パネル１０の各ＴＦＴが表示用データに応答するタイミングにバックライト１１の各ＬＥＤ１１２を点灯させて、表示用データを液晶パネル１０に表示させる。

（５）コントローラ１４の構成
次に、図２に基づいてコントローラ１４における信号処理の詳細な構成について説明する。図２は、コントローラ１４の信号処理に係わるブロック図である。

図２に示すように、コントローラ１４はヒストグラム検出部３０、ブロックメモリ制御部３２、バックライト輝度算出部３４、バックライト制御部３６、ガンマ変換値算出部３８、ガンマ変換部４０、ＲＧＢ独立ガンマ部４２、ＦＲＣ処理部４４、ソースドライバ出力変換部４６とから構成される。

ヒストグラム検出部３０は、入力した１フレーム期間分の映像信号において、入力される映像信号に基づき、予め区分される、例えば１０分割される各階調範囲に含まれる画素数をカウントし、各階調範囲に含まれる画素数（画素数は画素の頻度の一例である）と対応付けたヒストグラムを生成する。この検出したヒストグラムをバックライト輝度算出部３４とガンマ変換値算出部３８に出力する。

フレームメモリ制御部３２は、フレームメモリ１５に１フレーム期間の映像信号を記憶する。

バックライト輝度算出部３４は、ヒストグラム検出部３０から入力されるヒストグラムに基づいてバックライト１１の輝度を算出するものである。例えば、ヒストグラムにおいて低い階調範囲の頻度が多い場合は、この多頻度の階調範囲に沿うようなバックライト１１の輝度、即ち通常よりも輝度を小さくし、高い階調範囲の頻度が多い場合にはバックライト１１の輝度を高くするように制御する。この算出したバックライト輝度はバックライト制御部３６に出力する。

バックライト制御部３６は、入力したバックライト輝度に基づいてバックライト１１の輝度を調整する。その調整は、発光と非発光の期間を高速に切り替えることにより輝度を変調するＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御法を用いる。よって、バックライト制御部３６からは、バックライト輝度信号に基づいてＰＷＭ制御信号を生成し、バックライト１１へ出力する。バックライト１１の輝度の調整については、上記の他に、電流量自体を制御するものであっても構わない。

ガンマ変換値算出部３８は、ヒストグラムとバックライト輝度とから、入力した映像信号のガンマ値の補正をするためのガンマ変換値を算出する。

ガンマ変換部４０は、フレームメモリ制御部３２から入力した映像信号と、ガンマ変換値算出部３８から入力したガンマ変換値に基づいて、映像信号のガンマを変更する。例えば、ヒストグラムに基づきバックライト１１の輝度を通常よりも小さくすると、本来の階調輝度に比べて輝度が低下する。そこで、映像信号を、本来の階調よりも明るい階調となるように変換する。この変換は、理想ガンマ曲線、例えば２．２乗ガンマ曲線に近づけるように変換する。

ＲＧＢ独立ガンマ部４２は、その変更されたガンマ変換に基づいてＲＧＢ独立にそれぞれ映像信号のガンマ値を補正する。この補正は、例えばＯＣＢ型の液晶のように、Ｒ，Ｇ，Ｂ個々にガンマ設定されることが望ましい場合に有効に適用される。

ＦＲＣ処理部４４は、各ＲＧＢの映像信号についてＦＲＣ（Ｆｒａｍｅ Ｒａｔｅ Ｃｏｎｔｒｏｌ）処理を行う。このＦＲＣ処理部４４は、例えば１０ビットの入力映像信号において、８ビットのソースドライバを使用し、１０ビット相当の階調表示を行う場合等に用いるものである。

ソースドライバ出力変換部４６は、ＦＲＣ処理が行われたＲＧＢの映像信号をソースドライバ１２に出力する。

（６）フラッシングレス駆動法
次に、本実施形態の液晶表示装置１０におけるフラッシングレス駆動法について説明する。

このフラッシングレス駆動法は、１フレーム期間において、例えば最初の１／４フレーム期間に非映像信号として黒映像信号を書き込む黒書込み期間と、続く１／４フレーム期間に映像信号を書き込む映像書込み期間と、その書き込んだ映像信号を２／４フレーム期間にわたり保持する映像保持期間とより順番に構成される。そして、映像保持期間においてバックライト１１の各ブロックに対応するＬＥＤ１１２を点灯させ、映像を表示させる。

このフラッシングレス駆動法であると、１フレーム期間の最初に黒映像が書き込まれることによりベンド配向からスプレイ配向への逆転移を防止することができると共に鮮明な画像を得ることができる。また、映像保持期間においてバックライト１１を点灯させるため、映像にちらつき等が起こることがない。

なお、「黒映像信号」とは、黒挿入に対応した信号であり、黒書込み期間においてはバックライト１１は点灯しないため映像としては表示されない。また、黒映像信号における黒色は、階調０の黒に限らず、それに近い階調（色）であればよい。

また、黒映像信号に代えて、黒映像信号より高い電圧値の非映像信号を用いても構わない。この場合、表示上は灰色となるがバックライト１１を消灯させておくことでコントラストへの悪影響はほとんどなく、効果的に逆転移の防止が可能となる。例えば、黒映像信号よりも高い電圧値に対応する非映像信号を用いることで、非映像信号の挿入率をより短くすることも可能となる。これにより、逆転移が生じやすい高温環境下でも高い表示輝度を得ることが可能となる。なお、この非映像信号の挿入率は、環境温度に基づいて適宜変更するように構成することも可能である。

（７）具体的な駆動方法
次に、図４に基づいて液晶表示装置の具体的な駆動方法について図４に基づいて説明する。

図４は、その具体的な表示方法を説明するための図面であり、フレーム単位毎の処理の時間的な流れを示している。横軸はフレーム期間毎の流れを示し、１フレーム期間を５個の分割期間に分割して説明している。また、横軸はブロック毎の信号の流れと、バックライト１１１のＬＥＤ１１２の点灯（ＯＮ）または消灯の状態を示し、図４においてはこれを「ＢＬ」で示している。

図４中のＡは、映像信号の取り込みとフレームメモリ１５における各メモリ１５１〜１５３のメモリの保存期間を示している。Ｂは、上記で説明したバックライト輝度算出処理とガンマ値の算出処理のために使われるデータ算出期間を示している。Ｃは、映像書き込み期間を示している。Ｄは、映像保持期間を示している。Ｅは、黒書き込み期間を示している。

（７−１）第１ブロック
まず、第１ブロックについて説明する。

第１フレーム期間の第１分割期間において、第１ブロックで表示する映像信号を取り込み、第１メモリ１５１に保存する。この保存は、第３分割期間まで行う（図４中のＡ参照）。

また、第１フレーム期間の第１分割期間と第２分割期間において、第１ブロックに対応する画素に黒書き込み信号を送り黒書き込みを行う（図４中のＥ参照）。

次に、第１フレーム期間の第２分割期間において、第１ブロックで表示する映像信号からバックライト輝度とガンマ値を算出する（図４中のＢ参照）。

次に、第１フレーム期間の第３分割期間において、上記のようにしてデータ処理した映像信号を各画素に書き込む。この書き込まれる画素は、第１ブロックの範囲に属する各画素に書き込む（図４中のＣ参照）。

次に、第１フレーム期間の第４分割期間において、上記のようにして書き込んだ映像信号を保持し、第１ブロックに対応するバックライト１１１のＬＥＤ１１２を点灯させ、画像を表示する（図４中のＤ参照）。

最後に、第１フレーム期間の第５分割期間において、第１ブロックに対応するバックライト１１１のＬＥＤ１１２を消灯させ、再び第１ブロックに対応する画素に黒書き込みを行う（図４中のＥ参照）。

（７−２）第２ブロック
次に、第２ブロックについて説明する。

第２ブロックは、第１ブロックよりも第１分割期間分遅れて第１ブロックと同様の処理が行われる。

すなわち、第１フレーム期間の第２分割期間において、映像信号を第２メモリ１５２に格納する（図４中のＡ参照）。

また、第１フレーム期間の第１分割期間から第３分割期間において、第２ブロックに対応する画素に黒書き込み信号を送り黒書き込みを行う（図４中のＥ参照）。

第１フレーム期間の第３分割期間において、同様にデータ処理を行う（図４中のＢ参照）。

第１フレーム期間の第４分割期間において、第２ブロックの画素に映像信号を書き込む（図４中のＣ参照）。

第１フレーム期間の第５分割期間において、書き込んだ映像を保持し、第２ブロックに対応するバックライト１１１のＬＥＤ１１２を点灯させる。

（７−３）第３〜５ブロック
次に、第３ブロックにおいても、第２ブロックよりも１分割期間遅れて同様の処理を行う。但し、この場合に保存するメモリは第３メモリ１５３に格納する。

次に、第４ブロックにおいても、第３ブロックよりも１分割期間遅れて同様の処理を行う。但し、この場合に第４ブロックに対応する映像信号を格納するメモリは、第１メモリ１５１に格納する。すなわち、第４ブロックにおける映像信号を格納する期間は第１フレーム期間における第４分割期間であるため、第１ブロックにおいて第１メモリ１５１に格納した映像信号は既にデータ処理され書き込まれて第１ブロックにおいては既に不要となっているため、第４ブロックの映像信号を格納していく。

次に、第５ブロックにおいても、第４ブロックより１分割期間遅れて同様の処理を行う。但し、この場合に格納するメモリは、第２ブロックの映像信号が既にデータ処理が終了しているため第２メモリ１５２に格納する。

（８）効果
以上のような駆動方法を行うと、従来のように１フレーム期間の映像信号を格納するフレームメモリが不要となり、各ブロックにおける映像信号を格納するメモリを３個準備すればよく、メモリ容量を大幅に低減することができる。

また、１フレーム期間において５つのブロックに分割し各ブロック毎にフラッシングレス駆動法を行うため、フレームの遅れによるフラッシュ現象などが発生したりすることがない。すなわち、１フレーム期間においては表示する映像信号とバックライトの輝度が一致しているため、バックライト輝度によりちらつきや輝度変化遅れの異常な映像信号を表示することがない。

（第２の実施形態）
次に、図５及び図６に基づいて第２の液晶表示装置について説明する。

（１）第１の実施形態との相違点
本実施形態と第１の実施形態の第１の相違点は、第１の実施形態ではバックライト１１をブロック毎に照明できるように５組のＬＥＤ１１２を設けたが、本実施形態では全ての領域で１度に点消灯できるようなバックライト１１を図５のように設けている。但し、表示領域については、第１の実施形態と同様に５つのブロックに分割している。

第２の相違点は、第１の実施形態では１フレーム期間全てを使って黒書き込み、映像書き込み、映像保持期間を構成していたが、本実施形態では図６に示すように、１フレーム期間の１／４のフレーム期間において第１ブロックから第５ブロックの映像信号の書き込み処理を行っている。

（２）動作内容
図６に示すように、１フレーム期間を２０の分割期間に分割している。

そして、第１ブロックにおいて、第１分割期間から第３分割期間までに映像信号を書き込み、第４分割期間以降は映像保持期間とする。

次に、第２ブロックにおいて、同様に第２分割期間から第４分割期間までに映像信号を書き込み、第５分割期間以降を映像保持期間とする。

次に、第３ブロックにおいて、第３分割期間から第５分割期間までに映像信号を書き込み、第６分割期間以降を映像保持期間とする。

次に、第４ブロックにおいて、第４分割期間から第６分割期間までに映像信号を書き込み、第７分割期間以降を映像保持期間とする。

次に、第５ブロックにおいて、第５分割期間から第７分割期間までに映像信号を書き込み、第８分割期間以降を映像保持期間とする。

最後に、前記のバックライト１１を第８分割期間以降、このフレーム期間が終了するまで点灯させる。

（３）効果
これによって、第８分割期間以降バックライト１１が点灯し、バックライト輝度を明るくすることができる。

また、第１の実施形態と同様にメモリ容量を削減することができる。

また、バックライト輝度によるちらつきや輝度変化遅れの異常な映像が表示されることがない。

（変更例）
本発明は上記各実施形態に限らず、その主旨を逸脱しない限り種々に変更することができる。

（１）変更例１
上記各実施形態では横方向に延びる領域を５つのブロックに分けて説明したが、２以上のブロックに分ければよく、１０ブロック以上例えば１５や２０ブロックに分けてもよい。

（２）変更例２
上記実施形態では、ＯＣＢ型の液晶表示装置について説明したが、本実施形態はＴＮ型、ＶＡ型、ＩＰＳ型、強誘電型、あるいは反強誘電型等の液晶表示装置においても適用することができる。

そして、これら液晶の応答速度としては、例えば５ｍ秒以下のもの、特に非映像信号書込みを行う場合にはＯＣＢ型の液晶が好適である。

（３）変更例３
上記実施形態では、上からのブロック毎に順番にフラッシングレス駆動を行ったが、これに限らず、下にブロックから順番に、また、ブロック毎にランダムにフラッシングレス駆動を行ってよい。

第１の実施形態の液晶表示装置のブロック図である。 コントローラのブロック図である。 バックライトの説明図であり、（ａ）は平面図であり、（ｂ）は側面図である。 １フレーム単位での処理の流れを示すタイミングチャートでる。 第２の実施形態のバックライトの説明図であり、（ａ）は平面図であり、（ｂ）は側面図である。 １フレーム単位での処理の流れを示すタイミングチャートでる。

符号の説明

１０ 液晶パネル
１１ バックライト
１２ ソースドライバ
１３ ゲートドライバ
１４ コントローラ
１５ ブロックメモリ
３０ ヒストグラム検出部
３２ ブロックメモリ制御部
３４ バックライト輝度算出部
３６ バックライト制御部
３８ ガンマ変換値算出部
４０ ガンマ変換部
１１１ 導光板
１１２ ＬＥＤ

Claims (8)

1. 表示領域において縦方向に延びるｍ本の信号線と、横方向に延びるｎ本の走査線と、マトリックス状に配置された複数の画素とを有する液晶パネルと、
   前記液晶パネルを照明するバックライトと、
   前記各信号線に映像信号と非映像信号を出力するソースドライバと、
   前記各走査線にゲート信号を出力するゲートドライバと、
   前記非映像信号を前記各画素に書き込む非映像信号書き込み期間、前記映像信号を前記各画素に書き込む映像書き込み期間、前記各画素に書き込んだ前記映像信号を保持する映像保持期間の順番に構成されるように制御する第１制御部と、
   前記バックライトの点消灯を制御する第２制御部と、
   を有する液晶表示装置であって、
   前記表示領域は、横方向に延びる第１ブロックから第Ｌブロック（但し、１＜Ｌ＜ｎである）に分割され、
   前記第２制御部は、前記ブロック毎で、かつ、前記各ブロックの前記映像保持期間中に前記バックライトを点灯させる、
   液晶表示装置。
2. 表示領域において縦方向に延びるｍ本の信号線と、横方向に延びるｎ本の走査線と、マトリックス状に配置された複数の画素とを有する液晶パネルと、
   前記液晶パネルを照明するバックライトと、
   前記各信号線に映像信号と非映像信号を出力するソースドライバと、
   前記各走査線にゲート信号を出力するゲートドライバと、
   前記非映像信号を前記各画素に書き込む非映像信号書き込み期間、前記映像信号を前記各画素に書き込む映像書き込み期間、前記各画素に書き込んだ前記映像信号を保持する映像保持期間の順番に構成されるように制御する第１制御部と、
   前記バックライトの点消灯を制御する第２制御部と、
   を有する液晶表示装置であって、
   前記表示領域は、横方向に延びる第１ブロックから第Ｌブロック（但し、１＜Ｌ＜ｎである）に分割され、
   前記第１制御部は、前記ブロック毎に前記非映像信号書き込み期間、前記映像書き込み期間、前記映像保持期間の順番になるように制御する、
   液晶表示装置。
3. 表示領域において縦方向に延びるｍ本の信号線と、横方向に延びるｎ本の走査線と、マトリックス状に配置された複数の画素とを有する液晶パネルと、
   前記液晶パネルを照明するバックライトと、
   前記各信号線に映像信号と非映像信号を出力するソースドライバと、
   前記各走査線にゲート信号を出力するゲートドライバと、
   １フレーム期間において前記非映像信号を前記各画素に書き込む非映像信号書き込み期間、前記映像信号を前記各画素に書き込む映像書き込み期間、前記各画素に書き込んだ前記映像信号を保持する映像保持期間の順番に構成されるように制御する第１制御部と、
   前記バックライトの点消灯を制御する第２制御部と、
   を有する液晶表示装置であって、
   前記表示領域は、横方向に延びる第１ブロックから第Ｌブロック（但し、１＜Ｌ＜ｎである）に分割され、
   前記第１制御部は、
   （１）前記ブロック毎に前記非映像信号書き込み期間、前記映像書き込み期間、前記映像保持期間の順番になるように制御し、
   （２）第ｋブロック（但し、１＜ｋ＜Ｌである）の前記映像書き込み期間が、第（ｋ−１）ブロックの前記映像書き込み期間より所定時間遅らせるように制御する、
   液晶表示装置。
4. 前記バックライトは、前記ブロック毎に光源を有し、
   前記第２制御部は、前記ブロック毎のそれぞれの前記映像保持期間においてのみ前記各光源を点灯させ、それ以外の期間において消灯させる、
   請求項３記載の液晶表示装置。
5. 前記１フレーム期間は映像書き込み期間及び前記バックライトの点灯期間からなり、
   前記第１制御部は、前記第１ブロックから前記第Ｌブロックまでの前記信号書き込み期間に、前記非映像信号及び前記映像信号を書き込み、
   前記第２制御部は、前記点灯期間内において前記第Ｌブロックの前記映像保持期間の開始と同時に、前記表示領域の前記光源を点灯させ、前記１フレーム期間の終了と同時に前記光源を消灯させる、
   請求項３記載の液晶表示装置。
6. 前記ブロック毎の前記映像信号を格納するＳ個（但し、１＜Ｓ＜Ｌである）のブロックメモリを有し、
   前記ブロックメモリに格納した前記映像信号を前記第１制御部に出力する、
   請求項１から３の少なくとも一項に記載の液晶表示装置。
7. 前記非映像信号は、黒表示に対応する信号である、
   請求項１から３の少なくとも一項に記載の液晶表示装置。
8. 前記液晶パネルは、ＯＣＢ型の液晶である、
   請求項１から３の少なくとも一項に記載の液晶表示装置。

Images