JP2009031037A - Tolerance evaluation device - Google Patents
Tolerance evaluation device Download PDFInfo
- Publication number
- JP2009031037A JP2009031037A JP2007193267A JP2007193267A JP2009031037A JP 2009031037 A JP2009031037 A JP 2009031037A JP 2007193267 A JP2007193267 A JP 2007193267A JP 2007193267 A JP2007193267 A JP 2007193267A JP 2009031037 A JP2009031037 A JP 2009031037A
- Authority
- JP
- Japan
- Prior art keywords
- electrostatic
- semiconductor element
- noise
- gun
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、半導体素子の静電気ノイズに対する耐性を評価するための耐性評価装置に関する。 The present invention relates to a tolerance evaluation apparatus for evaluating the tolerance of a semiconductor element to electrostatic noise.
半導体装置に含まれる半導体素子であるICやLSIにおいては、基準の電源電圧に対してスレッショールド電圧が決まっている。従って、外部からの外来ノイズによる誘起電圧がこのスレッショールド電圧を超えると、誤動作が発生する。 In an IC or LSI which is a semiconductor element included in a semiconductor device, a threshold voltage is determined with respect to a reference power supply voltage. Accordingly, when the induced voltage due to external noise from the outside exceeds the threshold voltage, a malfunction occurs.
しかしながら、スレッショールド電圧は、直流電圧として定められており、静電気ノイズのようなインパルス性のノイズの場合には、適用できない。また、従来のノイズ耐性評価方法では、誤動作するときの電圧レベルがあらかじめ定められているとしているものがあるが、カタログスペックで与えられている場合は、非常に少ない(例えば、特許文献1参照)。 However, the threshold voltage is determined as a DC voltage, and cannot be applied to impulsive noise such as electrostatic noise. Further, in some conventional noise tolerance evaluation methods, the voltage level at the time of malfunction is determined in advance. However, when the voltage level is given in catalog specifications, there are very few (for example, see Patent Document 1). .
一方、半導体素子が誤動作するときの電圧レベルがわかれば、特許文献1に示されるように、外来ノイズ部および半導体装置部(半導体素子および半導体素子を動作させるための配線などを含む部分)を等価回路化して、回路解析により半導体素子に印加される誘起電圧を算出し、許容値電圧と誘起電圧を比較することにより、半導体装置の誤動作評価を行うことが可能である。 On the other hand, if the voltage level when the semiconductor element malfunctions is known, as shown in Patent Document 1, the external noise part and the semiconductor device part (including the semiconductor element and wiring for operating the semiconductor element) are equivalent. It is possible to evaluate the malfunction of the semiconductor device by making a circuit, calculating the induced voltage applied to the semiconductor element by circuit analysis, and comparing the allowable voltage with the induced voltage.
また、従来の別のノイズ耐性評価方法では、正弦波またはAM変調波のノイズに対する半導体素子の測定法がある(例えば、非特許文献1参照)。この非特許文献1では、半導体素子を動作させながらノイズを印加するために、直流電源と半導体素子との間にインダクタを挿入し、正弦波またはAM変調波のノイズ発生器と半導体素子との間にキャパシタを挿入する回路が開示されている。しかし、静電気ノイズのようなインパルス性のノイズについては、述べられていない。 As another conventional noise tolerance evaluation method, there is a method for measuring a semiconductor element with respect to noise of a sine wave or an AM modulated wave (see, for example, Non-Patent Document 1). In this Non-Patent Document 1, in order to apply noise while operating a semiconductor element, an inductor is inserted between the DC power supply and the semiconductor element, and between the sine wave or AM modulated wave noise generator and the semiconductor element. A circuit for inserting a capacitor is disclosed. However, impulsive noise such as electrostatic noise is not described.
設計段階で、電磁界解析や回路解析などのマクスウェルの方程式に基づいた数値シミュレーションにより、静電気ノイズに対して半導体装置が誤動作するときの電圧レベル(以下、誤動作電圧)を算出するためには、半導体装置に含まれる半導体素子単体の誤動作電圧が必要である。 In order to calculate the voltage level (hereinafter referred to as malfunction voltage) when a semiconductor device malfunctions due to electrostatic noise by numerical simulation based on Maxwell's equations such as electromagnetic field analysis and circuit analysis at the design stage, A malfunction voltage of a single semiconductor element included in the apparatus is required.
つまり、数値シミュレーションでは、静電気ノイズを印加した場合に半導体装置に含まれる半導体素子に誘起する電圧しか計算できないので、半導体素子単体の誤動作電圧がわからなければ、誤動作の有無が判断できない。しかしながら、従来技術では、静電気ノイズのようなインパルス性のノイズに対して、半導体素子単体の誤動作電圧を測定することができない。 That is, in the numerical simulation, only the voltage induced in the semiconductor element included in the semiconductor device when electrostatic noise is applied can be calculated. Therefore, if the malfunction voltage of the semiconductor element alone is not known, the presence or absence of malfunction cannot be determined. However, the conventional technology cannot measure the malfunction voltage of a single semiconductor element against impulsive noise such as electrostatic noise.
本発明は、上記のような問題点を解決するためになされるものであり、静電気ノイズに対する半導体素子単体の誤動作電圧を実測する耐性評価装置を得ることを目的とする。 The present invention has been made to solve the above-described problems, and an object of the present invention is to obtain a tolerance evaluation apparatus that actually measures a malfunction voltage of a semiconductor element alone against electrostatic noise.
本発明に係る耐性評価装置は、評価対象である半導体素子を動作させるための動作電圧を供給する直流電源発生部と、所定方向に静電気ノイズを放射する静電ガンと、直流電源発生部から供給される動作電圧に、静電ガンから放射された静電気ノイズを重畳させて、半導体素子の電源ピンに印加させるバイアスティと、半導体素子の出力ピンに接続され、半導体素子に印加される電圧に応じて出力される論理レベル電圧値を測定する電圧計と、電圧計により測定される論理レベル電圧値の論理が反転した時点における半導体素子に印加される静電気ノイズの電圧測定をおこなうオシロスコープとを備え、測定対象である半導体素子の静電気ノイズに対する耐性を定量的に評価する耐性評価装置であって、静電ガンとバイアスティとの間に挿入され、静電ガンから放射される静電気ノイズの一部を分岐してバイアスティに供給する分岐回路と、静電ガンを覆い、静電ガンから放射された静電気ノイズのうち、分岐回路に入射されないものが外部に漏れることを防止する遮蔽部とをさらに備えるものである。 A tolerance evaluation apparatus according to the present invention is supplied from a DC power source generating unit that supplies an operating voltage for operating a semiconductor element to be evaluated, an electrostatic gun that radiates electrostatic noise in a predetermined direction, and supplied from the DC power source generating unit. Depending on the bias voltage applied to the power supply pin of the semiconductor element by superimposing the electrostatic noise radiated from the electrostatic gun on the operating voltage to be applied, and the voltage applied to the semiconductor element connected to the output pin of the semiconductor element A voltmeter that measures the output logic level voltage value, and an oscilloscope that measures the voltage of electrostatic noise applied to the semiconductor element at the time when the logic level voltage value measured by the voltmeter is inverted, A resistance evaluation device that quantitatively evaluates the resistance of semiconductor elements to be measured against electrostatic noise, and is inserted between the electrostatic gun and the bias tee. A branch circuit that branches a part of the electrostatic noise radiated from the electrostatic gun and supplies it to the bias tee, and covers the electrostatic gun and does not enter the branch circuit among the electrostatic noise radiated from the electrostatic gun. And a shielding portion for preventing leakage of objects to the outside.
本発明によれば、半導体素子に印加される静電気ノイズの電圧測定に悪影響を与えないように、静電ガンの先端部以外からの電磁放射をシールドするとともに、分岐回路の働きにより適切な大きさの静電気ノイズを測定対象である半導体素子に印加することにより、静電気ノイズに対する半導体素子単体の誤動作電圧を実測する耐性評価装置を得ることができる。 According to the present invention, in order not to adversely affect the voltage measurement of electrostatic noise applied to the semiconductor element, electromagnetic radiation from other than the tip of the electrostatic gun is shielded, and an appropriate size is achieved by the action of the branch circuit. By applying the electrostatic noise to the semiconductor element to be measured, it is possible to obtain a tolerance evaluation apparatus that actually measures the malfunction voltage of the semiconductor element alone against the electrostatic noise.
実施の形態1.
図1は、本発明の実施の形態1における半導体素子の静電気ノイズに対する耐性評価装置の構成図である。また、図2は、本発明の実施の形態1における分岐回路2の等価回路を示す図である。静電ガン1で発生し、所定方向に電磁放射される静電気ノイズは、分岐回路2で二分岐され、一方が抵抗R1経由で半導体素子7側に伝導し、他方が抵抗R2経由で静電ガン1の−側に伝導する。
Embodiment 1 FIG.
FIG. 1 is a configuration diagram of an apparatus for evaluating resistance to electrostatic noise of a semiconductor element according to Embodiment 1 of the present invention. FIG. 2 is a diagram showing an equivalent circuit of the
分岐回路2の−側は、遮蔽部に相当する電波暗室8のグラウンドに接続されている。なお、分岐回路2は、電波暗室8内にあらかじめ組み込まれている。静電ガン1の出力電圧を調整するだけでは、半導体素子7に印加する静電気ノイズが大きすぎて、半導体素子7の誤動作電圧を測定することができない場合には、分岐回路2の抵抗R1、R2の定数を変更することにより、半導体素子7に印加する静電気ノイズを小さくすることができる。
The minus side of the
分岐回路2の抵抗R1を経由してきた静電気ノイズは、バイアスティ3を経由して半導体素子7の電源ピンに印加される。バイアスティ3は、LC回路で構成され、直流電源発生部に相当する直流電源4で発生した半導体素子7の動作電圧に、分岐回路2からの静電気ノイズを重畳させて、半導体素子7の電源ピンに印加させる。半導体素子7のグラウンドピンは、直流電源4の−側、静電ガン1の−側、電波暗室8のグラウンドに接続され、静電気ノイズは、静電ガン1の−側にリターンされる。
The electrostatic noise that has passed through the resistor R 1 of the
半導体素子7は、フリップフロップを内蔵したICであり、内部のメモリをhighに固定した状態を正常とし、そのときの電圧を電圧計6で測定する。より具体的には、電圧計6は、図2に示したように、半導体素子7のメモリ情報出力ピンの電圧を測定することにより、内部メモリから出力される論理レベルの電圧値を測定する。 The semiconductor element 7 is an IC having a built-in flip-flop. A state in which the internal memory is fixed to high is normal, and the voltage at that time is measured by the voltmeter 6. More specifically, the voltmeter 6 measures the voltage value of the logic level output from the internal memory by measuring the voltage of the memory information output pin of the semiconductor element 7 as shown in FIG.
静電ガン1の出力電圧を徐々に増加させて、電圧計6で半導体素子7の内部メモリがhighからlowに変更されるときを誤動作と判断する。そこで、このときの半導体素子7の電源ピンとグラウンドピン間の静電気ノイズの電圧レベルを、オシロスコープ5で測定し、測定した電圧を誤動作電圧とする。なお、論理レベルの電圧値の反転を測定するに当たっては、lowを正常として、highに切り替わる時点を測定することも可能である。 When the output voltage of the electrostatic gun 1 is gradually increased and the internal memory of the semiconductor element 7 is changed from high to low by the voltmeter 6, it is determined as a malfunction. Therefore, the voltage level of the electrostatic noise between the power supply pin and the ground pin of the semiconductor element 7 at this time is measured with the oscilloscope 5, and the measured voltage is set as a malfunction voltage. In measuring the inversion of the voltage value of the logic level, it is also possible to measure the time point when switching to high with low being normal.
このような構成によれば、静電ガン1の先端部以外から放射される電磁波が、オシロスコープ5の測定プローブの測定精度を低下させない。これは、静電ガン1の先端部以外から放射される電磁波が、電波暗室8で遮蔽されるためである。 According to such a configuration, electromagnetic waves radiated from other than the tip of the electrostatic gun 1 do not deteriorate the measurement accuracy of the measurement probe of the oscilloscope 5. This is because electromagnetic waves radiated from other than the tip of the electrostatic gun 1 are shielded by the anechoic chamber 8.
また、静電ガン1の出力電圧を調整するだけでは、半導体素子7に印加する静電気ノイズが大きすぎて半導体素子7の誤動作電圧を測定することができない場合には、分岐回路2の抵抗R1、R2の定数を変更することにより、半導体素子7に印加する静電気ノイズを小さくすることができる。より具体的には、抵抗R1を大きくして、抵抗R2を小さくすることにより、I2をI1に比べて大きくすることができる。 If the electrostatic noise applied to the semiconductor element 7 is too large to measure the malfunction voltage of the semiconductor element 7 simply by adjusting the output voltage of the electrostatic gun 1, the resistance R1, By changing the constant of R2, static noise applied to the semiconductor element 7 can be reduced. More specifically, the resistor R1 is increased, by reducing the resistance R2, it can be made larger than the I 2 to I 1.
図3は、本発明の実施の形態1において、図1の構成の耐性評価装置における半導体素子7として、TI社製SN74LVC74ADBを用いた場合の測定結果の一例である。直流電源4の電圧は、2.7Vの場合である。静電ガン1の出力をあげていき、オシロスコープ5で測定する半導体素子7の電源ピンとグラウンドピン間の静電気ノイズの電圧レベルが92Vになった場合に、半導体素子7が誤動作することがわかった。 FIG. 3 is an example of a measurement result when SN74LVC74ADB manufactured by TI is used as the semiconductor element 7 in the tolerance evaluation apparatus having the configuration of FIG. 1 in the first embodiment of the present invention. The voltage of the DC power supply 4 is 2.7V. When the output of the electrostatic gun 1 is increased and the voltage level of electrostatic noise between the power supply pin and the ground pin of the semiconductor element 7 measured by the oscilloscope 5 becomes 92 V, it has been found that the semiconductor element 7 malfunctions.
さらに、静電気ノイズに対する半導体素子7の誤動作電圧と、電磁界解析や回路解析などのマクスウェルの方程式に基づいた数値シミュレーションで半導体装置を解析して得られた半導体素子7のグラウンドピンと電源ピン間に誘起する電圧とを比較することにより、静電気ノイズに対する半導体装置の誤動作電圧を算出することが可能である。 Furthermore, the malfunction voltage of the semiconductor element 7 with respect to electrostatic noise and induction between the ground pin and the power supply pin of the semiconductor element 7 obtained by analyzing the semiconductor device by numerical simulation based on Maxwell's equations such as electromagnetic field analysis and circuit analysis. It is possible to calculate the malfunction voltage of the semiconductor device with respect to electrostatic noise by comparing with the voltage to be applied.
以上のように、実施の形態1によれば、静電ガンの先端部以外からの電磁放射が、電波暗室でシールドされ、半導体素子に印加される静電気ノイズの電圧測定に悪影響を与えない構成を有する耐性評価装置を実現できる。さらに、静電ガンの出力を微調整するための分岐回路を設けることにより、静電気ノイズに対する半導体素子の誤動作電圧を、より高精度に測定することができる。 As described above, according to the first embodiment, the electromagnetic radiation from other than the tip of the electrostatic gun is shielded in the anechoic chamber and does not adversely affect the voltage measurement of the electrostatic noise applied to the semiconductor element. The tolerance evaluation apparatus which has can be implement | achieved. Furthermore, by providing a branch circuit for finely adjusting the output of the electrostatic gun, the malfunction voltage of the semiconductor element against electrostatic noise can be measured with higher accuracy.
さらに、このような誤動作電圧の測定結果と、半導体装置のノイズ伝搬特性を考慮して電磁界解析や回路解析などのマクスウェルの方程式に基づいて数値シミュレーションで計算した半導体素子に誘起する電圧とを比較することにより、設計段階で静電気ノイズに対する半導体装置の耐性を評価することが可能になる。 Furthermore, the measurement result of such malfunction voltage is compared with the voltage induced in the semiconductor element calculated by numerical simulation based on Maxwell's equations such as electromagnetic field analysis and circuit analysis considering the noise propagation characteristics of the semiconductor device. By doing so, it becomes possible to evaluate the tolerance of the semiconductor device against electrostatic noise at the design stage.
実施の形態2.
本実施の形態2では、遮蔽部として、先の実施の形態1の図2で説明したような電波暗室8の代わりに、シールドボックス9を用いる場合について説明する。図4は、本発明の実施の形態2における分岐回路2の等価回路を示す図である。静電ガン1で発生する静電気ノイズは、先の実施の形態1と同様に、分岐回路2で二分岐され、一方が抵抗R1経由で半導体素子7側に伝導し、他方が抵抗R2経由で静電ガン1の−側に伝導する。
In the second embodiment, a case will be described in which a shield box 9 is used as a shielding portion instead of the anechoic chamber 8 as described in FIG. 2 of the first embodiment. FIG. 4 is a diagram showing an equivalent circuit of the
ただし、本実施の形態2では、分岐回路2が、シールドボックス9の外側に設置されている。さらに、このシールドボックス9は、静電ガン1の先端部が分岐回路2に接続できるように開口を有し、静電ガン1の−側のケーブルを外側に出すための開口も有している。
However, in the second embodiment, the
さらに、本実施の形態2では、新たにグラウンド板10をさらに備えており、静電ガン1の−側、直流電源4の−側、半導体素子7のグラウンドピン、およびシールドボックス9がこのグラウンド板10に接続されている。 Further, in the second embodiment, a ground plate 10 is further provided, and the negative side of the electrostatic gun 1, the negative side of the DC power supply 4, the ground pin of the semiconductor element 7, and the shield box 9 are the ground plate. 10 is connected.
このような構成によれば、静電ガン1の先端部以外から放射される電磁波が、オシロスコープ5の測定プローブの測定精度を低下させない。これは、静電ガン1の先端部以外から放射される電磁波が、シールドボックス9で遮蔽されるためである。 According to such a configuration, electromagnetic waves radiated from other than the tip of the electrostatic gun 1 do not deteriorate the measurement accuracy of the measurement probe of the oscilloscope 5. This is because electromagnetic waves radiated from other than the tip of the electrostatic gun 1 are shielded by the shield box 9.
また、静電ガン1の出力電圧を調整するだけでは、半導体素子7に印加する静電気ノイズが大きすぎて半導体素子7の誤動作電圧が測定することができない場合には、分岐回路2の抵抗R1とR2の定数を変更することにより、半導体素子7に印加する静電気ノイズを小さくすることができる。より具体的には、抵抗R1を大きくして、抵抗R2を小さくすることにより、I2をI1に比べて大きくすることができる。
If the electrostatic noise applied to the semiconductor element 7 is too large to measure the malfunction voltage of the semiconductor element 7 simply by adjusting the output voltage of the electrostatic gun 1, the resistance R1 of the
さらに、電波暗室8の代わりに、シールドボックス9およびグラウンド板10を用いた構成を備えることにより、電波暗室8のような大規模な施設がなくても、低コストで静電気ノイズの耐性評価装置を構築することが可能になる。 Furthermore, by providing a configuration using the shield box 9 and the ground plate 10 instead of the anechoic chamber 8, even if there is no large-scale facility such as the anechoic chamber 8, an electrostatic noise resistance evaluation apparatus can be provided at low cost. It becomes possible to build.
以上のように、実施の形態2によれば、静電ガンの先端部以外からの電磁放射が、シールドボックスでシールドされ、半導体素子に印加される静電気ノイズの電圧測定に悪影響を与えない構成を有する耐性評価装置を実現できる。さらに、静電ガンの出力を微調整するための分岐回路を設けることにより、静電気ノイズに対する半導体素子の誤動作電圧を、より高精度に測定することができる。 As described above, according to the second embodiment, a configuration in which electromagnetic radiation from other than the tip of the electrostatic gun is shielded by the shield box and does not adversely affect the voltage measurement of electrostatic noise applied to the semiconductor element. The tolerance evaluation apparatus which has can be implement | achieved. Furthermore, by providing a branch circuit for finely adjusting the output of the electrostatic gun, the malfunction voltage of the semiconductor element against electrostatic noise can be measured with higher accuracy.
さらに、このような誤動作電圧の測定結果と、半導体装置のノイズ伝搬特性を考慮して電磁界解析や回路解析などのマクスウェルの方程式に基づいて数値シミュレーションで計算した半導体素子に誘起する電圧とを比較することにより、設計段階で静電気ノイズに対する半導体装置の耐性を評価することが可能になる。 Furthermore, the measurement result of such malfunction voltage is compared with the voltage induced in the semiconductor element calculated by numerical simulation based on Maxwell's equations such as electromagnetic field analysis and circuit analysis considering the noise propagation characteristics of the semiconductor device. By doing so, it becomes possible to evaluate the tolerance of the semiconductor device against electrostatic noise at the design stage.
さらに、電波暗室の代わりに、シールドボックスおよびグラウンド板を用いた構成により耐性評価装置を実現できることから、より低コスト化を図った耐性評価装置を得ることが可能となる。 Furthermore, since the tolerance evaluation device can be realized by a configuration using a shield box and a ground plate instead of the anechoic chamber, it is possible to obtain a tolerance evaluation device with further cost reduction.
1 静電ガン、2 分岐回路、3 バイアスティ、4 直流電源(直流電源発生部)、5 オシロスコープ、6 電圧計、7 半導体素子、8 電波暗室(遮蔽部)、9 シールドボックス(遮蔽部)、10 グラウンド板。 1 electrostatic gun, 2 branch circuit, 3 bias tee, 4 DC power supply (DC power generation part), 5 oscilloscope, 6 voltmeter, 7 semiconductor element, 8 anechoic chamber (shielding part), 9 shield box (shielding part), 10 Ground board.
Claims (3)
所定方向に静電気ノイズを放射する静電ガンと、
前記直流電源発生部から供給される前記動作電圧に、前記静電ガンから放射された前記静電気ノイズを重畳させて、前記半導体素子の電源ピンに印加させるバイアスティと、
前記半導体素子の出力ピンに接続され、前記半導体素子に印加される電圧に応じて出力される論理レベル電圧値を測定する電圧計と、
前記電圧計により測定される前記論理レベル電圧値の論理が反転した時点における前記半導体素子に印加される静電気ノイズの電圧測定をおこなうオシロスコープと
を備え、測定対象である前記半導体素子の静電気ノイズに対する耐性を定量的に評価する耐性評価装置であって、
前記静電ガンと前記バイアスティとの間に挿入され、前記静電ガンから放射される静電気ノイズの一部を分岐して前記バイアスティに供給する分岐回路と、
前記静電ガンを覆い、前記静電ガンから放射された静電気ノイズのうち、前記分岐回路に入射されないものが外部に漏れることを防止する遮蔽部と
をさらに備えたことを特徴とする耐性評価装置。 A direct-current power generator that supplies an operating voltage for operating the semiconductor element to be evaluated;
An electrostatic gun that emits electrostatic noise in a predetermined direction;
A bias tee that is applied to the power supply pin of the semiconductor element by superimposing the electrostatic noise radiated from the electrostatic gun on the operating voltage supplied from the DC power supply unit,
A voltmeter connected to an output pin of the semiconductor element and measuring a logic level voltage value output in accordance with a voltage applied to the semiconductor element;
An oscilloscope that performs voltage measurement of electrostatic noise applied to the semiconductor element at the time when the logic of the logic level voltage value measured by the voltmeter is inverted, and is resistant to electrostatic noise of the semiconductor element to be measured A resistance evaluation device for quantitatively evaluating
A branch circuit that is inserted between the electrostatic gun and the bias tee and branches a part of electrostatic noise radiated from the electrostatic gun to supply the bias tee;
A resistance evaluation apparatus, further comprising: a shielding portion that covers the electrostatic gun and prevents leakage of electrostatic noise radiated from the electrostatic gun that is not incident on the branch circuit to the outside. .
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193267A JP2009031037A (en) | 2007-07-25 | 2007-07-25 | Tolerance evaluation device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007193267A JP2009031037A (en) | 2007-07-25 | 2007-07-25 | Tolerance evaluation device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009031037A true JP2009031037A (en) | 2009-02-12 |
Family
ID=40401713
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007193267A Pending JP2009031037A (en) | 2007-07-25 | 2007-07-25 | Tolerance evaluation device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009031037A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019537268A (en) * | 2016-11-24 | 2019-12-19 | ムラタ インテグレイテッド パッシブ ソリューションズ | Integrated electronic components suitable for broadband bias |
-
2007
- 2007-07-25 JP JP2007193267A patent/JP2009031037A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019537268A (en) * | 2016-11-24 | 2019-12-19 | ムラタ インテグレイテッド パッシブ ソリューションズ | Integrated electronic components suitable for broadband bias |
JP7033592B2 (en) | 2016-11-24 | 2022-03-10 | ムラタ インテグレイテッド パッシブ ソリューションズ | Integrated electronic components suitable for wideband bias |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Baudry et al. | Applications of the near-field techniques in EMC investigations | |
US9709625B2 (en) | Measuring power consumption in an integrated circuit | |
Yousaf et al. | Efficient circuit and an em model of an electrostatic discharge generator | |
Cho et al. | Assessment of integrated circuits emissions with an equivalent dipole-moment method | |
Yousaf et al. | System level esd coupling analysis using coupling transfer impedance function | |
Yang et al. | Field-circuit co-simulation method for electrostatic discharge investigation in electronic products | |
JP2009031037A (en) | Tolerance evaluation device | |
Jin et al. | Conducted-emission modeling for a high-speed ECL clock buffer | |
Lee et al. | A study of a measurement and simulation method on ESD noise causing soft-errors by disturbing signals | |
JP2009210322A (en) | Semiconductor evaluation device | |
Ishibashi et al. | Black-Box DC-DC integrated circuit modeling towards design for EMC in automotive electronics | |
Demakov et al. | Research of radiated emissions of a microcontroller using various power supplies | |
JP2006234803A (en) | Noise injection device for printed circuit board | |
Liu et al. | The far-field estimation for microstrip line based on near-field scanning | |
Yousaf et al. | Design and Rapid Assessment of Efficient On-Chip ESD Protection Strategy | |
Yousaf et al. | System Level ESD Analysis-A Comprehensive Review II on ESD Coupling Analysis Techniques | |
Kam et al. | On different approaches to combine cable information into near-field data for radiated-field estimation | |
Soares et al. | Conducted EMI susceptibility analysis of a COTS processor as function of thermal cycling and overvoltage stresses | |
Righter et al. | A Look at the New ANSI/ESDA/JEDEC JS-002 CDM Test Standard | |
Hu et al. | Application of chip-level EMC in automotive product design | |
Thalmeier et al. | EMC studies for the vertex detector of the Belle II experiment | |
Li et al. | A novel characterization method of the radiation emission for electromagnetic compatibility | |
Diénot | Effects of thermal aggressions on susceptibility responses and immunity figures of PWM patterns | |
Langer et al. | Determining the Emission of a Device from the Near Field of an IC | |
Benfica et al. | Configurable platform for IC combined tests of total-ionizing dose radiation and electromagnetic immunity |