JP2009021515A - Semiconductor device, and manufacturing method of semiconductor device - Google Patents

Semiconductor device, and manufacturing method of semiconductor device Download PDF

Info

Publication number
JP2009021515A
JP2009021515A JP2007184674A JP2007184674A JP2009021515A JP 2009021515 A JP2009021515 A JP 2009021515A JP 2007184674 A JP2007184674 A JP 2007184674A JP 2007184674 A JP2007184674 A JP 2007184674A JP 2009021515 A JP2009021515 A JP 2009021515A
Authority
JP
Japan
Prior art keywords
layer
stress layer
compressive stress
metal
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007184674A
Other languages
Japanese (ja)
Inventor
Masahiko Kubo
昌彦 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2007184674A priority Critical patent/JP2009021515A/en
Publication of JP2009021515A publication Critical patent/JP2009021515A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Bipolar Transistors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device and a manufacturing method thereof, which can control mobility and further characteristics thereof by controlling a stress loaded on an operational region very simply. <P>SOLUTION: A tensile stress layer for making a tensile stress act on the operational region is so formed above a semiconductor substrate as to cover the operational region. Further, a compressive stress layer for making a compressive stress act on the operational region is so formed above the semiconductor substrate and above or below the tensile stress layer as to cover the operational region. Then a metal layer is so formed as to adjoin at least one of the compressive stress layer and the tensile stress layer, and further, by applying heat treatment, metal elements in the metal layer are diffused into at least one of the compressive stress layer and the tensile stress layer, to form a metal region independently subtending in the layers. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、ＭＯＳトランジスタ及びバイポーラトランジスタなどの単機能の半導体装置、及びその製造方法に関する。   The present invention relates to a single-function semiconductor device such as a MOS transistor and a bipolar transistor, and a method for manufacturing the same.

半導体集積回路装置などにおいてはＤＲＡＭの大容量化を始めとしてシステムオンシリコン等、トランジスタセルサイズの微細化及び多層配線化が絶え間なく進行している。然るに、微細化、多層配線化が進む反面、トランジスタを含む素子の信頼性の確保が益々困難となってきている。   2. Description of the Related Art In semiconductor integrated circuit devices and the like, transistor cell size miniaturization and multilayer wiring are constantly progressing, such as system-on-silicon, as well as increasing the capacity of DRAMs. However, while miniaturization and multilayer wiring have progressed, it has become increasingly difficult to ensure the reliability of elements including transistors.

このような中で、窒化シリコン（ＳｉＮ）層間膜の応力を利用して、チャネル部の応力を変化させ、電流駆動能力を向上させる技術がある。これは、チャネル部を構成するシリコン基板のバンド構造が前記応力によって変化し、キャリアの実効質量が変化して移動度が変化するためと考えられている。   Under such circumstances, there is a technique for improving the current driving capability by changing the stress of the channel portion by utilizing the stress of the silicon nitride (SiN) interlayer film. This is presumably because the band structure of the silicon substrate constituting the channel portion changes due to the stress, the effective mass of the carrier changes, and the mobility changes.

例えば、Ｎチャネル型トランジスタの電流駆動能力は、引張応力を持つ窒化シリコン（ＳｉＮ）膜を形成することで向上することが知られている。一方、圧縮応力を持つ窒化シリコン（ＳｉＮ）膜を形成することで劣化することが知られている。また、Ｐチャネル型トランジスタの電流駆動能力は、圧縮応力を持つ窒化シリコン（ＳｉＮ）膜を形成することで向上することが知られている。一方、引張応力を持つ窒化シリコン（ＳｉＮ）膜を形成することで劣化することが知られている。このように、圧縮応力膜、引張応力膜ともに、Ｐチャネル型のトランジスタ、Ｎチャネル型のトランジスタについて、共にトレードオフの関係にある。   For example, it is known that the current drive capability of an N-channel transistor is improved by forming a silicon nitride (SiN) film having a tensile stress. On the other hand, it is known to deteriorate by forming a silicon nitride (SiN) film having compressive stress. In addition, it is known that the current driving capability of a P-channel transistor is improved by forming a silicon nitride (SiN) film having a compressive stress. On the other hand, it is known to deteriorate by forming a silicon nitride (SiN) film having a tensile stress. As described above, both the compressive stress film and the tensile stress film have a trade-off relationship between the P-channel transistor and the N-channel transistor.

一方、例えば、ＭＯＳ型半導体装置の場合、上述した応力がチャネル部に負荷されることによってキャリアの移動度が低下すると、ｇｍ特性（相互コンダクタンス）が劣化してしまうという問題がある。また、キャリアの移動度が高くなり過ぎると、高周波数領域での歪み特性が劣化するようになる。したがって、キャリアの移動度を適切な範囲内に設定することが上記ＭＯＳ型半導体装置の特性上重要となってくる。   On the other hand, for example, in the case of a MOS type semiconductor device, there is a problem that the gm characteristic (mutual conductance) is deteriorated when the mobility of the carrier is lowered due to the stress applied to the channel portion. Also, if the carrier mobility becomes too high, the distortion characteristics in the high frequency region will deteriorate. Therefore, setting the carrier mobility within an appropriate range is important in terms of the characteristics of the MOS semiconductor device.

また、バイポーラトランジスタの場合、動作部であるベース部分のバンド構造が変化することによって、例えば、キャリア（電子）の移動度が最適な範囲に設定されることにより、キャリア（電子）の注入効率を上げて、遮断周波数（ｆＴ）及び電流増幅率（ｈＦＥ）を高いベースキャリア濃度を維持したまま向上させることができるので、雑音特性（ＮＦ）の劣化を抑制することができる。したがって、上記バイポーラトランジスタの場合においても、キャリアの移動度を適切な範囲内に設定することが特性上重要となってくる。   In the case of a bipolar transistor, the carrier (electron) injection efficiency is improved by changing the band structure of the base part, which is the operating part, for example, by setting the carrier (electron) mobility within an optimum range. As a result, the cutoff frequency (fT) and the current amplification factor (hFE) can be improved while maintaining a high base carrier concentration, so that deterioration of noise characteristics (NF) can be suppressed. Therefore, even in the case of the bipolar transistor, it is important in terms of characteristics to set the carrier mobility within an appropriate range.

しかしながら、上述した窒化シリコン膜からの応力を利用したのみでは、半導体装置の動作領域におけるキャリアの移動度を適切な範囲に設定することが困難である。このような状況に鑑みて、特許文献１では、トランジスタの上方において、応力の異なる複数の層を形成し、各層の応力に応じてそれぞれの厚さを制御し、前記トランジスタの動作領域に負荷される応力が最適な範囲となるようにしている。   However, it is difficult to set the carrier mobility in the operating region of the semiconductor device within an appropriate range only by using the stress from the silicon nitride film described above. In view of such a situation, in Patent Document 1, a plurality of layers having different stresses are formed above a transistor, the thicknesses of each layer are controlled according to the stress of each layer, and the operation region of the transistor is loaded. The stress is within the optimum range.

しかしながら、特許文献１に記載の方法では、層形成時点でトランジスタの動作領域に負荷される応力の大きさが決定されてしまうため、その後の半導体装置製造プロセスにおける熱負荷などによって、引張応力層及び圧縮応力層中の応力状態が変化してしまう場合がある。したがって、当初設定した応力がトランジスタの動作領域に負荷されず、前記トランジスタは当初設定していた移動度、すなわち動作特性を呈しない場合がある。
特開２００６−８０１６１号公報 However, in the method described in Patent Document 1, since the magnitude of the stress applied to the operation region of the transistor at the time of forming the layer is determined, the tensile stress layer and the The stress state in the compressive stress layer may change. Therefore, the initially set stress is not applied to the operation region of the transistor, and the transistor may not exhibit the initially set mobility, that is, the operation characteristics.
JP 2006-80161 A

本発明は、極めて簡易に動作領域に負荷される応力を制御して、その移動度、さらには特性を制御しうる半導体装置及びその製造方法を提供することを目的とする。   It is an object of the present invention to provide a semiconductor device and a method for manufacturing the same that can control stress applied to an operation region very easily to control mobility and characteristics of the semiconductor device.

本発明の一態様は、所定の動作領域を有する半導体基板と、前記半導体基板の上方であって、前記動作領域を被覆するようにして形成された、前記動作領域に対して引張応力を作用させるための引張応力層と、前記半導体基板の上方であって、前記引張応力層の上方または下方に前記動作領域を被覆するようにして形成された、前記動作領域に対して圧縮応力を作用させるための圧縮応力層とを具え、前記引張応力層及び前記圧縮応力層の少なくとも一方の層には金属領域が内在することを特徴とする、半導体装置に関する。   According to one embodiment of the present invention, a semiconductor substrate having a predetermined operation region, and a tensile stress is applied to the operation region, which is formed above the semiconductor substrate and covers the operation region. A tensile stress layer for applying a compressive stress to the operating region formed so as to cover the operating region above or below the tensile stress layer and above the semiconductor substrate. The present invention relates to a semiconductor device characterized in that a metal region is present in at least one of the tensile stress layer and the compressive stress layer.

また、本発明の一態様は、所定の動作領域を有する半導体基板を準備する工程と、前記半導体基板の上方であって、前記動作領域を被覆するようにして、前記動作領域に対して引張応力を作用させるための引張応力層を形成する工程と、前記半導体基板の上方であって、前記引張応力層を形成する工程より前または後に、前記引張応力層の上方または下方に前記動作領域を被覆するようにして、前記動作領域に対して圧縮応力を作用させるための圧縮応力層を形成する工程と、前記引張応力層及び圧縮応力層の少なくとも一方に隣接するようにして金属層を形成し、加熱処理を施して、前記金属層中の金属元素を前記引張応力層及びは前記圧縮応力層の少なくとも一方内に拡散させて、前記引張応力層及び前記圧縮応力層の少なくとも一方内に独立して内在する金属領域を形成する工程と、を具えることを特徴とする、半導体装置の製造方法に関する。   According to another embodiment of the present invention, there is provided a step of preparing a semiconductor substrate having a predetermined operation region, and a tensile stress on the operation region so as to cover the operation region above the semiconductor substrate. Forming the tensile stress layer for applying the stress, and covering the operating region above or below the tensile stress layer above or below the semiconductor substrate and before or after the step of forming the tensile stress layer. And forming a compressive stress layer for applying a compressive stress to the operating region, and forming a metal layer adjacent to at least one of the tensile stress layer and the compressive stress layer, Heat treatment is performed to diffuse the metal element in the metal layer into at least one of the tensile stress layer and the compressive stress layer, and to within at least one of the tensile stress layer and the compressive stress layer. Forming a metal region underlying independently, characterized in that it comprises a method of manufacturing a semiconductor device.

上記態様によれば、極めて簡易に動作領域に負荷される応力を制御して、その移動度、さらには特性を制御しうる半導体装置及びその製造方法を提供することができる。   According to the above aspect, it is possible to provide a semiconductor device and a method for manufacturing the same that can control stress applied to an operation region very easily and control mobility and characteristics thereof.

以下、本発明の具体的な実施形態について説明する。   Hereinafter, specific embodiments of the present invention will be described.

（第１の実施形態：ＭＯＳ型トランジスタ）
図１は、第１の実施形態における半導体装置の一例を示す構成図である。 (First embodiment: MOS transistor)
FIG. 1 is a configuration diagram illustrating an example of a semiconductor device according to the first embodiment.

図１に示す半導体装置１０は、シリコン半導体基板１１と、この半導体基板１１上に形成されたゲート酸化膜１２と、この上方に形成されたゲート電極１３とを具えている。なお、シリコン半導体基板１１の表面にはゲート電極１３をマスクとして例えばリンイオンが注入され、ソース領域１１Ａ及びドレイン領域１１Ｂが形成されている。この場合、ゲート電極１３の直下であって、ソース領域１１Ａ及びドレイン領域１１Ｂの間には、半導体装置１０の動作領域であるチャネル領域１１Ｃが形成される。その結果、半導体装置１０は、ＭＯＳ型トランジスタを構成する。   A semiconductor device 10 shown in FIG. 1 includes a silicon semiconductor substrate 11, a gate oxide film 12 formed on the semiconductor substrate 11, and a gate electrode 13 formed thereon. For example, phosphorus ions are implanted into the surface of the silicon semiconductor substrate 11 using the gate electrode 13 as a mask, thereby forming a source region 11A and a drain region 11B. In this case, a channel region 11C that is an operation region of the semiconductor device 10 is formed immediately below the gate electrode 13 and between the source region 11A and the drain region 11B. As a result, the semiconductor device 10 constitutes a MOS transistor.

また、ゲート酸化膜１２上には、引張応力層１４がチャネル領域１１Ｃ上に位置するゲート電極１３を覆うようにして形成され、引張応力層１４上には圧縮応力層１５が形成されている。さらに、圧縮応力層１５上には金属層１６が形成されている。引張応力層１４はチャネル領域１１Ｃに対して引張応力を負荷するものであり、圧縮応力層１５はチャネル領域１１Ｃに対して圧縮応力を負荷するものである。したがって、チャネル領域１１Ｃでは、前記引張応力及び前記圧縮応力がバランスして、所定の応力が負荷されるようになり、それに伴ってバンド構造が変化するようになる。その結果、キャリアの実効質量が変化して、その移動度が変化し、半導体装置１０の特性変化を生じさせる。   A tensile stress layer 14 is formed on the gate oxide film 12 so as to cover the gate electrode 13 located on the channel region 11C, and a compressive stress layer 15 is formed on the tensile stress layer 14. Further, a metal layer 16 is formed on the compressive stress layer 15. The tensile stress layer 14 applies a tensile stress to the channel region 11C, and the compressive stress layer 15 applies a compressive stress to the channel region 11C. Therefore, in the channel region 11C, the tensile stress and the compressive stress are balanced and a predetermined stress is applied, and the band structure changes accordingly. As a result, the effective mass of the carrier changes, the mobility changes, and the characteristics of the semiconductor device 10 change.

なお、圧縮応力層１５中には、互いに独立して存在する金属領域１５Ａが存在する。このため、圧縮応力層１５は、単一の層から構成された場合よりも、生成する圧縮応力の大きさが低減する。なお、金属領域１５Ａは、以下に説明するように、金属層１６中の金属元素が圧縮応力層１５中に熱拡散して形成されたものである。したがって、前記熱拡散の度合いを適宜制御することによって、その大きさ及び含有量などを適宜に制御することができ、圧縮応力層１５中の圧縮応力を適宜に緩和することができる。   In the compressive stress layer 15, there are metal regions 15A that exist independently of each other. For this reason, the magnitude of the compressive stress generated in the compressive stress layer 15 is reduced as compared with the case where the compressive stress layer 15 is configured from a single layer. The metal region 15A is formed by thermally diffusing the metal element in the metal layer 16 into the compressive stress layer 15 as described below. Therefore, by appropriately controlling the degree of thermal diffusion, the size and content can be appropriately controlled, and the compressive stress in the compressive stress layer 15 can be moderated appropriately.

また、本例では特に図示しないが、金属層１６はパターニングされて配線パターンを構成する。すなわち、図１に示すようなアセンブリを形成した後も、前記アセンブリは、目的とする半導体装置を得るために種々の工程に付されることになる。   Although not particularly shown in this example, the metal layer 16 is patterned to form a wiring pattern. That is, even after the assembly as shown in FIG. 1 is formed, the assembly is subjected to various processes in order to obtain a target semiconductor device.

したがって、引張応力層１４及び圧縮応力層１５を、半導体装置１０のチャネル領域１１Ｃにおける移動度が目的の値となるように形成しても、引張応力層１４及び圧縮応力層１５が上記工程を経ることによって、その層中における応力が変化してしまい、チャネル領域１１Ｃの移動度が当初の設計値からずれてしまう場合がある。   Therefore, even if the tensile stress layer 14 and the compressive stress layer 15 are formed so that the mobility in the channel region 11C of the semiconductor device 10 becomes a target value, the tensile stress layer 14 and the compressive stress layer 15 undergo the above-described steps. As a result, the stress in the layer changes, and the mobility of the channel region 11C may deviate from the original design value.

しかしながら、本実施形態では、上述のような工程が終了した後に、上述した熱拡散を行い、圧縮応力層１５中に金属領域１５Ａを形成し、その層中の応力を調整（緩和）するようにしている。したがって、上記熱拡散を利用した金属領域１５Ａの形成によって、半導体装置１０を完成した後に、最終的に圧縮応力層１５中の応力を調整（緩和）し、チャネル領域１１Ｃに負荷される応力を調整できるようにしているので、チャネル領域１１Ｃにおいて、当初設計値通りの移動度を実現することができる。   However, in this embodiment, after the above-described steps are completed, the above-described thermal diffusion is performed to form the metal region 15A in the compressive stress layer 15, and the stress in the layer is adjusted (relaxed). ing. Therefore, after the semiconductor device 10 is completed by forming the metal region 15A using the thermal diffusion, the stress in the compressive stress layer 15 is finally adjusted (relaxed) to adjust the stress applied to the channel region 11C. As a result, the mobility as originally designed can be achieved in the channel region 11C.

引張応力層１４は、金属層１６からの金属元素の拡散によって金属領域１５Ａを形成する必要がないので、前記金属元素が拡散しないような窒化シリコンや酸化シリコンなどから構成することができる。また、圧縮応力層１５は、上述した金属元素の拡散によって金属領域１５Ａを形成する必要があるので、前記金属元素が拡散しやすいポリシリコン、単結晶シリコン及びアモルファスシリコンなどから構成することができる。   Since the tensile stress layer 14 does not need to form the metal region 15A by the diffusion of the metal element from the metal layer 16, it can be made of silicon nitride, silicon oxide or the like that does not diffuse the metal element. Further, since the compressive stress layer 15 needs to form the metal region 15A by the diffusion of the metal element described above, the compressive stress layer 15 can be made of polysilicon, single crystal silicon, amorphous silicon or the like in which the metal element is easily diffused.

なお、窒化シリコンから所定の層を形成した場合においても、その形成条件（例えば層形成温度など）を変化させることにより、前記層中には引張応力が生じる場合もあれば、圧縮応力が生じる場合もある。同様に、ポリシリコンから所定の層を形成した場合においても、その形成条件（例えば層形成温度など）を変化させることにより、前記層中には引張応力が生じる場合もあれば、圧縮応力が生じる場合もある。したがって、上記材料の選択は、あくまで金属元素の拡散に基づいたものであって、生成される応力の種類（圧縮又は引張）に基づくものではない。   Even when a predetermined layer is formed from silicon nitride, a tensile stress may be generated in the layer or a compressive stress may be generated in the layer by changing the formation conditions (for example, the layer formation temperature). There is also. Similarly, even when a predetermined layer is formed from polysilicon, a tensile stress may be generated in the layer or a compressive stress may be generated in the layer by changing the formation conditions (for example, the layer formation temperature). In some cases. Therefore, the selection of the material is based solely on the diffusion of the metal element, and is not based on the type of stress generated (compression or tension).

また、上述した、窒化シリコン及びポリシリコンなどはシリコン系の材料であり、半導体装置の製造工程において使用する材料系であるので、余分な材料系を使用することによる製造工程の煩雑化及びそれに伴うコスト増を避けることができる。   In addition, since silicon nitride, polysilicon, and the like described above are silicon-based materials and are material systems used in the manufacturing process of a semiconductor device, the manufacturing process becomes complicated due to the use of an extra material system, and accompanying this. Cost increase can be avoided.

金属層１６は、例えばアルミニウム単体及びアルミニウム合金などから構成することができるが、これらに限定されるものではない。例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）及びパラジウム（Ｐｄ）やこれらの合金などから構成することができる。したがって、圧縮応力層１５中には、金属層１６を構成する前述したアルミニウムなどの金属からなる金属領域１５Ａが形成されることになる。なお、金属層１６は単独の金属材料から構成することもできるが、複数の金属材料から構成することもできる。   The metal layer 16 can be composed of, for example, aluminum alone or an aluminum alloy, but is not limited thereto. For example, it can be composed of copper (Cu), nickel (Ni), tantalum (Ta), cobalt (Co), palladium (Pd), and alloys thereof. Therefore, in the compressive stress layer 15, a metal region 15 </ b> A made of a metal such as aluminum described above that forms the metal layer 16 is formed. The metal layer 16 can be composed of a single metal material, but can also be composed of a plurality of metal materials.

但し、特に圧縮応力層１５をポリシリコンから構成する場合、金属層１６をアルミニウム単体及びアルミニウム合金を含むように構成し、その内部にアルミニウムを含む金属領域１５Ａを形成するようにすることによって、圧縮応力層１５内の圧縮応力の緩和をより効果的に行うことができるようになる。   However, in particular, when the compressive stress layer 15 is made of polysilicon, the metal layer 16 is constituted so as to contain aluminum alone and an aluminum alloy, and a metal region 15A containing aluminum is formed therein, thereby compressing the metal layer 16. The compressive stress in the stress layer 15 can be relaxed more effectively.

本実施形態では、圧縮応力層１５中に例えばアルミニウムを含む金属領域１５Ａが形成されているので、圧縮応力層１５中に圧縮応力が緩和され、その結果、チャネル領域１１Ｃにはより大きな引張応力が負荷されるようになる。このため、キャリアのチャネル領域１１Ｃでの移動度が向上するようになる。なお、圧力緩和によって移動度が向上するか低下するかに関しては、半導体装置１０の全体的な構成や材料組成に依存して決定される。   In this embodiment, since the metal region 15A containing, for example, aluminum is formed in the compressive stress layer 15, the compressive stress is relaxed in the compressive stress layer 15, and as a result, a larger tensile stress is applied to the channel region 11C. It becomes loaded. For this reason, the mobility of the carrier in the channel region 11C is improved. Note that whether the mobility is improved or decreased by pressure relaxation is determined depending on the overall configuration and material composition of the semiconductor device 10.

次に、本実施形態における半導体装置の製造方法について説明する。図２及び図３は、前記製造方法を説明するための工程図である。   Next, a method for manufacturing a semiconductor device in the present embodiment will be described. 2 and 3 are process diagrams for explaining the manufacturing method.

最初に、図２に示すように、シリコン半導体基板１１を準備し、このシリコン半導体基板１１に対して熱酸化を施し、ゲート酸化膜１２を形成する。次いで、ＣＶＤ法などの成膜技術及びフォトリソグラフィ技術を用いることによって、ゲート酸化膜１２上にゲート電極１３を形成する。次いで、シリコン半導体基板１１の表面に、ゲート電極１３をマスクとして例えばリンイオンを注入し、ソース領域１１Ａ及びドレイン領域１１Ｂを形成する。   First, as shown in FIG. 2, a silicon semiconductor substrate 11 is prepared, and the silicon semiconductor substrate 11 is subjected to thermal oxidation to form a gate oxide film 12. Next, the gate electrode 13 is formed on the gate oxide film 12 by using a film forming technique such as a CVD method and a photolithography technique. Next, for example, phosphorus ions are implanted into the surface of the silicon semiconductor substrate 11 using the gate electrode 13 as a mask to form a source region 11A and a drain region 11B.

次いで、図３に示すように、ゲート酸化膜１２上に、例えばＣＶＤ法などを用いることによってチャネル領域１１Ｃ上に位置するゲート電極１３を覆うようにして、例えば窒化シリコンからなる引張応力層１４を形成する。次いで、引張応力層１４上に、例えばポリシリコンからなる圧縮応力層１５をＣＶＤ法などを用いて形成する。この圧縮応力層１５には、必要に応じてＡｓなどのドナーをイオン注入することができる。この際、９００℃程度の熱処理を行い、前記注入イオンに対する活性化処理を行う。   Next, as shown in FIG. 3, a tensile stress layer 14 made of, for example, silicon nitride is formed on the gate oxide film 12 so as to cover the gate electrode 13 located on the channel region 11C by using, for example, a CVD method. Form. Next, a compressive stress layer 15 made of, for example, polysilicon is formed on the tensile stress layer 14 using a CVD method or the like. A donor such as As can be ion-implanted into the compressive stress layer 15 as necessary. At this time, a heat treatment at about 900 ° C. is performed to activate the implanted ions.

次いで、圧縮応力層１５上に、例えばアルミニウムからなる金属層１６を形成する。その後、金属層１６は、目的とする半導体装置を完成させるために、パターニングされて配線パターンを構成する。その後、この上に保護パシベーション膜を堆積して、最終的にゲート電極１３やドレイン領域１１Ｂと電気的に接続するような電気パッドの形成まで行う。   Next, a metal layer 16 made of, for example, aluminum is formed on the compressive stress layer 15. Thereafter, the metal layer 16 is patterned to form a wiring pattern in order to complete a target semiconductor device. Thereafter, a protective passivation film is deposited thereon, and finally the formation of an electrical pad that is electrically connected to the gate electrode 13 and the drain region 11B is performed.

その後、得られたシリコン半導体基板上に形成された半導体装置に対して、例えば水素雰囲気中で４００−５００℃の熱処理を行い、金属層１６中の金属元素を圧縮応力層１５中に熱拡散させ、図１に示すような圧縮応力層１５中に金属領域１５Ａを形成する。   Thereafter, the semiconductor device formed on the obtained silicon semiconductor substrate is subjected to a heat treatment at 400 to 500 ° C. in a hydrogen atmosphere, for example, to thermally diffuse the metal element in the metal layer 16 into the compressive stress layer 15. A metal region 15A is formed in the compressive stress layer 15 as shown in FIG.

このように、上記製造方法では、ウェハーレベルでの半導体装置を完成させるための種々の工程を終了した後に、上述した熱拡散を行い、圧縮応力層１５中に金属領域１５Ａを形成し、その層中の応力を調整（緩和）するようにしている。したがって、チャネル領域１１Ｃに対し、所望の応力を負荷することができ、当初設計値通りの移動度を実現することができる。   As described above, in the above manufacturing method, after the various steps for completing the semiconductor device at the wafer level are completed, the above-described thermal diffusion is performed to form the metal region 15A in the compressive stress layer 15, and the layer The stress inside is adjusted (relaxed). Therefore, a desired stress can be applied to the channel region 11C, and mobility as originally designed can be achieved.

また、圧縮応力層１５中の圧縮応力が変化し、半導体基板１１のチャネル領域１１Ｃに負荷される応力が変化すると、チャネル領域１１Ｃにおける移動度が変化する。したがって、チャネル領域１１Ｃの移動度、すなわち半導体装置１０の電気特性をモニタリングしながら、前記熱拡散、すなわち前記熱処理を行えば、前記移動度が所望の値となったところで前記熱処理を直ちに止めるようにすることができる。この場合、圧縮応力層１５内は、上記所望の移動度に対応した所定量の金属領域１５Ａが熱拡散によって形成されることになる。   Further, when the compressive stress in the compressive stress layer 15 changes and the stress applied to the channel region 11C of the semiconductor substrate 11 changes, the mobility in the channel region 11C changes. Therefore, if the thermal diffusion, that is, the heat treatment is performed while monitoring the mobility of the channel region 11C, that is, the electrical characteristics of the semiconductor device 10, the heat treatment is immediately stopped when the mobility reaches a desired value. can do. In this case, a predetermined amount of the metal region 15A corresponding to the desired mobility is formed in the compressive stress layer 15 by thermal diffusion.

（第２の実施形態：ＭＯＳ型トランジスタ）
図４は、第２の実施形態における半導体装置の一例を示す構成図である。なお、本例においても、特徴を明確化すべく、実際に使用する半導体装置の構成とは異なるようにして記載している。なお、図１に示す半導体装置と、類似あるいは同一の構成要素に関しては、同じ参照数字を用いている。 (Second embodiment: MOS transistor)
FIG. 4 is a configuration diagram illustrating an example of a semiconductor device according to the second embodiment. In this example as well, in order to clarify the characteristics, it is described differently from the configuration of the semiconductor device actually used. Note that the same reference numerals are used for similar or identical components to the semiconductor device shown in FIG.

図４に示す半導体装置１０は、図１に示す半導体装置１０に対して、シリコン半導体基板１１の厚さ方向における略中心部においてシリコンゲルマニウム層１８を有し、その上方においてソース領域１１Ａ及びドレイン領域１１Ｂが形成されている点で異なり、その他の点では同様の構成を呈する。   The semiconductor device 10 shown in FIG. 4 has a silicon germanium layer 18 at a substantially central portion in the thickness direction of the silicon semiconductor substrate 11 with respect to the semiconductor device 10 shown in FIG. 11B is different, and the other configurations are similar.

シリコンゲルマニウム層１８は、その格子定数がシリコン半導体基板の格子定数よりも大きいので、シリコン半導体基板１１の、特にシリコンゲルマニウム層１８の上方に位置するチャネル領域１１Ｃに対して格子歪みを引き起こし、そのバンド構造を変化させて移動度を向上させる機能を有する。換言すれば、本実施形態の半導体装置１０においては、シリコンゲルマニウム層１８を有することによって、第１の実施形態における半導体装置１０よりも本来的に高い移動度を呈する。   Since the silicon germanium layer 18 has a lattice constant larger than that of the silicon semiconductor substrate, the silicon germanium layer 18 causes lattice distortion on the channel region 11C of the silicon semiconductor substrate 11, particularly above the silicon germanium layer 18, and its band. It has a function of improving mobility by changing the structure. In other words, the semiconductor device 10 of the present embodiment inherently exhibits higher mobility than the semiconductor device 10 of the first embodiment by having the silicon germanium layer 18.

なお、本実施形態における半導体装置１０においても、ゲート酸化膜１２上に、引張応力層１４がチャネル領域１１Ｃ上に位置するゲート電極１３を覆うようにして形成され、引張応力層１４上には圧縮応力層１５が形成されており、圧縮応力層１５中には、その上方に形成された金属層１６からの、半導体装置を完成させるための種々の工程を終了した後に行う熱拡散（熱処理）によって金属領域１５Ａが形成され、その層中の応力を調整（緩和）するようにしている。したがって、チャネル領域１１Ｃにおいて、当初設計値通りの移動度を実現することができる。   In the semiconductor device 10 according to the present embodiment, the tensile stress layer 14 is formed on the gate oxide film 12 so as to cover the gate electrode 13 located on the channel region 11C, and the tensile stress layer 14 is compressed on the tensile stress layer 14. A stress layer 15 is formed, and in the compressive stress layer 15, thermal diffusion (heat treatment) is performed after completion of various steps for completing the semiconductor device from the metal layer 16 formed thereabove. A metal region 15A is formed to adjust (relax) the stress in the layer. Therefore, the mobility as originally designed can be realized in the channel region 11C.

なお、この場合においても、チャネル領域１１Ｃの移動度、すなわち半導体装置１０の電気特性をモニタリングしながら、前記熱拡散、すなわち前記熱処理を行えば、前記移動度が所望の値となったところで前記熱処理を直ちに止めるようにすることができる。この場合、圧縮応力層１５内は、上記所望の移動度に対応した所定量の金属領域１５Ａが熱拡散によって形成されることになる。   Even in this case, if the thermal diffusion, that is, the heat treatment is performed while monitoring the mobility of the channel region 11C, that is, the electrical characteristics of the semiconductor device 10, the heat treatment is performed when the mobility reaches a desired value. Can be stopped immediately. In this case, a predetermined amount of the metal region 15A corresponding to the desired mobility is formed in the compressive stress layer 15 by thermal diffusion.

（第３の実施形態：バイポーラトランジスタ）
図５は、第３の実施形態における半導体装置の一例を示す構成図である。なお、本例においては、特徴を明確化すべく、実際に使用する半導体装置の構成とは異なるようにして記載している。 (Third Embodiment: Bipolar Transistor)
FIG. 5 is a configuration diagram illustrating an example of a semiconductor device according to the third embodiment. In this example, the structure of the semiconductor device actually used is described in order to clarify the characteristics.

図５に示す半導体装置２０は、シリコン半導体基板２１と、この半導体基板２１上に形成された素子分離用フィールド膜２２とを具えている。また、シリコン半導体基板２１には、リンなどのイオン注入によってＮ型コレクタ領域２１Ａが形成されるとともに、素子分離用フィールド膜２２の間の領域には、シリコンゲルマニウムベース層２１Ｂが形成されている。また、素子分離フィールド膜２２上には、ベースポリシリコン層２３が形成されている。   A semiconductor device 20 shown in FIG. 5 includes a silicon semiconductor substrate 21 and an element isolation field film 22 formed on the semiconductor substrate 21. An N-type collector region 21A is formed in the silicon semiconductor substrate 21 by ion implantation of phosphorus or the like, and a silicon germanium base layer 21B is formed in a region between the element isolation field films 22. A base polysilicon layer 23 is formed on the element isolation field film 22.

さらに、ベースポリシリコン層２３上には引張応力層２４が形成されるとともに、この引張応力層２４上には圧縮応力層２５が形成されている。また、圧縮応力層２５上には金属層２６及び２７が形成されている。なお、金属層２６は後に説明するように、圧縮応力層２５中に金属領域を形成するための金属元素供給源として機能する他に、本来的にエミッタ電極として機能する。また、金属層２７も、圧縮応力層２５中に金属領域を形成するための金属元素供給源として機能する他に、本来的にベース電極として機能する。   Further, a tensile stress layer 24 is formed on the base polysilicon layer 23, and a compressive stress layer 25 is formed on the tensile stress layer 24. Metal layers 26 and 27 are formed on the compressive stress layer 25. As will be described later, the metal layer 26 functions as an emitter electrode in addition to functioning as a metal element supply source for forming a metal region in the compressive stress layer 25. The metal layer 27 also functions as a base electrode in addition to functioning as a metal element supply source for forming a metal region in the compressive stress layer 25.

なお、図５に示すように、金属層２６の下方においては、引張応力層２４が部分的に除去され、金属層２６、すなわちエミッタ電極が圧縮応力層２５を介してシリコンゲルマニウムベース層２１Ｂに電気的に接続されるような構成を採っている。また、以下に示すように、圧縮応力層２５は、ポリシリコンから構成することが望ましく、これより圧縮応力層２５は、金属層２６（エミッタ電極）の直下ではエミッタポリシリコンとしても機能する。   5, the tensile stress layer 24 is partially removed below the metal layer 26, and the metal layer 26, that is, the emitter electrode is electrically connected to the silicon germanium base layer 21B via the compressive stress layer 25. It is configured to be connected to each other. Further, as will be described below, the compressive stress layer 25 is preferably made of polysilicon, and the compressive stress layer 25 also functions as emitter polysilicon immediately below the metal layer 26 (emitter electrode).

本実施形態の半導体装置２０においては、金属層（エミッタ電極）２６及び金属層（ベース電極）２７間に電圧を印加することによって、シリコンゲルマニウムベース層２１ＢからＮ型コレクタ領域２１Ａに向けて電流が流れるようになっており、半導体装置２０は、いわゆるバイポーラ型のトランジスタを構成している。したがって、本実施形態の半導体装置２０においては、シリコンゲルマニウムベース層２１ＢからＮ型コレクタ領域２１Ａに向けての領域が動作領域となる。   In the semiconductor device 20 of the present embodiment, by applying a voltage between the metal layer (emitter electrode) 26 and the metal layer (base electrode) 27, a current flows from the silicon germanium base layer 21B toward the N-type collector region 21A. The semiconductor device 20 constitutes a so-called bipolar transistor. Therefore, in the semiconductor device 20 of the present embodiment, the region from the silicon germanium base layer 21B toward the N-type collector region 21A is an operation region.

引張応力層２４は、上述した動作領域に対して引張応力を負荷するものであり、圧縮応力層２５は前記動作領域に対して圧縮応力を負荷するものである。したがって、前記動作領域では、前記引張応力及び前記圧縮応力がバランスして、所定の応力が負荷されるようになり、それに伴ってバンド構造が変化するようになる。その結果、キャリアの実効質量が変化して、その移動度が変化し、半導体装置２０の特性変化を生じさせる。   The tensile stress layer 24 applies a tensile stress to the operating region described above, and the compressive stress layer 25 applies a compressive stress to the operating region. Accordingly, in the operating region, the tensile stress and the compressive stress are balanced and a predetermined stress is applied, and the band structure changes accordingly. As a result, the effective mass of the carriers changes, the mobility changes, and the characteristics of the semiconductor device 20 change.

なお、圧縮応力層２５中には、互いに独立して存在する金属領域２５Ａが存在する。このため、圧縮応力層２５は、単一の層として構成された場合よりも、生成する圧縮応力の大きさが低減する。なお、金属領域２５Ａは、以下に説明するように、金属層２６中の金属元素が圧縮応力層２５中に熱拡散して形成されたものである。したがって、前記熱拡散の度合いを適宜制御することによって、その大きさ及び含有量などを適宜に制御することができ、圧縮応力層２５中の圧縮応力を適宜に緩和することができる。   In the compressive stress layer 25, there are metal regions 25A that exist independently of each other. For this reason, the magnitude | size of the compressive stress to produce | generate the compressive-stress layer 25 reduces compared with the case where it is comprised as a single layer. The metal region 25A is formed by thermally diffusing the metal element in the metal layer 26 into the compressive stress layer 25 as described below. Therefore, by appropriately controlling the degree of thermal diffusion, the size and content can be controlled appropriately, and the compressive stress in the compressive stress layer 25 can be moderated appropriately.

また、図５に示すように、金属層（エミッタ電極）２６及び金属層（ベース電極）２７の直下には、引張応力層２４を貫通するようにして開口部が形成される。さらに、金属層２６及び２７は、通常一様な金属層として形成した後、フォトリソグラフィ技術を用いたパターニングによって分離されるようになる。すなわち、図５に示す半導体装置２０を得るに際しては、引張応力層２４及び圧縮応力層２５を形成した後であっても、フォトリソグラフィなどの工程に付されることになる。   Further, as shown in FIG. 5, an opening is formed directly below the metal layer (emitter electrode) 26 and the metal layer (base electrode) 27 so as to penetrate the tensile stress layer 24. Furthermore, the metal layers 26 and 27 are usually formed as uniform metal layers, and then separated by patterning using a photolithography technique. That is, when the semiconductor device 20 shown in FIG. 5 is obtained, it is subjected to a process such as photolithography even after the tensile stress layer 24 and the compressive stress layer 25 are formed.

したがって、引張応力層２４及び圧縮応力層２５を、半導体装置２０の前記動作領域における移動度が目的の値となるように形成しても、引張応力層２４及び圧縮応力層２５が上記工程を経ることによって、その層中における応力が変化してしまい、前記動作領域の移動度が当初の設計値からずれてしまう場合がある。   Therefore, even if the tensile stress layer 24 and the compressive stress layer 25 are formed so that the mobility in the operation region of the semiconductor device 20 becomes a target value, the tensile stress layer 24 and the compressive stress layer 25 undergo the above-described steps. As a result, the stress in the layer changes, and the mobility of the operating region may deviate from the original design value.

しかしながら、本実施形態では、上述のような工程が終了した後に、上述した熱拡散を行い、圧縮応力層２５中に金属領域２５Ａを形成し、その層中の応力を調整（緩和）するようにしている。したがって、上記熱拡散を利用した金属領域２５Ａの形成によって、半導体装置２０を完成した後に、最終的に圧縮応力層２５中の応力を調整（緩和）し、前記動作領域に負荷される応力を調整できるようにしているので、前記動作領域において、当初設計値通りの移動度を実現することができる。   However, in this embodiment, after the above-described steps are completed, the above-described thermal diffusion is performed to form the metal region 25A in the compressive stress layer 25, and the stress in the layer is adjusted (relaxed). ing. Therefore, after the semiconductor device 20 is completed by forming the metal region 25A using the thermal diffusion, the stress in the compressive stress layer 25 is finally adjusted (relaxed) to adjust the stress applied to the operation region. Since it is made possible to do so, it is possible to achieve mobility as originally designed in the operating region.

本実施形態においても、引張応力層２４は、金属層２６からの金属元素の拡散によって金属領域２５Ａを形成する必要がないので、前記金属元素が拡散しないような窒化シリコンや酸化シリコンなどから構成することができる。また、圧縮応力層２５は、上述した金属元素の拡散によって金属領域２５Ａを形成する必要があるので、前記金属元素が拡散しやすいポリシリコン、単結晶シリコン及びアモルファスシリコンなどから構成することができる。   Also in this embodiment, since the tensile stress layer 24 does not need to form the metal region 25A by the diffusion of the metal element from the metal layer 26, the tensile stress layer 24 is made of silicon nitride, silicon oxide or the like that does not diffuse the metal element. be able to. Further, since the compressive stress layer 25 needs to form the metal region 25A by the diffusion of the metal element described above, the compressive stress layer 25 can be composed of polysilicon, single crystal silicon, amorphous silicon or the like in which the metal element is easily diffused.

なお、本実施形態でも、窒化シリコンから所定の層を形成した場合において、その形成条件（例えば層形成温度など）を変化させることにより、前記層中には引張応力が生じる場合もあれば、圧縮応力が生じる場合もある。同様に、ポリシリコンから所定の層を形成した場合においても、その形成条件（例えば層形成温度など）を変化させることにより、前記層中には引張応力が生じる場合もあれば、圧縮応力が生じる場合もある。したがって、上記材料の選択は、あくまで金属元素の拡散に基づいたものであって、生成される応力の種類（圧縮又は引張）に基づくものではない。   Even in the present embodiment, when a predetermined layer is formed from silicon nitride, tensile stress may be generated in the layer by changing the formation conditions (for example, layer formation temperature), or compression may occur. Stress may occur. Similarly, even when a predetermined layer is formed from polysilicon, a tensile stress may be generated in the layer or a compressive stress may be generated in the layer by changing the formation conditions (for example, the layer formation temperature). In some cases. Therefore, the selection of the material is based solely on the diffusion of the metal element, and is not based on the type of stress generated (compression or tension).

また、上述した、窒化シリコン及びポリシリコンなどはシリコン系の材料であり、半導体装置の製造工程において使用する材料系であるので、余分な材料系を使用することによる製造工程の煩雑化及びそれに伴うコスト増を避けることができる。   In addition, since silicon nitride, polysilicon, and the like described above are silicon-based materials and are material systems used in the manufacturing process of a semiconductor device, the manufacturing process becomes complicated due to the use of an extra material system, and accompanying this. Cost increase can be avoided.

金属層２６（及び２７）は、例えばアルミニウム単体及びアルミニウム合金などから構成することができるが、これらに限定されるものではない。例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）及びパラジウム（Ｐｄ）やこれらの合金などから構成することができる。したがって、圧縮応力層２５中には、金属層２６を構成する前述したアルミニウムなどの金属からなる金属領域２５Ａが形成されることになる。なお、金属層２６は単独の金属材料から構成することもできるが、複数の金属材料から構成することもできる。   The metal layer 26 (and 27) can be composed of, for example, an aluminum simple substance and an aluminum alloy, but is not limited thereto. For example, it can be composed of copper (Cu), nickel (Ni), tantalum (Ta), cobalt (Co), palladium (Pd), and alloys thereof. Therefore, in the compressive stress layer 25, a metal region 25A made of a metal such as the above-described aluminum constituting the metal layer 26 is formed. The metal layer 26 can be composed of a single metal material, but can also be composed of a plurality of metal materials.

但し、特に圧縮応力層２５をポリシリコンから構成する場合、金属層２６及び２７をアルミニウム単体及びアルミニウム合金を含むように構成し、その内部にアルミニウムを含む金属領域２５Ａを形成するようにすることによって、圧縮応力層２５内の圧縮応力の緩和をより効果的に行うことができるようになる。   However, in particular, when the compressive stress layer 25 is made of polysilicon, the metal layers 26 and 27 are constituted so as to contain aluminum alone and an aluminum alloy, and a metal region 25A containing aluminum is formed therein. The compression stress in the compression stress layer 25 can be relaxed more effectively.

本実施形態では、圧縮応力層２５中に例えばアルミニウムを含む金属領域２５Ａが形成されているので、圧縮応力層２５中に圧縮応力が緩和され、その結果、上記動作領域にはより大きな引張応力が負荷されるようになる。このため、キャリア（電子）の前記動作領域での移動度が減少するようになる。なお、圧力緩和によって移動度が向上するか低下するかに関しては、半導体装置２０の全体的な構成や材料組成に依存して決定される。   In the present embodiment, since the metal region 25A containing, for example, aluminum is formed in the compressive stress layer 25, the compressive stress is relaxed in the compressive stress layer 25. As a result, a larger tensile stress is applied to the operating region. It becomes loaded. For this reason, the mobility of carriers (electrons) in the operating region is reduced. Whether the mobility is improved or decreased by the pressure relaxation is determined depending on the overall configuration and material composition of the semiconductor device 20.

次に、本実施形態における半導体装置の製造方法について説明する。図６〜８は、前記製造方法を説明するための工程図である。   Next, a method for manufacturing a semiconductor device in the present embodiment will be described. 6 to 8 are process diagrams for explaining the manufacturing method.

最初に、図６に示すように、シリコン半導体基板１１を準備し、このシリコン半導体基板１１に対してリンなどのイオン注入することによってＮ型コレクタ領域２１Ａを形成する。次いで、ＬＯＣＯＳ（local oxidation of Silicon）の技術を用いて、素子分離用フィールド膜２２を形成する。次いで、ベースポリシリコン層２３を例えばＣＶＤ法などによって形成した後、パターニングし、形成した開口部内であって、素子分離用フィールド膜２２の間の空隙部分にシリコンゲルマニウムベース層２１Ｂを形成する。次いで、シリコンゲルマニウムベース層２１Ｂ及び素子分離用フィールド膜２２上に引張応力層２４を例えばＣＶＤ法などによって一様に形成する。   First, as shown in FIG. 6, a silicon semiconductor substrate 11 is prepared, and an N-type collector region 21 </ b> A is formed by implanting ions such as phosphorus into the silicon semiconductor substrate 11. Next, an element isolation field film 22 is formed using a LOCOS (local oxidation of silicon) technique. Next, the base polysilicon layer 23 is formed by, for example, a CVD method and then patterned, and the silicon germanium base layer 21B is formed in the gap between the element isolation field films 22 in the formed opening. Next, a tensile stress layer 24 is uniformly formed on the silicon germanium base layer 21B and the element isolation field film 22 by, for example, a CVD method.

次いで、図７に示すように、引張応力層２４を貫通するようにして複数の開口部を形成した後、圧縮応力層２５を及び金属層２８を例えばＣＶＤ法などによって一様に形成する。なお、先にも述べたように、圧縮応力層２５はポリシリコンから構成することができ、この場合、圧縮応力層２５の一部は後にエミッタポリシリコンとして機能するようになる。次いで、圧縮応力層２５には、必要に応じてＡｓなどのドナーをイオン注入することができる。この際、９００℃程度の熱処理を行い、前記注入イオンに対する活性化処理を行う。   Next, as shown in FIG. 7, after a plurality of openings are formed so as to penetrate the tensile stress layer 24, the compressive stress layer 25 and the metal layer 28 are uniformly formed by, for example, a CVD method. As described above, the compressive stress layer 25 can be made of polysilicon, and in this case, a part of the compressive stress layer 25 will function as emitter polysilicon later. Next, a donor such as As can be ion-implanted into the compressive stress layer 25 as necessary. At this time, a heat treatment at about 900 ° C. is performed to activate the implanted ions.

次いで、図８に示すように、圧縮応力層２５及び金属層２８に対してフォトリソグラフィ技術などによってパターニングを行い、金属層２８を金属層（エミッタ電極）２６及び金属層（ベース電極）２７に分離する。   Next, as shown in FIG. 8, the compressive stress layer 25 and the metal layer 28 are patterned by a photolithography technique or the like to separate the metal layer 28 into a metal layer (emitter electrode) 26 and a metal layer (base electrode) 27. To do.

その後、得られた半導体装置に対して、例えば水素雰囲気中で４００−５００℃の熱処理を行い、金属層２６中の金属元素を圧縮応力層２５中に熱拡散させ、図５に示すような圧縮応力層２５中に金属領域２５Ａを形成する。   Thereafter, the obtained semiconductor device is subjected to a heat treatment at 400 to 500 ° C. in a hydrogen atmosphere, for example, and the metal element in the metal layer 26 is thermally diffused into the compressive stress layer 25 to compress as shown in FIG. A metal region 25 </ b> A is formed in the stress layer 25.

このように、上記製造方法では、引張応力層２４を貫通するようにして開口部を形成し、金属層２６及び２７をフォトリソグラフィ技術を用いたパターニングで形成した後に、上述した熱拡散を行い、圧縮応力層２５中に金属領域２５Ａを形成し、その層中の応力を調整（緩和）するようにしている。したがって、動作領域に対して所望の応力を負荷することができ、当初設計値通りの移動度を実現することができる。   As described above, in the above manufacturing method, the opening is formed so as to penetrate the tensile stress layer 24, the metal layers 26 and 27 are formed by patterning using a photolithography technique, and then the above-described thermal diffusion is performed. A metal region 25A is formed in the compressive stress layer 25, and the stress in the layer is adjusted (relaxed). Therefore, a desired stress can be applied to the operation region, and mobility as originally designed can be realized.

また、圧縮応力層２５中の圧縮応力が変化し、半導体基板１１の動作領域に負荷される応力が変化すると、その移動度が変化する。したがって、前記動作領域の移動度、すなわち半導体装置２０の電気特性をモニタリングしながら、前記熱拡散、すなわち前記熱処理を行えば、前記移動度が所望の値となったところで前記熱処理を直ちに止めるようにすることができる。この場合、圧縮応力層２５内は、上記所望の移動度に対応した所定量の金属領域２５Ａが熱拡散によって形成されることになる。   Further, when the compressive stress in the compressive stress layer 25 changes and the stress applied to the operation region of the semiconductor substrate 11 changes, the mobility changes. Accordingly, if the thermal diffusion, that is, the heat treatment is performed while monitoring the mobility of the operation region, that is, the electrical characteristics of the semiconductor device 20, the heat treatment is immediately stopped when the mobility reaches a desired value. can do. In this case, in the compressive stress layer 25, a predetermined amount of the metal region 25A corresponding to the desired mobility is formed by thermal diffusion.

（第４の実施形態：バイポーラトランジスタ）
図９は、第４の実施形態における半導体装置の一例を示す構成図である。また、図５に示す半導体装置と、類似あるいは同一の構成要素に関しては、同じ参照数字を用いている。 (Fourth Embodiment: Bipolar Transistor)
FIG. 9 is a configuration diagram illustrating an example of a semiconductor device according to the fourth embodiment. Further, the same reference numerals are used for similar or identical components to the semiconductor device shown in FIG.

図９に示す半導体装置３０は、基本的には引張応力層２４と圧縮応力層２５との積層順序が逆転し、圧縮応力層２５が引張応力層２４の下側に位置している点で相違し、その他の構成については、図５に関する第３の実施形態と同様の構成を呈し、バイポーラトランジスタを構成している。なお、本実施形態では、引張応力層２４はトレンチ構造を呈し、その中間に位置する開口部を通じて金属層２６が圧縮応力層２５に接触するような構造となっている。   The semiconductor device 30 shown in FIG. 9 is basically different in that the stacking order of the tensile stress layer 24 and the compressive stress layer 25 is reversed and the compressive stress layer 25 is located below the tensile stress layer 24. However, other configurations are the same as those of the third embodiment related to FIG. 5, and a bipolar transistor is configured. In the present embodiment, the tensile stress layer 24 has a trench structure, and the metal layer 26 is in contact with the compressive stress layer 25 through an opening located in the middle thereof.

したがって、本例でも、圧縮応力層２５が金属層２６と接触していることから、上述したような熱拡散によって、金属層２６中の金属元素が圧縮応力層２５中に熱拡散し、金属領域２５Ａを形成している。したがって、前記熱拡散の度合いを適宜制御することによって、その大きさ及び含有量などを適宜に制御することができ、圧縮応力層２５中の圧縮応力を適宜に緩和することができる。   Therefore, also in this example, since the compressive stress layer 25 is in contact with the metal layer 26, the metal element in the metal layer 26 is thermally diffused into the compressive stress layer 25 by the thermal diffusion as described above, and the metal region. 25A is formed. Therefore, by appropriately controlling the degree of thermal diffusion, the size and content can be controlled appropriately, and the compressive stress in the compressive stress layer 25 can be moderated appropriately.

換言すれば、圧縮応力層２５及び引張応力層２４の上下位置とは無関係に、圧縮応力層２５が金属層２６と接触していることによって、上記熱拡散により圧縮応力層２５中に金属領域２５Ａを形成して、応力制御を行うことができる。   In other words, regardless of the upper and lower positions of the compressive stress layer 25 and the tensile stress layer 24, the compressive stress layer 25 is in contact with the metal layer 26. To control the stress.

本実施形態においても、金属層２６及び２７は、通常一様な金属層として形成した後、フォトリソグラフィ技術を用いたパターニングによって分離されるようになる。すなわち、図９に示す半導体装置３０を得るに際しては、引張応力層２４及び圧縮応力層２５を形成した後であっても、フォトリソグラフィなどの工程に付されることになる。   Also in this embodiment, the metal layers 26 and 27 are usually formed as uniform metal layers and then separated by patterning using a photolithography technique. That is, in obtaining the semiconductor device 30 shown in FIG. 9, even after the tensile stress layer 24 and the compressive stress layer 25 are formed, the semiconductor device 30 is subjected to a process such as photolithography.

したがって、引張応力層２４及び圧縮応力層２５を、半導体装置３０の動作領域における移動度が目的の値となるように形成しても、引張応力層２４及び圧縮応力層２５が上記工程を経ることによって、その層中における応力が変化してしまい、前記動作領域の移動度が当初の設計値からずれてしまう場合がある。   Therefore, even if the tensile stress layer 24 and the compressive stress layer 25 are formed so that the mobility in the operation region of the semiconductor device 30 becomes a target value, the tensile stress layer 24 and the compressive stress layer 25 undergo the above process. As a result, the stress in the layer changes, and the mobility of the operating region may deviate from the original design value.

しかしながら、本実施形態では、上述のような工程が終了した後に、上述した熱拡散を行い、圧縮応力層２５中に金属領域２５Ａを形成し、その層中の応力を調整（緩和）するようにしている。したがって、上記熱拡散を利用した金属領域２５Ａの形成によって、半導体装置３０を完成した後に、最終的に圧縮応力層２５中の応力を調整（緩和）し、前記動作領域に負荷される応力を調整できるようにしているので、前記動作領域において、当初設計値通りの移動度を実現することができる。   However, in this embodiment, after the above-described steps are completed, the above-described thermal diffusion is performed to form the metal region 25A in the compressive stress layer 25, and the stress in the layer is adjusted (relaxed). ing. Therefore, after the semiconductor device 30 is completed by forming the metal region 25A using the thermal diffusion, the stress in the compressive stress layer 25 is finally adjusted (relaxed) to adjust the stress applied to the operation region. Since it is made possible to do so, it is possible to achieve mobility as originally designed in the operating region.

本実施形態において、引張応力層２４及び圧縮応力層２５に使用する材料は、上記第３の実施形態と同じにすることができる。したがって、第３の実施形態と同様の作用効果を得ることができる。   In the present embodiment, the materials used for the tensile stress layer 24 and the compressive stress layer 25 can be the same as those in the third embodiment. Therefore, the same effect as the third embodiment can be obtained.

以上、本発明を上記具体例に基づいて詳細に説明したが、本発明は上記具体例に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。   While the present invention has been described in detail based on the above specific examples, the present invention is not limited to the above specific examples, and various modifications and changes can be made without departing from the scope of the present invention.

例えば、上記具体例では、圧縮応力層中に金属領域が形成される場合についてのみ示しているが、引張応力層中に金属領域を形成するようにすることもできる。この場合、前記金属領域に形成に起因して前記引張応力層中の引張応力が調整（緩和）するようになる。また、金属領域は、圧縮応力層及び引張応力層の双方に形成することもできる。   For example, although the above specific example shows only the case where the metal region is formed in the compressive stress layer, the metal region may be formed in the tensile stress layer. In this case, the tensile stress in the tensile stress layer is adjusted (relaxed) due to the formation in the metal region. In addition, the metal region can be formed in both the compressive stress layer and the tensile stress layer.

さらに、上記具体例では、ＭＯＳトランジスタ及びバイポーラトランジスタについて説明しているが、本発明は、ダイオード、コンデンサ、及びサイリスタなどの半導体装置に対しても適宜に適用することができる。   Furthermore, although the MOS transistor and the bipolar transistor have been described in the above specific examples, the present invention can be appropriately applied to semiconductor devices such as a diode, a capacitor, and a thyristor.

第１の実施形態における半導体装置の一例を示す構成図である。It is a lineblock diagram showing an example of a semiconductor device in a 1st embodiment. 第１の実施形態にける半導体装置の製造方法における工程図である。It is process drawing in the manufacturing method of the semiconductor device in 1st Embodiment. 同じく、第１の実施形態にける半導体装置の製造方法における工程図である。Similarly, it is process drawing in the manufacturing method of the semiconductor device in a 1st embodiment. 第２の実施形態における半導体装置の一例を示す構成図である。It is a block diagram which shows an example of the semiconductor device in 2nd Embodiment. 第３の実施形態における半導体装置の一例を示す構成図である。It is a block diagram which shows an example of the semiconductor device in 3rd Embodiment. 第３の実施形態にける半導体装置の製造方法における工程図である。It is process drawing in the manufacturing method of the semiconductor device in 3rd Embodiment. 同じく、第３の実施形態にける半導体装置の製造方法における工程図である。Similarly, it is process drawing in the manufacturing method of the semiconductor device in a 3rd embodiment. 同じく、第３の実施形態にける半導体装置の製造方法における工程図である。Similarly, it is process drawing in the manufacturing method of the semiconductor device in a 3rd embodiment. 第４の実施形態における半導体装置の一例を示す構成図である。It is a block diagram which shows an example of the semiconductor device in 4th Embodiment.

符号の説明Explanation of symbols

１０、２０、３０ 半導体装置
１１、２１ シリコン半導体基板
１１Ａ ソース領域
１１Ｂ ドレイン領域
１１Ｃ チャネル領域
１２ ゲート酸化膜
１３ ゲート電極
１４、２４ 引張応力層
１５、２５ 圧縮応力層
１５Ａ、２５Ａ 金属領域
１６、２６、２７ 金属層
１８ シリコンゲルマニウム層
２１Ａ Ｎ型コレクタ領域
２１Ｂ シリコンゲルマニウムベース層
２２ 素子分離用フィールド膜
２３ ベースポリシリコン層 10, 20, 30 Semiconductor device 11, 21 Silicon semiconductor substrate 11A Source region 11B Drain region 11C Channel region 12 Gate oxide film 13 Gate electrode 14, 24 Tensile stress layer 15, 25 Compressive stress layer 15A, 25A Metal region 16, 26, 27 Metal layer 18 Silicon germanium layer 21 A N-type collector region 21 B Silicon germanium base layer 22 Field film for element isolation 23 Base polysilicon layer

Claims (5)

所定の動作領域を有する半導体基板と、
前記半導体基板の上方であって、前記動作領域を被覆するようにして形成された、前記動作領域に対して引張応力を作用させるための引張応力層と、
前記半導体基板の上方であって、前記引張応力層の上方または下方に前記動作領域を被覆するようにして形成された、前記動作領域に対して圧縮応力を作用させるための圧縮応力層とを具え、
前記引張応力層及び前記圧縮応力層の少なくとも一方の層には金属領域が内在することを特徴とする、半導体装置。 A semiconductor substrate having a predetermined operating region;
A tensile stress layer formed on the semiconductor substrate so as to cover the operation region and for applying a tensile stress to the operation region;
A compressive stress layer for applying a compressive stress to the operating region, which is formed above the semiconductor substrate and above or below the tensile stress layer so as to cover the operating region; ,
A semiconductor device characterized in that a metal region is inherent in at least one of the tensile stress layer and the compressive stress layer. 前記金属領域を内在する前記引張応力層及び前記圧縮応力層の少なくとも一方は、ポリシリコン、単結晶シリコン及びアモルファスシリコンからなる群より選ばれる少なくとも１種を含むことを特徴とする、請求項１に記載の半導体装置。   The at least one of the tensile stress layer and the compressive stress layer in the metal region includes at least one selected from the group consisting of polysilicon, single crystal silicon, and amorphous silicon. The semiconductor device described. 前記金属領域を内在しない前記引張応力層又は前記圧縮応力層は、窒化シリコン及び酸化シリコンの少なくとも一方を含むことを特徴とする、請求項１又は２に記載の半導体装置。   The semiconductor device according to claim 1, wherein the tensile stress layer or the compressive stress layer that does not include the metal region includes at least one of silicon nitride and silicon oxide. 前記金属領域は、アルミニウム（Ａｌ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、タンタル（Ｔａ）、コバルト（Ｃｏ）及びパラジウム（Ｐｄ）からなる群より選ばれる少なくとも１種を含むことを特徴とする、請求項２に記載の半導体装置。   The metal region includes at least one selected from the group consisting of aluminum (Al), copper (Cu), nickel (Ni), tantalum (Ta), cobalt (Co), and palladium (Pd). The semiconductor device according to claim 2. 所定の動作領域を有する半導体基板の上方であって、前記動作領域を被覆するようにして、前記動作領域に対して引張応力を作用させるための引張応力層を形成する工程と、
前記半導体基板の上方であって、前記引張応力層を形成する工程より前または後に、前記引張応力層の上方または下方に前記動作領域を被覆するようにして、前記動作領域に対して圧縮応力を作用させるための圧縮応力層を形成する工程と、
前記引張応力層及び圧縮応力層の少なくとも一方に隣接するようにして金属層を形成し、加熱処理を施して、前記金属層中の金属元素を前記引張応力層及び前記圧縮応力層の少なくとも一方内に拡散させて、前記引張応力層及び前記圧縮応力層の少なくとも一方内に独立して内在する金属領域を形成する工程と、
を具えることを特徴とする、半導体装置の製造方法。 Forming a tensile stress layer for applying a tensile stress to the operation region above the semiconductor substrate having a predetermined operation region so as to cover the operation region;
A compressive stress is applied to the operating region above the semiconductor substrate and before or after the step of forming the tensile stress layer so as to cover the operating region above or below the tensile stress layer. Forming a compressive stress layer for acting;
A metal layer is formed so as to be adjacent to at least one of the tensile stress layer and the compressive stress layer, and heat treatment is performed, so that the metal element in the metal layer is contained in at least one of the tensile stress layer and the compressive stress layer. Forming a metal region that is independently present in at least one of the tensile stress layer and the compressive stress layer;
A method for manufacturing a semiconductor device, comprising:
JP2007184674A 2007-07-13 2007-07-13 Semiconductor device, and manufacturing method of semiconductor device Withdrawn JP2009021515A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007184674A JP2009021515A (en) 2007-07-13 2007-07-13 Semiconductor device, and manufacturing method of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007184674A JP2009021515A (en) 2007-07-13 2007-07-13 Semiconductor device, and manufacturing method of semiconductor device

Publications (1)

Publication Number Publication Date
JP2009021515A true JP2009021515A (en) 2009-01-29

Family

ID=40360871

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007184674A Withdrawn JP2009021515A (en) 2007-07-13 2007-07-13 Semiconductor device, and manufacturing method of semiconductor device

Country Status (1)

Country Link
JP (1) JP2009021515A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586423B2 (en) 2011-06-24 2013-11-19 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage
US8866264B2 (en) 2011-11-28 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8586423B2 (en) 2011-06-24 2013-11-19 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage
US8946799B2 (en) 2011-06-24 2015-02-03 International Business Machines Corporation Silicon controlled rectifier with stress-enhanced adjustable trigger voltage
US8866264B2 (en) 2011-11-28 2014-10-21 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method of the same

Similar Documents

Publication Publication Date Title
US7799682B2 (en) Transistor having a locally provided metal silicide region in contact areas and a method of forming the transistor
US9190333B2 (en) Semiconductor device and manufacturing method thereof
JP6359401B2 (en) Semiconductor device and manufacturing method thereof
KR20050070011A (en) Mosfets incorporating nickel germanosilicided gate and methods of their formation
KR20090019693A (en) Strained semiconductor device and method of making same
JP2008283182A (en) Method of manufacturing pmos transistor, and method of manufacturing cmos transistor
US7169659B2 (en) Method to selectively recess ETCH regions on a wafer surface using capoly as a mask
JP2005228779A (en) Method of manufacturing semiconductor device
US8084826B2 (en) Semiconductor device and manufacturing method thereof
CN1957476B (en) Planar double-gate semiconductor device
US9450073B2 (en) SOI transistor having drain and source regions of reduced length and a stressed dielectric material adjacent thereto
JP2009152458A (en) Semiconductor device and method of manufacturing the same
CN101266949A (en) Method for making strain silicon CMOS transistor
JP2009021515A (en) Semiconductor device, and manufacturing method of semiconductor device
US20150091021A1 (en) Method of Manufacturing Semiconductor Device and the Semiconductor Device
US7172936B2 (en) Method to selectively strain NMOS devices using a cap poly layer
US7211481B2 (en) Method to strain NMOS devices while mitigating dopant diffusion for PMOS using a capped poly layer
JPH05283687A (en) Production of semiconductor element
US7439596B2 (en) Transistors for semiconductor device and methods of fabricating the same
US7427542B2 (en) Semiconductor device and method of manufacturing the same
US20080237744A1 (en) Semiconductor Device and Manufacturing Method Thereof
JP2020057639A (en) Semiconductor device and method of manufacturing the same
KR100699594B1 (en) Method for forming silicide of semiconductor device
KR100992535B1 (en) Method for manufacturing semiconductor devices using deuterium ionD+ implantation
KR100773096B1 (en) Methods of forming semiconductor device having dopant doped region

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005