JP2009009337A

JP2009009337A - Signal processor and power saving method in signal processor

Info

Publication number: JP2009009337A
Application number: JP2007169651A
Authority: JP
Inventors: Tensho Sugino; 天昭杉野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2007-06-27
Filing date: 2007-06-27
Publication date: 2009-01-15

Abstract

<P>PROBLEM TO BE SOLVED: To achieve a signal processing circuit in which a microcomputer for controlling power supply to a signal processing circuit can be made compact and substrate layout including the microcomputer can be simplified. <P>SOLUTION: A sub-microcomputer 105 in a signal processor 100 controls a power to be supplied to a signal processing circuit 107 based on a power source ON request signal which is generated by a signal synthesis circuit 104 and shows a point of time when the input of a signal is started trough at least one of control signal input terminals 101b and 102b and a processing object signal input terminal 103. A signal to be referenced for power control by the sub-microcomputer 105 is only a power source ON request signal. Thus, the sub-microcomputer 105 can be made compact and substrate layout including the sub-microcomputer 105 can be simplified. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、複数の端子の各々を介して入力された信号を処理する信号処理装置に関する。また、そのような信号処理装置の消費電力を削減する省電力化方法に関する。 The present invention relates to a signal processing apparatus that processes a signal input via each of a plurality of terminals. The present invention also relates to a power saving method for reducing the power consumption of such a signal processing device.

各種信号を処理する信号処理装置では、多機能化に伴いポート数が増加する傾向がある。例えば、最近の液晶テレビは、パーソナルコンピュータ接続機能、インターネット接続機能、および、ＨＤＭＩ（High Definition Multimedia Interface）を用いた他のＡＶ機器との接続機能などを有し、ＵＳＢポート、イーサネット（登録商標）ポート、ＨＤＭＩポートなどの各種端子を備えている。また、ＡＶ−映像端子、Ｓ端子、Ｄ端子、コンポジット端子、コンポーネント端子、Ｄ-Ｓｕｂ端子、ＡＶ−音声端子、マイク端子などのアナログ信号用の端子に加え、ＤＶＩ−Ｄ端子や光デジタル音声端子など、デジタル信号用の端子を備える必要も生じている。 In a signal processing apparatus that processes various signals, the number of ports tends to increase as the number of functions increases. For example, recent liquid crystal televisions have a personal computer connection function, an Internet connection function, a connection function with other AV devices using HDMI (High Definition Multimedia Interface), a USB port, Ethernet (registered trademark) Various terminals such as ports and HDMI ports are provided. In addition to analog signal terminals such as AV-video terminal, S terminal, D terminal, composite terminal, component terminal, D-Sub terminal, AV-audio terminal, microphone terminal, etc., DVI-D terminal and optical digital audio terminal For example, it is necessary to provide terminals for digital signals.

一方、環境への配慮、および、ランニングコストに対する使用者の関心が高まっており、待機時の消費電力の低さがテレビなどの信号処理装置の購買条件の１つとして挙げられるようになってきている。したがって、複数の端子を備えたテレビなどの信号処理装置においては、待機時の消費電力を抑えると同時に、待機時にも複数の端子の各々を介して入力される信号を同時に監視しなくてはならない。 On the other hand, consideration for the environment and user's interest in running costs are increasing, and low power consumption during standby is one of the purchasing conditions for signal processing devices such as televisions. Yes. Therefore, in a signal processing device such as a television equipped with a plurality of terminals, power consumption during standby must be suppressed, and at the same time, signals input via each of the plurality of terminals must be monitored simultaneously during standby. .

信号処理装置におけるものではないが、データ処理装置における省電力化方法としては、例えば、特許文献１に記載の方法が知られている。特許文献１に記載の省電力化方法は、キーボードやマウスなど複数の入力デバイスから入力される信号内容（動作情報）を監視し、所定期間内の無使用状態を認識したときに、表示装置などの電源を切断して省電力モードに入るものである。
特開平６−３２４７７１号公報（公開日：１９９４年１１月２５日） Although not in the signal processing apparatus, as a power saving method in the data processing apparatus, for example, a method described in Patent Document 1 is known. The power saving method described in Patent Document 1 monitors a signal content (operation information) input from a plurality of input devices such as a keyboard and a mouse, and recognizes a non-use state within a predetermined period. The power is turned off to enter the power saving mode.
JP-A-6-324771 (Publication date: November 25, 1994)

しかしながら、上記従来の省電力化方法においては、各入力デバイスから入力される複数の信号をそれぞれ監視する必要がある。また、各入力デバイスから入力される信号内容はまちまちであり、各信号内容に応じた監視を行う必要がある。したがって、各入力デバイスから入力される信号を監視する入出力制御手段が複雑化あるいは大型化するという問題を生じる。 However, in the conventional power saving method, it is necessary to monitor a plurality of signals input from each input device. Further, the signal content input from each input device varies, and it is necessary to perform monitoring according to each signal content. Therefore, there arises a problem that the input / output control means for monitoring the signal input from each input device is complicated or enlarged.

また、複数の入力デバイスから入力された信号を、それぞれ入出力制御装置に引き回す複数の配線が必要であり、入力デバイス数が増加すると、基板レイアウトの複雑化や基板面積の増大を招来する。また、これらの配線は、デジタル回路にノイズを生じさせる要因にもなり得る。 In addition, a plurality of wirings for routing signals input from a plurality of input devices to the input / output control device are necessary. When the number of input devices increases, the board layout becomes complicated and the board area increases. These wirings can also cause noise in the digital circuit.

本発明は、上記の問題に鑑みてなされたものであり、その目的は、信号処理回路への電力供給を制御する電力制御手段（マイコンなど）を小型に構成にすることができ、また、当該制御手段を含む基板レイアウトの単純化が可能な信号処理回路を実現することにある。 The present invention has been made in view of the above problems, and an object of the present invention is to make it possible to reduce the power control means (such as a microcomputer) for controlling the power supply to the signal processing circuit. An object of the present invention is to realize a signal processing circuit capable of simplifying a substrate layout including a control means.

本発明に係る信号処理装置は、上記課題を解決するために、複数の端子の各々を介して入力された信号を処理する信号処理回路と、上記複数の端子の少なくとも１つを介して信号の入力が開始された時点を示す、単一の指示信号を生成する指示信号生成手段と、上記指示信号生成手段により生成された上記指示信号に基づき、上記信号処理回路に対する電力の供給を開始する電力制御手段と、を備えている、ことを特徴としている。 In order to solve the above-described problem, a signal processing device according to the present invention processes a signal input through each of a plurality of terminals, and a signal processing circuit through at least one of the plurality of terminals. An instruction signal generating means for generating a single instruction signal indicating a point in time when input is started, and power for starting supply of power to the signal processing circuit based on the instruction signal generated by the instruction signal generating means And a control means.

上記の構成によれば、上記電力制御手段は、上記指示信号に基づき、上記複数の端子の少なくとも１つを介して信号の入力が開始された時点で、上記信号処理回路への電力供給を開始することができる。また、それまでの間、上記信号処理回路への電力供給を停止することができる。したがって、上記信号処理回路に常時電力を供給し続ける場合と比べて、当該信号処理装置の消費電力を低減することができる。 According to the above configuration, the power control unit starts supplying power to the signal processing circuit when input of the signal is started via at least one of the plurality of terminals based on the instruction signal. can do. In the meantime, the power supply to the signal processing circuit can be stopped. Therefore, the power consumption of the signal processing device can be reduced as compared with the case where power is constantly supplied to the signal processing circuit.

しかも、上記電力制御手段は、上記単一の指示信号に基づいて上記信号処理回路への電力の供給を制御する。したがって、信号が入力される端子の数が増えても、上記電力制御手段は、複数の信号を処理する必要がない。このため、上記電力制御手段の小型化、低コスト化、低消費電力化を図ることができるという効果を奏する。また、上記複数の端子を介して入力される信号を上記電力制御手段に引き回すために、端子数と同数の配線を設ける必要がないので、上記電力制御手段を含む基板レイアウトを単純化することができるという効果を奏する。 Moreover, the power control means controls the supply of power to the signal processing circuit based on the single instruction signal. Therefore, even if the number of terminals to which signals are input increases, the power control unit does not need to process a plurality of signals. For this reason, there is an effect that the power control means can be reduced in size, cost and power consumption. Further, since it is not necessary to provide the same number of wirings as the number of terminals in order to route signals inputted through the plurality of terminals to the power control means, the board layout including the power control means can be simplified. There is an effect that can be done.

本発明に係る信号処理装置は、上記信号処理回路を制御するメインマイコンを更に備え、上記電力制御手段は、上記信号処理回路および上記メインマイコンに対する電力の供給を制御する、上記メインマイコンとは異なるサブマイコンである、ことが好ましい。 The signal processing apparatus according to the present invention further includes a main microcomputer for controlling the signal processing circuit, and the power control means is different from the main microcomputer for controlling supply of power to the signal processing circuit and the main microcomputer. A sub-microcomputer is preferable.

上記構成によれば、上記複数の端子の少なくとも１つを介して信号の入力が開始されるまでの間、上記信号処理回路に加え、上記信号処理回路を制御するメインマイコンに対する電力供給を停止することができる。したがって、待機時の消費電力をより一層低減することができるという更なる効果を奏する。 According to the above configuration, the power supply to the main microcomputer that controls the signal processing circuit is stopped in addition to the signal processing circuit until the input of the signal is started via at least one of the plurality of terminals. be able to. Therefore, there is an additional effect that power consumption during standby can be further reduced.

なお、上記サブマイコンは、上記メインマイコンより小さい消費電力で動作するものであることが好ましい。また、上記メインマイコンに対して電力を供給するか否かを切り替えるスイッチが設けられている場合、上記電力制御手段（サブマイコン）は、上記指示信号に基づき当該スイッチを切り替えるように構成してもよい。 Note that the sub-microcomputer preferably operates with lower power consumption than the main microcomputer. Further, when a switch for switching whether to supply power to the main microcomputer is provided, the power control means (sub-microcomputer) may be configured to switch the switch based on the instruction signal. Good.

本発明に係る信号処理装置においては、上記指示信号生成手段は、上記複数の端子の各々を介して入力されたデジタル信号のレベルに基づいて上記指示信号を生成する、ことが好ましい。 In the signal processing device according to the present invention, it is preferable that the instruction signal generation unit generates the instruction signal based on a level of a digital signal input via each of the plurality of terminals.

上記構成によれば、上記複数の端子から入力される信号がデジタル信号である場合に、当該信号処理装置の消費電力を低減することができる。 According to the above configuration, when the signals input from the plurality of terminals are digital signals, the power consumption of the signal processing device can be reduced.

本発明に係る信号処理装置は、上記複数の端子のうち特定の端子を介して入力されたアナログ信号を検出し、検出結果を示す２値信号を上記指示信号生成手段に送出するアナログ信号検出手段を更に備え、上記アナログ信号検出手段は、上記特定の端子を介してアナログ信号の入力が開始された時点で上記２値信号のレベルを変化させ、上記指示信号生成手段は、上記特定の端子を除く上記複数の端子の各々を介して入力されたデジタル信号のレベル、および、アナログ信号検出手段から送出された上記２値信号のレベルに基づいて上記指示信号を生成する、ことが好ましい。 The signal processing apparatus according to the present invention detects an analog signal input through a specific terminal among the plurality of terminals, and sends an analog signal detection means for sending a binary signal indicating a detection result to the instruction signal generation means. The analog signal detecting means changes the level of the binary signal at the time when the input of the analog signal is started via the specific terminal, and the instruction signal generating means Preferably, the instruction signal is generated based on the level of the digital signal input via each of the plurality of terminals except the above and the level of the binary signal sent from the analog signal detection means.

上記構成によれば、上記複数の端子から入力される信号にアナログ信号が含まれる場合でも、当該信号処理装置の消費電力を低減することができる。 According to the above configuration, even when an analog signal is included in signals input from the plurality of terminals, the power consumption of the signal processing device can be reduced.

本発明に係る信号処理装置は、上記複数の端子のうち特定の端子を介して入力された信号の宛先を検出し、検出結果を示す２値信号を上記指示信号生成手段に送出する宛先検出手段を更に備え、宛先検出手段は、上記特定の端子を介して入力される信号の宛先が自装置であるとき上記２値信号のレベルを変化させ、上記指示信号生成手段は、上記特定の端子を除く上記複数の端子の各々を介して入力されたデジタル信号のレベル、および、上記宛先検出手段から送出された上記２値信号のレベルに基づいて上記指示信号を生成する、ことが好ましい。 The signal processing apparatus according to the present invention detects a destination of a signal input via a specific terminal among the plurality of terminals, and sends a binary signal indicating a detection result to the instruction signal generation unit. The destination detection means changes the level of the binary signal when the destination of the signal input via the specific terminal is its own device, and the instruction signal generation means sets the specific terminal to It is preferable that the instruction signal is generated based on the level of the digital signal input via each of the plurality of terminals except the above and the level of the binary signal sent from the destination detection means.

上記構成によれば、上記特定の端子を介して入力された信号が自装置宛ての信号である場合に上記信号処理回路への電力供給が開始されるので、上記特定の端子を介して自装置宛てではない信号が入力された場合に上記信号処理回路への電力供給を開始して無駄に電力を消費することを防止することができるという更なる効果を奏する。 According to the above configuration, since the power supply to the signal processing circuit is started when the signal input through the specific terminal is a signal addressed to the local apparatus, the local apparatus is configured through the specific terminal. When a signal that is not addressed is input, power supply to the signal processing circuit can be started to prevent unnecessary power consumption.

なお、上記特定の端子から入力される信号としては、当該信号の宛先を示す情報が含まれている信号であれば何でもよいが、例えば、当該信号処理装置を制御する制御信号などが挙げられる。 The signal input from the specific terminal may be anything as long as it includes information indicating the destination of the signal, and examples thereof include a control signal for controlling the signal processing device.

本発明に係る信号処理装置において、上記指示信号生成手段は、組み合わせ論理回路である、ことが好ましい。 In the signal processing device according to the present invention, it is preferable that the instruction signal generating means is a combinational logic circuit.

上記構成によれば、上記指示信号生成手段を簡易に構成することができ、また、上記指示信号生成手段において消費する電力を削減することができる。 According to the above configuration, the instruction signal generation unit can be configured easily, and the power consumed in the instruction signal generation unit can be reduced.

本発明に係る信号処理装置においては、上記指示信号生成手段は、上記複数の端子の近傍に配置されている、ことが好ましい。 In the signal processing device according to the present invention, it is preferable that the instruction signal generating means is disposed in the vicinity of the plurality of terminals.

上記の構成によれば、上記複数の端子を介して入力された信号を上記指示信号生成手段に伝送するための信号ラインをより短く構成することができるので、上記電力制御手段を含む基板レイアウトをより一層単純化することができるという更なる効果を奏する。 According to said structure, since the signal line for transmitting the signal input through the said several terminal to the said instruction | indication signal production | generation means can be comprised shorter, the board | substrate layout containing the said power control means is made. There is a further effect that it can be further simplified.

なお、本発明の信号処理装置における上記複数の端子には、ＨＤＭＩ端子が含まれていてもよい。 Note that the plurality of terminals in the signal processing device of the present invention may include an HDMI terminal.

本発明に係る省電力化方法は、上記課題を解決するために、複数の端子と、該複数の端子の各々を介して入力された信号を処理する信号処理回路とを備えた信号処理装置における省電力化方法であって、上記複数の端子の少なくとも１つを介して信号の入力が開始された時点を示す単一の指示信号を生成する指示信号生成工程と、上記指示信号生成工程にて生成された上記指示信号に基づき、上記信号処理回路に対する電力の供給を開始する電力制御工程と、を含んでいる、ことを特徴としている。 In order to solve the above-described problem, a power saving method according to the present invention is a signal processing apparatus including a plurality of terminals and a signal processing circuit that processes a signal input via each of the plurality of terminals. A power saving method, comprising: an instruction signal generation step for generating a single instruction signal indicating a point in time when signal input is started via at least one of the plurality of terminals; and the instruction signal generation step. A power control step of starting supply of power to the signal processing circuit based on the generated instruction signal.

上記の構成よれば、本発明に係る上記信号処理装置と同様の効果を奏する。 According to said structure, there exists an effect similar to the said signal processing apparatus which concerns on this invention.

本発明の信号処理装置における電力制御手段は、上記複数の端子の少なくとも１つを介して信号の入力が開始された時点を示す単一の指示信号に基づいて、上記信号処理回路に供給する電力を制御する。 The power control means in the signal processing device of the present invention is configured to supply power to the signal processing circuit based on a single instruction signal indicating a point in time when signal input is started via at least one of the plurality of terminals. To control.

したがって、信号が入力される端子の数が増えても、上記電力制御手段が複数の信号を処理する必要がないので、上記電力制御手段の小型化、低コスト化、低消費電力化を図ることができる。また、上記複数の端子を介して入力される信号を上記電力制御手段に引き回すために、端子数と同数の配線を設ける必要がないので、上記電力制御手段を含む基板レイアウトを単純化することができる。 Therefore, even if the number of terminals to which signals are input increases, the power control means does not need to process a plurality of signals, so that the power control means can be reduced in size, cost, and power consumption. Can do. Further, since it is not necessary to provide the same number of wirings as the number of terminals in order to route signals inputted through the plurality of terminals to the power control means, the board layout including the power control means can be simplified. it can.

（実施形態１）
本発明の第１の実施形態に係る信号処理装置１００について、図１から図３に基づいて説明すれば以下のとおりである。 (Embodiment 1)
The signal processing apparatus 100 according to the first embodiment of the present invention will be described below with reference to FIGS.

図１は、信号処理装置１００の要部構成を示したブロック図である。 FIG. 1 is a block diagram showing a main configuration of the signal processing apparatus 100.

図１に示したように、信号処理装置１００は、コネクタ１０１と、コネクタ１０２と、処理対象信号入力端子１０３と、信号合成回路（指示信号生成手段）１０４と、サブマイコン（電力制御手段）１０５と、メインマイコン１０６と、信号処理回路１０７と、スイッチ１０８と、電源ライン１０９と、リモコン受信部１１０とを含んで構成されている。 As shown in FIG. 1, the signal processing apparatus 100 includes a connector 101, a connector 102, a processing target signal input terminal 103, a signal synthesis circuit (instruction signal generation unit) 104, and a sub-microcomputer (power control unit) 105. A main microcomputer 106, a signal processing circuit 107, a switch 108, a power supply line 109, and a remote control receiver 110.

コネクタ１０１は、処理対象信号入力端子１０１ａと、制御信号入力端子１０１ｂとを含んでいる。処理対象信号入力端子１０１ａは、信号処理装置１００が処理する処理対象信号を入力するための端子である。制御信号入力端子１０１ｂは、信号処理装置１００を制御する制御信号を入力するための端子であって、特に、デジタル信号である制御信号を入力するための端子である。コネクタ１０２も、コネクタ１０１と同様、処理対象信号を入力するための処理対象信号入力端子１０２ａと、デジタル信号である制御信号を入力するための制御信号入力端子１０２ｂとを備えている。 The connector 101 includes a processing target signal input terminal 101a and a control signal input terminal 101b. The processing target signal input terminal 101a is a terminal for inputting a processing target signal to be processed by the signal processing apparatus 100. The control signal input terminal 101b is a terminal for inputting a control signal for controlling the signal processing apparatus 100, and in particular, a terminal for inputting a control signal which is a digital signal. Similarly to the connector 101, the connector 102 includes a processing target signal input terminal 102a for inputting a processing target signal and a control signal input terminal 102b for inputting a control signal which is a digital signal.

より具体的には、コネクタ１０１は、デジタル映像信号およびデジタル音声信号を入力するための処理対象信号入力端子１０１ａと、ＣＥＣ（Consumer Electronics Control）信号を入力するための制御信号入力端子１０１ｂとを含む、ＨＤＭＩ（High Definition Multimedia Interface）コネクタとして構成されている。コネクタ１０２も、同様である。 More specifically, the connector 101 includes a processing target signal input terminal 101a for inputting a digital video signal and a digital audio signal, and a control signal input terminal 101b for inputting a CEC (Consumer Electronics Control) signal. It is configured as an HDMI (High Definition Multimedia Interface) connector. The same applies to the connector 102.

処理対象信号入力端子１０３は、信号処理装置１００が処理する処理対象信号を入力するための端子であって、特に、デジタル信号である処理対象信号を入力するための端子である。より具体的には、処理対象信号入力端子１０３は、デジタル映像信号を入力するためのＤＶＩ−Ｄ端子として構成されている。 The processing target signal input terminal 103 is a terminal for inputting a processing target signal to be processed by the signal processing apparatus 100, and in particular, a terminal for inputting a processing target signal that is a digital signal. More specifically, the processing target signal input terminal 103 is configured as a DVI-D terminal for inputting a digital video signal.

なお、コネクタ１０１および１０２は、ＨＤＭＩコネクタに限定されるものではなく、デジタル信号である制御信号を入力するための制御信号入力端子を有するものであれば、処理対象信号の種類に応じた任意のコネクタであってよい。また、処理対象信号１０３は、ＤＶＩ−Ｄ端子に限定されるものではなく、ＵＳＢ端子、光デジタル音声端子など、デジタル信号を入力するための端子であれば何でもよい。 The connectors 101 and 102 are not limited to the HDMI connectors, and any connectors according to the type of the signal to be processed may be used as long as they have a control signal input terminal for inputting a control signal that is a digital signal. It may be a connector. The processing target signal 103 is not limited to the DVI-D terminal, and may be any terminal for inputting a digital signal such as a USB terminal or an optical digital audio terminal.

信号合成回路１０４は、制御信号入力端子１０１ｂおよび１０２ｂを介して入力された制御信号、ならびに、処理対象信号入力端子１０３を介して入力された処理対象信号に基づいて電源ＯＮ要求信号を生成し、生成した電源ＯＮ要求信号をサブマイコン１０５に送出する。 The signal synthesis circuit 104 generates a power ON request signal based on the control signal input via the control signal input terminals 101b and 102b and the processing target signal input via the processing target signal input terminal 103. The generated power ON request signal is sent to the sub-microcomputer 105.

なお、信号合成回路１０４は、図１に示したように、コネクタ１０１および１０２、ならびに処理対象信号入力端子１０３の近傍に配置されており、これらの端子と信号合成回路１０４とを繋ぐ信号ラインを最短化し、基板レイアウトを単純化することができるようになされている。 As shown in FIG. 1, the signal synthesis circuit 104 is disposed in the vicinity of the connectors 101 and 102 and the processing target signal input terminal 103, and a signal line connecting these terminals and the signal synthesis circuit 104 is provided. It is possible to minimize the length and simplify the board layout.

信号生成回路１０４が生成する電源ＯＮ要求信号は、ＨまたはＬの何れかのレベルをとるデジタル信号である。信号合成回路１０４は、制御信号入力端子１０１ｂもしくは１０２ｂを介して制御信号の入力が開始された時点、または、処理対象信号入力端子１０３を介して処理対象信号の入力が開始された時点で、電源ＯＮ要求信号をアクティブレベル（予め定められたＨまたはＬの何れかのレベル）に変化させる。このため、信号生成回路１０４が生成する電源ＯＮ要求信号は、制御信号入力端子１０１ｂおよび１０２ｂ、ならびに、処理対象信号入力端子１０３の少なくとも１つを介して信号の入力が開始された時点を示す指示信号として機能する。 The power ON request signal generated by the signal generation circuit 104 is a digital signal that takes either the H or L level. The signal synthesizing circuit 104 is connected to the power source when the input of the control signal is started through the control signal input terminal 101b or 102b or when the input of the processing target signal is started through the processing target signal input terminal 103. The ON request signal is changed to an active level (a predetermined level of H or L). For this reason, the power ON request signal generated by the signal generation circuit 104 is an instruction that indicates the time point at which signal input is started via at least one of the control signal input terminals 101b and 102b and the processing target signal input terminal 103. Functions as a signal.

サブマイコン１０５は、メインマイコン１０６および信号処理回路１０７に供給する電力を、信号合成回路１０４から出力された電源ＯＮ要求信号に基づいて制御する。具体的には、電源ＯＮ要求信号がアクティブレベルに変化した時点で、スイッチ１０８を導通状態に切り替える。スイッチ１０８が導通状態に切り替えられると、電源ライン１０９からメインマイコン１０６および信号処理回路１０７への電力の供給が開始される。 The sub-microcomputer 105 controls the power supplied to the main microcomputer 106 and the signal processing circuit 107 based on the power ON request signal output from the signal synthesis circuit 104. Specifically, the switch 108 is switched to the conductive state when the power ON request signal changes to the active level. When switch 108 is switched to the conductive state, supply of power from power supply line 109 to main microcomputer 106 and signal processing circuit 107 is started.

リモコン信号受信部１１０は、リモートコントローラ（不図示）から発せられた赤外線を受光してリモコン信号に変換する赤外線受光部を含んで構成されており、得られたリモコン信号をサブマイコン１０５に出力する。サブマイコン１０５は、リモコン信号受信部１１０から供給されるリモコン信号に電源ＯＮ要求が含まれる場合にも、スイッチ１０８を導通状態に切り替える。なお、サブマイコン１０５は、信号合成回路１０４からの電源ＯＮ要求に基づいて電力供給を開始したのか、リモコン信号受信部１１０からの電源ＯＮ要求に基づいて電力供給を開始したのかを示す電源ＯＮ因子を、メインマイコン１０６に通知する。 The remote control signal receiving unit 110 includes an infrared light receiving unit that receives infrared light emitted from a remote controller (not shown) and converts it into a remote control signal, and outputs the obtained remote control signal to the sub-microcomputer 105. . The sub-microcomputer 105 switches the switch 108 to the conductive state even when the remote control signal supplied from the remote control signal receiving unit 110 includes a power-on request. The sub-microcomputer 105 starts power supply based on the power-on request from the signal synthesis circuit 104 or power-on factor indicating whether power supply is started based on the power-on request from the remote control signal receiving unit 110. Is sent to the main microcomputer 106.

メインマイコン１０６は、電源ライン１０９から供給される電力により動作し、制御信号入力端子１０１ｂおよび１０２ｂから入力された制御信号、ならびに、リモコン信号受信部１１０から入力されたリモコン信号に基づいて、信号処理回路１０７を制御する。また、信号処理回路１０７は、メインマイコン１０６と同様、電源ライン１０９から供給される電力により動作し、処理対象信号入力端子１０１ａ、１０２ａ、および１０３から入力された処理対象信号を処理する。 The main microcomputer 106 operates with power supplied from the power supply line 109, and performs signal processing based on the control signal input from the control signal input terminals 101b and 102b and the remote control signal input from the remote control signal receiving unit 110. The circuit 107 is controlled. Similarly to the main microcomputer 106, the signal processing circuit 107 operates with the power supplied from the power supply line 109, and processes the processing target signals input from the processing target signal input terminals 101a, 102a, and 103.

信号合成回路１０４における信号合成処理について、図２および図３を参照してもう少し詳しく説明する。 The signal synthesis processing in the signal synthesis circuit 104 will be described in more detail with reference to FIGS.

図２は、信号合成回路１０４における信号合成処理を説明する図であり、制御信号入力端子１０１ｂおよび１０２ｂを介して信号処理装置１００に入力されるＣＥＣ信号の具体例を示す。 FIG. 2 is a diagram for explaining signal synthesis processing in the signal synthesis circuit 104, and shows a specific example of the CEC signal input to the signal processing apparatus 100 via the control signal input terminals 101b and 102b.

信号処理装置１００に対してＣＥＣ信号を送出する外部装置は、無信号時にＨレベルにプルアップされているレベルをＬレベルに吸い込むことにより、図２に示したような信号波形を形成する。すなわち、ＣＥＣ信号は、Ｌレベルをアクティブレベルとするデジタル信号である。 An external device that transmits a CEC signal to the signal processing device 100 forms a signal waveform as shown in FIG. 2 by sucking the level pulled up to the H level when there is no signal into the L level. That is, the CEC signal is a digital signal whose L level is an active level.

処理対象信号入力端子１０３を介して信号処理装置１００に入力される処理対象信号も、図２に示したＣＥＣ信号と同様、デジタル信号である。したがって、信号合成回路１０４は、これらのデジタル信号のうち少なくとも１つがアクティブレベルであるとき、かつ、そのときに限ってアクティブレベルになる電源ＯＮ要求信号を生成する組み合わせ論理回路として構成することができる。 The processing target signal input to the signal processing apparatus 100 via the processing target signal input terminal 103 is also a digital signal, like the CEC signal shown in FIG. Therefore, the signal synthesis circuit 104 can be configured as a combinational logic circuit that generates a power-on request signal that becomes an active level only when at least one of these digital signals is at an active level. .

図３は、信号合成回路１０４の構成例を示すブロック図である。 FIG. 3 is a block diagram illustrating a configuration example of the signal synthesis circuit 104.

図３に示した信号合成回路１０４は、インバータ５０１および５０２と、ＯＲゲート５０３とにより構成された組み合わせ論理回路である。インバータ５０１および５０２は、それぞれ、制御信号入力端子１０１ｂおよび１０２ｂを介して入力されたＣＥＣ信号を反転する。ＯＲゲート５０３は、インバータ５０１および５０２により反転されたＣＥＣ、ならびに、処理対象信号入力端子１０３を介して入力された処理対象信号の論理和を算出し、算出された論理和を電源ＯＮ要求信号としてサブマイコン１０５に送出する。 The signal synthesis circuit 104 illustrated in FIG. 3 is a combinational logic circuit including inverters 501 and 502 and an OR gate 503. Inverters 501 and 502 invert the CEC signals input via control signal input terminals 101b and 102b, respectively. The OR gate 503 calculates the logical sum of the CEC inverted by the inverters 501 and 502 and the processing target signal input via the processing target signal input terminal 103, and uses the calculated logical sum as the power ON request signal. The data is sent to the sub-microcomputer 105.

なお、ここでは、処理対象信号入力端子１０３を介して入力される処理対象信号として、Ｈレベルをアクティブレベルとするデジタル信号を想定した信号合成回路１０４の構成について説明したが、信号合成回路１０４の構成はこれに限らず、処理対象信号入力端子１０３を介して入力される処理対象信号の種類に応じて適宜変更することが可能である。例えば、処理対象信号入力端子１０３を介して入力される処理対象信号として、Ｌレベルをアクティブレベルとするデジタル信号が想定される場合には、当該処理対象信号を反転してＯＲゲートに入力するインバータを、図３に示した信号合成回路１０４に追加してもよい。 Note that here, the configuration of the signal synthesis circuit 104 assuming a digital signal having an H level as an active level as the processing target signal input via the processing target signal input terminal 103 has been described. The configuration is not limited to this, and the configuration can be appropriately changed according to the type of the processing target signal input via the processing target signal input terminal 103. For example, when a digital signal having an L level as an active level is assumed as a processing target signal input via the processing target signal input terminal 103, an inverter that inverts the processing target signal and inputs the signal to the OR gate May be added to the signal synthesis circuit 104 shown in FIG.

本実施形態に係る信号処理装置１００の構成によれば、制御信号入力端子１０１ｂもしくは１０２ｂを介して制御信号の入力が開始された時点、または、処理対象信号入力端子１０３を介して処理対象信号の入力が開始された時点で、メインマイコン１０６、および、信号処理回路１０７への電力供給を開始することができる。また、それまでの間、メインマイコン１０６、および、信号処理回路１０７への電力供給を停止することができる。したがって、メインマイコン１０６、および、信号処理回路１０７に対して常時電力を供給し続ける場合と比べて、信号処理装置１００の消費電力を低減することができる
（実施形態２）
本発明の第２の実施形態に係る信号処理装置２００について、図４および図５に基づいて説明すれば以下のとおりである。 According to the configuration of the signal processing device 100 according to the present embodiment, the time when the input of the control signal is started via the control signal input terminal 101b or 102b, or the processing target signal is input via the processing target signal input terminal 103. When the input is started, power supply to the main microcomputer 106 and the signal processing circuit 107 can be started. In the meantime, the power supply to the main microcomputer 106 and the signal processing circuit 107 can be stopped. Therefore, the power consumption of the signal processing apparatus 100 can be reduced as compared with the case where power is continuously supplied to the main microcomputer 106 and the signal processing circuit 107 (Embodiment 2).
The signal processing apparatus 200 according to the second embodiment of the present invention will be described as follows based on FIG. 4 and FIG.

図４は、信号処理装置２００の要部構成を示すブロック図である。 FIG. 4 is a block diagram showing a main configuration of the signal processing device 200. As shown in FIG.

図４に示したように、信号処理装置２００は、コネクタ１０１と、コネクタ１０２と、処理対象信号入力端子１０３と、信号合成回路１０４と、サブマイコン１０５と、メインマイコン１０６と、信号処理回路１０７と、スイッチ１０８と、電源ライン１０９と、リモコン受信部１１０とを含んで構成されている。これらのブロックは、それぞれ、図１において同一符号により示した、信号処理装置１００の対応するブロックと同じ機能を有する。 As shown in FIG. 4, the signal processing device 200 includes a connector 101, a connector 102, a processing target signal input terminal 103, a signal synthesis circuit 104, a sub microcomputer 105, a main microcomputer 106, and a signal processing circuit 107. And a switch 108, a power line 109, and a remote control receiver 110. Each of these blocks has the same function as the corresponding block of the signal processing apparatus 100, which is indicated by the same reference numeral in FIG.

これらのブロックに加え、本実施形態に係る信号処理装置２００は、宛先検出部（宛先検出手段）２０１および２０２を含んで構成されている。 In addition to these blocks, the signal processing device 200 according to the present embodiment includes destination detection units (destination detection means) 201 and 202.

宛先検出部２０１は、制御信号入力端子１０１ｂを介して入力された制御信号の宛先を検出し、検出結果を示す検出信号を信号合成回路１０４に送出する。宛先検出部２０１が信号合成回路１０４に送出する検出信号は、ＨまたはＬの何れかをレベルをとる２値信号であり、宛先検出部２０１は、入力された制御信号の宛先が自装置であるとき検出信号をアクティブレベル（予め定められたＨまたはＬの何れかレベル）に変化させる。宛先検出部２０２も同様に構成されており、制御信号入力端子１０２ｂを介して入力された制御信号の宛先が自装置であるときにレベルが変化する検出信号を、信号合成回路１０４に送出する。 The destination detection unit 201 detects the destination of the control signal input via the control signal input terminal 101b, and sends a detection signal indicating the detection result to the signal synthesis circuit 104. The detection signal that the destination detection unit 201 sends to the signal synthesis circuit 104 is a binary signal that takes a level of either H or L, and the destination detection unit 201 has the destination of the input control signal as its own device. The detection signal is changed to an active level (a predetermined level of H or L). The destination detection unit 202 is configured in the same manner, and sends a detection signal whose level changes when the destination of the control signal input via the control signal input terminal 102 b is the own device to the signal synthesis circuit 104.

信号合成回路１０４は、宛先検出部２０１もしくは宛先検出部２０２が出力する検出信号がアクティブレベルに変化した時点、または、処理対象信号入力端子１０３を介して入力される処理対象信号がアクティブレベルに変化した時点で、サブマイコン１０５に送出する電源ＯＮ要求信号をアクティブレベルに変化させる。サブマイコン１０５は、電源ＯＮ要求信号がアクティブレベルに変化した時点で、スイッチ１０８を導通状態に制御する。これにより、メインマイコン１０６、および、信号処理回路１０７への電力供給が開始される。 The signal synthesis circuit 104 changes the processing target signal input via the processing target signal input terminal 103 to the active level when the detection signal output from the destination detecting unit 201 or the destination detecting unit 202 changes to the active level. At that time, the power ON request signal sent to the sub-microcomputer 105 is changed to the active level. The sub-microcomputer 105 controls the switch 108 to the conductive state when the power-on request signal changes to the active level. Thereby, power supply to the main microcomputer 106 and the signal processing circuit 107 is started.

宛先検出部２０１および２０２における宛先検出方法について、図５を参照してもう少し詳しく説明する。 The destination detection method in the destination detection units 201 and 202 will be described in more detail with reference to FIG.

図５は、宛先検出部２０１および２０２における宛先検出方法を説明する図であり、宛先検出部に入力されるＣＥＣ信号の信号内容の具体例と、そのＣＥＣ信号に基づいて生成される検出信号の信号波形とを示している。 FIG. 5 is a diagram for explaining a destination detection method in the destination detection units 201 and 202. Specific examples of signal contents of the CEC signal input to the destination detection unit and detection signals generated based on the CEC signal are shown. The signal waveform is shown.

ＣＥＣ信号のヘッダーブロックには、図５に示したように、送信元アドレスと宛先アドレスとが含まれる。宛先検出部２０１および２０２は、入力されたＣＥＣ信号のヘッダーブロックに含まれる宛先アドレスを自装置のアドレスと比較し、入力されたＣＥＣ信号が自装置宛の制御信号であるか否かを判定する。そして、入力されたＣＥＣ信号が自装置宛の制御信号であると判定した場合、宛先検出部２０１および２０２は、例えば、送信元アドレスにＡＣＫを返すタイミングで、信号合成回路１０４に送出する検出信号をＨレベル（ここでは、Ｈレベルがアクティブレベルであるものとした）に立ち上げる。また、次に入力されるフレームの開始を示すＳＴを検出すると、出力信号をＬレベルに立ち下げる。 The header block of the CEC signal includes a source address and a destination address as shown in FIG. The destination detection units 201 and 202 compare the destination address included in the header block of the input CEC signal with the address of the own device, and determine whether the input CEC signal is a control signal addressed to the own device. . When it is determined that the input CEC signal is a control signal addressed to the own device, the destination detection units 201 and 202 detect, for example, a detection signal that is sent to the signal synthesis circuit 104 at a timing of returning an ACK to the transmission source address. Are raised to the H level (here, the H level is assumed to be the active level). When ST indicating the start of the next input frame is detected, the output signal falls to the L level.

なお、ここでは、ＣＥＣ信号の宛先検出に好適な宛先検出方法について説明したが、宛先検出部２０１における宛先検出方法はこれに限らず、入力される制御信号の種類に応じて適宜変更することが可能である。 Although the destination detection method suitable for detecting the destination of the CEC signal has been described here, the destination detection method in the destination detection unit 201 is not limited to this, and may be changed as appropriate according to the type of the control signal to be input. Is possible.

本実施形態に係る信号処理装置２００の構成によれば、制御信号入力端子１０１ｂもしくは１０２ｂを介して自装置宛ての制御信号の入力が開始された時点、または、処理対象信号入力端子１０３を介して処理対象信号の入力が開始された時点で、メインマイコン１０６、および信号処理回路１０７への電力供給を開始することができ、それまでの間、メインマイコン１０６、および、信号処理回路１０７への電力供給を停止することができる。すなわち、制御信号入力端子１０１ｂまたは１０２ｂを介して自装置宛てではない制御信号が入力されても、メインマイコン１０６、および、信号処理回路１０７への電力供給は開始されないので、実施形態１に示した信号処理装置１００と比べて、消費電力をより一層低減することができる。 According to the configuration of the signal processing device 200 according to the present embodiment, when input of a control signal addressed to the own device is started via the control signal input terminal 101b or 102b, or via the processing target signal input terminal 103. When the input of the signal to be processed is started, power supply to the main microcomputer 106 and the signal processing circuit 107 can be started. Until then, power to the main microcomputer 106 and the signal processing circuit 107 can be started. Supply can be stopped. That is, even if a control signal that is not addressed to the device itself is input via the control signal input terminal 101b or 102b, power supply to the main microcomputer 106 and the signal processing circuit 107 is not started. Compared with the signal processing apparatus 100, the power consumption can be further reduced.

なお、本実施形態では、図４に示したように、コネクタ１０１および１０２としてＨＤＭＩ端子を想定しているが、コネクタ１０１および１０２は、これに限らず、制御信号を双方向通信する通信規格に対応した、任意の端子により構成してもよい。たとえば、図４に示したコネクタ１０１および１０２を、デジタルデータ信号（デジタル映像信号、デジタル音声信号など）と一緒にデジタル制御信号であるＡＶ／Ｃコマンドを双方向通信する際に用いられるＩＥＥＥ１３９４端子に置き換えてもよい。 In this embodiment, as shown in FIG. 4, HDMI terminals are assumed as the connectors 101 and 102. However, the connectors 101 and 102 are not limited to this, and are based on a communication standard for bidirectional communication of control signals. You may comprise by the corresponding arbitrary terminals. For example, the connectors 101 and 102 shown in FIG. 4 are connected to the IEEE 1394 terminal used for bidirectional communication of AV / C commands as digital control signals together with digital data signals (digital video signals, digital audio signals, etc.). It may be replaced.

（実施形態３）
本発明の第３の実施形態に係る信号処理装置３００について、図６および図７に基づいて説明すれば以下のとおりである。 (Embodiment 3)
A signal processing apparatus 300 according to the third embodiment of the present invention will be described below with reference to FIGS.

図６は、信号処理装置３００の要部構成を示すブロック図である。 FIG. 6 is a block diagram showing a main configuration of the signal processing device 300.

図６に示したように、信号処理装置３００は、コネクタ１０１と、コネクタ１０２と、信号合成回路１０４と、サブマイコン１０５と、メインマイコン１０６と、信号処理回路１０７と、スイッチ１０８と、電源ライン１０９と、リモコン受信部１１０とを含んで構成されている。これらのブロックは、それぞれ、図１において同一符号により示した、信号処理装置１００の対応するブロックと同じ機能を有する。 As shown in FIG. 6, the signal processing apparatus 300 includes a connector 101, a connector 102, a signal synthesis circuit 104, a sub-microcomputer 105, a main microcomputer 106, a signal processing circuit 107, a switch 108, and a power supply line. 109 and a remote control receiving unit 110. Each of these blocks has the same function as the corresponding block of the signal processing apparatus 100, which is indicated by the same reference numeral in FIG.

これらのブロックに加え、本実施形態に係る信号処理装置３００は、アナログ信号入力端子３０１と、アナログ信号検出回路（アナログ信号検出手段）３０２と、スイッチ３０３とを含んで構成されている。 In addition to these blocks, the signal processing apparatus 300 according to the present embodiment includes an analog signal input terminal 301, an analog signal detection circuit (analog signal detection means) 302, and a switch 303.

アナログ信号入力端子３０１は、信号処理装置３００が処理するアナログ信号を入力するための端子あり、より具体的には、アナログ映像信号を入力するためのＡＶ-映像端子である。ただし、アナログ入力端子３０１は、これに限らず、Ｓ端子、Ｄ端子、コンポジット端子、コンポーネント端子、Ｄ-Ｓｕｂ端子などの各種アナログ映像信号入力用端子であってもよいし、ＡＶ-音声端子、マイク端子などの各種アナログ音声信号入力用各種端子であってもよいし、さらには、アンテナ端子などの各種ＲＦ信号入力用端子であってもよい。 The analog signal input terminal 301 is a terminal for inputting an analog signal processed by the signal processing device 300, and more specifically, an AV-video terminal for inputting an analog video signal. However, the analog input terminal 301 is not limited to this, and may be various analog video signal input terminals such as an S terminal, a D terminal, a composite terminal, a component terminal, a D-Sub terminal, an AV-audio terminal, Various analog audio signal input terminals such as a microphone terminal may be used, and furthermore, various RF signal input terminals such as an antenna terminal may be used.

アナログ信号検出回路３０２は、アナログ信号入力端子３０１を介して入力されたアナログ信号を検出し、検出結果を示す検出信号を信号合成回路１０４に送出する。この検出信号は、ＨまたはＬの何れかをレベルをとる２値信号であり、アナログ信号検出回路３０２は、アナログ信号入力端子３０１を介してアナログ信号の入力が開始された時点で検出信号をアクティブレベル（予め定められたＨまたはＬの何れかレベル）に変化させる。 The analog signal detection circuit 302 detects an analog signal input via the analog signal input terminal 301 and sends a detection signal indicating the detection result to the signal synthesis circuit 104. This detection signal is a binary signal that takes a level of either H or L, and the analog signal detection circuit 302 activates the detection signal when input of the analog signal is started via the analog signal input terminal 301. The level is changed to either a predetermined level of H or L.

信号合成回路１０４は、制御信号入力端子１０１ｂもしくは１０２ｂを介して入力される制御信号がアクティブレベルに変化した時点、または、アナログ信号検出回路３０２が出力する検出信号がアクティブレベルに変化した時点で、サブマイコン１０５に送出する電源ＯＮ要求信号のレベルを、アクティブレベルに変化させる。サブマイコン１０５は、電源ＯＮ要求信号がアクティブレベルに変化した時点で、スイッチ１０８を導通状態に制御する。これにより、メインマイコン１０６への電力供給が開始される。 When the control signal input via the control signal input terminal 101b or 102b changes to the active level, or when the detection signal output from the analog signal detection circuit 302 changes to the active level, the signal synthesis circuit 104 The level of the power ON request signal sent to the sub-microcomputer 105 is changed to the active level. The sub-microcomputer 105 controls the switch 108 to the conductive state when the power-on request signal changes to the active level. Thereby, power supply to the main microcomputer 106 is started.

メインマイコン１０６は、電源ライン１０９から供給される電力により動作し、スイッチ３０３を導通状態に制御する。この際、メインマイコン１０６は、制御信号入力端子１０１ｂまたは１０２ｂから入力された制御信号の宛先を検出し、その制御信号の宛先が自装置であった場合に、スイッチ３０３を導通状態に制御するようにしてもよい。これにより、信号処理回路１０７への電力供給が開始される。 The main microcomputer 106 operates with electric power supplied from the power supply line 109 and controls the switch 303 to a conductive state. At this time, the main microcomputer 106 detects the destination of the control signal input from the control signal input terminal 101b or 102b, and controls the switch 303 to the conductive state when the destination of the control signal is the own device. It may be. As a result, power supply to the signal processing circuit 107 is started.

アナログ信号検出回路３０２におけるアナログ信号検出方法について、図７を参照してもう少し詳しく説明する。 The analog signal detection method in the analog signal detection circuit 302 will be described in a little more detail with reference to FIG.

図７は、アナログ信号検出回路３０２におけるアナログ信号検出方法を説明する図であり、アナログ信号検出回路３０２に入力されるアナログ映像信号の具体例と、そのアナログ映像信号に基づいて生成される同期分離信号と、その同期分離信号に基づいて設定される判定タイマーの値と、その判定タイマーの値に基づいて生成される検出信号とを示している。 FIG. 7 is a diagram for explaining an analog signal detection method in the analog signal detection circuit 302. Specific examples of the analog video signal input to the analog signal detection circuit 302 and synchronization separation generated based on the analog video signal 2 shows a signal, a value of a determination timer set based on the synchronization separation signal, and a detection signal generated based on the value of the determination timer.

アナログ信号検出回路３０２は、概略的にいえば、入力されたアナログ映像信号の同期を検出し、同期が検出された時点で検出信号をＨレベルに立ち上げる同期検出回路として構成されている。より具体的には、アナログ信号検出回路３０２は、以下の工程により、検出信号を生成する。 Generally speaking, the analog signal detection circuit 302 is configured as a synchronization detection circuit that detects the synchronization of the input analog video signal and raises the detection signal to the H level when the synchronization is detected. More specifically, the analog signal detection circuit 302 generates a detection signal through the following steps.

（工程１）入力されたアナログ映像信号を所定の閾値（同期分離スレッシュ）と比較し、入力されたアナログ映像信号のレベルがその閾値以下になるとき、かつ、そのときに限ってＨレベルに立ち上がる同期分離信号を生成する。 (Step 1) The input analog video signal is compared with a predetermined threshold value (synchronization separation threshold), and when the level of the input analog video signal is equal to or lower than the threshold value, and rises to the H level only at that time. A sync separation signal is generated.

（工程２）時間経過とともに値が単調に増大する判定タイマーであって、同期分離信号がＨレベルに立ち上がる時点で値が初期値にリセットされる判定タイマーの値を所定の閾値（同期判定スレッシュ）と比較し、判定タイマーのリセット直前の値が予め設定された範囲内であれば、検出信号をＨレベルに立ち上げる（すなわち、判定タイマーの値が所定の下限値以下、または、所定の上限値以上であるとき「同期なし」とする）。 (Step 2) A determination timer whose value monotonously increases with time, and a value of a determination timer whose value is reset to an initial value when the synchronization separation signal rises to an H level is set to a predetermined threshold (synchronization determination threshold). If the value immediately before the determination timer is reset is within a preset range, the detection signal is raised to the H level (that is, the value of the determination timer is equal to or lower than a predetermined lower limit value or a predetermined upper limit value). If this is the case, “No synchronization” is assumed).

なお、ここでは、アナログ映像信号の検出に好適なアナログ信号検出方法について説明したが、アナログ信号検出回路３０２におけるアナログ信号検出方法はこれに限らない。同期信号が含まれるアナログ信号であれば、アナログ映像信号に限らず上記と同様の方法による信号検出が可能である。また、その他のアナログ信号に対しても、入力されたアナログ信号の種類に応じて検出方法を適宜変更することにより、本発明を適用することが可能である。 Although an analog signal detection method suitable for detecting an analog video signal has been described here, the analog signal detection method in the analog signal detection circuit 302 is not limited to this. Any analog signal including a synchronization signal can be detected not only by analog video signals but also by the same method as described above. Also, the present invention can be applied to other analog signals by appropriately changing the detection method according to the type of the input analog signal.

本実施形態に係る信号処理装置３００の構成によれば、制御信号入力端子１０１ｂもしくは１０２ｂを介して制御信号の入力が開始された時点、または、アナログ信号入力端子３０１を介してアナログ信号の入力が開始された時点で、メインマイコン１０６、および信号処理回路１０７への電力供給を開始することができる。また、それまでの間、メインマイコン１０６、および、信号処理回路１０７への電力供給を停止することができる。すなわち、入力される信号がアナログ信号である場合であっても、実施形態１に示した信号処理装置１００と同様に、消費電力を低減することができる。 According to the configuration of the signal processing device 300 according to the present embodiment, when an input of a control signal is started via the control signal input terminal 101b or 102b, or an analog signal is input via the analog signal input terminal 301. When started, power supply to the main microcomputer 106 and the signal processing circuit 107 can be started. In the meantime, the power supply to the main microcomputer 106 and the signal processing circuit 107 can be stopped. That is, even when the input signal is an analog signal, the power consumption can be reduced as in the signal processing apparatus 100 shown in the first embodiment.

（実施形態４）
本発明の第４の実施形態に係る信号処理装置４００について、図８に基づいて説明すれば以下のとおりである。信号処理装置４００は、アナログ放送およびデジタル放送に重畳された映像信号および音声信号、ならびに、各種端子を介して入力された映像信号および音声信号を処理するテレビジョン受像機として構成されている。 (Embodiment 4)
A signal processing device 400 according to the fourth embodiment of the present invention will be described below with reference to FIG. The signal processing device 400 is configured as a television receiver that processes a video signal and an audio signal superimposed on analog broadcasting and digital broadcasting, and a video signal and an audio signal input via various terminals.

図８に示したように、ＨＤＭＩコネクタ４０１と、ＡＶ−映像端子４０２と、ＡＶ−音声端子４０３と、アナログ信号検出回路４０４と、信号合成回路４０５と、サブマイコン４０６と、メインマイコン４０７と、スイッチ４０８と、電源ライン４０９と、リモコン受信部４１０と、液晶表示パネル４１１と、スピーカ４１２と、放送信号受信部４２０と、信号処理回路４３０とを含んで構成されている。 As shown in FIG. 8, the HDMI connector 401, the AV-video terminal 402, the AV-audio terminal 403, the analog signal detection circuit 404, the signal synthesis circuit 405, the sub-microcomputer 406, the main microcomputer 407, The switch 408, the power line 409, the remote control receiver 410, the liquid crystal display panel 411, the speaker 412, the broadcast signal receiver 420, and the signal processing circuit 430 are configured.

信号処理装置４００は、概略的に言えば、（１）放送信号受信部４２０が受信した映像信号および音声信号、（２）ＨＤＭＩコネクタ４０１を介して入力された映像信号および音声信号、および、（３）ＡＶ−映像端子４０２およびＡＶ−音声端子４０３を介して入力された映像信号および音声信号から、出力する映像信号および音声信号を選択し、選択された映像信号を液晶表示パネル４１１を介して出力し、選択された音声信号をスピーカ４１２を介して出力するように構成されている
放送信号受信部４２０は、アナログ放送およびデジタル放送に重畳された映像信号および音声信号を受信するための構成であり、
・受信するべきチャンネルを選択する選局部４２１、
・選択されたチャンネルにて放送されているデジタル放送信号を受信するデジタルチューナー部４２２、
・受信したデジタル放送信号を復調するデジタル復調部４２３、
・復調されたデジタル放送信号から映像信号、音声信号、および、ＥＰＧデータなどの付加情報を分離する分離部４２４、
・分離された音声信号を復号するオーディオデコード部４２５、
・分離された付加情報を処理するＥＰＧ／ＯＳＤ予約処理部４２６、
・分離された映像信号を復号するビデオデコード部４２７、および、
・選択されたチャンネルにて放送されているアナログ放送信号を受信するアナログチューナー部４２８を含んで構成されている。 Roughly speaking, the signal processing device 400 includes (1) a video signal and an audio signal received by the broadcast signal receiving unit 420, (2) a video signal and an audio signal input via the HDMI connector 401, and ( 3) The video signal and audio signal to be output are selected from the video signal and audio signal input via the AV-video terminal 402 and AV-audio terminal 403, and the selected video signal is selected via the liquid crystal display panel 411. The broadcast signal receiving unit 420 configured to output and output the selected audio signal via the speaker 412 is configured to receive the video signal and the audio signal superimposed on the analog broadcast and the digital broadcast. Yes,
A channel selection unit 421 for selecting a channel to be received;
A digital tuner unit 422 for receiving a digital broadcast signal broadcast on the selected channel;
A digital demodulator 423 that demodulates the received digital broadcast signal;
A separation unit 424 that separates additional information such as a video signal, an audio signal, and EPG data from the demodulated digital broadcast signal;
An audio decoding unit 425 for decoding the separated audio signal;
An EPG / OSD reservation processing unit 426 that processes the separated additional information;
A video decoding unit 427 for decoding the separated video signal, and
An analog tuner unit 428 that receives an analog broadcast signal broadcast on the selected channel is included.

信号処理回路４３０は、
・ＨＤＭＩコネクタ４０１を介して入力された信号を処理し、映像信号と音声信号とに分離するＨＤＭＩ信号処理部４３１、
・アナログチューナー部４２８、および、ＡＶ−映像端子４０２から出力される映像信号のうちから何れか１つを選択し、また、アナログチューナー部４２８、および、ＡＶ−音声端子４０３から出力される音声信号のうちから何れか１つを選択するＡＶスイッチ部４３２、
・オーディオデコード部４２５、ＨＤＭＩ処理部４３１、および、ＡＶスイッチ部４３２から出力される音声信号のうちから何れか１つを選択するオーディオセレクタ部４３３、
・ビデオデコード部４２７、ＨＤＭＩ処理部４３１、および、ＡＶスイッチ部４３２から出力される映像信号のうちから何れか１つを選択するビデオセレクタ部４３４、
・オーディオセレクタ部４３３から出力される音声信号に基づいて、スピーカ４１２を駆動するオーディオ出力変換部４３５、および、
・ビデオセレクタ部４３４から出力される映像信号に基づいて液晶表示パネル４１１を駆動するビデオ出力変換部４３６を含んで構成されている。 The signal processing circuit 430
An HDMI signal processing unit 431 that processes a signal input via the HDMI connector 401 and separates it into a video signal and an audio signal;
One of the video signals output from the analog tuner unit 428 and the AV-video terminal 402 is selected, and the audio signal output from the analog tuner unit 428 and the AV-audio terminal 403 AV switch unit 432 for selecting any one of them,
An audio selector unit 433 that selects one of the audio signals output from the audio decoding unit 425, the HDMI processing unit 431, and the AV switch unit 432;
A video selector unit 434 that selects any one of the video signals output from the video decoding unit 427, the HDMI processing unit 431, and the AV switch unit 432;
An audio output conversion unit 435 that drives the speaker 412 based on the audio signal output from the audio selector unit 433, and
A video output conversion unit 436 that drives the liquid crystal display panel 411 based on the video signal output from the video selector unit 434 is configured.

ＡＶ−映像端子４０２を介して入力されたアナログ映像信号は、アナログ信号検出回路４０４に入力される。アナログ信号検出回路４０４は、図６に示したアナログ信号検出回路３０２と同様に構成されており、アナログ映像信号の入力が開始された時点でアクティブレベルに変化する検出信号を信号合成回路４０５に送出する。 The analog video signal input via the AV-video terminal 402 is input to the analog signal detection circuit 404. The analog signal detection circuit 404 is configured in the same manner as the analog signal detection circuit 302 shown in FIG. 6, and sends a detection signal that changes to an active level to the signal synthesis circuit 405 when input of an analog video signal is started. To do.

信号合成回路４０５は、ＨＤＭＩコネクタ４０１の制御信号入力端子４０１ｂを介して入力される制御信号がアクティブレベルに変化した時点、または、アナログ信号検出回路４０４が出力する検出信号がアクティブレベルに変化した時点で、サブマイコン４０６に送出する電源ＯＮ要求信号のレベルを、アクティブレベルに変化させる。サブマイコン４０６は、電源ＯＮ要求信号がアクティブレベルに変化した時点で、スイッチ４０８を導通状態に制御する。これにより、メインマイコン４０７、および、信号処理回路４３０の各部への電力供給が開始される。 The signal synthesis circuit 405 is a time point when a control signal input via the control signal input terminal 401b of the HDMI connector 401 changes to an active level, or a time point when a detection signal output from the analog signal detection circuit 404 changes to an active level. Thus, the level of the power ON request signal sent to the sub-microcomputer 406 is changed to the active level. The sub-microcomputer 406 controls the switch 408 to be conductive when the power-on request signal changes to the active level. Thereby, power supply to the main microcomputer 407 and each part of the signal processing circuit 430 is started.

本実施形態に係る信号処理装置４００の構成によれば、制御信号入力端子４０１ｂを介してＣＥＣ信号の入力が開始された時点、または、ＡＶ−映像端子４０２を介してアナログ映像信号の入力が開始された時点で、メインマイコン４０７、および、信号処理回路４３０の各部への電力供給を開始することができる。また、それまでの間、メインマイコン４０７、および、信号処理回路４３０の各部への電力供給を停止することができる。したがって、メインマイコン４０７、および、信号処理回路４３０の各部に対して常時電力を供給し続ける場合と比べて、信号処理装置４００の消費電力を低減することができる。 According to the configuration of the signal processing device 400 according to the present embodiment, when the input of the CEC signal is started via the control signal input terminal 401b, or the input of the analog video signal is started via the AV-video terminal 402. At that time, power supply to the main microcomputer 407 and each part of the signal processing circuit 430 can be started. In the meantime, the power supply to the main microcomputer 407 and each part of the signal processing circuit 430 can be stopped. Therefore, the power consumption of the signal processing device 400 can be reduced as compared with the case where power is constantly supplied to the main microcomputer 407 and each part of the signal processing circuit 430.

なお、サブマイコン４０６は、放送信号受信部４２０の各部に対する電力供給を、メインマイコン４０７、および、信号処理回路４３０の各部に対する電力供給と同様に制御するようにしてもよい。これにより、信号処理装置４００の消費電力をより一層低減することができる。 The sub-microcomputer 406 may control the power supply to each unit of the broadcast signal receiving unit 420 in the same manner as the power supply to each unit of the main microcomputer 407 and the signal processing circuit 430. Thereby, the power consumption of the signal processing apparatus 400 can be further reduced.

（付記事項）
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。 (Additional notes)
The present invention is not limited to the above-described embodiments, and various modifications are possible within the scope shown in the claims, and embodiments obtained by appropriately combining technical means disclosed in different embodiments. Is also included in the technical scope of the present invention.

本発明は、複数の端子を備え、該複数の端子の各々を介して入力された各種信号を処理する信号処理装置に好適に利用することができる。 INDUSTRIAL APPLICABILITY The present invention can be suitably used for a signal processing device that includes a plurality of terminals and processes various signals input through each of the plurality of terminals.

本発明の第１の実施形態を示すものであり、信号処理装置の要部構成を示したブロック図である。BRIEF DESCRIPTION OF THE DRAWINGS It is the block diagram which showed the 1st Embodiment of this invention and showed the principal part structure of the signal processing apparatus. 本発明の第１の実施形態における信号合成処理を説明するためのものであり、信号合成回路に入力される制御信号（ＣＥＣ信号）の波形図である。It is for demonstrating the signal synthesis | combination process in the 1st Embodiment of this invention, and is a wave form diagram of the control signal (CEC signal) input into a signal synthesis circuit. 本発明の第１の実施形態を示すものであり、信号合成回路の構成例を示したブロック図である。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a block diagram illustrating a configuration example of a signal synthesis circuit according to a first embodiment of the present invention. 本発明の第２の実施形態を示すものであり、信号処理装置の要部構成を示したブロック図である。FIG. 7 is a block diagram illustrating a main configuration of a signal processing device according to a second embodiment of the present invention. 本発明の第２の実施形態における宛先検出処理を説明するためのものであり、信号合成回路に入力される制御信号（ＣＥＣ信号）の具体例と、その制御信号に基づいて生成される検出信号の具体例を示す。It is for demonstrating the destination detection process in the 2nd Embodiment of this invention, The specific example of the control signal (CEC signal) input into a signal synthetic | combination circuit, and the detection signal produced | generated based on the control signal A specific example is shown. 本発明の第３の実施形態を示すものであり、信号処理装置の要部構成を示したブロック図である。FIG. 9 is a block diagram illustrating a configuration of a main part of a signal processing device according to a third embodiment of the present invention. 本発明の第３の実施形態におけるアナログ信号検出処理を説明するためのものであり、アナログ信号検出回路に入力されるアナログ映像信号の具体例と、そのアナログ映像信号に基づいて生成される同期分離信号と、その同期分離信号に基づいて設定される判定タイマーの値と、その判定タイマーの値に基づいて生成される検出信号とを示す。It is for demonstrating the analog signal detection process in the 3rd Embodiment of this invention, and the specific example of the analog video signal input into an analog signal detection circuit, and the synchronous separation produced | generated based on the analog video signal A signal, a value of a determination timer set based on the synchronization separation signal, and a detection signal generated based on the value of the determination timer are shown. 本発明の第４の実施形態を示すものであり、テレビジョン受像機として構成された信号処理装置の要部構成を示したブロック図である。FIG. 9 is a block diagram illustrating a main configuration of a signal processing device configured as a television receiver according to a fourth embodiment of the present invention.

Explanation of symbols

１００信号処理装置
１０１コネクタ
１０１ａ処理対象信号入力端子
１０１ｂ制御信号入力端子
１０２コネクタ
１０２ａ処理対象信号入力端子
１０２ｂ制御信号入力端子
１０３処理対象信号入力端子
１０４信号合成回路（指示信号生成手段）
１０５サブマイコン（電力制御手段）
１０６メインマイコン
１０７信号処理回路
１０８スイッチ１０８
１０９電源ライン
２００信号処理回路
２０１宛先検出部（宛先検出手段）
２０２宛先検出部（宛先検出手段）
３００信号処理回路
３０１アナログ信号入力端子
３０２アナログ信号検出回路（アナログ信号検出手段）
３０３スイッチ
４００信号処理装置（テレビジョン受像機） DESCRIPTION OF SYMBOLS 100 Signal processing apparatus 101 Connector 101a Processing target signal input terminal 101b Control signal input terminal 102 Connector 102a Processing target signal input terminal 102b Control signal input terminal 103 Processing target signal input terminal 104 Signal synthesis circuit (instruction signal generation means)
105 Sub-microcomputer (power control means)
106 Main microcomputer 107 Signal processing circuit 108 Switch 108
109 Power Line 200 Signal Processing Circuit 201 Destination Detection Unit (Destination Detection Unit)
202 Destination detection unit (destination detection means)
300 signal processing circuit 301 analog signal input terminal 302 analog signal detection circuit (analog signal detection means)
303 switch 400 signal processor (television receiver)

Claims

A signal processing circuit for processing a signal input via each of the plurality of terminals;
Instruction signal generating means for generating a single instruction signal indicating a point in time when signal input is started via at least one of the plurality of terminals;
Power control means for starting supply of power to the signal processing circuit based on the instruction signal generated by the instruction signal generation means,
A signal processing apparatus.

A main microcomputer for controlling the signal processing circuit;
The power control means is a sub-microcomputer different from the main microcomputer, which controls power supply to the signal processing circuit and the main microcomputer.
The signal processing apparatus according to claim 1.

The instruction signal generation means generates the instruction signal based on a level of a digital signal input via each of the plurality of terminals.
The signal processing apparatus according to claim 1, wherein:

An analog signal detection means for detecting an analog signal input via a specific terminal among the plurality of terminals and sending a binary signal indicating a detection result to the instruction signal generation means;
The analog signal detection means changes the level of the binary signal when an analog signal is input through the specific terminal,
The instruction signal generation means is based on the level of the digital signal input via each of the plurality of terminals excluding the specific terminal and the level of the binary signal sent from the analog signal detection means. Generating the instruction signal,
The signal processing apparatus according to claim 1, wherein:

Further comprising destination detection means for detecting a destination of a signal input via a specific terminal among the plurality of terminals and sending a binary signal indicating a detection result to the instruction signal generation means;
The destination detection means changes the level of the binary signal when the destination of the signal input via the specific terminal is the own device,
The instruction signal generation means is based on the level of the digital signal input via each of the plurality of terminals excluding the specific terminal and the level of the binary signal sent from the destination detection means. Generate an instruction signal,
The signal processing apparatus according to claim 1, wherein:

The instruction signal generation means is a combinational logic circuit.
The signal processing device according to claim 1, wherein the signal processing device is a signal processing device.

The instruction signal generating means is disposed in the vicinity of the plurality of terminals.
The signal processing device according to claim 1, wherein the signal processing device is a signal processing device.

The plurality of terminals include an HDMI terminal.
The signal processing device according to claim 1, wherein the signal processing device is a signal processing device.

A power saving method in a signal processing device comprising a plurality of terminals and a signal processing circuit for processing a signal input via each of the plurality of terminals,
An instruction signal generating step for generating a single instruction signal indicating a point in time at which signal input is started via at least one of the plurality of terminals;
A power control step of starting the supply of power to the signal processing circuit based on the instruction signal generated in the instruction signal generation step.
A power saving method characterized by that.