JP2008310741A - Cache optimizing method and device - Google Patents

Cache optimizing method and device Download PDF

Info

Publication number
JP2008310741A
JP2008310741A JP2007160233A JP2007160233A JP2008310741A JP 2008310741 A JP2008310741 A JP 2008310741A JP 2007160233 A JP2007160233 A JP 2007160233A JP 2007160233 A JP2007160233 A JP 2007160233A JP 2008310741 A JP2008310741 A JP 2008310741A
Authority
JP
Japan
Prior art keywords
cache
access pattern
access
distribution
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007160233A
Other languages
Japanese (ja)
Inventor
Akihiro Itakura
昭宏 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007160233A priority Critical patent/JP2008310741A/en
Publication of JP2008310741A publication Critical patent/JP2008310741A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Memory System Of A Hierarchy Structure (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a cache optimizing method and device capable of reducing power consumption. <P>SOLUTION: The device comprises a sector address storage part 1 for inputting a read/write command and storing a request sector address; an access pattern determining part 2 for reading an access pattern stored in the sector address storage part 1, and determining the features of the access pattern from the distribution of the access pattern; a cache configuration optimizing part 3 for receiving the output of the access pattern determining part 2 and changing the number of look-ahead blocks for every feature; and a cache hit determining part 4 receiving the read access pattern and the output of the cache configuration optimizing part 3 to check address distribution, to determine a change of distribution or to compute a cache hit rate to recheck the access pattern and to determine cache access or disk access. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はキャッシュの最適化方法及び装置に関し、更に詳しくはハードディスクドライブの消費電力を低減することができるキャッシュの最適化方法及び装置に関する。   The present invention relates to a cache optimization method and apparatus, and more particularly to a cache optimization method and apparatus that can reduce power consumption of a hard disk drive.

ハードディスクは、携帯電話或いはＭＰ３プレーヤーなどの民生機器への活用の場が広がっている。これらの分野では、パワーソースが限られていることから、低消費電力であることが重要である。従来の装置では、キャッシュの構成は設計時に決定し、固定されている。   Hard disks are increasingly used for consumer devices such as mobile phones and MP3 players. In these fields, since power sources are limited, it is important to have low power consumption. In the conventional apparatus, the configuration of the cache is determined at the time of design and is fixed.

図６は従来の基本的なキャッシュ機能の説明図である。シークと回転待ちの後にＳＥＣ（セクタ）０〜ＳＥＣｎまでが目的リードセクタであるものとすると、目的セクタのリード完了後も引き続きデータをリードし、キャッシュメモリに記憶している。即ち、目的リードセクタの後のセクタが先読みセクタとなり、ＳＥＣｎ＋１〜ＳＥＣｎ＋ｋが先読みセクタとなっている。   FIG. 6 is an explanatory diagram of a conventional basic cache function. Assuming that SEC (sectors) 0 to SECn are the target read sectors after waiting for the seek and rotation, the data is continuously read and stored in the cache memory even after the read of the target sector is completed. That is, the sector after the target read sector is a prefetch sector, and SECn + 1 to SECn + k are prefetch sectors.

キャッシュの判定は、以下の通りである。ホストからリード命令されたセクタがキャッシュに存在している場合には、キャッシュアクセスのみで足り、ディスクアクセスはしない。これに対して、ホストからリード命令されたセクタがキャッシュに存在しない場合には、ディスクアクセスする。一般に、キャッシュサイズは
キャッシュサイズ＝（先読みブロック数）×（キャッシュライン数）
で表され、従来は先読みブロック数が固定であった。 The determination of the cache is as follows. When the sector instructed to be read from the host exists in the cache, only cache access is required, and disk access is not performed. On the other hand, if the sector instructed to be read from the host does not exist in the cache, the disk is accessed. Generally, the cache size is: cache size = (number of read-ahead blocks) x (number of cache lines)
In the past, the number of read-ahead blocks was fixed.

従来のこの種の装置としては、マルチタスクで並列してアクセスパターンが異なるアクセス要求があっても、それぞれの要求に対してディスクキャッシュを複数セグメントに分割し、それぞれのセグメントをそれぞれのアクセスに最適な動作モードで自動設定するために、ディスクアクセスパターンをサンプリングする部分と、サンプリング結果からそのアクセスに最適な動作モードを解析する部分と、ディスクキャッシュの制御及び管理をする部分を設けるようにした技術が知られている（例えば特許文献１参照）。   This type of conventional device can divide the disk cache into multiple segments for each request, even if there are multiple access requests with different access patterns in parallel, and each segment is optimal for each access. In order to automatically set in various operation modes, there is provided a part for sampling the disk access pattern, a part for analyzing the optimum operation mode for the access from the sampling result, and a part for controlling and managing the disk cache Is known (see, for example, Patent Document 1).

また、計算機毎の特定のアクセス履歴を保存し、管理計算機に計算機によるファイルアクセスの種類を予告させ、計算機からのファイルアクセスが始まる前から前もって記憶装置のキャッシュメモリに情報を読み込ませておく技術が知られている（例えば特許文献２参照）。   Also, there is a technology that saves a specific access history for each computer, allows the management computer to notify the type of file access by the computer, and loads the information into the cache memory of the storage device in advance before the file access from the computer starts. It is known (see, for example, Patent Document 2).

また、メディアアクセス時、そのアドレスとレングスをアドレステーブル上の直前にアクセスされたブロックの位置に記録し、メディアアクセスが修了した直後に、そのスタートアドレスに記録されている次アクセスアドレスとレングス情報をもとにディスクアクセスを行なう技術が知られている（例えば特許文献３参照）。
特開平１０−２５４７７８号公報（段落００１０〜００１５、図１） 特開２００５−１５７７１１号公報（段落００１７〜００３１、図１、図２） 特開平８−１８５２７２号公報（段落０００９〜００２０、図１） Also, when accessing the media, the address and length are recorded at the position of the block accessed immediately before on the address table, and immediately after the media access is completed, the next access address and length information recorded at the start address are recorded. A technique for performing disk access is known (see, for example, Patent Document 3).
Japanese Patent Laid-Open No. 10-254778 (paragraphs 0010 to 0015, FIG. 1) Japanese Patent Laying-Open No. 2005-157711 (paragraphs 0017 to 0031, FIGS. 1 and 2) JP-A-8-185272 (paragraphs 0009 to 0020, FIG. 1)

従来の技術では、ハードディスクは低消費電力ではないという問題があった。本発明はこのような課題に鑑みてなされたものであって、消費電力を低減することができるキャッシュの最適化方法及び装置を提供することを目的としている。   The conventional technology has a problem that the hard disk does not have low power consumption. The present invention has been made in view of such a problem, and an object thereof is to provide a cache optimization method and apparatus capable of reducing power consumption.

（１）請求項１記載の発明は、ホストからリード／ライトコマンドが発せられた場合、アクセスパターンの特徴を検出し、検出したアクセスパターンの特徴に応じてディスクアクセス数を変化させる、ようにしたことを特徴とする。
（２）請求項２記載の発明は、ホストからリード／ライトコマンドが発せられた場合、アクセスパターンの特徴を検出し、検出したアクセスパターンの特徴に応じてキャッシュの構成を最適化する、ようにしたことを特徴とする。
（３）請求項３記載の発明は、前記キャッシュの構成の最適化とは、アクセスパターンの局所性が高い場合、先読みブロック数を大きくし、アクセスパターンの局所性が低い場合、先読みブロック数を小さくするものであることを特徴とする。
（４）請求項４記載の発明は、前記アクセスパターンの局所性の検出方法は、所定の期間の目的セクタアドレスを保存してその分布を生成し、その分布を見て、分布が狭いほど局所性が高いと判断するものであることを特徴とする。
（５）請求項５記載の発明は、ホストからのリード／ライトコマンドを入力して所定期間の要求セクタアドレスを記憶するセクタアドレス記憶部と、該セクタアドレス記憶部に記憶されたアクセスパターンを読み出し、そのアクセスパターンの分布からアクセスパターンの特徴を判断するアクセスパターン判断部と、該アクセスパターン判断部の出力を受けて、特徴毎にキャッシュの先読みブロック数を変化させるキャッシュ構成最適化部と、前記セクタアドレス記憶部から読み出されたアクセスパターンと、前記キャッシュ構成最適化部の出力を受けて、アドレス分布をチェックし、分布の変化を判断し、或いはキャッシュヒット率を演算してアクセスパターンを再チェックし、キャッシュアクセスするか、ディスクアクセスするかを判定するキャッシュヒット判定部、とから構成されることを特徴とする。
６．この発明において、前記アクセスパターンの局所性の検出方法は、キャッシュのヒット率により判断し、ヒット率が減少した時は先読みブロック数を変化させることを特徴とする。 (1) According to the first aspect of the present invention, when a read / write command is issued from the host, the feature of the access pattern is detected, and the number of disk accesses is changed according to the feature of the detected access pattern. It is characterized by that.
(2) According to the second aspect of the present invention, when a read / write command is issued from the host, the feature of the access pattern is detected, and the cache configuration is optimized according to the feature of the detected access pattern. It is characterized by that.
(3) In the invention according to claim 3, the optimization of the cache configuration means that the number of prefetch blocks is increased when the locality of the access pattern is high, and the number of prefetch blocks is increased when the locality of the access pattern is low. It is what makes it small.
(4) In the invention according to claim 4, the locality detection method of the access pattern stores a target sector address for a predetermined period to generate the distribution, and looks at the distribution. It is characterized in that it is judged to be high.
(5) According to the fifth aspect of the present invention, a read / write command from the host is inputted and a sector address storage unit for storing a requested sector address for a predetermined period, and an access pattern stored in the sector address storage unit is read. An access pattern determination unit that determines the characteristics of the access pattern from the distribution of the access patterns, a cache configuration optimization unit that receives the output of the access pattern determination unit, and changes the number of cache prefetch blocks for each feature; The access pattern read from the sector address storage unit and the output of the cache configuration optimizing unit are received, the address distribution is checked, a change in the distribution is judged, or the cache hit rate is calculated and the access pattern is restored. Check to determine whether to access cache or disk Cache hit determination unit that, characterized in that they are composed of and.
6). In the present invention, the locality detection method of the access pattern is characterized in that the determination is made based on a cache hit rate, and when the hit rate decreases, the number of prefetch blocks is changed.

（１）請求項１記載の発明によれば、アクセスパターンの特徴に応じてディスクアクセス数を変化させることにより、ハードディスクの低消費電力化を図ることができる。
（２）請求項２記載の発明によれば、アクセスパターンの特徴に応じてキャッシュの構成を最適化することにより、ハードディスクの低消費電力化を図ることができる。
（３）請求項３記載の発明によれば、アクセスパターンの局所性が高い場合、先読みブロック数を大きくし、アクセスパターンの局所性が低い場合、先読みブロック数を小さくして、キャッシュ構成の最適化を図ることができる。
（４）請求項４記載の発明によれば、目的セクタアドレス分布を見ることにより、アクセスパターンの局所性を判断することができる。
（５）請求項５記載の発明によれば、アクセスパターンとキャッシュ構成最適化部の出力を受けてアドレス分布をチェックし、分布の変化を判断し、キャッシュアクセスするかディスクアクセスするかを決めるので、ハードディスクの低消費電力化を図ることができる。
６．この場合において、アクセスパターンの局所性を検出する方法として、キャッシュのヒット率により判断することができる。 (1) According to the first aspect of the invention, the power consumption of the hard disk can be reduced by changing the number of disk accesses according to the characteristics of the access pattern.
(2) According to the second aspect of the invention, the power consumption of the hard disk can be reduced by optimizing the cache configuration in accordance with the characteristics of the access pattern.
(3) According to the invention described in claim 3, when the locality of the access pattern is high, the number of prefetched blocks is increased, and when the locality of the access pattern is low, the number of prefetched blocks is decreased to optimize the cache configuration. Can be achieved.
(4) According to the invention described in claim 4, the locality of the access pattern can be determined by looking at the target sector address distribution.
(5) According to the fifth aspect of the invention, the address distribution is checked by receiving the access pattern and the output of the cache configuration optimizing unit, the change in the distribution is judged, and whether the cache access or the disk access is determined. Therefore, the power consumption of the hard disk can be reduced.
6). In this case, as a method of detecting the locality of the access pattern, it can be determined by the cache hit rate.

以下、図面を参照して本発明の実施の形態を詳細に説明する。図１は本発明の一実施の形態を示すブロック図である。図において、Ａはホスト（図示せず）から出力されるリード／ライトコマンドである。１はホストからのリード／ライトコマンドを入力して所定期間の要求セクタアドレスを記憶するセクタアドレス記憶部、２は該セクタアドレス記憶部１に記憶されたアクセスパターンを読み出し、そのアクセスパターンの分布からアクセスパターンの特徴を判断するアクセスパターン判断部である。   Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. FIG. 1 is a block diagram showing an embodiment of the present invention. In the figure, A is a read / write command output from a host (not shown). Reference numeral 1 denotes a sector address storage unit for inputting a read / write command from the host to store a requested sector address for a predetermined period. Reference numeral 2 denotes an access pattern stored in the sector address storage unit 1, and from the distribution of the access pattern An access pattern determination unit that determines the characteristics of an access pattern.

３は該アクセスパターン判断部２の出力を受けて、特徴毎にキャッシュの先読みブロック数を変化させるキャッシュ構成最適化部、４は前記セクタアドレス記憶部１から読み出されたアクセスパターンと、前記キャッシュ構成最適化部３の出力を受けて、アドレス分布をチェックし、分布の変化を判断し、或いはキャッシュヒット率を演算してアクセスパターンを再チェックし、キャッシュアクセスするか、ディスクアクセスするかを判定するキャッシュヒット判定部である。５はキャッシュメモリ、６はハードディスク記憶媒体である。このように構成された装置の動作を説明すれば、以下の通りである。   3 is a cache configuration optimizing unit that receives the output of the access pattern determining unit 2 and changes the number of prefetch blocks of the cache for each feature. 4 is an access pattern read from the sector address storage unit 1; In response to the output of the configuration optimizing unit 3, the address distribution is checked, the change of the distribution is judged, or the cache hit rate is calculated to check the access pattern again to determine whether the cache access or the disk access is performed. This is a cache hit determination unit. Reference numeral 5 is a cache memory, and 6 is a hard disk storage medium. The operation of the apparatus configured as described above will be described as follows.

装置起動後、セクタアドレス記憶部１は所定期間の要求セクタアドレスを記憶する。アクセスパターン判断部２は、セクタアドレス記憶部１に記憶されたアドレスパターンを読出し、アドレス分布を生成し、その分布からアクセスパターンの特徴を判断する。キャッシュ構成最適化部３は、特徴毎にキャッシュの先読みブロック数を変化させる。キャッシュヒット判定部４は、セクタアドレス記憶部１から読み出したアクセスパターンと、キャッシュ構成最適化部３から出力されたブロック数を受けて、常に分布をチェックし、分布の変化を判断し、あるいはキャッシュヒット率低下をモニタし、その時、アクセスパターンを再チェックし、チェック結果に応じて先読みブロック数を変化させる。   After the apparatus is activated, the sector address storage unit 1 stores a requested sector address for a predetermined period. The access pattern determination unit 2 reads the address pattern stored in the sector address storage unit 1, generates an address distribution, and determines the characteristics of the access pattern from the distribution. The cache configuration optimizing unit 3 changes the number of cache prefetch blocks for each feature. The cache hit determination unit 4 receives the access pattern read from the sector address storage unit 1 and the number of blocks output from the cache configuration optimization unit 3, and always checks the distribution and determines the change in the distribution, The decrease in the hit rate is monitored. At that time, the access pattern is rechecked and the number of prefetch blocks is changed according to the check result.

キャッシュヒット判定部４は、判定結果に応じてキャッシュアクセスＢを選択するか、ディスクアクセスＣを選択するかを判定する。キャッシュアクセスを選択した場合には、キャッシュメモリ５との間でデータのやりとりを行ない、ディスクアクセスを選択した場合には、ハードディスク記憶媒体６との間でデータのやりとりを行なう。   The cache hit determination unit 4 determines whether to select the cache access B or the disk access C according to the determination result. When cache access is selected, data is exchanged with the cache memory 5, and when disk access is selected, data is exchanged with the hard disk storage medium 6.

このように、本発明によれば、アクセスパターンの特徴に応じてディスクアクセス数を変化させることにより、ハードディスクの低消費電力化を図ることができる。また、アクセスパターンの特徴に応じてキャッシュの構成を最適化することにより、ハードディスクの低消費電力化を図ることができる。   Thus, according to the present invention, the power consumption of the hard disk can be reduced by changing the number of disk accesses according to the characteristics of the access pattern. In addition, the power consumption of the hard disk can be reduced by optimizing the cache configuration according to the characteristics of the access pattern.

図２は先読みブロック数による消費電力の変化を示す図である。（１）はハードディスクの消費電力と先読みブロック数の関係を示す図、（２）はキャッシュライン数と先読みブロック数の関係を示す図である。（２）において、ＤとＥはキャッシュ範囲を示している。Ｄの場合は、キャッシュライン数は多いが、先読みブロック数は小さい。Ｅの場合は、キャッシュライン数は少ないが、先読みブロック数は大きい。   FIG. 2 is a diagram illustrating a change in power consumption depending on the number of prefetch blocks. (1) is a diagram showing the relationship between the power consumption of the hard disk and the number of prefetch blocks, and (2) is a diagram showing the relationship between the number of cache lines and the number of prefetch blocks. In (2), D and E indicate cache ranges. In the case of D, the number of cache lines is large, but the number of prefetch blocks is small. In the case of E, the number of cache lines is small, but the number of prefetch blocks is large.

このような構成の違いにより、（１）に示すように消費電力が変化する。キャッシュ範囲Ｄのように先読みブロック数が小さい場合の消費電力特性はＤ´に示すように先読みブロック数が大きいほど消費電力が下がる。これに対して、キャッシュ範囲Ｅのように比較的先読みブロック数が大きくなった場合の消費電力特性はＥ´に示すように先読みブロック数が大きいほど消費電力は大きくなる。以上のように、あるアクセスパターンに対して、キャッシュ構成の違いにより電力が変化することが分かる。   Due to such a difference in configuration, the power consumption changes as shown in (1). When the number of prefetch blocks is small as in the cache range D, the power consumption decreases as the number of prefetch blocks increases as indicated by D ′. On the other hand, the power consumption characteristics when the number of prefetch blocks is relatively large as in the cache range E, the power consumption increases as the number of prefetch blocks increases as shown by E ′. As described above, it can be seen that the power changes due to the difference in the cache configuration for a certain access pattern.

次に、アクセスパターンの特徴について説明する。図３はアクセスパターンの特徴を示す図である。アドレス番号が連続しており、隣接アドレスへアクセスする頻度が高いことを示している。図４はアクセスパターンの他の特徴を示す図である。同一アドレスに短期間内に繰り返しアクセスする頻度が高い場合を示している。例えば、アドレス“１”が短周期でアクセスされていることが分かる。   Next, features of the access pattern will be described. FIG. 3 is a diagram showing the characteristics of the access pattern. The address numbers are continuous, indicating that the frequency of accessing adjacent addresses is high. FIG. 4 is a diagram showing another feature of the access pattern. This shows a case where the same address is frequently accessed repeatedly within a short period of time. For example, it can be seen that the address “1” is accessed in a short cycle.

図５は局所性の高いパターン分布、局所性の低いパターン分布の説明図である。（ａ）は局所性の高いパターン分布、（ｂ）は局所性の低いパターン分布を示す。何れも、縦軸は個数、横軸はセクタアドレスである。（ａ）に示すパターンの場合、セクタアドレスが０と６（×１０6）の時に個数が集中している。即ち、セクタアドレスが０の時の発生アドレスの個数は１．５×１０3に集中しており、セクタアドレスが６×１０6の場合は発生アドレスの個数が１．５×１０2近辺に集中している。 FIG. 5 is an explanatory diagram of a pattern distribution with high locality and a pattern distribution with low locality. (A) shows a pattern distribution with high locality, and (b) shows a pattern distribution with low locality. In either case, the vertical axis represents the number, and the horizontal axis represents the sector address. In the case of the pattern shown in (a), the numbers are concentrated when the sector addresses are 0 and 6 (× 10 6 ). That is, when the sector address is 0, the number of generated addresses is concentrated to 1.5 × 10 3 , and when the sector address is 6 × 10 6 , the number of generated addresses is concentrated around 1.5 × 10 2. is doing.

（ｂ）に示すパターン分布の場合、アドレスが分散している。殆ど全てのセクタアドレスに対して発生アドレス数が分布していることが分かる。
以上の説明より、キャッシュヒット判定部４は、図３に示すように隣接アドレスへアクセスする頻度が高い場合、又は図４に示すように同一アドレスに短期間内に繰り返しアクセスする頻度が高い場合は、キャッシュメモリ５（図１参照）にアクセスする。この結果、ハードディスク記録媒体６にアクセスする頻度は減少するので、ハードディスクの消費電力を低減することができる。 In the case of the pattern distribution shown in (b), the addresses are dispersed. It can be seen that the number of generated addresses is distributed for almost all sector addresses.
From the above description, the cache hit determination unit 4 has a high frequency of accessing an adjacent address as shown in FIG. 3 or a high frequency of repeatedly accessing the same address within a short period of time as shown in FIG. The cache memory 5 (see FIG. 1) is accessed. As a result, the frequency of accessing the hard disk recording medium 6 decreases, so that the power consumption of the hard disk can be reduced.

また、本発明によれば、ハードディスクドライブ１０は、アクセスパターンの局所性が高い場合は、先読みブロック数を大きくする。局所性が高いことから、隣接ブロックを用いてもヒットする可能性が高くなるからである。また、アクセスパターンの局所性が低い場合には、先読みブロック数を大きくしてもヒットする可能性が低いから、先読みブロック数を小さくする。この場合、その分キャッシュライン数を大きくすることができるため、比較的局所性が低い場合にもキャッシュヒット率を向上させることができる。このような制御を行なうことにより、キャッシュ構成の最適化を図ることができる。   Further, according to the present invention, the hard disk drive 10 increases the number of prefetch blocks when the locality of the access pattern is high. This is because the locality is high, so that the possibility of hitting increases even if adjacent blocks are used. If the locality of the access pattern is low, the number of prefetch blocks is reduced because the possibility of a hit is low even if the number of prefetch blocks is increased. In this case, since the number of cache lines can be increased accordingly, the cache hit rate can be improved even when the locality is relatively low. By performing such control, the cache configuration can be optimized.

また、本発明によれば、図５に示すように目的セクタアドレス分布を見ることにより、アクセスパターンの局所性を判断することができる。
また、本発明によれば、アクセスパターンとキャッシュ構成最適化部の出力を受けてアドレス分布をチェックし、分布の変化を判断し、キャッシュアクセスするかディスクアクセスするかを決めるので、ハードディスクの低消費電力化を図ることができる。 Further, according to the present invention, the locality of the access pattern can be determined by looking at the target sector address distribution as shown in FIG.
In addition, according to the present invention, the address distribution is checked by receiving the access pattern and the output of the cache configuration optimizing unit, the change in the distribution is judged, and whether the cache access or the disk access is determined. Electricity can be achieved.

また、本発明によれば、アクセスパターンの局所性を検出する方法として、キャッシュのヒット率により判断することができる。ヒット率の高い領域は、アクセスパターンの局所性が高いと判断することができる。   Further, according to the present invention, as a method of detecting the locality of an access pattern, it can be determined by a cache hit rate. It can be determined that the region with a high hit rate has a high locality of the access pattern.

また、局所性が高い場合及び低い場合のそれぞれに対して、最適値の実行時間、先読みブロック数を求めることができる。
（付記１）
ホストからリード／ライトコマンドが発せられた場合、
アクセスパターンの特徴を検出し、
検出したアクセスパターンの特徴に応じてディスクアクセス数を変化させる、
ようにしたことを特徴とするキャッシュの最適化方法。 Moreover, the execution time of the optimum value and the number of prefetch blocks can be obtained for each of cases where the locality is high and low.
(Appendix 1)
When a read / write command is issued from the host,
Detect the characteristics of the access pattern,
Change the number of disk accesses according to the characteristics of the detected access pattern.
A cache optimizing method characterized by the above.

（付記２）
ホストからリード／ライトコマンドが発せられた場合、
アクセスパターンの特徴を検出し、
検出したアクセスパターンの特徴に応じてキャッシュの構成を最適化する、
ようにしたことを特徴とするキャッシュの最適化方法。 (Appendix 2)
When a read / write command is issued from the host,
Detect the characteristics of the access pattern,
Optimize the cache configuration according to the characteristics of the detected access pattern.
A cache optimizing method characterized by the above.

（付記３）
前記キャッシュの構成の最適化とは、アクセスパターンの局所性が高い場合、先読みブロック数を大きくし、アクセスパターンの局所性が低い場合、先読みブロック数を小さくするものであることを特徴とする付記２記載のキャッシュの最適化方法。 (Appendix 3)
The cache configuration optimization means that the number of prefetch blocks is increased when the locality of the access pattern is high, and the number of prefetch blocks is decreased when the locality of the access pattern is low. 2. The cache optimizing method according to 2.

（付記４）
前記アクセスパターンの局所性の検出方法は、所定の期間の目的セクタアドレスを保存してその分布を生成し、その分布を見て、分布が狭いほど局所性が高いと判断するものであることを特徴とする付記３記載のキャッシュの最適化方法。 (Appendix 4)
The method for detecting the locality of the access pattern is to store a target sector address for a predetermined period and generate its distribution, and look at the distribution to determine that the locality is higher as the distribution is narrower. The cache optimizing method according to appendix 3, which is a feature.

（付記５）
ホストからのリード／ライトコマンドを入力して所定期間の要求セクタアドレスを記憶するセクタアドレス記憶部と、
該セクタアドレス記憶部に記憶されたアクセスパターンを読み出し、そのアクセスパターンの分布からアクセスパターンの特徴を判断するアクセスパターン判断部と、
該アクセスパターン判断部の出力を受けて、特徴毎にキャッシュの先読みブロック数を変化させるキャッシュ構成最適化部と、
前記セクタアドレス記憶部から読み出されたアクセスパターンと、前記キャッシュ構成最適化部の出力を受けて、アドレス分布をチェックし、分布の変化を判断し、或いはキャッシュヒット率を演算してアクセスパターンを再チェックし、キャッシュアクセスするか、ディスクアクセスするかを判定するキャッシュヒット判定部、
とから構成されることを特徴とするキャッシュの最適化装置。 (Appendix 5)
A sector address storage unit for inputting a read / write command from the host and storing a requested sector address for a predetermined period;
An access pattern determination unit that reads an access pattern stored in the sector address storage unit and determines a feature of the access pattern from the distribution of the access pattern;
A cache configuration optimizing unit that receives the output of the access pattern determining unit and changes the number of cache read-ahead blocks for each feature;
The access pattern read from the sector address storage unit and the output of the cache configuration optimization unit are received, the address distribution is checked, the change in distribution is judged, or the cache hit rate is calculated to determine the access pattern. A cache hit determination unit that re-checks and determines whether to perform cache access or disk access;
A cache optimizing device characterized by comprising:

（付記６）
前記アクセスパターンの局所性の検出方法は、キャッシュのヒット率により判断し、ヒット率が減少した時は先読みブロック数を変化させることを特徴とする付記３記載のキャッシュの最適化方法。 (Appendix 6)
The cache optimization method according to appendix 3, wherein the locality detection method of the access pattern is determined based on a cache hit rate, and when the hit rate decreases, the number of prefetch blocks is changed.

このように、本発明によれば、消費電力を低減することができるキャッシュの最適化方法及び装置を提供することができる。   Thus, according to the present invention, it is possible to provide a cache optimization method and apparatus that can reduce power consumption.

本発明の一実施の形態を示すブロック図である。It is a block diagram which shows one embodiment of this invention. 先読みブロック数による消費電力の変化を示す図である。It is a figure which shows the change of the power consumption by the number of prefetch blocks. アクセスパターンの特徴を示す図である。It is a figure which shows the characteristic of an access pattern. アクセスパターンの他の特徴を示す図である。It is a figure which shows the other characteristic of an access pattern. 局所性の高いパターン分布、局所性の低いパターン分布の説明図である。It is explanatory drawing of pattern distribution with high locality and pattern distribution with low locality. 従来の基本的なキャッシュ機能の説明図である。It is explanatory drawing of the conventional basic cache function.

符号の説明Explanation of symbols

１ セクタアドレス記憶部
２ アクセスパターン判断部
３ キャッシュ構成最適化部
４ キャッシュヒット判定部
５ キャッシュメモリ
６ ハードディスク記憶媒体
１０ ハードディスクドライブ DESCRIPTION OF SYMBOLS 1 Sector address memory | storage part 2 Access pattern judgment part 3 Cache structure optimization part 4 Cache hit judgment part 5 Cache memory 6 Hard disk storage medium 10 Hard disk drive

Claims (5)

ホストからリード／ライトコマンドが発せられた場合、
アクセスパターンの特徴を検出し、
検出したアクセスパターンの特徴に応じてディスクアクセス数を変化させる、
ようにしたことを特徴とするキャッシュの最適化方法。 When a read / write command is issued from the host,
Detect the characteristics of the access pattern,
Change the number of disk accesses according to the characteristics of the detected access pattern.
A cache optimizing method characterized by the above. ホストからリード／ライトコマンドが発せられた場合、
アクセスパターンの特徴を検出し、
検出したアクセスパターンの特徴に応じてキャッシュの構成を最適化する、
ようにしたことを特徴とするキャッシュの最適化方法。 When a read / write command is issued from the host,
Detect the characteristics of the access pattern,
Optimize the cache configuration according to the characteristics of the detected access pattern.
A cache optimizing method characterized by the above. 前記キャッシュの構成の最適化とは、アクセスパターンの局所性が高い場合、先読みブロック数を大きくし、アクセスパターンの局所性が低い場合、先読みブロック数を小さくするものであることを特徴とする請求項２記載のキャッシュの最適化方法。   The optimization of the cache configuration is to increase the number of prefetch blocks when the locality of the access pattern is high, and to decrease the number of prefetch blocks when the locality of the access pattern is low. Item 3. The cache optimization method according to Item 2. 前記アクセスパターンの局所性の検出方法は、所定の期間の目的セクタアドレスを保存してその分布を生成し、その分布を見て、分布が狭いほど局所性が高いと判断するものであることを特徴とする請求項３記載のキャッシュの最適化方法。   The method for detecting the locality of the access pattern is to store a target sector address for a predetermined period and generate its distribution, and look at the distribution to determine that the locality is higher as the distribution is narrower. 4. The cache optimization method according to claim 3, wherein the cache is optimized. ホストからのリード／ライトコマンドを入力して所定期間の要求セクタアドレスを記憶するセクタアドレス記憶部と、
該セクタアドレス記憶部に記憶されたアクセスパターンを読み出し、そのアクセスパターンの分布からアクセスパターンの特徴を判断するアクセスパターン判断部と、
該アクセスパターン判断部の出力を受けて、特徴毎にキャッシュの先読みブロック数を変化させるキャッシュ構成最適化部と、
前記セクタアドレス記憶部から読み出されたアクセスパターンと、前記キャッシュ構成最適化部の出力を受けて、アドレス分布をチェックし、分布の変化を判断し、或いはキャッシュヒット率を演算してアクセスパターンを再チェックし、キャッシュアクセスするか、ディスクアクセスするかを判定するキャッシュヒット判定部、
とから構成されることを特徴とするキャッシュの最適化装置。 A sector address storage unit for inputting a read / write command from the host and storing a requested sector address for a predetermined period;
An access pattern determination unit that reads an access pattern stored in the sector address storage unit and determines a feature of the access pattern from the distribution of the access pattern;
A cache configuration optimizing unit that receives the output of the access pattern determining unit and changes the number of cache read-ahead blocks for each feature;
The access pattern read from the sector address storage unit and the output of the cache configuration optimization unit are received, the address distribution is checked, the change in distribution is judged, or the cache hit rate is calculated to determine the access pattern. A cache hit determination unit that re-checks and determines whether to perform cache access or disk access;
A cache optimizing device characterized by comprising:
JP2007160233A 2007-06-18 2007-06-18 Cache optimizing method and device Withdrawn JP2008310741A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007160233A JP2008310741A (en) 2007-06-18 2007-06-18 Cache optimizing method and device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007160233A JP2008310741A (en) 2007-06-18 2007-06-18 Cache optimizing method and device

Publications (1)

Publication Number Publication Date
JP2008310741A true JP2008310741A (en) 2008-12-25

Family

ID=40238259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007160233A Withdrawn JP2008310741A (en) 2007-06-18 2007-06-18 Cache optimizing method and device

Country Status (1)

Country Link
JP (1) JP2008310741A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079108A (en) * 2010-10-01 2012-04-19 Fujitsu Semiconductor Ltd Memory access determination circuit, memory access determination method, cache control device, and electronic device
JP2013520756A (en) * 2010-02-24 2013-06-06 マーベル ワールド トレード リミテッド Cache based on spatial distribution of access to data storage devices
US9501413B2 (en) 2013-09-27 2016-11-22 Fujitsu Limited Storage apparatus, staging control method, and computer-readable recording medium having stored staging control program
US9977624B2 (en) 2015-03-31 2018-05-22 Fujitsu Limited Storage control apparatus and storage control method
US10303379B2 (en) 2017-09-25 2019-05-28 International Business Machines Corporation Efficient adaptive read-ahead in log structured storage

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013520756A (en) * 2010-02-24 2013-06-06 マーベル ワールド トレード リミテッド Cache based on spatial distribution of access to data storage devices
JP2012079108A (en) * 2010-10-01 2012-04-19 Fujitsu Semiconductor Ltd Memory access determination circuit, memory access determination method, cache control device, and electronic device
US8850118B2 (en) 2010-10-01 2014-09-30 Fujitsu Semiconductor Limited Circuit and method for dynamically changing reference value for address counter based on cache determination
US9501413B2 (en) 2013-09-27 2016-11-22 Fujitsu Limited Storage apparatus, staging control method, and computer-readable recording medium having stored staging control program
US9977624B2 (en) 2015-03-31 2018-05-22 Fujitsu Limited Storage control apparatus and storage control method
US10303379B2 (en) 2017-09-25 2019-05-28 International Business Machines Corporation Efficient adaptive read-ahead in log structured storage
US10901631B2 (en) 2017-09-25 2021-01-26 International Business Machines Corporation Efficient adaptive read-ahead in log structured storage

Similar Documents

Publication Publication Date Title
KR100801015B1 (en) Hybrid hard disk drive and data storing method
US11842049B2 (en) Dynamic cache management in hard drives
US7360015B2 (en) Preventing storage of streaming accesses in a cache
US9348520B2 (en) Lifetime extension of non-volatile semiconductor memory for data storage device
US9594519B2 (en) Prefetching monitored areas in a storage apparatus
US8069324B2 (en) Storage device with manual learning
JP2008016023A (en) Object base storage device with storage medium having variable medium property
JP2008041020A5 (en)
US7464250B2 (en) Method to reduce disk access time during predictable loading sequences
US10346051B2 (en) Storage media performance management
JP2017117179A (en) Information processing device, cache control program and cache control method
CN112130769B (en) Mechanical hard disk data processing method, device, equipment and medium
KR20120126678A (en) Nonvolatile memory device improving endurance and operating method thereof
KR20130024271A (en) Storage system including hdd and nvm
JP2008310741A (en) Cache optimizing method and device
JP4585599B1 (en) Data storage device and cache control method
JP2016133847A (en) Storage control apparatus and storage control program
JP2014170523A (en) System and method to fetch data during reading period in data storage unit
US20060218361A1 (en) Electronic storage device with rapid data availability
JP2007250054A (en) Information recording method, write control circuit, and information storage device
JP2012038212A (en) Storage device and control method thereof
US8149617B2 (en) Data storage medium and method for accessing digital data therein
US9785563B1 (en) Read command processing for data storage system based on previous writes
JP2004078755A (en) Information processing system
JP4104283B2 (en) Storage subsystem and information processing system

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091023

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100907