JP2008306743A

JP2008306743A - Electronic camera

Info

Publication number: JP2008306743A
Application number: JP2008181386A
Authority: JP
Inventors: Tsutomu Wakabayashi; 勤若林
Original assignee: Nikon Corp
Current assignee: Nikon Corp
Priority date: 2008-07-11
Filing date: 2008-07-11
Publication date: 2008-12-18
Anticipated expiration: 2023-06-24
Also published as: JP4720861B2

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electronic camera which is configured so as to appropriately operate in an image processing bracketing mode and in a mode of recording data, without processing images. <P>SOLUTION: When the electronic camera is set to a white balance bracketing mode (S121), and to an image quality mode 1 (positively determined at S131), the electronic camera selects both the image quality mode 1 and an image quality mode 5 (S132). When the electronic camera is set to the white-balance bracketing mode (positively determined at S104), modification from an image quality mode 2 to the image quality mode 1 is inhibited (positively determined at S105, and S106 is skipped), and both of the image quality mode 1 and image quality mode 5 are selected (S109). In addition, when the operation of the electronic camera is modified to the image quality mode 1 from the both of the image quality mode 1 and image quality mode 5 (positively determined at S111), and is set to the white-balance bracketing mode (positively determined at S113), modification is inhibited (S111 is skipped). <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、撮像素子などによって撮像した画像データを記録する電子カメラに関する。 The present invention relates to an electronic camera that records image data captured by an image sensor or the like.

撮像された画像データに対する色温度調整の基準を段階的に変化させ、それぞれのホワイトバランス（ＷＢ）調整値を用いてＷＢ調整処理を施した複数の画像データを記録するカメラ、すなわち、ＷＢブラケティングを行うカメラが知られている（特許文献１参照）。 A camera that records a plurality of image data obtained by performing a WB adjustment process using each white balance (WB) adjustment value by gradually changing a color temperature adjustment reference for the captured image data, that is, WB bracketing. There is known a camera that performs the above (see Patent Document 1).

特開２００１−３３３４３２号公報JP 2001-333432 A

一方、撮像された画像データに画像処理をしないで「ＲＡＷデータ」のまま記録したいという要求もある。ＷＢ調整は画像処理に含まれるので、画像処理を省くとＷＢ調整も省略される。このため、ＷＢブラケティングを行う設定と、「ＲＡＷデータ」を記録する設定とがともに行われると、両者の動作が競合してしまう。画像処理前のデータと画像処理後のデータとを単に両方記録するだけでは、記録媒体の記録エリアの消費を早めてしまう。 On the other hand, there is a demand for recording the captured image data as “RAW data” without performing image processing. Since the WB adjustment is included in the image processing, the WB adjustment is also omitted when the image processing is omitted. For this reason, if the setting for performing WB bracketing and the setting for recording “RAW data” are performed together, the operations of the two conflict. Simply recording both the data before the image processing and the data after the image processing will expedite the consumption of the recording area of the recording medium.

本発明は、画像処理のブラケティングモードおよび画像処理しないでデータを記録するモードの動作を適切に行うようにした電子カメラを提供するものである。 The present invention provides an electronic camera that appropriately performs operations in a bracketing mode for image processing and a mode for recording data without image processing.

本発明による電子カメラは、被写体像を撮像して画像データを出力する撮像素子と、第１の動作指示に基づいて、撮像素子から出力される画像データを画像処理しないで記録する第１の撮影制御手段と、第２の動作指示に基づいて、撮像素子から出力される画像データに対して所定の画像処理が行われた後の画像データを記録する第２の撮影制御手段と、第３の動作指示に基づいて、画像処理なしの画像データ、および画像処理後の画像データをそれぞれ記録する第３の撮影制御手段と、第４の動作指示に基づいて、所定の画像処理のうち少なくとも１つの画像処理についての処理パラメータを段階的に変更して撮像素子から出力される画像データに対して複数の画像処理を行わせるブラケティング制御手段と、第１の動作指示および第４の動作指示の双方が行われたとき、第１の撮影制御手段に代えて第３の撮影制御手段に動作を指示する指示制御手段とを備えることを特徴とする。
画像処理は、色調整処理を含めてもよい。さらに、画像圧縮処理を含めてもよく、この場合の第２の撮影制御手段は、複数の画像圧縮率のうちいずれか１つの圧縮率で画像圧縮処理を行い、第３の撮影制御手段は、複数の画像圧縮率のうち最も高い圧縮率で画像圧縮処理を行うこともできる。
本発明による電子カメラは、被写体像を撮像して画像データを出力する撮像素子と、撮像素子から出力される画像データ、および画像データに対して色温度に基づく第１の基準を用いて色調整処理が行われた後の画像データをそれぞれ記録する撮影制御手段と、第１の基準と異なる第２の基準を用いて撮像素子から出力される画像データに対して色調整処理が行われた後の画像データをさらに記録するブラケティング制御手段とを備えることを特徴とする。 An electronic camera according to the present invention captures a subject image and outputs image data, and a first photographing that records image data output from the image sensor without image processing based on a first operation instruction. A second imaging control unit that records image data after predetermined image processing is performed on the image data output from the image sensor based on the second operation instruction; a third imaging control unit; Third imaging control means for recording image data without image processing and image data after image processing based on the operation instruction, and at least one of predetermined image processing based on the fourth operation instruction Bracketing control means for changing the processing parameters for image processing in stages and performing a plurality of image processing on image data output from the image sensor; a first operation instruction and a fourth When both work instruction is issued, it characterized in that it comprises a command control means for instructing the operation to the third imaging control means instead of the first imaging control means.
Image processing may include color adjustment processing. Further, image compression processing may be included. In this case, the second imaging control unit performs image compression processing at any one of a plurality of image compression rates, and the third imaging control unit includes: It is also possible to perform image compression processing at the highest compression rate among a plurality of image compression rates.
An electronic camera according to the present invention performs color adjustment using an image sensor that captures a subject image and outputs image data, image data output from the image sensor, and a first reference based on color temperature for the image data After the color adjustment processing is performed on the image data output from the imaging device using the imaging control means for recording the image data after the processing is performed and the second reference different from the first reference And a bracketing control means for further recording the image data.

本発明による電子カメラでは、画像処理のブラケティングモードおよび画像処理しないでデータを記録するモードの動作を適切に行うことができる。 In the electronic camera according to the present invention, it is possible to appropriately perform the operations of the image processing bracketing mode and the mode of recording data without image processing.

以下、図面を参照して本発明を実施するための最良の形態について説明する。
（第一の実施形態）
図１は、本発明の第一の実施の形態による電子カメラの構成を示すブロック図である。図１において、演算回路１０１は、マイクロコンピュータなどによって構成される。演算回路１０１は、後述する各ブロックから出力される信号を入力して所定の演算を行い、演算結果に基づいて制御信号を各ブロックへ出力する。撮像素子１２１は、ＣＣＤイメージセンサなどによって構成される。撮像素子１２１は、撮影レンズＬを通過した被写体光による像を撮像し、撮像信号をＡ／Ｄ変換回路１２２へ出力する。 The best mode for carrying out the present invention will be described below with reference to the drawings.
(First embodiment)
FIG. 1 is a block diagram showing the configuration of the electronic camera according to the first embodiment of the present invention. In FIG. 1, an arithmetic circuit 101 is configured by a microcomputer or the like. The arithmetic circuit 101 inputs a signal output from each block to be described later, performs a predetermined calculation, and outputs a control signal to each block based on the calculation result. The image sensor 121 is configured by a CCD image sensor or the like. The image sensor 121 captures an image of subject light that has passed through the photographing lens L, and outputs an image signal to the A / D conversion circuit 122.

Ａ／Ｄ変換回路１２２は、アナログ撮像信号をディジタル信号に変換する。撮像素子１２１およびＡ／Ｄ変換回路１２２は、タイミング回路１２４から出力される駆動信号によって所定の動作タイミングで駆動される。 The A / D conversion circuit 122 converts the analog imaging signal into a digital signal. The image sensor 121 and the A / D conversion circuit 122 are driven at a predetermined operation timing by a drive signal output from the timing circuit 124.

撮像信号処理回路を構成するＡＳＩＣ１２３は、ディジタル変換後の信号に所定の画像処理を行う。画像処理は、ホワイトバランス（ＷＢ）調整処理、画像データを所定の形式（たとえば、ＪＰＥＧ）で圧縮する圧縮処理、圧縮処理後のデータを伸長する伸長処理を含む。バッファメモリ１２５は、ＡＳＩＣ１２３によって信号処理された画像データを逐次入力し、当該データを一時的に格納する。記録媒体１２６は、着脱可能なフラッシュメモリなどによって構成される。記録媒体１２６は、バッファメモリ１２５に一時格納されている画像データを記録する。 The ASIC 123 constituting the imaging signal processing circuit performs predetermined image processing on the signal after digital conversion. The image processing includes white balance (WB) adjustment processing, compression processing for compressing image data in a predetermined format (for example, JPEG), and decompression processing for decompressing data after the compression processing. The buffer memory 125 sequentially inputs the image data signal-processed by the ASIC 123 and temporarily stores the data. The recording medium 126 is configured by a removable flash memory or the like. The recording medium 126 records image data temporarily stored in the buffer memory 125.

スイッチＳＷ１は、不図示の画質モードボタンの押し下げ操作に連動して操作信号を演算回路１０１へ出力する。演算回路１０１は、画質モードボタンが押し下げ操作されている間に不図示のコマンドダイヤルが回転操作されると、操作に応じて記録画質（画質モード）を選択し、選択した記録画質をＡＳＩＣ１２３へ指示する。記録画質は、記録媒体１２６に画像データを記録する際の画像処理の有無および圧縮処理時の圧縮率の違いにより、次の５段階に分けられている。 The switch SW1 outputs an operation signal to the arithmetic circuit 101 in conjunction with a pressing operation of an image quality mode button (not shown). When a command dial (not shown) is rotated while the image quality mode button is pressed down, the arithmetic operation circuit 101 selects a recording image quality (image quality mode) according to the operation and instructs the ASIC 123 on the selected recording image quality. To do. The recording image quality is divided into the following five stages depending on the presence or absence of image processing when recording image data on the recording medium 126 and the difference in compression rate during compression processing.

画質モード１：画像データに画像処理を施さずに記録する「ＲＡＷ」
画質モード２：画像処理後の画像データを非圧縮のＲＧＢ−ＴＩＦＦ形式で記録する「ＴＩＦＦ」
画質モード３：画像処理後の画像データを圧縮率約１／４で記録する「ＦＩＮＥ」
画質モード４：画像処理後の画像データを圧縮率約１／８で記録する「ＮＯＲＭＡＬ」
画質モード５：画像処理後の画像データを圧縮率約１／１６で記録する「ＢＡＳＩＣ」
画質モード１側が高画質であり、画質モード５側が低画質である。画質モード３〜画質モード５の圧縮処理はＪＰＥＧ形式で行う。本実施の形態では、１回の撮影時に画質モード１（ＲＡＷ）による記録および画質モード５（ＢＡＳＩＣ）による記録を両方行う選択も可能に構成されている。 Image quality mode 1: “RAW” for recording image data without image processing
Image quality mode 2: “TIFF” for recording image data after image processing in uncompressed RGB-TIFF format
Image quality mode 3: “FINE” for recording image data after image processing at a compression ratio of about ¼
Image quality mode 4: “NORMAL” for recording image data after image processing at a compression ratio of about 1/8
Image quality mode 5: “BASIC” for recording image data after image processing at a compression ratio of about 1/16
The image quality mode 1 side has high image quality, and the image quality mode 5 side has low image quality. The compression processing in the image quality modes 3 to 5 is performed in the JPEG format. In the present embodiment, it is possible to select both recording in image quality mode 1 (RAW) and recording in image quality mode 5 (BASIC) at the time of one shooting.

スイッチＳＷ２は、不図示のホワイトバランスブラケティングボタンの押し下げ操作に連動して操作信号を演算回路１０１へ出力する。演算回路１０１は、ホワイトバランスブラケティングボタンが押し下げ操作されている間に不図示のコマンドダイヤルが回転操作されると、操作に応じてホワイトバランスブラケティングを設定／解除する。 The switch SW2 outputs an operation signal to the arithmetic circuit 101 in conjunction with a pressing operation of a white balance bracketing button (not shown). When a command dial (not shown) is rotated while the white balance bracketing button is pressed, the arithmetic circuit 101 sets / cancels white balance bracketing according to the operation.

ホワイトバランスブラケティングは、撮像された画像データに対する色温度調整の基準を変更してホワイトバランス調整値を段階的に変化させ、それぞれのホワイトバランス調整値を用いてホワイトバランス調整した複数の画像を得るものである。本実施の形態では、１回の撮影時にホワイトバランス調整値を３段階に変化させて３つの画像データを得る。つまり、撮像素子１２１から出力された画像データに３通りのホワイトバランス調整を行う。ここで、ホワイトバランス調整値の変更は、たとえば、ミレッド値の変更によって行われる。ミレッド値を＋方向に変更すると画像の色が青みがかり、−方向に変更すると画像の色が赤みがかる。ホワイトバランスブラケティングを設定して撮影を行うと、カメラにあらかじめ設定されているホワイトバランス調整値による画像、この画像に対して青みがかった画像および赤みがかった画像の計３画像の画像データが記録媒体１２６に記録される。 White balance bracketing changes the color temperature adjustment standard for the captured image data to change the white balance adjustment value step by step, and obtains a plurality of images that are white balance adjusted using each white balance adjustment value. Is. In the present embodiment, three image data are obtained by changing the white balance adjustment value in three steps during one shooting. That is, three types of white balance adjustment are performed on the image data output from the image sensor 121. Here, the change of the white balance adjustment value is performed, for example, by changing the milled value. When the mired value is changed in the + direction, the image color becomes bluish, and when it is changed in the-direction, the image color becomes reddish. When shooting is performed with white balance bracketing set, the image data of a total of three images, an image based on a white balance adjustment value preset in the camera, a bluish image and a reddish image for this image, is recorded on the recording medium 126. To be recorded.

スイッチＳＷ３およびスイッチＳＷ４は、不図示のコマンドダイヤルの回転操作に応じて回転方向および回転量を示す操作信号を演算回路１０１へ出力する。演算回路１０１は、両スイッチからの信号の位相関係によって回転方向を検出し、信号のレベル変化の回数によって回転量（ダイヤル操作量）を検出する。 The switch SW3 and the switch SW4 output an operation signal indicating the rotation direction and the rotation amount to the arithmetic circuit 101 in accordance with a rotation operation of a command dial (not shown). The arithmetic circuit 101 detects the rotation direction based on the phase relationship between the signals from both switches, and detects the rotation amount (dial operation amount) based on the number of signal level changes.

レリーズスイッチＳＷ５は、不図示のレリーズ操作ボタンの押し下げに連動してレリーズ操作信号を演算回路１０１へ出力する。表示装置１０２は、演算回路１０１の指令により少なくとも画質モードの選択状態、ホワイトバランスブラケティングの設定／解除の状態を表示する。表示装置１０２には、シャッタ速度、絞り値などを表示させてもよい。 The release switch SW5 outputs a release operation signal to the arithmetic circuit 101 in conjunction with the depression of a release operation button (not shown). The display device 102 displays at least an image quality mode selection state and a white balance bracketing setting / cancellation state according to a command from the arithmetic circuit 101. The display device 102 may display a shutter speed, an aperture value, and the like.

測光装置１０３は、撮影レンズＬを透過した光量を検出し、検出信号を演算回路１０１へ出力する。モータ駆動回路１０４は、演算回路１０１の指令によってシーケンスモータ１０５を駆動制御する。シーケンススイッチＳＷ６は、不図示のシーケンス駆動装置を構成し、シーケンスモータ１０５のブレーキ制御タイミングなどを発生するスイッチである。シーケンスモータ１０５は、不図示のシーケンス駆動装置を構成し、不図示のミラーのアップ／ダウン、不図示の絞りの駆動、およびシャッタ１０７のチャージなどを行う。シャッタ制御回路１０６は、シャッタ１０７の不図示の先幕および後幕の保持および解除をそれぞれ制御する。 The photometric device 103 detects the amount of light transmitted through the photographing lens L and outputs a detection signal to the arithmetic circuit 101. The motor drive circuit 104 controls the drive of the sequence motor 105 according to a command from the arithmetic circuit 101. The sequence switch SW6 constitutes a sequence drive device (not shown), and generates a brake control timing for the sequence motor 105 and the like. The sequence motor 105 constitutes a sequence driving device (not shown) and performs up / down of a mirror (not shown), driving of a diaphragm (not shown), charging the shutter 107, and the like. A shutter control circuit 106 controls the holding and release of a front curtain and a rear curtain (not shown) of the shutter 107, respectively.

絞り位置検出装置１０８は、絞り値に対応する絞り位置を検出して検出信号を演算回路１０１に出力する。絞り係止装置１０９は、駆動中の絞りを係止し、所定の絞り値で絞りを停止させる。 The aperture position detection device 108 detects the aperture position corresponding to the aperture value and outputs a detection signal to the arithmetic circuit 101. The aperture locking device 109 locks the aperture being driven and stops the aperture at a predetermined aperture value.

本発明は、上述した電子カメラのホワイトバランスブラケティングモードと、画質モード１とを両方設定しようとする場合の動作に特徴を有する。とくに、第一の実施の形態では、電子カメラに画質モード１（ＲＡＷ）を設定した状態でホワイトバランスブラケティングモードへの設定操作を禁止するとともに、電子カメラにホワイトバランスブラケティングを設定した状態で画質モード１（ＲＡＷ）への選択操作を禁止する。電子カメラは、画質モード１および画質モード５の両方が選択されているとき、画像処理を施さない画像データを画質モード１で、ホワイトバランスブラケティング処理後の画像データを画質モード５で、それぞれ記録する。 The present invention is characterized in the operation when both the white balance bracketing mode and the image quality mode 1 of the electronic camera are set. In particular, in the first embodiment, the setting operation to the white balance bracketing mode is prohibited while the image quality mode 1 (RAW) is set to the electronic camera, and the white balance bracketing is set to the electronic camera. The selection operation to the image quality mode 1 (RAW) is prohibited. When both the image quality mode 1 and the image quality mode 5 are selected, the electronic camera records image data that is not subjected to image processing in the image quality mode 1 and image data after white balance bracketing processing in the image quality mode 5 respectively. To do.

第一の実施の形態による電子カメラの演算回路１０１で行われるカメラ動作の処理の流れについて、図２のフローチャートを参照して説明する。図２のフローチャートによるプログラムは、電子カメラに不図示の電池が装填されると起動する。図２のステップＳ１において、演算回路１０１は以下の初期設定を行う。すなわち、ホワイトバランスブラケティングフラグＳを０に、画質モードパラメータＱを２に、ホワイトバランスブラケティング記録回数パラメータｎを１に、それぞれセットしてステップＳ２へ進む。 A flow of processing of the camera operation performed by the arithmetic circuit 101 of the electronic camera according to the first embodiment will be described with reference to the flowchart of FIG. The program according to the flowchart of FIG. 2 starts when a battery (not shown) is loaded in the electronic camera. In step S1 of FIG. 2, the arithmetic circuit 101 performs the following initial settings. That is, the white balance bracketing flag S is set to 0, the image quality mode parameter Q is set to 2, and the white balance bracketing recording count parameter n is set to 1, and the process proceeds to step S2.

ここで、ホワイトバランスブラケティングフラグＳは、ホワイトバランスブラケティングモードが設定されると１に、解除されると０にセットされるフラグである。初期設定においては、ホワイトバランスブラケティングモードが解除される。画質モードパラメータＱは、上述した画質モード１〜５に対応してそれぞれＱ＝５〜１がセットされる。Ｑ＝０は、画質モード１および画質モード５の両方を同時に選択する場合が対応する。初期設定では、画質モード４（ＮＯＲＭＡＬ）に設定される。 Here, the white balance bracketing flag S is a flag that is set to 1 when the white balance bracketing mode is set and set to 0 when the white balance bracketing mode is canceled. In the initial setting, the white balance bracketing mode is canceled. As the image quality mode parameter Q, Q = 5 to 1 is set corresponding to the image quality modes 1 to 5 described above. Q = 0 corresponds to the case where both the image quality mode 1 and the image quality mode 5 are selected at the same time. In the initial setting, the image quality mode 4 (NORMAL) is set.

ブラケティング記録回数パラメータｎは、ホワイトバランスブラケティングによる複数の画像処理（ホワイトバランス調整処理）のうち、何画像目の画像処理を行っているかを示すパラメータである。本実施の形態によるホワイトバランスブラケティングは、ホワイトバランス調整値を変えて３回画像処理を行うので、ｎは１、２、３のいずれかの値をとる。 The bracketing recording frequency parameter n is a parameter indicating what image processing is being performed among a plurality of image processing (white balance adjustment processing) by white balance bracketing. In the white balance bracketing according to the present embodiment, since the image processing is performed three times while changing the white balance adjustment value, n takes one of 1, 2, and 3 values.

ステップＳ２において、演算回路１０１は、設定処理を行ってステップＳ３へ進む。設定処理の詳細については後述する。ステップＳ３において、演算回路１０１は、測光装置１１１から入力される検出信号によってレンズ透過光量（ＢＶ−ＡＶ_０）を検出する測光を行うとともに被写体輝度ＢＶを算出し、ステップＳ４へ進む。なお、被写体輝度ＢＶは、レンズ透過光量（ＢＶ−ＡＶ_０）に開放絞り値ＡＶ_０を加算することにより求めることができる。開放絞り値ＡＶ_０は、撮影レンズＬの開放Ｆ値に対応する。 In step S2, the arithmetic operation circuit 101 performs a setting process and proceeds to step S3. Details of the setting process will be described later. In step S3, the arithmetic operation circuit 101 performs photometry for detecting the lens transmitted light amount (BV-AV ₀ ) based on the detection signal input from the photometry device 111, calculates the subject luminance BV, and proceeds to step S4. The subject brightness BV can be obtained by adding the open aperture value AV ₀ to the lens transmitted light amount (BV−AV ₀ ). The open aperture value AV ₀ corresponds to the open F value of the taking lens L.

ステップＳ４において、演算回路１０１は、露出演算処理を行ってステップＳ５へ進む。露出演算処理は、たとえば、プログラム自動露出演算を行う。この場合の演算回路１０１は、適正露出が得られるように撮像素子１２１の露光時間および絞り値を所定の組み合わせで変更可能にして制御露出を演算する。ステップＳ５において、演算回路１０１は、表示装置１０２に対する表示処理を行ってステップＳ６へ進む。表示処理の詳細については後述する。 In step S4, the arithmetic circuit 101 performs exposure calculation processing and proceeds to step S5. In the exposure calculation process, for example, a program automatic exposure calculation is performed. In this case, the arithmetic circuit 101 calculates the control exposure by changing the exposure time and aperture value of the image sensor 121 in a predetermined combination so as to obtain an appropriate exposure. In step S5, the arithmetic circuit 101 performs a display process on the display device 102 and proceeds to step S6. Details of the display process will be described later.

ステップＳ６において、演算回路１０１は、レリーズスイッチＳＷ５が操作されたか否かを判定する。演算回路１０１は、レリーズスイッチＳＷ５から操作信号が入力された場合にステップＳ６を肯定判定してステップＳ７へ進み、レリーズスイッチＳＷ５から操作信号が入力されない場合にステップＳ６を否定判定してステップＳ２へ戻る。 In step S6, the arithmetic circuit 101 determines whether or not the release switch SW5 has been operated. The arithmetic operation circuit 101 makes an affirmative decision in step S6 when an operation signal is input from the release switch SW5, and proceeds to step S7. If an operation signal is not input from the release switch SW5, the arithmetic circuit 101 makes a negative determination in step S6 and proceeds to step S2. Return.

ステップＳ７において、演算回路１０１は、撮像シーケンス処理を行ってステップＳ２へ戻る。撮像シーケンス処理の詳細については後述する。これにより、一連の撮影処理が終了する。 In step S7, the arithmetic circuit 101 performs an imaging sequence process and returns to step S2. Details of the imaging sequence processing will be described later. As a result, a series of photographing processes is completed.

設定処理の詳細について、図３のフローチャートを参照して説明する。ステップＳ１０１において、演算回路１０１は、画質モードボタン（不図示）が押下されているか否かを判定する。演算回路１０１は、スイッチＳＷ１から操作信号が入力されている場合にステップＳ１０１を肯定判定してステップＳ１０２へ進み、操作信号が入力されていない場合にステップＳ１０１を否定判定してステップＳ１１５へ進む。 Details of the setting process will be described with reference to the flowchart of FIG. In step S101, the arithmetic operation circuit 101 determines whether or not an image quality mode button (not shown) has been pressed. If the operation signal is input from the switch SW1, the arithmetic operation circuit 101 makes an affirmative determination in step S101 and proceeds to step S102. If the operation signal is not input, the operation circuit 101 makes a negative determination in step S101 and proceeds to step S115.

ステップＳ１０２において、演算回路１０１は、不図示のコマンドダイヤルが時計回転の方向に回転操作されているか否かを判定する。演算回路１０１は、スイッチＳＷ３およびスイッチＳＷ４からの入力信号が時計方向の回転を示す場合にステップＳ１０２を肯定判定してステップＳ１０３へ進み、入力信号が時計方向の回転を示さない場合にはステップＳ１０２を否定判定してステップＳ１１０へ進む。 In step S102, the arithmetic operation circuit 101 determines whether or not a command dial (not shown) has been rotated in the clockwise direction. The arithmetic operation circuit 101 makes an affirmative decision in step S102 when the input signals from the switches SW3 and SW4 indicate clockwise rotation, and proceeds to step S103. If the input signal does not indicate clockwise rotation, the arithmetic circuit 101 proceeds to step S102. Is negatively determined, and the process proceeds to step S110.

ステップＳ１０３において、演算回路１０１は、画質モードパラメータＱ＝５か否かを判定する。演算回路１０１は、Ｑ＝５（画質モード１）の場合にステップＳ１０３を肯定判定してステップＳ１０９へ進み、Ｑ≠５の場合にステップＳ１０３を否定判定してステップＳ１０４へ進む。 In step S103, the arithmetic operation circuit 101 determines whether or not the image quality mode parameter Q = 5. The arithmetic operation circuit 101 makes an affirmative decision in step S103 when Q = 5 (image quality mode 1) and proceeds to step S109. If Q ≠ 5, the operation circuit 101 makes a negative decision in step S103 and proceeds to step S104.

ステップＳ１０４において、演算回路１０１は、ホワイトバランスブラケティングフラグＳ＝１か否かを判定する。演算回路１０１は、Ｓ＝１（ホワイトバランスブラケティングモードに設定されている）の場合にステップＳ１０４を肯定判定してステップＳ１０５へ進み、Ｓ＝０（ホワイトバランスブラケティングモードが解除されている）の場合にステップＳ１０４を否定判定してステップＳ１０６へ進む。 In step S104, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing flag S = 1. The arithmetic operation circuit 101 makes an affirmative decision in step S104 when S = 1 (set to the white balance bracketing mode), proceeds to step S105, and S = 0 (the white balance bracketing mode is released). In this case, a negative determination is made in step S104, and the process proceeds to step S106.

ステップＳ１０５において、演算回路１０１は、画質モードパラメータＱ＝４か否かを判定する。演算回路１０１は、Ｑ＝４（画質モード２）の場合にステップＳ１０５を肯定判定してステップＳ１０７へ進み、Ｑ≠４の場合にステップＳ１０５を否定判定してステップＳ１０６へ進む。ステップＳ１０７へ進む場合は、Ｑ＝４（画質モード２）→Ｑ＝５（画質モード１）への変更を禁止する。この理由は、画像処理を行うホワイトバランスブラケティングモードが設定されている状態で画像処理を施さずに記録するＱ＝５（画質モード１）への変更をしても無意味なためである。 In step S105, the arithmetic operation circuit 101 determines whether or not the image quality mode parameter Q = 4. The arithmetic operation circuit 101 makes an affirmative decision in step S105 when Q = 4 (image quality mode 2) and proceeds to step S107. If Q ≠ 4, the operation circuit 101 makes a negative decision in step S105 and proceeds to step S106. When the process proceeds to step S107, the change from Q = 4 (image quality mode 2) to Q = 5 (image quality mode 1) is prohibited. This is because it is meaningless to change to Q = 5 (image quality mode 1) for recording without performing image processing in a state where the white balance bracketing mode for performing image processing is set.

ステップＳ１０６において、演算回路１０１は、Ｑに１を加えるとともに画質モードを高画質側に１段階変更してステップＳ１０７へ進む。ステップＳ１０７において、演算回路１０１は、表示装置１０２に指令を出力し、画質モードパラメータＱに対応する画質モードを示す表示を点灯表示させてステップＳ１０８へ進む。 In step S106, the arithmetic operation circuit 101 adds 1 to Q and changes the image quality mode by one step to the high image quality side before proceeding to step S107. In step S107, the arithmetic operation circuit 101 outputs a command to the display device 102, turns on a display indicating the image quality mode corresponding to the image quality mode parameter Q, and proceeds to step S108.

ステップＳ１０８において、演算回路１０１は、画質モードボタンが押下されているか否かを判定する。演算回路１０１は、スイッチＳＷ１から操作信号が継続して入力されている場合にステップＳ１０８を肯定判定してステップＳ１０２へ戻り、操作信号が入力されていない場合にはステップＳ１０８を否定判定し、図３による処理を終了して図２のステップＳ３へ進む。 In step S108, the arithmetic operation circuit 101 determines whether or not the image quality mode button has been pressed. The arithmetic operation circuit 101 makes an affirmative determination in step S108 when the operation signal is continuously input from the switch SW1 and returns to step S102. If the operation signal is not input, the arithmetic circuit 101 makes a negative determination in step S108. 3 is terminated, and the process proceeds to step S3 in FIG.

ステップＳ１０９において、演算回路１０１は、画質モードパラメータＱを０にするとともに、上記画質モード１（ＲＡＷ）および画質モード５（ＢＡＳＩＣ）の両方で記録するように画質モードを設定（ＲＡＷ＋ＢＡＳＩＣ）してステップＳ１０７へ進む。 In step S109, the arithmetic operation circuit 101 sets the image quality mode parameter Q to 0 and sets the image quality mode (RAW + BASIC) to record in both the image quality mode 1 (RAW) and the image quality mode 5 (BASIC). The process proceeds to S107.

以上説明したように、画質モードボタン（不図示）が押下された状態でコマンドダイヤル（不図示）が時計方向に回転されると、画質モードが「ＢＡＳＩＣ」→「ＮＯＲＭＡＬ」→「ＦＩＮＥ」→「ＴＩＦＦ」→「ＲＡＷ」→「ＲＡＷ＋ＢＡＳＩＣ」→「ＢＡＳＩＣ」→「ＮＯＲＭＡＬ」…の順にサイクリックに変更される。ただし、ホワイトバランスブラケティングモードの設定時は、「ＴＩＦＦ」→「ＲＡＷ」への変更を禁止する。「ＲＡＷ＋ＢＡＳＩＣ」はＱ＝０に対応する。 As described above, when the command dial (not shown) is rotated clockwise while the image quality mode button (not shown) is pressed, the image quality mode is changed from “BASIC” → “NORMAL” → “FINE” → “ It is changed cyclically in the order of “TIFF” → “RAW” → “RAW + BASIC” → “BASIC” → “NORMAL”. However, when the white balance bracketing mode is set, the change from “TIFF” to “RAW” is prohibited. “RAW + BASIC” corresponds to Q = 0.

上述したステップＳ１０２を否定判定して進むステップＳ１１０において、演算回路１０１は、不図示のコマンドダイヤルが反時計回転の方向に回転操作されているか否かを判定する。演算回路１０１は、スイッチＳＷ３およびスイッチＳＷ４からの入力信号が反時計方向の回転を示す場合にステップＳ１１０を肯定判定してステップＳ１１１へ進み、入力信号が反時計方向の回転を示さない場合にステップＳ１１０を否定判定してステップＳ１０７へ進む。 In step S110 that proceeds after making a negative determination in step S102 described above, the arithmetic operation circuit 101 determines whether or not a command dial (not shown) has been rotated in the counterclockwise direction. The arithmetic operation circuit 101 makes an affirmative decision in step S110 when the input signals from the switches SW3 and SW4 indicate counterclockwise rotation, and proceeds to step S111. If the input signal does not indicate counterclockwise rotation, the arithmetic circuit 101 proceeds to step S111. A negative determination is made in S110 and the process proceeds to step S107.

ステップＳ１１１において、演算回路１０１は、画質モードパラメータＱ＝０か否かを判定する。演算回路１０１は、Ｑ＝０（ＲＡＷ＋ＢＡＳＩＣ）の場合にステップＳ１１１を肯定判定してステップＳ１１３へ進み、Ｑ≠０の場合にステップＳ１１１を否定判定してステップＳ１１２へ進む。 In step S111, the arithmetic operation circuit 101 determines whether or not the image quality mode parameter Q = 0. The arithmetic operation circuit 101 makes an affirmative decision in step S111 when Q = 0 (RAW + BASIC) and proceeds to step S113. If Q ≠ 0, the operation circuit 101 makes a negative decision in step S111 and proceeds to step S112.

ステップＳ１１２において、演算回路１０１は、Ｑから１を引くとともに画質モードを低画質側に１段階変更してステップＳ１０７へ進む。ステップＳ１１３において、演算回路１０１は、ホワイトバランスブラケティングフラグＳ＝１か否かを判定する。演算回路１０１は、Ｓ＝１（ホワイトバランスブラケティングモードに設定されている）の場合にステップＳ１１３を肯定判定してステップＳ１０７へ進み、Ｓ＝０（ホワイトバランスブラケティングモードが解除されている）の場合にステップＳ１１３を否定判定してステップＳ１１４へ進む。ステップＳ１０７へ進む場合は、Ｑ＝０（画質モード１および画質モード５の両方）→Ｑ＝５（画質モード１）への変更を禁止する。この理由は、画像処理を行うホワイトバランスブラケティングモードが設定されている状態で画像処理を施さずに記録するＱ＝５（ＲＡＷ）への変更をしても無意味なためである。 In step S112, the arithmetic operation circuit 101 subtracts 1 from Q and changes the image quality mode by one step to the low image quality side before proceeding to step S107. In step S113, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing flag S = 1. The arithmetic operation circuit 101 makes an affirmative decision in step S113 when S = 1 (the white balance bracketing mode is set), and proceeds to step S107, where S = 0 (the white balance bracketing mode is released). In this case, a negative determination is made in step S113, and the process proceeds to step S114. When the process proceeds to step S107, the change from Q = 0 (both image quality mode 1 and image quality mode 5) to Q = 5 (image quality mode 1) is prohibited. This is because it is meaningless to change to Q = 5 (RAW) for recording without performing image processing in a state where the white balance bracketing mode for performing image processing is set.

ステップＳ１１４において、演算回路１０１は、画質モードパラメータＱを５にするとともに、上記画質モード１（ＲＡＷ）で記録するように画質モードを設定してステップＳ１０７へ進む。以上説明したように、画質モードボタン（不図示）が押下された状態でコマンドダイヤル（不図示）が反時計方向に回転されると、画質モードが「ＲＡＷ」→「ＴＩＦＦ」→「ＦＩＮＥ」→「ＮＯＲＭＡＬ」→「ＢＡＳＩＣ」→「ＲＡＷ＋ＢＡＳＩＣ」→「ＲＡＷ」…の順にサイクリックに変更される。ただし、ホワイトバランスブラケティングモードの設定時は、「ＲＡＷ＋ＢＡＳＩＣ」→「ＲＡＷ」への変更を禁止する。 In step S114, the arithmetic operation circuit 101 sets the image quality mode parameter Q to 5 and sets the image quality mode to record in the image quality mode 1 (RAW), and then the operation proceeds to step S107. As described above, when the command dial (not shown) is rotated counterclockwise with the image quality mode button (not shown) being pressed, the image quality mode is changed from “RAW” → “TIFF” → “FINE” → “NORMAL” → “BASIC” → “RAW + BASIC” → “RAW”... However, when the white balance bracketing mode is set, the change from “RAW + BASIC” to “RAW” is prohibited.

上述したステップＳ１０１を否定判定して進むステップＳ１１５において、演算回路１０１は、ホワイトバランスブラケティングボタン（不図示）が押下されているか否かを判定する。演算回路１０１は、スイッチＳＷ２から操作信号が入力されている場合にステップＳ１１５を肯定判定してステップＳ１１６へ進み、操作信号が入力されていない場合にステップＳ１１５を否定判定し、図３による処理を終了して図２のステップＳ３へ進む。 In step S115, which proceeds after making a negative determination in step S101 described above, the arithmetic operation circuit 101 determines whether or not a white balance bracketing button (not shown) has been pressed. The arithmetic operation circuit 101 makes an affirmative decision in step S115 when an operation signal is input from the switch SW2 and proceeds to step S116. If the operation signal is not input, the operation circuit 101 makes a negative determination in step S115 and performs the processing of FIG. End and proceed to step S3 of FIG.

ステップＳ１１６において、演算回路１０１は、不図示のコマンドダイヤルが回転操作されているか否かを判定する。演算回路１０１は、スイッチＳＷ３およびスイッチＳＷ４から信号が入力されるとステップＳ１１６を肯定判定してステップＳ１１７へ進み、入力信号がない場合にステップＳ１１６を否定判定してステップＳ１２３へ進む。 In step S116, the arithmetic circuit 101 determines whether or not a command dial (not shown) has been rotated. The arithmetic operation circuit 101 makes an affirmative decision in step S116 when a signal is input from the switch SW3 and the switch SW4, and proceeds to step S117. If there is no input signal, the operation circuit 101 makes a negative decision in step S116 and proceeds to step S123.

ステップＳ１１７において、演算回路１０１は、画質モードパラメータＱ＝５か否かを判定する。演算回路１０１は、Ｑ＝５（ＲＡＷ）の場合にステップＳ１１７を肯定判定してステップＳ１２０へ進み、Ｑ≠５の場合にステップＳ１１７を否定判定してステップＳ１１８へ進む。ステップＳ１２０へ進む場合は、ホワイトバランスブラケティングモードへの設定を禁止する。この理由は、画像処理を施さずに記録するＱ＝５（ＲＡＷ）が選択されている状態で画像処理を行うホワイトバランスブラケティングモードへの変更をしても無意味なためである。 In step S117, the arithmetic operation circuit 101 makes a decision as to whether or not the image quality mode parameter Q = 5. The arithmetic operation circuit 101 makes an affirmative decision in step S117 when Q = 5 (RAW) and proceeds to step S120. If Q ≠ 5, the operation circuit 101 makes a negative decision in step S117 and proceeds to step S118. When the process proceeds to step S120, setting to the white balance bracketing mode is prohibited. This is because it is meaningless to change to the white balance bracketing mode in which image processing is performed in a state where Q = 5 (RAW) to be recorded without performing image processing is selected.

ステップＳ１１８において、演算回路１０１は、ホワイトバランスブラケティングフラグＳ＝１か否かを判定する。演算回路１０１は、Ｓ＝１（ホワイトバランスブラケティングモードに設定されている）の場合にステップＳ１１８を肯定判定してステップＳ１１９へ進み、Ｓ＝０（ホワイトバランスブラケティングモードが解除されている）の場合にステップＳ１１８を否定判定してステップＳ１２１へ進む。 In step S118, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing flag S = 1. If S = 1 (white balance bracketing mode is set), the arithmetic operation circuit 101 makes an affirmative decision in step S118 and proceeds to step S119, where S = 0 (white balance bracketing mode is canceled). In this case, a negative determination is made in step S118, and the process proceeds to step S121.

ステップＳ１１９において、演算回路１０１は、ホワイトバランスブラケティングフラグＳを０にするとともに、ホワイトバランスブラケティングモードを解除してステップＳ１２０へ進む。 In step S119, the arithmetic operation circuit 101 sets the white balance bracketing flag S to 0, cancels the white balance bracketing mode, and proceeds to step S120.

ステップＳ１２１において、演算回路１０１は、ホワイトバランスブラケティングフラグＳを１にするとともに、ホワイトバランスブラケティングモードに設定してステップＳ１２２へ進む。ステップＳ１２２において、演算回路１０１は表示装置１０２に指令を出力し、ホワイトバランスブラケティングモードに設定されていることを示すマークなどを点灯表示させてステップＳ１２０へ進む。 In step S121, the arithmetic operation circuit 101 sets the white balance bracketing flag S to 1, sets the white balance bracketing mode, and proceeds to step S122. In step S122, the arithmetic operation circuit 101 outputs a command to the display device 102, lights up a mark indicating that the white balance bracketing mode is set, etc., and proceeds to step S120.

ステップＳ１２３において、演算回路１０１は、ホワイトバランスブラケティングフラグＳ＝１か否かを判定する。演算回路１０１は、Ｓ＝１（ホワイトバランスブラケティングモードに設定されている）の場合にステップＳ１２３を肯定判定してステップＳ１２２へ進み、Ｓ＝０（ホワイトバランスブラケティングモードが解除されている）の場合にステップＳ１２３を否定判定してステップＳ１２０へ進む。 In step S123, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing flag S = 1. If S = 1 (the white balance bracketing mode is set), the arithmetic operation circuit 101 makes an affirmative decision in step S123 and proceeds to step S122, where S = 0 (the white balance bracketing mode is canceled). In this case, a negative determination is made in step S123, and the process proceeds to step S120.

ステップＳ１２０において、演算回路１０１は、ホワイトバランスブラケティングボタン（不図示）が押下されているか否かを判定する。演算回路１０１は、スイッチＳＷ２から操作信号が継続して入力されている場合にステップＳ１２０を肯定判定してステップＳ１１６へ戻り、操作信号が入力されていない場合にステップＳ１２０を否定判定し、図３による処理を終了して図２のステップＳ３へ進む。 In step S120, the arithmetic circuit 101 determines whether or not a white balance bracketing button (not shown) is pressed. The arithmetic operation circuit 101 makes an affirmative decision in step S120 when the operation signal is continuously input from the switch SW2 and returns to step S116. If the operation signal is not inputted, the arithmetic circuit 101 makes a negative determination in step S120. The process according to FIG.

表示処理の詳細について、図４のフローチャートを参照して説明する。ステップＳ２０１において、演算回路１０１は、画質モードパラメータＱ＝０か否かを判定する。演算回路１０１は、Ｑ＝０（ＲＡＷ＋ＢＡＳＩＣ）の場合にステップＳ２０１を肯定判定してステップＳ２０２へ進み、Ｑ≠０の場合にステップＳ２０１を否定判定してステップＳ２０５へ進む。 Details of the display processing will be described with reference to the flowchart of FIG. In step S201, the arithmetic operation circuit 101 determines whether or not the image quality mode parameter Q = 0. The arithmetic operation circuit 101 makes an affirmative decision in step S201 when Q = 0 (RAW + BASIC) and proceeds to step S202. If Q ≠ 0, the operation circuit 101 makes a negative decision in step S201 and proceeds to step S205.

ステップＳ２０２において、演算回路１０１は、ホワイトバランスブラケティングフラグＳ＝１か否かを判定する。演算回路１０１は、Ｓ＝１（ホワイトバランスブラケティングが設定されている）の場合にステップＳ２０２を肯定判定してステップＳ２０３へ進み、Ｓ＝０（ホワイトバランスブラケティングが解除されている）の場合にステップＳ２０２を否定判定してステップＳ２０４へ進む。 In step S202, the arithmetic circuit 101 determines whether or not the white balance bracketing flag S = 1. The arithmetic operation circuit 101 makes an affirmative decision in step S202 when S = 1 (white balance bracketing is set), and proceeds to step S203. When S = 0 (white balance bracketing has been canceled) In step S202, a negative determination is made, and the process proceeds to step S204.

ステップＳ２０３において、演算回路１０１は、シャッタ速度および絞り値を示す値、画質モード（記録画質）を示す「ＲＡＷ」ならびに「ＢＡＳＩＣ」、およびホワイトバランスブラケティング設定を示すマークなどの表示をそれぞれ表示装置１０２に表示させて図４による処理を終了し、図２のステップＳ６へ進む。ステップＳ２０４において、演算回路１０１は、シャッタ速度および絞り値を示す値と、画質モード（記録画質）を示す「ＲＡＷ」ならびに「ＢＡＳＩＣ」表示とを表示装置１０２にそれぞれ表示させて図４による処理を終了し、図２のステップＳ６へ進む。 In step S203, the arithmetic operation circuit 101 displays display values such as values indicating the shutter speed and aperture value, “RAW” and “BASIC” indicating the image quality mode (recording image quality), and marks indicating the white balance bracketing setting, respectively. The process shown in FIG. 4 is terminated, and the process of FIG. 4 is terminated, and the process proceeds to step S6 of FIG. In step S204, the arithmetic operation circuit 101 displays values indicating the shutter speed and aperture value, and “RAW” and “BASIC” indicating the image quality mode (recording image quality) on the display device 102, respectively, and performs the processing shown in FIG. The process ends, and the process proceeds to step S6 in FIG.

ステップＳ２０５において、演算回路１０１は、ホワイトバランスブラケティングフラグＳ＝１か否かを判定する。演算回路１０１は、Ｓ＝１（ホワイトバランスブラケティングが設定されている）の場合にステップＳ２０５を肯定判定してステップＳ２０６へ進み、Ｓ＝０（ホワイトバランスブラケティングが解除されている）の場合にステップＳ２０５を否定判定してステップＳ２０７へ進む。 In step S205, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing flag S = 1. The arithmetic operation circuit 101 makes an affirmative decision in step S205 when S = 1 (white balance bracketing is set), and proceeds to step S206. When S = 0 (white balance bracketing has been canceled) In step S205, a negative determination is made, and the process proceeds to step S207.

ステップＳ２０６において、演算回路１０１は、シャッタ速度および絞り値を示す値、設定されている画質モード（記録画質）を示す文字、およびホワイトバランスブラケティング設定を示すマークなどの表示をそれぞれ表示装置１０２に表示させて図４による処理を終了し、図２のステップＳ６へ進む。ステップＳ２０７において、演算回路１０１は、シャッタ速度および絞り値を示す値と、設定されている画質モード（記録画質）を示す文字とを表示装置１０２にそれぞれ表示させて図４による処理を終了し、図２のステップＳ６へ進む。 In step S206, the arithmetic operation circuit 101 displays, on the display device 102, values indicating the shutter speed and aperture value, characters indicating the set image quality mode (recording image quality), marks indicating white balance bracketing settings, and the like. The process shown in FIG. 4 is terminated, and the process proceeds to step S6 in FIG. In step S207, the arithmetic operation circuit 101 displays values indicating the shutter speed and aperture value and characters indicating the set image quality mode (recording image quality) on the display device 102, and ends the processing of FIG. Proceed to step S6 in FIG.

撮像シーケンス処理について、図５〜図７のフローチャートを参照して説明する。図５のステップＳ３０１において、演算回路１０１は、シャッタ制御回路１０６に指令を出力し、シャッタ１０７の不図示のマグネットに通電して先幕および後幕を保持させる。ステップＳ３０２において、演算回路１０１は、モータ駆動回路１０４に指令を出力し、シーケンスモータ１０５に正転を開始させてステップＳ３０３へ進む。これにより、不図示のミラーのミラーアップおよび絞りの絞り込みが開始される。 The imaging sequence process will be described with reference to the flowcharts of FIGS. In step S301 in FIG. 5, the arithmetic circuit 101 outputs a command to the shutter control circuit 106, and energizes a magnet (not shown) of the shutter 107 to hold the front curtain and the rear curtain. In step S302, the arithmetic circuit 101 outputs a command to the motor drive circuit 104, causes the sequence motor 105 to start normal rotation, and proceeds to step S303. As a result, the mirror up and the aperture stop of the mirror (not shown) are started.

ステップＳ３０３において、演算回路１０１は、絞り位置検出装置１０８から入力される検出信号によって駆動絞りパルスＰｋを検出してステップＳ３０４へ進む。ステップＳ３０４において、演算回路１０１は、制御絞り値ＡＶｃに対応するパルス数Ｐｃとの間にＰｋ≧Ｐｃが成立するか否かを判定する。ここで、制御絞り値ＡＶｃは、ステップＳ４の露出演算処理で得られるものである。演算回路１０１は、Ｐｋ≧Ｐｃが成立する場合にステップＳ３０４を肯定判定してステップＳ３０５へ進み、Ｐｋ≧Ｐｃが成立しない場合にステップＳ３０４を否定判定する。否定判定する場合には、絞り込みを継続してステップＳ３０３の判定処理が繰り返される。 In step S303, the arithmetic operation circuit 101 detects the drive aperture pulse Pk based on the detection signal input from the aperture position detector 108, and proceeds to step S304. In step S304, the arithmetic operation circuit 101 makes a decision as to whether or not Pk ≧ Pc is established between the control aperture value AVc and the number of pulses Pc. Here, the control aperture value AVc is obtained by the exposure calculation process in step S4. The arithmetic operation circuit 101 makes an affirmative determination in step S304 when Pk ≧ Pc is satisfied, and proceeds to step S305. If Pk ≧ Pc is not satisfied, the arithmetic circuit 101 makes a negative determination in step S304. If a negative determination is made, the narrowing down is continued and the determination process in step S303 is repeated.

ステップＳ３０５において、演算回路１０１は、絞り係止装置１０９に指令を出力して絞りを係止させ、ステップＳ３０６へ進む。ステップＳ３０６において、演算回路１０１は、ミラーアップが終了したか否かを判定する。演算回路１０１は、シーケンススイッチＳＷ６からオン信号が入力されるとステップＳ３０６を肯定判定してステップＳ３０７へ進み、シーケンススイッチＳＷ６からオン信号が入力されない場合はステップＳ３０６を否定判定する。否定判定する場合には、ミラーアップを継続してステップＳ３０６の判定処理が繰り返される。 In step S305, the arithmetic operation circuit 101 outputs a command to the aperture locking device 109 to lock the aperture, and the process proceeds to step S306. In step S306, the arithmetic operation circuit 101 makes a decision as to whether or not mirror up has been completed. The arithmetic operation circuit 101 makes an affirmative decision in step S306 when an ON signal is input from the sequence switch SW6, and proceeds to step S307. If an ON signal is not input from the sequence switch SW6, the arithmetic circuit 101 makes a negative determination in step S306. If a negative determination is made, the mirror-up is continued and the determination process in step S306 is repeated.

ステップＳ３０７において、演算回路１０１は、モータ駆動回路１０４に指令を出力し、シーケンスモータ１０５の正転を停止させてステップＳ３０８へ進む。なお、ミラーアップの終了より先に絞り係止装置１０９によって絞りの係止が終了するように、不図示のシーケンス駆動装置が構成されている。ステップＳ３０８において、演算回路１０１は、時間ｔを０にリセットしてステップＳ３０９へ進む。 In step S307, the arithmetic circuit 101 outputs a command to the motor drive circuit 104, stops normal rotation of the sequence motor 105, and proceeds to step S308. Note that a sequence driving device (not shown) is configured so that the stop of the stop is ended by the stop locking device 109 before the end of the mirror up. In step S308, the arithmetic operation circuit 101 resets the time t to 0 and proceeds to step S309.

ステップＳ３０９において、演算回路１０１は、タイミング回路１２４に駆動信号の発生を開始させてステップＳ３１０へ進む。これにより、撮像素子１２１が電荷蓄積を開始する。なお、この時点ではシャッタ先幕の保持が解除されていないため、被写体光は撮像素子１２１の撮像面に到達していない。ステップＳ３１０において、演算回路１０１は、時間ｔの計時を開始してステップＳ３１１へ進む。ｔの初期値は０である。 In step S309, the arithmetic operation circuit 101 causes the timing circuit 124 to start generating a drive signal and proceeds to step S310. As a result, the image sensor 121 starts charge accumulation. At this time, since the shutter front curtain is not released, the subject light does not reach the imaging surface of the image sensor 121. In step S310, the arithmetic operation circuit 101 starts measuring time t and proceeds to step S311. The initial value of t is 0.

ステップＳ３１１において、演算回路１０１は、シャッタ制御回路１０６に指令を出力し、シャッタ１０７の不図示のマグネットへの通電を解除して先幕保持を解除させ、ステップＳ３１２へ進む。これによってシャッタ先幕の走行が開始される。 In step S311, the arithmetic operation circuit 101 outputs a command to the shutter control circuit 106, cancels energization to a magnet (not shown) of the shutter 107 to release the front curtain holding, and proceeds to step S312. As a result, the travel of the shutter front curtain is started.

ステップＳ３１２において、演算回路１０１は、計時時間ｔと制御シャッタ速度時間Ｔｃとの間にｔ≧Ｔｃが成立するか否かを判定する。ここで、制御シャッタ速度時間Ｔｃは、ステップＳ４の露出演算処理で得られるものである。演算回路１０１は、ｔ≧Ｔｃが成立する場合にステップＳ３１２を肯定判定してステップＳ３１３へ進み、ｔ≧Ｔｃが成立しない場合にステップＳ３１２を否定判定して判定処理を繰り返す。 In step S312, the arithmetic operation circuit 101 determines whether or not t ≧ Tc is established between the time measurement time t and the control shutter speed time Tc. Here, the control shutter speed time Tc is obtained by the exposure calculation process in step S4. The arithmetic operation circuit 101 makes an affirmative decision in step S312 when t ≧ Tc is established, and proceeds to step S313. If t ≧ Tc is not established, the arithmetic circuit 101 makes a negative decision in step S312 and repeats the determination process.

ステップＳ３１３において、演算回路１０１は、計時時間ｔを０にリセットしてステップＳ３１４へ進む。以後の計時は、後幕保持解除後の時間を計時する。ステップＳ３１４において、演算回路１０１は、シャッタ制御回路１０６に指令を出力し、シャッタ１０７の不図示のマグネットへの通電を解除して後幕保持を解除させ、ステップＳ３１５へ進む。これによってシャッタ後幕の走行が開始され、撮像素子１２１へ入射する被写体光が遮断される。 In step S313, the arithmetic operation circuit 101 resets the time count t to 0 and proceeds to step S314. After that, the time after the trailing curtain hold is released is counted. In step S314, the arithmetic operation circuit 101 outputs a command to the shutter control circuit 106, cancels energization to a magnet (not shown) of the shutter 107 to release the rear curtain holding, and proceeds to step S315. As a result, the running of the shutter rear curtain is started and the subject light incident on the image sensor 121 is blocked.

ステップＳ３１５において、演算回路１０１は、所定時間Ｔ_ＲのウエイトをおいてステップＳ３１６へ進む。ウエイト時間は、後幕が撮像素子１２１の撮像領域を完全に遮光し、走行を完了するまでに要する時間とする。このウエイトの間、撮像素子１２１の撮像動作は継続される。ステップＳ３１６において、演算回路１０１は、タイミング回路１２４による撮像素子１２１の駆動を停止させてステップＳ３１７へ進む。この結果、撮像素子１２１は、電荷蓄積を終了する。ステップＳ３１７において、演算回路１０１は、時間ｔの計時を停止してステップＳ３１８へ進む。 In step S315, the arithmetic operation circuit 101, the process proceeds to step S316 at a wait of a predetermined time _{T R.} The wait time is a time required for the rear curtain to completely shield the image pickup area of the image pickup device 121 and complete the traveling. During this wait, the image pickup operation of the image pickup device 121 is continued. In step S316, the arithmetic operation circuit 101 stops the driving of the image sensor 121 by the timing circuit 124 and proceeds to step S317. As a result, the image sensor 121 ends the charge accumulation. In step S317, the arithmetic operation circuit 101 stops measuring time t and proceeds to step S318.

ステップＳ３１８において、演算回路１０１は、モータ駆動回路１０４に指令を出力し、シーケンスモータ１０５に逆転を開始させてステップＳ３１９へ進む。これにより、不図示のミラーのミラーダウンおよび絞りの開放復帰が開始される。ステップＳ３１９において、演算回路１０１は、タイミング回路１２４に指令を出力し、撮像素子１２１から画像信号の読み出しを開始させ、ステップＳ３２０へ進む。これにより、撮像素子１２１から蓄積電荷による画像信号が出力され、Ａ／Ｄ変換回路１２２でデジタルデータに変換される。ステップＳ３２０において、演算回路１０１は、デジタルデータをバッファメモリ１２５に一旦格納し、ステップＳ３２１へ進む。 In step S318, the arithmetic operation circuit 101 outputs a command to the motor drive circuit 104, causes the sequence motor 105 to start reverse rotation, and proceeds to step S319. Thereby, the mirror down of the mirror (not shown) and the return of the aperture to the open state are started. In step S319, the arithmetic operation circuit 101 outputs a command to the timing circuit 124 to start reading image signals from the image sensor 121, and the process proceeds to step S320. As a result, an image signal based on accumulated charges is output from the image sensor 121 and converted into digital data by the A / D conversion circuit 122. In step S320, the arithmetic circuit 101 temporarily stores the digital data in the buffer memory 125, and proceeds to step S321.

ステップＳ３２１において、演算回路１０１は、画質モードパラメータＱが０か否かを判定する。演算回路１０１は、パラメータＱ＝０（ＲＡＷ＋ＢＡＳＩＣ）の場合にステップＳ３２１を肯定判定して図７のステップＳ３４１へ進み、Ｑ≠０の場合にステップＳ３２１を否定判定してステップＳ３２２へ進む。 In step S321, the arithmetic operation circuit 101 makes a decision as to whether or not the image quality mode parameter Q is zero. The arithmetic operation circuit 101 makes an affirmative decision in step S321 when the parameter Q = 0 (RAW + BASIC) and proceeds to step S341 in FIG. 7, and makes a negative decision in step S321 if Q ≠ 0 and proceeds to step S322.

ステップＳ３２２において、演算回路１０１は、画質モードパラメータＱが５か否かを判定する。演算回路１０１は、パラメータＱ＝５（ＲＡＷ）の場合にステップＳ３２２を肯定判定してステップＳ３２６へ進む。この場合は、画像データに画像処理を施さない。一方、演算回路１０１は、パラメータＱ≠５の場合にステップＳ３２２を否定判定してステップＳ３２３へ進む。この場合は、画像処理を施す。 In step S322, the arithmetic operation circuit 101 makes a decision as to whether or not the image quality mode parameter Q is 5. The arithmetic operation circuit 101 makes an affirmative decision in step S322 when the parameter Q = 5 (RAW), and proceeds to step S326. In this case, image processing is not performed on the image data. On the other hand, when the parameter Q ≠ 5, the arithmetic operation circuit 101 makes a negative determination in step S322 and proceeds to step S323. In this case, image processing is performed.

ステップＳ３２３において、演算回路１０１は、デジタルデータをＡＳＩＣ１２３へ送り、画像処理（ホワイトバランス調整、輪郭補償、ガンマ補正など）を指示してステップＳ３２４へ進む。ステップＳ３２４において、演算回路１０１は、画質モードパラメータＱが４か否かを判定する。演算回路１０１は、パラメータＱ＝４（ＴＩＦＦ）の場合にステップＳ３２４を肯定判定してステップＳ３２６へ進み、パラメータＱ＝１〜３の場合にステップＳ３２４を否定判定してステップＳ３２５へ進む。ステップＳ３２６へ進む場合は、画像データに圧縮処理を施さない場合である。ステップＳ３２５へ進む場合は、画像データに圧縮処理を施す場合である。 In step S323, the arithmetic operation circuit 101 sends the digital data to the ASIC 123 to instruct image processing (white balance adjustment, contour compensation, gamma correction, etc.), and proceeds to step S324. In step S324, the arithmetic operation circuit 101 makes a decision as to whether or not the image quality mode parameter Q is 4. If the parameter Q = 4 (TIFF), the arithmetic operation circuit 101 makes an affirmative decision in step S324 and proceeds to step S326. If the parameter Q = 1 to 3, the operation circuit 101 makes a negative decision in step S324 and proceeds to step S325. The process proceeds to step S326 when the image data is not subjected to compression processing. The process proceeds to step S325 when the image data is compressed.

ステップＳ３２５において、演算回路１０１は、ＡＳＩＣ１２３に圧縮処理を指示してステップＳ３２６へ進む。圧縮率は、画質モードに応じた圧縮率である。ステップＳ３２６において、演算回路１０１は、画像データを記録媒体１２６に記録してステップＳ３２７へ進む。記録は、設定されている画質モードに応じて行う。 In step S325, the arithmetic operation circuit 101 instructs the ASIC 123 to perform compression processing, and proceeds to step S326. The compression rate is a compression rate corresponding to the image quality mode. In step S326, the arithmetic circuit 101 records the image data on the recording medium 126, and proceeds to step S327. Recording is performed according to the set image quality mode.

ステップＳ３２７において、演算回路１０１は、ホワイトバランスブラケティング記録回数パラメータｎ＝１か否かを判定する。演算回路１０１は、パラメータｎ＝１の場合にステップＳ３２７を肯定判定してステップＳ３２８へ進む。この場合は、ホワイトバランスブラケティング設定時の１画像目の画像処理、もしくはホワイトバランスブラケティングが解除されている場合である。一方、演算回路１０１は、パラメータｎ＝２、３の場合にステップＳ３２７を否定判定して図６のステップＳ３３４へ進む。この場合は、ホワイトバランスブラケティング設定時に２画像目もしくは３画像目の画像処理を行う場合である。 In step S327, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing recording count parameter n = 1. If the parameter n = 1, the arithmetic operation circuit 101 makes an affirmative decision in step S327 and proceeds to step S328. In this case, image processing for the first image at the time of white balance bracketing setting, or white balance bracketing is cancelled. On the other hand, when the parameter n = 2 or 3, the arithmetic operation circuit 101 makes a negative determination in step S327 and proceeds to step S334 in FIG. In this case, the second or third image processing is performed when white balance bracketing is set.

ステップＳ３２８において、演算回路１０１は、ミラーダウンが終了したか否かを判定する。演算回路１０１は、シーケンススイッチＳＷ６からオン信号が入力されるとステップＳ３２８を肯定判定して図６のステップＳ３３１へ進み、シーケンススイッチＳＷ６からオン信号が入力されない場合は、ステップＳ３２８を否定判定してステップＳ３２８の判定処理を繰り返す。 In step S328, the arithmetic operation circuit 101 makes a decision as to whether or not mirror down has been completed. When the ON signal is input from the sequence switch SW6, the arithmetic operation circuit 101 makes an affirmative determination in step S328 and proceeds to step S331 in FIG. 6. When the ON signal is not input from the sequence switch SW6, the arithmetic circuit 101 makes a negative determination in step S328. The determination process in step S328 is repeated.

図６のステップＳ３３１において、演算回路１０１は、モータ駆動回路１０４に指令を出力し、シーケンスモータ１０５の逆転を停止させてステップＳ３３２へ進む。ステップＳ３３２において、演算回路１０１は、ホワイトバランスブラケティングフラグＳ＝１か否かを判定する。演算回路１０１は、Ｓ＝１（ホワイトバランスブラケティングが設定されている）の場合にステップＳ３３２を肯定判定してステップＳ３３４へ進み、Ｓ＝０（ホワイトバランスブラケティングが解除されている）の場合にステップＳ３３２を否定判定してステップＳ３３３へ進む。ステップＳ３３３において、演算回路１０１は、バッファメモリ１２５に一旦格納した画像データを破棄して図６による処理を終了し、図２のステップＳ２へ戻る。これにより、一連の撮影処理が終了する。 In step S331 of FIG. 6, the arithmetic circuit 101 outputs a command to the motor drive circuit 104, stops the reverse rotation of the sequence motor 105, and proceeds to step S332. In step S332, the arithmetic circuit 101 determines whether or not the white balance bracketing flag S = 1. The arithmetic operation circuit 101 makes an affirmative decision in step S332 when S = 1 (white balance bracketing is set), and proceeds to step S334. When S = 0 (white balance bracketing is released) Step S332 is negatively determined, and the process proceeds to Step S333. In step S333, the arithmetic operation circuit 101 discards the image data once stored in the buffer memory 125, ends the processing in FIG. 6, and returns to step S2 in FIG. As a result, a series of photographing processes is completed.

ステップＳ３３４において、演算回路１０１は、ホワイトバランスブラケティング記録回数パラメータｎ＝３か否かを判定する。演算回路１０１は、パラメータｎ＝３の場合にステップＳ３３４を肯定判定してステップＳ３３５へ進み、パラメータｎ＝１または２の場合にステップＳ３３４を否定判定してステップＳ３３６へ進む。ステップＳ３３５へ進む場合は、ホワイトバランスブラケティング設定時の３画像の画像処理が終了している場合である。ステップＳ３３５において、演算回路１０１は、ホワイトバランスブラケティング記録回数パラメータｎに１をセットし、ステップＳ３３３へ進む。 In step S334, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing recording count parameter n = 3. If the parameter n = 3, the arithmetic operation circuit 101 makes an affirmative decision in step S334 and proceeds to step S335. If the parameter n = 1 or 2, the operation circuit 101 makes a negative decision in step S334 and proceeds to step S336. The process proceeds to step S335 when the image processing of the three images at the time of setting the white balance bracketing has been completed. In step S335, the arithmetic operation circuit 101 sets 1 for the white balance bracketing recording count parameter n, and the operation proceeds to step S333.

ステップＳ３３６へ進む場合は、ホワイトバランスブラケティング設定時に２画像目もしくは３画像目の画像処理を行う場合である。ステップＳ３３６において、演算回路１０１は、ホワイトバランスブラケティング記録回数パラメータｎに１を加えてステップＳ３３７へ進む。ステップＳ３３７において、演算回路１０１は、ホワイトバランスブラケティング記録回数パラメータｎ＝２か否かを判定する。演算回路１０１は、パラメータｎ＝２の場合にステップＳ３３７を肯定判定してステップＳ３３８へ進む。この場合は、ホワイトバランスブラケティング設定時に２画像目の画像処理を行う場合である。ステップＳ３３８において、演算回路１０１は、ＡＳＩＣ１２３に指令を出力し、ミレッド値を基準値から−方向に所定量変更して画像処理を指示し、図５のステップＳ３２４へ戻る。これにより、ホワイトバランスの基準色温度を低く設定した画像処理が行われる。 The process proceeds to step S336 when the second or third image processing is performed when white balance bracketing is set. In step S336, the arithmetic operation circuit 101 adds 1 to the white balance bracketing recording count parameter n and proceeds to step S337. In step S337, the arithmetic operation circuit 101 makes a decision as to whether or not the white balance bracketing recording count parameter n = 2. If the parameter n = 2, the arithmetic operation circuit 101 makes an affirmative decision in step S337 and proceeds to step S338. In this case, image processing for the second image is performed when white balance bracketing is set. In step S338, the arithmetic operation circuit 101 outputs a command to the ASIC 123, changes the milled value from the reference value by a predetermined amount in the negative direction, instructs image processing, and returns to step S324 in FIG. As a result, image processing is performed in which the reference color temperature for white balance is set low.

一方、演算回路１０１は、パラメータｎ＝３の場合にステップＳ３３７を否定判定してステップＳ３３９へ進む。この場合は、ホワイトバランスブラケティング設定時に３画像目の画像処理を行う場合である。ステップＳ３３９において、演算回路１０１は、ＡＳＩＣ１２３に指令を出力し、ミレッド値を基準値から＋方向に所定量変更して画像処理を指示し、図５のステップＳ３２４へ戻る。これにより、ホワイトバランスの基準色温度を高く設定した画像処理が行われる。 On the other hand, when the parameter n = 3, the arithmetic operation circuit 101 makes a negative determination in step S337 and proceeds to step S339. In this case, image processing for the third image is performed when white balance bracketing is set. In step S339, the arithmetic operation circuit 101 outputs a command to the ASIC 123, changes the milled value by a predetermined amount in the + direction from the reference value, instructs image processing, and returns to step S324 in FIG. Thus, image processing is performed in which the white balance reference color temperature is set high.

図５のステップＳ３２１を肯定判定して進む図７のステップＳ３４１において、演算回路１０１は、演算回路１０１は、画像データを記録媒体１２６に記録してステップＳ３４２へ進む。この場合の記録は、画質モード１（ＲＡＷ）の記録である。ステップＳ３４２において、演算回路１０１は、ミラーダウンが終了したか否かを判定する。演算回路１０１は、シーケンススイッチＳＷ６からオン信号が入力されるとステップＳ３４２を肯定判定してステップＳ３４３へ進み、シーケンススイッチＳＷ６からオン信号が入力されない場合は、ステップＳ３４２を否定判定してステップＳ３４２の判定処理を繰り返す。 In step S341 in FIG. 7 which proceeds after making an affirmative determination in step S321 in FIG. 5, the arithmetic circuit 101 records the image data on the recording medium 126 and proceeds to step S342. The recording in this case is recording in image quality mode 1 (RAW). In step S342, the arithmetic operation circuit 101 makes a decision as to whether or not mirror down has been completed. If an ON signal is input from the sequence switch SW6, the arithmetic operation circuit 101 makes an affirmative determination in step S342 and proceeds to step S343. If an ON signal is not input from the sequence switch SW6, the arithmetic circuit 101 makes a negative determination in step S342 and determines in step S342 Repeat the determination process.

ステップＳ３４３において、演算回路１０１は、モータ駆動回路１０４に指令を出力し、シーケンスモータ１０５の逆転を停止させてステップＳ３４４へ進む。ステップＳ３４４において、演算回路１０１は、デジタルデータをＡＳＩＣ１２３へ送り、画像処理（ホワイトバランス調整、輪郭補償、ガンマ補正など）を指示してステップＳ３４５へ進む。 In step S343, the arithmetic circuit 101 outputs a command to the motor drive circuit 104, stops reverse rotation of the sequence motor 105, and proceeds to step S344. In step S344, the arithmetic operation circuit 101 sends the digital data to the ASIC 123 to instruct image processing (white balance adjustment, contour compensation, gamma correction, etc.), and proceeds to step S345.

ステップＳ３４５において、演算回路１０１は、ＡＳＩＣ１２３に圧縮処理を指示してステップＳ３４６へ進む。圧縮率は、画質モード５（ＢＡＳＩＣ）に応じた約１／１６である。ステップＳ３４６において、演算回路１０１は、画像データを記録媒体１２６に記録してステップＳ３４７へ進む。この場合の記録は、画質モード画質モード５（ＢＡＳＩＣ）の記録である。 In step S345, the arithmetic operation circuit 101 instructs the ASIC 123 to perform compression processing, and proceeds to step S346. The compression rate is about 1/16 according to the image quality mode 5 (BASIC). In step S346, the arithmetic operation circuit 101 records the image data on the recording medium 126 and proceeds to step S347. The recording in this case is recording in image quality mode image quality mode 5 (BASIC).

ステップＳ３４７〜ステップＳ３５４までの各処理は、図６のステップＳ３３２〜ステップＳ３３９までの各処理と同様なので説明を省略する。ただし、ステップＳ３５３およびステップＳ３５４の各処理後はステップＳ３４５へ戻る。 Each process from step S347 to step S354 is the same as each process from step S332 to step S339 in FIG. However, after each process of step S353 and step S354, it returns to step S345.

以上説明した第一の実施の形態についてまとめる。
（１）電子カメラに画質モード１（ＲＡＷ）を設定した状態（Ｓ１１７を肯定判定）でホワイトバランスブラケティングモードへの設定操作を禁止する（Ｓ１１８およびＳ１２１をスキップ）とともに、電子カメラにホワイトバランスブラケティングを設定した状態（Ｓ１０４を肯定判定）で画質モード１（ＲＡＷ）への選択操作を禁止する（Ｓ１０５を肯定判定およびＳ１０６をスキップ）ようにした。したがって、画像処理を行うホワイトバランスブラケティングモードの設定と、画像処理を施さずに記録する画質モード１（ＲＡＷ）の選択とが両立しないように制御できるので、互いの動作が競合することを防止できる。 The first embodiment described above will be summarized.
(1) When the image quality mode 1 (RAW) is set in the electronic camera (Yes in S117), the setting operation to the white balance bracketing mode is prohibited (S118 and S121 are skipped), and the white balance bracket is set in the electronic camera. The selection operation to the image quality mode 1 (RAW) is prohibited in the state where the kating is set (Yes in S104) (Yes in S105 and skip in S106). Therefore, it is possible to control so that the setting of the white balance bracketing mode for performing image processing and the selection of the image quality mode 1 (RAW) for recording without performing image processing are compatible with each other, thereby preventing the operations from competing with each other. it can.

（２）電子カメラで画質モード１（ＲＡＷ）と画質モード５（ＢＡＳＩＣ）との両方を選択可能にした。電子カメラは、ホワイトバランスブラケティングモードに設定されると、画像処理を施さない画像データを画質モード１で、ホワイトバランスブラケティング処理後の画像データを画質モード５で、それぞれ記録する。この結果、使用者の意図通りに画像データを記録することができる。また、ホワイトバランスブラケティング処理後の画像データを圧縮率が高い画質モード５で記録するようにしたので、記録媒体１２６の記録エリアの消費を抑えることができる。 (2) The image quality mode 1 (RAW) and the image quality mode 5 (BASIC) can be selected by the electronic camera. When the electronic camera is set to the white balance bracketing mode, the image data not subjected to image processing is recorded in the image quality mode 1, and the image data after the white balance bracketing process is recorded in the image quality mode 5. As a result, the image data can be recorded as intended by the user. Further, since the image data after the white balance bracketing process is recorded in the image quality mode 5 with a high compression rate, consumption of the recording area of the recording medium 126 can be suppressed.

（第二の実施形態）
第二の実施の形態では、電子カメラに画質モード１（ＲＡＷ）を設定した状態でホワイトバランスブラケティングモードへの設定操作が行われると、電子カメラは画質モード１（ＲＡＷ）と画質モード５（ＢＡＳＩＣ）との両方を自動的に選択する。また、電子カメラにホワイトバランスブラケティングを設定した状態で画質モード１（ＲＡＷ）への選択操作が行われると、電子カメラは画質モード１および画質モード５の両方を自動的に選択する。 (Second embodiment)
In the second embodiment, when the setting operation to the white balance bracketing mode is performed in a state where the image quality mode 1 (RAW) is set in the electronic camera, the electronic camera performs the image quality mode 1 (RAW) and the image quality mode 5 ( BASIC) and both are automatically selected. When the selection operation for the image quality mode 1 (RAW) is performed in a state where white balance bracketing is set in the electronic camera, the electronic camera automatically selects both the image quality mode 1 and the image quality mode 5.

第二の実施の形態による設定処理について、図８のフローチャートを参照して説明する。図８による設定処理は、図３による設定処理に代えて実行される。図８のフローチャートにおいて、図３のフローチャートと同一処理を行うステップには図３と同一ステップ番号を付して説明を省略する。図８における図３との相違点は、ステップＳ１０５を肯定判定した後にステップＳ１０９へ進む点と、ステップＳ１１７がスキップされる点と、ステップＳ１２１の後ろにステップＳ１３１およびＳ１３２が挿入される点である。 The setting process according to the second embodiment will be described with reference to the flowchart of FIG. The setting process shown in FIG. 8 is executed instead of the setting process shown in FIG. In the flowchart of FIG. 8, steps that perform the same processing as in the flowchart of FIG. 3 are given the same step numbers as in FIG. 8 differs from FIG. 3 in that step S105 is affirmed and then the process proceeds to step S109, step S117 is skipped, and steps S131 and S132 are inserted after step S121. .

図８のステップＳ１０５において、演算回路１０１は、画質モードパラメータＱ＝４か否かを判定する。演算回路１０１は、Ｑ＝４（画質モード２（ＴＩＦＦ））の場合にステップＳ１０５を肯定判定してステップＳ１０９へ進み、Ｑ≠４の場合にステップＳ１０５を否定判定してステップＳ１０６へ進む。ステップＳ１０９へ進む場合は、Ｑ＝４（画質モード２）→Ｑ＝５（画質モード１）へ変更する代わりに、Ｑ＝４（画質モード２）→Ｑ＝０（ＲＡＷ＋ＢＡＳＩＣ）へ変更する。この理由は、画像処理を行うホワイトバランスブラケティングモードが設定されている状態で画像処理を施さずに記録するＱ＝５（画質モード１）への変更をしても無意味なためである。 In step S105 of FIG. 8, the arithmetic circuit 101 determines whether or not the image quality mode parameter Q = 4. If Q = 4 (image quality mode 2 (TIFF)), the arithmetic operation circuit 101 makes an affirmative decision in step S105 and proceeds to step S109. If Q ≠ 4, the operation circuit 101 makes a negative decision in step S105 and proceeds to step S106. When proceeding to step S109, instead of changing from Q = 4 (image quality mode 2) to Q = 5 (image quality mode 1), Q = 4 (image quality mode 2) is changed to Q = 0 (RAW + BASIC). This is because it is meaningless to change to Q = 5 (image quality mode 1) for recording without performing image processing in a state where the white balance bracketing mode for performing image processing is set.

ステップＳ１１６を肯定判定した場合、演算回路１０１は、ステップＳ１１８へ進む。ステップＳ１２１の次に進むステップＳ１３１において、演算回路１０１は、画質モードパラメータＱ＝５か否かを判定する。演算回路１０１は、Ｑ＝５（画質モード１）の場合にステップＳ１３１を肯定判定してステップＳ１３２へ進み、Ｑ≠５の場合にステップＳ１３１を否定判定してステップＳ１２２へ進む。 If the determination in step S116 is affirmative, the arithmetic operation circuit 101 proceeds to step S118. In step S131 following step S121, the arithmetic operation circuit 101 makes a decision as to whether or not the image quality mode parameter Q = 5. The arithmetic operation circuit 101 makes an affirmative decision in step S131 when Q = 5 (image quality mode 1) and proceeds to step S132. If Q ≠ 5, the operation circuit 101 makes a negative decision in step S131 and proceeds to step S122.

ステップＳ１３２において、演算回路１０１は、画質モードパラメータＱを０にするとともに、画質モード１（ＲＡＷ）と画質モード５（ＢＡＳＩＣ）との両方で記録するように画質モードを設定（ＲＡＷ＋ＢＡＳＩＣ）してステップＳ１２２へ進む。これにより、ホワイトバランスブラケティングモードに設定された（Ｓ１２１）ときＱ＝５（画質モード１）であれば（Ｓ１３１を肯定判定）、Ｑ＝０（ＲＡＷ＋ＢＡＳＩＣ）へ変更する。この理由は、画像処理を施さずに記録するＱ＝５（画質モード１）が設定されている状態で画像処理を行うホワイトバランスブラケティングモードへの設定変更をしても無意味なためである。 In step S132, the arithmetic operation circuit 101 sets the image quality mode parameter Q to 0 and sets the image quality mode (RAW + BASIC) to record in both the image quality mode 1 (RAW) and the image quality mode 5 (BASIC). Proceed to S122. As a result, when Q = 5 (image quality mode 1) is set when the white balance bracketing mode is set (S121) (Yes in S131), Q is changed to 0 (RAW + BASIC). This is because it is meaningless to change the setting to the white balance bracketing mode in which image processing is performed in a state where Q = 5 (image quality mode 1) for recording without image processing is set. .

以上説明した第二の実施の形態についてまとめる。
（１）電子カメラがホワイトバランスブラケティングモードへ設定され（Ｓ１２１）、電子カメラが画質モード１（ＲＡＷ）に設定されている状態（Ｓ１３１を肯定判定）では、電子カメラは画質モード１（ＲＡＷ）と画質モード５（ＢＡＳＩＣ）との両方を選択する（Ｓ１３２）ようにした。したがって、画像処理を行うホワイトバランスブラケティングモードの設定と、画像処理を施さずに記録する画質モード１の選択とが両立しないように制御できるので、互いの動作が競合することを防止できる。 The second embodiment described above will be summarized.
(1) When the electronic camera is set to the white balance bracketing mode (S121) and the electronic camera is set to the image quality mode 1 (RAW) (Yes in S131), the electronic camera is set to the image quality mode 1 (RAW). And image quality mode 5 (BASIC) are selected (S132). Accordingly, since it is possible to control the setting of the white balance bracketing mode for performing image processing and the selection of the image quality mode 1 for recording without performing image processing, it is possible to prevent the operations from competing with each other.

（２）電子カメラがホワイトバランスブラケティングモードに設定されている状態（Ｓ１０４を肯定判定）で、Ｑ＝４（画質モード２（ＴＩＦＦ））→Ｑ＝５（画質モード１（ＲＡＷ））への変更を禁止し（Ｓ１０５を肯定判定およびＳ１０６をスキップ）、Ｑ＝０（ＲＡＷ＋ＢＡＳＩＣ）へ変更する（Ｓ１０９）。また、電子カメラがＱ＝０（ＲＡＷ＋ＢＡＳＩＣ）→Ｑ＝５（画質モード１（ＲＡＷ））への変更操作されたとき（Ｓ１１１を肯定変定）、ホワイトバランスブラケティングモードに設定されている場合（Ｓ１１３を肯定判定）は変更を禁止する（Ｓ１１４をスキップ）ようにした。したがって、画像処理を行うホワイトバランスブラケティングモードの設定と、画像処理を施さずに記録する画質モード１の選択とが両立しないように制御できるので、互いの動作が競合することを防止できる。 (2) With the electronic camera set to the white balance bracketing mode (Yes in S104), Q = 4 (image quality mode 2 (TIFF)) → Q = 5 (image quality mode 1 (RAW)) The change is prohibited (S105 is affirmative and S106 is skipped) and changed to Q = 0 (RAW + BASIC) (S109). Further, when the electronic camera is changed to Q = 0 (RAW + BASIC) → Q = 5 (image quality mode 1 (RAW)) (S111 is positively changed), when the white balance bracketing mode is set ( In the case of affirmative determination in S113, the change is prohibited (S114 is skipped). Accordingly, since it is possible to control the setting of the white balance bracketing mode for performing image processing and the selection of the image quality mode 1 for recording without performing image processing, it is possible to prevent the operations from competing with each other.

（３）上記（１）および（２）において、画像処理を施さない画像データを画質モード１（ＲＡＷ）で、ホワイトバランスブラケティング処理後の画像データを画質モード５（ＢＡＳＩＣ）で、それぞれ記録する（ＲＡＷ＋ＢＡＳＩＣ）ようにしたので、第一の実施の形態と同様に、使用者の意図通りに画像データを記録することができ、記録媒体１２６の記録エリアの消費を抑えることもできる。 (3) In (1) and (2) above, image data not subjected to image processing is recorded in image quality mode 1 (RAW), and image data after white balance bracketing processing is recorded in image quality mode 5 (BASIC). Since (RAW + BASIC) is used, image data can be recorded as intended by the user, and consumption of the recording area of the recording medium 126 can be suppressed, as in the first embodiment.

図９のフローチャートは、図８による設定処理の変形例を示すものである。図９のフローチャートにおいて、図８のフローチャートと同一処理を行うステップには図８と同一ステップ番号を付して説明を省略する。図９における図８との相違点は、ステップＳ１０５を肯定判定した後にステップＳ１５１が挿入される点と、ステップＳ１１３を肯定判定した後にステップＳ１５２が挿入される点と、ステップＳ１３２の後ろにステップＳ１５３が挿入される点である。 The flowchart in FIG. 9 shows a modification of the setting process according to FIG. In the flowchart of FIG. 9, steps that perform the same processing as in the flowchart of FIG. 8 are assigned the same step numbers as in FIG. 9 differs from FIG. 8 in that step S151 is inserted after affirmative determination in step S105, step S152 is inserted after affirmative determination in step S113, and step S153 after step S132. Is the point where is inserted.

図９のステップＳ１５１において、演算回路１０１は、画質モード（記録画質）を示す「ＲＡＷ」セグメントを表示装置１０２に所定時間（２〜１０秒のいずれかの値）点滅表示させてステップＳ１０９へ進む。 In step S151 of FIG. 9, the arithmetic operation circuit 101 causes the display device 102 to blink the “RAW” segment indicating the image quality mode (recording image quality) on the display device 102 for a predetermined time (any value from 2 to 10 seconds), and then proceeds to step S109. .

ステップＳ１５２において、演算回路１０１は、画質モード（記録画質）を示す「ＲＡＷ」セグメントを表示装置１０２に所定時間（２〜１０秒のいずれかの値）点滅表示させてステップＳ１０７へ進む。 In step S152, the arithmetic operation circuit 101 causes the “RAW” segment indicating the image quality mode (recording image quality) to blink on the display device 102 for a predetermined time (any value from 2 to 10 seconds) before proceeding to step S107.

ステップＳ１５３において、演算回路１０１は、画質モード（記録画質）を示す「ＲＡＷ」セグメントを表示装置１０２に所定時間（２〜１０秒のいずれかの値）点滅表示させてステップＳ１２２へ進む。 In step S153, the arithmetic operation circuit 101 causes the “RAW” segment indicating the image quality mode (recording image quality) to blink on the display device 102 for a predetermined time (any value from 2 to 10 seconds) before proceeding to step S122.

ステップＳ１５１、Ｓ１５２、Ｓ１５３では、それぞれ電子カメラがＱ＝０（ＲＡＷ＋ＢＡＳＩＣ）へ変更した場合、もしくはＱ＝０を保持した場合に「ＲＡＷ」を示す表示を点滅させたので、使用者に対して変更動作を報知することができる。 In steps S151, S152, and S153, when the electronic camera changes to Q = 0 (RAW + BASIC), or when Q = 0 is held, the display indicating “RAW” blinks, so that the change is made to the user. The operation can be notified.

以上の説明では、ブラケティング処理の対象としてホワイトバランス処理を例にあげて説明したが、輪郭強調処理や画素補間処理などの他の画像処理であってもよい。 In the above description, the white balance processing has been described as an example of the bracketing processing target, but other image processing such as contour enhancement processing and pixel interpolation processing may be performed.

ホワイトバランスブラケティング処理として、基準の処理に対してミレッド値を＋方向および−方向のそれぞれに変えて処理する例を説明したが、いずれか一方向へのみ変化させてもよい。 As an example of the white balance bracketing process, the example in which the milled value is changed in each of the + direction and the − direction with respect to the reference process has been described, but the process may be changed only in one direction.

ホワイトバランスブラケティング処理の結果として３通りの画像データを得るように説明したが、２通りの画像を得るようにしてもよく、４通りの画像データを得るようにしてもよい。 Although it has been described that three types of image data are obtained as a result of the white balance bracketing process, two types of images may be obtained, or four types of image data may be obtained.

以上の説明はあくまで一例であり、上記の実施形態の構成に何ら限定されるものではない。 The above description is merely an example, and is not limited to the configuration of the above embodiment.

本発明の第一の実施の形態による電子カメラの構成を示すブロック図である。It is a block diagram which shows the structure of the electronic camera by 1st embodiment of this invention. 電子カメラの演算回路で行われるカメラ動作処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of the camera operation | movement process performed with the arithmetic circuit of an electronic camera. 設定処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of a setting process. 表示処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of a display process. 撮像シーケンス処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of an imaging sequence process. 撮像シーケンス処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of an imaging sequence process. 撮像シーケンス処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of an imaging sequence process. 第二の実施の形態による設定処理の流れを説明するフローチャートである。It is a flowchart explaining the flow of the setting process by 2nd embodiment. 設定処理の変形例を説明するフローチャートである。It is a flowchart explaining the modification of a setting process.

Explanation of symbols

１０１…演算回路
１０２…表示装置
１２１…撮像素子
１２３…画像処理回路
１２６…記録媒体
ＳＷ１…画質モードボタンに連動するスイッチ
ＳＷ２…ホワイトバランスブラケティングボタンに連動するスイッチ
ＳＷ３、ＳＷ４…コマンドダイヤルに連動するスイッチ 101 ... arithmetic circuit 102 ... display device 121 ... imaging device 123 ... image processing circuit 126 ... recording medium SW1 ... switch SW2 linked to the image quality mode button ... switches SW3, SW4 linked to the white balance bracketing button ... linked to the command dial switch

Claims

An image sensor that captures a subject image and outputs image data;
First imaging control means for recording image data output from the imaging element without image processing based on a first operation instruction;
Second imaging control means for recording image data after predetermined image processing is performed on the image data output from the imaging device based on a second operation instruction;
Third imaging control means for recording the image data without image processing and the image data after the image processing based on a third operation instruction;
Based on the fourth operation instruction, a plurality of image processes are performed on the image data output from the image sensor by changing the processing parameter for at least one of the predetermined image processes in a stepwise manner. Bracketing control means,
Instruction control means for instructing the third imaging control means to perform an operation instead of the first imaging control means when both the first operation instruction and the fourth operation instruction are performed. An electronic camera characterized by

The electronic camera according to claim 1,
The electronic camera, wherein the image processing includes a color adjustment process.

The electronic camera according to claim 2,
The image processing further includes image compression processing,
The second imaging control means performs the image compression processing at any one of a plurality of image compression rates,
The electronic camera according to claim 3, wherein the third photographing control unit performs the image compression processing at a highest compression rate among the plurality of image compression rates.

An image sensor that captures a subject image and outputs image data;
Shooting control means for recording image data output from the image sensor and image data after color adjustment processing is performed on the image data using a first reference based on a color temperature;
Bracketing control means for further recording image data after color adjustment processing is performed on image data output from the image sensor using a second reference different from the first reference. A featured electronic camera.