JP2008294269A - Circuit board and display device - Google Patents
Circuit board and display device Download PDFInfo
- Publication number
- JP2008294269A JP2008294269A JP2007138818A JP2007138818A JP2008294269A JP 2008294269 A JP2008294269 A JP 2008294269A JP 2007138818 A JP2007138818 A JP 2007138818A JP 2007138818 A JP2007138818 A JP 2007138818A JP 2008294269 A JP2008294269 A JP 2008294269A
- Authority
- JP
- Japan
- Prior art keywords
- multilayer ceramic
- circuit board
- axis
- capacitors
- ceramic capacitors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、積層セラミックコンデンサが実装された回路基板、及びそれを備えた表示装置に関するものである。 The present invention relates to a circuit board on which a multilayer ceramic capacitor is mounted, and a display device including the circuit board.
近年、電子回路及び電子機器の小型化及び省エネルギー化に伴って、電子回路に用いられるコンデンサのほとんどが積層セラミックコンデンサに移行してきている。積層セラミックコンデンサは、小型であって信頼性及び耐久性に優れているという特質を有しているため、その需要が急速に高まっている。 In recent years, with the miniaturization and energy saving of electronic circuits and electronic devices, most of capacitors used in electronic circuits have shifted to multilayer ceramic capacitors. The demand for multilayer ceramic capacitors is rapidly increasing because they are small in size and have excellent reliability and durability.
積層セラミックコンデンサは、略直方体状の外形を有し、誘電体層と内部電極とが交互に積層した構成となっている。また、その両端部には一対の外部電極が形成されており、この一対の外部電極に対して上記内部電極が交互に並列に接続されている。そして、この積層セラミックコンデンサは、回路基板の表面に形成されたランドに対し、上記一対の外部電極が半田付け等の手段によってそれぞれ導電接続されることにより、回路基板に実装されている。 The multilayer ceramic capacitor has a substantially rectangular parallelepiped outer shape, and has a configuration in which dielectric layers and internal electrodes are alternately stacked. In addition, a pair of external electrodes are formed at both ends, and the internal electrodes are alternately connected in parallel to the pair of external electrodes. The multilayer ceramic capacitor is mounted on the circuit board by electrically connecting the pair of external electrodes to the lands formed on the surface of the circuit board by means such as soldering.
ところで、小型大容量の積層セラミックコンデンサは、誘電体材料として高誘電率系の材料を用いているため、直流電圧を印加しながら、交流電圧を印加すると圧電現象が生じて振動が発生する。この振動は、大きな誘電率を有するもの、形状が大きいものほど顕著に現れる傾向がある。 By the way, since a large-capacity monolithic ceramic capacitor uses a high dielectric constant material as a dielectric material, when an AC voltage is applied while applying a DC voltage, a piezoelectric phenomenon occurs and vibration is generated. This vibration has a tendency to appear more noticeably as the dielectric constant and the shape are larger.
また、積層セラミックコンデンサに上記振動が発生したとき、このコンデンサを実装している回路基板にコンデンサの振動が伝達され、回路基板が共鳴して音が増幅されることがある。すなわち、積層セラミックコンデンサの振動が増幅される結果、可聴音として耳障りになるという問題がある。 Further, when the above-described vibration is generated in the multilayer ceramic capacitor, the vibration of the capacitor may be transmitted to the circuit board on which the capacitor is mounted, and the circuit board may resonate to amplify the sound. That is, there is a problem that an audible sound becomes harsh as a result of the vibration of the multilayer ceramic capacitor being amplified.
これに対して、回路基板の表裏に、その回路基板を挟むように一対の積層セラミックコンデンサを実装することが知られている（例えば、特許文献１及び２等参照）。また、第１及び第２積層セラミックコンデンサを回路基板の一面側に並ぶように配置させると共に、各積層セラミックコンデンサの振動波が、略逆相で等振幅の関係となるようにすることも知られている（例えば、特許文献３等参照）。そのことにより、各コンデンサから生じる振動を互いに相殺させようとしている。
On the other hand, it is known to mount a pair of multilayer ceramic capacitors on both sides of a circuit board so as to sandwich the circuit board (see, for example,
また、内部電極の表面が基板表面に対して非平行向きとなるように、積層セラミックコンデンサを回路基板に実装することも知られている（例えば、特許文献４等参照）。そのことにより、コンデンサから生じる振動を回路基板側へなるべく伝達させないようにしている。
特に、上記積層セラミックコンデンサを、例えば携帯電話等の表示装置に実装してＬＥＤバックライトの調光等に用いた場合には、その調光の際に発生する振動音は、ＬＥＤのパルス幅変調による周期の高周波成分により発生する。したがって、例えば６０Ｈｚ〜６００Ｈｚ程度の周期で調光を行なうと、その周波数及び高周波成分の騒音が発生しやすいという問題がある。 In particular, when the multilayer ceramic capacitor is mounted on a display device such as a mobile phone and used for dimming an LED backlight, the vibration sound generated during dimming is modulated by the pulse width modulation of the LED. It is generated by the high frequency component of the period. Therefore, for example, when dimming is performed at a cycle of about 60 Hz to 600 Hz, there is a problem that noise of the frequency and high frequency components is likely to be generated.
本発明は、斯かる諸点に鑑みてなされたものであり、その目的とするところは、積層セラミックコンデンサにおける圧電現象よって生じる騒音を、簡単な構成によって可及的に低減することにある。 The present invention has been made in view of such various points, and an object of the present invention is to reduce noise generated by a piezoelectric phenomenon in a multilayer ceramic capacitor as much as possible with a simple configuration.
上記の目的を達成するために、この発明では、第１及び第２の積層セラミックコンデンサの実装方向を互いにずらせるようにした。 In order to achieve the above object, in the present invention, the mounting directions of the first and second multilayer ceramic capacitors are shifted from each other.
具体的に、本発明に係る回路基板は、セラミックからなる誘電体層と内部電極とが交互に積層して構成されると共に直方体状に形成された素体と、上記素体の長手方向両端部に設けられ、上記内部電極を交互に並列に接続する一対の外部電極とを備えた第１及び第２の積層セラミックコンデンサが、互いに並んで実装された回路基板であって、上記第１及び第２の積層セラミックコンデンサは、上記第１の積層セラミックコンデンサの長手方向に延びる第１軸と、上記第２の積層セラミックコンデンサの長手方向に延びる第２軸とが互いに交差するように配置されている。 Specifically, a circuit board according to the present invention includes an element body formed by alternately laminating ceramic dielectric layers and internal electrodes and formed in a rectangular parallelepiped shape, and both longitudinal ends of the element body A circuit board on which a first and a second multi-layer ceramic capacitor provided with a pair of external electrodes that alternately connect the internal electrodes in parallel are mounted side by side; The second multilayer ceramic capacitor is arranged such that a first axis extending in the longitudinal direction of the first multilayer ceramic capacitor and a second axis extending in the longitudinal direction of the second multilayer ceramic capacitor intersect each other. .
上記第１軸と上記第２軸とが成す角度は、２°以上且つ１７８°以下であることが好ましい。 The angle formed by the first axis and the second axis is preferably 2 ° or more and 178 ° or less.
上記第１軸と上記第２軸とが成す角度は、９０°であることがさらに好ましい。 More preferably, the angle formed between the first axis and the second axis is 90 °.
上記第１及び第２の積層セラミックコンデンサは、圧電現象によって生じる振動の振幅が、実質的に同じであることが望ましい。 It is desirable that the first and second multilayer ceramic capacitors have substantially the same amplitude of vibration caused by the piezoelectric phenomenon.
４つの辺を有する矩形板状に形成され、上記第１軸及び上記第２軸は、上記４つの辺の全てに対してずれていることが好ましい。 It is preferable that the first axis and the second axis are shifted with respect to all the four sides.
また、本発明に係る表示装置は、セラミックからなる誘電体層と内部電極とが交互に積層して構成されると共に直方体状に形成された素体と、上記素体の長手方向両端部に設けられ、上記内部電極を交互に並列に接続する一対の外部電極とを備えた第１及び第２の積層セラミックコンデンサが、互いに並んで実装された回路基板を備えた表示装置であって、上記第１及び第２の積層セラミックコンデンサは、上記第１の積層セラミックコンデンサの長手方向に延びる第１軸と、上記第２の積層セラミックコンデンサの長手方向に延びる第２軸とが互いに交差するように配置されている。 The display device according to the present invention is configured by alternately laminating ceramic dielectric layers and internal electrodes and having a rectangular parallelepiped shape, and provided at both longitudinal ends of the element body. A display device comprising a circuit board on which a first and a second multilayer ceramic capacitor each having a pair of external electrodes for alternately connecting the internal electrodes in parallel are mounted side by side; The first and second multilayer ceramic capacitors are arranged so that a first axis extending in the longitudinal direction of the first multilayer ceramic capacitor and a second axis extending in the longitudinal direction of the second multilayer ceramic capacitor intersect each other. Has been.
ＬＥＤを光源として有するバックライトと、上記第１及び第２の積層セラミックコンデンサによって、上記バックライトの調光を行う制御回路とを備えていてもよい。 You may provide the backlight which has LED as a light source, and the control circuit which performs light control of the said backlight by the said 1st and 2nd multilayer ceramic capacitor.
−作用−
次に、本発明の作用について説明する。
-Action-
Next, the operation of the present invention will be described.
回路基板に実装された第１及び第２の積層セラミックコンデンサに圧電現象が生じると、各コンデンサにおける直方体状の素体は、その幅方向（つまり、回路基板の表面に平行な方向）に振動すると共に、その振動とは逆の位相で厚み方向（つまり、回路基板の表面に直交する方向）に振動する。そして、各コンデンサから生じる幅方向の振動は、素体の側面に垂直な方向に伝達される。 When a piezoelectric phenomenon occurs in the first and second multilayer ceramic capacitors mounted on the circuit board, the rectangular parallelepiped element in each capacitor vibrates in the width direction (that is, the direction parallel to the surface of the circuit board). At the same time, it vibrates in the thickness direction (that is, the direction orthogonal to the surface of the circuit board) with a phase opposite to the vibration. Then, the vibration in the width direction generated from each capacitor is transmitted in a direction perpendicular to the side surface of the element body.
本発明では、互いに並んで配置された第１及び第２の積層セラミックコンデンサを、その長手方向に延びる第１軸及び第２軸が互いに交差するように配置したので、各コンデンサから生じる幅方向の振動は、回路基板上で互いにずれた方向に伝達される。したがって、各コンデンサから生じる幅方向の振動は、その伝達方向がずれていて互いに大きく強め合わないため、回路基板の振動による騒音を低減することが可能となる。 In the present invention, the first and second multilayer ceramic capacitors arranged side by side are arranged so that the first axis and the second axis extending in the longitudinal direction intersect with each other. The vibrations are transmitted in directions shifted from each other on the circuit board. Therefore, the vibration in the width direction generated from each capacitor is not greatly intensified because the transmission direction is shifted, so that it is possible to reduce noise caused by the vibration of the circuit board.
第１及び第２の積層セラミックコンデンサのずれ角度、すなわち、第１軸と第２軸とが成す角度は、例えば２°以上且つ１７８°以下にすることによって、回路基板の騒音を好適に低減できる。第１軸と第２軸とが成す角度は、９０°である場合に、回路基板の騒音が最も好適に低減される。 The displacement angle of the first and second multilayer ceramic capacitors, that is, the angle formed between the first axis and the second axis is, for example, 2 ° or more and 178 ° or less, so that the noise of the circuit board can be reduced suitably. . When the angle formed by the first axis and the second axis is 90 °, the noise of the circuit board is most preferably reduced.
さらに、第１及び第２の積層セラミックコンデンサは、圧電現象によって生じる振動の振幅が実質的に同じであれば、各コンデンサから生じる振動の振幅が同じになるため、回路基板の振動が低減されやすくなる。 Furthermore, if the first and second multilayer ceramic capacitors have substantially the same vibration amplitude generated by the piezoelectric phenomenon, the vibration amplitude generated from each capacitor is the same, and therefore the vibration of the circuit board can be easily reduced. Become.
ところで、回路基板が４つの辺を有する矩形板状に形成されている場合には、その４つの辺にそれぞれ直交する２つの直交方向へ振動波が伝達されやすい。これに対し、本発明のように、上記第１軸及び上記第２軸が上記４つの辺の全てに対してずれるように、各コンデンサを配置させれば、各コンデンサから生じた振動は、上記直交方向に一致せず、ずれた方向に伝達される。その結果、各コンデンサから生じた振動自体が低減されるため、回路基板の騒音もより低減されることとなる。 By the way, when the circuit board is formed in the shape of a rectangular plate having four sides, vibration waves are easily transmitted in two orthogonal directions orthogonal to the four sides. On the other hand, if each capacitor is arranged so that the first axis and the second axis are shifted with respect to all the four sides as in the present invention, the vibration generated from each capacitor is It does not coincide with the orthogonal direction and is transmitted in a shifted direction. As a result, the vibration itself generated from each capacitor is reduced, so that the noise of the circuit board is further reduced.
上記回路基板を表示装置が備えていれば、表示装置から生じる騒音が低減されることとなる。特に、表示装置が、上記第１及び第２の積層セラミックコンデンサによって、ＬＥＤを有するバックライトの調光を行う制御回路を備えていれば、その調光制御に伴って、第１及び第２の積層セラミックコンデンサから振動が生じるが、その振動は、上述のように各コンデンサをずらして配置させることによって低減される。その結果、調光を行う上記制御回路を有する表示装置について、その騒音が好適に抑制されることとなる。 If the display device includes the circuit board, noise generated from the display device is reduced. In particular, if the display device includes a control circuit that performs dimming of a backlight having an LED using the first and second multilayer ceramic capacitors, the first and second dimming controls are performed along with the dimming control. Although vibration is generated from the multilayer ceramic capacitor, the vibration is reduced by shifting the capacitors as described above. As a result, the noise of the display device having the control circuit that performs dimming is suitably suppressed.
本発明によれば、第１及び第２の積層セラミックコンデンサを、第１の積層セラミックコンデンサの長手方向に延びる第１軸と、第２の積層セラミックコンデンサの長手方向に延びる第２軸とが互いに交差するように配置したので、圧電現象よって各コンデンサから生じる幅方向の振動を、その伝達方向をずらせて互いに大きく強め合わないようにすることができる。その結果、回路基板から生じる騒音を、簡単な構成によって低減することができる。 According to the present invention, the first and second multilayer ceramic capacitors have a first axis extending in the longitudinal direction of the first multilayer ceramic capacitor and a second axis extending in the longitudinal direction of the second multilayer ceramic capacitor. Since they are arranged so as to intersect with each other, it is possible to prevent the vibration in the width direction generated from each capacitor due to the piezoelectric phenomenon from greatly reinforcing each other by shifting the transmission direction. As a result, noise generated from the circuit board can be reduced with a simple configuration.
以下、本発明の実施形態を図面に基づいて詳細に説明する。尚、本発明は、以下の実施形態に限定されるものではない。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. The present invention is not limited to the following embodiment.
《発明の実施形態１》
図１〜図４は、本発明の実施形態１を示している。図１は、本実施形態１における積層セラミックコンデンサ１，２が実装された回路基板１０の一部を示す斜視図である。図２は、バックライト９の調光制御を行うための制御回路３０を示す回路図である。図３は、液晶表示装置Ｓの要部の概略構成を示す断面図である。図４は、積層セラミックコンデンサ１，２の構造を示す断面図である。
1 to 4
まず、本実施形態における第１及び第２の積層セラミックコンデンサ１，２が実装された回路基板１０を備えた表示装置である液晶表示装置Ｓ、及び回路基板１０の構成について、図３を参照して説明する。
First, the configuration of the liquid crystal display device S, which is a display device including the
液晶表示装置Ｓは、ＴＦＴ基板である回路基板１０と、回路基板１０に対向して配置された対向基板１１と、上記対向基板１１及び上記回路基板１０の間に設けられた液晶層１４とを備えている。
The liquid crystal display device S includes a
回路基板１０の背面側（つまり、液晶層１４とは反対側）には、照明装置であるバックライト９が配置されている。バックライト９は、導光板１２と、導光板１２の側方に配置された光源である複数のＬＥＤ１３とを備えている。そうして、ＬＥＤ１３の光を導光板１２の内部で散乱させて、一様な面状光を上記回路基板１０へ供給するようになっている。
On the back side of the circuit board 10 (that is, the side opposite to the liquid crystal layer 14), a
対向基板１１には、図示を省略するが、カラーフィルタ、ＩＴＯ等からなる共通電極及びブラックマトリクス等が形成されている。また、対向基板１１は、液晶層１４側の表面に配向膜１７が設けられると共に、液晶層１４とは反対側の表面に偏光板１８が積層されている。また、液晶層１４は、回路基板１０と対向基板１１との間に介在されたシール材１９によって封止されている。
Although not shown, the
一方、回路基板１０は、４つの辺を有する矩形板状に形成され、いわゆるアクティブマトリクス基板に構成されている。本実施形態１では、回路基板１０に複数層プリント基板を適用している。尚、回路基板１０の種類は、例えばセラミック多層回路基板等、上記単層両面プリント基板以外のものであってもよい。
On the other hand, the
回路基板１０には、図示を省略するが、表示の単位領域である画素が複数マトリクス状に配置されている。また、回路基板１０は、液晶層１４側の表面に配向膜１５が設けられると共に、液晶層１４とは反対側の表面に偏光板１６が積層されている。
Although not shown, the
回路基板１０には、ＴＦＴ（薄膜トランジスタ）を駆動制御するためのドライバー（図示省略）や、バックライト９を調光制御するためのドライバー２０及び第１及び第２の積層セラミックコンデンサ１，２が設けられている。
The
第１及び第２の積層セラミックコンデンサ１，２は、図４に示すように、セラミックからなる誘電体層２５と内部電極２６とが交互に積層して構成されると共に直方体状に形成された素体２７と、素体２７の長手方向両端部に設けられ、内部電極２６を交互に並列に接続する一対の外部電極２８とを備えている。
As shown in FIG. 4, the first and second multilayer
第１及び第２の積層セラミックコンデンサ１，２の外形寸法は、例えば長さ（Ｌ）３．２ｍｍ×幅（Ｗ）１．６ｍｍ×高さ（Ｈ）１．６ｍｍである。誘電体層２５は、矩形のシート状のセラミック焼結体からなり、セラミック焼結体は、例えばチタン酸マグネシウム等を主成分とする誘電体磁器材料から形成されている。
The external dimensions of the first and second multilayer
外部電極２８は、回路基板１０の表面に形成されたランド３又はランド４に対して、半田付け等の手段によりそれぞれ導電接続されている。そのことにより、第１及び第２の積層セラミックコンデンサ１，２は、回路基板１０に互いに並んで実装されている。
The
第１及び第２の積層セラミックコンデンサ１，２によって、バックライト９の調光を行う制御回路３０は、図２に示すように、直流電源Ｅ１，Ｅ２と、第１及び第２の積層セラミックコンデンサ１，２と、ＬＥＤ２１，２２とを備えている。尚、本実施形態では、上記ＬＥＤ等が２つである例について説明するが、本発明はこれに限定されず、その他複数のＬＥＤ等が設けられていてもよい。
As shown in FIG. 2, the
ここで、図２の回路図は、例えばＬＥＤを光源として有するバックライトの調光を行う場合に、１系統のＬＥＤ２１に接続される２つのコンデンサの配置を示している。
Here, the circuit diagram of FIG. 2 shows an arrangement of two capacitors connected to one
ＬＥＤ２１の一端は、ランド４を介して直流電源Ｅ１に接続される一方、ＬＥＤ２１の他端は、ドライバー２０に接続されている。また、ＬＥＤ２２の一端は、ランド５を介して直流電源Ｅ２に接続される一方、ＬＥＤ２２の他端は、ドライバー２０に接続されている。
One end of the
さらに、第１及び第２の積層セラミックコンデンサ１，２の一端の外部電極２８は、ランド４に接続される一方、他端の外部電極２８はランド３を介して接地されている。すなわち、第１及び第２の積層セラミックコンデンサ１，２は、回路基板１０の表面に形成されるランド４（直流電源Ｅ１側）とランド３（ＧＮＤ側）とによって並列接続されている。
Furthermore, the
そして、本実施形態１では、外形が略同じである２つの上記第１及び第２の積層セラミックコンデンサ１，２を用いて、これらのコンデンサ１，２に電圧を印加したときに発生する圧電現象によって生ずる騒音を低減した。
In the first embodiment, the piezoelectric phenomenon that occurs when a voltage is applied to the
すなわち、第１及び第２の積層セラミックコンデンサ１，２は、それぞれ回路基板１０の表面にのみ実装され、回路基板１０の上でその実装方向が、図１に示すように、互いにずらして配置されている。言い換えれば、第１及び第２の積層セラミックコンデンサ１，２は、第１の積層セラミックコンデンサ１の長手方向に延びる第１軸Ｌ１と、第２の積層セラミックコンデンサ２の長手方向に延びる第２軸Ｌ２とが互いに交差するように配置されている。各積層セラミックコンデンサ１，２の実装方向のずれ角度（つまり、第１軸Ｌ１と第２軸Ｌ２とが成す角度）は、２°以上且つ１７８°以下であることが好ましく、図１に示すように、９０°であることがさらに好ましい。このとき、第１軸Ｌ１及び第２軸Ｌ２は、回路基板１０の辺に対してそれぞれ平行になっている。本発明者らの実験により、上記角度が２°以上且つ１７８°以下である場合に、振動が低減されることが確認されている。
That is, the first and second multilayer
また、第１及び第２の積層セラミックコンデンサ１，２は、その圧電現象によって生じる振動の大きさを最小にするために、電圧の印加によって生じる振動の振幅が実質的に同じであるものが用いられている。
The first and second multilayer
一方、第１及び第２の積層セラミックコンデンサ１，２が異なる外形を有していてもよい。例えば、一方の一方のコンデンサの高さが他方のコンデンサの高さの７０％未満である場合には、（１）一方のコンデンサに用いられている誘電体材料の誘電率が、他方のコンデンサに用いられている誘電体材料の誘電率の５倍以上に設定されていること、又は（２）内部電極２６の積層数が略同じであって、一方のコンデンサの内部電極２６間の誘電体層の厚み（以下、一層厚みと称する）が他方のコンデンサの一層厚みの７０％以下に設定されていること、又は（３）双方のコンデンサにおける一層厚みが略同じであって、一方のコンデンサにおける内部電極２６の積層数が、他方のコンデンサにおける内部電極２６の積層数の１．４倍以上に設定されていること、という条件を満たせば、上述のように各コンデンサ１，２の外形が略同じである場合と同等の効果を得ることができる。
On the other hand, the first and second multilayer
そうして、液晶表示装置Ｓは、回路基板１０に設けられたドライバー（図示省略）によって、液晶層１４が各画素毎に駆動制御され、所望の表示が行われる。そのとき、バックライト９は、例えば周囲の明るさ等に応じて、ドライバー２０を含む制御回路３０によって調光制御される。調光制御は、ＬＥＤ２１の１系統に接続された第１及び第２の積層セラミックコンデンサ１，２によって行われる。
Thus, in the liquid crystal display device S, the
−実施形態１の効果−
したがって、この実施形態１によると、第１及び第２の積層セラミックコンデンサ１，２を、第１の積層セラミックコンデンサ１の長手方向に延びる第１軸Ｌ１と、第２の積層セラミックコンデンサ２の長手方向に延びる第２軸Ｌ２とが互いに交差するように配置したので、圧電現象よって各コンデンサ１，２から生じる幅方向の振動を、その伝達方向をずらせて互いに大きく強め合わないようにすることができる。その結果、回路基板１０から生じる騒音を、簡単な構成によって低減することができる。
-Effect of Embodiment 1-
Therefore, according to the first embodiment, the first and second multilayer
すなわち、回路基板１０に実装された第１及び第２の積層セラミックコンデンサ１，２に圧電現象が生じると、各コンデンサ１，２における直方体状の素体２７は、その幅方向（つまり、回路基板１０の表面に平行な方向）に振動すると共に、その振動とは逆の位相で厚み方向（つまり、回路基板１０の表面に直交する方向）に振動する。そして、各コンデンサ１，２から生じる幅方向の振動は、素体２７の側面に垂直な方向に伝達される。
That is, when a piezoelectric phenomenon occurs in the first and second multilayer
本実施形態１では、第１及び第２の積層セラミックコンデンサ１，２を、第１軸及び第２軸が互いに交差するように、実装方向をずらして配置させたので、各コンデンサ１，２から生じる幅方向の振動は、回路基板１０上で互いにずれた方向に伝達させることができる。したがって、各コンデンサ１，２から生じる幅方向の振動は、その伝達方向がずれていて互いに大きく強め合わないため、回路基板１０の振動による騒音を低減することができる。
In the first embodiment, the first and second multilayer
第１及び第２の積層セラミックコンデンサ１，２のずれ角度、すなわち、第１軸Ｌ１と第２軸Ｌ２とが成す角度は、例えば２°以上且つ１７８°以下にすることによって、回路基板の騒音を好適に低減できる。特に、第１軸Ｌ１と第２軸Ｌ２とが成す角度は、９０°である場合に、回路基板の騒音を最も好適に低減することができる。
The deviation angle between the first and second multilayer
さらに、第１及び第２の積層セラミックコンデンサ１，２は、圧電現象によって生じる振動の振幅が実質的に同じであるようにすれば、各コンデンサ１，２から生じる振動の振幅が同じになるため、回路基板１０の振動をさらに低減することができる。
Furthermore, if the first and second multilayer
そうして、液晶表示装置Ｓが上記回路基板１０を備えているために、液晶表示装置Ｓから生じる騒音を低減することができる。特に、液晶表示装置Ｓが、上記第１及び第２の積層セラミックコンデンサ１，２によって、ＬＥＤ２１，２２を有するバックライト９の調光を行う制御回路３０を備えてい場合には、その調光制御に伴って、第１及び第２の積層セラミックコンデンサから１，２振動が生じるが、その振動を、上述のように各コンデンサ１，２をずらして配置させることによって低減することができる。
Thus, since the liquid crystal display device S includes the
《発明の実施形態２》
図５は、本発明の実施形態２を示している。図５は、本実施形態２における積層セラミックコンデンサ１，２が実装された回路基板１０の一部を示す平面図である。尚、以降の各実施形態では、図１〜図４と同じ部分については同じ符号を付して、その詳細な説明を省略する。
<<
FIG. 5 shows
上記実施形態１では、第１及び第２の積層セラミックコンデンサ１，２を互いに９０°ずらして実装した（つまり、第１軸Ｌ１と第２軸Ｌ２との成す角度が９０°である場合）のに対し、本実施形態２では、その角度を比較的小さくしたものである。
In the first embodiment, the first and second multilayer
すなわち、図５に示すように、第１軸Ｌ１と第２軸Ｌ２との成す角θは、例えば５°に規定されている。第２の積層セラミックコンデンサ２は、その第２軸Ｌ２が回路基板１０の辺に平行又は垂直に延びている。一方、第１の積層セラミックコンデンサ１の第１軸Ｌ１は、回路基板１０の辺に対して５°ずれている。
That is, as shown in FIG. 5, the angle θ formed by the first axis L1 and the second axis L2 is defined as 5 °, for example. The second multilayer
このように、上記角度θを５°程度に比較的小さく規定すれば、上記実施形態１と同様に回路基板１０から生じる騒音を好適に低減できることに加え、第１及び第２の積層セラミックコンデンサ１，２の実装に要する面積を縮小して、素子の集積度を高めることができる。
As described above, if the angle θ is defined as relatively small as about 5 °, noise generated from the
《発明の実施形態３》
図６は、本発明の実施形態３を示している。図６は、本実施形態３における積層セラミックコンデンサ１，２が実装された回路基板１０の一部を示す平面図である。
<<
FIG. 6 shows
本実施形態３では、上記実施形態１において、上記第１軸Ｌ１と第２軸Ｌ２とが成す角度θは、比較的小さくして例えば２０°に規定されている。そのことに加え、第１及び第２の積層セラミックコンデンサ１，２は、その第１軸Ｌ１及び第２軸Ｌ２の双方が、回路基板１０の辺に対してずれている。すなわち、第１軸Ｌ１及び上記第２軸Ｌ２は、回路基板１０の４つの辺の全てに対してずれている。また、その回路基板１０の辺に対するずれ角度は、それぞれ＋１０°及び−１０°になっている。したがって、図６に示すように、第１及び第２の積層セラミックコンデンサ１，２は、逆ハの字状に配置されている。
In the third embodiment, in the first embodiment, the angle θ formed by the first axis L1 and the second axis L2 is set to be relatively small, for example, 20 °. In addition, both the first axis L1 and the second axis L2 of the first and second multilayer
ところで、回路基板１０が４つの辺を有する矩形板状に形成されているので、回路基板１０では、その４つの辺にそれぞれ直交する２つの直交方向へ振動波が伝達されやすい。これに対し、本実施形態３では、第１軸Ｌ１及び第２軸Ｌ２が上記４つの辺の全てに対してずれるように、第１及び第２の積層セラミックコンデンサ１，２を配置させるようにしたので、各コンデンサ１，２から生じた振動を、上記直交方向に一致せず、ずれた方向に伝達させることができる。その結果、各コンデンサ１，２から生じて回路基板１０に伝達される振動自体を低減することができるため、回路基板１０の騒音をより低減することができる。
By the way, since the
《発明の実施形態４》
図７及び図８は、本発明の実施形態４を示している。図７は、本実施形態４における積層セラミックコンデンサ１，２が実装された回路基板１０の一部を示す平面図である。図８は、バックライトの調光制御を行うための制御回路３０を示す回路図である。
<<
7 and 8
上記実施形態１〜３では、ＬＥＤ２１の１系統においてバックライト９の調光制御を行うようにしたのに対し、本実施形態４では、図８に示すように、ＬＥＤ２１，２２の２系統において調光制御を行うようにしたものである。
In the first to third embodiments, the dimming control of the
すなわち、図８に示すように、本実施形態４における制御回路３０は、上記実施形態１と同様に、直流電源Ｅ１とＬＥＤ２１とを接続するランド４を有すると共に、直流電源Ｅ２とＬＥＤ２２とを接続するランド５を有している。さらに、第１の積層セラミックコンデンサ１の一端の外部電極２８は、ランド４に接続される一方、他端の外部電極２８はランド３を介して接地されている。一方、第２の積層セラミックコンデンサ２の一端の外部電極２８は、ランド５に接続される一方、他端の外部電極２８はランド３を介して接地されている。
That is, as shown in FIG. 8, the
このように、制御回路３０は、例えば、異なる直流電源Ｅ１，Ｅ２が接続されると共に、２系統の異なるＬＥＤ２１，２２によってバックライトの調光を行うようになっている。この２つのＬＥＤ２１，２２は、時間的にも表示色を合成する際に不自然な色割れが生じないようにするために、略同時に点灯及び点滅が繰り返されるパルス幅によって調光される。
Thus, for example, the
しかしながら、この直流電源Ｅ１に接続された第１の積層セラミックコンデンサ１と、直流電源Ｅ２に接続された第２の積層セラミックコンデンサ２とを略平行（つまり、第１軸Ｌ１と第２軸Ｌ２とが成す角度が０°）となるように実装すると、この２つのコンデンサ１，２の振動が互いに重ね合わされて回路基板１０を大きく振動させる結果、大きな騒音が発生してしまう。
However, the first multilayer
これに対して、本実施形態４では、上記実施形態３と同様に、第１軸Ｌ１と第２軸Ｌ２とが成す角度θを例えば２０°として、上記各コンデンサ１，２を互いにずらして実装するようにしたので、上記回路基板１０から生じる騒音を好適に低減することができる。
In contrast, in the fourth embodiment, as in the third embodiment, the angle θ formed by the first axis L1 and the second axis L2 is set to 20 °, for example, and the
さらに、上記実施形態３と同様に、第１軸Ｌ１及び上記第２軸Ｌ２を、回路基板１０の４つの辺の全てに対してずらせると共に、その回路基板１０の辺に対するずれ角度を、それぞれ＋１０°及び−１０°とした。
Further, as in the third embodiment, the first axis L1 and the second axis L2 are shifted with respect to all four sides of the
したがって、本実施形態４によると、２系統の異なるＬＥＤ２１，２２によってバックライトの調光を行うことができると共に、各コンデンサ１，２から生じた振動を、回路基板１０の４つの辺とずれた方向に伝達できる結果、回路基板１０に伝達される振動自体を低減して、回路基板１０の騒音をより低減することができる。
Therefore, according to the fourth embodiment, the dimming of the backlight can be performed by the two
＜実施例＞
次に、第１及び第２の積層セラミックコンデンサ１，２の必要容量値が２２μＦである場合について、実際に騒音を測定した実施例について説明する。
<Example>
Next, an example in which noise is actually measured in the case where the required capacitance value of the first and second multilayer
まず、比較例１として、（１）容量値が２２μＦである積層セラミックコンデンサを、回路基板に１つのみ実装した場合について、回路基板から生じる騒音を測定した。また、比較例２として、（２）２２μＦのおよそ半分の容量値である１０μＦである２つの積層セラミックコンデンサ１，２を同一方向に実装する場合（ずらし角度０°）である場合について、同様に騒音を測定した。さらに、実施例として、（３）容量値が１０μＦである２つの積層セラミックコンデンサ１，２を互いに９０°ずらして実装した場合について、同様に騒音を測定した。測定の結果、比較例１，２に比べて、実施例のものでは、回路基板から生じる振動が大幅に低減されることが確認された。また、上述のように、ずらし角度θが２°以上且つ１７８°以下である場合にも、振動が大幅に低減されることが確認された。
First, as Comparative Example 1, (1) when only one multilayer ceramic capacitor having a capacitance value of 22 μF was mounted on a circuit board, noise generated from the circuit board was measured. Similarly, as Comparative Example 2, (2) the case where two multilayer
《その他の実施形態》
上記実施形態１〜４では、ＬＥＤを有するバックライトの調光を行う制御回路３０を備えた回路基板１０について、本発明を適用した例について説明したが、本発明はこれに限定されず、他の電子回路を備えた回路基板に適用しても、同様の効果を発揮することは言うまでもない。また、表示装置として上記回路基板１０を備えた液晶表示装置Ｓを例に挙げて説明したが、本発明はこれに限らず、例えばＥＬ表示装置等の他の表示装置についても同様に適用することができる。
<< Other Embodiments >>
In the said Embodiment 1-4, although the example to which this invention was applied was demonstrated about the
また、本発明を適用することにより、振動及び可聴音の抑制効果が顕著に現れる電子回路としては、例えば、第１及び第２の積層セラミックコンデンサ１，２への印加電圧が変動する電子回路、特に、印加電圧が連続的に変動する電子回路、電源回路においてコンデンサ１，２を平滑コンデンサとして用いた平滑回路、及び可聴周波数帯の周波数でコンデンサ１，２への印加電圧が可聴周波数帯（２０Ｈｚ〜２０ＫＨｚ）の周波数で変動する電子回路等が挙げられる。
In addition, as an electronic circuit in which the effect of suppressing vibration and audible sound appears remarkably by applying the present invention, for example, an electronic circuit in which the applied voltage to the first and second multilayer
以上説明したように、本発明は、積層セラミックコンデンサが実装された回路基板、及びそれを備えた表示装置について有用であり、特に、圧電現象よって生じる騒音を、簡単な構成により低減する場合に適している。 As described above, the present invention is useful for a circuit board on which a multilayer ceramic capacitor is mounted and a display device including the circuit board, and is particularly suitable for reducing noise caused by a piezoelectric phenomenon with a simple configuration. ing.
Ｓ 液晶表示装置
Ｌ１ 第１軸
Ｌ２ 第２軸
１ 第１の積層セラミックコンデンサ
２ 第２の積層セラミックコンデンサ
３，４，５ ランド
９ バックライト
１０ 回路基板
１１ 対向基板
１３ ＬＥＤ
２０ ドライバー
２１，２２ ＬＥＤ
２５ 誘電体層
２６ 内部電極
２７ 素体
２８ 外部電極
３０ 制御回路
Ｅ１，Ｅ２ 直流電源
S liquid crystal display device L1 first axis L2
20
25
Claims (7)
上記第１及び第２の積層セラミックコンデンサは、上記第１の積層セラミックコンデンサの長手方向に延びる第１軸と、上記第２の積層セラミックコンデンサの長手方向に延びる第２軸とが互いに交差するように配置されている
ことを特徴とする回路基板。 The dielectric layers made of ceramic and the internal electrodes are alternately laminated and formed in a rectangular parallelepiped shape, and are provided at both ends in the longitudinal direction of the element bodies, and the internal electrodes are alternately arranged in parallel. A first and second multilayer ceramic capacitors having a pair of external electrodes to be connected are circuit boards mounted side by side,
In the first and second multilayer ceramic capacitors, the first axis extending in the longitudinal direction of the first multilayer ceramic capacitor and the second axis extending in the longitudinal direction of the second multilayer ceramic capacitor intersect each other. A circuit board characterized by being disposed on the board.
上記第１軸と上記第２軸とが成す角度は、２°以上且つ１７８°以下である
ことを特徴とする回路基板。 In claim 1,
An angle formed by the first axis and the second axis is 2 ° or more and 178 ° or less.
上記第１軸と上記第２軸とが成す角度は、９０°である
ことを特徴とする回路基板。 In claim 1,
An angle formed by the first axis and the second axis is 90 °.
上記第１及び第２の積層セラミックコンデンサは、圧電現象によって生じる振動の振幅が、実質的に同じである
ことを特徴とする回路基板。 In claim 1,
The circuit board according to claim 1, wherein the first and second multilayer ceramic capacitors have substantially the same amplitude of vibration caused by a piezoelectric phenomenon.
４つの辺を有する矩形板状に形成され、
上記第１軸及び上記第２軸は、上記４つの辺の全てに対してずれている
ことを特徴とする回路基板。 In claim 1,
Formed in the shape of a rectangular plate having four sides,
The circuit board, wherein the first axis and the second axis are deviated with respect to all of the four sides.
上記第１及び第２の積層セラミックコンデンサは、上記第１の積層セラミックコンデンサの長手方向に延びる第１軸と、上記第２の積層セラミックコンデンサの長手方向に延びる第２軸とが互いに交差するように配置されている
ことを特徴とする表示装置。 The dielectric layers made of ceramic and the internal electrodes are alternately laminated and formed in a rectangular parallelepiped shape, and are provided at both ends in the longitudinal direction of the element bodies, and the internal electrodes are alternately arranged in parallel. A first and second multilayer ceramic capacitors having a pair of external electrodes to be connected are display devices including circuit boards mounted side by side,
In the first and second multilayer ceramic capacitors, the first axis extending in the longitudinal direction of the first multilayer ceramic capacitor and the second axis extending in the longitudinal direction of the second multilayer ceramic capacitor intersect each other. A display device characterized by being arranged in the above.
ＬＥＤを光源として有するバックライトと、
上記第１及び第２の積層セラミックコンデンサによって、上記バックライトの調光を行う制御回路とを備えている
ことを特徴とする表示装置。 In claim 6,
A backlight having an LED as a light source;
And a control circuit for dimming the backlight by the first and second multilayer ceramic capacitors.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007138818A JP2008294269A (en) | 2007-05-25 | 2007-05-25 | Circuit board and display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007138818A JP2008294269A (en) | 2007-05-25 | 2007-05-25 | Circuit board and display device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008294269A true JP2008294269A (en) | 2008-12-04 |
Family
ID=40168677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007138818A Pending JP2008294269A (en) | 2007-05-25 | 2007-05-25 | Circuit board and display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2008294269A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010045085A (en) * | 2008-08-11 | 2010-02-25 | Lenovo Singapore Pte Ltd | Arrangement structure in printed circuit board for stacked ceramic capacitor |
| JP2013009595A (en) * | 2007-07-26 | 2013-01-10 | Rohm Co Ltd | Load driver and electronic apparatus using the same |
| JP2014045068A (en) * | 2012-08-27 | 2014-03-13 | Murata Mfg Co Ltd | Squeal reduction method of capacitor mounting component, manufacturing method of capacitor mounting component, capacitor mounting component, displacement distribution map creation method of capacitor mounting component, and displacement distribution map creation device of capacitor mounting component |
| US8723442B2 (en) | 2007-07-26 | 2014-05-13 | Rohm Co., Ltd. | Drive unit, smoothing circuit, DC/DC converter |
| CN104143437A (en) * | 2013-05-10 | 2014-11-12 | 株式会社村田制作所 | Capacitor element mounting structure and capacitor element mounting method |
| JPWO2021235170A1 (en) * | 2020-05-22 | 2021-11-25 |
-
2007
- 2007-05-25 JP JP2007138818A patent/JP2008294269A/en active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013009595A (en) * | 2007-07-26 | 2013-01-10 | Rohm Co Ltd | Load driver and electronic apparatus using the same |
| US8723442B2 (en) | 2007-07-26 | 2014-05-13 | Rohm Co., Ltd. | Drive unit, smoothing circuit, DC/DC converter |
| JP2010045085A (en) * | 2008-08-11 | 2010-02-25 | Lenovo Singapore Pte Ltd | Arrangement structure in printed circuit board for stacked ceramic capacitor |
| JP2014045068A (en) * | 2012-08-27 | 2014-03-13 | Murata Mfg Co Ltd | Squeal reduction method of capacitor mounting component, manufacturing method of capacitor mounting component, capacitor mounting component, displacement distribution map creation method of capacitor mounting component, and displacement distribution map creation device of capacitor mounting component |
| CN104143437A (en) * | 2013-05-10 | 2014-11-12 | 株式会社村田制作所 | Capacitor element mounting structure and capacitor element mounting method |
| KR20140133465A (en) * | 2013-05-10 | 2014-11-19 | 가부시키가이샤 무라타 세이사쿠쇼 | Capacitor element mounting structure and capacitor element mounting method |
| JP2014239207A (en) * | 2013-05-10 | 2014-12-18 | 株式会社村田製作所 | Mounting structure of capacitor element and mounting method of capacitor element |
| KR101587800B1 (en) * | 2013-05-10 | 2016-01-22 | 가부시키가이샤 무라타 세이사쿠쇼 | Capacitor element mounting structure and capacitor element mounting method |
| US9277647B2 (en) | 2013-05-10 | 2016-03-01 | Murata Manufacturing Co., Ltd. | Capacitor element mounting structure and capacitor element mounting method |
| JPWO2021235170A1 (en) * | 2020-05-22 | 2021-11-25 | ||
| WO2021235170A1 (en) * | 2020-05-22 | 2021-11-25 | 株式会社村田製作所 | Inductor mounting structure |
| JP7235169B2 (en) | 2020-05-22 | 2023-03-08 | 株式会社村田製作所 | Inductor mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008294269A (en) | Circuit board and display device | |
| CN105788475B (en) | Display device | |
| US20160027398A1 (en) | Display apparatus | |
| US8085379B2 (en) | Circuit board and display device having the same | |
| JP4738407B2 (en) | Display device | |
| US20050202694A1 (en) | Mounting structure, electro-optical device, electronic apparatus, and method of manufacturing electro-optical device | |
| US20080101093A1 (en) | Backlight assembly and display device having the same | |
| US20100254108A1 (en) | Display device and method of driving the same | |
| US20160216736A1 (en) | Flexible display device with sensor layer | |
| CN110875351B (en) | Piezoelectric device and display device including the same | |
| US8888350B2 (en) | Light source assembly and backlight assembly having the same | |
| KR100863188B1 (en) | Plastic flat panel display | |
| JP2007108459A (en) | Display panel for large display | |
| US9294846B2 (en) | Piezoelectric vibration element, and piezoelectric vibration device and portable terminal using piezoelectric vibration element | |
| US20140036539A1 (en) | Display having a separate light source | |
| JP2006189801A (en) | Liquid crystal display | |
| JP4519756B2 (en) | Backlight and liquid crystal display device using the same | |
| US10062513B2 (en) | Capacitor component | |
| JP2005265924A (en) | Liquid crystal display module | |
| US20100245297A1 (en) | Electronic Paper Display Device | |
| JP2009122318A (en) | Display device | |
| KR102150554B1 (en) | Capacitor Component and Capacitor Mount Structure | |
| KR102150556B1 (en) | Capacitor Component and Capacitor Mount Structure | |
| JP2009217003A (en) | Liquid crystal display device | |
| CN110908183B (en) | Display device |