JP2008293034A - タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 - Google Patents
タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 Download PDFInfo
- Publication number
- JP2008293034A JP2008293034A JP2008165306A JP2008165306A JP2008293034A JP 2008293034 A JP2008293034 A JP 2008293034A JP 2008165306 A JP2008165306 A JP 2008165306A JP 2008165306 A JP2008165306 A JP 2008165306A JP 2008293034 A JP2008293034 A JP 2008293034A
- Authority
- JP
- Japan
- Prior art keywords
- modular
- result
- modulo
- multiplications
- subtraction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/72—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using residue arithmetic
- G06F7/723—Modular exponentiation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/002—Countermeasures against attacks on cryptographic mechanisms
- H04L9/005—Countermeasures against attacks on cryptographic mechanisms for timing attacks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
- H04L9/30—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy
- H04L9/3006—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters
- H04L9/302—Public key, i.e. encryption algorithm being computationally infeasible to invert or user's encryption keys not requiring secrecy underlying computational problems or public-key parameters involving the integer factorization problem, e.g. RSA or quadratic sieve [QS] schemes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F2207/72—Indexing scheme relating to groups G06F7/72 - G06F7/729
- G06F2207/7219—Countermeasures against side channel or fault attacks
- G06F2207/7261—Uniform execution, e.g. avoiding jumps, or using formulae with the same power profile
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Security & Cryptography (AREA)
- Computing Systems (AREA)
- Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computational Mathematics (AREA)
- Pure & Applied Mathematics (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Mathematical Physics (AREA)
- General Engineering & Computer Science (AREA)
- Storage Device Security (AREA)
- Debugging And Monitoring (AREA)
- Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
- Complex Calculations (AREA)
Abstract
【解決手段】暗号化しているべき乗モジュロMは、モジュラ乗算X*YmodMによって遂行される。ここで、Mは法である。この方法は、反復的に連続するステップから成る。各ステップは、1つまたは2つの第一乗算を実行して第一の結果を発生させ、一つ以上の第二乗算によって第一の結果のサイズを削減させて第二の結果を発生させる。この方法は、測定に付随する法のいかなる減算も、モジュラべき乗の終端段階に、実質的に移行する。これは、方法に関係している一つ以上のパラメータを、適切な方法により、選択することによって可能となる。
【選択図】 図1
Description
d.e ≡ 1 mod lcm(p-1,q-1),
ここで、lcm(a, b)は、aとbの最小公倍数、つまり、aとbの両方で割り切れる最小の整数である。gcd(c, N)=1を満たす、つまり、cとNが互いに素である(公約数がない)、法Nと整数cが与えられると、c.c'≡1 mod Nを満たす数c'を計算するのは容易である。秘密のメッセージx (0<x<M) をユーザに転送するために、番号E(x)= <xe>Mが、代わりに送られる。エンコードされたメッセージyから、カードはD(y)= <yd >Mを計算する。もし、y=<xe>Mである場合には、D(y) ≡(xe)d≡xd.e ≡x mod Mとなることは、注記すべきである。この式は、f≡1 mod lcm(p-1,q-1)である場合のみ、すべてのyに対して、yf≡y mod Mが成立すると言う事実による。
RSAスキームの主な演算は、モジュラべき乗、 y→x= <yd>Mである。しばしば、この演算は以下のように実行される。
と書き込む。ここで、diε{0, 1}は、dの2進表示である。x(m)=1として、
x(k)=< <(x (k+l))2>M.yk>M (1)
から、x(m-1)、x(m-2), ..., x(1), x(0)を回帰的に計算する。
(x,y) → z = <x.y>M (2)
により行われることが判る。
と書ける(ここで、0≦yi <2bである)。式(2)は、
とし、かつ
zi = < <x.yi>>M+Zi+l2b >M (3)
から、
を順次計算することにより、計算される。
演算
(x,yi)→< x.yi>M (4)
を「そのまま」実施するのは以下の理由から、魅力的ではない。数u=x.yiは、(m+b)ビット数である。数<u>Mは、次式から得られる。
この計算は、乗算とmビットの数Mによるuの除算を必要とする。しかしながら、大きい数の通常の除算は、乗算よりはるかに複雑である。したがって、様々な方法において、(5)の直接の実施が、Mの二三の(通常、1か2の)減算がその後に続く、二三の(通常、2か3の)乗算を使用する実施により置換されている。
Quisquater法の場合、Nの第一p最上位ビットがすべて1である、すなわち、法Nが、
2n-2n-p≦N≦2n (7)
のn-ビット数である場合に、全ての減算が、Mのある倍数Nのモジュロについて行われる。
べき乗モジュロNの終わりで、結果は、必要な応答を得るためにモジュロMに減算される。モジュラ乗算
(x, y)→ z = <x, y>N、 (8)
を計算するために、nビットの数yは、b≦p-1ビットのブロックに区分され、そして同様にx. yiを(3)に掛けることによって、zが、回帰的に得られる。式(5)は、「Quisquater-減算」
により置き換えられる。
リマーク1: Q(u) ≡ <u>N mod Nは注記すべきである。しかしながら、Q(u) <Nについては保証できない。大きいuに対しては、数Q(u)が、Nより大きい場合がある。しかしながら、u<2P(Θ-1)Nの場合には、Q(u) <ΘNとなることを示すことが出来るので、Quisquater-減算は、必要な剰余演算にはほとんど全て有効である。
乗算の結果zは、
としかつ
zi * = Q(x.yi + z* i+12b (10)
とすることによって、回帰的に計算される。
z*: = z0 * ≡ x.y mod Nが成立することは注目される。b≦p-1 と0≦x<Nについては、すべてのiに対し 0< zi * <3Nとなることを示すことが出来る。従って、結果z = <x.y>Nは、z*から多くても2回Nを減算することにより得られる。以下に、これを証明する。
Barrett法は、所定の法M自体を使用する。数xのモジュラ減算< x >Mは、
により概算される。ここで、
そしてnは、bn-1 ≦ M <bnとなるように選択される。2つの数xとyの積z=xyは以下のように計算される:
(i) z0 = xy;
(ii) z = z0 * = B(z0).
0≦x,y<Mの場合、結果zは0≦z<3Mとなるので、<xy>Mを得るために最大2回しか余分な減算を必要としないことを、以下に示す。b≧3に対しては、B(z0)の計算は簡素化することが出来る。
とすると、z = x - uとなる。上記のリマークにより、z < 3M < bn+1となる。z≡x-u mod bn+1から、
との結論が得られる。
モジュラ乗算が法の追加減算を必要とする場合も必要としない場合もあるので、タイミング攻撃は、行われる可能性がある。しかしながら、元の仮定をわずかに変更させることにより、これらの追加減算を回避することが出来る。減算させていない結果でモジュラべき乗を実行し、そしてモジュラべき乗の最終段のみであらゆる減算を行うことが出来る。これが機能することを示すために、各アルゴリズムに対し、モジュラ乗算の中間結果に上限を設ける。
前の例と同様に、xと
のモジュラ乗算の結果z=xyを得るために、以下の式を使用する。
に対して、
zi = x.yi + z* i+12b と z* i = Q(zi)
を計算する。
(iii) z=z0 *
命題3.3 0≦x<αNそして 2p+α2b≦(2p - 2b)Θであると、全てのiに対し、
0≦z* i<ΘN (12)
となる。
証明: 0<x<αN, N≧2n-2n-p, 0≦yi<2b, および 0≦z* i+1 <ΘMであると、
zi<αN2b+ΘN2b=(α+Θ)N2b,
となり、したがって
Q(zi) ≡ zi ≡ <zi>Nとなるので、数(Q(zi) - <zi>N)/Nは整数である。上述から、この数は< Θであるので、(Q(zi) - <zi > N)/N ≦Θ-1との結論が得られる。定義から <zi>N < Nであるので、z* i = Q(zi) < ΘNが導かれる。
明らかに、条件(12)は、p≧b+1 であるときのみ、満足させることができる。さらに、p=b+1の場合、(12)は、条件Θ≧α+2と同等である。従って、α=1であると、上述のアルゴリズムから生じる数zは、常に0 ≦ z ≦ 3Nを満足するので、上述の結果によると、新たに必要とする減算は多くて2回である。
p≧b+2, Θ=α≧2
が必要充分の条件となる。
とのモジュラ乗算の結果z = xyを計算するために、以下の式を使用する。次のように、定義する。
に対して、
zi= x.yi + z* i+1.br と
z* i = Bk,l(zi)
を計算する。
(iii) z=z0 * .
命題3.4: 0≦x<αM, 0≦ z* i+1≦βMでかつ
k=n-1, l=r+1, 1, 2 +α+β≦Θ, (13)
または
k=n, l=r+1, α=β=Θ,Θ≧max (2b/(b-2),(1+b)b2/(b2-2)), (14)
または、例えば、
b=4, k=n-1, 1=r+2, α=β=Θ, Θ≧3, (15)
または
b=4, k=n-2, l=r+4, α=βΘ, Θ≧2, (16)
とすると、0≦ zi * <ΘM となる。
証明: 0≦x<αM, bn-1≦M<bn, 0≦yi<r, そして 0≦z* i+1 ≦βMとすると、
zi<αMbr +βMbr = (α+β)Mbr
したがって
最後の不等式は、bn-1 ≦ M < bnと、Mが最小または最大の何れかのとき、凸関数a/M+bM, a≧0が、最大になると言う事実とから、得られる。
興味有る結果は、k+ l ≦n+ rを必要とする。Bk,lを計算するために必要な乗算のサイズを制限するために、kは、出来る限り大きく、そして、k+lは、出来る限り小さくなければならない。各追加の条件(13),(14),(15)そして、(16)は、最後の式が最大でもΘに等しいことを意味する。
は、暗号化されたメッセージである。
まず、標準の方法が、チェックされる。
a. 前処理
ここで、pは、ある整数、そしてcは、αn - αn-p ≦αn となるように選択される。これは、cに対しユニークな選択aを発生する。また、α=2。
b. dの分割
と書く。典型的には、β= 2およびm = dの#bits。
c. 外側ループ
z←1
i = m - l→0に対し繰り返す:
z ← Mult (z, z; M)(β= 2の場合;一般的には z ← <zβ>M)
z ← Mult (z, xdi; M)(di >0の場合のみ必要)
エンドリピートする。
d. 演算Mult内のモジュラ乗算の実施
z ← Mult (u, v; M)の実施は、0≦u, v<Mを前提とし、そして、結果 zは、0≦z≦Mを満たす。
e. 分割
と書く、ここで、ある整数bに対しB=αbである。換言すれば、vのn個のα-aryディジットが、bディジットのn'個の各ブロックにグループ分けされる。(従って、n = n'b。)
さらに、Quisquaterは、b≦p-1を前提とする。Barrettは、b= n, n'=1を採用する。
f. 内側ループ
iに対し、
z←0
を繰り返す:
while z ≧ M do z ← z - M (17)
の条件で、
h ← z.F+u.vi
z ← R(h)
をエンドリピートする。
ここで、次式が得られる。
1. i = n' - 1 → 0 (QuisquaterおよびBarrettの場合)
2. F ={B = αb(Quisquater and Barrett)
3.
ここで使用されたBarrett減算演算B
は、一般的なBarrett減算の特別のケースである。
QuisquaterおよびBarrettの場合:全てのステップで、0 ≦ w < 3M
9. 後処理
ここで、zは、0 ≦ z < Mを満足する。
Quisquater
p ≧ b + 1
Barrett:−
a. 処理
モントゴメリに対する新たな要求、例えば、M < R/4
を除けば、前と同様。
b. dの分割
前と同様
c. 外側ループ
前と同様、しかし、演算Multの実行は、わずかに相違する。
d/e. 演算Mult内のモジュラ乗算の実行
分割
前と同様。ただし、Quisquaterに対しては、b ≦ p - 2 が必要。
f. 内側ループ
最後の指示「while z ≧ M do z ← z - M」が無いことを除いて、前と同様。
また、Barrett の場合、b については、b = n, n' = 1とする代わりに、他の値を採用しても良く、かつ特例B = Bn-1,n+1の代わりに、kとlの他の値(例えば、k = n、l = b+1、または、α= 4を選びかつ、例えば、k = n - 1、l = b+2またはk = n−2, l = b+4を採用する)については、B = Bk,lを採用する。
g. 後処理
あるΘ(典型的には、Θ= 2 またはΘ= 3)に対し、z <ΘMとなることしか保証できない。従って、Barrettの場合には、演算Multのループ部分から除去されたwhile文(17)
while z ≧ M do z ← z - M
は、ここでは使用しなければならない。
Quisquaterの場合にも、この同じ演算は、必要であるが、おそらく他の後処理(それらに、変更は無い)と組み合わすことが出来る。
[「新しい」アルゴリズム内の条件とプロパティの概要]
Quisquater
p≧b+2(b+1の代わりに)
[Barrett]
Barrett減算オペレータBk,lの番号k,lに対する様々な可能な値。良好な条件は、次のようにして探すことができる。
Barrettによるx.y mod Mの計算:
各yi < br(b-aryディジット)に対し
で、かつ、0≦x<αM, 0≦z* i+1 ≦βM である場合、(z * i - <zi > M)/M = (Bk,l - <zi >/M ≦ l+max (bk-n+1 +(α+β)bn-1+r-k-l , bk-n +(α+β)bn+r-k-l)(<Θが必要)。確実にk + 1 ≧ n + Rが必要。
古典的手法:R=n, k=n-1, l= n +1、その結果、β=0, α=1 → z* < 3M(Θ=3)。
新しい手法:R < n, α=β=Θ。この条件は、1 + max (bk-n+1 + 2Θ Bn-1+r-k-l*, Bk-n* + 2ΘBn+r-k-l < 全ての結果を有するΘ < Θ である。
Claims (2)
- Mが法であり、X*Y mod Mにしたがって2つの整数X、Yのモジュラおよびループ乗算をディジットで計算することにより、復号モジュラべき乗モジュロMを実行する方法であって、
当該方法が、内側ループと外側ループの階層構造に組織化されているステップの反復するシリーズを含んでいて、各外側ループは1つ以上の内側ループを実行し、各ステップが、第一の結果を発生するために一つまたは二つの第一乗算を処理装置により実行するように構成されていて、
前記階層構造が、第二の結果を発生させるための一つ以上の第二乗算により、前記第一の結果のサイズを削減減算させるように構成されていて、
当該手段が、さらに、この様なステップの最終結果を当該法の所定の多重度以下に保つモジュラ減算手段を有している、当該方法において、
当該方法の全体のパフォーマンスを維持し、中間的な計算の結果があらかじめ定められた上限より低いままでありながら、p≧b+2以上の整数の値である拡大されたディジット長のp=n-n'を拡大されたレジスタを使ってクイスクエータ(Quisquater)アルゴリズムに沿って選択して、前記モジュラべき乗の計算の終わりまで、前記モジュラ減算手段における全てのモジュラ減算を延期させ、ここで、n'はMのα−aryディジットの数であり、bは計算のためにレジスタによって用いられるディジットのビット長であり、前記クイスクエータアルゴリズムは、Nの最上位のp個のビットがすべて1である、すなわち、法Nが、
2n-2n-p≦N≦2n
のn-ビット数である場合に、全ての減算が、中間的な計算としてMのある倍数Nのモジュロについて行われることを特徴とする復号モジュラべき乗モジュロMを実行する方法。 - 請求項1に記載の方法を実施するように構成されている装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP97202855 | 1997-09-16 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51758399A Division JP2001505325A (ja) | 1997-09-16 | 1998-08-17 | タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008293034A true JP2008293034A (ja) | 2008-12-04 |
Family
ID=8228732
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51758399A Abandoned JP2001505325A (ja) | 1997-09-16 | 1998-08-17 | タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 |
JP2008165306A Pending JP2008293034A (ja) | 1997-09-16 | 2008-06-25 | タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP51758399A Abandoned JP2001505325A (ja) | 1997-09-16 | 1998-08-17 | タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6366673B1 (ja) |
EP (1) | EP0938790B1 (ja) |
JP (2) | JP2001505325A (ja) |
DE (1) | DE69837036T2 (ja) |
WO (1) | WO1999014880A2 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2243761C (en) * | 1998-07-21 | 2009-10-06 | Certicom Corp. | Timing attack resistant cryptographic system |
US6804782B1 (en) * | 1999-06-11 | 2004-10-12 | General Instrument Corporation | Countermeasure to power attack and timing attack on cryptographic operations |
US7607165B2 (en) | 2001-03-09 | 2009-10-20 | The Athena Group, Inc. | Method and apparatus for multiplication and/or modular reduction processing |
DE10111987A1 (de) | 2001-03-13 | 2002-09-26 | Infineon Technologies Ag | Verfahren und Vorrichtung zum modularen Multiplizieren |
JP4664514B2 (ja) * | 2001-03-14 | 2011-04-06 | 株式会社東芝 | 素数生成装置及びプログラム |
GB0221837D0 (en) * | 2002-09-20 | 2002-10-30 | Koninkl Philips Electronics Nv | Improved quisquater reduction |
GB0314557D0 (en) * | 2003-06-21 | 2003-07-30 | Koninkl Philips Electronics Nv | Improved reduction calculations |
FR2862454A1 (fr) * | 2003-11-18 | 2005-05-20 | Atmel Corp | Methode de reduction modulaire aleatoire et equipement associe |
FR2885711B1 (fr) * | 2005-05-12 | 2007-07-06 | Atmel Corp | Procede et materiel modulaire et aleatoire pour la reduction polynomiale |
EP1949292A1 (fr) * | 2005-11-04 | 2008-07-30 | Gemplus SA. | Procede securise de manipulations de donnees lors de l'execution d'algorithmes cryptographiques sur systemes embarques |
US8559625B2 (en) | 2007-08-07 | 2013-10-15 | Inside Secure | Elliptic curve point transformations |
US8233615B2 (en) * | 2008-01-15 | 2012-07-31 | Inside Secure | Modular reduction using a special form of the modulus |
US8619977B2 (en) | 2008-01-15 | 2013-12-31 | Inside Secure | Representation change of a point on an elliptic curve |
US8176337B2 (en) * | 2008-03-12 | 2012-05-08 | Apple Inc. | Computer object code obfuscation using boot installation |
US8635467B2 (en) | 2011-10-27 | 2014-01-21 | Certicom Corp. | Integrated circuit with logic circuitry and multiple concealing circuits |
US8334705B1 (en) | 2011-10-27 | 2012-12-18 | Certicom Corp. | Analog circuitry to conceal activity of logic circuitry |
EP3188001B1 (en) * | 2015-12-29 | 2020-08-12 | Secure-IC SAS | Modular multiplication device and method |
EP3503459B1 (en) * | 2017-12-22 | 2021-04-21 | Secure-IC SAS | Device and method for protecting execution of a cryptographic operation |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166978A (en) * | 1990-02-23 | 1992-11-24 | U.S. Philips Corp. | Encoding system according to the so-called rsa method, by means of a microcontroller and arrangement implementing this system |
US5274707A (en) * | 1991-12-06 | 1993-12-28 | Roger Schlafly | Modular exponentiation and reduction device and method |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IL97413A (en) * | 1991-03-04 | 1995-06-29 | Fortress U & T 2000 Ltd | Microcircuit for the implementation of rsa algorithm and ordinary and modular arithmetic in particular exponentiation with large operands |
DE69218961T2 (de) * | 1991-11-05 | 1997-07-24 | Thomson Multimedia Sa | Verfahren, sende- und empfangseinrichtung zum modulobetrieb |
US5604805A (en) * | 1994-02-28 | 1997-02-18 | Brands; Stefanus A. | Privacy-protected transfer of electronic information |
US5724279A (en) * | 1995-08-25 | 1998-03-03 | Microsoft Corporation | Computer-implemented method and computer for performing modular reduction |
KR100267009B1 (ko) * | 1997-11-18 | 2000-09-15 | 윤종용 | 고속 암호화 처리를 위한 어레이 구조를 가지는 모듈러 곱셈장치 |
US6085210A (en) * | 1998-01-22 | 2000-07-04 | Philips Semiconductor, Inc. | High-speed modular exponentiator and multiplier |
US6088800A (en) * | 1998-02-27 | 2000-07-11 | Mosaid Technologies, Incorporated | Encryption processor with shared memory interconnect |
US6182104B1 (en) * | 1998-07-22 | 2001-01-30 | Motorola, Inc. | Circuit and method of modulo multiplication |
-
1998
- 1998-08-17 DE DE69837036T patent/DE69837036T2/de not_active Expired - Fee Related
- 1998-08-17 JP JP51758399A patent/JP2001505325A/ja not_active Abandoned
- 1998-08-17 EP EP98936609A patent/EP0938790B1/en not_active Expired - Lifetime
- 1998-08-17 WO PCT/IB1998/001255 patent/WO1999014880A2/en active IP Right Grant
- 1998-09-15 US US09/153,778 patent/US6366673B1/en not_active Expired - Fee Related
-
2008
- 2008-06-25 JP JP2008165306A patent/JP2008293034A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5166978A (en) * | 1990-02-23 | 1992-11-24 | U.S. Philips Corp. | Encoding system according to the so-called rsa method, by means of a microcontroller and arrangement implementing this system |
US5274707A (en) * | 1991-12-06 | 1993-12-28 | Roger Schlafly | Modular exponentiation and reduction device and method |
Also Published As
Publication number | Publication date |
---|---|
WO1999014880A2 (en) | 1999-03-25 |
DE69837036T2 (de) | 2007-10-18 |
WO1999014880A3 (en) | 1999-06-10 |
DE69837036D1 (de) | 2007-03-22 |
JP2001505325A (ja) | 2001-04-17 |
EP0938790B1 (en) | 2007-02-07 |
EP0938790A2 (en) | 1999-09-01 |
US6366673B1 (en) | 2002-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008293034A (ja) | タイミング攻撃を阻止する標準化されたモジュラべき乗を計算することにより復号メカニズムを実行する方法と装置 | |
Comba | Exponentiation cryptosystems on the IBM PC | |
US20210256165A1 (en) | Protecting parallel multiplication operations from external monitoring attacks | |
CN109039640B (zh) | 一种基于rsa密码算法的加解密硬件系统及方法 | |
EP2104031A2 (en) | Data processing system and data processing method | |
US7024560B2 (en) | Power-residue calculating unit using Montgomery algorithm | |
US6772942B2 (en) | Arithmetic circuit to increase the speed of a modular multiplication for a public key system for encryption | |
EP0673134A2 (en) | Pseudo-random number generator, and communication method and apparatus using encrypted text based upon pseudo-random numbers generated by said generator | |
CN111385092B (zh) | 使用信息盲化的密码装置及其密码处理方法 | |
CN107896142B (zh) | 一种执行模幂运算的方法及装置、计算机可读存储介质 | |
KR20040067779A (ko) | 정보 처리방법 | |
WO2002054664A2 (en) | R-conversion encryption method and system | |
US7113593B2 (en) | Recursive cryptoaccelerator and recursive VHDL design of logic circuits | |
JP4616169B2 (ja) | モンゴメリ乗算剰余における変換パラメータの計算装置、方法およびそのプログラム | |
JP4423900B2 (ja) | 楕円曲線暗号におけるスカラー倍計算方法と、その装置およびそのプログラム | |
JP2003255831A (ja) | 楕円曲線スカラー倍計算方法及び装置 | |
KR100564599B1 (ko) | 역원 계산 회로, 역원계산 방법 및 상기 역원계산 방법을실행시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수있는 기록매체 | |
RU2188513C2 (ru) | Способ криптографического преобразования l-битовых входных блоков цифровых данных в l-битовые выходные блоки | |
CN112910626A (zh) | 一种基于幂次运算的数据加密及解密方法 | |
JP4502817B2 (ja) | 楕円曲線スカラー倍計算方法および装置 | |
US7403965B2 (en) | Encryption/decryption system for calculating effective lower bits of a parameter for Montgomery modular multiplication | |
CN118176696A (zh) | 用于利用大整数值进行编码的白盒处理 | |
WO2003038598A1 (en) | Improvements in and relating to cryptographic methods and apparatus in which an exponentiation is used | |
JP2005031472A (ja) | 演算処理方法、および演算処理装置 | |
JP2003308011A (ja) | 暗号鍵生成装置、暗号鍵生成プログラムおよびそのプログラムを記録した記録媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20090203 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20090409 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110510 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111018 |