JP2008288614A - Electronic circuit apparatus - Google Patents
Electronic circuit apparatus Download PDFInfo
- Publication number
- JP2008288614A JP2008288614A JP2008201740A JP2008201740A JP2008288614A JP 2008288614 A JP2008288614 A JP 2008288614A JP 2008201740 A JP2008201740 A JP 2008201740A JP 2008201740 A JP2008201740 A JP 2008201740A JP 2008288614 A JP2008288614 A JP 2008288614A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- pair transmission
- line
- transmission line
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Semiconductor Integrated Circuits (AREA)
- Waveguides (AREA)
Abstract
Description
本発明は電子回路装置に関し、特にGHz帯を超える高速信号に対応可能な電源供給構造を有する電子回路装置に関する。 The present invention relates to an electronic circuit device, and more particularly to an electronic circuit device having a power supply structure that can handle high-speed signals exceeding the GHz band.
GHz帯を超えるディジタル信号(アナログ信号を含む)を処理するトランジスタは100ps以下の立ち上がり時間及び立下り時間で、高速スイッチ動作をする。そのような高速スイッチ動作に対応する電気エネルギーが電源から供給されなければならない。 Transistors that process digital signals (including analog signals) exceeding the GHz band perform high-speed switching operations with rise and fall times of 100 ps or less. Electrical energy corresponding to such high speed switch operation must be supplied from the power source.
この電源供給の問題を水道パイプの比喩を用いて端的に説明する。家庭用水道の蛇口のバルブを水が追従する速度より早く開いても、水はそれに応じて出てこない。水の力の伝達速度は1500m/sであり、バルブから蛇口までの長さが10mmとすると、6.7μsかかる。この時間より早くバルブが全開になっても水が蛇口から出るのは6.7μs後である。また、静止した水は重力慣性があり、1500m/sまで速度を高めるにはある時間がかかるだけでなく、水の粘性による管壁抵抗でこのような高速にならない。慣性がある以上、吐き出された水の補給に対して、家庭用パイプに連結された幹線パイプは急激な変化に対応できずその水圧が低下する。 This power supply problem will be briefly explained using a metaphor of a water pipe. Even if you open the faucet valve of the household water supply faster than the speed that the water follows, the water will not come out accordingly. The transmission speed of water force is 1500m / s, and it takes 6.7μs if the length from the valve to the faucet is 10mm. Even if the valve is fully opened earlier than this time, the water comes out of the tap after 6.7 μs. In addition, stationary water has gravitational inertia, and not only does it take some time to increase the speed to 1500 m / s, but it does not reach such a high speed due to the resistance of the pipe wall due to the viscosity of the water. As long as there is inertia, the main pipe connected to the household pipe can not cope with a sudden change with respect to the replenishment of the discharged water, and its water pressure decreases.
しかし、幹線パイプは家庭用パイプの100倍もあれば、水圧低下は1/100となり、事実上無視できる。このような形を作ろうとしていたのが従来の電源供給のアプローチであった。すなわち、プレーングランドとプレーン電源を対向させて電源供給し、これができないときはバイパスキャパシタをその代用として用いる方法であった。 However, if the main pipe is 100 times as large as the household pipe, the water pressure drop will be 1/100, which can be virtually ignored. It was the conventional approach of power supply that was trying to make such a shape. That is, power is supplied with the plane ground and the plane power supply facing each other, and when this is not possible, a bypass capacitor is used as a substitute.
ところで、電荷の移動による電流の伝達速度はある構造体の中の電磁波速度に等しい。その構造体の比誘電率が4であれば、その伝達速度は1.5×108m/sである。電流がその構造体中を流れ始める際、電圧低下は回路中の寄生インダクタンスLSによって生じ、その電圧低下をvdropとすると、vdrop=LSdi/dtとなる。 By the way, the current transmission speed by the movement of electric charges is equal to the electromagnetic wave speed in a certain structure. If the relative dielectric constant of the structure is 4, the transmission speed is 1.5 × 10 8 m / s. When the current starts to flow through the structure, the voltage drop is caused by the parasitic inductance LS in the circuit. If the voltage drop is vdrop, then vdrop = LSdi / dt.
水の管壁抵抗は、電気の世界では多少概念が違う。高速変化をする電流では、それに対応する概念は、配線の特性インピーダンスである。配線の断面にかかわる直流抵抗は特性インピーダンスに比べ一般に2桁以上小さく問題にならない。しかし高速変化で起こる表皮効果によるこの直流抵抗はGHz帯で計算に入れなければならない。 The concept of water wall resistance is somewhat different in the electrical world. For currents that change rapidly, the corresponding concept is the characteristic impedance of the wiring. The direct current resistance related to the cross section of the wiring is generally two orders of magnitude smaller than the characteristic impedance, which is not a problem. However, this DC resistance due to the skin effect that occurs at high speed changes must be taken into account in the GHz band.
さて、以上から高速スイッチに対応する電源は慣性、すなわち寄生インダクタンスLSが無く、またオンしたスイッチに十分電流が流れる電流容量がなければならない。すなわちスイッチのコンダクタンスGに相当する電流はImax=GVddということになる。これが許容最大電流であるため、負荷の状態には関係がないということになる。レシーバ端の電圧はこの電流と負荷で決まるものである。一般に負荷の大きさで電源がサポートされなければならないという概念は低速スイッチで有用であるが、高速スイッチでは最大電流Imaxという概念で設計するべきである。 From the above, the power supply corresponding to the high-speed switch must be free of inertia, that is, the parasitic inductance LS, and have a current capacity through which a sufficient amount of current flows in the turned-on switch. That is, the current corresponding to the conductance G of the switch is Imax = GVdd. Since this is the maximum allowable current, there is no relation to the state of the load. The voltage at the receiver end is determined by this current and the load. In general, the concept that the power supply must be supported by the size of the load is useful for low-speed switches, but high-speed switches should be designed with the concept of maximum current Imax.
そこで、LS=0、Imax=GVddを実現できる電源供給構造はどのようなものであろうか。バイパスキャパシタは、必ず寄生インダクタンスLSを持つ。1005型で見ると寄生インダクタンスLSは200pH位になる。そのバイパスキャパシタを接続するための電極部分の寄生インダクタンスである200pH程度がこれに付加される。つまり、寄生インダクタンスLSは合計で400pH位になる。一方、0603型では、それぞれの寄生インダクタンスは120pHと150pHとなり、合計で270pHの寄生インダクタンスを有する。今後さらに小さなキャパシタが開発されたとしても電極部分の寄生インダクタンスを含めると合計で100pHより小さくすることは非常に困難である。 So what kind of power supply structure can realize LS = 0 and Imax = GVdd? The bypass capacitor always has a parasitic inductance LS. In the case of 1005 type, the parasitic inductance LS is about 200pH. About 200 pH which is a parasitic inductance of the electrode part for connecting the bypass capacitor is added to this. That is, the parasitic inductance LS is about 400 pH in total. On the other hand, the 0603 type has a parasitic inductance of 120 pH and 150 pH, respectively, and has a total parasitic inductance of 270 pH. Even if a smaller capacitor is developed in the future, it is very difficult to make it less than 100 pH in total including the parasitic inductance of the electrode part.
次にこのバイパスキャパシタ系の電流Iは、バスドライバのGが0.02S、Vddを1Vとすると、5mAとなる。パルス周波数を今10GHzとすると、スリューレートは30ps程度となる。0603型の電圧低下はVdrop=270pH×5mA/30ps=45mVであり、最低の100pH構造でもVdrop=100pH×5mA/30ps=17mVとなる。電源につながっているドライバが8個とすると、電圧低下はそれぞれ0.36Vと0.136Vとなり、大きな問題となる。このようにバイパスキャパシタによる電源供給の改善は困難を極めることになる。 Next, the current I of this bypass capacitor system is 5 mA when G of the bus driver is 0.02 S and Vdd is 1 V. If the pulse frequency is now 10 GHz, the slew rate will be about 30 ps. The voltage drop of the 0603 type is Vdrop = 270 pH × 5 mA / 30 ps = 45 mV, and even with the lowest 100 pH structure, Vdrop = 100 pH × 5 mA / 30 ps = 17 mV. If there are 8 drivers connected to the power supply, the voltage drop will be 0.36V and 0.136V respectively, which will be a big problem. As described above, it is extremely difficult to improve the power supply by the bypass capacitor.
なお、本発明に関連する先行技術文献として以下の特許文献がある。
そこで本発明は、GHz帯を超える高速信号に対応可能な電源供給構造を有する電子回路装置を提供するものである。また、これに加えて、電源グランドの揺らぎが電子回路装置全体に及ばない安定な電子回路装置を提供するものである。 Therefore, the present invention provides an electronic circuit device having a power supply structure capable of handling high-speed signals exceeding the GHz band. In addition, the present invention provides a stable electronic circuit device in which the fluctuation of the power supply ground does not reach the entire electronic circuit device.
本発明の電子回路装置は、電源線とグランド線とを対向配置して成る元電源グランドペア伝送線路と、この元電源グランドペア伝送線路から分岐し、それぞれ電源線とグランド線を対向配置して成る複数の分岐電源グランドペア伝送線路と、この分岐電源グランドペア伝送線路にそれぞれ接続されたドライバトランジスタと、前記ドライバトランジスタの出力信号によってドライブされ、信号線とグランド線とを対向配置して成る信号グランドペア伝送線路と、この信号グランドペア伝送線路から伝送される信号を受信するレシーバ回路と、を具備することを特徴とする。The electronic circuit device according to the present invention includes an original power supply ground pair transmission line in which a power supply line and a ground line are arranged opposite to each other, and branches from the original power supply ground pair transmission line, and the power supply line and the ground line are arranged to face each other. A plurality of branch power supply ground pair transmission lines, a driver transistor connected to each of the branch power supply ground pair transmission lines, a signal driven by an output signal of the driver transistor, and a signal line and a ground line arranged opposite to each other A ground pair transmission line; and a receiver circuit that receives a signal transmitted from the signal ground pair transmission line.
本発明の電子回路装置によれば、GHz帯を超える高速信号に対応可能な電源供給構造を有する電子回路装置を提供することができる。 According to the electronic circuit device of the present invention, it is possible to provide an electronic circuit device having a power supply structure that can handle high-speed signals exceeding the GHz band.
次に、本発明の実施形態について図面を参照しながら詳細に説明する。まず、本発明の電子回路装置は、電源線とグランド線とをペア伝送線路で構成した、電源グランドペア伝送線路を用いているため、まずこの点について説明する。 Next, embodiments of the present invention will be described in detail with reference to the drawings. First, since the electronic circuit device of the present invention uses a power supply ground pair transmission line in which a power supply line and a ground line are configured by a pair transmission line, this point will be described first.
電源グランドをペア伝送線路とすると、特性インピーダンスZ0が定義できる。例えば、8つのドライバを電源グランドペア伝送線路に接続する場合を考える。そこで、最大電流Imax =5mA×8=40mAを確保する条件は、電源電圧Vdd=0.5Vとすると、Ima x=40mA=Vdd/Z0=0.5V/12.5Ωとなり、特性インピーダンスZ0=12.5Ωである。ペア伝送線路だけで構成されていれば寄生インダクタンスLs=0である。この値は十分設計可能な範囲である。この電源グランドペア伝送線路は高速で対応できる電源を構成できる。本発明の構成はこの電源グランドペア伝送線路を前提としている。 If the power ground is a pair transmission line, the characteristic impedance Z0 can be defined. For example, consider a case where eight drivers are connected to a power supply / ground pair transmission line. Therefore, the condition for securing the maximum current Imax = 5mA x 8 = 40mA is Imax = 40mA = Vdd / Z0 = 0.5V / 12.5Ω, and the characteristic impedance Z0 = 12.5Ω, when the power supply voltage Vdd = 0.5V. . If the transmission line is composed only of a pair transmission line, the parasitic inductance Ls = 0. This value is in a sufficiently designable range. This power ground-pair transmission line can constitute a power source that can be handled at high speed. The configuration of the present invention is based on this power ground / pair transmission line.
そこで、このような電源グランドペア伝送線路によって、なぜ高速信号に対応できるかを説明する。特性インピーダンスの線路はLCはしご回路が等価回路となる。LCはしご回路の区分は単位長さを区分としてこの単位長さを任意に設定できることになるため、LC回路でありながらLC共振点を持たない。周波数に応じてLCはしご回路の区分が自動的に行われる。これをモデル化すると図1のようになる。 Therefore, why such a power ground pair transmission line can cope with high-speed signals will be described. The LC ladder circuit is an equivalent circuit for the characteristic impedance line. Since the LC ladder circuit section can be arbitrarily set with the unit length as a section, it does not have an LC resonance point even though it is an LC circuit. The LC ladder circuit is automatically classified according to the frequency. This is modeled as shown in FIG.
電圧と電流の正弦波が一致している正弦波を考える。正弦波の最大点、最小点が電荷の一番貯まっているところであり、キャパシタンス成分が主としてあると考える。そして、電流勾配の一番強いところにインダクタンス成分が作用すると考えると図1のように表現できる。かかるLCはしご回路では、同じ伝送線路構造が無限に続いていることから周波数に応じてこの区分を自動的に変えることができる。 Consider a sine wave where the voltage and current sine waves match. The maximum and minimum points of the sine wave are where the most charge is stored, and it is considered that there is mainly a capacitance component. If the inductance component acts on the strongest current gradient, it can be expressed as shown in FIG. In such an LC ladder circuit, since the same transmission line structure continues infinitely, this division can be automatically changed according to the frequency.
すなわち単位長さ当たりのキャパシタンスC/l、単位長さあたりのインダクタンスL/lとすると、単位長さあたりのインピーダンスZ/lは次の式のようになる。 That is, assuming that the capacitance per unit length is C / l and the inductance per unit length is L / l, the impedance Z / l per unit length is expressed by the following equation.
そしてその間口の奥行きは管壁抵抗がないパイプとなっており、パルスの水が流れれば、それは無限の長さでもそのままの形で伝達する。伝送線路の入り口から見たコンダクタンスが1/Z0であり、このコンダクタンスに応じた電流が伝送線路に流れてしまえば、後は抵抗がないため無限遠にまで届くという概念である。 And the depth of the front is a pipe with no pipe wall resistance, and if the water of the pulse flows, it will be transmitted as it is infinite length. The conductance seen from the entrance of the transmission line is 1 / Z0. If a current corresponding to this conductance flows through the transmission line, there is no resistance, and it reaches the infinity.
モデリックにその物理を考えるとLとCに蓄えられた電荷エネルギが自由に区分されるLC区分を移動しながら電磁波速度で伝送線路内を進行するということになり、LとCの2乗平均である特性インピーダンスだけが見えている。重要なことは通常のSPICEで多用されるLCのLumpedモデルには合致しない。伝送線路はLとCは見えてこないが、Z0だけを見ればよいということになる。 Considering the physics of the model, the charge energy stored in L and C travels through the LC section where it is freely divided, and travels in the transmission line at the speed of electromagnetic waves. Only certain characteristic impedance is visible. The important thing is that it doesn't match the Lumped model of LC that is often used in normal SPICE. The transmission line doesn't see L and C, but only Z0 needs to be seen.
ドライバトランジスタの電源グランド電極に直接電源グランドペア伝送線路が接続されているとき電流I(前述条件I=40mA=Vdd/Z0=0.5V/12.5Ω、Z0=12.5Ω)は電磁波速度で即応供給されることになる。前述のキャパシタで問題にした慣性力となる寄生インダクタンスLSはない。 When the power supply ground pair transmission line is connected directly to the power supply ground electrode of the driver transistor, the current I (the above condition I = 40mA = Vdd / Z0 = 0.5V / 12.5Ω, Z0 = 12.5Ω) is supplied immediately at the electromagnetic wave speed. Will be. There is no parasitic inductance LS that becomes an inertial force, which is a problem with the above-described capacitor.
電磁波速度は比誘電率が4であれば1.5×108m/sである。ドライバのゲートが形成される速度は電荷の移動度に支配される。シリコンでは飽和電界強度で約5×105m/sであり、電磁波速度に対して約3桁遅い。ゲート長がある寸法を持っていれば、その寸法の2桁以下の長さをもつソースまたはドレイン構造に伝送線路がつながっていればスイッチ速度より速い電源供給が可能である。 The electromagnetic wave velocity is 1.5 × 108 m / s when the relative dielectric constant is 4. The rate at which the driver's gate is formed is governed by charge mobility. In silicon, the saturation electric field strength is about 5 × 105 m / s, which is about 3 orders of magnitude slower than the electromagnetic wave velocity. If the gate length has a certain dimension, power can be supplied faster than the switch speed if the transmission line is connected to a source or drain structure having a length of two digits or less of that dimension.
次に、電源グランドペア伝送線路を用いた電子回路装置の具体的な構成について説明する。図2はドライバトランジスタに電源グランドペア伝送線路が接続されている理想な概念構造を示す斜視図である。また、図3はドライバトランジスタに電源グランドペア伝送線路が直接接続された断面構造を示す図である。このような電源供給構造はドライバトランジスタの電極が作る寄生インダクタンスLSを最小にする構造である。 Next, a specific configuration of the electronic circuit device using the power supply ground pair transmission line will be described. FIG. 2 is a perspective view showing an ideal conceptual structure in which a power supply ground pair transmission line is connected to a driver transistor. FIG. 3 is a diagram showing a cross-sectional structure in which the power supply ground pair transmission line is directly connected to the driver transistor. Such a power supply structure is a structure that minimizes the parasitic inductance LS created by the electrode of the driver transistor.
まず、Nチャネル型MOSトランジスタから成るドライバトランジスタ10の構造について説明する。例えばシリコン基板等の半導体基板1の表面にPウエル2が形成されており、このPウエル2の中に、N+型のドレイン層3及びN+型のソース層4が所定の間隔を隔てて形成されている。ドレイン層3とソース層4の間にあるウエル2の表面がチャネル領域となる。
First, the structure of the
また、このチャネル領域上にゲート絶縁膜5が形成され、そのゲート絶縁膜5上に接してゲート電極6が形成されている。ゲート電極6は、ポリシリコンゲートや、ポリシリコンとタングステン・シリサイド等の高融点金属シリサイドを積層してなるポリサイドゲートで形成されている。
A
また、ドレイン層3から離れたPウエル2の表面にPウエル2よりも高濃度の不純物がドーピングされてなるP+層7が形成されており、同様に、ソース層4から離れたPウエル2の表面にPウエル2よりも高濃度の不純物がドーピングされてなるP+層8が形成されている。また、ドレイン層3とP+層7との間には絶縁層9a、ソース層4とP+層8との間には絶縁層9bが形成されている。絶縁層9a,9bは例えばLOCOS(Local Oxidation Of Silicon)によって形成されている。
Further, a P +
次に、電源グランドペア伝送線路20は絶縁層21を挟んで互いに平行に配置された、Al等の金属層から成る電源線22とグランド線23から構成されている。グランド線23と半導体基板1との間には絶縁層24が形成されている。
Next, the power supply ground
また、信号グランドペア伝送線路30は、絶縁層21を挟んで互いに平行に配置された、Al等の金属層から成る信号線31とグランド線32から構成されている。グランド線32と半導体基板1との間には絶縁層24が形成されている。
The signal ground
電源グランドペア伝送線路20及び信号グランドペア伝送線路30は接続コラムの縦構造でも伝送線路構造を形成し、ドライバトランジスタ10の電極に接続されている。すなわち、電源グランドペア伝送線路20では、電源線22の接続コラム22aと、グランド線23の接続コラム23aについても縦方向にペア伝送線路を形成している。接続コラム22aは、ドライバトランジスタ10の電源電極であるドレイン層3に接続され、接続コラム23aはドライバトランジスタ10の基板グランド電極であるP+層7に接続されている。なお、接続コラム22aは絶縁層21,24に設けられたビアホールに埋め込まれた金属等で形成され、接続コラム23aは絶縁層24に設けられたビアホールに埋め込まれた金属等で形成されている。
The power ground
また、信号グランドペア伝送線路30では、信号線31の接続コラム31aと、グランド線32の接続コラム32aについても縦方向にペア伝送線路を形成している。接続コラム31aはドライバトランジスタ10の出力電極であるソース層4に接続され、一方接続コラム32aはドライバトランジスタ10の基板グランド電極であるP+層8に接続されている。なお、接続コラム31aは絶縁層21,24に設けられたビアホールに埋め込まれた金属等で形成され、接続コラム32aは絶縁層24に設けられたビアホールに埋め込まれた金属等で形成されている。
In the signal ground
上述の構造によれば寄生インダクタンスLs=0を達成することができる。また、接続コラム部分のドレイン電界やソース電界がゲート電極に影響しないように、電源グランドペア伝送線路20とゲート電極6との距離が、電源グランドペア伝送線路20の電源線22とグランド線23との距離より大きな距離を持つことが好ましい。同様に、信号グランドペア伝送線路30とゲート電極6との距離が、信号グランドペア伝送線路30の信号線31とグランド線32との距離より大きな距離を持つことが好ましい。これにより、ドレイン層3及びソース層4の拡散深さを浅くすることと併せて、近接効果を極力防止することができる。
According to the above structure, the parasitic inductance Ls = 0 can be achieved. Further, the distance between the power ground
図4は上記構成の電源供給構造を用いたドライバ・レシーバ回路の回路図である。ドライバトランジスタ10がオンになると、電源グランドペア伝送線路20に蓄えられている電荷が信号グランドペア伝送線路30に引き抜かれる。慣性が0、即ち電磁波速度で電荷が信号グランドペア伝送線路30に供給され、次の段のレシーバトランジスタ40に向かう。レシーバトランジスタ40には、同様な構造をした、電源グランドペア伝送線路41及び信号グランドペア伝送線路42が接続されている。これは1電源1ドライバの例である。信号グランドペア伝送線路30のZ0=100Ωとすると、水道パイプ論理から、電源グランドペア伝送線路20の特性インピーダンスZ0pが100Ω以上あれば十分である。Imax=Vdd/100Ωの最大電流が得られる。
FIG. 4 is a circuit diagram of a driver / receiver circuit using the power supply structure having the above configuration. When the
しかし、ランプドモデルから見てドライバトランジスタ10のオン抵抗Ronが500Ωであったとすると、信号電圧Vは、V=VddRT/(Ron+RT)=0.17Vddとなり、Vdd=1VでV=0.17Vとなる。10GHzスイッチ動作のドライバトランジスタ10の信号レベルとしては許容範囲であろう。Ron=250ΩであればVdd=0.5Vで同様な振幅が得られる。ここで、RTは終端抵抗の抵抗値、Vddは電源電圧である。
However, when the on-resistance Ron of the
もし8ドライバを電源グランドペア伝送線路につなぐときはZ0p=100Ω/8=12.5Ωとすれば原理的な問題は解決する。ここで、伝送線路の各種の構造を示すと図5のようになる。(a)はペア配線を一平面上に配置したペアコプレーナ線路、(b)は3本の配線を一平面状に配置し、両端のペア配線を共通接続したガードコモンプレーナ線路、(c)はペア配線を上下に平行に重ねたスタックトペア線路、(d)は3本の配線を上下に平行に重ね、上下の配線を共通接続したガードスタックトペア線路である。いずれの構造についても、配線が均質な絶縁層の中に埋め込まれていることが重要で、このような構造ではs=d/2であっても隣接の影響はほとんどないという一見信じられない状態を示す。ここで、sは伝送線路間の距離、dは伝送線路の配線間距離である。 If 8 drivers are connected to the power / ground pair transmission line, Z0p = 100Ω / 8 = 12.5Ω will solve the principle problem. Here, various structures of the transmission line are shown in FIG. (A) is a pair coplanar line in which pair wirings are arranged on one plane, (b) is a guard common planar line in which three wirings are arranged in one plane and the pair wirings at both ends are connected in common, and (c) is A stacked pair line in which pair wirings are stacked in parallel vertically, (d) is a guard stacked pair line in which three wirings are stacked in parallel vertically and the upper and lower wirings are connected in common. In any structure, it is important that the wiring is embedded in a homogeneous insulating layer. In such a structure, even if s = d / 2, there is almost no influence of the adjacency at first glance. Indicates. Here, s is a distance between transmission lines, and d is a distance between wirings of the transmission lines.
ペアの進行波電磁波(TEM波)に対して、隣接は進行波の形をしていないためである。s>d/2が守られれば良い。伝送線路とはそれだけ有利なエネルギ伝達構造といえる。 This is because a pair of traveling wave electromagnetic waves (TEM waves) does not form a traveling wave adjacent to the pair. It is sufficient if s> d / 2 is protected. A transmission line is an advantageous energy transmission structure.
次に、複数ドライバの電源供給構造について説明する。簡単のため、3ドライバの電源を考える。図6は、3ドライバへの電源供給構造を示す等価回路図である。また、図7は、スタックトペア線路で作った3ドライバの電源グランドペア伝送線路の一例を示す図である。 Next, a power supply structure for a plurality of drivers will be described. For simplicity, consider a 3-driver power supply. FIG. 6 is an equivalent circuit diagram showing a structure for supplying power to three drivers. FIG. 7 is a diagram showing an example of a three-driver power / ground pair transmission line made of stacked pair lines.
50は元電源グランドペア伝送線路、51,52,53は元電源グランドペア伝送線路50から分岐した、分岐電源グランドペア伝送線路である。55,56,57はそれぞれ分岐電源グランドペア伝送線路51,52,53に接続されたドライバトランジスタである。58,59,60はそれぞれドライバトランジスタ55,56,57に接続された信号グランドペア伝送線路である。
図6及び図7から分かるように、3ドライバが同時にオンし、電源電荷を引き抜くときはあたかも1ドライバが動作したように、3つの分岐電源グランドペア伝送線路51,52,53の合流部の特性インピーダンスが整合しているため問題がない。ここで、元電源グランドペア伝送線路50の特性インピーダンスZ0ps=16.6Ω、各分岐電源グランドペア伝送線路51,52,53の特性インピーダンスZ0ptはいずれも50Ωである。
As can be seen from FIGS. 6 and 7, the characteristics of the junctions of the three branch power supply ground
この特性インピーダンスの整合条件を一般化すれば、Z0ps=Z0pt/n となる。ここで、nは分岐電源グランドペア伝送線路の数である。それぞれの分岐電源グランドペア伝送線路は等しい特性インピーダンスZ0ptを有するものとする。この3ドライバの例では、n=3である。このとき、分岐電源グランドペア伝送線路51,52,53の元電源グランドペア伝送線路50への合流部での電磁波のエネルギ反射率Γは次式で定義され、ゼロとなる。
If this characteristic impedance matching condition is generalized, Z0ps = Z0pt / n. Here, n is the number of branch power supply ground pair transmission lines. Each branch power supply ground pair transmission line has the same characteristic impedance Z0pt. In this three-driver example, n = 3. At this time, the energy reflectivity Γ of the electromagnetic wave at the junction of the branched power supply ground
Γ=(Z0pt/n−Z0ps)/(Z0pt/n+Z0ps)=0
また、このエネルギ反射率Γが10%以下であれば、電源設計上、許容できる。そこで、この点を考慮すると、以下の条件が満たされていればよい。
Γ = (Z0pt / n-Z0ps) / (Z0pt / n + Z0ps) = 0
Further, if this energy reflectance Γ is 10% or less, it is acceptable in terms of power supply design. Therefore, considering this point, it is sufficient that the following conditions are satisfied.
Z0ps≦Z0pt/n≦1.2Z0ps
すなわち、1.2Z0ps=Z0ptのとき、
Γ=(1.2Z0ps−Z0ps)/(1.2Z0ps+Z0ps)=0.2/2.2=
0.091となり、エネルギ反射率Γは10%以下となる。
Z0ps≤Z0pt / n≤1.2Z0ps
That is, when 1.2Z0ps = Z0pt,
Γ = (1.2Z0ps−Z0ps) / (1.2Z0ps + Z0ps) = 0.2 / 2.2 =
0.091, and the energy reflectance Γ is 10% or less.
電磁波の様子をシミュレーションモデルで見ると図8のようになる。図8(A)はシミュレーションモデルを示す図、図8(B)は、シミュレーションモデルによる表面磁界の分布図である。磁界変化の大きいところが電流変化の大きいところと解釈できる。 The state of the electromagnetic wave is seen in the simulation model as shown in FIG. FIG. 8A is a diagram showing a simulation model, and FIG. 8B is a surface magnetic field distribution diagram based on the simulation model. A place where the magnetic field change is large can be interpreted as a place where the current change is large.
各ドライバトランジスタ55,56,57のオン抵抗Ron=200ΩであることからポートP1、P2、P3に到達した瞬間に信号線側は大きな反射をするため、これらのトランジスタがオンした瞬間から電磁波が両サイドに伝播するように見える。ここで、ポートP1、P2、P3はシミュレーション上の測定点である。進行波が元電源グランドペア伝送線路50へ合流した後も電磁波は、ほぼ素直に進行している様子がわかる。
Since the on resistance Ron of each
しかし、3つのドライバトランジスタ55,56,57がランダムに動作すると、合流部はそれぞれから見て特性インピーダンスが1/3に見えるため、引き抜き電磁進行波は67%のマイナス反射が起こる。図9は3つのドライバトランジスタ55,56,57の中、2つのトランジスタが先行してオンした場合の、図8と同様のシミュレーション結果を示す図である。この図9から、この反射電磁波が右2本の信号線側に伝わる様子が分かる。分岐電源グランドペア伝送線路51,52,53が合流した元電源は中間の電圧になる。これ自身は問題ないが、分岐した電源グランドペア伝送線路を伝播する進行波の時間拡散が大きくなり、TEMモードが崩れる結果、カップリングが弱くなり、電磁放射や周囲に影響し共振を起こすという問題点となる。
However, when the three
次に分岐電源グランドペア伝送線路51,52,53より太い元電源グランドペア伝送線路50がより低い特性インピーダンスZ0ps(6.33Ω)を有しているという条件で、同様のシミュレーションを行った。この結果を図10に示す。太い元電源グランドペア伝送線路50の電磁波のTEM伝送モードはあまり崩れず、良好な電源状態であることを示している。しかし、3つのドライバトランジスタがオンするタイミングがずれたシミュレーション結果は、図11に示すように、図9よりさらに悪い状態となり、進行波とは言えない、乱れた電磁波状態となることがわかる。プレーン状の電源グランドの揺らぎは、この図11に示すようになっていて、TEM進行が全く崩れ、渦電流などの共振があちこちに発生する。一般によく言われている数100MHzより高いクロック周波数を持つボードは、EMIの大部分が電源グランドプレーン構造から出ているという概念がここにある。
Next, a similar simulation was performed under the condition that the original power supply ground
ここで、電気信号エネルギは電気力線、磁力線の発生と等価であり、その電磁界が電気信号エネルギの進行方向に直角な伝面方向にのみ広がっている進行波をTransverse Electromagnetic Wave(TEM波)と呼んでいる。これは、伝送線路に信号が流れるときの理想形であり、エネルギが外に漏れない形となる。図8のシミュレーション結果によればTEM波が保持されていることがわかる。電源グランドペア伝送線路の採用によりLs=0が実現可能で理想電源に近づく。しかし、電源グランドペア伝送線路のインピーダンス不整合の問題、すなわち、TEM波を保持することが不可能であると考えられ今まで採用が見送られてきた。 Here, the electric signal energy is equivalent to the generation of electric field lines and magnetic field lines, and the traveling wave in which the electromagnetic field spreads only in the propagation direction perpendicular to the traveling direction of the electric signal energy is a transverse electromagnetic wave (TEM wave). It is called. This is an ideal shape when a signal flows through the transmission line, and the energy does not leak outside. According to the simulation result of FIG. 8, it can be seen that the TEM wave is retained. By adopting a power ground pair transmission line, Ls = 0 can be realized and it approaches the ideal power source. However, the problem of impedance mismatch of the power ground pair transmission line, that is, it is considered impossible to hold the TEM wave, and the adoption has been postponed until now.
そこで、ドライバトランジスタがランダムなタイミングで動作し、数多くの分岐を有する電源供給構造において、進行波が乱れないようにするためには、伝送線路の特性インピーダンスができるだけ不整合と感じないネットワーク配線が適している。その一例をシミュレーションで示すと図12のようになる。 Therefore, in order to prevent the traveling wave from being disturbed in a power supply structure in which the driver transistor operates at random timing and has many branches, network wiring in which the characteristic impedance of the transmission line does not feel as mismatched as much as possible is suitable. ing. An example of the simulation is shown in FIG.
これは、トランジスタの抵抗を200Ωから5Ωに変えて実質トランジスタのない線路でポートP1から電荷を引き抜くというシミュレーションである。第1次進行波の次に第2次進行波、さらには第3次進行波が発生するというように、時間に対して間延びする姿になるが、特性インピーダンス50Ωから3.5Ωまで変化してもTEM波が崩れないということになる。 In this simulation, the resistance of the transistor is changed from 200Ω to 5Ω, and the charge is extracted from the port P1 through a line having no substantial transistor. The secondary traveling wave is generated after the primary traveling wave, and then the third traveling wave is generated. Even if the characteristic impedance changes from 50Ω to 3.5Ω This means that the TEM wave does not collapse.
インピーダンス不整合をあまり起こさないネットワーク配線となっている50Ωの配線から出発して、75Ωを有する2本の配線に分岐する。50Ωの配線から見れば、この分岐した配線は37.5Ωに見えることになり、エネルギ反射率Γは-14.3%となる。(Γ=50−37.5/50+37.5) 次の分岐配線は55Ωを有し、進行波のエネルギ反射率Γは-15.3%となる。(Γ=75-55/75+50) そして、両端の2本の配線は拡大配線(35Ωまで小さくなる)で平行直線部に接続する。そして、この平行直線部は20Ωを有し、60°拡大角度を持って、3.5Ωを有する元電源グランドペア伝送線路50に合流する。この構造でわかることは電磁波進行が大きな反射がなく全体として進行し、反射エネルギも不連続部(配線の分岐部)までの配線長が同じであるため、戻り時間が同じであり、2次波、3次波として反射波もTEM波になっているということである。
Start with 50Ω wiring, which is a network wiring that does not cause much impedance mismatch, and branch to two wires with 75Ω. From the viewpoint of 50Ω wiring, this branched wiring looks like 37.5Ω, and the energy reflectivity Γ is −14.3%. (Γ = 50−37.5 / 50 + 37.5) The next branch wiring has 55Ω, and the energy reflectivity Γ of traveling wave is −15.3%. (Γ = 75-55 / 75 + 50) Then, the two wires at both ends are connected to the parallel straight line portion with an enlarged wire (smaller to 35Ω). The parallel straight line portion has 20Ω and joins the original power ground
上述の配線構造概念を一般化すると不連続部の反射エネルギ比率を比較的小さくとるということであり、好ましくはエネルギ反射率Γは−20%以下である。このような形でネットワーク配線を組み、どんどん低特性インピーダンスへシフトする、どの経路を通っても合流層である元電源グランドペア伝送線路50へ到達する時間を同じにする、不連続部の反射時間をすべて同じにそろえるネットとするということである。
Generalizing the above-described wiring structure concept means that the reflection energy ratio of the discontinuous portion is relatively small, and the energy reflectance Γ is preferably -20% or less. Assemble the network wiring in this way, and shift to lower characteristic impedance, the same time to reach the original power ground
5入力の好ましい一例を図13に示す。5本の分岐電源グランドペア伝送線路61a〜61eはそれぞれ不図示のドライバに接続されている。これらの分岐電源グランドペア伝送線路61a〜61eのそれぞれの端子から、元電源グランドペア伝送線路50に向けて、放射状に5本のペア伝送線路が広がってネットワーク配線62を構成しており、このネットワーク配線62が元電源グランドペア伝送線路50に合流している。
A preferred example of 5 inputs is shown in FIG. The five branch power supply ground
分岐した5本の特性インピーダンスはドライバ側に接続されている特性インピーダンス(ドライバ接続部を50Ωとする)の5倍以下(5本分岐のため250Ω以下)から3.5倍以上(175Ω、マイナス反射-17.6%)が好ましい。この例では合流後の元電源グランドペア伝送線路50が有する特性インピーダンスは3Ωである。しかし、この特性インピーダンスは50Ω/5本=10Ωで十分であり、線幅は図13の約1/3の幅でよい。
The five characteristic impedances of the branch are 5 times or less (250Ω or less because of the 5 branches) from the characteristic impedance connected to the driver (50Ω for the driver connection) to more than 3.5 times (175Ω, minus reflection -17.6 %) Is preferred. In this example, the characteristic impedance of the original power supply ground
ここで、ネットワーク配線62には多くの交点があるが、それぞれの交点において特性インピーダンスが整合していることが好ましい。それぞれの交点では2本の配線が交わっているため、交点に向かって入ってくる入力配線2本と、交点から出ていく出力配線2本が存在することになる。これら2本の入力配線の平均の特性インピーダンスをZinとし、2本の出力配線の平均の特性インピーダンスをZoutとすると、Zin=Zoutであれば、エネルギ反射率Γ=(Zout-Zin)/(Zout+Zin)=0となる。また、エネルギ反射率Γが10%以下であることを許容すれば、(Zout-Zin)/(Zout+Zin)≦10% であればよいことになる。したがって、Zin≦Zout≦1.2Zinであれば、この条件を満たしている。Zinは上記の例でいえば、分岐電源グランドペア伝送線路側の配線の特性インピーダンスであり、Zoutは元電源グランドペア伝送線路50側の配線の特性インピーダンスである。これにより、ネットワーク配線62において、全体として進行波の極端な反射が起こらず、渦電流の発生が防止される。
Here, although there are many intersections in the
図13では、各分岐電源グランドペア伝送線路61a〜61eから分岐したネットワーク配線62の各配線が等長配線にはなっていないが、角度の浅い配線は曲率をつけて等長配線にすることは可能である。これを3合流構造で示すと図14のようになる。すなわち、3本の分岐電源グランドペア伝送線路63a,63b,63cのそれぞれの端子から、元電源グランドペア伝送線路50に向けて、放射状に3本の伝送線路が広がってネットワーク配線64を構成しており、このネットワーク配線64が元電源グランドペア伝送線路50に合流している。そして、ネットワーク配線64の各配線が等長配線となっている。なお、図13で合流部を前述のように1/3の幅にすれば、広がり角度が浅いため、直線接続でもほぼ等長配線とみなせる。
In FIG. 13, each wiring of the
さて更なる合流構造を示すと図15のようになる。この構造は図14の構造を更に発展させて、各3本の分岐電源グランドペア伝送線路63a,63b,63cに、更にネットワーク配線65a,65b,65cを接続したものである。これを繰り返していくことで自由な設計ができる。
Now, a further merging structure is shown in FIG. In this structure, the structure of FIG. 14 is further developed, and
次に、太いペア伝送線路の折り曲げを行うには工夫を必要とする。角度の浅い折り曲げは分岐配線を使いそれらを等長にすることで比較的容易である。一例を示すと図16のようになる。電源グランドペア伝送線路66は6本の分岐配線67を使って折り曲げられている。これは折り曲げ角度が45°の例である。
Next, it is necessary to devise to bend a thick pair transmission line. Bending at a shallow angle is relatively easy by using branch wirings and making them equal in length. An example is shown in FIG. The power supply ground
ペア伝送線路が直角に曲がるときは、図17に示す構造が一例となる。スタックトペア構造では2層配線ペアを使っているため、直角に曲がるときは、他の層の2層配線ペアに変わる。例えば、1層配線70,2層配線71のペアが、
3層配線72,4層配線73のペアに変わる。ビアホール74は1層配線70
と3層配線72を接続するためのビアホール、ビアホール75は2層配線71
と4層配線73を接続するためのビアホールである。このとき、それぞれのビアホール74,75に対応して、ペアの相手の配線を逃げるアンチビアホール76を設ける必要がある。
When the pair transmission line is bent at a right angle, the structure shown in FIG. 17 is an example. In the stacked pair structure, since a two-layer wiring pair is used, when it is bent at a right angle, it changes to a two-layer wiring pair of another layer. For example, a pair of the first layer wiring 70 and the second layer wiring 71 is
It changes to a pair of three-layer wiring 72 and four-layer wiring 73. The via
A via hole for connecting the three-layer wiring 72 and the via
And a via hole for connecting the four-layer wiring 73. At this time, it is necessary to provide an
ビアホール74,75,76はピッチが細かいほどよいが、上記のようにプラスマイナス20%程度の反射を許すことから設計可能な範囲となる。ビアホールペアが千鳥配置となっているため、縦構造も伝送線路として保持されている。 The via holes 74, 75, and 76 are better as the pitch is finer. However, the via holes 74, 75, and 76 allow a reflection of about plus or minus 20% as described above, and thus can be designed. Since the via-hole pairs are staggered, the vertical structure is also held as a transmission line.
各ドライバトランジスタのオンするタイミングで、それぞれの反射波を含め無数のTEMモード進行波が進行する。注意すべきは分岐などの反射が進行波周波数と共振する区分とならないようにするべきである。分岐ネットの最大寸法が進行波周波数の1/4波長を越えなければよいことになる。 Innumerable TEM mode traveling waves including the respective reflected waves travel at the timing when each driver transistor is turned on. It should be noted that reflection such as branching should not be a section that resonates with traveling wave frequency. It is sufficient that the maximum dimension of the branch net does not exceed 1/4 wavelength of the traveling wave frequency.
また、本発明には進行する周波数の1/4波長未満の長さの分岐ネットを規定することも含まれている。反射共振しない条件の下、TEMモードで進行している限りにおいて、電磁エネルギの外部への漏洩はない。すなわち、電源グランドの電磁放射はないということになる。これで、EMIの問題が完全に解決したことになる。 The present invention also includes defining a branch net having a length less than a quarter wavelength of the traveling frequency. There is no leakage of electromagnetic energy to the outside as long as the TEM mode travels under conditions that do not cause reflection resonance. That is, there is no electromagnetic radiation of the power ground. This completely solves the EMI problem.
しかしながら非常に複雑な分岐を強要することは製造プロセスが複雑になるという欠点がある。そこで、電源グランドペア伝送線路の分岐部にキャパシタ伝送線路を、その上下線路の間に付加し、そこに流れる高周波電流の一部を直流抵抗で除去するという手段が考えられる。それを示すと図18のようになる。 However, forcing a very complicated branch has the disadvantage of complicating the manufacturing process. In view of this, it is conceivable to add a capacitor transmission line to the branch portion of the power ground pair transmission line between the upper and lower lines and remove a part of the high-frequency current flowing therethrough with a DC resistance. This is shown in FIG.
図18(A)は電源グランドペア伝送線路の分岐部を示す斜視図、図18(B)は元電源グランドペア伝送線路50の断面図である。図18(A)の例では、元電源グランドペア伝送線路50は、分岐した2本の分岐電源グランドペア伝送線路51,52だけを示し、もう1本の分岐電源グランドペア伝送線路53については図面を見易くするために省略されている。
18A is a perspective view showing a branch portion of the power ground pair transmission line, and FIG. 18B is a cross-sectional view of the original power ground
元電源グランドペア伝送線路50に乗っている衝撃波的な進行波の高周波成分エネルギを吸収するには熱エネルギに変える方法しかない。すなわち、直流抵抗を挿入するしかない。しかし直流電流を消費することはできない。そこで、図18にように、分岐する手前の元電源グランドペア伝送線路50の電源線50aとグランド線50bの間に、2つのキャパシタ電極81,82を隣接して挿入し、更にキャパシタ電極81,82間を抵抗83a,83bで接続している。すると、元電源グランドペア伝送線路50に乗っている衝撃波的な進行波の高周波成分は、キャパシタ電極81,82に流れ込む。この高周波も進行波であり、抵抗83a,83bに流れ込み、吸収される。キャパシタ電極81,82の両端は開放のため反射を繰り返すごとに終端抵抗に吸収されるため、ここを通る進行波の高調波成分の高周波ほど吸収されることになる。高周波成分のエネルギは短時間に凝集されているものであり、一般的に小さなエネルギである。
The only way to absorb the high-frequency component energy of a shock wave traveling wave riding on the original power ground
進行波の反射を防止するため、図19に示すように、特性インピーダンスの整合を図るための構成が必要となる。すなわち、分岐電源グランドペア伝送線路51,52,53が合流した線路幅の合計より、元電源グランドペア伝送線路50の線路幅のほうを細くしなければならない。それはキャパシタ電極81,82を設けたために特性インピーダンスが小さくなっているためである。
In order to prevent reflection of traveling waves, a configuration for matching characteristic impedance is required as shown in FIG. That is, the line width of the original power supply ground
また、キャパシタ電極81,82が終わるところは特性インピーダンスが高くなるため、線路幅を広く取る必要がある。このため、図19に示すように、元電源グランドペア伝送線路50に、絞込み部84及び拡大部85を設けることが必要である。この絞込み部84及び拡大部85の長さは、進行波の立ち上がり時間trより伝送遅れが1/7の時間以下にする。図13〜図17で示したような整合伝送線路分岐合流より高調波が減少するため、この絞込み部84及び拡大部85の影響は少なくなる。
Further, since the characteristic impedance becomes high at the end of the
上記絞込み部84及び拡大部85を設ける煩雑さを避けるために、図20のような構造が考えられる。図20(A)はチップ内にキャパシタ抵抗回路を設けた構造を示し、図20(B)はプリント配線板に外付けのキャパシタ抵抗回路を設けた構造を示し、図20(C)は図20(B)の平面図を示している。
In order to avoid the complexity of providing the narrowing
図20(A),(B),(C)において、元電源グランドペア伝送線路50は、分岐した2本の分岐電源グランドペア伝送線路51,52だけを示し、もう1本の分岐電源グランドペア伝送線路53については図面を見易くするために省略されている。
20A, 20B, and 20C, the original power supply ground
図20(A)の構造において、分岐する手前の元電源グランドペア伝送線路50の電源線50aとグランド線50bの間に、2つのキャパシタ91,92が直列に挿入され、かつ2つのキャパシタ91,92を直列に接続する抵抗93が設けられている。更に詳しくは、元電源グランドペア伝送線路50の電源線50aから引き出された引き出し部97とキャパシタ92の一方の電極が縦コラム94によって接続され、一方、グランド線50bから引き出された引き出し部95とキャパシタ91の一方の電極が縦コラム96によって接続されている。キャパシタ91,92は縦構造となっているが、同じ層内に並列する構造であってもよい。
In the structure of FIG. 20A, two
また、図20(B)の構造において、分岐する手前の元電源グランドペア伝送線路50の電源線50aとグランド線50bの間に、2つの外付けのチップ・キャパシタ101,102が直列に挿入され、2つのチップ・キャパシタ101,102を直列に接続する外付け抵抗103が設けられている。
In the structure of FIG. 20B, two
図19及び図20のキャパシタの容量は伝送線路のその部分の長さ(図(C)の長さLに相当)当たりの容量の50倍以上であればよく、大きな容量は必要が無い。プリント配線板寸法で特性インピーダンスZ0p=10Ωとすると、線路幅は0.5mm、上下線路間の層厚みは30μmとなり、0603サイズのチップではL=約1mmのため、0.7pFとなる。1対のキャパシタの容量は35pFもあれば十分である。 The capacitance of the capacitor in FIGS. 19 and 20 may be at least 50 times the capacitance per length of the transmission line (corresponding to the length L in FIG. (C)), and a large capacitance is not necessary. If the characteristic impedance Z0p = 10Ω in the dimensions of the printed wiring board, the line width is 0.5 mm, the layer thickness between the upper and lower lines is 30 μm, and in the case of a 0603 size chip, L = about 1 mm, so 0.7 pF. A pair of capacitors with a capacitance of 35pF is sufficient.
たとえば10GHzの進行波(クロック周波数と同じであるがそれより高い高調波を含む)とすると、インピーダンスZは1/(2π×10G×35p)=0.45Ωとなり、高周波はここでほとんど熱になって消費させる分岐回路を付加したことになる。周波数が1GHzオーダであればキャパシタ容量はLに対して500倍であればよい。チップ内のLは小さいため、チップ内キャパシタは必然的にさらに小さくてよいことになる。抵抗はZと等価であればよいが、瞬時発熱を避けるため、100倍程度の50Ωまでの範囲で調整が可能である。 For example, assuming a traveling wave of 10 GHz (including higher harmonics that are the same as the clock frequency), the impedance Z is 1 / (2π × 10G × 35p) = 0.45Ω, and the high frequency is almost heated here. A branch circuit to be consumed is added. If the frequency is on the order of 1 GHz, the capacitor capacity may be 500 times L. Since L in the chip is small, the on-chip capacitor is necessarily smaller. The resistance should be equivalent to Z, but in order to avoid instantaneous heat generation, it can be adjusted in the range of about 100Ω to 50Ω.
元電源グランドペア伝送線路50に乗っている衝撃波的な進行波の高周波成分エネルギを吸収するための、更なる良好な構造として、元電源グランドペア伝送線路50内の高周波進行波を方向性結合器110(方向性カプラー)で逃がし、その結合器の終端に整合抵抗を設けるという構造がある。その構造を図21に示す。図21(A)は、方向性結合器110が設けられた電源グランドペア伝送線路50を示す平面図、図21(B)は図21(A)のX−X線に沿った断面図である。
As a further favorable structure for absorbing high-frequency component energy of a shock wave traveling wave riding on the original power ground
分岐電源グランドペア伝送線路51,52に分岐する手前の元電源グランドペア伝送線路50に隣接して方向性結合器110が設けられている。方向性結合器110も元電源グランドペア伝送線路50と同じ構造のペア線路で構成され、ギャップgだけ、元電源グランドペア伝送線路50から離間して設けられている。元電源グランドペア伝送線路50及び方向性結合器110は絶縁層111内に埋設されている。また、方向性結合器110のペア線路間には終端抵抗112が接続されている。
A
この構造によれば、高周波エネルギのみ方向性結合器110に逃げ、直流は元電源グランドペア伝送線路50から、分岐電源グランドペア伝送線路51,52に接続されたドライバに減衰無く通過する。本実施形態では、結合器の一例として擬似TEM線路を示した。この線路の導体厚みtに対してギャップgは同等かそれより小さければGHz周波数エネルギは方向性結合器110へ移動する。
According to this structure, only high-frequency energy escapes to the
最後に、元電源グランドペア伝送線路50が元電源に到達する部分を図22を参照して説明する。バイパスキャパシタであるチップキャパシタ120が、元電源グランドペア伝送線路50の終端の、複数の端子に多数接続されている。その一部の電源線50c、グランド線50dが導出され、電解コンデンサ121などの大容量コンデンサを経て、不図示の電源回路につながっている。
Finally, the part where the original power supply ground
もちろん、チップキャパシタ120の変わりに埋め込みキャパシタでよく、LSIチップ内では半導体内に設けられた均質な接続端子を持つキャパシタ列でつながる方法をとる。チップキャパシタ120の容量は1nFから100nF程度のものが複数端面全体に配列されていて、全体として供給先の最大電流容量に見合うという従来概念で十分である。
Of course, an embedded capacitor may be used instead of the
さて、上記構造において、電磁進行波を考えてみよう。元電源グランドペア伝送線路50に接続されたドライバトランジスタのスイッチング速度で電荷が引き抜かれ、そのドライバトランジスタのオン抵抗RonとVddで決まる電流I=Vdd/Ron=1V/200Ω=5mAが流れる。これが許容最大電流Imax=Vdd/Z0p=1V/50Ω=20mAより小さければどんなにトランジスタスイッチが早くても即応性がある。今ドライバトランジスタが30psでスイッチしたとすると、電流勾配di/dtはdi/dt=5mA/30ps=0.17×109A/sとなるため、前述の0603型のLs=270pHも付いているチップキャパシタ120ではVdrop=46mV/ドライバとなり複数のドライバトランジスタを駆動することはできなかった。今終端抵抗50Ωが付いているレシーバ回路を駆動する電流の様子を模式的に図示すると、図23(A)のようになる。
Now, let us consider electromagnetic traveling waves in the above structure. Charges are extracted at the switching speed of the driver transistor connected to the original power supply ground
許容最大電流Imax以下という条件で、急峻な波形がそのまま元電源グランドペア伝送線路50に伝わるが、分岐拡大配線層で反射を繰り返すことでエネルギの時間拡大が行われ、図23(B)に示すように、tr=30psが10倍以上になることは簡単に想像できる。しかしこのような形になってもTEMモードは保持されていて太い配線で電荷分布も薄くなっていることになる。
A steep waveform is transmitted as it is to the original power supply ground
図22の元電源グランドペア伝送線路50の終端ではバイパスキャパシタである、5個のチップキャパシタ120で受けていることから、電流は1/5となり1個のチップキャパシタ120から見た電流勾配はdi/dt=1mA/300ps=3.3×106A/sということになる。
22 is received by the five
ここでの電圧低下Vdrop=3.3×10 6A/s×270pH=0.9mVという低い値で問題にならない。多数のドライバトランジスタがランダムにこのような進行波を独立に終端に送ってきても、合成波はかえって平均化され、問題は小さくなる。リセットなどの64ビット同時切り替えのときも分岐ネットの多少の非対称性でスキューが起こり、10ビット同時切り替え程度の問題となる。上記計算例ではVdrop=0.9mV×10=9mVとなり問題が生じない。冒頭の計算例Ron=500Ωの例では64ビット供給エネルギがスキューなく元電源に達しても問題が起こらない。 The voltage drop here is Vdrop = 3.3 × 10 6 A / s × 270 pH = 0.9 mV, which is not a problem. Even if a large number of driver transistors randomly send such traveling waves to the end independently, the synthesized waves are averaged instead, and the problem is reduced. Even when 64-bit simultaneous switching such as reset is performed, skew is caused by some asymmetry of the branch net, which is a problem of about 10-bit simultaneous switching. In the above calculation example, Vdrop = 0.9 mV × 10 = 9 mV and no problem occurs. In the example of calculation at the beginning, Ron = 500Ω, there is no problem even if the 64-bit supply energy reaches the original power supply without skew.
進行波が元電源の端面に達したとき、列を成して待ち受けているチップキャパシタ120の特性インピーダンスはどのように見えるのであろうか。実質非常に広い面積で電源グランドペアがカップリングしているため、その特性インピーダンスは非常に小さく数十から数百mΩオーダとなる。元電源に達する元電源グランドペア伝送線路50の特性インピーダンスは数Ωであり、ほぼマイナス全反射が起こる。
When the traveling wave reaches the end face of the original power supply, what does the characteristic impedance of the
すなわち、高周波エネルギに対してショート端であるように見える。電流は進行波を打ち消すように逆流し、電流進行波に応じた電圧低下は高電圧波形となって電圧低下を打ち消す。このような進行波がドライバに向かって進行し、元電源グランドペア伝送線路50のLCはしご回路の不足した電荷の蓄えを充電する働きとなる。このときもTEM波が乱されることなく、電荷エネルギは元電源グランドペア伝送線路50より外に出ない電磁波状態を保ちながら充電に供することができる。
That is, it appears to be a short end with respect to high frequency energy. The current flows backward so as to cancel the traveling wave, and the voltage drop corresponding to the current traveling wave becomes a high voltage waveform to cancel the voltage drop. Such a traveling wave travels toward the driver and functions to charge the insufficient charge storage in the LC ladder circuit of the original power supply ground
次に、他の電源供給構造について説明する。太い配線の折り曲げ設計は難しい。できるだけ合流は避けて細い配線のままの電源グランドペア伝送線路で通し、最後に太い配線で集合するという条件がよいことになる。図24はそのような電源供給構造を提供するフリップチップを示す図であり、図24(A)は、フリップチップのパターンレイアウト、図24(B)は部分拡大図を示している。 Next, another power supply structure will be described. It is difficult to bend thick wiring. It is preferable to avoid confluence as much as possible and pass through the power supply ground pair transmission line with thin wiring and finally gather with thick wiring. FIG. 24 is a diagram showing a flip chip that provides such a power supply structure. FIG. 24A shows a pattern layout of the flip chip, and FIG. 24B shows a partially enlarged view.
チップ130上の隣接ペア線路131は電源線とグランド線が、隣接配置されてなり、外部4分割×4の取り出し構造と接続されている。図が煩雑になるため、合流のための配線は省略し、図24(B)に一部取り出して図示している。チップ130上の隣接ペア線路131は、図24(B)に示すように、コラム132でチップ130の内層配線から取り出されている(この内層配線は省略)。
The
そして、隣接ペア線路131は、各バンプ133を通して、各分岐電源グランドペア伝送線路134に接続され、更に、この各分岐グランドペア伝送線路134が太い元電源グランドペア伝送線路135に合流されている。
The
チップ130の周辺2列のバンプ136は信号線用であり、通常の配線が行われるが、ここではバンプ136のみを図示し配線は省略されている。チップ130上の隣接ペア線路131は図24(A)の下に示した断面図のように、アスペクト比の大きい対向面が大きくなっている配線構造をとっているが、これは一例を示しただけである。
The
図24でわかるように、電源グランドペア伝送線路は、引き回しが可能であれば、できるだけ分離した状態で元電源の近くまで引き回すことが望ましい。チップから出た電源グランドペア伝送線路はすでにチップ内で分岐合流が行われており、進行波電磁エネルギの時間分散がなされているか、分岐キャパシタでエネルギを吸収されている。図19、図20、図21は電源グランド進行波をここで受け止めたことになり、以降の接続は直流的な接続でよく図22のようにある場所一本の引き出しでよい。ただし、平均電流が十分流れる導体断面積でなければならない。 As can be seen from FIG. 24, it is desirable to route the power ground pair transmission line as close to the original power source as possible in a separated state, if possible. The power ground pair transmission line coming out of the chip is already branched and joined in the chip, and traveling wave electromagnetic energy is time-dispersed or energy is absorbed by the branch capacitor. 19, 20, and 21 receive the power ground ground traveling wave here, and the subsequent connection may be a DC connection or a single drawer as shown in FIG. 22. However, it must be a conductor cross-sectional area through which the average current flows sufficiently.
次に、チップ130内の回路と配線について説明する。すでにNチャネル型のドライバトランジスタによるドライバ回路を示したが、図25のようにCMOSドライバや他の回路でも同様に電源グランドペア伝送線路の接続部だけを考えればよいということになる。
Next, a circuit and wiring in the
図25は、ドライバ・レシーバ回路の回路例を示している。同図において、CMOSドライバ140はPチャネル型MOSトランジスタ141とNチャネル型MOSトランジスタ142からなるCMOSインバータ回路であり、電源グランドペア伝送線路143がその電源・グランド端子に接続されている。
FIG. 25 shows a circuit example of the driver / receiver circuit. In the figure, a
また、CMOSドライバ140の出力・グランド端子には信号グランドペア伝送線路144が接続されている。信号グランドペア伝送線路144の信号線とCMOSドライバ140の出力端子の間にはダンピング抵抗145が接続されている。
A signal ground
また、信号グランドペア伝送線路144には終端抵抗146が接続されている。信号グランドペア伝送線路144は差動レシーバ150の差動入力トランジスタ151,152のゲートに接続されている。差動レシーバ150には他の電源グランドペア伝送線路153から電源が供給されている。
A
この図25のドライバ・レシーバ回路は、チップ130内にあっても比較的長い信号線を有するもので、信号周波数成分の1/4波長を越える可能性がある。そのため、反射共振をおさえること、RC遅延を防止することから、10GHzディジタル信号レベルでは信号線は伝送線路にして、伝送線路整合抵抗をつけなければならない。
The driver / receiver circuit of FIG. 25 has a relatively long signal line even in the
1つの方法として、差動レシーバ150の端の直前に信号グランドペア伝送線路144と整合した終端抵抗146を付加して、信号前エネルギを吸収し、熱として放散することで信号反射を0に抑える。もし終端抵抗146を付加しない構造であれば、CMOSドライバ140に接続するダンピング抵抗145とCMOSドライバ140のオン抵抗Ronの直列抵抗が信号グランドペア伝送線路144の特性インピーダンスと等しくすれば良い。
As one method, a
このとき、差動レシーバ150の端は全反射(レシーバゲートは非常に小さな容量のため実質的な全反射とする)するため、2倍の電圧となり、さらに全ての信号が全反射するため、電源グランドペア伝送線路143へエネルギを返却できる利点がある。
At this time, since the end of the
このエネルギ返却は通常の電源グランド接続では、電源グランドの複雑な揺らぎを増長させることになるが、このドライバ・レシーバ回路ではTEM進行波になるだけで問題とならない。どの程度長い配線をこのような回路にする必要かを考えてみる。ここで長い配線すなわち1/4波長の計算を表1に示す。電磁波速度ν別に表している。ν=c0/√μrεrで表される。ここでc0は真空中の光の速度、μrは線路空間を囲む絶縁材料の比透磁率、εrは同様比誘電率である。 This return of energy increases the complicated fluctuation of the power supply ground in a normal power supply ground connection, but this driver / receiver circuit does not cause a problem because it only becomes a TEM traveling wave. Consider how long the wiring needs to be such a circuit. Table 1 shows the calculation of long wiring, that is, 1/4 wavelength. It is shown for each electromagnetic wave velocity ν. It is represented by ν = c0 / √μrεr. Here, c0 is the speed of light in vacuum, μr is the relative permeability of the insulating material surrounding the line space, and εr is the relative permittivity.
一般論として小さなエネルギの高調波でも共振条件になるとエネルギが蓄積され、無視できない大きさとなることから、1GHzのパルスを取り扱うときは10GHz(パルスクロック周波数の10倍)正弦波の考慮が必要といわれている。表1はその観点で見ると2列目の相当正弦波を基準にして考えて左1列目のクロック周波数としている。 As a general rule, even when harmonics with small energy are used as resonance conditions, energy accumulates and becomes a non-negligible magnitude, so it is said that 10 GHz (10 times the pulse clock frequency) sine wave must be considered when handling 1 GHz pulses. ing. Table 1 shows the clock frequency in the first column on the left, considering the equivalent sine wave in the second column as a reference.
1GHzクロック周波数では配線長さはSiO2内で5mmとなる。2002.2のSymposium on VLSI CircuitのIntelの論文(D. Deleganes, et al, “Designing a 3GHz, 130nm, Pentium 4 Processor,” 2002 Symposium on VLSI Circuit Digest of Technical Papers, CDROM0-7803-7310-3/02, 2002.2)はチップ内配線を1.6mm以内に制限した設計となっている。これを裏づける資料である。( Pentiumはインテル コーポレーションの登録商標である。)10GHzのパルスでは0.5mmということになる。10GHzでは100GHzのRF回路と同等の周波数を取り扱って、単独正弦波又は狭帯域正弦波を取り扱うRF設計より合成波を取り扱う設計は格段に難しいということになる。
At 1GHz clock frequency, the wiring length is 5mm in SiO2. 2002.2 Symposium on VLSI Circuit Intel paper (D. Deleganes, et al, “Designing a 3GHz, 130nm,
以上の前提条件でチップ上の配線の設計が制限されなければならない。従来のCADツールで行える一般の集中定数回路で設計した回路ブロック(機能ブロック)の最大配線長は0.5mm以下にする必要があり、機能ブロックの規模はこの配線長で制限される。回路ブロック間をつなぐ配線(これをグローバル配線と呼ぶ)は全て図4や図25の伝送線路構造としなければならない。全ては配線から始まった設計としなければならない。 The above preconditions must limit the design of wiring on the chip. The maximum wiring length of a circuit block (functional block) designed with a general lumped circuit that can be performed with a conventional CAD tool must be 0.5 mm or less, and the size of the functional block is limited by this wiring length. All wirings connecting circuit blocks (referred to as global wirings) must have the transmission line structure shown in FIGS. Everything must be designed starting with wiring.
さて、従来設計の集中定数回路ブロックの電源グランドは従来設計でよいが、その集中定数回路ブロックから出てくる電源グランド線は本発明の構造を適用する。すなわち、電源グランドペア伝送線路とし、特性インピーダンスを考慮しながら拡大合流させていく。グローバル配線に適用するドライバ・レシーバブロックの電源系はすべて本特許の構造を適用し、トランジスタのソース、またはドレインに直接接続されていることは言うまでもない。 The power ground of the lumped constant circuit block of the conventional design may be the conventional design, but the structure of the present invention is applied to the power ground line coming out of the lumped constant circuit block. In other words, the power supply ground pair transmission line is used, and the expansion and merging is performed in consideration of the characteristic impedance. It goes without saying that the power supply system of the driver / receiver block applied to the global wiring applies the structure of this patent and is directly connected to the source or drain of the transistor.
特にクロック分配回路は信号線の対称構造伝送線路化(一例:ツリー構造)だけでなく電源グランドペア伝送線路も対称構造とし、クロックスキューを最小限にすることを含むものとする。 In particular, it is assumed that the clock distribution circuit has not only a symmetrical transmission line of signal lines (example: tree structure) but also a power ground pair transmission line that has a symmetrical structure, and includes minimizing clock skew.
チップ内で合流した太い配線を終わりにして直流接続としたいときは図22のように太い、電源グランドペア伝送線路50の配線端面にチップキャパシタ120を散りばめて接続する。このチップキャパシタ120はチップ内に形成されたpn接合キャパシタでもよいが、好ましくは金属対向電極構造のキャパシタが望ましい。その理由はすでに説明したようにpn接続キャパシタ内のキャリア速度が遅いためである。
When it is desired to end the thick wiring merged in the chip and make the DC connection, the
以上、配線構造について詳細に説明したが、ドライバトランジスタ10の電磁波進行を円滑にすることが、上述した配線構造と組み合わせ、高速信号に対応する電源供給構造を得る上で重要である。そこで、図3のドライバトランジスタ10の構造を更に改良した、ドライバトランジスタ10Aの構造について図27を参照して説明する。
As described above, the wiring structure has been described in detail, but smoothing the electromagnetic wave progression of the
図3のドライバトランジスタ10の構造では、電源グランドペア伝送線路20のグランド線23はドレイン側のP+層7にコンタクトしており、信号グランドペア伝送線路30のグランド線32がソース側のP+層8にコンタクトしている。この点は同じであるが、図27のドライバトランジスタ10Aについては、P+層7とP+層8とが、ドレイン層3からソース層4に至る領域下に設けられたP+層160を介して互いに連結されている点が異なっている。P+層160はPウエル2より高不純物濃度の拡散層で形成され、Pウエル2に比して低抵抗である。
In the structure of the
このドライバトランジスタの基本原理を示したのが図28である。電源グランドペア伝送線路20のグランド線23と信号グランドペア伝送線路30のグランド線32が低抵抗のP+層7,8,160で連結されているので、ドライバトランジスタ10Aがオンになり、チャネル領域が反転して電流路が形成されると、全ての部分でペア伝送線路構造が保たれる。
FIG. 28 shows the basic principle of this driver transistor. Since the
構造上の特性インピーダンスはソース側の伝送線路と整合すれば理想であるが、必ずしも整合条件は不要である。非常に短い距離のためである。また、図27のドレイン層3及びソース層4と、P+層160との間の距離dは0でもよい。また、P+層160下の半導体は不要のため、絶縁物層構造、すなわちSOI(Silicon On Insulator)構造としてよい。ドレイン層3及びソース層4下のpn接合容量を排除するため、ドレイン層3及びソース層4と、P+層160との間の層を絶縁物で構成してもよい。さらにP+層7,8,160は全て金属で置き換えてもよい。これにより、電源グランドペア伝送線路20のグランド線23と信号グランドペア伝送線路30のグランド線32は金属で一体化される。要は、図28の基本原理を守る構造を提案するものである。
The structural characteristic impedance is ideal if it matches the transmission line on the source side, but the matching condition is not necessarily required. This is for a very short distance. In addition, the distance d between the
図29はSOI構造のCMOSドライバ140を示す断面図である。このCMOSドライバ140の回路は図25に示したものである。絶縁基板170上にPチャネル型MOSトランジスタ141及びNチャネル型MOSトランジスタ142が形成されており、この絶縁基板170内に、電源グランドペア伝送線路143のグランド線と信号グランドペア伝送線路147のグランド配線を接続するAl層171が形成されている。
FIG. 29 is a cross-sectional view showing an SOI
この構造において、dはソース層/ドレイン層の拡散層深さ程度の厚みが必要であるが、pn接合容量が生じてSOIの利点がなくなるため、d層は絶縁物とするほうが望ましい。また、Nチャネル型MOSトランジスタ142がオンのとき、出力負荷側に終端抵抗146を付加したのでは全く電荷が動かない、すなわち、Nチャネル型MOSトランジスタ142が不要な回路となることから、CMOSとしての利点を生かすためにはCMOSドライバ側にダンピング抵抗145を設ける方がより良い設計といえる。
In this structure, d needs to be as thick as the diffusion layer depth of the source layer / drain layer. However, since the pn junction capacitance is generated and the advantage of SOI is lost, the d layer is preferably an insulator. Further, when the N-
さらに付け加えると、入力信号もペア伝送線路172で供給することにより、そのグランド線は出力系のグランドに落ちることで、ゲートチャージ、ゲート下チャネル形成が起こり、その下のグランドレベルがバランスするため、ドライバトランジスタ10Aのチャネル形成が促進されるという利点がある。
In addition, by supplying the input signal through the
1 半導体基板 2 Pウエル 3 ドレイン層
4 ソース層 5 ゲート絶縁膜 6 ゲート電極
7,8 P+層 9a,9b 絶縁層
10,10a ドライバトランジスタ 20 電源グランドペア伝送線路 21 絶縁層 22 電源線 22a,23a 接続コラム 23 グランド線 24 絶縁層 30 信号グランドペア伝送線路 31 信号線 31a,32a 接続コラム 32 グランド線
40 レシーバトランジスタ 41 電源グランドペア伝送線路
42 信号グランドペア伝送線路 50 元電源グランドペア伝送線路
50a,50c 電源線 50b,50d グランド線
51,52,53 分岐電源グランドペア伝送線路
55,56,57 ドライバトランジスタ 58,59,60 信号グランドペア伝送線路
61a〜61e 分岐電源グランドペア伝送線路 62 ネットワーク配線63a,63b,63c 分岐電源グランドペア伝送線路
64,65a,65b,65c ネットワーク配線
66 電源グランドペア伝送線路 67 分岐配線 70 1層配線
71 2層配線 72 3層配線 73 4層配線
74,75 ビアホール 76 アンチビアホール
81,82 キャパシタ電極 83a,83b 抵抗
84 絞込み部 85 拡大部 91,92 キャパシタ
93 抵抗 94,96 縦コラム 95,97 引き出し部
101,102 チップ・キャパシタ 103 抵抗
110 方向性結合器 111 絶縁層 112 終端抵抗
120 チップキャパシタ 121 電解コンデンサ
130 チップ 131 隣接ペア線路 132 コラム
133 バンプ 134 分岐電源グランドペア伝送線路
135 元電源グランドペア伝送線路 136 バンプ
140 CMOSドライバ 141 Pチャネル型MOSトランジスタ
142 Nチャネル型MOSトランジスタ
143 電源グランドペア伝送線路 144 信号グランドペア伝送線路
145 ダンピング抵抗 146 終端抵抗
147 信号グランドペア伝送線路 150 作動レシーバ
151,152 作動入力トランジスタ 153 電源グランドペア伝送線路160 P+層 170 絶縁基板 171 Al層
DESCRIPTION OF
DESCRIPTION OF
51, 52, 53 Branch power supply ground pair transmission line
55, 56, 57
143 Power ground
147 Signal ground
151, 152
Claims (11)
Z0ps≦Z0pt/n≦1.2Z0ps なる条件を満たすことを特徴とする請求項1記載の電子回路装置。 When the number of the branch power supply ground pair transmission lines is n, the characteristic impedance of the original power supply ground pair transmission line is Z0ps, and the characteristic impedance of the branch power supply ground pair transmission line is Z0pt,
2. The electronic circuit device according to claim 1, wherein a condition of Z0ps ≦ Z0pt / n ≦ 1.2Z0ps is satisfied.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201740A JP4929247B2 (en) | 2008-08-05 | 2008-08-05 | Electronic circuit equipment |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008201740A JP4929247B2 (en) | 2008-08-05 | 2008-08-05 | Electronic circuit equipment |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003045422A Division JP4192009B2 (en) | 2003-02-24 | 2003-02-24 | Electronic circuit equipment |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008288614A true JP2008288614A (en) | 2008-11-27 |
JP4929247B2 JP4929247B2 (en) | 2012-05-09 |
Family
ID=40147974
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008201740A Expired - Lifetime JP4929247B2 (en) | 2008-08-05 | 2008-08-05 | Electronic circuit equipment |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4929247B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108337194A (en) * | 2018-02-24 | 2018-07-27 | 上海剑桥科技股份有限公司 | POE interchangers |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085805A (en) * | 1999-09-17 | 2001-03-30 | Kyoden:Kk | Printed board |
JP2002026272A (en) * | 2000-07-11 | 2002-01-25 | Kanji Otsuka | Semiconductor circuit device |
-
2008
- 2008-08-05 JP JP2008201740A patent/JP4929247B2/en not_active Expired - Lifetime
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001085805A (en) * | 1999-09-17 | 2001-03-30 | Kyoden:Kk | Printed board |
JP2002026272A (en) * | 2000-07-11 | 2002-01-25 | Kanji Otsuka | Semiconductor circuit device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108337194A (en) * | 2018-02-24 | 2018-07-27 | 上海剑桥科技股份有限公司 | POE interchangers |
Also Published As
Publication number | Publication date |
---|---|
JP4929247B2 (en) | 2012-05-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4192009B2 (en) | Electronic circuit equipment | |
JP4142992B2 (en) | Transmission line structure for GHz band transmission and connector used for GHz band transmission | |
CN1523842B (en) | Signal transmission apparatus and interconnection structure | |
US9899982B2 (en) | On-chip electromagnetic bandgap (EBG) structure for noise suppression | |
JP2005051496A (en) | Signal transmission system and signal transmission line | |
JP3742597B2 (en) | Signal transmission system | |
EP2803139B1 (en) | Driver circuit and method of generating an output signal | |
US20120013019A1 (en) | Semiconductor device | |
JP5671420B2 (en) | Structure and semiconductor circuit including switch element and inductor, and machine-readable medium for implementing design structure related thereto | |
JP4929247B2 (en) | Electronic circuit equipment | |
US8120145B2 (en) | Structure for a through-silicon-via on-chip passive MMW bandpass filter | |
US7906840B2 (en) | Semiconductor integrated circuit package, printed circuit board, semiconductor apparatus, and power supply wiring structure | |
JP2004007657A (en) | High-speed signal transmission system | |
Salah | A TSV to TSV, A TSV to Metal interconnects, and A TSV to active device coupling capacitance: Analysis and recommendations | |
US11171112B2 (en) | Semiconductor device | |
Chaudhary et al. | Co-design of CML IO and Interposer channel for low area and power signaling | |
Rotaru et al. | Electrical design challenges in High Bandwidth Memory and Advanced Interface Bus interfaces on HD-FOWLP technology | |
Cho et al. | Signal integrity design of TSV and interposer in 3D-IC | |
Božanić et al. | Advanced Low-Noise Amplifier Optimization Topics | |
Pak et al. | Signal and power integrity analysis of TSV-Based 3D IC | |
JP3721124B2 (en) | Electronic equipment | |
Liu et al. | Reduction of signal reflection caused by TSV insertion in three-dimensional on-chip high speed interconnect lines | |
Ahmad et al. | Peak-to-peak switching noise and LC resonance on a power distribution TSV pair | |
Shen et al. | Power distribution network modeling for 3-D ICs with TSV arrays |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090612 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090612 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20100802 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20100804 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111117 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111226 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120120 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150217 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4929247 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |