JP2008269745A - Reproducing device, program, and reproducing method - Google Patents

Reproducing device, program, and reproducing method Download PDF

Info

Publication number
JP2008269745A
JP2008269745A JP2007114788A JP2007114788A JP2008269745A JP 2008269745 A JP2008269745 A JP 2008269745A JP 2007114788 A JP2007114788 A JP 2007114788A JP 2007114788 A JP2007114788 A JP 2007114788A JP 2008269745 A JP2008269745 A JP 2008269745A
Authority
JP
Japan
Prior art keywords
data
decoding
reading
control
buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007114788A
Other languages
Japanese (ja)
Inventor
Takeshi Negi
健 根木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2007114788A priority Critical patent/JP2008269745A/en
Publication of JP2008269745A publication Critical patent/JP2008269745A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Television Signal Processing For Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To save power consumption as much as possible in a reproducing device. <P>SOLUTION: The reproducing device is provided with a read-out means 12 reading out data of contents to be reproduced, a decoding means 13 decoding data read out from the read-out means, a buffer means 21 accumulating successively data already recorded which is obtained by the decoding means, a control means 23 controlling output of already recorded data accumulated in the buffer means, and a control means in which when the already recorded data is output by the control means, the read-out means and the decoding means are operated intermittently based on residual quantity of the buffer means output by control of the control means, and the read-out means and the decoding means are shifted to a stop state during non-operation in intermittent operation. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、コンテンツデータをデコードして再生する再生装置、該装置としてコンピュータを機能させるプログラム、及びコンテンツデータをデコードして再生する再生方法に関する。   The present invention relates to a playback apparatus that decodes and reproduces content data, a program that causes a computer to function as the apparatus, and a playback method that decodes and plays back content data.

DAC(D/A変換器)においては、通常、入力データを受信するために必要なデータバッファが設けられており、データバッファに入力されたデジタルデータを、入力されるクロックに同期してアナログデータに変換し、出力するようになっている。MDプレーヤや、ハードディスク、フラッシュメモリ等を用いたプレーヤの場合、再生すべきデータは圧縮されていることが多く、これを伸張してからDACに入力するようになっている。多くのポータブルプレーヤでは、記録媒体からのデータ読出しが振動等によって一時的にできなくなっても、再生音が途切れないようにするため、データバッファを有するものが多い。   In a DAC (D / A converter), a data buffer necessary for receiving input data is usually provided, and digital data input to the data buffer is converted into analog data in synchronization with an input clock. Is converted and output. In the case of an MD player, a player using a hard disk, a flash memory, or the like, data to be reproduced is often compressed, and is decompressed before being input to the DAC. Many portable players have a data buffer so that the reproduced sound is not interrupted even if data cannot be temporarily read from the recording medium due to vibration or the like.

図4はこのようなデータバッファを有する再生装置の従来例を示す。ただし、同図においては、音声信号の流れに係る部分及び制御マイコンのみを示している。図中の41は各部を制御する制御マイコン、42はMD(ミニディスク)等からのデータの読出しを行うデータ読出し部、43はデータ読出し部42からのデータを一時的に蓄えるデータバッファ、44はデータバッファ43に順次入力され、蓄えれられたデータを順次読み出してデコードするデコーダ、45はデコーダ44からのデータをアナログ信号に変換するDACである。データバッファ43は音飛びを防止する等の目的で設けられている。   FIG. 4 shows a conventional example of a reproducing apparatus having such a data buffer. However, in the figure, only the part related to the flow of the audio signal and the control microcomputer are shown. In the figure, 41 is a control microcomputer for controlling each part, 42 is a data reading part for reading data from an MD (mini disk) or the like, 43 is a data buffer for temporarily storing data from the data reading part 42, 44 is A decoder 45 is sequentially input to the data buffer 43 and sequentially reads and decodes the stored data, and 45 is a DAC that converts the data from the decoder 44 into an analog signal. The data buffer 43 is provided for the purpose of preventing sound skipping.

この構成において、再生開始の指示が与えられると、制御マイコン41は、データ読出し部42によりMD等からデータを読み出し、データバッファ43に入力する動作を開始する。そして、データバッファ43に蓄積されたデータ量が所定値以上になると、該蓄積データについて、デコーダ44によるデーコード及びDAC45による変換を開始する。通常、このような再生装置では、データ読出し部42による読出しレートは、DAC45におけるデータ変換レートよりも速いので、しばらくデータ読出し部42が動作すると、データバッファ43は満杯になる。   In this configuration, when an instruction to start reproduction is given, the control microcomputer 41 starts an operation of reading data from the MD or the like by the data reading unit 42 and inputting it to the data buffer 43. When the amount of data stored in the data buffer 43 exceeds a predetermined value, conversion of the stored data by the data code by the decoder 44 and the DAC 45 is started. Usually, in such a reproducing apparatus, the reading rate by the data reading unit 42 is faster than the data conversion rate in the DAC 45, so that the data buffer 43 becomes full when the data reading unit 42 operates for a while.

このとき、省電力の目的で、制御マイコン41はデータ読出し部42の動作を停止し、データバッファ43以降の回路のみを動作させるように制御する。その後、データバッファ43内の蓄積データ量が減って所定値に達すると、制御マイコン41は、データ読出し部42による読出し動作を再開する。このようにして、制御マイコン41は、データ読出し部42を間歇的に動作させて省電力を行いながら、再生動作を行うことができる。   At this time, for the purpose of power saving, the control microcomputer 41 stops the operation of the data reading unit 42 and controls only the circuits after the data buffer 43 to operate. Thereafter, when the amount of data stored in the data buffer 43 decreases and reaches a predetermined value, the control microcomputer 41 resumes the reading operation by the data reading unit 42. In this manner, the control microcomputer 41 can perform the reproduction operation while intermittently operating the data reading unit 42 to save power.

ここで、図4の構成においてはデータバッファ43はデコーダ44の前段に設けられているが、これは、圧縮されたままのデータをバッファリングするほうが、単位メモリ容量に対して記憶することができるデータ当りの実再生時間を長くすることができるからである。たとえば、データ読出し部42からのデータが、1.4[Mbps](44.1[kHz]×2×16[bit])のオリジナルデータを320[kbps]に圧縮したデータである場合、デコーダ44により約4.5倍に伸張される。したがって、図4の構成によれば、デコーダ44により伸張された後のデータをバッファリングするよりも約4.5倍のデータを、データバッファ44において蓄えることができるということになる。   Here, in the configuration of FIG. 4, the data buffer 43 is provided in the preceding stage of the decoder 44, but this can be stored in the unit memory capacity by buffering the compressed data. This is because the actual reproduction time per data can be increased. For example, when the data from the data reading unit 42 is data obtained by compressing original data of 1.4 [Mbps] (44.1 [kHz] × 2 × 16 [bit]) to 320 [kbps], the decoder 44 Is stretched about 4.5 times. Therefore, according to the configuration of FIG. 4, about 4.5 times as much data can be stored in the data buffer 44 as the data after being decompressed by the decoder 44 is buffered.

一方、ATAPIやSCSIインタフェースで接続されるCDドライブを用いたCDプレーヤの従来例として、特許文献1に記載されているような技術も知られている。この技術においては、CDプレーヤを対象としているため、CDから読み出されるデータは圧縮されておらず、デコーダは不要である。したがって、DACの手前にデータバッファが位置している。この技術において特徴的であるのは、第1のバッファ及び第2のバッファが用意され、それぞれのバッファ間が、インタフェース回路を介して接続されている点である。   On the other hand, as a conventional example of a CD player using a CD drive connected by ATAPI or SCSI interface, a technique described in Patent Document 1 is also known. Since this technique is intended for a CD player, data read from the CD is not compressed and a decoder is not necessary. Therefore, the data buffer is located in front of the DAC. What is characteristic in this technique is that a first buffer and a second buffer are prepared, and the respective buffers are connected via an interface circuit.

特開2002−260324号公報JP 2002-260324 A

しかしながら、上述図4の従来技術によれば、データバッファ43が満杯となってデータ読出し部42が休止状態に移行した後においても、データバッファ43及びDAC45に加え、デコーダ44も動作を継続している。デコーダ44としては、データ読出し部42から入力される各種データに対応したコーデックに応じたハードウェアをそれぞれ用意することもあるが、汎用のDSP(Digital Signal Processor)を用い、ソフトウェアで実現される場合もある。したがって、図4のような構成によれば、大きな処理能力を必要とするコーデックにも対応することができるようにするためには、どうしても冗長性の大きなものとなってしまう。その結果、不要な回路による電力が、DSP内部で無駄に消費されることがある。   However, according to the prior art of FIG. 4 described above, the decoder 44 continues to operate in addition to the data buffer 43 and the DAC 45 even after the data buffer 43 is full and the data reading unit 42 shifts to the sleep state. Yes. As the decoder 44, hardware corresponding to the codec corresponding to various data input from the data reading unit 42 may be prepared, respectively, but when implemented by software using a general-purpose DSP (Digital Signal Processor) There is also. Therefore, according to the configuration as shown in FIG. 4, in order to be able to cope with a codec that requires a large processing capacity, the redundancy is inevitably large. As a result, power from unnecessary circuits may be wasted inside the DSP.

一方、上述の第1及び第2のバッファ間をインタフェース回路で接続する従来技術においては、デコーダは不要ではあるが、インタフェース回路等を設ける構成を採用しているので、消費電力を下げる必要があるポータブルオーディオ機器には適していない。   On the other hand, in the conventional technique in which the above-described first and second buffers are connected by an interface circuit, a decoder is not necessary, but a configuration in which an interface circuit or the like is provided is adopted, so that it is necessary to reduce power consumption. Not suitable for portable audio equipment.

本発明の目的は、このような従来技術の問題点に鑑み、再生装置において、消費電力を極力軽減することにある。   An object of the present invention is to reduce power consumption as much as possible in a reproducing apparatus in view of such problems of the prior art.

この目的を達成するため、第1の発明に係る再生装置は、再生するコンテンツのデータを読み出す読出し手段と、前記読出し手段により読み出されるデータをデコードするデコード手段と、前記デコード手段により得られるデコード済みのデータを順次蓄積するバッファ手段と、前記バッファ手段に蓄積されたデコード済みデータの出力をコントロールするコントロール手段と、前記コントロール手段によるデコード済データの出力に際して、前記読み出し手段及びデコード手段を前記コントロール手段のコントロールによって出力される前記バッファ手段の残容量に基づき間歇的に動作させ、前記間歇動作における非動作時には前記読み出し手段及びデコード手段を休止状態に移行させる制御手段とを具備することを特徴とする。ここで、コンテンツとしては、たとえば音楽コンテンツや映像コンテンツが該当する。データとしては、たとえば、MP3やWMA等の形式の圧縮されたデータが該当する。   In order to achieve this object, a playback apparatus according to a first aspect of the present invention includes a reading means for reading content data to be played back, a decoding means for decoding data read by the reading means, and a decoded data obtained by the decoding means. Buffer means for sequentially storing the data, control means for controlling the output of the decoded data stored in the buffer means, and when the decoded data is output by the control means, the reading means and the decoding means are controlled by the control means. Control means for intermittently operating based on the remaining capacity of the buffer means output by the control, and for causing the reading means and the decoding means to transition to a sleep state when not operating in the intermittent operation. . Here, the content corresponds to, for example, music content or video content. As the data, for example, compressed data in a format such as MP3 or WMA is applicable.

この構成において、再生するコンテンツのデータは、読出し手段により読み出され、デコード手段によりデコードされてから、バッファ手段において順次蓄積される。蓄積されたデコード済みデータは、コントロール手段によるコントロールに従い、バッファ手段から順次出力される。出力されたデータはたとえば、DA変換手段によりアナログ信号に変換され、再生信号として出力される。その際、読出し手段及びデコード手段はバッファ手段の残容量に基づき間歇的に動作し、非動作時には休止状態に移行する。これによれば、読出し手段に加え、デコード手段も間歇的に動作し、非動作時には休止状態となるので、デコード手段が常時動作していた従来に比べ、より省電力化を図ることができる。   In this configuration, the content data to be reproduced is read by the reading means, decoded by the decoding means, and then sequentially stored in the buffer means. The accumulated decoded data is sequentially output from the buffer means under the control of the control means. For example, the output data is converted into an analog signal by a DA conversion means and output as a reproduction signal. At that time, the reading means and the decoding means operate intermittently based on the remaining capacity of the buffer means, and shift to a dormant state when not operating. According to this, in addition to the reading means, the decoding means also operates intermittently and is in a pause state when not in operation, so that it is possible to further save power compared to the conventional case where the decoding means is always operating.

第2の発明に係る再生装置は、第1発明において、前記制御手段に供給する動作用クロックを生成する第1のクロック生成手段と、前記コントロール手段に供給する動作用クロックを生成する第2のクロック生成手段とを備え、前記読出し手段及びデコード手段の非動作時には前記第1クロック生成手段の動作を停止することを特徴とする。   According to a second aspect of the present invention, there is provided a reproducing apparatus according to the first aspect, wherein a first clock generation unit that generates an operation clock supplied to the control unit and a second operation clock that generates an operation clock supplied to the control unit Clock generation means, and the operation of the first clock generation means is stopped when the reading means and the decoding means are not in operation.

第3の発明に係る再生装置は、第1発明において、前記制御手段及びコントロール手段に供給する動作用クロックを生成するクロック生成手段を備え、前記読出し手段及びデコード手段の非動作時には前記制御手段への動作用クロックの供給を停止し、又は前記制御手段を停止状態へ移行させることを特徴とする。   According to a third aspect of the present invention, there is provided a reproducing apparatus according to the first aspect, further comprising clock generating means for generating an operation clock to be supplied to the control means and the control means, and to the control means when the reading means and decoding means are not operating. The operation clock supply is stopped, or the control means is shifted to a stopped state.

第4の発明に係るプログラムは、第1〜第3のいずれかの発明に係る再生装置における各手段としてコンピュータを機能させることを特徴とする。   A program according to a fourth invention causes a computer to function as each means in the playback device according to any one of the first to third inventions.

第5の発明に係る再生方法は、再生するコンテンツのデータを読出し手段によって読み出す読出し工程と、前記読出し手段により読み出されるデータをデコード手段によってデコードするデコード工程と、前記デコード手段により得られるデコード済みのデータをバッファ手段により順次蓄積するバッファリング工程と、前記バッファ手段に蓄積されたデコード済みデータの出力をコントロール手段によりコントロールするコントロール工程と、前記コントロール手段によるデコード済データの出力に際して、前記読み出し手段及びデコード手段を前記コントロール手段のコントロールによって出力される前記バッファ手段の残容量に基づき間歇的に動作させ、前記間歇動作における非動作時には前記読み出し手段及びデコード手段を休止状態に移行させる制御工程とを具備することを特徴とする。   According to a fifth aspect of the present invention, there is provided a reproducing method for reading content data to be reproduced by a reading unit, a decoding step for decoding data read by the reading unit by a decoding unit, and a decoded data obtained by the decoding unit. A buffering step for sequentially storing data by the buffer means, a control step for controlling the output of the decoded data stored in the buffer means by the control means, and at the time of outputting the decoded data by the control means, the reading means and The decoding means is operated intermittently based on the remaining capacity of the buffer means output by the control of the control means, and the reading means and the decoding means are put into a sleep state when not operating in the intermittent operation. Characterized by comprising a control step of shifting to.

本発明によれば、読出し手段及びデコード手段を間歇的に動作させ、非動作時には休止状態に移行させるようにしたため、デコード手段が常時動作していた従来に比べ、より省電力化を図ることができる。   According to the present invention, since the reading means and the decoding means are intermittently operated and are shifted to a dormant state when not operating, it is possible to further save power compared to the conventional case where the decoding means is always operating. it can.

図1は、本発明の一実施形態に係る再生装置の構成を示すブロック図である。この再生装置においては、デコーダにより伸張されたデータをバッファリングすることにより、コーデックをも休止させることを可能としている。データバッファとして、従来より容量の大きなものを必要とするが、近年、メモリの低価格化が進み、大容量のデータバッファを安価に用意することが可能となっている。   FIG. 1 is a block diagram showing the configuration of a playback apparatus according to an embodiment of the present invention. In this reproducing apparatus, it is possible to pause the codec by buffering the data expanded by the decoder. Although a data buffer having a larger capacity than before is required as a data buffer, in recent years, the price of memory has been reduced, and a large-capacity data buffer can be prepared at low cost.

同図に示すように、この再生装置は、間歇的に動作する間歇動作ブロック10及び常時動作を行う常時動作ブロック20を備える。間歇動作ブロック10は、装置各部の制御を行う制御マイコン11、音声や画像のコンテンツデータの読出しを行うデータ読出し部12、データ読出し部12からのデータをデコードするデコーダ13、制御マイコン11に対し、動作用のクロックを供給するクロック生成回路14、及び制御マイコン11からユーザへ提供する情報を表示する表示部15を備える。データ読出し部12としては、音声データや画像データを蓄えられるものであれば、その種類によらず利用することができる。たとえばフラッシュメモリやハードディスクドライブの他、MDなどが該当する。   As shown in the figure, the playback apparatus includes an intermittent operation block 10 that operates intermittently and a continuous operation block 20 that performs continuous operation. The intermittent operation block 10 includes: a control microcomputer 11 that controls each part of the apparatus; a data reading unit 12 that reads audio and image content data; a decoder 13 that decodes data from the data reading unit 12; A clock generation circuit 14 that supplies an operation clock and a display unit 15 that displays information provided from the control microcomputer 11 to the user are provided. As the data reading unit 12, any data can be used as long as it can store audio data and image data. For example, in addition to flash memory and hard disk drive, MD and the like are applicable.

常時動作ブロック20は、デコーダ13からのデコードされたデータを一時的に蓄えるデータバッファ21、データバッファ21において一時的に蓄えられるデータを順次アナログ信号に変換するDAC22、データバッファ21におけるデータ蓄積量を監視し、デコーダ13からデータバッファ21へのデータ入力を制御するメモリコントローラ23、DAC22及びメモリコントローラ23に対して動作用のクロックを供給するオーディオ用マスタクロック生成回路24、並びに制御マイコン11に対してユーザが指示を行うためのキー入力部25を備える。マスタクロック生成回路24が供給するオーディオ用のマスタクロックは、再生するコンテンツデータのサンプリング周波数の倍数の周波数を有する。   The constantly operating block 20 includes a data buffer 21 that temporarily stores the decoded data from the decoder 13, a DAC 22 that sequentially converts the data temporarily stored in the data buffer 21 into an analog signal, and a data storage amount in the data buffer 21. A memory controller 23 that monitors and controls data input from the decoder 13 to the data buffer 21, a DAC 22, an audio master clock generation circuit 24 that supplies an operation clock to the memory controller 23, and a control microcomputer 11 A key input unit 25 is provided for the user to give instructions. The master clock for audio supplied by the master clock generation circuit 24 has a frequency that is a multiple of the sampling frequency of the content data to be reproduced.

この再生装置は、例えばポータブル型の再生装置である場合はバッテリ駆動であることが多いために、極力消費電力を下げる必要がある。したがって、背景技術の欄において説明したようなインタフェース回路を介して第1及び第2バッファ間を接続するような構成は採用していない。そして、データバッファ21及びDAC22は常時動作させるとともに、制御マイコン11を含む間歇動作ブロック10の各回路を間歇的に休止状態とすることによって、省電力化を図っている。クロック供給源についても、制御マイコン11用のクロック生成回路14及びオーディオ用のクロック生成回路24とに分けており、クロック生成回路14の休止中は、オーディオ用のクロック生成回路24のみを動作させるようにしている。   For example, if this playback device is a portable playback device, it is often battery-powered, so it is necessary to reduce power consumption as much as possible. Therefore, a configuration in which the first and second buffers are connected via the interface circuit as described in the background art section is not employed. The data buffer 21 and the DAC 22 are always operated, and each circuit of the intermittent operation block 10 including the control microcomputer 11 is intermittently put into a sleep state to save power. The clock supply source is also divided into a clock generation circuit 14 for the control microcomputer 11 and an audio clock generation circuit 24, and only the audio clock generation circuit 24 is operated during the suspension of the clock generation circuit 14. I have to.

最近のポータブルオーディオ機器においては、キー操作がない場合には表示部を消灯するようにしている。本実施形態においても、間歇動作ブロック10の部分は、必要に応じて間歇的に動作するようにしている。すなわち、キー入力部25においてユーザによるキー操作があった場合、キー入力部25からの割込み制御信号に基づき、制御マイコン11は休止状態から復帰し、表示部15を点灯させる。また、データバッファ21の残り容量が少なくなったとき、メモリコントローラ23からの割込み制御信号に基づき、制御マイコン11は動作を再開し、続きのデータをデータ読出し部12により読み出してデコーダ13により伸張し、メモリコントローラ23を介してデータバッファ21に蓄積する。再生すべきデータをすべて読み出した後は、データバッファ21内のデータをすべて出力してから再生動作を終了する。   In recent portable audio devices, the display unit is turned off when there is no key operation. Also in this embodiment, the portion of the intermittent operation block 10 operates intermittently as necessary. That is, when there is a key operation by the user at the key input unit 25, the control microcomputer 11 returns from the hibernation state based on the interrupt control signal from the key input unit 25 and turns on the display unit 15. When the remaining capacity of the data buffer 21 is reduced, the control microcomputer 11 resumes operation based on the interrupt control signal from the memory controller 23, reads the subsequent data by the data reading unit 12, and decompresses it by the decoder 13. The data is stored in the data buffer 21 via the memory controller 23. After all the data to be reproduced is read out, all the data in the data buffer 21 is output and the reproduction operation is terminated.

図2は再生装置の動作を示すフローチャートである。キー入力部25を経て再生指示を受領すると、制御マイコン11は、フラッシュメモリやハードディスクドライブ等のデータ読出し部12によるデータの読出しを開始する(ステップS1)。次に、読み出したデータをデコーダ13によりデコードし、メモリコントローラ23を介してデータバッファ21へバッファリングする動作を開始する(ステップS2)。なお、メモリコントローラ23によるデータバッファ21への書込み用のクロックは制御マイコン11から供給される。   FIG. 2 is a flowchart showing the operation of the playback apparatus. When receiving a reproduction instruction via the key input unit 25, the control microcomputer 11 starts reading data by the data reading unit 12 such as a flash memory or a hard disk drive (step S1). Next, the read data is decoded by the decoder 13, and an operation of buffering to the data buffer 21 via the memory controller 23 is started (step S2). Note that a clock for writing to the data buffer 21 by the memory controller 23 is supplied from the control microcomputer 11.

なお、データバッファ21に順次蓄積されるデータは、メモリコントローラ23を介して、蓄積速度より遅い実際の再生速度で順次読み出され、DAC22によりアナログ音声信号に変換されて出力される。つまり、常時動作ブロック20における動作は再生信号が途切れることがないように継続的に行われる。   The data sequentially stored in the data buffer 21 is sequentially read through the memory controller 23 at an actual reproduction speed slower than the storage speed, converted into an analog audio signal by the DAC 22, and output. That is, the operation in the constant operation block 20 is continuously performed so that the reproduction signal is not interrupted.

次に、再生すべきデータについて、すべての読出しが終了したか否かを判定する(ステップS3)。終了していないと判定した場合には、データバッファ21における蓄積データのデータ量が所定値以上であるかどうかを判定する(ステップS4)。所定値以上ではないと判定した場合には、ステップS3へ戻り、さらにバッファリングを続行する。   Next, it is determined whether or not all reading has been completed for the data to be reproduced (step S3). If it is determined that the processing has not ended, it is determined whether or not the amount of data stored in the data buffer 21 is equal to or greater than a predetermined value (step S4). If it is determined that the value is not equal to or greater than the predetermined value, the process returns to step S3 and further buffering is continued.

ステップS3においてすべてのデータの読出しが終了したと判定した場合、及びステップS4において蓄積データ量が所定値以上であると判定した場合には、ステップS5へ進み、間歇動作ブロック10における各部の動作を休止させる。クロック生成回路14の動作も停止させる。省電力を図るためである。この休止状態にある間、メモリコントローラ23は、データバッファ21における蓄積データの容量が所定値以下となるのを監視する(ステップS6)。   If it is determined in step S3 that all data has been read, and if it is determined in step S4 that the amount of accumulated data is greater than or equal to a predetermined value, the process proceeds to step S5, and the operation of each unit in the intermittent operation block 10 is performed. Pause. The operation of the clock generation circuit 14 is also stopped. This is to save power. While in the dormant state, the memory controller 23 monitors whether the capacity of the accumulated data in the data buffer 21 becomes equal to or less than a predetermined value (step S6).

なお、この休止状態にある間においても、キー入力部25においてユーザによるキー操作があった場合には、キー入力部25からの割込み制御信号に基づき、制御マイコン11はクロック生成回路14とともに休止状態から復帰して、表示部15を点灯させる。その後、キー操作が一定時間無い場合には、表示部15を消灯させる。   Even in the hibernation state, if there is a key operation by the user at the key input unit 25, the control microcomputer 11 together with the clock generation circuit 14 is in the hibernation state based on the interrupt control signal from the key input unit 25. The display unit 15 is turned on. Thereafter, when there is no key operation for a certain time, the display unit 15 is turned off.

蓄積データの容量が所定値以下になったことを検出すると、メモリコントローラ23が割込み制御信号を発生するので(ステップS7)、制御マイコン11はこれに基づき、クロック生成回路14とともに動作を再開し(ステップS8)、再生すべきデータに続きが存在するかどうかを判定する(ステップS9)。データの続きが存在すると判定した場合には、データ読出し部12及びデコーダ13を動作状態としてから(ステップS10)ステップS1へ戻り、上述と同様にしてバッファリングを再開する。データの続きが存在しないと判定した場合には、データバッファ21における蓄積データがなくなるのを監視し(ステップS11)、蓄積データがなくなると、図2の処理が終了する。   When it is detected that the capacity of the accumulated data has become equal to or less than the predetermined value, the memory controller 23 generates an interrupt control signal (step S7). Based on this, the control microcomputer 11 restarts the operation together with the clock generation circuit 14 ( In step S8, it is determined whether there is a continuation in the data to be reproduced (step S9). If it is determined that there is a continuation of data, the data reading unit 12 and the decoder 13 are set in an operating state (step S10), the process returns to step S1, and buffering is resumed in the same manner as described above. If it is determined that there is no continuation of data, it is monitored that there is no accumulated data in the data buffer 21 (step S11), and when there is no accumulated data, the processing in FIG.

本実施形態によれば、キー操作があった場合、及びデータバッファ21における蓄積データの容量が所定値以下になった場合以外のときには、制御マイコン11を含む間歇動作ブロック10内の回路を休止させることができるので、消費電力を低減させることができる。特にデコーダ13にはデコード中のたとえばMP3形式についてのデコード機能のほか、デコード中ではないWMA形式についてのデコード機能等の冗長部分も存在する。したがって、デコード13を停止させるようにしたことによって、効果的に省電力化を図ることができる。   According to the present embodiment, the circuit in the intermittent operation block 10 including the control microcomputer 11 is paused when there is a key operation and when the capacity of the accumulated data in the data buffer 21 is not more than a predetermined value. Therefore, power consumption can be reduced. In particular, the decoder 13 has a redundant portion such as a decoding function for the WMA format not being decoded, in addition to a decoding function for the MP3 format being decoded. Therefore, the power saving can be effectively achieved by stopping the decoding 13.

また、常時動作ブロック20を、マスタクロック生成回路24が生成するオーディオ用のマスタクロックで動作させるようにしたため、クロック生成回路14からの制御マイコン11用のクロックを間歇的に停止してさらに消費電力の低減を図ることができると同時に、出力再生信号の品質を向上させ、再生音質や再生画質の向上を図ることもできる。つまり、オーディオ用マスタクロックとして、サンプリング周波数の整数倍(44.1[kHz]×256等)のものを使用することができ、これが音質向上につながる。マイコン用のクロックをPLL回路で変換してかかる周波数のクロックを作ろうとしても、ジッタの影響があり、精度が高くないので、良好な音質を得ることはできない。オーディオ専用のクロック源を使用することにより、時間軸のぶれがないクロックを供給し、音質向上を図ることができる。   Further, since the constantly operating block 20 is operated with the master clock for audio generated by the master clock generation circuit 24, the clock for the control microcomputer 11 from the clock generation circuit 14 is intermittently stopped to further reduce power consumption. In addition, the quality of the output reproduction signal can be improved and the reproduction sound quality and reproduction image quality can be improved. That is, an audio master clock having an integer multiple of the sampling frequency (44.1 [kHz] × 256 or the like) can be used, which leads to improvement in sound quality. Even if an attempt is made to convert a clock for a microcomputer by a PLL circuit to generate a clock having such a frequency, there is an effect of jitter and the accuracy is not high, so that a good sound quality cannot be obtained. By using a clock source dedicated to audio, it is possible to supply a clock with no fluctuation in the time axis and improve sound quality.

さらに、間歇動作ブロック10の休止時にはマイコン動作用のクロック生成回路14をも停止させるようにしたため、それによるノイズの軽減効果によっても、さらに音質の向上を図ることができる。   Further, since the clock generation circuit 14 for operating the microcomputer is also stopped when the intermittent operation block 10 is stopped, the sound quality can be further improved by the noise reduction effect.

図3は本発明の他の実施形態に係る再生装置の構成を示すブロック図である。この再生装置では、常時動作ブロック20において使用するクロックを、制御マイコン11用のクロックと共通としている。この場合、間歇動作ブロック10における動作を休止状態へ移行させるとき(図2のステップS5)には、制御マイコン11は、制御マイコン11へのクロックの供給を停止するようにクロック生成回路31に指令する。これに応じ、クロック生成回路31が制御マイコン11へのクロックの供給を停止すると、間歇動作ブロック10は休止状態となる。キー入力部25からの割込み信号や、メモリコントローラ23からの割込み信号(ステップS7)を受けた場合には、制御マイコン11はクロック生成回路31に対し、クロックの供給を再開するように指令し、表示部15の点灯や、間歇動作ブロック10の動作を再開することができる。他の点については上述実施形態の場合と同様である。   FIG. 3 is a block diagram showing the configuration of a playback apparatus according to another embodiment of the present invention. In this reproducing apparatus, the clock used in the constant operation block 20 is shared with the clock for the control microcomputer 11. In this case, when the operation in the intermittent operation block 10 is shifted to the sleep state (step S5 in FIG. 2), the control microcomputer 11 instructs the clock generation circuit 31 to stop supplying the clock to the control microcomputer 11. To do. In response to this, when the clock generation circuit 31 stops the supply of the clock to the control microcomputer 11, the intermittent operation block 10 enters a dormant state. When receiving an interrupt signal from the key input unit 25 or an interrupt signal from the memory controller 23 (step S7), the control microcomputer 11 instructs the clock generation circuit 31 to resume the supply of the clock, The lighting of the display unit 15 and the operation of the intermittent operation block 10 can be resumed. About another point, it is the same as that of the case of the above-mentioned embodiment.

なお、本発明は上述実施形態に限定されることなく、適宜変形して実施することができる。たとえば、上述においては、データ読出し部12が読み出すデータは圧縮されたものであるが、圧縮されたデータだけでなく、PCM(パルス符号変調)により記録された非圧縮のデータであってもよい。この場合、デコーダ13は特にデータ変換を行うことはないが、この場合も、高速でデータバッファ21にデータを転送することによって、制御マイコン11等の回路を休止させることができる。   Note that the present invention is not limited to the above-described embodiment, and can be implemented with appropriate modifications. For example, in the above description, the data read by the data reading unit 12 is compressed, but it may be not only compressed data but also non-compressed data recorded by PCM (pulse code modulation). In this case, the decoder 13 does not perform data conversion in particular, but also in this case, the circuit such as the control microcomputer 11 can be paused by transferring the data to the data buffer 21 at a high speed.

また、上述図3の実施形態においては、クロック生成回路31からの制御マイコン11へのクロックの供給を停止させることにより、間歇動作ブロック10全体を休止状態に移行させるようにしているが、この代わりに、クロック生成回路31からの制御マイコン11へのクロックの供給は継続したまま、制御マイコン11のCPUをホールト(停止)モードに移行させるようにしてもよい。クロックの供給を停止したとき、メモリコントローラ23からの割込みを受けることができなくなるマイコンも存在するからである。ただしこの場合、クロックの供給により、制御マイコン11を構成するICパッケージ中のCPU以外の部分が動作するので、クロックの供給を停止させる場合よりも省電力効果は低くなる。   In the embodiment shown in FIG. 3 described above, the entire intermittent operation block 10 is shifted to the sleep state by stopping the clock supply from the clock generation circuit 31 to the control microcomputer 11. In addition, the CPU of the control microcomputer 11 may be shifted to the halt (stop) mode while the clock supply from the clock generation circuit 31 to the control microcomputer 11 is continued. This is because there are microcomputers that cannot receive an interrupt from the memory controller 23 when the clock supply is stopped. However, in this case, since the portion other than the CPU in the IC package constituting the control microcomputer 11 is operated by the supply of the clock, the power saving effect is lower than when the supply of the clock is stopped.

本発明の一実施形態に係るポータブル型再生装置の構成を示すブロック図である。1 is a block diagram illustrating a configuration of a portable playback device according to an embodiment of the present invention. 図1の装置の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the apparatus of FIG. 本発明の他の実施形態に係る再生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the reproducing | regenerating apparatus which concerns on other embodiment of this invention. 従来の再生装置の構成を示すブロック図である。It is a block diagram which shows the structure of the conventional reproducing | regenerating apparatus.

符号の説明Explanation of symbols

10:間歇動作ブロック、11:制御マイコン、12:データ読出し部、13:デコーダ、14:クロック生成回路、15:表示部、20:常時動作ブロック、21:データバッファ、22:DAC、23:メモリコントローラ、24:オーディオ用マスタクロック、25:キー入力部、41:制御マイコン、42:データ読出し部、43:データバッファ、44:デコーダ、45:DAC。   10: intermittent operation block, 11: control microcomputer, 12: data reading unit, 13: decoder, 14: clock generation circuit, 15: display unit, 20: always-on operation block, 21: data buffer, 22: DAC, 23: memory Controller: 24: Audio master clock, 25: Key input unit, 41: Control microcomputer, 42: Data reading unit, 43: Data buffer, 44: Decoder, 45: DAC.

Claims (5)

再生するコンテンツのデータを読み出す読出し手段と、
前記読出し手段により読み出されるデータをデコードするデコード手段と、
前記デコード手段により得られるデコード済みのデータを順次蓄積するバッファ手段と、
前記バッファ手段に蓄積されたデコード済みデータの出力をコントロールするコントロール手段と、
前記コントロール手段によるデコード済データの出力に際して、前記読み出し手段及びデコード手段を前記コントロール手段のコントロールによって出力される前記バッファ手段の残容量に基づき間歇的に動作させ、前記間歇動作における非動作時には前記読み出し手段及びデコード手段を休止状態に移行させる制御手段とを具備することを特徴とする再生装置。
A reading means for reading data of content to be reproduced;
Decoding means for decoding data read by the reading means;
Buffer means for sequentially storing decoded data obtained by the decoding means;
Control means for controlling the output of the decoded data stored in the buffer means;
When the decoded data is output by the control means, the reading means and the decoding means are operated intermittently based on the remaining capacity of the buffer means output by the control of the control means, and the reading is performed when not operating in the intermittent operation. And a control means for causing the decoding means and the decoding means to shift to a pause state.
前記制御手段に供給する動作用クロックを生成する第1のクロック生成手段と、
前記コントロール手段に供給する動作用クロックを生成する第2のクロック生成手段とを備え、
前記読出し手段及びデコード手段の非動作時には前記第1クロック生成手段の動作を停止することを特徴とする請求項1に記載の再生装置。
First clock generation means for generating an operation clock to be supplied to the control means;
Second clock generation means for generating an operation clock to be supplied to the control means,
2. The reproducing apparatus according to claim 1, wherein when the reading unit and the decoding unit are not operating, the operation of the first clock generating unit is stopped.
前記制御手段及びコントロール手段に供給する動作用クロックを生成するクロック生成手段を備え、
前記読出し手段及びデコード手段の非動作時には前記制御手段への動作用クロックの供給を停止し、又は前記制御手段を停止状態へ移行させることを特徴とする請求項1に記載の再生装置。
A clock generation means for generating an operation clock to be supplied to the control means and the control means;
2. The reproducing apparatus according to claim 1, wherein when the reading unit and the decoding unit are not operating, the supply of the operation clock to the control unit is stopped, or the control unit is shifted to a stopped state.
請求項1〜3のいずれかの再生装置における各手段としてコンピュータを機能させることを特徴とするプログラム。   A program that causes a computer to function as each means in the playback apparatus according to claim 1. 再生するコンテンツのデータを読出し手段によって読み出す読出し工程と、
前記読出し手段により読み出されるデータをデコード手段によってデコードするデコード工程と、
前記デコード手段により得られるデコード済みのデータをバッファ手段により順次蓄積するバッファリング工程と、
前記バッファ手段に蓄積されたデコード済みデータの出力をコントロール手段によりコントロールするコントロール工程と、
前記コントロール手段によるデコード済データの出力に際して、前記読み出し手段及びデコード手段を前記コントロール手段のコントロールによって出力される前記バッファ手段の残容量に基づき間歇的に動作させ、前記間歇動作における非動作時には前記読み出し手段及びデコード手段を休止状態に移行させる制御工程とを具備することを特徴とする再生方法。
A reading process of reading content data to be played back by a reading unit;
A decoding step of decoding data read by the reading means by a decoding means;
A buffering step of sequentially storing decoded data obtained by the decoding means by the buffer means;
A control step of controlling the output of the decoded data stored in the buffer means by a control means;
When the decoded data is output by the control means, the reading means and the decoding means are operated intermittently based on the remaining capacity of the buffer means output by the control of the control means, and the reading is performed when not operating in the intermittent operation. And a control step of causing the decoding means to shift to a pause state.
JP2007114788A 2007-04-24 2007-04-24 Reproducing device, program, and reproducing method Pending JP2008269745A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007114788A JP2008269745A (en) 2007-04-24 2007-04-24 Reproducing device, program, and reproducing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007114788A JP2008269745A (en) 2007-04-24 2007-04-24 Reproducing device, program, and reproducing method

Publications (1)

Publication Number Publication Date
JP2008269745A true JP2008269745A (en) 2008-11-06

Family

ID=40049045

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007114788A Pending JP2008269745A (en) 2007-04-24 2007-04-24 Reproducing device, program, and reproducing method

Country Status (1)

Country Link
JP (1) JP2008269745A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010134858A (en) * 2008-12-08 2010-06-17 Renesas Electronics Corp Data processing circuit
JP2011060066A (en) * 2009-09-11 2011-03-24 Renesas Electronics Corp Data processing circuit
JP2014164778A (en) * 2013-02-22 2014-09-08 Buffalo Inc Data storage device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010134858A (en) * 2008-12-08 2010-06-17 Renesas Electronics Corp Data processing circuit
JP2011060066A (en) * 2009-09-11 2011-03-24 Renesas Electronics Corp Data processing circuit
JP2014164778A (en) * 2013-02-22 2014-09-08 Buffalo Inc Data storage device

Similar Documents

Publication Publication Date Title
US20090279398A1 (en) Portable recorder/players with power-saving buffers
JP2009157272A (en) Audio playback device
JP2000339864A (en) Disk reproducing device
CN100505065C (en) Data processing circuit, data processing apparatus, data processing method, data processing control method
JP2009026047A (en) Audio processor having clock frequency dynamic automatic control function
JP2008269745A (en) Reproducing device, program, and reproducing method
JP2006147134A (en) Clock frequency controller
US6801489B2 (en) Apparatus for reproducing information
JP4948531B2 (en) Content playback device
JP4751868B2 (en) Optical disk playback device
US8891945B2 (en) Recording/reproducing method and recording/reproducing device
US8032728B2 (en) Digital data reproducing apparatus and recording medium
JP2003272302A (en) Information reproducing device and information reproducing method
KR20130045097A (en) Apparatus and method and reproducing audio data by low power
JP3623484B2 (en) Computer system for playing music recording media in power saving mode
JP2010128137A (en) Voice output method and voice output device
JP4912165B2 (en) Audio recording / reproducing apparatus and audio recording / reproducing method
JP2010135033A (en) Recording medium driving device and data providing method
JP2005078690A (en) Recording and reproduction control apparatus and method, and recording medium
JP3597452B2 (en) Music number display method, and information processing apparatus and digital recording system used therefor
JP2008084382A (en) Method for reproducing compressed data
JP2006018869A (en) Reproducing device
JP2008217561A (en) Information processor, information processing system, and data player
JP2004326922A (en) Information processing device and method
JP2009004002A (en) Clock frequency controller