JP2008267988A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2008267988A JP2008267988A JP2007111576A JP2007111576A JP2008267988A JP 2008267988 A JP2008267988 A JP 2008267988A JP 2007111576 A JP2007111576 A JP 2007111576A JP 2007111576 A JP2007111576 A JP 2007111576A JP 2008267988 A JP2008267988 A JP 2008267988A
- Authority
- JP
- Japan
- Prior art keywords
- frequency counter
- circuit
- semiconductor device
- ring oscillator
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
この発明は、半導体装置及び半導体装置の評価方法に関し、半導体装置の開発設計及び量産品のAC特性判定技術に適用して有効な技術に関するものである。 The present invention relates to a semiconductor device and a semiconductor device evaluation method, and relates to a technology that is effective when applied to development design of a semiconductor device and AC characteristic determination technology for mass-produced products.
オンウェハ状態で高速及び高周波特性評価が安価にできる半導体集積回路装置及びその評価方法として特開2005−009923号公報がある。同公報の技術では、光通信用LDドライバICが3段の差動増幅回路を有するドライバ段と差動出力部とを有するので、それにダミーバッファチェーンを設ける。測定時に上記ドライバ段−差動出力部−ダミーバッファチェーンをリング発振器として動作させるというものである。
半導体装置には、入出力用の比較的高耐圧を持つMOSFETや内部低電圧で動作するMOSFET等のように複数種類のMOSFETが用いられるのが一般的である。これらのMOSFETで構成される内部回路のAC特性評価を行うため、本願発明者等においては、図5に示したように半導体装置LSI内に上記MOSFETで構成された評価用リングオシータを形成しておいて、その発振信号Aを外部に取り出して周波数カウンタにより測定することを検討した。つまり、図6の波形図に示したように、リングオシータの発振信号Aを外部信号Bとして取り出し、それを周波数カウンタで測定して周波数、つまりリングオシータの1段当たりのゲート遅延時間を判定するというものである。このようなAC特性評価方法では、チップ外部に周波数カウンタを用意したり、周波数カウンタの結果を読み出したりするために時間がかかるという問題がある。 In general, a semiconductor device uses a plurality of types of MOSFETs such as a MOSFET having a relatively high withstand voltage for input / output and a MOSFET operating at an internal low voltage. In order to evaluate the AC characteristics of the internal circuit composed of these MOSFETs, the inventors of the present application have formed an evaluation ring oscillator composed of the MOSFET in the semiconductor device LSI as shown in FIG. Then, it was examined that the oscillation signal A was taken out and measured by a frequency counter. That is, as shown in the waveform diagram of FIG. 6, the oscillation signal A of the ring oscillator is taken out as an external signal B, and measured by a frequency counter to determine the frequency, that is, the gate delay time per stage of the ring oscillator. It is. Such an AC characteristic evaluation method has a problem that it takes time to prepare a frequency counter outside the chip and to read out the result of the frequency counter.
本発明の目的は、簡単で効率的にAC特性評価が可能な半導体装置を提供することにある。この発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。 An object of the present invention is to provide a semiconductor device capable of simple and efficient AC characteristic evaluation. The above and other objects and novel features of the present invention will be apparent from the description of this specification and the accompanying drawings.
本願における実施例の1つは下記の通りである。搭載される内部回路を構成するMOSFETと同一の製造工程で形成されたMOSFET素子を用いて構成されたリングオシレータと外部端子から供給されるタイミング信号により上記リングオシレータの発振信号を計数の開始と停止を行う周波数カウンタを形成する。評価時に出力回路により上記周波数カウンタの計数出力をさせる。他の1つの実施例は、制御判定回路を設けて、上記周波数カウンタの制御と、その計数出力が許容値内にあるか判定して判定結果を出力させる。更に他の1つの実施例は、上記タイミング信号として、複数のリングオシレータのそれぞれに対応して上記周波数カウンタの計数値が最大計数値内に収まるように異なる時間に設定する。 One embodiment in the present application is as follows. Start and stop counting of the oscillation signal of the ring oscillator by the timing signal supplied from the ring oscillator and external terminal configured using the MOSFET element formed by the same manufacturing process as the MOSFET constituting the mounted internal circuit A frequency counter is formed. At the time of evaluation, the output circuit counts the frequency counter. In another embodiment, a control determination circuit is provided to control the frequency counter and determine whether the count output is within an allowable value and output the determination result. In still another embodiment, the timing signal is set at a different time so that the count value of the frequency counter falls within the maximum count value corresponding to each of the plurality of ring oscillators.
カウント出力又は判定結果を得るだけであるので簡単で効率的にAC特性評価が可能となる。測定時間の制御により周波数カウンタの簡素化ができる。 Since only the count output or the determination result is obtained, the AC characteristic can be evaluated easily and efficiently. The frequency counter can be simplified by controlling the measurement time.
図1には、この発明に係る半導体装置の一実施例の概略ブロック図が示されている。半導体装置LSIは、半導体装置の開発設計に向けられている。本来の回路の他に同図に示したようにかかる本来の回路のAC評価を行うための評価用回路が設けられる。リングオシレータは、本来の回路を構成するMOSFETと同じ製造工程で形成されたMOSFETで構成される。タイミング制御回路は、外部端子STMから供給されたタイミング信号Bに対応してリングオシレータの発振信号Aを周波数カウンタの入力信号Cとして伝える。上記周波数カウンタの出力信号は、結果レジスタに格納される。この結果レジスタの出力信号Dが出力端子ROUTから出力される。外部端子RSTは、上記周波数カウンタ及び結果レジスタをリセットするために設けられる。 FIG. 1 is a schematic block diagram showing an embodiment of a semiconductor device according to the present invention. The semiconductor device LSI is directed to development and design of a semiconductor device. In addition to the original circuit, an evaluation circuit for performing AC evaluation of the original circuit is provided as shown in FIG. The ring oscillator is composed of a MOSFET formed in the same manufacturing process as the MOSFET constituting the original circuit. The timing control circuit transmits the oscillation signal A of the ring oscillator as the input signal C of the frequency counter in response to the timing signal B supplied from the external terminal STM. The output signal of the frequency counter is stored in the result register. As a result, the output signal D of the register is output from the output terminal ROUT. The external terminal RST is provided for resetting the frequency counter and the result register.
図2には、図1の半導体装置のAC評価動作のタイミング図が示されている。リングオシレータは、半導体装置に電源電圧が供給された状態で発振動作を行い、発振信号Aを形成している。外部端子RSTにより周波数カウンタ及び結果レジスタはリセットされている。外部端子STMから供給されたタイミング信号Bがハイレベルの有効レベルにされると、発振信号Aに対応したパルスCが周波数カウンタに入力されて、計数動作が開始される。上記外部端子STMから供給されたタイミング信号Bがロウレベルになると、タイミング制御回路は上記発振信号Aの周波数カウンタへの入力を停止させる。これにより、入力信号Cはロウレベルに維持される。そして、タイミング制御回路は、結果レジスタを制御して上記周波数カウンタの計数値Dを保持させる。これにより、結果レジスタを通して出力端子ROUTには上記周波数カウンタの計数値D(d0〜d7)が出力されることになる。 FIG. 2 shows a timing chart of the AC evaluation operation of the semiconductor device of FIG. The ring oscillator performs an oscillating operation in a state where a power supply voltage is supplied to the semiconductor device, and forms an oscillation signal A. The frequency counter and the result register are reset by the external terminal RST. When the timing signal B supplied from the external terminal STM is set to a high level, the pulse C corresponding to the oscillation signal A is input to the frequency counter, and the counting operation is started. When the timing signal B supplied from the external terminal STM becomes low level, the timing control circuit stops the input of the oscillation signal A to the frequency counter. As a result, the input signal C is maintained at a low level. The timing control circuit controls the result register to hold the count value D of the frequency counter. As a result, the count value D (d0 to d7) of the frequency counter is output to the output terminal ROUT through the result register.
この実施例では、上記のように半導体装置内部に周波数カウンタを内蔵しており、外部からは上記タイミング信号Bや周波数カウンタ、結果レジスタをリセットさせるためのリセット信号を入力するだけでよく、上記タイミング信号Bのロウレベルに対応して測定結果が自動的に出力されるから、半導体装置のAC評価のためにチップ外部に周波数カウンタを用意したり、周波数カウンタの結果を読み出したりするために時間を省略でき、簡単で効率的にAC特性評価が可能となる。このようなAC評価回路は、前記のような半導体装置の開発設計のための試作品の他に、量産品においても形成しておいて、その性能試験のために用いるようにすることもできる。 In this embodiment, the frequency counter is built in the semiconductor device as described above, and it is only necessary to input the timing signal B, the frequency counter, and the reset signal for resetting the result register from the outside. Since the measurement result is automatically output corresponding to the low level of the signal B, time is saved for preparing a frequency counter outside the chip for AC evaluation of the semiconductor device and reading the result of the frequency counter. It is possible to easily and efficiently evaluate the AC characteristics. Such an AC evaluation circuit can be formed in a mass-produced product in addition to the prototype for the development and design of the semiconductor device as described above, and can be used for the performance test.
図3には、この発明に係る半導体装置の一実施例の概略ブロック図が示されている。この実施例は、上記周波数カウンタの内部がより詳細に説明されている。この実施例では、評価対象回路1〜Nに対応した複数のリングオシレータブロックが設けられる。例えば、評価対象回路1は、半導体装置LSIの入出力回路に用いられる比較的高耐圧MOSFETで構成されたリングオシレータである。評価対象回路Nは、内部の論理回路を構成する低電圧で動作するMOSFETで構成されたリングオシレータである。他にも、電源電圧以上の昇圧電圧を形成するチャージポンプや、かかる昇圧電圧で動作する内部回路が存在するなら、それに対応した高耐圧MOSFETで構成されたリングオシレータが設けられる。例えば、ダイナミック型RAMを内蔵するシステムLSIのような半導体装置では、ダイナミック型メモリセルのアドレス選択用MOSFETで構成されるリングオシレータが設けられる。このように半導体装置LSIに搭載され、AC特性評価対象回路に対応した複数のリングオシレータが設けられる。
FIG. 3 is a schematic block diagram showing an embodiment of the semiconductor device according to the present invention. In this embodiment, the inside of the frequency counter is described in more detail. In this embodiment, a plurality of ring oscillator blocks corresponding to the
上記リングオシレータは、その1つが選択回路により選択されて同期回路に入力される。外部端子STMから入力されるタイミング信号は、入出力回路I/Oを通して内部に取り込まれ、上記同期回路に入力される。また、外部端子PC〔0〕は、リセット入力用として用いられ、同様に入出力回路I/Oを通して内部に取り込まれ、上記同期回路及び同期式周波数カウンタにリセット信号として伝えられる。同期回路は、外部端子STMから入力されたタイミング信号が、上記選択回路を通して伝えられるリングオシレータの発振信号との同期化を図るものである。つまり、同期回路は、リングオシレータの発振信号に対して非同期で入力されるタイミング信号STMを、上記発振信号に同期化したクロック信号CLKを生成して、同期式周波数カウンタに供給する。同期式周波数カンウタは、特に制限されないが、14ビットのカウンタから構成される。 One of the ring oscillators is selected by the selection circuit and input to the synchronization circuit. A timing signal input from the external terminal STM is taken in through the input / output circuit I / O and input to the synchronization circuit. The external terminal PC [0] is used for reset input, is similarly taken in through the input / output circuit I / O, and is transmitted as a reset signal to the synchronous circuit and the synchronous frequency counter. The synchronization circuit synchronizes the timing signal input from the external terminal STM with the oscillation signal of the ring oscillator transmitted through the selection circuit. That is, the synchronization circuit generates a clock signal CLK in which the timing signal STM input asynchronously with the oscillation signal of the ring oscillator is synchronized with the oscillation signal, and supplies the clock signal CLK to the synchronous frequency counter. The synchronous frequency counter is not particularly limited, but includes a 14-bit counter.
この実施例の同期式周波数カウンタは、オーバーフロー信号OFをタイミング制御回路に伝える。タイミング制御回路は、オーバーフロー信号OFを検知すると、取り込み信号SETを形成しない。これにより、結果レジスタはリセットのままとなり、不良出力を行うことになる。例えば、リングオシレータの発振周波数が適正値より高くて、上記同期式周波数カウンタがオーバーフローを生じても、上記信号OFがないと、カウンタが1周りした計数値を計数値として出力してしまうという誤動作が生じる。上記オーバーフロー信号OFの有無を検知して結果レジスタを制御することにより、このような誤動作を防止できる。 The synchronous frequency counter of this embodiment transmits an overflow signal OF to the timing control circuit. When the timing control circuit detects the overflow signal OF, it does not form the capture signal SET. As a result, the result register remains reset, and a defective output is performed. For example, even if the oscillation frequency of the ring oscillator is higher than an appropriate value and the synchronous frequency counter overflows, if the signal OF does not exist, the counter outputs a count value that is rotated by 1 as a count value. Occurs. Such malfunction can be prevented by detecting the presence or absence of the overflow signal OF and controlling the result register.
外部端子STMから入力されるタイミング信号が一定期間(基準時間)だけハイレベルにされて、その間の同期式周波数カウンタにより選択回路で選択されたリングオシレータの発振信号が計数される。タイミング制御回路は、上記タイミング信号STM及び同期回路を通したリングオシレータのパルスを用いて、上記計数動作の終了とともに結果レジスタに制御信号SETを供給する。結果レジスタは、14ビットからなる計数出力を取り込み保持する。そして、結果レジスタの計数値は、入出力回路を通して外部端子PQ〔17:4〕から出力される。上記選択回路を順次に切り替えて、評価対象回路1〜Nのそれぞれについて、順次に評価出力を得ることができる。
The timing signal input from the external terminal STM is set to the high level for a certain period (reference time), and the oscillation signal of the ring oscillator selected by the selection circuit is counted by the synchronous frequency counter during that period. The timing control circuit supplies the control signal SET to the result register at the end of the counting operation, using the timing signal STM and the pulse of the ring oscillator that has passed through the synchronization circuit. The result register captures and holds a 14-bit count output. The count value of the result register is output from the external terminal PQ [17: 4] through the input / output circuit. By sequentially switching the selection circuits, it is possible to sequentially obtain evaluation outputs for each of the
特に制限されないが、同図の実施例では、選択回路を通したリングオシレータの発振信号を外部端子PQ〔0〕から出力できるようにしている。例えば、周波数カウンタ等のような内部回路に不良があったときに測定不能なってしまうのでそれを出力させて外部での周波数測定を可能にするものである。上記選択回路の選択動作のために、外部端子から選択信号を供給するものであってもよいし、結果レジスタからの出力動作による端子PQ〔17:4〕は一時的にしか使用されないから、出力動作を行わない期間を利用して端子PQ〔17:4〕の入力機能を利用して選択信号を入力する。例えば、テストモードにしたときにリングオシレータが発振できるようにすれば、常時リングオシレータが発振することによる無駄な消費電流を削減できる。 Although not particularly limited, in the embodiment shown in the figure, the oscillation signal of the ring oscillator through the selection circuit can be output from the external terminal PQ [0]. For example, when there is a defect in an internal circuit such as a frequency counter, measurement becomes impossible, and this is output to enable external frequency measurement. For the selection operation of the selection circuit, a selection signal may be supplied from an external terminal, and the terminal PQ [17: 4] due to the output operation from the result register is used only temporarily. A selection signal is input using the input function of the terminal PQ [17: 4] using a period during which no operation is performed. For example, if the ring oscillator can oscillate when the test mode is set, useless current consumption due to the oscillation of the ring oscillator can be reduced.
上記AC評価動作は、半導体装置の本来の回路動作が行われていときに行われる。したがって、入出力回路I/Oは、本来回路の入出力回路を併用することができる。特定テスト端子やテストコマンドを設けてテストモードにすると、正規回路に使用される入出力回路I/Oの一部が、上記のようなAC評価用の外部端子として利用できるようにすれば、外部端子や入出力回路の簡素化が可能になる。 The AC evaluation operation is performed when the original circuit operation of the semiconductor device is being performed. Therefore, the input / output circuit I / O can be used together with the input / output circuit of the original circuit. When a specific test terminal and a test command are provided and the test mode is set, if a part of the input / output circuit I / O used for the regular circuit can be used as the external terminal for AC evaluation as described above, Terminals and input / output circuits can be simplified.
前記のように評価対象回路1〜Nが多種であるときには、それぞれのリングオシレータでの発振周波数の幅が広くなる。したがって、固定的な時間を基準時間として上記外部端子STMからタイミング信号を供給すると、上記発振周波数の幅をカバーできるように同期式周波数カウンタのビット数を最高周波数に対応して設定する必要がある。この結果、同期式周波数カウンタのビット数の増大が免れない。上記外部端子STMからタイミング信号により測定時間を制御する構成は、外部から任意の時間設定ができる。したがって、周波数が高いリングオシレータの測定には上記上記外部端子STMからタイミング信号により測定時間を短くし、ビット数の小さな同期式周波数カウンタでの測定を可能する。このように、評価対象回路の周波数に対応して、上記測定時間を設定する評価方法は、半導体装置に設けられる周波数カンウタの回路規模を小さくすることができる。
As described above, when the
図4には、この発明に係る半導体装置の他の一実施例の概略ブロック図が示されている。この実施例は、出力動作のための結果レジスタが省略されて制御判定回路が設けられる。制御判定回路には、上記結果レジスタと同等のデータ保持用のレジスタを有し、同期式カウンタの計数出力を保持し、それが期待値内に存在するか否かの判定を行う。この判定のためにオーバーフロー信号OFが参照される。そして、その判定結果がOVFあるいはVLDとして出力端子PQ〔2〕とPQ(3〕から出力される。OVFと不良を意味し、VLDは良品を意味する。上記のように複数のリングオシレータがあるときには、それぞれの選択動作に対応して上記判定出力OVF,VLDが出力される。他の構成は、前記図3の実施例と同様である。 FIG. 4 is a schematic block diagram showing another embodiment of the semiconductor device according to the present invention. In this embodiment, a result determination register for output operation is omitted and a control determination circuit is provided. The control determination circuit has a data holding register equivalent to the result register, holds the count output of the synchronous counter, and determines whether or not it is within the expected value. For this determination, the overflow signal OF is referred to. The determination result is output as OVF or VLD from the output terminals PQ [2] and PQ (3), which means OVF and failure, and VLD means a non-defective product.There are a plurality of ring oscillators as described above. In some cases, the determination outputs OVF and VLD are output corresponding to each selection operation, and the other configurations are the same as those in the embodiment of FIG.
上記判定出力は、1つの端子からGO(良)/NOG(不良)を出力させるようにするものであってもよい。あるいは、前記図3の実施例のような出力のための結果レジスタを設けて、周波数測定結果も合わせて出力させるようにするものであってもよい。 The determination output may output GO (good) / NOG (bad) from one terminal. Alternatively, a result register for output as in the embodiment of FIG. 3 may be provided to output the frequency measurement result together.
以上本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能である。例えば、リングオシレータは、奇数段のインバータ回路を用いて構成するもの他、2入力の論理ゲートを用いて、一方の端子を共通化して制御端子として用い、評価時に論理ゲートのゲートを開くようにして実質的にインバータ回路として動作させるものであってもよい。この場合には、評価時に上記制御端子に活性レベルを供給し、それ以外には論理ゲート回路のゲートを閉じてしまうようにして発振動作を行わせないようにすることができる。周波数カウンタやタイミング制御回路及び制御判定回路等の具体的構成は、前記のような動作を行うものであれば何であってもよい。この発明は、MOSFETで構成され半導体装置の開発設計及び量産品とその評価方法に広く利用できる。 Although the invention made by the inventor has been specifically described based on the above embodiment, the present invention is not limited to the above embodiment, and various modifications can be made without departing from the scope of the invention. For example, a ring oscillator is configured by using an odd number of stages of inverter circuits, and using a 2-input logic gate, one terminal is used as a control terminal, and the gate of the logic gate is opened at the time of evaluation. In other words, it may be substantially operated as an inverter circuit. In this case, it is possible to prevent the oscillation operation from being performed by supplying an active level to the control terminal at the time of evaluation and closing the gate of the logic gate circuit otherwise. Specific configurations of the frequency counter, the timing control circuit, the control determination circuit, and the like may be anything as long as they perform the operations described above. The present invention can be widely used for development design of semiconductor devices, mass-produced products, and evaluation methods thereof, which are composed of MOSFETs.
STM,RST,ROUT…外部端子、A〜D…信号、OF…オーバーフロー信号、SET…取り込み信号、LSI…半導体装置、 STM, RST, ROUT ... external terminals, A to D ... signal, OF ... overflow signal, SET ... capture signal, LSI ... semiconductor device,
Claims (5)
外部端子から供給されるタイミング信号により上記リングオシレータの発振信号を計数の開始と停止を行う周波数カウンタと、
上記周波数カウンタの計数出力をさせる出力回路とを有する半導体装置。 A ring oscillator configured using a MOSFET element formed in the same manufacturing process as the MOSFET constituting the mounted internal circuit;
A frequency counter that starts and stops counting the oscillation signal of the ring oscillator by a timing signal supplied from an external terminal;
A semiconductor device having an output circuit for outputting a count of the frequency counter;
上記搭載される内部回路は、互いに特性の異なる複数種類のMOSFETにより構成されるものであり、
上記リングオシレータは、複数種類のMOSFETに対応して複数のリングオシレータからなり、
上記複数のリングオシレータの発振信号を選択する選択回路を更に備え、
上記周波数カウンタは、上記選択回路を通した1つの発振信号の計数動作を行う半導体装置。 In claim 1,
The mounted internal circuit is composed of a plurality of types of MOSFETs having different characteristics from each other,
The ring oscillator includes a plurality of ring oscillators corresponding to a plurality of types of MOSFETs,
A selection circuit for selecting an oscillation signal of the plurality of ring oscillators;
The frequency counter is a semiconductor device that counts one oscillation signal through the selection circuit.
外部端子から供給されるタイミング信号により上記リングオシレータの発振信号を計数の開始と停止を行う周波数カウンタと、
上記タイミング信号に対応して上記周波数カウンタの制御と、その計数出力が許容値内にあるか判定して判定結果を出力させる制御判定回路とを有する半導体装置。 A ring oscillator configured using a MOSFET element formed in the same manufacturing process as the MOSFET constituting the mounted internal circuit;
A frequency counter that starts and stops counting the oscillation signal of the ring oscillator by a timing signal supplied from an external terminal;
A semiconductor device comprising: control of the frequency counter corresponding to the timing signal; and a control determination circuit for determining whether the count output is within an allowable value and outputting a determination result.
上記搭載される内部回路は、互いに特性の異なる複数種類のMOSFETにより構成されるものであり、
上記リングオシレータは、複数種類のMOSFETに対応して複数のリングオシレータからなり、
上記複数のリングオシレータの発振信号を選択する選択回路を更に備え、
上記周波数カウンタは、上記選択回路を通した1つの発振信号の計数動作を行う半導体装置。 In claim 3,
The mounted internal circuit is composed of a plurality of types of MOSFETs having different characteristics from each other,
The ring oscillator includes a plurality of ring oscillators corresponding to a plurality of types of MOSFETs,
A selection circuit for selecting an oscillation signal of the plurality of ring oscillators;
The frequency counter is a semiconductor device that counts one oscillation signal through the selection circuit.
上記複数のリングオシレータの発振信号を選択する選択回路と、
外部端子から供給されるタイミング信号により選択された1つのリングオシレータの発振信号を計数の開始と停止を行う周波数カウンタとを有し、
上記タイミング信号は、複数のリングオシレータのそれぞれに対応して上記周波数カウンタの計数値が最大計数値内に収まるように異なる時間に設定される半導体装置の評価方法。 A plurality of ring oscillators having an internal circuit composed of a plurality of types of MOSFETs having different characteristics from each other, and configured using MOSFET elements formed in the same manufacturing process as the plurality of types of MOSFETs;
A selection circuit for selecting the oscillation signals of the plurality of ring oscillators;
A frequency counter that starts and stops counting of an oscillation signal of one ring oscillator selected by a timing signal supplied from an external terminal;
The method for evaluating a semiconductor device, wherein the timing signal is set at different times so that the count value of the frequency counter falls within the maximum count value corresponding to each of the plurality of ring oscillators.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111576A JP2008267988A (en) | 2007-04-20 | 2007-04-20 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007111576A JP2008267988A (en) | 2007-04-20 | 2007-04-20 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008267988A true JP2008267988A (en) | 2008-11-06 |
Family
ID=40047690
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007111576A Pending JP2008267988A (en) | 2007-04-20 | 2007-04-20 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008267988A (en) |
-
2007
- 2007-04-20 JP JP2007111576A patent/JP2008267988A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7421364B2 (en) | Integrated circuit device having a test circuit to measure AC characteristics of internal memory macro | |
JP5058503B2 (en) | Electronic circuit provided with scan test circuit, integrated circuit, and power consumption reduction method used in integrated circuit | |
US7400160B2 (en) | Semiconductor integrated circuit device, measurement method therefore and measurement system for measuring AC characteristics thereof | |
US20090300448A1 (en) | Scan flip-flop device | |
JP2008141013A (en) | Semiconductor device | |
JP4343073B2 (en) | Semiconductor device | |
JP4491002B2 (en) | Semiconductor integrated circuit device | |
JP4367225B2 (en) | Semiconductor integrated circuit | |
JP2007240414A (en) | Semiconductor integrated circuit, and design system therefor | |
KR20010051129A (en) | Delay locked loop, synchronizing method for the same and semiconductor device equipped with the same | |
JP2007322235A (en) | Clocking circuit | |
US7358718B2 (en) | Semiconductor device and electronics device | |
JP2010171793A (en) | Semiconductor device | |
US7627839B1 (en) | Process corner indicator and estimation circuit | |
JP2009192461A (en) | Semiconductor integrated circuit device | |
US9404964B2 (en) | Semiconductor integrated circuit | |
JP2003316566A (en) | Pipeline processor | |
US20080211551A1 (en) | Semiconductor memory device | |
US9882564B1 (en) | In line critical path delay measurement for accurate timing indication for a first fail mechanism | |
JP2008267988A (en) | Semiconductor device | |
JP2006332919A (en) | Semiconductor integrated circuit | |
JP2011066317A (en) | Semiconductor device | |
JP5734615B2 (en) | Inspection apparatus and method | |
US6145087A (en) | Semiconductor integrated device | |
WO2009139101A1 (en) | Electronic equipment system and semiconductor integrated circuit controller |