JP2008262590A - Interface circuit and information processor using the same - Google Patents
Interface circuit and information processor using the same Download PDFInfo
- Publication number
- JP2008262590A JP2008262590A JP2008161456A JP2008161456A JP2008262590A JP 2008262590 A JP2008262590 A JP 2008262590A JP 2008161456 A JP2008161456 A JP 2008161456A JP 2008161456 A JP2008161456 A JP 2008161456A JP 2008262590 A JP2008262590 A JP 2008262590A
- Authority
- JP
- Japan
- Prior art keywords
- interface circuit
- circuit unit
- signal
- interface
- driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electronic Switches (AREA)
Abstract
Description
本発明はインタフェース回路及びそれを用いた情報処理装置に係り、特に、IR(Infrared;赤外線)インタフェース回路及びシリアルインタフェース回路が搭載されたインタフェース回路及びそれを用いた情報処理装置に関する。 The present invention relates to an interface circuit and an information processing apparatus using the interface circuit, and more particularly to an interface circuit equipped with an IR (Infrared) interface circuit and a serial interface circuit, and an information processing apparatus using the interface circuit.
近年、コンピュータシステム及び電子機器の発展に伴って、複数の装置間でのデータ通信が頻繁に行われるようになってきており、ケーブル等の接続が不要な赤外線を使用した通信機能が要求されている。データの通信を行う場合、製造メーカによらず、いろいろなメーカの機器と通信できることが望ましい。このため、IrDA(Infrared
DataAssociation)により赤外線を使用した通信機能に関する規定が制定されている。
In recent years, with the development of computer systems and electronic devices, data communication between a plurality of devices has been frequently performed, and a communication function using infrared rays that does not require connection of a cable or the like is required. Yes. When performing data communication, it is desirable to be able to communicate with devices of various manufacturers regardless of the manufacturer. For this reason, IrDA (Infrared
Data Association) establishes regulations regarding communication functions using infrared rays.
一方、コンピュータシステムや電子機器などは各種インタフェースに対応できるようにシリアルインタフェース回路及びIrDAインタフェース回路を予め搭載しておき、切り替えて使用できる構成とされていた。 On the other hand, a serial interface circuit and an IrDA interface circuit are mounted in advance so as to be compatible with various interfaces in computer systems, electronic devices, and the like, and can be switched and used.
図10に従来のパーソナルコンピュータのブロック構成図を示す。従来のパーソナルコンピュータ1はIrDAに準拠したインタフェースを有するもので、データを処理するCPU2、CPU2と外部機器との接続を行うための信号変換を行うI/Oコントローラ3、I/Oコントローラ3から出力される送信信号から直流成分を除去する直流成分除去回路4、直流成分除去回路4で直流成分が除去された送信信号に応じて赤外線を発光させるIRドライバ5、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路6より構成される。
FIG. 10 shows a block diagram of a conventional personal computer. The conventional
I/Oコントローラ3はCPU2との接続を行うCPUインタフェース回路部3a、IRドライバ5を駆動するための送信信号を生成するIRインタフェース回路部3b、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部3c、IRインタフェース回路3b又はシリアルインタフェース回路3cを選択するためスイッチ3d、CPUインタフェース回路3aからの指示に応じてスイッチ3dを切り替えるインタフェース選択回路部3eより構成される。
The I /
図11に従来の一例の動作波形図を示す。図11(A)は電源、(B)はリセット信号、(C)はI/Oコントローラ3の出力送信信号TxD1 、(D)はインタフェース選択回路部3eのインタフェース切換信号、(E)は直流成分除去回路4の出力送信信号TxD2 の動作波形図を示す。
FIG. 11 shows an operation waveform diagram of a conventional example. 11A is a power supply, FIG. 11B is a reset signal, FIG. 11C is an output transmission signal TxD 1 of the I /
時刻t1 でパーソナルコンピュータ1に電源が投入されると、システムリセット回路8は所定の時間T1 遅延した時刻t2 でリセット信号を出力する。CPU2は時刻t2 でシステムリセット回路8からリセット信号が供給されると、起動ソフトウェアを実行する。
When the
システムリセット回路8からのリセット信号はI/Oコントローラ3のインタフェース選択回路部3eにも供給され、シリアルインタフェース回路部3cを選択させる。インタフェース選択回路部3eはインタフェース選択回路部3eからの選択信号に応じてスイッチ3dを接点bに切換え、シリアルインタフェース回路部3cを選択する。シリアルインタフェース回路部3は通常ハイレベルを出力するような規格とされているため、図11(C)に示すように時刻t2 でI/Oコントローラ3の出力駆動信号はハイレベルになる。時刻t3
でCPU2の起動ソフトウェアが終了すると、CPU2はCPUインタフェース回路3aにソフトウェアにより設定されたIRインタフェース回路部3bを選択する命令を供給する。
The reset signal from the system reset circuit 8 is also supplied to the interface selection circuit unit 3e of the I /
When the startup software of the
CPUインタフェース回路3aはCPU2からの選択命令に応じてインタフェース選択回路部3eにIRインタフェース回路部3bを選択する命令を発行する。インタフェース選択回路部3eはCPUインタフェース回路部3aからの選択命令に応じてスイッチ3dを接点aに切換え、IRインタフェース回路部3bを選択する。
The CPU interface circuit 3a issues a command for selecting the IR
IRインタフェース回路部3bはCPU2からCPUインタフェース回路3aを介して供給されるデータからIrDAによる規格によりIRドライバ5の赤外線発光素子を連続して発光状態しない駆動信号を生成し、直流成分除去回路4を介してIRドライバ5に供給する。
The IR
CPU2はその起動時に起動ソフトウェアにより時刻t2 〜t3 の間の時間T2 ではシリアルインタフェース回路部3cが選択される。シリアルインタフェース回路部3cはRS232Cの規格上通常状態ではハイレベルを出力する構成とされており、時間T2 では送信信号TxD2 は連続してハイレベルとされる。 CPU2 is time T 2 in the serial interface circuit 3c between times t 2 ~t 3 is selected by the activation software when it starts. Serial interface circuit 3c is a standard on the normal state of the RS232C are configured to output a high level, the transmission signal TxD 2 at time T 2 are set to the high level sequentially.
一方、IRドライバ5は規格上I/Oコントローラ3の出力駆動信号がハイレベルで赤外線発光素子が発光するように設計されているため、このままでは、時刻t1 〜時刻t2 ではIRドライバ5に内蔵された発光素子が発光し続ける。このため、発光素子の寿命が低下や破損につながるため、発光素子が連続して発光し続けないようにするため、直流成分除去回路4がIRドライバ5の入力側に設けられていた。
On the other hand,
直流成分除去回路4は微分回路等よりなり、図11(C)に示される送信信号TxD1 の立ち上がり及び立ち下がり応答して直流成分が連続しないようにする。直流成分除去回路4を設けると、図11(E)に示すように送信信号が歪んでしまい、IRドライバに供給すべき電流値を満足できなかった。
The DC
この直流成分除去回路を除去するために、出力信号が連続して一定値にならないようにすることが望まれている。 In order to remove the DC component removal circuit, it is desired that the output signal does not continuously become a constant value.
本発明は上記の点に鑑みてなされたもので、出力信号が連続してハイになる信号とすることなく出力できるインタフェース回路及びそれを用いた情報処理装置を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide an interface circuit that can output an output signal without making the signal continuously high, and an information processing apparatus using the interface circuit.
本発明のインタフェース回路は、出力端子と、光ドライバを駆動するための光駆動信号を生成する光インタフェース回路部と、シリアル出力ドライバを駆動するためのシリアル駆動信号を生成するシリアルインタフェース回路部と、前記光インタフェース回路部又は前記シリアルインタフェース回路部を選択するインタフェース選択回路と、前記光インタフェース回路部及び前記シリアルインタフェース回路部と前記出力端子との間に設けられ、リセット時にオフとなるスイッチ回路とを有する。 The interface circuit of the present invention includes an output terminal, an optical interface circuit unit that generates an optical drive signal for driving the optical driver, a serial interface circuit unit that generates a serial drive signal for driving the serial output driver, An interface selection circuit that selects the optical interface circuit unit or the serial interface circuit unit; and a switch circuit that is provided between the optical interface circuit unit and the serial interface circuit unit and the output terminal and is turned off at the time of reset. Have.
本発明によれば、リセットされたときには、スイッチ回路によりシリアルインタフェース回路部の出力が出力端子に供給されることがないため、出力端子に接続される光ドライバなどをインタフェースとして選択した場合に光ドライバに連続的なハイレベル信号が供給されることがなくなり、したがって、出力端子に接続される光ドライバに内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。 According to the present invention, when reset, the output of the serial interface circuit unit is not supplied to the output terminal by the switch circuit. Therefore, when the optical driver connected to the output terminal is selected as the interface, the optical driver Therefore, a continuous high-level signal is not supplied to the light-emitting diode, so that the light-emitting diode built in the optical driver connected to the output terminal does not emit light longer than necessary and the life of the light-emitting diode is extended. Can do.
上述の如く、本発明によれば、リセット時はシリアルインタフェース回路部からの信号は反転して出力され、リセット終了時は光インタフェース回路部からの信号を非反転状態で出力できるため、出力信号が連続してハイになる信号とすることなく出力できる等の特長を有する。 As described above, according to the present invention, the signal from the serial interface circuit unit is inverted and output at the time of reset, and the signal from the optical interface circuit unit can be output in a non-inverted state at the end of the reset. It has the feature of being able to output without making it a signal that goes high continuously.
図1に本発明の第1実施例のブロック構成図を示す。本実施例では本発明のインタフェース回路をIrDAに準拠したインタフェースを有するパーソナルコンピュータに搭載した場合について説明する。 FIG. 1 shows a block diagram of a first embodiment of the present invention. In this embodiment, the case where the interface circuit of the present invention is mounted on a personal computer having an interface compliant with IrDA will be described.
本実施例のパーソナルコンピュータ11はデータを処理するCPU12、CPU12と外部機器との接続を行うための信号変換を行うI/Oコントローラ13、I/Oコントローラ13と接続され、CPU12にからの命令により使用するインタフェースを決定するインタフェース決定回路14、I/Oコントローラ13から出力される送信信号に応じて赤外線を発光させるIRドライバ15、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路16より構成される。
The personal computer 11 of this embodiment is connected to a
I/Oコントローラ13は1チップのICであり、CPU12との接続を行うCPUインタフェース回路部13a、IRドライバ15を駆動するための送信信号を生成するIRインタフェース回路部13b、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部13c、IRインタフェース回路部13b又はシリアルインタフェース回路部13cを選択するためスイッチ13d、CPUインタフェース回路部13aからの指示に応じてスイッチ13dを切り替えるインタフェース選択回路部13eより構成される。
The I / O controller 13 is a one-chip IC, and is used to drive a CPU interface circuit unit 13a that connects to the
I/Oコントローラ13には新たにインタフェース選択回路部13eを制御するための外部制御端子TC を設け、外部制御端子TC に供給されるインタフェース決定信号により内部のIRインタフェース回路部13b又はシリアルインタフェース回路部13cのいずれかを選択することができる構成とされている。I/Oコントローラ13に新たに設定された外部制御端子TC にはインタフェース決定回路14の出力信号が供給される。
I / O controller 13 is newly provided external control terminal T C for controlling the interface
インタフェース決定回路14はCPU12と接続されており、CPU12から供給される選択命令に応じてIRインタフェース回路部13b又はシリアルインタフェース回路部13cを選択するための決定信号を生成し、I/Oコントローラ13の外部制御端子TC に供給する。
The interface determination circuit 14 is connected to the
図2に本発明の第1実施例の動作フローチャートを示す。電源が投入されると、システムリセット回路16がこれを検出し、CPU12及びI/Oコントローラ13、インタフェース決定回路14にリセット信号を供給する。CPU12はシステムリセット回路16からリセット信号を受けると、リセットされ、プログラムをスタートする(ステップS1−1、S1−2、S1−3)。
FIG. 2 shows an operation flowchart of the first embodiment of the present invention. When the power is turned on, the
インタフェース決定回路14はシステムリセット回路16から供給されるリセット信号を受けると、予め設定されたインタフェース回路を選択する選択フラグをオンして、IRインタフェース回路部13bを選択する決定信号をI/Oコントローラ13の外部制御端子TC に供給する。
When the interface determination circuit 14 receives the reset signal supplied from the
I/Oコントローラ13のインタフェース選択回路部13eはインタフェース決定回路14から外部制御端子TC を介して供給されたIRインタフェース回路部13bを選択する決定信号に応じてスイッチ13dを接点bに切り替える選択信号を生成し、スイッチ13dに供給する。スイッチ13dはインタフェース選択回路部13eから供給される接点bに切り替える選択信号に応じて接点bに切り替えられ、CPUインタフェース回路部13aをIRインタフェース回路部13bに接続する(ステップS1−4)。
I / O
本実施例によれば、電源投入時等のI/Oコントローラ13がリセットされても、インタフェースの選択は外部制御端子TC に供給される信号によって決定されるため、リセット動作によりシリアルインタフェース回路部13cが選択されることがなくなる。このため、IRドライバ15に連続的なハイレベル信号を供給することがなくなり、したがって、IRドライバ15に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。
According to this embodiment, since the I / O controller 13 such as at power-on be reset, the choice of the interface is determined by the signal supplied to the external control terminal T C, the serial interface circuit by the
図3に本発明の第2実施例のブロック構成図を示す。本実施例のパーソナルコンピュータ21はデータを処理するCPU22、CPU22と外部機器との接続を行うための信号変換を行うI/Oコントローラ23、I/Oコントローラ23の出力端子TOUT に接続され、I/Oコントローラ23の出力信号を反転させる反転回路24、反転回路24により反転された送信信号に応じて赤外線を発光させるIRドライバ25、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路26より構成される。
FIG. 3 shows a block diagram of the second embodiment of the present invention. The
I/Oコントローラ23は1チップの半導体装置よりなり、CPU22との接続を行うCPUインタフェース回路部23a、IRドライバ25を駆動するための送信信号を生成するIRインタフェース回路部23b、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部23c、CPUインタフェース回路部23aとIRインタフェース回路部23b又はシリアルインタフェース回路部23cとの接続を切り替えるスイッチ23d、IRインタフェース回路部23b及びシリアルインタフェース回路部23cの出力信号の経路を切り替えるスイッチ23e、CPUインタフェース回路部13aからの指示に応じてスイッチ23d、23eを制御するインタフェース選択回路部23f、スイッチ23eの一方の経路に設けられ、出力信号を反転させる反転回路23gより構成される。
The I / O controller 23 is formed of a one-chip semiconductor device, and drives a CPU
I/Oコントローラ23のインタフェース選択回路部23fはCPUインタフェース回路部23aから供給される命令によりスイッチ23d、23eの接続接点を切り替える。CPUインタフェース回路部23aからIRインタフェース回路部23bを選択する命令が供給されたときにはスイッチ23d、23eの接点を接点b側に切り替え、シリアルインタフェース回路部23cを選択する命令が供給されたときにはスイッチ23d、23eの接点を接点a側に切り替える。
The interface
図4に本発明の第2実施例の動作フローチャートを示す。電源が投入されると、システムリセット回路26がこれを検出し、CPU22とI/Oコントローラ23にリセット信号を供給する。CPU22はシステムリセット回路16からリセット信号を受けると、リセットされ、プログラムをスタートする(ステップS2−1)。
FIG. 4 shows an operation flowchart of the second embodiment of the present invention. When the power is turned on, the system reset
I/Oコントローラ23もリセット信号を受け(ステップS2−2)、インタフェース選択回路部23fがシリアルインタフェース回路部23cを選択する信号を出力する。インタフェース選択回路部23fはリセット信号を受けるとスイッチ23d、23eの接点を接点a側に切り替える。スイッチ23dの接点が接点a側に切り替わるとシリアルインタフェース回路部23cの出力がスイッチ23eに供給される。このとき、シリアルインタフェース回路部23cは出力が通常ハイレベルに固定されるように設定されているため、ハイレベルとされる。
The I / O controller 23 also receives the reset signal (step S2-2), and the interface
シリアルインタフェース回路部23cの出力ハイレベル信号はスイッチ23eに供給され、接点aを介して反転回路23gを出力されることなくI/Oコントローラ23から出力される。I/Oコントローラ23から出力されたシリアルインタフェース回路部23cの出力ハイレベル信号は反転回路24によりローレベルに反転されて、IRドライバ25に供給される。
The output high level signal of the serial
また、リセットが終了すると、CPU22は予めプログラムに設定されたインタフェース、本実施例ではIRインタフェース回路部23bを選択する命令をI/Oコントローラ23に供給する(ステップS2−3、S2−4)。I/Oコントローラ23のCPUインタフェース回路部23aはCPU22からIRインタフェース回路部23bを選択する命令を受信すると、インタフェース選択回路部23fにスイッチ23d、23eを接点bに切り替える命令を発行する。インタフェース選択回路部23fはCPUインタフェース回路部23aからスイッチ23d、23eの接点を接点bに切り替える命令を受けると、スイッチ23d、23eの接点を接点bに切り替える。
When the reset is completed, the CPU 22 supplies the I / O controller 23 with an instruction for selecting an interface set in advance in the program, in this embodiment, the IR
スイッチ23dの接点が接点bに切り替わると、CPUインタフェース回路部23aとIRインタフェース回路部23bとが接続され、IRインタフェース回路部23bからIrDAに準拠したハイレベルが連続しない信号が出力される。IRインタフェース回路部23bの出力信号はスイッチ23eに供給される。
When the contact of the
スイッチ23eは接点が接点bに切り替わっているため、IRインタフェース回路部23bの出力信号は反転回路23gに供給され、反転される。反転回路23gで反転された信号は反転回路24を介してもとの状態に戻されて、IRドライバ25に供給される。このため、IRドライバ25にはIRインタフェース回路部23bの出力信号が供給される。
Since the contact of the switch 23e is switched to the contact b, the output signal of the IR
本実施例によれば、電源投入時等のI/Oコントローラ13がリセットされてたときに、リセット動作によりシリアルインタフェース回路部23cが選択されてもシリアルインタフェース回路部23cの出力ハイレベル信号はスイッチ23d、23eにより反転回路24を介してIRドライバ25に供給されるため、反転されローレベル信号として供給され、IRドライバ25に連続してハイレベルになる信号を供給することがなくなる。
According to the present embodiment, when the I / O controller 13 is reset at the time of power-on or the like, even if the serial
また、リセット後はスイッチ23d、23eによりIRインタフェース回路部23bが選択されIrDAに準拠したハイレベルが連続しない信号が反転回路23g、24を介してIRドライバ25に供給される。反転回路23g、24によりIRインタフェース回路部23bのIrDAに準拠した信号は反転されずにIRドライバ25に供給される。
After the reset, the IR
このように、IRドライバ25をインタフェースとして選択した場合にIRドライバ25に連続的なハイレベル信号を供給することがなくなり、したがって、IRドライバ25に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。 As described above, when the IR driver 25 is selected as an interface, a continuous high-level signal is not supplied to the IR driver 25. Therefore, a light emitting diode or the like built in the IR driver 25 emits light longer than necessary. Thus, the lifetime of the light emitting diode can be extended.
図5に本発明の第3実施例のブロック構成図を示す。本実施例のパーソナルコンピュータ31はデータを処理するCPU32、CPU32と外部機器との接続を行うための信号変換を行うI/Oコントローラ33、I/Oコントローラ33の出力端子TOUT に接続され、I/Oコントローラ33の出力信号のスイッチング制御するスイッチ回路34、CPU32からI/Oコントローラ33に供給される信号に応じてスイッチ回路34のスイッチング制御するインタフェース選択回路35、I/Oコントローラ33からスイッチ回路34を介して供給される信号に応じて赤外線を発光させるIRドライバ36、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2、I/Oコントローラ33、インタフェース選択回路35に供給するシステムリセット回路37より構成される。
FIG. 5 shows a block diagram of a third embodiment of the present invention. The personal computer 31 of this embodiment is connected to a
CPU32、I/Oコントローラ33、IRドライバ36、システムリセット回路37は従来と同じ構成であるため、その説明は省略する。スイッチ回路34はI/Oコントローラ33とIRドライバ36との間に設けられ、I/Oコントローラ33とIRドライバ36との接続をインタフェース選択回路35からの選択信号に応じてオン/オフする。
Since the
インタフェース選択回路35はI/Oコントローラ33にリセットがかかったときにスイッチ回路34をオフさせ、IRドライバ36が選択されたときにはスイッチ回路34をオンさせる。図6に本発明の第3実施例のインタフェース選択回路の動作フローチャートを示す。
The
電源が投入されると、システムリセット回路37がこれを検出し、CPU32、I/Oコントローラ33、インタフェース選択回路35にリセット信号を供給する。CPU32はシステムリセット回路37からリセット信号を受けると、リセットされ、プログラムをスタートする。
When the power is turned on, the system reset
インタフェース選択回路35はリセット信号を検出すると、スイッチ回路34をオフする(ステップS3−1、S3−2)。このとき、I/Oコントローラ33のインタフェース選択回路部33eはリセット信号を受けると、シリアルインタフェース回路部33cを選択するため、スイッチ33dの接点を接点a側に切り替える。スイッチ33dの接点が接点a側に切り替わるとI/Oコントローラ33からはシリアルインタフェース回路部33cの信号が出力される。このとき、シリアルインタフェース回路部33cは出力が通常ハイレベルに固定されるように設定されているため、ハイレベルとされる。
When the
インタフェース選択回路35はリセット信号を受けるとスイッチ回路34をオフし、I/Oコントローラ33のIRドライバ36が選択されると、スイッチ回路34をオンする(ステップS3−3、S3−4)。このため、I/Oコントローラ33の出力信号がIRドライバ36に供給される。
The
本実施例によれば、電源投入時等のI/Oコントローラ33がリセットされたときには、I/Oコントローラ33とIRドライバ36との接続が切断され、シリアルインタフェース回路部33cの出力がIRドライバ36に供給されることがないため、IRドライバ36をインタフェースとして選択した場合にIRドライバ36に連続的なハイレベル信号を供給することがなくなり、したがって、IRドライバ36に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。 According to the present embodiment, when the I / O controller 33 is reset at the time of power-on or the like, the connection between the I / O controller 33 and the IR driver 36 is disconnected, and the output of the serial interface circuit unit 33c is the IR driver 36. Therefore, when the IR driver 36 is selected as an interface, a continuous high level signal is not supplied to the IR driver 36. Therefore, a light emitting diode or the like built in the IR driver 36 is required. It is possible to extend the life of the light emitting diode without emitting light longer than that.
なお、スイッチ回路34は例えば、一般にHC125という型番のバッファ回路のICで構成し、ICの利得制御端子にインタフェース選択回路35を接続し、リセット時はローレベルの制御信号を供給し、リセットが終了した時点でハイレベルの制御信号を供給する構成とすることにより実現することもできる。
For example, the
図7に本発明の第4実施例の要部のブロック図を示す。本実施例のパーソナルコンピュータ41はIrDAに準拠したインタフェースを有するもので、データを処理するCPU42、CPU42と外部機器との接続を行うための信号変換を行うI/Oコントローラ43、I/Oコントローラ43から出力される送信信号に応じて赤外線を発光させるIRドライバ44、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路45、クロック信号を発生するクロック発生回路46より構成される。
FIG. 7 is a block diagram showing the main part of the fourth embodiment of the present invention. The personal computer 41 of this embodiment has an interface compliant with IrDA. The
本実施例はIRドライバ44、クロック発生回路46に特徴があり、その他の構成は従来の構成と同一であるため、その説明は省略する。図8に本発明の第4実施例のIRドライバのブロック構成図を示す。本実施例のIRドライバ44はI/Oコントローラ43から供給される送信信号を増幅するドライバ47、ドライバ47の出力信号に応じた赤外線を発生する発光ダイオード48、ドライバ47と発光ダイオード48との間に設けられ、ドライバ47からの信号の発光ダイオード48への供給を制御するスイッチ49、I/Oコントローラ43からの送信信号の立ち上がりによりカウントが開始され、クロック発生回路46からのクロック信号をカウントし、所定のカウント値になったときにスイッチ49をオフさせるカウンタ50より構成される。
The present embodiment is characterized by the
図9に本発明の第4実施例の動作波形図を示す。図9(A)はクロック発生回路46の出力クロック信号、(B)はI/Oコントローラ43の出力送信信号、(C)はカウンタ50の出力であるスイッチ制御信号、(D)は発光ダイオード48の点灯状態を示す。
FIG. 9 shows an operation waveform diagram of the fourth embodiment of the present invention. 9A is an output clock signal of the clock generation circuit 46, FIG. 9B is an output transmission signal of the I / O controller 43, FIG. 9C is a switch control signal that is an output of the
本実施例によれば、I/Oコントローラ43にリセットがかかり、シリアルインタフェース回路部43cからの信号がIRドライバ44に供給されると、カウンタ50がクロック発生回路46から供給されるクロックのカウントを開始する。カウンタ50の所定の桁をスイッチ制御信号としてスイッチ49に供給しておき、所定の値になったところで、スイッチ制御信号がハイレベルとなり、スイッチ49をオフさせる。このため、発光ダイオード48は送信信号のハイレベルの期間が所定の値となった後は消灯される。
According to this embodiment, when the I / O controller 43 is reset and the signal from the serial interface circuit unit 43c is supplied to the
したがって、本実施例によれば、ハイレベルが所定の時間以上となるとスイッチがオフして、発光ダイオード48への駆動信号の供給が停止されるため、発光ダイオード48が所定の時間以上発光することはない。
Therefore, according to this embodiment, when the high level exceeds a predetermined time, the switch is turned off and the supply of the drive signal to the
11、21、31、41 パーソナルコンピュータ
12、22、32、42 CPU
13、23、33、43 I/Oコントローラ
15、25、36、44 IRドライバ
16、26、37、45 システムリセット回路
14 インタフェース決定回路
TC 外部制御端子
23d、23e スイッチ
23g、24 反転回路
34 スイッチ回路
35 インタフェース選択回路
46 クロック発生回路
47 ドライバ
48 発光ダイオード
49 スイッチ
50 カウンタ
11, 21, 31, 41
13, 23, 33, 43 I /
Claims (2)
光ドライバを駆動するための光駆動信号を生成する光インタフェース回路部と、
シリアル出力ドライバを駆動するためのシリアル駆動信号を生成するシリアルインタフェース回路部と、
前記光インタフェース回路部又は前記シリアルインタフェース回路部を選択するインタフェース選択回路と、
前記光インタフェース回路部及び前記シリアルインタフェース回路部と前記出力端子との間に設けられ、リセット時にオフとなるスイッチ回路とを有することを特徴とするインタフェース回路。 An output terminal;
An optical interface circuit unit for generating an optical drive signal for driving the optical driver;
A serial interface circuit unit for generating a serial drive signal for driving the serial output driver;
An interface selection circuit for selecting the optical interface circuit unit or the serial interface circuit unit;
An interface circuit comprising: a switch circuit which is provided between the optical interface circuit unit and the serial interface circuit unit and the output terminal and which is turned off at reset.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161456A JP2008262590A (en) | 2008-06-20 | 2008-06-20 | Interface circuit and information processor using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008161456A JP2008262590A (en) | 2008-06-20 | 2008-06-20 | Interface circuit and information processor using the same |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005157989A Division JP4160968B2 (en) | 2005-05-30 | 2005-05-30 | Interface circuit and information processing apparatus using the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008262590A true JP2008262590A (en) | 2008-10-30 |
Family
ID=39984970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008161456A Pending JP2008262590A (en) | 2008-06-20 | 2008-06-20 | Interface circuit and information processor using the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008262590A (en) |
-
2008
- 2008-06-20 JP JP2008161456A patent/JP2008262590A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101952831B1 (en) | Electronic apparatus, external apparatus and method for controlling the same | |
JP2008205678A (en) | Power line communication apparatus | |
JP5374295B2 (en) | Electronic control device for vehicle | |
JP2008177919A (en) | Controller, illuminating device, and display device | |
US20140247038A1 (en) | Fan speed testing device | |
JP5320670B2 (en) | Projection apparatus, projection control method and program, and electrical apparatus | |
JP6216437B1 (en) | Driving current adjusting device for light-emitting diode lamp | |
US20100131778A1 (en) | Computer system | |
JP2007256715A (en) | Light emission control device, display device, drive control device, and controller | |
JP4160968B2 (en) | Interface circuit and information processing apparatus using the same | |
US8780095B2 (en) | Projector and control method | |
JP2013222281A (en) | Electronic equipment | |
US20110181432A1 (en) | External device having low power detection and protection and method thereof | |
JP2008262590A (en) | Interface circuit and information processor using the same | |
JPH09179669A (en) | Interface circuit and information processor using the circuit | |
JP2018207427A (en) | Imaging apparatus | |
EP2863712A1 (en) | An LED driver circuit capable of extending a lifespan of the LED driver and reducing manufacturing cost | |
US9213383B2 (en) | Switching circuit module, computer system, and method for controlling computer system reset thereof | |
JP6645126B2 (en) | Display device and communication method | |
JP2016081012A (en) | Multi-display device | |
US20220050622A1 (en) | Signal processing device and information rewrite device | |
US8484492B2 (en) | Electronic device and power control module for controlling a starting process of the electronic device utilizing a delay latch circuit and an inverse logic unit | |
JP2017117003A (en) | Control device and start-up control method | |
TW201112774A (en) | Projector and control method thereof | |
US9423850B2 (en) | System and method of power control for embedded systems without advanced configuration and power interface (ACPI) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091006 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100216 |