JP2008262590A - Interface circuit and information processor using the same - Google Patents

Interface circuit and information processor using the same Download PDF

Info

Publication number
JP2008262590A
JP2008262590A JP2008161456A JP2008161456A JP2008262590A JP 2008262590 A JP2008262590 A JP 2008262590A JP 2008161456 A JP2008161456 A JP 2008161456A JP 2008161456 A JP2008161456 A JP 2008161456A JP 2008262590 A JP2008262590 A JP 2008262590A
Authority
JP
Japan
Prior art keywords
interface circuit
circuit unit
signal
interface
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008161456A
Other languages
Japanese (ja)
Inventor
Shinji Yoshida
慎二 吉田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2008161456A priority Critical patent/JP2008262590A/en
Publication of JP2008262590A publication Critical patent/JP2008262590A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electronic Switches (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an interface circuit with an IR (Infrared) interface circuit and a serial interface circuit, and to provide an information processor using the same. <P>SOLUTION: This interface circuit comprises an output terminal, an optical interface circuit part generating an optical driving signal to drive an optical driver, a serial interface circuit part generating a serial driving signal to drive a serial output driver, an interface selection circuit selecting the optical interface circuit part or the serial interface circuit part, and a switch circuit that is provided among the optical interface circuit part, the serial interface circuit part and the output terminal and that becomes off at the time of reset. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明はインタフェース回路及びそれを用いた情報処理装置に係り、特に、IR(Infrared;赤外線)インタフェース回路及びシリアルインタフェース回路が搭載されたインタフェース回路及びそれを用いた情報処理装置に関する。 The present invention relates to an interface circuit and an information processing apparatus using the interface circuit, and more particularly to an interface circuit equipped with an IR (Infrared) interface circuit and a serial interface circuit, and an information processing apparatus using the interface circuit.

近年、コンピュータシステム及び電子機器の発展に伴って、複数の装置間でのデータ通信が頻繁に行われるようになってきており、ケーブル等の接続が不要な赤外線を使用した通信機能が要求されている。データの通信を行う場合、製造メーカによらず、いろいろなメーカの機器と通信できることが望ましい。このため、IrDA(Infrared
DataAssociation)により赤外線を使用した通信機能に関する規定が制定されている。
In recent years, with the development of computer systems and electronic devices, data communication between a plurality of devices has been frequently performed, and a communication function using infrared rays that does not require connection of a cable or the like is required. Yes. When performing data communication, it is desirable to be able to communicate with devices of various manufacturers regardless of the manufacturer. For this reason, IrDA (Infrared
Data Association) establishes regulations regarding communication functions using infrared rays.

一方、コンピュータシステムや電子機器などは各種インタフェースに対応できるようにシリアルインタフェース回路及びIrDAインタフェース回路を予め搭載しておき、切り替えて使用できる構成とされていた。 On the other hand, a serial interface circuit and an IrDA interface circuit are mounted in advance so as to be compatible with various interfaces in computer systems, electronic devices, and the like, and can be switched and used.

図10に従来のパーソナルコンピュータのブロック構成図を示す。従来のパーソナルコンピュータ1はIrDAに準拠したインタフェースを有するもので、データを処理するCPU2、CPU2と外部機器との接続を行うための信号変換を行うI/Oコントローラ3、I/Oコントローラ3から出力される送信信号から直流成分を除去する直流成分除去回路4、直流成分除去回路4で直流成分が除去された送信信号に応じて赤外線を発光させるIRドライバ5、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路6より構成される。 FIG. 10 shows a block diagram of a conventional personal computer. The conventional personal computer 1 has an interface compliant with IrDA, and outputs from the CPU 2 that processes data, the I / O controller 3 that performs signal conversion for connecting the CPU 2 and an external device, and the output from the I / O controller 3. DC component removing circuit 4 that removes a DC component from the transmitted signal, IR driver 5 that emits infrared light in accordance with the transmission signal from which the DC component has been removed by the DC component removing circuit 4, and detection of power-on. A system reset circuit 6 that generates a system reset signal to be reset and supplies it to the CPU 2 is configured.

I/Oコントローラ3はCPU2との接続を行うCPUインタフェース回路部3a、IRドライバ5を駆動するための送信信号を生成するIRインタフェース回路部3b、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部3c、IRインタフェース回路3b又はシリアルインタフェース回路3cを選択するためスイッチ3d、CPUインタフェース回路3aからの指示に応じてスイッチ3dを切り替えるインタフェース選択回路部3eより構成される。 The I / O controller 3 includes a CPU interface circuit unit 3a for connecting to the CPU 2, an IR interface circuit unit 3b for generating a transmission signal for driving the IR driver 5, and a serial for generating a transmission signal for driving the serial driver. The interface circuit unit 3c, the IR interface circuit 3b, or the serial interface circuit 3c are configured by a switch 3d and an interface selection circuit unit 3e that switches the switch 3d in response to an instruction from the CPU interface circuit 3a.

図11に従来の一例の動作波形図を示す。図11(A)は電源、(B)はリセット信号、(C)はI/Oコントローラ3の出力送信信号TxD1 、(D)はインタフェース選択回路部3eのインタフェース切換信号、(E)は直流成分除去回路4の出力送信信号TxD2 の動作波形図を示す。 FIG. 11 shows an operation waveform diagram of a conventional example. 11A is a power supply, FIG. 11B is a reset signal, FIG. 11C is an output transmission signal TxD 1 of the I / O controller 3, FIG. 11D is an interface switching signal of the interface selection circuit unit 3e, and FIG. An operation waveform diagram of the output transmission signal TxD 2 of the component removal circuit 4 is shown.

時刻t1 でパーソナルコンピュータ1に電源が投入されると、システムリセット回路8は所定の時間T1 遅延した時刻t2 でリセット信号を出力する。CPU2は時刻t2 でシステムリセット回路8からリセット信号が供給されると、起動ソフトウェアを実行する。 When the personal computer 1 is turned on at time t 1 , the system reset circuit 8 outputs a reset signal at time t 2 delayed by a predetermined time T 1 . When the reset signal is supplied from the system reset circuit 8 at time t2, the CPU 2 executes the startup software.

システムリセット回路8からのリセット信号はI/Oコントローラ3のインタフェース選択回路部3eにも供給され、シリアルインタフェース回路部3cを選択させる。インタフェース選択回路部3eはインタフェース選択回路部3eからの選択信号に応じてスイッチ3dを接点bに切換え、シリアルインタフェース回路部3cを選択する。シリアルインタフェース回路部3は通常ハイレベルを出力するような規格とされているため、図11(C)に示すように時刻t2 でI/Oコントローラ3の出力駆動信号はハイレベルになる。時刻t3
でCPU2の起動ソフトウェアが終了すると、CPU2はCPUインタフェース回路3aにソフトウェアにより設定されたIRインタフェース回路部3bを選択する命令を供給する。
The reset signal from the system reset circuit 8 is also supplied to the interface selection circuit unit 3e of the I / O controller 3 to select the serial interface circuit unit 3c. The interface selection circuit unit 3e switches the switch 3d to the contact b in response to a selection signal from the interface selection circuit unit 3e, and selects the serial interface circuit unit 3c. Since the serial interface circuit 3 which is a standard, such as to output the normal high level, the output drive signal of the I / O controller 3 at time t 2 as shown in FIG. 11 (C) becomes a high level. Time t 3
When the startup software of the CPU 2 is finished, the CPU 2 supplies a command for selecting the IR interface circuit unit 3b set by the software to the CPU interface circuit 3a.

CPUインタフェース回路3aはCPU2からの選択命令に応じてインタフェース選択回路部3eにIRインタフェース回路部3bを選択する命令を発行する。インタフェース選択回路部3eはCPUインタフェース回路部3aからの選択命令に応じてスイッチ3dを接点aに切換え、IRインタフェース回路部3bを選択する。 The CPU interface circuit 3a issues a command for selecting the IR interface circuit unit 3b to the interface selection circuit unit 3e in accordance with a selection command from the CPU 2. The interface selection circuit unit 3e switches the switch 3d to the contact point a in response to a selection command from the CPU interface circuit unit 3a, and selects the IR interface circuit unit 3b.

IRインタフェース回路部3bはCPU2からCPUインタフェース回路3aを介して供給されるデータからIrDAによる規格によりIRドライバ5の赤外線発光素子を連続して発光状態しない駆動信号を生成し、直流成分除去回路4を介してIRドライバ5に供給する。 The IR interface circuit unit 3b generates a driving signal that does not continuously emit the infrared light emitting element of the IR driver 5 from the data supplied from the CPU 2 via the CPU interface circuit 3a according to the IrDA standard. To the IR driver 5.

CPU2はその起動時に起動ソフトウェアにより時刻t2 〜t3 の間の時間T2 ではシリアルインタフェース回路部3cが選択される。シリアルインタフェース回路部3cはRS232Cの規格上通常状態ではハイレベルを出力する構成とされており、時間T2 では送信信号TxD2 は連続してハイレベルとされる。 CPU2 is time T 2 in the serial interface circuit 3c between times t 2 ~t 3 is selected by the activation software when it starts. Serial interface circuit 3c is a standard on the normal state of the RS232C are configured to output a high level, the transmission signal TxD 2 at time T 2 are set to the high level sequentially.

一方、IRドライバ5は規格上I/Oコントローラ3の出力駆動信号がハイレベルで赤外線発光素子が発光するように設計されているため、このままでは、時刻t1 〜時刻t2 ではIRドライバ5に内蔵された発光素子が発光し続ける。このため、発光素子の寿命が低下や破損につながるため、発光素子が連続して発光し続けないようにするため、直流成分除去回路4がIRドライバ5の入力側に設けられていた。 On the other hand, IR driver 5 is designed such that the output drive signal standards on the I / O controller 3 is the infrared light emitting element emits light at a high level, in this state, the IR driver 5 at the time t 1 ~ time t 2 The built-in light emitting element continues to emit light. For this reason, since the life of the light emitting element is reduced or damaged, the direct current component removing circuit 4 is provided on the input side of the IR driver 5 in order to prevent the light emitting element from continuously emitting light.

直流成分除去回路4は微分回路等よりなり、図11(C)に示される送信信号TxD1 の立ち上がり及び立ち下がり応答して直流成分が連続しないようにする。直流成分除去回路4を設けると、図11(E)に示すように送信信号が歪んでしまい、IRドライバに供給すべき電流値を満足できなかった。 The DC component removal circuit 4 is composed of a differentiation circuit or the like, and prevents DC components from continuing in response to rising and falling of the transmission signal TxD 1 shown in FIG. When the DC component removal circuit 4 is provided, the transmission signal is distorted as shown in FIG. 11E, and the current value to be supplied to the IR driver cannot be satisfied.

この直流成分除去回路を除去するために、出力信号が連続して一定値にならないようにすることが望まれている。 In order to remove the DC component removal circuit, it is desired that the output signal does not continuously become a constant value.

本発明は上記の点に鑑みてなされたもので、出力信号が連続してハイになる信号とすることなく出力できるインタフェース回路及びそれを用いた情報処理装置を提供することを目的とする。 The present invention has been made in view of the above points, and an object of the present invention is to provide an interface circuit that can output an output signal without making the signal continuously high, and an information processing apparatus using the interface circuit.

本発明のインタフェース回路は、出力端子と、光ドライバを駆動するための光駆動信号を生成する光インタフェース回路部と、シリアル出力ドライバを駆動するためのシリアル駆動信号を生成するシリアルインタフェース回路部と、前記光インタフェース回路部又は前記シリアルインタフェース回路部を選択するインタフェース選択回路と、前記光インタフェース回路部及び前記シリアルインタフェース回路部と前記出力端子との間に設けられ、リセット時にオフとなるスイッチ回路とを有する。 The interface circuit of the present invention includes an output terminal, an optical interface circuit unit that generates an optical drive signal for driving the optical driver, a serial interface circuit unit that generates a serial drive signal for driving the serial output driver, An interface selection circuit that selects the optical interface circuit unit or the serial interface circuit unit; and a switch circuit that is provided between the optical interface circuit unit and the serial interface circuit unit and the output terminal and is turned off at the time of reset. Have.

本発明によれば、リセットされたときには、スイッチ回路によりシリアルインタフェース回路部の出力が出力端子に供給されることがないため、出力端子に接続される光ドライバなどをインタフェースとして選択した場合に光ドライバに連続的なハイレベル信号が供給されることがなくなり、したがって、出力端子に接続される光ドライバに内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。 According to the present invention, when reset, the output of the serial interface circuit unit is not supplied to the output terminal by the switch circuit. Therefore, when the optical driver connected to the output terminal is selected as the interface, the optical driver Therefore, a continuous high-level signal is not supplied to the light-emitting diode, so that the light-emitting diode built in the optical driver connected to the output terminal does not emit light longer than necessary and the life of the light-emitting diode is extended. Can do.

上述の如く、本発明によれば、リセット時はシリアルインタフェース回路部からの信号は反転して出力され、リセット終了時は光インタフェース回路部からの信号を非反転状態で出力できるため、出力信号が連続してハイになる信号とすることなく出力できる等の特長を有する。 As described above, according to the present invention, the signal from the serial interface circuit unit is inverted and output at the time of reset, and the signal from the optical interface circuit unit can be output in a non-inverted state at the end of the reset. It has the feature of being able to output without making it a signal that goes high continuously.

図1に本発明の第1実施例のブロック構成図を示す。本実施例では本発明のインタフェース回路をIrDAに準拠したインタフェースを有するパーソナルコンピュータに搭載した場合について説明する。 FIG. 1 shows a block diagram of a first embodiment of the present invention. In this embodiment, the case where the interface circuit of the present invention is mounted on a personal computer having an interface compliant with IrDA will be described.

本実施例のパーソナルコンピュータ11はデータを処理するCPU12、CPU12と外部機器との接続を行うための信号変換を行うI/Oコントローラ13、I/Oコントローラ13と接続され、CPU12にからの命令により使用するインタフェースを決定するインタフェース決定回路14、I/Oコントローラ13から出力される送信信号に応じて赤外線を発光させるIRドライバ15、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路16より構成される。 The personal computer 11 of this embodiment is connected to a CPU 12 that processes data, an I / O controller 13 that performs signal conversion for connecting the CPU 12 to an external device, and an I / O controller 13. An interface determination circuit 14 that determines an interface to be used, an IR driver 15 that emits infrared light in accordance with a transmission signal output from the I / O controller 13, and a system reset signal that detects power-on and resets the system is generated. The system reset circuit 16 is supplied to the CPU 2.

I/Oコントローラ13は1チップのICであり、CPU12との接続を行うCPUインタフェース回路部13a、IRドライバ15を駆動するための送信信号を生成するIRインタフェース回路部13b、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部13c、IRインタフェース回路部13b又はシリアルインタフェース回路部13cを選択するためスイッチ13d、CPUインタフェース回路部13aからの指示に応じてスイッチ13dを切り替えるインタフェース選択回路部13eより構成される。 The I / O controller 13 is a one-chip IC, and is used to drive a CPU interface circuit unit 13a that connects to the CPU 12, an IR interface circuit unit 13b that generates a transmission signal for driving the IR driver 15, and a serial driver. The interface selection circuit unit 13e for switching the switch 13d in response to an instruction from the CPU interface circuit unit 13a, the switch 13d for selecting the serial interface circuit unit 13c, the IR interface circuit unit 13b, or the serial interface circuit unit 13c that generates the transmission signal Consists of.

I/Oコントローラ13には新たにインタフェース選択回路部13eを制御するための外部制御端子TC を設け、外部制御端子TC に供給されるインタフェース決定信号により内部のIRインタフェース回路部13b又はシリアルインタフェース回路部13cのいずれかを選択することができる構成とされている。I/Oコントローラ13に新たに設定された外部制御端子TC にはインタフェース決定回路14の出力信号が供給される。 I / O controller 13 is newly provided external control terminal T C for controlling the interface selection circuit unit 13e, the internal IR interface circuit 13b or the serial interface by the interface determination signal supplied to the external control terminal T C Any one of the circuit portions 13c can be selected. The output signal of the interface determination circuit 14 is supplied to the external control terminal T C newly set in the I / O controller 13.

インタフェース決定回路14はCPU12と接続されており、CPU12から供給される選択命令に応じてIRインタフェース回路部13b又はシリアルインタフェース回路部13cを選択するための決定信号を生成し、I/Oコントローラ13の外部制御端子TC に供給する。 The interface determination circuit 14 is connected to the CPU 12, generates a determination signal for selecting the IR interface circuit unit 13 b or the serial interface circuit unit 13 c in accordance with a selection command supplied from the CPU 12, and the I / O controller 13 supplied to the external control terminal T C.

図2に本発明の第1実施例の動作フローチャートを示す。電源が投入されると、システムリセット回路16がこれを検出し、CPU12及びI/Oコントローラ13、インタフェース決定回路14にリセット信号を供給する。CPU12はシステムリセット回路16からリセット信号を受けると、リセットされ、プログラムをスタートする(ステップS1−1、S1−2、S1−3)。 FIG. 2 shows an operation flowchart of the first embodiment of the present invention. When the power is turned on, the system reset circuit 16 detects this and supplies a reset signal to the CPU 12, the I / O controller 13, and the interface determination circuit 14. When receiving a reset signal from the system reset circuit 16, the CPU 12 is reset and starts a program (steps S1-1, S1-2, S1-3).

インタフェース決定回路14はシステムリセット回路16から供給されるリセット信号を受けると、予め設定されたインタフェース回路を選択する選択フラグをオンして、IRインタフェース回路部13bを選択する決定信号をI/Oコントローラ13の外部制御端子TC に供給する。 When the interface determination circuit 14 receives the reset signal supplied from the system reset circuit 16, the interface determination circuit 14 turns on a selection flag for selecting a preset interface circuit and sends a determination signal for selecting the IR interface circuit unit 13b to the I / O controller. 13 for supplying the external control terminal T C of.

I/Oコントローラ13のインタフェース選択回路部13eはインタフェース決定回路14から外部制御端子TC を介して供給されたIRインタフェース回路部13bを選択する決定信号に応じてスイッチ13dを接点bに切り替える選択信号を生成し、スイッチ13dに供給する。スイッチ13dはインタフェース選択回路部13eから供給される接点bに切り替える選択信号に応じて接点bに切り替えられ、CPUインタフェース回路部13aをIRインタフェース回路部13bに接続する(ステップS1−4)。 I / O interface selection circuit 13e of controller 13 switches the switch 13d in accordance with the determination signal to select the IR interface circuit 13b supplied via the external control terminal T C from interface determination circuit 14 to the contact b selection signal Is supplied to the switch 13d. The switch 13d is switched to the contact b in response to a selection signal for switching to the contact b supplied from the interface selection circuit unit 13e, and connects the CPU interface circuit unit 13a to the IR interface circuit unit 13b (step S1-4).

本実施例によれば、電源投入時等のI/Oコントローラ13がリセットされても、インタフェースの選択は外部制御端子TC に供給される信号によって決定されるため、リセット動作によりシリアルインタフェース回路部13cが選択されることがなくなる。このため、IRドライバ15に連続的なハイレベル信号を供給することがなくなり、したがって、IRドライバ15に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。 According to this embodiment, since the I / O controller 13 such as at power-on be reset, the choice of the interface is determined by the signal supplied to the external control terminal T C, the serial interface circuit by the reset operation 13c is no longer selected. For this reason, a continuous high level signal is not supplied to the IR driver 15, so that the light emitting diode or the like built in the IR driver 15 does not emit light longer than necessary, thereby extending the life of the light emitting diode. Can do.

図3に本発明の第2実施例のブロック構成図を示す。本実施例のパーソナルコンピュータ21はデータを処理するCPU22、CPU22と外部機器との接続を行うための信号変換を行うI/Oコントローラ23、I/Oコントローラ23の出力端子TOUT に接続され、I/Oコントローラ23の出力信号を反転させる反転回路24、反転回路24により反転された送信信号に応じて赤外線を発光させるIRドライバ25、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路26より構成される。 FIG. 3 shows a block diagram of the second embodiment of the present invention. The personal computer 21 of this embodiment is connected to a CPU 22 that processes data, an I / O controller 23 that performs signal conversion for connecting the CPU 22 to an external device, and an output terminal T OUT of the I / O controller 23. An inversion circuit 24 that inverts the output signal of the / O controller 23, an IR driver 25 that emits infrared light in response to the transmission signal inverted by the inversion circuit 24, and a system reset signal that detects power-on and resets the system The system reset circuit 26 supplies the CPU 2.

I/Oコントローラ23は1チップの半導体装置よりなり、CPU22との接続を行うCPUインタフェース回路部23a、IRドライバ25を駆動するための送信信号を生成するIRインタフェース回路部23b、シリアルドライバを駆動するための送信信号を生成するシリアルインタフェース回路部23c、CPUインタフェース回路部23aとIRインタフェース回路部23b又はシリアルインタフェース回路部23cとの接続を切り替えるスイッチ23d、IRインタフェース回路部23b及びシリアルインタフェース回路部23cの出力信号の経路を切り替えるスイッチ23e、CPUインタフェース回路部13aからの指示に応じてスイッチ23d、23eを制御するインタフェース選択回路部23f、スイッチ23eの一方の経路に設けられ、出力信号を反転させる反転回路23gより構成される。 The I / O controller 23 is formed of a one-chip semiconductor device, and drives a CPU interface circuit unit 23a for connecting to the CPU 22, an IR interface circuit unit 23b for generating a transmission signal for driving the IR driver 25, and a serial driver. Of the serial interface circuit unit 23c for generating a transmission signal for switching, the switch 23d for switching the connection between the CPU interface circuit unit 23a and the IR interface circuit unit 23b or the serial interface circuit unit 23c, the IR interface circuit unit 23b, and the serial interface circuit unit 23c. One of the switch 23e that switches the path of the output signal, the interface selection circuit unit 23f that controls the switches 23d and 23e in accordance with an instruction from the CPU interface circuit unit 13a, and the switch 23e. It provided the road, composed of inverting circuit 23g for inverting the output signal.

I/Oコントローラ23のインタフェース選択回路部23fはCPUインタフェース回路部23aから供給される命令によりスイッチ23d、23eの接続接点を切り替える。CPUインタフェース回路部23aからIRインタフェース回路部23bを選択する命令が供給されたときにはスイッチ23d、23eの接点を接点b側に切り替え、シリアルインタフェース回路部23cを選択する命令が供給されたときにはスイッチ23d、23eの接点を接点a側に切り替える。 The interface selection circuit unit 23f of the I / O controller 23 switches connection contacts of the switches 23d and 23e according to a command supplied from the CPU interface circuit unit 23a. When a command for selecting the IR interface circuit unit 23b is supplied from the CPU interface circuit unit 23a, the contact of the switch 23d, 23e is switched to the contact b side, and when a command for selecting the serial interface circuit unit 23c is supplied, the switch 23d, The contact of 23e is switched to the contact a side.

図4に本発明の第2実施例の動作フローチャートを示す。電源が投入されると、システムリセット回路26がこれを検出し、CPU22とI/Oコントローラ23にリセット信号を供給する。CPU22はシステムリセット回路16からリセット信号を受けると、リセットされ、プログラムをスタートする(ステップS2−1)。 FIG. 4 shows an operation flowchart of the second embodiment of the present invention. When the power is turned on, the system reset circuit 26 detects this and supplies a reset signal to the CPU 22 and the I / O controller 23. When receiving a reset signal from the system reset circuit 16, the CPU 22 is reset and starts a program (step S2-1).

I/Oコントローラ23もリセット信号を受け(ステップS2−2)、インタフェース選択回路部23fがシリアルインタフェース回路部23cを選択する信号を出力する。インタフェース選択回路部23fはリセット信号を受けるとスイッチ23d、23eの接点を接点a側に切り替える。スイッチ23dの接点が接点a側に切り替わるとシリアルインタフェース回路部23cの出力がスイッチ23eに供給される。このとき、シリアルインタフェース回路部23cは出力が通常ハイレベルに固定されるように設定されているため、ハイレベルとされる。 The I / O controller 23 also receives the reset signal (step S2-2), and the interface selection circuit unit 23f outputs a signal for selecting the serial interface circuit unit 23c. When receiving the reset signal, the interface selection circuit unit 23f switches the contacts of the switches 23d and 23e to the contact a side. When the contact of the switch 23d is switched to the contact a side, the output of the serial interface circuit unit 23c is supplied to the switch 23e. At this time, the serial interface circuit unit 23c is set to high level because the output is normally set to be fixed at high level.

シリアルインタフェース回路部23cの出力ハイレベル信号はスイッチ23eに供給され、接点aを介して反転回路23gを出力されることなくI/Oコントローラ23から出力される。I/Oコントローラ23から出力されたシリアルインタフェース回路部23cの出力ハイレベル信号は反転回路24によりローレベルに反転されて、IRドライバ25に供給される。 The output high level signal of the serial interface circuit unit 23c is supplied to the switch 23e, and is output from the I / O controller 23 without being output from the inverting circuit 23g via the contact a. The output high level signal of the serial interface circuit unit 23 c output from the I / O controller 23 is inverted to a low level by the inversion circuit 24 and supplied to the IR driver 25.

また、リセットが終了すると、CPU22は予めプログラムに設定されたインタフェース、本実施例ではIRインタフェース回路部23bを選択する命令をI/Oコントローラ23に供給する(ステップS2−3、S2−4)。I/Oコントローラ23のCPUインタフェース回路部23aはCPU22からIRインタフェース回路部23bを選択する命令を受信すると、インタフェース選択回路部23fにスイッチ23d、23eを接点bに切り替える命令を発行する。インタフェース選択回路部23fはCPUインタフェース回路部23aからスイッチ23d、23eの接点を接点bに切り替える命令を受けると、スイッチ23d、23eの接点を接点bに切り替える。 When the reset is completed, the CPU 22 supplies the I / O controller 23 with an instruction for selecting an interface set in advance in the program, in this embodiment, the IR interface circuit unit 23b (steps S2-3 and S2-4). When the CPU interface circuit unit 23a of the I / O controller 23 receives an instruction to select the IR interface circuit unit 23b from the CPU 22, the CPU interface circuit unit 23a issues an instruction to switch the switches 23d and 23e to the contact point b to the interface selection circuit unit 23f. When the interface selection circuit unit 23f receives a command to switch the contacts of the switches 23d and 23e to the contact b from the CPU interface circuit unit 23a, the interface selection circuit unit 23f switches the contacts of the switches 23d and 23e to the contact b.

スイッチ23dの接点が接点bに切り替わると、CPUインタフェース回路部23aとIRインタフェース回路部23bとが接続され、IRインタフェース回路部23bからIrDAに準拠したハイレベルが連続しない信号が出力される。IRインタフェース回路部23bの出力信号はスイッチ23eに供給される。 When the contact of the switch 23d is switched to the contact b, the CPU interface circuit unit 23a and the IR interface circuit unit 23b are connected, and a signal that does not have a high level compliant with IrDA is output from the IR interface circuit unit 23b. The output signal of the IR interface circuit unit 23b is supplied to the switch 23e.

スイッチ23eは接点が接点bに切り替わっているため、IRインタフェース回路部23bの出力信号は反転回路23gに供給され、反転される。反転回路23gで反転された信号は反転回路24を介してもとの状態に戻されて、IRドライバ25に供給される。このため、IRドライバ25にはIRインタフェース回路部23bの出力信号が供給される。 Since the contact of the switch 23e is switched to the contact b, the output signal of the IR interface circuit unit 23b is supplied to the inverting circuit 23g and inverted. The signal inverted by the inverting circuit 23g is returned to the original state via the inverting circuit 24 and supplied to the IR driver 25. Therefore, the IR driver 25 is supplied with the output signal of the IR interface circuit unit 23b.

本実施例によれば、電源投入時等のI/Oコントローラ13がリセットされてたときに、リセット動作によりシリアルインタフェース回路部23cが選択されてもシリアルインタフェース回路部23cの出力ハイレベル信号はスイッチ23d、23eにより反転回路24を介してIRドライバ25に供給されるため、反転されローレベル信号として供給され、IRドライバ25に連続してハイレベルになる信号を供給することがなくなる。 According to the present embodiment, when the I / O controller 13 is reset at the time of power-on or the like, even if the serial interface circuit unit 23c is selected by the reset operation, the output high level signal of the serial interface circuit unit 23c is switched 23d and 23e are supplied to the IR driver 25 via the inverting circuit 24, so that they are inverted and supplied as a low level signal, and the IR driver 25 is not supplied with a signal that continuously becomes high level.

また、リセット後はスイッチ23d、23eによりIRインタフェース回路部23bが選択されIrDAに準拠したハイレベルが連続しない信号が反転回路23g、24を介してIRドライバ25に供給される。反転回路23g、24によりIRインタフェース回路部23bのIrDAに準拠した信号は反転されずにIRドライバ25に供給される。 After the reset, the IR interface circuit unit 23b is selected by the switches 23d and 23e, and a signal whose high level is not continuous in accordance with IrDA is supplied to the IR driver 25 through the inverting circuits 23g and 24. A signal based on IrDA in the IR interface circuit unit 23b is supplied to the IR driver 25 without being inverted by the inverter circuits 23g and 24.

このように、IRドライバ25をインタフェースとして選択した場合にIRドライバ25に連続的なハイレベル信号を供給することがなくなり、したがって、IRドライバ25に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。 As described above, when the IR driver 25 is selected as an interface, a continuous high-level signal is not supplied to the IR driver 25. Therefore, a light emitting diode or the like built in the IR driver 25 emits light longer than necessary. Thus, the lifetime of the light emitting diode can be extended.

図5に本発明の第3実施例のブロック構成図を示す。本実施例のパーソナルコンピュータ31はデータを処理するCPU32、CPU32と外部機器との接続を行うための信号変換を行うI/Oコントローラ33、I/Oコントローラ33の出力端子TOUT に接続され、I/Oコントローラ33の出力信号のスイッチング制御するスイッチ回路34、CPU32からI/Oコントローラ33に供給される信号に応じてスイッチ回路34のスイッチング制御するインタフェース選択回路35、I/Oコントローラ33からスイッチ回路34を介して供給される信号に応じて赤外線を発光させるIRドライバ36、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2、I/Oコントローラ33、インタフェース選択回路35に供給するシステムリセット回路37より構成される。 FIG. 5 shows a block diagram of a third embodiment of the present invention. The personal computer 31 of this embodiment is connected to a CPU 32 that processes data, an I / O controller 33 that performs signal conversion for connecting the CPU 32 to an external device, and an output terminal T OUT of the I / O controller 33. The switch circuit 34 that controls the switching of the output signal of the / O controller 33, the interface selection circuit 35 that controls the switching of the switch circuit 34 according to the signal supplied from the CPU 32 to the I / O controller 33, and the switch circuit from the I / O controller 33 In response to a signal supplied via 34, an IR driver 36 that emits infrared rays, a system reset signal that detects power-on and resets the system is generated, and is sent to the CPU 2, the I / O controller 33, and the interface selection circuit 35. Supply system reset circuit 37 Configured.

CPU32、I/Oコントローラ33、IRドライバ36、システムリセット回路37は従来と同じ構成であるため、その説明は省略する。スイッチ回路34はI/Oコントローラ33とIRドライバ36との間に設けられ、I/Oコントローラ33とIRドライバ36との接続をインタフェース選択回路35からの選択信号に応じてオン/オフする。 Since the CPU 32, the I / O controller 33, the IR driver 36, and the system reset circuit 37 have the same configuration as the conventional one, description thereof is omitted. The switch circuit 34 is provided between the I / O controller 33 and the IR driver 36 and turns on / off the connection between the I / O controller 33 and the IR driver 36 in accordance with a selection signal from the interface selection circuit 35.

インタフェース選択回路35はI/Oコントローラ33にリセットがかかったときにスイッチ回路34をオフさせ、IRドライバ36が選択されたときにはスイッチ回路34をオンさせる。図6に本発明の第3実施例のインタフェース選択回路の動作フローチャートを示す。 The interface selection circuit 35 turns off the switch circuit 34 when the I / O controller 33 is reset, and turns on the switch circuit 34 when the IR driver 36 is selected. FIG. 6 shows an operation flowchart of the interface selection circuit of the third embodiment of the present invention.

電源が投入されると、システムリセット回路37がこれを検出し、CPU32、I/Oコントローラ33、インタフェース選択回路35にリセット信号を供給する。CPU32はシステムリセット回路37からリセット信号を受けると、リセットされ、プログラムをスタートする。 When the power is turned on, the system reset circuit 37 detects this and supplies a reset signal to the CPU 32, I / O controller 33, and interface selection circuit 35. When the CPU 32 receives a reset signal from the system reset circuit 37, the CPU 32 is reset and starts a program.

インタフェース選択回路35はリセット信号を検出すると、スイッチ回路34をオフする(ステップS3−1、S3−2)。このとき、I/Oコントローラ33のインタフェース選択回路部33eはリセット信号を受けると、シリアルインタフェース回路部33cを選択するため、スイッチ33dの接点を接点a側に切り替える。スイッチ33dの接点が接点a側に切り替わるとI/Oコントローラ33からはシリアルインタフェース回路部33cの信号が出力される。このとき、シリアルインタフェース回路部33cは出力が通常ハイレベルに固定されるように設定されているため、ハイレベルとされる。 When the interface selection circuit 35 detects the reset signal, it turns off the switch circuit 34 (steps S3-1 and S3-2). At this time, when the interface selection circuit unit 33e of the I / O controller 33 receives the reset signal, the contact of the switch 33d is switched to the contact a side in order to select the serial interface circuit unit 33c. When the contact of the switch 33d is switched to the contact a side, the I / O controller 33 outputs a signal of the serial interface circuit unit 33c. At this time, the serial interface circuit unit 33c is set to the high level because the output is normally set to be fixed at the high level.

インタフェース選択回路35はリセット信号を受けるとスイッチ回路34をオフし、I/Oコントローラ33のIRドライバ36が選択されると、スイッチ回路34をオンする(ステップS3−3、S3−4)。このため、I/Oコントローラ33の出力信号がIRドライバ36に供給される。 The interface selection circuit 35 turns off the switch circuit 34 when receiving the reset signal, and turns on the switch circuit 34 when the IR driver 36 of the I / O controller 33 is selected (steps S3-3 and S3-4). For this reason, the output signal of the I / O controller 33 is supplied to the IR driver 36.

本実施例によれば、電源投入時等のI/Oコントローラ33がリセットされたときには、I/Oコントローラ33とIRドライバ36との接続が切断され、シリアルインタフェース回路部33cの出力がIRドライバ36に供給されることがないため、IRドライバ36をインタフェースとして選択した場合にIRドライバ36に連続的なハイレベル信号を供給することがなくなり、したがって、IRドライバ36に内蔵される発光ダイオード等を必要以上に長く発光させることがなく、発光ダイオードの寿命を延ばすことができる。 According to the present embodiment, when the I / O controller 33 is reset at the time of power-on or the like, the connection between the I / O controller 33 and the IR driver 36 is disconnected, and the output of the serial interface circuit unit 33c is the IR driver 36. Therefore, when the IR driver 36 is selected as an interface, a continuous high level signal is not supplied to the IR driver 36. Therefore, a light emitting diode or the like built in the IR driver 36 is required. It is possible to extend the life of the light emitting diode without emitting light longer than that.

なお、スイッチ回路34は例えば、一般にHC125という型番のバッファ回路のICで構成し、ICの利得制御端子にインタフェース選択回路35を接続し、リセット時はローレベルの制御信号を供給し、リセットが終了した時点でハイレベルの制御信号を供給する構成とすることにより実現することもできる。 For example, the switch circuit 34 is generally constituted by an IC of a buffer circuit of model number HC125, and the interface selection circuit 35 is connected to the gain control terminal of the IC, and a low-level control signal is supplied at the time of reset, and the reset is completed. This can also be realized by supplying a high-level control signal at that time.

図7に本発明の第4実施例の要部のブロック図を示す。本実施例のパーソナルコンピュータ41はIrDAに準拠したインタフェースを有するもので、データを処理するCPU42、CPU42と外部機器との接続を行うための信号変換を行うI/Oコントローラ43、I/Oコントローラ43から出力される送信信号に応じて赤外線を発光させるIRドライバ44、電源の投入を検出してシステムをリセットするシステムリセット信号を生成し、CPU2に供給するシステムリセット回路45、クロック信号を発生するクロック発生回路46より構成される。 FIG. 7 is a block diagram showing the main part of the fourth embodiment of the present invention. The personal computer 41 of this embodiment has an interface compliant with IrDA. The CPU 42 processes data, the I / O controller 43 performs signal conversion for connecting the CPU 42 to an external device, and the I / O controller 43. IR driver 44 that emits infrared light in response to a transmission signal output from the CPU, a system reset signal that detects the power-on to reset the system and generates a system reset signal that is supplied to the CPU 2, and a clock that generates a clock signal The generating circuit 46 is configured.

本実施例はIRドライバ44、クロック発生回路46に特徴があり、その他の構成は従来の構成と同一であるため、その説明は省略する。図8に本発明の第4実施例のIRドライバのブロック構成図を示す。本実施例のIRドライバ44はI/Oコントローラ43から供給される送信信号を増幅するドライバ47、ドライバ47の出力信号に応じた赤外線を発生する発光ダイオード48、ドライバ47と発光ダイオード48との間に設けられ、ドライバ47からの信号の発光ダイオード48への供給を制御するスイッチ49、I/Oコントローラ43からの送信信号の立ち上がりによりカウントが開始され、クロック発生回路46からのクロック信号をカウントし、所定のカウント値になったときにスイッチ49をオフさせるカウンタ50より構成される。 The present embodiment is characterized by the IR driver 44 and the clock generation circuit 46, and the other configurations are the same as those of the conventional configuration, and the description thereof is omitted. FIG. 8 is a block diagram of an IR driver according to the fourth embodiment of the present invention. The IR driver 44 of this embodiment includes a driver 47 that amplifies a transmission signal supplied from the I / O controller 43, a light emitting diode 48 that generates infrared light in accordance with an output signal of the driver 47, and between the driver 47 and the light emitting diode 48. The count is started by the rise of the transmission signal from the switch 49 and the I / O controller 43 that controls the supply of the signal from the driver 47 to the light emitting diode 48, and the clock signal from the clock generation circuit 46 is counted. The counter 50 is configured to turn off the switch 49 when a predetermined count value is reached.

図9に本発明の第4実施例の動作波形図を示す。図9(A)はクロック発生回路46の出力クロック信号、(B)はI/Oコントローラ43の出力送信信号、(C)はカウンタ50の出力であるスイッチ制御信号、(D)は発光ダイオード48の点灯状態を示す。 FIG. 9 shows an operation waveform diagram of the fourth embodiment of the present invention. 9A is an output clock signal of the clock generation circuit 46, FIG. 9B is an output transmission signal of the I / O controller 43, FIG. 9C is a switch control signal that is an output of the counter 50, and FIG. The lighting state of is shown.

本実施例によれば、I/Oコントローラ43にリセットがかかり、シリアルインタフェース回路部43cからの信号がIRドライバ44に供給されると、カウンタ50がクロック発生回路46から供給されるクロックのカウントを開始する。カウンタ50の所定の桁をスイッチ制御信号としてスイッチ49に供給しておき、所定の値になったところで、スイッチ制御信号がハイレベルとなり、スイッチ49をオフさせる。このため、発光ダイオード48は送信信号のハイレベルの期間が所定の値となった後は消灯される。 According to this embodiment, when the I / O controller 43 is reset and the signal from the serial interface circuit unit 43c is supplied to the IR driver 44, the counter 50 counts the clock supplied from the clock generation circuit 46. Start. A predetermined digit of the counter 50 is supplied to the switch 49 as a switch control signal. When the predetermined value is reached, the switch control signal becomes a high level and the switch 49 is turned off. For this reason, the light emitting diode 48 is turned off after the high level period of the transmission signal reaches a predetermined value.

したがって、本実施例によれば、ハイレベルが所定の時間以上となるとスイッチがオフして、発光ダイオード48への駆動信号の供給が停止されるため、発光ダイオード48が所定の時間以上発光することはない。 Therefore, according to this embodiment, when the high level exceeds a predetermined time, the switch is turned off and the supply of the drive signal to the light emitting diode 48 is stopped, so that the light emitting diode 48 emits light for a predetermined time or longer. There is no.

本発明の第1実施例のブロック構成図である。It is a block block diagram of 1st Example of this invention. 本発明の第1実施例の動作フローチャートである。It is an operation | movement flowchart of 1st Example of this invention. 本発明の第2実施例のブロック構成図である。It is a block block diagram of 2nd Example of this invention. 本発明の第2実施例のI/Oコントローラの動作フローチャートである。It is an operation | movement flowchart of the I / O controller of 2nd Example of this invention. 本発明の第3実施例のブロック構成図である。It is a block block diagram of 3rd Example of this invention. 本発明の第3実施例のインタフェース選択回路の動作フローチャートである。It is an operation | movement flowchart of the interface selection circuit of 3rd Example of this invention. 本発明の第4実施例のブロック構成図である。It is a block block diagram of 4th Example of this invention. 本発明の第4実施例のIRドライバのブロック構成図である。It is a block block diagram of IR driver of 4th Example of this invention. 本発明の第4実施例のIRドライバの動作波形図である。It is an operation | movement waveform diagram of IR driver of 4th Example of this invention. 従来の一例のブロック構成図である。It is a block block diagram of an example of the past. 従来の一例の動作波形図である。It is an operation | movement waveform diagram of an example of the past.

符号の説明Explanation of symbols

11、21、31、41 パーソナルコンピュータ
12、22、32、42 CPU
13、23、33、43 I/Oコントローラ
15、25、36、44 IRドライバ
16、26、37、45 システムリセット回路
14 インタフェース決定回路
C 外部制御端子
23d、23e スイッチ
23g、24 反転回路
34 スイッチ回路
35 インタフェース選択回路
46 クロック発生回路
47 ドライバ
48 発光ダイオード
49 スイッチ
50 カウンタ
11, 21, 31, 41 Personal computer 12, 22, 32, 42 CPU
13, 23, 33, 43 I / O controllers 15,25,36,44 IR driver 16,26,37,45 system reset circuit 14 interface determination circuit T C external control terminals 23d, 23e switches 23 g, 24 inverting circuit 34 switches Circuit 35 Interface selection circuit 46 Clock generation circuit 47 Driver 48 Light emitting diode 49 Switch 50 Counter

Claims (2)

出力端子と、
光ドライバを駆動するための光駆動信号を生成する光インタフェース回路部と、
シリアル出力ドライバを駆動するためのシリアル駆動信号を生成するシリアルインタフェース回路部と、
前記光インタフェース回路部又は前記シリアルインタフェース回路部を選択するインタフェース選択回路と、
前記光インタフェース回路部及び前記シリアルインタフェース回路部と前記出力端子との間に設けられ、リセット時にオフとなるスイッチ回路とを有することを特徴とするインタフェース回路。
An output terminal;
An optical interface circuit unit for generating an optical drive signal for driving the optical driver;
A serial interface circuit unit for generating a serial drive signal for driving the serial output driver;
An interface selection circuit for selecting the optical interface circuit unit or the serial interface circuit unit;
An interface circuit comprising: a switch circuit which is provided between the optical interface circuit unit and the serial interface circuit unit and the output terminal and which is turned off at reset.
請求項1記載のインタフェース回路を内蔵することを特徴とする情報処理装置。 An information processing apparatus comprising the interface circuit according to claim 1.
JP2008161456A 2008-06-20 2008-06-20 Interface circuit and information processor using the same Pending JP2008262590A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008161456A JP2008262590A (en) 2008-06-20 2008-06-20 Interface circuit and information processor using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008161456A JP2008262590A (en) 2008-06-20 2008-06-20 Interface circuit and information processor using the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2005157989A Division JP4160968B2 (en) 2005-05-30 2005-05-30 Interface circuit and information processing apparatus using the same

Publications (1)

Publication Number Publication Date
JP2008262590A true JP2008262590A (en) 2008-10-30

Family

ID=39984970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008161456A Pending JP2008262590A (en) 2008-06-20 2008-06-20 Interface circuit and information processor using the same

Country Status (1)

Country Link
JP (1) JP2008262590A (en)

Similar Documents

Publication Publication Date Title
KR101952831B1 (en) Electronic apparatus, external apparatus and method for controlling the same
JP2008205678A (en) Power line communication apparatus
JP5374295B2 (en) Electronic control device for vehicle
JP2008177919A (en) Controller, illuminating device, and display device
US20140247038A1 (en) Fan speed testing device
JP5320670B2 (en) Projection apparatus, projection control method and program, and electrical apparatus
JP6216437B1 (en) Driving current adjusting device for light-emitting diode lamp
US20100131778A1 (en) Computer system
JP2007256715A (en) Light emission control device, display device, drive control device, and controller
JP4160968B2 (en) Interface circuit and information processing apparatus using the same
US8780095B2 (en) Projector and control method
JP2013222281A (en) Electronic equipment
US20110181432A1 (en) External device having low power detection and protection and method thereof
JP2008262590A (en) Interface circuit and information processor using the same
JPH09179669A (en) Interface circuit and information processor using the circuit
JP2018207427A (en) Imaging apparatus
EP2863712A1 (en) An LED driver circuit capable of extending a lifespan of the LED driver and reducing manufacturing cost
US9213383B2 (en) Switching circuit module, computer system, and method for controlling computer system reset thereof
JP6645126B2 (en) Display device and communication method
JP2016081012A (en) Multi-display device
US20220050622A1 (en) Signal processing device and information rewrite device
US8484492B2 (en) Electronic device and power control module for controlling a starting process of the electronic device utilizing a delay latch circuit and an inverse logic unit
JP2017117003A (en) Control device and start-up control method
TW201112774A (en) Projector and control method thereof
US9423850B2 (en) System and method of power control for embedded systems without advanced configuration and power interface (ACPI)

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091006

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216