JP2008252001A - Method of manufacturing thin-film capacitor - Google Patents
Method of manufacturing thin-film capacitor Download PDFInfo
- Publication number
- JP2008252001A JP2008252001A JP2007094309A JP2007094309A JP2008252001A JP 2008252001 A JP2008252001 A JP 2008252001A JP 2007094309 A JP2007094309 A JP 2007094309A JP 2007094309 A JP2007094309 A JP 2007094309A JP 2008252001 A JP2008252001 A JP 2008252001A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- electrode
- coupon
- metal
- thin film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
Description
本発明は、薄膜コンデンサの製造方法に関し、特に、トレンチ型の薄膜コンデンサの製造方法に関する。 The present invention relates to a method for manufacturing a thin film capacitor, and more particularly to a method for manufacturing a trench type thin film capacitor.
コンピュータや携帯端末等の電子機器等の内部回路には、表面実装型の多種の電子部品が搭載されている。近時、電子機器の更なる高性能化及び小型化の要求に応えるべく、能動素子、受動部品を問わず、各種電子部品の更なる小型化及び薄型(薄膜)化が急務となっている。このような薄膜型の電子部品としては、薄膜形成プロセスを利用した、例えば、薄膜コンデンサ、薄膜インダクタ、薄膜LC複合部品、薄膜集中定数デバイス、薄膜分布定数デバイス、薄膜積層型複合部品等が挙げられる。 Various types of electronic components of surface mounting type are mounted on internal circuits of electronic devices such as computers and portable terminals. Recently, in order to meet the demand for higher performance and miniaturization of electronic devices, there is an urgent need for further miniaturization and thinning (thin film) of various electronic components regardless of active elements and passive components. Examples of such thin-film electronic components include thin-film capacitors, thin-film inductors, thin-film LC composite components, thin-film lumped constant devices, thin-film distributed constant devices, and thin-film multilayer composite components that utilize a thin-film formation process. .
これらのなかでも薄膜コンデンサの単位体積(容積)当たりの静電容量を増大させつつ小型化及び薄型化を達成する手法の一つとして、基体にトレンチ(下地段差構造)を形成し、そのトレンチに薄膜コンデンサを形成する方法が提案されている(特許文献1参照)。この方法によれば、平滑な基体上に薄膜コンデンサを形成する場合に比して、薄膜コンデンサの電極表面積が増大するので、静電容量を大きくすることができる。
このようなトレンチ型の薄膜コンデンサでは、トレンチのアスペクト比(AR:深さ/幅)を大きくすることにより、単位面積当たりの電極表面積をより増大させ、これにより、コンデンサの静電容量を更に増やすことが原理的に可能である。一般に、トレンチの形成方法としては、上記特許文献1に記載されているような電極となる金属基体にダイシングソーや電子ビーム等を用いてトレンチを形成する方法、電極となる基体上にトレンチパターンが付与されたレジストを形成し、そのレジストをマスクとしたドライエッチング又はウェットエッチングによりトレンチを形成する方法等が挙げられ、微細化において加工精度及び形状安定性を担保して静電容量のばらつきを抑える観点からは、エッチングによるトレンチ形成が好ましい。
In such a trench-type thin film capacitor, by increasing the trench aspect ratio (AR: depth / width), the electrode surface area per unit area is further increased, thereby further increasing the capacitance of the capacitor. In principle it is possible. In general, as a method of forming a trench, a method of forming a trench using a dicing saw, an electron beam or the like on a metal base serving as an electrode as described in
ところが、高アスペクト比のトレンチを形成しようとすると、ドライ及びウェットに限らず異方性エッチングを用いたとしても、幅や深さが均一な形状を有するトレンチを形成することは困難であり、隣設されたトレンチ間やウェーハ等の基体又は基板面内(以下、まとめて「基体面内」又は「基板面内」という)におけるトレンチ形状のばらつきが大きく、最終的に形成される薄膜コンデンサの基板面内における静電容量の不均一性を招いてしまう。 However, when trying to form a trench with a high aspect ratio, it is difficult to form a trench having a uniform width and depth even if anisotropic etching is used in addition to dry and wet. Substrate of thin film capacitor finally formed due to large variation in trench shape between provided trenches or within a substrate or substrate surface such as a wafer (hereinafter collectively referred to as “substrate surface” or “substrate surface”) This results in non-uniform capacitance in the plane.
かかる不都合を解消すべく、金属基体をエッチングする方法よりも高精度に高アスペクト比のトレンチを形成でき、しかも低コストの手法として、めっき技術を利用した手法が考えられる。これは、トレンチを形成すべき部位にレジストを塗布した後、フォトリソグラフィによってレジストにトレンチパターンを形成し、レジストの非形成領域をめっきにより下部電極となる金属層で埋め込み、それからレジストを除去することにより、トレンチを有する下部電極を形成するものである。 In order to eliminate such an inconvenience, a method using a plating technique can be considered as a low-cost method that can form a trench having a high aspect ratio with higher accuracy than a method of etching a metal substrate. In this method, after applying a resist to a portion where a trench is to be formed, a trench pattern is formed in the resist by photolithography, and a non-resist formation region is filled with a metal layer to be a lower electrode by plating, and then the resist is removed. Thus, a lower electrode having a trench is formed.
上述したとおり、基板面内における薄膜コンデンサの容量の均一性(面内均一性)を向上させるためには、トレンチ形状(幅、深さ)を基板面内において均一にすることが求められるが、近時のフォトリソグラフィによるレジストのパターニングの解像度は極めて高く、トレンチの幅ひいてはトレンチに埋め込まれる下部電極の線幅は十分な均一性が達成され得る。これに対し、基板面内において均一な高さの金属層をめっきによって直接形成することは困難なため、一旦、金属層を形成した後に、レジストとともにその金属層の表面をCMPにより研磨して一定高さにする必要がある。 As described above, in order to improve the uniformity (in-plane uniformity) of the capacitance of the thin film capacitor in the substrate plane, it is required to make the trench shape (width, depth) uniform in the substrate plane. The resolution of resist patterning by photolithography in recent years is extremely high, and sufficient uniformity can be achieved in the width of the trench and hence the line width of the lower electrode embedded in the trench. On the other hand, since it is difficult to directly form a metal layer having a uniform height on the substrate surface by plating, the surface of the metal layer together with the resist is polished by CMP after the metal layer is formed. Need to be height.
しかしながら、相対的に脆い(機械強度が低い)レジストと相対的に硬い(機械強度が高い)金属層を同時に研磨すると、レジストが破断してしまい金属層を平滑に研磨できなくなったり、また、レジストのパターン密度が高い領域における金属層の研磨速度が、レジストのパターン密度が低い領域における金属層の研磨速度に比して増大してしまい、これにより、金属層を平滑に研磨できなくなったりしてしまい、その結果、金属層が平坦化されず、基板面内におけるトレンチの深さを均一化することができないおそれがある。 However, if a relatively brittle (low mechanical strength) resist and a relatively hard (high mechanical strength) metal layer are polished at the same time, the resist breaks and the metal layer cannot be polished smoothly. The polishing rate of the metal layer in the region where the pattern density of the resist is high is increased as compared with the polishing rate of the metal layer in the region where the pattern density of the resist is low. As a result, the metal layer cannot be polished smoothly. As a result, the metal layer is not flattened, and the trench depth in the substrate surface may not be uniform.
そこで、本発明はかかる事情に鑑みてなされたものであり、高い静電容量を維持しつつ、静電容量の均一性を向上させることができる薄膜コンデンサの製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of such circumstances, and an object thereof is to provide a method for manufacturing a thin film capacitor capable of improving the uniformity of the capacitance while maintaining a high capacitance. .
上記課題を解決するために、本発明による薄膜コンデンサの製造方法は、凹部を有する第1電極と、該第1電極上に設けられた誘電体層と、該誘電体層上に設けられた第2電極とを備える薄膜コンデンサを製造する方法であって、(1)基体上における少なくとも凹部が形成される部位に、第1電極の一部を構成する第1金属からなる下地金属層を形成する第1工程と、(2)基体上における凹部が形成される部位に、第1金属と異なる第2金属からなるクーポン金属層を形成する第2工程と、(3)下地金属層及びクーポン金属層上に、第1電極の残部を構成する第1金属からなる電極金属層をめっきし、クーポン金属層の間を電極金属層で埋め込む第3工程と、(4)クーポン金属層及び電極金属層の表面を研磨して、クーポン金属層を電極金属層から露呈させる第4工程と、(5)クーポン金属層及び電極金属層のうちクーポン金属層を除去して、凹部を形成し、下地金属層の一部を露呈させる第5工程と、(6)電極金属層及び下地金属層上に、誘電体層を形成する第6工程と、(7)誘電体層上に、第2電極を形成する第7工程とを有する。 In order to solve the above problems, a method of manufacturing a thin film capacitor according to the present invention includes a first electrode having a recess, a dielectric layer provided on the first electrode, and a first electrode provided on the dielectric layer. A method of manufacturing a thin film capacitor having two electrodes, wherein (1) a base metal layer made of a first metal constituting a part of the first electrode is formed at least on a portion where a recess is formed on a substrate. A first step; (2) a second step of forming a coupon metal layer made of a second metal different from the first metal at a portion where a recess is formed on the substrate; and (3) a base metal layer and a coupon metal layer. A third step of plating an electrode metal layer made of the first metal constituting the remainder of the first electrode and filling the space between the coupon metal layers with the electrode metal layer; and (4) the coupon metal layer and the electrode metal layer. Polish the surface and remove the coupon metal layer A fourth step of exposing from the pole metal layer; (5) a fifth step of removing the coupon metal layer from the coupon metal layer and the electrode metal layer to form a recess and exposing a part of the base metal layer; (6) A sixth step of forming a dielectric layer on the electrode metal layer and the base metal layer, and (7) a seventh step of forming a second electrode on the dielectric layer.
なお、本発明において、下地金属層を構成する第1金属と電極金属層を構成する第1金属は、便宜上、同じ「第1金属」と記すが、前者の第1金属は、電極金属層を形成するときのめっき処理におけるシード(層)及び第1電極として機能するものであれば、後者の第1金属と種類及び組成が必ずしも同一でなくともよい。 In the present invention, the first metal constituting the base metal layer and the first metal constituting the electrode metal layer are referred to as the same “first metal” for convenience, but the former first metal is the electrode metal layer. As long as it functions as a seed (layer) and a first electrode in the plating process at the time of formation, the type and composition of the latter first metal are not necessarily the same.
このような製造方法では、まず、第1工程において第1金属からなる下地金属層が形成された基体上に、下地金属層の第1金属とは異なる第2金属からなるクーポン金属層が形成される。このクーポン金属層は、凹部が形成される部位に形成されており、言わば凹部の反転パターンを構成する。次に、その上に、第1金属からなる電極金属層が形成され、クーポン金属層の間に電極金属層が埋め込まれる。これにより、異なる二種の金属の複合体が形成される。それから、この複合体の表面が研磨され、クーポン金属層が電極金属層から露呈される。 In such a manufacturing method, first, a coupon metal layer made of a second metal different from the first metal of the base metal layer is formed on the base on which the base metal layer made of the first metal is formed in the first step. The The coupon metal layer is formed at a portion where the concave portion is formed, so to speak, it constitutes a reverse pattern of the concave portion. Next, an electrode metal layer made of a first metal is formed thereon, and the electrode metal layer is embedded between the coupon metal layers. Thereby, a composite of two different kinds of metals is formed. The surface of the composite is then polished and the coupon metal layer is exposed from the electrode metal layer.
このとき、基体の全面が上記二種の金属複合体で覆われているので、被研磨体全体の機械強度が十分に高くほぼ均一化されており、これにより、被研磨体が研磨によって欠落することなく、また、基体の面内における研磨速度が全体に亘って均一となる。その結果、クーポン金属層及び電極金属層の高さが基体面内において同一とされた平滑面が形成される。よって、後述するとおりクーポン金属層が除去されて形成される凹部の深さが確実に均一化され、最終的に得られるコンデンサの基体面内における静電容量が均等となる。 At this time, since the entire surface of the substrate is covered with the above-mentioned two kinds of metal composites, the mechanical strength of the entire object to be polished is sufficiently high and substantially uniform, whereby the object to be polished is lost due to polishing. In addition, the polishing rate in the plane of the substrate is uniform throughout. As a result, a smooth surface is formed in which the heights of the coupon metal layer and the electrode metal layer are the same in the substrate surface. Therefore, as will be described later, the depth of the recess formed by removing the coupon metal layer is made uniform, and the capacitance in the substrate surface of the finally obtained capacitor becomes uniform.
次いで、クーポン金属層及び電極金属層のうち、凹部の反転パターンであるクーポン金属層のみが除去され、凹部が形成される。また、クーポン金属層の下方に形成されている下地金属層の一部(凹部内の部位)が凹部の底壁に露出する。このとき、下地金属層及び電極金属層から構成される第1電極が形成される。その後、その基体上に誘電体層及び第2電極が順次積層されることにより、凹部によって電極面積が増大された薄膜コンデンサが得られる。 Subsequently, only the coupon metal layer which is the reverse pattern of a recessed part is removed among a coupon metal layer and an electrode metal layer, and a recessed part is formed. Moreover, a part (part in a recessed part) of the base metal layer currently formed under the coupon metal layer is exposed to the bottom wall of a recessed part. At this time, the 1st electrode comprised from a base metal layer and an electrode metal layer is formed. Thereafter, a dielectric layer and a second electrode are sequentially laminated on the substrate, whereby a thin film capacitor having an electrode area increased by a recess is obtained.
具体的には、第2工程においては、下地金属層上にレジストを塗布し、レジストのうち
凹部が形成される部位のレジストを除去して開口部を形成し、前記開口部内にクーポン金属層をめっきすると好適である。通常、レジストの開口部は、フォトリソグラフィによるパターニング露光及び現像工程を経て形成され、そのパターニング精度が極めて高いので、その開口部パターンに充填されるクーポン金属層、ひいてはクーポン金属層間に形成される電極金属層の形状精度が高められ基体面内において均一化される。よって、基体面内の薄膜コンデンサの容量均一性が更に向上されるとともに、基体間での再現性も向上される。
Specifically, in the second step, a resist is applied on the base metal layer, a resist is removed from a portion of the resist where a recess is formed, an opening is formed, and a coupon metal layer is formed in the opening. Plating is preferred. Usually, the resist opening is formed through patterning exposure and development processes by photolithography, and the patterning accuracy is extremely high. Therefore, a coupon metal layer filled in the opening pattern, and thus an electrode formed between the coupon metal layers. The shape accuracy of the metal layer is increased and uniformized in the substrate surface. Therefore, the capacity uniformity of the thin film capacitor in the substrate surface is further improved, and the reproducibility between the substrates is also improved.
また、レジストとしてネガ型及びポジ型のいずれを用いた場合にも、レジストの開口幅は、開口端よりも底部が狭くなる傾向にあり、このような開口部に充填されるクーポン金属層は、逆テーパー形状になる。こうなると、そのクーポン金属層間に充填される電極金属層によって画成される凹部は、順(正)テーパー形状となるので、その上に誘電体層を形成するときに、凹部の内壁及び底壁のカバレッジ(被覆性)が良好となり、凹部内が誘電体層によって確実に被覆される。よって、誘電体層の欠落による第1電極及び第2電極間の短絡やリーク電流の発生が防止される。また、極めて薄くて均一な膜厚の誘電体層が形成されるので、薄膜コンデンサの静電容量がより増大され、更なる薄層化が達成される。 In addition, when using either a negative type or a positive type as a resist, the opening width of the resist tends to be narrower at the bottom than the opening end, and the coupon metal layer filled in such an opening is Inverted taper shape. In this case, since the recess defined by the electrode metal layer filled between the coupon metal layers has a forward (positive) taper shape, the inner wall and the bottom wall of the recess are formed when the dielectric layer is formed thereon. The coverage (coverability) of the film becomes good, and the inside of the recess is reliably covered with the dielectric layer. Therefore, the occurrence of a short circuit or leakage current between the first electrode and the second electrode due to the lack of the dielectric layer is prevented. In addition, since the dielectric layer having a very thin and uniform thickness is formed, the capacitance of the thin film capacitor is further increased, and further thinning is achieved.
さらに、凹部を形成する第5工程を実施した後で、且つ、誘電体層を形成する第6工程を実施する前に、凹部を画成する電極金属層の開口端部を面取りする第8工程を実行することが好ましい。こうすれば、電極金属層の開口端部における誘電体層の被覆性が向上される。その結果、電極金属層において、コンデンサ構造が屈曲する部位であって短絡が比較的生じ易い開口端部における誘電体層の欠陥がより防止され、短絡やリーク電流の発生が更に抑制される。またさらに、そのような屈曲部位においても、極めて薄くて均一な膜厚の誘電体層が形成されるので、薄膜コンデンサの静電容量が更に一層増大され、更なる薄層化が実現される。 Further, an eighth step of chamfering the open end portion of the electrode metal layer defining the concave portion after performing the fifth step of forming the concave portion and before performing the sixth step of forming the dielectric layer. Is preferably performed. In this way, the coverage of the dielectric layer at the opening end of the electrode metal layer is improved. As a result, in the electrode metal layer, the defect of the dielectric layer at the opening end where the capacitor structure is bent and the short circuit is relatively likely to occur is further prevented, and the occurrence of the short circuit and the leakage current is further suppressed. Furthermore, since an extremely thin and uniform dielectric layer is formed even at such a bent portion, the capacitance of the thin film capacitor is further increased, and further thinning is realized.
この場合、より具体的には、凹部を画成する電極金属層の開口端部をミリング又はエッチング、より好ましくはミリングによって面取りすると好適である。イオンミリングやエッチングは、角部のミリングレート及びエッチレートが、凹部内壁のサイドミリングレート及びサイドエッチレートや凹部底壁のミリングレート及びエッチレートに比して有意に大きい傾向にあるので、凹部の内壁を構成する電極金属層や底壁を構成する下地金属層を削ぎとることなく、開口端部の面取りが平易に行なわれる。 In this case, more specifically, it is preferable to chamfer the open end portion of the electrode metal layer that defines the recess by milling or etching, more preferably milling. In ion milling and etching, the milling rate and etch rate at the corners tend to be significantly higher than the side milling rate and side etch rate of the inner wall of the recess and the milling rate and etch rate of the recess bottom wall. The chamfering of the opening end is easily performed without scraping off the electrode metal layer constituting the inner wall and the base metal layer constituting the bottom wall.
さらに、第1金属として酸及びアルカリのうち一方に可溶な金属を用い、第2金属としてその第1金属の可溶媒に不溶な金属を用いるとより好ましい。こうすれば、第1金属の可溶媒を用いることにより、第1金属からなるクーポン金属層及び第2金属からなる電極金属層のうち、クーポン金属層を簡易に湿式除去できる利点がある。 Furthermore, it is more preferable to use a metal that is soluble in one of acid and alkali as the first metal, and a metal that is insoluble in the solvent of the first metal as the second metal. If it carries out like this, there exists an advantage which can carry out wet removal of a coupon metal layer easily among the coupon metal layer which consists of a 1st metal, and the electrode metal layer which consists of a 2nd metal by using the solvent of a 1st metal.
より具体的には、第1金属としてアルカリに可溶な主としてニッケル(Ni)を含む金属(Ni、Ni合金、Ni複合金属)を用い、第2金属としてアルカリに不溶な主として銅(Cu)を含む金属(Cu、Cu合金、Cu複合金属)を用いると有用である。 More specifically, a metal (Ni, Ni alloy, Ni composite metal) mainly containing nickel (Ni) soluble in alkali is used as the first metal, and copper (Cu) insoluble in alkali is mainly used as the second metal. It is useful to use a metal (Cu, Cu alloy, Cu composite metal).
本発明の薄膜コンデンサの製造方法によれば、第1金属からなるクーポン金属層で凹部の反転パターンを形成した後に電極金属層を形成し、そのクーポン金属層を除去して形成した凹部により、凹部の深さを基体面内で均一化することができるので、高い静電容量を維持しつつ、静電容量の均一性が向上された薄膜コンデンサを製造することができる。 According to the method for manufacturing a thin film capacitor of the present invention, the recess is formed by forming the electrode metal layer after forming the reverse pattern of the recess with the coupon metal layer made of the first metal, and removing the coupon metal layer to form the recess. Therefore, a thin film capacitor with improved capacitance uniformity can be manufactured while maintaining a high capacitance.
以下、本発明の実施の形態について、図面を参照して説明する。なお、同一の要素には同一の符号を付し、重複する説明を省略する。また、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。さらに、図面の寸法比率は、図示の比率に限定されるものではない。また、以下の実施の形態は、本発明を説明するための例示であり、本発明はその実施の形態のみに限定されるものではない。 Embodiments of the present invention will be described below with reference to the drawings. In addition, the same code | symbol is attached | subjected to the same element and the overlapping description is abbreviate | omitted. Further, the positional relationship such as up, down, left and right is based on the positional relationship shown in the drawings unless otherwise specified. Furthermore, the dimensional ratios in the drawings are not limited to the illustrated ratios. The following embodiments are examples for explaining the present invention, and the present invention is not limited only to the embodiments.
図1及び図2は、それぞれ、本発明による薄膜コンデンサの製造方法を用いて製造される薄膜コンデンサの好適な一実施形態の概略構成を示す斜視図、及び平面図であり、図3は、図2におけるIII−III線に沿う断面図である。 1 and 2 are a perspective view and a plan view, respectively, showing a schematic configuration of a preferred embodiment of a thin film capacitor manufactured by using the method of manufacturing a thin film capacitor according to the present invention, and FIG. 3 is a cross-sectional view taken along line III-III in FIG.
薄膜コンデンサ1は、基板(基体)10の上全面に形成された下地金属層11上に、トレンチ14a(凹部)を有する電極金属層14、それを被覆するように設けられた誘電体膜16(誘電体層)、及び上部電極17(第2電極)が順次積層されたものである。このように、下地金属層11及び電極金属層14から、下部電極15(第1電極)が構成されている。また、上部電極17の上層として、上部電極17及び下部電極15がそれぞれ露出した2つの開口部18aが形成された絶縁性の保護膜18(パッシベーション膜)が設けられている。さらに、保護膜18のそれら2つの開口部18aには、それぞれパッド電極19が接続されている。
The
なお、図示においては、薄膜コンデンサ1の1単位を示しており、かかる薄膜コンデンサ1が基板10上に複数形成されていてもよい。
In the drawing, one unit of the
ここで、薄膜コンデンサ1の静電容量は、下記式(1);
C=ε×S/d …(1)、
で表される。式中、Cは静電容量を示し、εは誘電体膜16の誘電率を示し、Sは電極表面積を示し、dは誘電体膜16の厚さを示す。なお、誘電率εは、下記式(2);
ε=εrεo …(2)、
で表され、εrは誘電体膜16の比誘電率を示し、εoは真空中の比誘電率を示す。
Here, the capacitance of the
C = ε × S / d (1),
It is represented by In the equation, C represents the capacitance, ε represents the dielectric constant of the
ε = ε r ε o (2),
Ε r represents the relative dielectric constant of the
したがって、薄膜コンデンサ1の単位体積当たりの静電容量Cを増大させるためには、誘電体膜16の誘電率εが一定の場合、薄膜コンデンサ1の電極表面積Sを大きくし、及び/又は、誘電体膜16の厚さdを薄くする必要がある。また、1つの基板10に形成される単数又は複数の薄膜コンデンサ1の基板10面内における静電容量のばらつきを抑えるためには、各薄膜コンデンサ1の電極表面積を均一にし、誘電体膜16の厚さdを均一にすることが重要であり、特に、トレンチ型の薄膜コンデンサ1では、電極表面積の基板10面内均一性を担保するには、各トレンチ14aの面積(トレンチ14aの周囲長×深さ+底面積)を均一にすることが極めて重要となる。
Therefore, in order to increase the capacitance C per unit volume of the
このように構成された薄膜コンデンサ1の製造方法の一例について、以下に説明する。図4〜図20は、薄膜コンデンサ1を製造している状態を示す断面図(工程フロー図)である。
An example of a method for manufacturing the
まず、図4に示すように、薄膜コンデンサ1が設けられる基板10を用意する。基板10としては、特に制限されず、シリコン基板、アルミナ等のセラミックス基板、ガラスセラミックス基板、ガラス基板、サファイア、MgO、SrTiO3等の単結晶基板、Fe−Ni合金等の金属基板等が挙げられ、化学的且つ熱的に安定で応力発生が少なく表面の平滑性を保持し易いものを用いることが好ましい。また、基板10として金属基板やシリコン基板等の導電性を有する基板を用いる場合には、絶縁性を確保するために、基板10表面に酸化膜等の絶縁膜を形成することが好ましい。
First, as shown in FIG. 4, a
次に、図5に示すように、基板10上に下地金属層11を形成する(第1工程)。下地金属層11の材料(第1金属)は、金属層であれば特に制限はないが、下部電極15を構成する電極金属層14と同じ材料(第1金属)を用いると、後述するクーポン金属層13を除去するときに、下地金属層11の剥離や欠落が防止され易くなるので好ましい。かかる金属材料としては、例えば、主としてAu、Pt、Ag、Sn、Cr、Co、Ni、Cu等を含む金属、これらの合金、又はこれらを含む複合金属が挙げられ、これらの中でも、主としてNiを含むものを用いることが特に好ましい。主としてNiを含むものを用いれば、形成される膜応力をほぼゼロとすることができるので、下地金属層11や電極金属層14ひいては下部電極15及び基板10の反りを有効に防止することができる。このような金属材料からなる下地金属層11は、例えば、スパッタリング法等のPVD法、或いはCVD法によって形成することができる。
Next, as shown in FIG. 5, a
次いで、図6に示すように、下地金属層11上にレジスト層12(レジスト)を形成する。レジスト層12としては、ネガ型レジストを用いても、ポジ型レジストを用いてもよく、ネガ型レジストを用いる場合には、化学増幅型のものを用いると、パターニング精度をより向上させることができるので好ましい。
Next, as shown in FIG. 6, a resist layer 12 (resist) is formed on the
それから、図7に示すように、レジスト層12をトレンチ14aのマスクパターンを用いて露光及び現像して、トレンチ14aを形成すべき部位に開口部12aを形成し、開口部12aの底部に下地金属層11を露出させる。ポジ型レジストを用いた場合には、開口部12aを形成すべき領域を露光し、露光された部分のレジストが現像液に溶解する。ネガ型レジストを用いた場合には、開口部以外の領域を露光し、露光されなかった部分のレジストが現像液に溶解する。ポジ型及びネガ型のいずれのレジストを用いた場合にも、開口部12aのより上側の方が、底部側に比して、現像液に浸漬される時間が長く、これにより、サイドエッチ量が多くなるので、開口部12aの底部側の幅は、その開口端(上部)側の幅と同等又はそれ以下となる。
Then, as shown in FIG. 7, the resist
次いで、図8に示すように、レジスト層12の開口部12a内にめっきにより、トレンチ14aの逆パターン(転写パターン)を有するクーポン金属層13を形成する。なお、「クーポン」とは、電極金属層14との区別を明確にするために形式的に用いた用語であり、後述するとおり、電極金属層14を形成した後に除去されるので、「切り取り形式の券」の態様が想起されることから、本発明において便宜的に用いたものである。
Next, as shown in FIG. 8, a
ここで、めっきとしては、電気めっきを用いても、無電解めっき(化学めっき)を用いてもよく、例えば、下地金属層11を下地とした電気めっきによりクーポン金属層13を形成する。クーポン金属層13の材料(第2金属)としては、Au、Pt、Ag、Sn、Cr、Co、Ni、Cu等を主として含む金属、これらの合金、又はこれらを含む複合金属の中で、下地金属層11及び電極金属層14の材料とは異なる材料が用いられ、例えば、上述の如く下地金属層11及び電極金属層14として主としてNiを含むものを用いる場合には、クーポン金属層13として主としてCuを用いることが好ましい。
Here, as plating, electroplating or electroless plating (chemical plating) may be used. For example, the
その後、図9に示すように、レジスト層12を除去する。このとき、開口部12aが順(正)テーパー状であった場合には、クーポン金属層13は、逆テーパー状とされる。以上のとおり、図6〜図9に示す手順が第2工程に相当する。
Thereafter, as shown in FIG. 9, the resist
次に、図10に示すように、クーポン金属層13の間を埋め込む電極金属層14をめっきにより形成する(第3工程)。これにより、異なる二種の金属の複合体が形成される。めっきとしては、クーポン金属層13と同様に、電気めっきを用いても、無電解めっき(化学めっき)を用いてもよく、例えば、下地金属層11を下地とした電気めっきにより電極金属層14を形成する。これにより、クーポン金属層13が電極金属層14で被覆される。この電極金属層14としては、Au、Pt、Ag、Sn、Cr、Co、Ni、Cu等主として含む金属、これらの合金、又はこれらを含む複合金属の中で、クーポン金属層13とは異なる材料が用いられ、例えば、上述の如くクーポン金属層13として主としてCuを含むものを用いた場合には、電極金属層14として、主としてNiを含むものを用いることが好ましい。
Next, as shown in FIG. 10, an
それから、図11に示すように、CMP(Circular Movement Polishing 又は Chemical Mechanical Polishing)法により、クーポン金属層13及び電極金属層14からなる複合体の表面を上方から研磨して平坦化し、クーポン金属層13及び電極金属層14の高さを揃える。このとき、まず、電極金属層14を研磨してクーポン金属層13を露呈させた後に、クーポン金属層13及び電極金属層14の双方を研磨する(第4工程)。これにより、クーポン金属層13の高さは、図9に示した成膜当初の高さよりも低くなる。
Then, as shown in FIG. 11, the surface of the composite comprising the
次いで、図12に示すように、クーポン金属層13を除去し、これにより、クーポン金属層13の形状に相当する空間領域であるトレンチ14aを形成し、その底部に下地金属層11の一部を露呈させる(第5工程)。トレンチ14aの空間形状は、クーポン金属層13が逆テーパー状に形成された場合、順(正)テーパー状となる。
Next, as shown in FIG. 12, the
クーポン金属層13を除去する方法としては、上述の如く、クーポン金属層13が主としてCuを含む金属からなる場合には、図11に示す状態の基板10を、Cuを選択的に溶解するアンモニア等(アルカリ)に浸漬することが好ましく、下地金属層11及び電極金属層14の金属材料である主としてNiを含む金属を多少溶解するものの、硫酸セリウムアンモニウム、硝酸セリウムアンモニウム等の無機酸セリウムアンモニウム等を用いることもできる。これにより、クーポン金属層13が選択的に除去される。
As a method of removing the
その後、図13に示すように、誘電体膜の被覆性を更に向上させるべく、電極金属層14の(トレンチ14aの)開口端部14b(図示丸印で囲んで示した部位)の稜線を面取り(換言すれば、電極金属層14の角取り)して曲面を形成する丸め処理を行なう(第8工程)。電極金属層14のトレンチ14aの面取り処理としては、電極金属層14の開口端部14bの一部を除去できる方法であれば特に制限されず、全面イオンミリング処理や、ウェット又はドライエッチング処理を用いることができる。
After that, as shown in FIG. 13, the ridgeline of the opening
イオンミリングやエッチングは、開口端部14bのような角部のミリングレート及びエッチレートが、トレンチ14aの内壁のサイドミリングレート及びサイドエッチレートや底壁のミリングレート及びエッチレートに比して有意に大きい傾向にあるので、トレンチ14aの内壁を構成する電極金属層14や底壁を構成する下地金属層11を削ぎとることなく、開口端部14bが選択的に面取りされる。特に、ミリングによれば、開口端部14bのような角部とトレンチ14aの内壁及び底壁のような平端部とのミリングレートの差異が、エッチングによるエッチレートの同差異に比して大きい(つまり選択除去性が高い)ので、より好ましい。これにより、下地金属層11及び電極金属層14からなる下部電極15の成形が完了する。
In ion milling and etching, the milling rate and etch rate at the corners such as the
次に、図14に示すように、図13に示す状態の基板10の全上面に誘電体膜16を形成する(第6工程)。これにより、トレンチ14aの内壁及び電極金属層14が誘電体膜16により被覆される。誘電体膜16の材料は、特に限定されず、例えば、Al2O3、PZT、BaTiO3等の誘電体材料を用いることができ、静電容量Cを増加させる観点からは、比誘電率εrが大きいPZTやBaTiO3等の強誘電体材料を用いることが好ましい。このような強誘電体材料を用いる場合には、誘電体膜16を成膜した後に、必要に応じて誘電分極を励起させるための熱処理を行う。また、誘電体膜16の成膜方法としては、CVD法、PVD法等を用いることができ、特に、段差被覆性に優れており、誘電体膜16の厚さdを薄く且つ均一にして静電容量Cの増大及び均一化を行い易い観点から、CVD法を用いることが好ましい。
Next, as shown in FIG. 14, a
さらに、図15に示すように、下部電極15とパッド電極19との接続領域に開口部(スルーホール、ビアホール)を有するレジストパターンを形成し、その開口部における誘電体膜16をRIE等によって除去する。
Further, as shown in FIG. 15, a resist pattern having an opening (through hole, via hole) is formed in the connection region between the
次に、図16に示すように、図15に示す状態の基板10の全上面に上部電極17を形成するための電極膜17aを成膜する。この上部電極17の材料としては、特に限定されず、例えば、Cu、Ni、Al等が挙げられる。電極膜17aの成膜は、例えば、スパッタリング法等のPVD法を用いることができる。
Next, as shown in FIG. 16, an
その後、図17に示すように、電極膜17a上にフォトリソグラフィ工程によりレジストパターンを形成し、そのレジストパターンを用いて電極膜17aの一部をエッチングするパターニングを行ない、上部電極17を形成する(第7工程)。なお、この際、上部電極17を、その端部において下部電極15と接触しないように、誘電体膜16の平面外周よりも内側までパターニングする。
Thereafter, as shown in FIG. 17, a resist pattern is formed on the
それから、図18に示すように、図15に示す状態の基板10の全上面に保護膜18を形成する。保護膜18は、絶縁材料であれば特に限定されないが、例えば、SiO2、Al2O3等の無機材料、ポリイミド、エポキシ等の有機材料を用いることができる。また保護膜18の厚さも特に制限されず、例えば2μm以上とされる。
Then, as shown in FIG. 18, a
次いで、図19に示すように、フォトリソグラフィを用いたパターニングにより、パッド電極19を形成すべき領域における保護膜18を除去して、保護膜18に2つの開口部18aを形成する。これにより、保護膜18の一方端側(図示向かって右側)に、下部電極15の一部を構成する電極金属層14を露出させ、他方端側(図示向かって左側)に、上部電極17を露出させる。
Next, as shown in FIG. 19, the
そして、図20に示すように、図19に示す状態の基板10の全上面に電極膜を形成し、フォトリソグラフィを用いてその電極膜をパターニングすることにより、それぞれの開口部18a,18aにパッド電極19,19を形成する。または、開口部18a,18a以外の領域にレジストを形成し、めっきにより開口部18aにパッド電極19を形成した後に、レジストを除去する。パッド電極19の材料は、特に限定されず、例えばAuを用いることができる。
Then, as shown in FIG. 20, an electrode film is formed on the entire upper surface of the
このような本実施形態に係る薄膜コンデンサの製造方法によれば、トレンチ14aが形成される部位に、一旦、クーポン金属層13のパターンを形成した後に、そのクーポン金属層13間の領域を含めて基板10の全上面を被覆するように電極金属層14を形成し、それらクーポン金属層13及び電極金属層14から構成される複合体をCMPにより研磨するので、被研磨面が金属層のみで形成されていることにより、その被研磨面の機械強度(硬さ)が十分に高められ且つ基板10の面内においてほぼ均一とされる。よって、被研磨体がCMP実施時に欠落することを防止でき、且つ、基板10面内における研磨速度を全体に亘って均一にすることができる。これにより、クーポン金属層13及び電極金属層14の高さが基板10面内おいて同一とされた平滑面を形成することができ、基板10面内におけるトレンチ14aのアスペクト比が高くてもその深さを確実に均一化することができるので、コンデンサの静電容量を高めつつ、基体面内における複数の薄膜コンデンサ間の静電容量のばらつきを十分に抑制することができる。
According to such a method of manufacturing a thin film capacitor according to the present embodiment, after the pattern of the
また、トレンチ14aの形状を決定するクーポン金属層13を形成するのに、レジストを用いたフォトリソグラフィによるパターニングを用いるので、トレンチ14aのパターニング精度が十分に高められ、そのパターンに充填されるクーポン金属層13、ひいてはクーポン金属層13間に形成される電極金属層14の形状精度を格別に高めて基板10面内で均一化することができる。よって、基板10面内での薄膜コンデンサの容量均一性を更に向上させることができ、異なる基板10間での再現性をも向上させることが可能となる。
Further, since patterning by photolithography using a resist is used to form the
さらに、トレンチ14aの反転パターンであるクーポン金属層13を設ける際に、レジスト層12の開口部12aの側壁が順(正)テーパー状になる傾向があり、この場合には、クーポン金属層13が逆テーパー状となり、よって、トレンチ14aの空間形状が順(正)テーパー状となるので、誘電体膜16によるトレンチ14a内のカバレッジ(被覆性)が良好となり、トレンチ14aを誘電体膜16で確実に被覆することができる。その結果、誘電体膜16の欠落による下部電極15と上部電極17との短絡やリーク電流の発生が防止されるので、下部電極15及び上部電極17間のブレイクダウン電圧(絶縁破壊限界値:VBD)を十分に高めることが可能であり、薄膜コンデンサ1のデバイス特性及び製品の信頼性を向上させることができる。またさらに、誘電体膜16によるトレンチ14a内のカバレッジを高めることができるので、極めて薄くて均一な膜厚の誘電体膜16を形成でき、これにより、薄膜コンデンサ1の静電容量をより増大させ且つ更なる薄層化を実現することができる。
Furthermore, when providing the
さらにまた、トレンチ14aが正テーパー形状となっているので、電極膜17aの被覆性を向上させることができる。ただし、上部電極17の厚さやそのばらつきは、薄膜コンデンサ1の静電容量に殆ど影響を与えないので、トレンチ14aの側面において電極膜17aの膜厚が薄くなっても問題はない。
Furthermore, since the
また、誘電体膜16を形成する前に、電極金属層14の開口端部14bの面取り処理を追加することにより、コンデンサ構造が屈曲する部位であって短絡が比較的生じ易い開口端部14bの被覆性、すなわち、誘電体膜16によるトレンチ14aの段差被覆性(ステップカバレッジ)を向上させることができる。その結果、電極金属層14の開口端部14bにおける誘電体膜16の欠落を防止でき、短絡やリーク電流の発生を更に抑制できるとともに、薄膜コンデンサ1の歩留まりを向上させることが可能となる。さらに、下部電極15及び上部電極17間のVBDを更に高めることができ、薄膜コンデンサ1のデバイス特性及び製品の信頼性を一層向上させることができる。加えて、そのように誘電体膜16による段差被覆性を向上できることから、極めて薄くて均一な膜厚の誘電体膜16を形成することができ、薄膜コンデンサ1の静電容量を一層増大させつつ、更なる薄層化を達成することができる。
In addition, by adding a chamfering process to the opening
なお、上述したとおり、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で、種々の変更が可能である。例えば、トレンチ14aは、矩形、円形のホール状でも、所定方向に直状又は曲状に延在する溝構造でもよく、基板10内におけるパターンも適宜設定することができる。
In addition, as above-mentioned, this invention is not limited to the said embodiment, A various change is possible in the range which does not deviate from the summary. For example, the
以上説明した通り、本発明の薄膜コンデンサの製造方法によれば、高い静電容量を維持しつつ、静電容量の均一性が向上された薄膜コンデンサを製造することができるので、薄膜型の電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるものの製造用途に広く且つ有効に利用することができる。 As described above, according to the method of manufacturing a thin film capacitor of the present invention, a thin film capacitor with improved capacitance uniformity can be manufactured while maintaining a high capacitance. It can be widely and effectively used for manufacturing applications of devices, apparatuses, systems, various devices, etc. that contain components, especially those that require miniaturization and high performance.
1…薄膜コンデンサ、10…基板(基体)、11…下地金属層、12…レジスト層(レジスト)、12a…開口部、13…クーポン金属層、14…電極金属層、14a…トレンチ(凹部)、14b…開口端部、15…下部電極(第1電極)、16…誘電体膜(誘電体層)、17…上部電極(第2電極)、17a…電極膜、18…保護膜、18a…開口部、19…パッド電極。
DESCRIPTION OF
Claims (6)
前記基体上における少なくとも前記凹部が形成される部位に、前記第1電極の一部を構成する第1金属からなる下地金属層を形成する第1工程と、
前記基体上における前記凹部が形成される部位に、前記第1金属と異なる第2金属からなるクーポン金属層を形成する第2工程と、
前記下地金属層及び前記クーポン金属層上に、前記第1電極の残部を構成する第1金属からなる電極金属層をめっきし、該クーポン金属層の間を該電極金属層で埋め込む第3工程と、
前記クーポン金属層及び前記電極金属層の表面を研磨して、該クーポン金属層を該電極金属層から露呈させる第4工程と、
前記クーポン金属層及び前記電極金属層のうち該クーポン金属層を除去して、前記凹部を形成し、前記下地金属層の一部を露呈させる第5工程と、
前記電極金属層及び前記下地金属層上に、前記誘電体層を形成する第6工程と、
前記誘電体層上に、前記第2電極を形成する第7工程と、
を有する薄膜コンデンサの製造方法。 A method of manufacturing a thin film capacitor comprising a first electrode having a recess provided on a substrate, a dielectric layer provided on the first electrode, and a second electrode provided on the dielectric layer. There,
A first step of forming a base metal layer made of a first metal constituting a part of the first electrode in at least a portion where the recess is formed on the substrate;
A second step of forming a coupon metal layer made of a second metal different from the first metal at a portion where the recess is formed on the substrate;
A third step of plating an electrode metal layer made of a first metal constituting the remaining portion of the first electrode on the base metal layer and the coupon metal layer, and filling the space between the coupon metal layers with the electrode metal layer; ,
Polishing a surface of the coupon metal layer and the electrode metal layer to expose the coupon metal layer from the electrode metal layer;
A fifth step of removing the coupon metal layer from the coupon metal layer and the electrode metal layer to form the recess and exposing a part of the base metal layer;
A sixth step of forming the dielectric layer on the electrode metal layer and the base metal layer;
A seventh step of forming the second electrode on the dielectric layer;
The manufacturing method of the thin film capacitor which has this.
前記下地金属層上にレジストを塗布し、
前記レジストのうち前記凹部が形成される部位のレジストを除去して開口部を形成し、
前記開口部内に前記クーポン金属層をめっきする、
請求項1記載の薄膜コンデンサの製造方法。 In the second step,
Apply a resist on the base metal layer,
The resist is removed from the resist where the recess is to be formed to form an opening,
Plating the coupon metal layer into the opening;
A method for manufacturing the thin film capacitor according to claim 1.
請求項1記載の薄膜コンデンサの製造方法。 Comprising an eighth step of chamfering the open end of the electrode metal layer defining the recess,
A method for manufacturing the thin film capacitor according to claim 1.
請求項3記載の薄膜コンデンサの製造方法。 In the eighth step, the open end of the electrode metal layer defining the recess is chamfered by milling or etching.
A method of manufacturing a thin film capacitor according to claim 3.
請求項1記載の薄膜コンデンサの製造方法。 Using a metal soluble in one of acid and alkali as the first metal, and using a metal insoluble in one of the acid and alkali as the second metal,
A method for manufacturing the thin film capacitor according to claim 1.
請求項5記載の薄膜コンデンサの製造方法。 A metal mainly containing nickel is used as the first metal, and a metal mainly containing copper is used as the second metal.
A method for manufacturing a thin film capacitor according to claim 5.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007094309A JP2008252001A (en) | 2007-03-30 | 2007-03-30 | Method of manufacturing thin-film capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007094309A JP2008252001A (en) | 2007-03-30 | 2007-03-30 | Method of manufacturing thin-film capacitor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008252001A true JP2008252001A (en) | 2008-10-16 |
Family
ID=39976565
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007094309A Withdrawn JP2008252001A (en) | 2007-03-30 | 2007-03-30 | Method of manufacturing thin-film capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008252001A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049321A (en) * | 2009-08-26 | 2011-03-10 | Sony Corp | Semiconductor device, and method of manufacturing the same |
JP2011211204A (en) * | 2010-03-30 | 2011-10-20 | Ibiden Co Ltd | Electronic component and printed wiring board |
KR20180130298A (en) * | 2017-05-29 | 2018-12-07 | 삼성전기주식회사 | Capacitor |
CN110098053A (en) * | 2018-01-31 | 2019-08-06 | 三星电机株式会社 | Capacitor and the method for manufacturing the capacitor |
-
2007
- 2007-03-30 JP JP2007094309A patent/JP2008252001A/en not_active Withdrawn
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049321A (en) * | 2009-08-26 | 2011-03-10 | Sony Corp | Semiconductor device, and method of manufacturing the same |
JP2011211204A (en) * | 2010-03-30 | 2011-10-20 | Ibiden Co Ltd | Electronic component and printed wiring board |
KR20180130298A (en) * | 2017-05-29 | 2018-12-07 | 삼성전기주식회사 | Capacitor |
US10199166B2 (en) | 2017-05-29 | 2019-02-05 | Samsung Electro-Mechanics Co., Ltd. | Capacitor |
KR101952869B1 (en) * | 2017-05-29 | 2019-02-27 | 삼성전기주식회사 | Capacitor |
CN110098053A (en) * | 2018-01-31 | 2019-08-06 | 三星电机株式会社 | Capacitor and the method for manufacturing the capacitor |
CN110098053B (en) * | 2018-01-31 | 2022-09-16 | 三星电机株式会社 | Capacitor and method for manufacturing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4877017B2 (en) | Thin film capacitor | |
US9972589B1 (en) | Integrated circuit package substrate with microstrip architecture and electrically grounded surface conductive layer | |
US20220028602A1 (en) | Inductor component | |
JP4694305B2 (en) | Manufacturing method of semiconductor wafer | |
JP4110390B2 (en) | Manufacturing method of semiconductor device | |
JP4129643B2 (en) | Manufacturing method of semiconductor device | |
JP4456027B2 (en) | Method for manufacturing through conductor | |
JP2010157690A (en) | Board for mounting electronic component thereon, and method of manufacturing the same | |
CN109524388B (en) | Semiconductor structure with integrated inductor | |
TW200929475A (en) | Interposer and method for manufacturing interposer | |
US10141224B2 (en) | Manufacturing method of interconnection structure | |
JP2008252001A (en) | Method of manufacturing thin-film capacitor | |
CN110098054B (en) | Capacitor assembly | |
US20130271251A1 (en) | Substrate-Less Electronic Component | |
JP4114660B2 (en) | Semiconductor device manufacturing method, semiconductor device, circuit board, electronic device | |
CN116113314A (en) | Integrated capacitor and preparation method thereof | |
JP2008251974A (en) | Thin-film component and manufacturing method thereof | |
JP2009182188A (en) | Chip coil and method for manufacturing same | |
JP4292748B2 (en) | Manufacturing method of semiconductor device | |
JP2007081267A (en) | Semiconductor device and manufacturing method therefor | |
JP4127095B2 (en) | Manufacturing method of semiconductor device | |
JP2010016240A (en) | Inductor and method of manufacturing the same | |
TWI409935B (en) | Thin-film device | |
JP2008172049A (en) | Method for manufacturing chip component | |
JP2005302981A (en) | Method for manufacturing semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20100601 |