JP2008245079A - Fade processor and method - Google Patents

Fade processor and method Download PDF

Info

Publication number
JP2008245079A
JP2008245079A JP2007085098A JP2007085098A JP2008245079A JP 2008245079 A JP2008245079 A JP 2008245079A JP 2007085098 A JP2007085098 A JP 2007085098A JP 2007085098 A JP2007085098 A JP 2007085098A JP 2008245079 A JP2008245079 A JP 2008245079A
Authority
JP
Japan
Prior art keywords
fade
multiplication coefficient
setting
signal
coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007085098A
Other languages
Japanese (ja)
Inventor
Akira Jinno
亮 神野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kenwood KK
Original Assignee
Kenwood KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kenwood KK filed Critical Kenwood KK
Priority to JP2007085098A priority Critical patent/JP2008245079A/en
Publication of JP2008245079A publication Critical patent/JP2008245079A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Control Of Amplification And Gain Control (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To generate various fade-out waveforms and/or fade-in waveforms, without having to use a cascade connection or a parallel connection of arithmetic units. <P>SOLUTION: A fade processor sets an updating expression C+(Flg-C)*T of a multiplication coefficient, where flag Flg is set to 0 or 1 for fade-out processing or fade-in processing, respectively. The initial value of the multiplication coefficient C is 1 or 0 for the fade-out processing or fade-in processing, respectively. A multiplication coefficient 14 updates the multiplication coefficient C, based on the update expression by each one-sampling time during a fade period and supplies the C to a multiplier 12. The multiplier 12 outputs, as a fade signal, a signal generated by multiplying the input audio signal by C. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、音声信号等をフェードアウト又はフェードインするフェード処理装置及び方法に関するものである。   The present invention relates to a fade processing apparatus and method for fading out or fading an audio signal or the like.

特許文献1は、その段落0002及び0003においてテーブル参照方式及びインクリメント・デクリメント方式のフェード処理装置を開示する。   Patent Document 1 discloses a fade processing apparatus of a table reference method and an increment / decrement method in paragraphs 0002 and 0003 thereof.

テーブル参照方式フェード処理装置では、膨大な係数のテーブルが必要となって、必要記憶量を増大させるという問題がある。また、インクリメント・デクリメント方式フェード処理装置では、フェード波形が直線的となって、聴感に合わないという問題がある(特許文献1の段落0003)。   In the table reference type fade processing device, there is a problem that a table of a large number of coefficients is required and the required storage amount is increased. In addition, the increment / decrement type fade processing apparatus has a problem that the fade waveform becomes linear and does not match the hearing (paragraph 0003 of Patent Document 1).

そこで、特許文献1が新しく開示するフェード処理装置では、第1及び第2の乗算器、加算器及び遅延回路を設け、第1及び第2の乗算係数をそれぞれC1,C2(ただし、C1+C2=1)とし、ゲインデータが第1の乗算器に入力され、加算器が第1及び第2の乗算器からの入力を加算し、遅延器が、該加算器の出力を1サンプリングタイムだけ遅延させて第2の乗算器へ出力する(特許文献1の図1)。そして、加算器の出力は、別の乗算器(特許文献1の図1の符号30)へ送られて、該別の乗算器において音声信号と掛け合わされ、該音声信号についてのフェードを実施する。
特開平4−345311号公報
Therefore, in the fade processing apparatus newly disclosed in Patent Document 1, first and second multipliers, an adder, and a delay circuit are provided, and the first and second multiplication coefficients are C1 and C2 (where C1 + C2 = 1, respectively). The gain data is input to the first multiplier, the adder adds the inputs from the first and second multipliers, and the delay unit delays the output of the adder by one sampling time. It outputs to a 2nd multiplier (FIG. 1 of patent document 1). Then, the output of the adder is sent to another multiplier (reference numeral 30 in FIG. 1 of Patent Document 1), multiplied by the audio signal in the other multiplier, and the audio signal is faded.
JP-A-4-345311

特許文献1のフェード処理装置では、種々のフェードアウト波形及びフェードイン波形を生成する場合には、デジタルボリューム(特許文献1の図1の符号16)を手動で操作するか、複数の演算ユニットをカスケード接続したり(特許文献1の図5)、並列接続したり(特許文献1の図7)するしかなく、操作が煩雑になったり、構成が複雑化したりする。   In the fade processing apparatus of Patent Document 1, when various fade-out waveforms and fade-in waveforms are generated, the digital volume (reference numeral 16 in FIG. 1 of Patent Document 1) is manually operated or a plurality of arithmetic units are cascaded. Connection (FIG. 5 of Patent Document 1) or parallel connection (FIG. 7 of Patent Document 1) can only be made, and the operation becomes complicated and the configuration becomes complicated.

本発明の目的は、単純な構造により種々のフェードアウト波形及び/又はフェードイン波形を生成することができるフェード処理装置及び方法を提供することである。   An object of the present invention is to provide a fade processing apparatus and method capable of generating various fade-out waveforms and / or fade-in waveforms with a simple structure.

本発明によれば、フェード処理対象の信号と乗算係数Cとの積に係る信号をフェード信号として生成するフェード処理置において、Cの更新式に、フェード速度係数Tを導入し、該速度係数Tを変更することにより、フェード波形を調整する。なお、該速度係数Tは、典型的には、フェード(「フェード」とは、「フェードアウト」及び/又は「フェードイン」である。)の開始に先立ち、設定するが、フェード期間中も変更可能にすることができる。   According to the present invention, in a fade processing unit that generates a signal related to the product of the signal to be faded and the multiplication coefficient C as a fade signal, the fade speed coefficient T is introduced into the update formula of C, and the speed coefficient T Adjust the fade waveform by changing. The speed coefficient T is typically set prior to the start of fade (“fade” is “fade out” and / or “fade in”), but can be changed during the fade period. Can be.

本発明のフェード処理装置は次のものを備えている。
フェード処理における乗算係数Cの初期値を設定する初期値設定手段、
フェード速度係数Tを設定するフェード速度設定手段、
0<P,Q,R<1の範囲に規定しつつ、P,Q,RをTの関数としてCの更新式:P・C及びQ・C+Rを設定する更新式設定手段、
サンプリングタイムに応動して、フェードアウト期間では更新式:P・Cに基づき、また、フェードイン期間では、更新式:Q・C+Rに基づき、乗算係数Cを更新する乗算係数更新手段、及び
フェード処理対象の信号と乗算係数Cとの積に係る信号をフェード信号として生成するフェード信号生成手段。
The fade processing apparatus of the present invention includes the following.
An initial value setting means for setting an initial value of the multiplication coefficient C in the fade process;
A fade speed setting means for setting a fade speed coefficient T;
Update formula setting means for setting C update formulas: P · C and Q · C + R with P, Q, R as a function of T while defining in the range of 0 <P, Q, R <1;
In response to the sampling time, the multiplication coefficient updating means for updating the multiplication coefficient C based on the update formula: P · C in the fade-out period and the update formula: Q · C + R in the fade-in period; A fade signal generating means for generating a signal related to the product of the signal of No. 1 and the multiplication coefficient C as a fade signal.

本発明のフェード処理方法は次のステップを備えている。
フェード処理における乗算係数Cの初期値を設定するステップ、
フェード速度係数Tを設定するフェードステップ、
0<P,Q,R<1の範囲に規定しつつ、P,Q,RをTの関数としてCの更新式:P・C及びQ・C+Rを設定するステップ、
サンプリングタイムに応動して、フェードアウト期間では更新式:P・Cに基づき、また、フェードイン期間では、更新式:Q・C+Rに基づき、乗算係数Cを更新するステップ、及び
フェード処理対象の信号と乗算係数Cとの積に係る信号をフェード信号として生成するステップ。
The fade processing method of the present invention includes the following steps.
Setting an initial value of the multiplication coefficient C in the fade process;
A fade step for setting a fade speed coefficient T;
A step of setting C update formulas: P · C and Q · C + R with P, Q, R as a function of T while defining in a range of 0 <P, Q, R <1;
In response to the sampling time, in the fade-out period, based on the update formula: P · C, and in the fade-in period, based on the update formula: Q · C + R, the step of updating the multiplication coefficient C, and the signal to be faded Generating a signal related to the product of the multiplication coefficient C as a fade signal;

本発明によれば、乗算係数Cの更新式にフェード速度係数Tを導入して、種々のフェード信号を生成することが可能になる。   According to the present invention, it is possible to generate various fade signals by introducing the fade speed coefficient T into the update formula of the multiplication coefficient C.

図1はDSP(Digital Signal Processor)10の構成図である。DSP10は、アナログ/デジタル変換器11、乗算器12、デジタル/アナログ変換器13及び乗算係数算出器14の等価回路として機能する。アナログのオーディオ信号がDSP10の入力(IN)として供給される。   FIG. 1 is a configuration diagram of a DSP (Digital Signal Processor) 10. The DSP 10 functions as an equivalent circuit of the analog / digital converter 11, the multiplier 12, the digital / analog converter 13, and the multiplication coefficient calculator 14. An analog audio signal is supplied as an input (IN) of the DSP 10.

該アナログのオーディオ信号は、アナログ/デジタル変換器11へ供給されて、デジタル信号へ変換されてから、乗算器12へ供給される。乗算器12は、アナログ/デジタル変換器11からのデジタル信号に乗算係数算出器14からの乗算係数Cを掛けて、デジタル/アナログ変換器13へ出力する。デジタル/アナログ変換器13は、デジタル信号をアナログ信号へ戻して、それをDSP10の出力として出力する。アナログ/デジタル変換器11及びデジタル/アナログ変換器13における変換は1サンプリングタイムごとに行われる。   The analog audio signal is supplied to the analog / digital converter 11, converted into a digital signal, and then supplied to the multiplier 12. The multiplier 12 multiplies the digital signal from the analog / digital converter 11 by the multiplication coefficient C from the multiplication coefficient calculator 14 and outputs the result to the digital / analog converter 13. The digital / analog converter 13 converts the digital signal back to an analog signal and outputs it as an output of the DSP 10. Conversion in the analog / digital converter 11 and the digital / analog converter 13 is performed every sampling time.

DSP10は、乗算係数Cの初期値、フラグFlg及びフェード速度係数Tを、I/O信号として外部のCPU(図示せず)等から通知されるようになっている。FlgはDSP10におけるフェード処理をフェードアウトにするかフェードインにするかを決めるものであり、Flg=0の場合は、フェード処理はフェードアウト処理となり、Flg=1の場合は、フェード処理はフェードイン処理となる。Tは、0<T<1である。Cの初期値は、限定はされないが、一般的には、フェードアウト処理時は1に、また、フェードイン処理時では0に設定される。その場合には、フェード開始時にフェード信号のレベルが不連続になることが防止される。   The DSP 10 is notified of the initial value of the multiplication coefficient C, the flag Flg, and the fade speed coefficient T as an I / O signal from an external CPU (not shown) or the like. Flg determines whether the fade processing in the DSP 10 is fade-out or fade-in. When Flg = 0, the fade processing is fade-out processing, and when Flg = 1, the fade processing is fade-in processing. Become. T is 0 <T <1. The initial value of C is not limited, but is generally set to 1 during the fade-out process, and is set to 0 during the fade-in process. In this case, the fade signal level is prevented from becoming discontinuous at the start of the fade.

乗算係数Cの初期値、フラグFlg及びフェード速度係数Tは、適宜、変更自在になっている。乗算係数算出器14は、DSP10のフェード処理の開始に先立ち、Cの初期値を通知されるとともに、該初期値に基づいて後述の計算式(1)でCを更新するようにしている。なお、乗算器12に入力される乗算係数Cが0であるときは、乗算器12の出力は0となり、すなわち、ミュートとなる。また、乗算器12に入力される乗算係数Cが1であるときは乗算器12の出力は乗算器12の入力と等しくなり、すなわち乗算器12はスルーとなる。   The initial value of the multiplication coefficient C, the flag Flg, and the fade speed coefficient T can be changed as appropriate. Prior to the start of the fading process of the DSP 10, the multiplication coefficient calculator 14 is notified of the initial value of C, and updates C with the following calculation formula (1) based on the initial value. When the multiplication coefficient C input to the multiplier 12 is 0, the output of the multiplier 12 is 0, that is, mute. When the multiplication coefficient C input to the multiplier 12 is 1, the output of the multiplier 12 is equal to the input of the multiplier 12, that is, the multiplier 12 is through.

図2はDSP10において実行されるフェード処理方法20のフローチャートである。該フェード処理方法20は、サンプリングタイム信号に基づき1サンプリングタイムの経過ごとに実行される。   FIG. 2 is a flowchart of the fade processing method 20 executed in the DSP 10. The fade processing method 20 is executed every one sampling time based on the sampling time signal.

S21では、下記の計算式(1)に従い、更新前の乗算係数Cから更新後の乗算係数Cを計算する。前述したように、Flgは0か1かのいずれかを採る。Flg=0の場合に、(1)式をCについて整理したものが次の(2)式であり、Flg=1の場合に、(1)式をCについて整理したものが次の(3)式である。計算式(1)〜(3)式において、左辺のCが更新後のものであり、右辺のCが更新前のものである。   In S21, the updated multiplication coefficient C is calculated from the multiplication coefficient C before update according to the following calculation formula (1). As described above, Flg takes either 0 or 1. When Flg = 0, the following equation (2) is obtained by arranging the equation (1) with respect to C. When Flg = 1, the following equation (3) is obtained by arranging the equation (1) with respect to C. It is a formula. In formulas (1) to (3), C on the left side is the one after the update, and C on the right side is the one before the update.

(1):C=C+(Flg−C)・T
(2):C=(1−T)・C
(3):C=(1−T)・C+T
(1): C = C + (Flg−C) · T
(2): C = (1-T) · C
(3): C = (1-T) · C + T

なお、(1)〜(3)式において、0≦C≦1,0<T<1の範囲とされる。S22では、次の計算式(4)に基づき乗算器12にDSP10の出力OUTを計算させる。なお、計算式(4)においてINはDSP10の入力である。   In the equations (1) to (3), 0 ≦ C ≦ 1, 0 <T <1. In S22, the multiplier 12 is caused to calculate the output OUT of the DSP 10 based on the following calculation formula (4). In the calculation formula (4), IN is an input of the DSP 10.

(4):OUT=IN・C (4): OUT = IN · C

1−T<1であるので、(2)式により繰り返し、Cを更新していくと、Cは、任意の初期値に対して0に収束する。また、Cを、その初期値を0に設定して、(3)式で繰り返し、更新していくと、Cは1に収束する。   Since 1−T <1, when C is repeatedly updated by the expression (2), C converges to 0 with respect to an arbitrary initial value. Further, when C is set to its initial value 0 and is repeatedly updated by the equation (3), C converges to 1.

図3はフェード処理時のDSP10の各部の波形を示している。(a)〜(c)はフェードイン期間の波形、(d)〜(f)はフェードアウト期間の波形である。なお、図3及び図4において、フェードイン処理では、Flg=1、Cの初期値=0に設定し、フェードアウト処理では、Flg=0、Cの初期値=1に設定している。   FIG. 3 shows the waveform of each part of the DSP 10 during the fading process. (A)-(c) is a waveform of a fade-in period, (d)-(f) is a waveform of a fade-out period. 3 and 4, Flg = 1 is set to C and the initial value of C = 0 in the fade-in process, and Flg = 0 is set to 0 and the initial value of C is set to 1 in the fade-out process.

図3において、(a),(d)は乗算係数算出器14の出力としての乗算係数Cの変化GA,GB、(b),(e)はDSP10の入力(IN)波形、(c),(f)はDSP10の出力(OUT)波形を示している。入力波形は単純な正弦波にしている。GA,GBはそれぞれフェードイン期間及びフェードアウト期間のCの変化であり、GA,GBとDSP10の入力波形とを乗算器12において乗算すると、その乗算結果としてのDSP10の出力波形はそれぞれ(c),(f)となる。   3, (a), (d) are the changes GA and GB of the multiplication coefficient C as the output of the multiplication coefficient calculator 14, (b), (e) are the input (IN) waveforms of the DSP 10, (c), (F) shows the output (OUT) waveform of the DSP 10. The input waveform is a simple sine wave. GA and GB are changes in C in the fade-in period and the fade-out period, respectively. When the multipliers 12 multiply the GA, GB and the input waveform of the DSP 10, the output waveforms of the DSP 10 as the multiplication results are (c), (F).

図4は異なるフェード速度係数Tでフェード処理を行った場合のDSP10の各部の波形を示している。(a)〜(e)はフェードイン期間の波形、(f)〜(j)はフェードアウト期間の波形である。(a),(f)は乗算係数算出器14の出力としての乗算係数Cの変化GC,GD,GE,GF,GG,GHを示している。フェードイン期間では、計算式(3)から分かるように、Tが小ほど、Cの増加率は増大する。したがって、GC,GD,GEの順に、Tが減少している。すなわち、GCのT>GDのT>GEのTとなっている。また、フェードアウト期間では、計算式(3)から分かるように、Tが大ほど、Cの減少率が増大する。
したがって、(f)において、GF,GG,GHの順に、Tが増大している。すなわち、GFのT<GGのT<GHのTとなっている。
FIG. 4 shows waveforms at various parts of the DSP 10 when fade processing is performed with different fade speed coefficients T. (A)-(e) is a waveform of a fade-in period, (f)-(j) is a waveform of a fade-out period. (A), (f) shows the change GC, GD, GE, GF, GG, GH of the multiplication coefficient C as the output of the multiplication coefficient calculator 14. In the fade-in period, as can be seen from the calculation formula (3), the increase rate of C increases as T decreases. Therefore, T decreases in the order of GC, GD, and GE. That is, GC T> GD T> GE T. In the fade-out period, as can be seen from the calculation formula (3), the decrease rate of C increases as T increases.
Therefore, in (f), T increases in the order of GF, GG, and GH. That is, GF T <GG T <GH T.

図4において、(b),(g)はDSP10の入力(IN)波形を示している。入力波形は単純な正弦波を採用している。(c)〜(e)はそれぞれGC,GD,GEに対するDSP10の出力(OUT)波形である。また、(h)〜(j)はそれぞれGF,GG,GHに対するDSP10の出力(OUT)波形である。このように、フェード速度係数Tを変更することにより、種々のフェードイン特性及びフェードアウト特性を得ることができる。   In FIG. 4, (b) and (g) show the input (IN) waveforms of the DSP 10. The input waveform is a simple sine wave. (C) to (e) are output (OUT) waveforms of the DSP 10 for GC, GD, and GE, respectively. Further, (h) to (j) are output (OUT) waveforms of the DSP 10 for GF, GG, and GH, respectively. In this way, by changing the fade speed coefficient T, various fade-in characteristics and fade-out characteristics can be obtained.

図3及び図4では、フェード速度係数Tは、フェード開始に先立ち決定し、フェード期間中は変更しない。図5はフェードアウト期間中にフェード速度係数Tを変更した場合のDSP10の各部の波形を示している。図5において、(a),(b),(c)はそれぞれ乗算係数Cの変化GI、DSP10の入力(IN)波形、及びDSP10の出力(OUT)波形を示している。   3 and 4, the fade speed coefficient T is determined prior to the start of the fade, and is not changed during the fade period. FIG. 5 shows waveforms at various parts of the DSP 10 when the fade speed coefficient T is changed during the fade-out period. 5, (a), (b), and (c) show the change GI of the multiplication coefficient C, the input (IN) waveform of the DSP 10, and the output (OUT) waveform of the DSP 10, respectively.

図5では、乗算係数Cは時刻t0において1に設定される。また、フラグFlgは時刻t0−t3間において0に維持されている。時刻t1,t2において、フェード速度係数Tが切り替えられ、結果、GIには、時刻t1,t2において屈曲点が生じる。図5の場合では、t0−t1間のT<t1−t2間のT<t2−t3間のTという関係がある。なお、乗算係数Cは、時刻t1,t2において、不連続になることなく直前の値を引き継いでいる。   In FIG. 5, the multiplication coefficient C is set to 1 at time t0. Further, the flag Flg is maintained at 0 between times t0 and t3. The fade speed coefficient T is switched at times t1 and t2, and as a result, a bending point is generated in the GI at times t1 and t2. In the case of FIG. 5, there is a relationship of T <t2-t3 T <t1-t2 T <t2-t3 T <t2-t3 T <t2-t3. Note that the multiplication coefficient C takes over the previous value without discontinuity at the times t1 and t2.

図6はフェード期間中においてフラグFlgを切り替えた場合のDSP10の各部の波形を示している。図6において、(a),(b),(c)はそれぞれ乗算係数Cの変化GJ、DSP10の入力(IN)波形、及びDSP10の出力(OUT)波形を示している。   FIG. 6 shows waveforms at various parts of the DSP 10 when the flag Flg is switched during the fade period. 6, (a), (b), and (c) show the change GJ of the multiplication coefficient C, the input (IN) waveform of the DSP 10, and the output (OUT) waveform of the DSP 10, respectively.

図6では、乗算係数Cは、時刻t0において1に設定される。フラグFlgは、時刻t0−t1間では0であり、時刻t1−t2間では1になっている。乗算係数Cは、時刻t1におけるフラグFlgの切替にもかかわらず、直前の値を引き継いでいる。GJは、C=0にならないうちに、時刻t1から上昇する。   In FIG. 6, the multiplication coefficient C is set to 1 at time t0. The flag Flg is 0 between times t0 and t1, and is 1 between times t1 and t2. The multiplication coefficient C takes over the previous value regardless of the switching of the flag Flg at time t1. GJ rises from time t1 before C = 0.

図7はフェード期間中においてフラグFlg及びフェード速度係数Tを適宜切り替えた場合のDSP10の各部の波形を示している。図7において、(a),(b),(c)はそれぞれ乗算係数Cの変化GK、DSP10の入力(IN)波形、及びDSP10の出力(OUT)波形である。   FIG. 7 shows waveforms of respective parts of the DSP 10 when the flag Flg and the fade speed coefficient T are appropriately switched during the fade period. In FIG. 7, (a), (b), and (c) are the change GK of the multiplication coefficient C, the input (IN) waveform of the DSP 10, and the output (OUT) waveform of the DSP 10, respectively.

図7では、フェード速度係数Cは、時刻t0において1に設定され、その後は、フラグFlg又はフェード速度係数Tの切替にもかかわらず、連続している。乗算係数の上昇期間では、フラグFlg=1であり、乗算係数の下降期間では、フラグFlg=0となっている。t0−t1,t1−t2,t2−t3,t3−t4,t4−t5,t5−t6の各期間におけるフェード速度係数Tは相互に相違している。結果、GKの変更速度は、各期間において相違することになる。   In FIG. 7, the fade speed coefficient C is set to 1 at time t <b> 0, and thereafter continues regardless of the switching of the flag Flg or the fade speed coefficient T. In the rising period of the multiplication coefficient, the flag Flg = 1, and in the falling period of the multiplication coefficient, the flag Flg = 0. The fade speed coefficients T in the periods t0-t1, t1-t2, t2-t3, t3-t4, t4-t5, t5-t6 are different from each other. As a result, the change rate of GK is different in each period.

図8はフェード処理装置30のブロック図である。前述のDSP10はフェード処理装置30の具体例である。フェード処理装置30は、基本的には、初期値設定手段31、フェード速度設定手段32、更新式設定手段33、乗算係数更新手段34及びフェード信号生成手段35を備え、付加的に、フラグ設定手段39を備える。   FIG. 8 is a block diagram of the fade processing apparatus 30. The DSP 10 described above is a specific example of the fade processing device 30. The fade processing device 30 basically includes an initial value setting means 31, a fade speed setting means 32, an update equation setting means 33, a multiplication coefficient updating means 34, and a fade signal generating means 35, and additionally, a flag setting means. 39.

初期値設定手段31は、フェード処理における乗算係数Cの初期値を設定する。フェード速度設定手段32は、フェード速度係数Tを設定する。更新式設定手段33は、0<P,Q,R<1の範囲に規定しつつ、P,Q,RをTの関数としてCの更新式:P・C及びQ・C+Rを設定する。   The initial value setting means 31 sets an initial value of the multiplication coefficient C in the fade process. The fade speed setting means 32 sets a fade speed coefficient T. The update formula setting means 33 sets C update formulas: P · C and Q · C + R with P, Q, and R as functions of T while defining in the range of 0 <P, Q, R <1.

乗算係数更新手段34は、サンプリングタイムに応動して、フェードアウト期間では更新式:P・Cに基づき、また、フェードイン期間では、更新式:Q・C+Rに基づき、乗算係数Cを更新する。フェード信号生成手段35は、フェード処理対象の信号と乗算係数Cとの積に係る信号をフェード信号として生成する。なお、Pは前述の計算式(2)における係数部(1−T)に対応する。Q,Rは、前述の計算式(3)における係数部(1−T),Tにそれぞれ対応する。   In response to the sampling time, the multiplication coefficient updating unit 34 updates the multiplication coefficient C based on the update formula: P · C in the fade-out period and based on the update formula: Q · C + R in the fade-in period. The fade signal generation unit 35 generates a signal related to the product of the signal to be faded and the multiplication coefficient C as a fade signal. Note that P corresponds to the coefficient part (1-T) in the above-described calculation formula (2). Q and R correspond to the coefficient parts (1-T) and T in the above-described calculation formula (3), respectively.

該フェード処理装置30は、フェードアウト処理及びフェードイン処理の両方を実施するが、フェードアウト処理及びフェードイン処理の一方のみを単独で実施するように構成することもできる。その場合、フェード速度設定手段32は、フェードアウト速度設定手段又はフェードイン速度設定手段となる。また、フェード信号生成手段35は、フェードアウト信号生成手段又はフェードイン信号生成手段となる。   The fade processing device 30 performs both the fade-out process and the fade-in process, but may be configured to perform only one of the fade-out process and the fade-in process. In that case, the fade speed setting means 32 becomes a fade-out speed setting means or a fade-in speed setting means. The fade signal generation means 35 is a fade-out signal generation means or a fade-in signal generation means.

「サンプリングタイムに応動して」とは、例えば「1サンプリングタイムごとに」であるが、これに限定されない。2サンプリングタイムごとにや、3サンプリングタイムごとに、乗算係数Cを更新してもよいとする。フラグ設定手段39がフェード処理装置30に付加されてもよい。フラグ設定手段39は、フェードアウト処理及びフェードイン処理ではフラグFlgをそれぞれ0,1に設定する。これに対し、更新式設定手段33は、P,Q,Rをフェード速度係数TとフラグFlgとの関数とする。   “According to sampling time” is, for example, “every sampling time”, but is not limited thereto. Assume that the multiplication coefficient C may be updated every two sampling times or every three sampling times. A flag setting unit 39 may be added to the fade processing device 30. The flag setting means 39 sets the flags Flg to 0 and 1 respectively in the fade-out process and the fade-in process. On the other hand, the update formula setting means 33 uses P, Q, and R as functions of the fade speed coefficient T and the flag Flg.

好ましくは、更新式設定手段33は、Cの更新式:P・C及びQ・C+Rを、C+(Flg−C)・Tから導出する。好ましくは、フラグ設定手段39は、フェード期間中、フラグFlgを切り替え自在になっている。   Preferably, the update formula setting means 33 derives the C update formulas: P · C and Q · C + R from C + (Flg−C) · T. Preferably, the flag setting means 39 can switch the flag Flg during the fade period.

初期値設定手段31は、フェードアウト処理及びフェードイン処理では乗算係数Cの初期値をそれぞれ1又は0に設定する。Cの初期値=0とし、フラグFlg=1とした場合、C+(Flg−C)・Tを使って、Cを十分な回数、繰り返し更新すると、Cは1に収束する。好ましくは、フェード速度設定手段32はフェード期間中、フェード速度係数Tを変更自在になっている。   The initial value setting unit 31 sets the initial value of the multiplication coefficient C to 1 or 0 in the fade-out process and the fade-in process, respectively. When the initial value of C is set to 0 and the flag Flg is set to 1, if C is repeatedly updated a sufficient number of times using C + (Flg−C) · T, C converges to 1. Preferably, the fade speed setting means 32 is capable of changing the fade speed coefficient T during the fade period.

図9はフェード処理方法46のフローチャートである。S47では、フェード処理における乗算係数Cの初期値を設定する。S48では、フェード速度係数Tを設定する。S49では、0<P,Q,R<1の範囲に規定しつつ、P,Q,RをTの関数としてCの更新式:P・C及びQ・C+Rを設定する。   FIG. 9 is a flowchart of the fade processing method 46. In S47, an initial value of the multiplication coefficient C in the fade process is set. In S48, a fade speed coefficient T is set. In S49, while defining in the range of 0 <P, Q, R <1, C update formulas: P · C and Q · C + R are set with P, Q, R as a function of T.

S50では、サンプリングタイムに応動して、フェードアウト期間では更新式:P・Cに基づき、また、フェードイン期間では、更新式:Q・C+Rに基づき、乗算係数Cを更新する。S51では、フェード処理対象の信号と乗算係数Cとの積に係る信号をフェード信号として生成する。   In S50, in response to the sampling time, the multiplication coefficient C is updated based on the update formula: P · C in the fade-out period, and based on the update formula: Q · C + R in the fade-in period. In S51, a signal related to the product of the signal to be faded and the multiplication coefficient C is generated as a fade signal.

フェード処理方法20(図2)はフェード処理方法46の一例である。S47,S48の順番は逆にすることができる。S47〜S51の処理は、フェード処理装置30(図8)の初期値設定手段31〜フェード信号生成手段35の機能にそれぞれ対応している。   Fade processing method 20 (FIG. 2) is an example of fade processing method 46. The order of S47 and S48 can be reversed. The processes of S47 to S51 correspond to the functions of the initial value setting unit 31 to the fade signal generation unit 35 of the fade processing device 30 (FIG. 8), respectively.

初期値設定手段31〜フェード信号生成手段35の機能について述べた具体的態様はS47〜S51の処理についての具体的態様としても適用可能である。フェード処理方法46では、また、フェード処理装置30のフラグ設定手段39の機能に対応する処理を実行するステップを適宜、追加可能である。フラグ設定手段39に対応するステップは、図9のフェード処理方法46において、S49より前のどこにでも配置することができる。フラグ設定手段39の追加に対して説明した初期値設定手段31〜フェード信号生成手段35の機能の具体的態様は、フラグ設定手段39に対応するステップの追加に対するS47〜S51の処理の具体的態様として適用される。   The specific mode described for the functions of the initial value setting unit 31 to the fade signal generation unit 35 can be applied as a specific mode for the processing of S47 to S51. In the fade processing method 46, a step of executing a process corresponding to the function of the flag setting unit 39 of the fade processing device 30 can be added as appropriate. The steps corresponding to the flag setting means 39 can be arranged anywhere before S49 in the fade processing method 46 of FIG. The specific mode of the functions of the initial value setting unit 31 to the fade signal generation unit 35 described for the addition of the flag setting unit 39 is the specific mode of the processing of S47 to S51 for the addition of the step corresponding to the flag setting unit 39. As applied.

本明細書は種々の発明を含んでいる。本明細書が開示した発明は、発明の最良の形態等として説明した各種形態において、一部の要素のみを組合せたり、一部の要素を自明の範囲で変更したり、各種形態間で自明の範囲で一部構成要素を置き換えたりするものを含む。   This specification includes various inventions. The invention disclosed in this specification is based on various forms described as the best mode of the invention, etc., in which only some elements are combined, some of the elements are changed within obvious ranges, and obvious among various forms. Including those that replace some components in the scope.

DSPの構成図である。It is a block diagram of DSP. DSPにおいて実行されるフェード処理方法のフローチャートである。It is a flowchart of the fade processing method performed in DSP. フェード処理時のDSPの各部の波形を示す図である。It is a figure which shows the waveform of each part of DSP at the time of a fade process. 異なるフェード速度係数でフェード処理を行った場合のDSPの各部の波形を示す図である。It is a figure which shows the waveform of each part of DSP at the time of performing a fade process with a different fade speed coefficient. フェードアウト期間中にフェード速度係数を変更した場合のDSPの各部の波形を示す図である。It is a figure which shows the waveform of each part of DSP at the time of changing a fade speed coefficient during a fade-out period. フェード期間中においてフラグを切り替えた場合のDSPの各部の波形を示す図である。It is a figure which shows the waveform of each part of DSP when a flag is switched during a fade period. フェード期間中においてフラグ及びフェード速度係数を適宜切り替えた場合のDSPの各部の波形を示す図である。It is a figure which shows the waveform of each part of DSP at the time of switching a flag and a fade speed coefficient suitably in a fade period. フェード処理装置のブロック図である。It is a block diagram of a fade processing apparatus. フェード処理方法のフローチャートである。It is a flowchart of a fade processing method.

符号の説明Explanation of symbols

30:フェード処理装置、31:初期値設定手段、32:フェード速度設定手段、33:更新式設定手段、34:乗算係数更新手段、35:フェード信号生成手段、39:フラグ設定手段、46:フェード処理方法。 30: Fade processing device, 31: Initial value setting means, 32: Fade speed setting means, 33: Update formula setting means, 34: Multiplication coefficient updating means, 35: Fade signal generating means, 39: Flag setting means, 46: Fade Processing method.

Claims (9)

フェードアウト処理における乗算係数Cの初期値を設定する初期値設定手段、
フェードアウト速度係数Tを設定するフェードアウト速度設定手段、
0<P<1の範囲に規定しつつ、PをTの関数としてCの更新式:P・Cを設定する更新式設定手段、
サンプリングタイムに応動してフェードアウト期間では更新式:P・Cに基づき乗算係数Cを更新する乗算係数更新手段、及び
フェードアウト処理対象の信号と乗算係数Cとの積に係る信号をフェードアウト信号として生成するフェードアウト信号生成手段、
を備えることを特徴とするフェード処理装置。
An initial value setting means for setting an initial value of the multiplication coefficient C in the fade-out process;
A fade-out speed setting means for setting a fade-out speed coefficient T;
Update formula setting means for setting C: P · C with P as a function of T while defining a range of 0 <P <1;
In the fade-out period in response to the sampling time, the multiplication coefficient updating means for updating the multiplication coefficient C based on P · C is generated, and a signal related to the product of the signal to be faded out and the multiplication coefficient C is generated as a fade-out signal Fade-out signal generation means,
A fade processing apparatus comprising:
フェードイン処理における乗算係数Cの初期値を設定する初期値設定手段、
フェードイン速度係数Tを設定するフェードイン速度設定手段、
0<Q,R<1の範囲に規定しつつ、Q,RをTの関数としてCの更新式:Q・C+Rを設定する更新式設定手段、
サンプリングタイムに応動してフェードイン期間では更新式:Q・C+Rに基づき乗算係数Cを更新する乗算係数更新手段、及び
フェードイン処理対象の信号と乗算係数Cとの積に係る信号をフェードイン信号として生成するフェードイン信号生成手段、
を備えることを特徴とするフェード処理装置。
An initial value setting means for setting an initial value of the multiplication coefficient C in the fade-in process;
A fade-in speed setting means for setting a fade-in speed coefficient T;
Update formula setting means for setting the update formula of C: Q · C + R with Q and R as a function of T while defining in the range of 0 <Q and R <1;
In the fade-in period in response to the sampling time, the multiplication coefficient updating means for updating the multiplication coefficient C based on the update formula: Q · C + R, and the signal relating to the product of the signal to be faded in and the multiplication coefficient C are faded Fade-in signal generation means for generating as
A fade processing apparatus comprising:
フェード処理における乗算係数Cの初期値を設定する初期値設定手段、
フェード速度係数Tを設定するフェード速度設定手段、
0<P,Q,R<1の範囲に規定しつつ、P,Q,RをTの関数としてCの更新式:P・C及びQ・C+Rを設定する更新式設定手段、
サンプリングタイムに応動して、フェードアウト期間では更新式:P・Cに基づき、また、フェードイン期間では、更新式:Q・C+Rに基づき、乗算係数Cを更新する乗算係数更新手段、及び
フェード処理対象の信号と乗算係数Cとの積に係る信号をフェード信号として生成するフェード信号生成手段、
を備えることを特徴とするフェード処理装置。
An initial value setting means for setting an initial value of the multiplication coefficient C in the fade process;
A fade speed setting means for setting a fade speed coefficient T;
Update formula setting means for setting C: P · C and Q · C + R with P, Q, R as a function of T while defining in the range of 0 <P, Q, R <1;
In response to the sampling time, the multiplication coefficient updating means for updating the multiplication coefficient C based on the update formula: P · C in the fade-out period and the update formula: Q · C + R in the fade-in period; A fade signal generating means for generating a signal related to the product of the signal of No. 1 and the multiplication coefficient C as a fade signal;
A fade processing apparatus comprising:
フェードアウト処理及びフェードイン処理ではフラグFlgをそれぞれ0,1に設定するフラグ設定手段、及び
P,Q,Rをフェード速度係数TとフラグFlgとの関数とする前記更新式設定手段、
を備えることを特徴とする請求項3記載のフェード処理装置。
In the fade-out process and the fade-in process, flag setting means for setting the flags Flg to 0 and 1, respectively, and the update formula setting means for using P, Q, and R as a function of the fade speed coefficient T and the flag Flg,
The fade processing apparatus according to claim 3, further comprising:
前記更新式設定手段は、Cの更新式:P・C及びQ・C+Rを、C+(Flg−C)・Tから導出することを特徴とする請求項4記載のフェード処理装置。   5. The fade processing apparatus according to claim 4, wherein the update formula setting means derives C update formulas: P · C and Q · C + R from C + (Flg−C) · T. 前記フラグ設定手段は、フェード期間中、フラグFlgを切り替え自在になっていることを特徴とする請求項4又は5記載のフェード処理装置。   6. A fade processing apparatus according to claim 4, wherein the flag setting means is capable of switching the flag Flg during a fade period. 前記初期値設定手段は、フェードアウト処理及びフェードイン処理では乗算係数Cの初期値をそれぞれ1又は0に設定することを特徴とする請求項1〜6のいずれかに記載のフェード処理装置。   7. The fade processing apparatus according to claim 1, wherein the initial value setting means sets the initial value of the multiplication coefficient C to 1 or 0 in the fade-out process and the fade-in process, respectively. フェード速度設定手段はフェード期間中、フェード速度係数Tを変更自在になっていることを特徴とする請求項1〜7のいずれかに記載のフェード処理装置。   8. A fade processing apparatus according to claim 1, wherein the fade speed setting means is capable of changing a fade speed coefficient T during a fade period. フェード処理における乗算係数Cの初期値を設定するステップ、
フェード速度係数Tを設定するフェードステップ、
0<P,Q,R<1の範囲に規定しつつ、P,Q,RをTの関数としてCの更新式:P・C及びQ・C+Rを設定するステップ、
サンプリングタイムに応動して、フェードアウト期間ではCの更新式:P・Cに基づき、また、フェードイン期間では、更新式:Q・C+Rに基づき、乗算係数Cを更新するステップ、及び
フェード処理対象の信号と乗算係数Cとの積に係る信号をフェード信号として生成するステップ、
を備えることを特徴とするフェード処理方法。
Setting an initial value of the multiplication coefficient C in the fade process;
A fade step for setting a fade speed coefficient T;
A step of setting C update formulas: P · C and Q · C + R with P, Q, R as a function of T while defining in a range of 0 <P, Q, R <1;
In response to the sampling time, the step of updating the multiplication coefficient C based on the update formula of C / C in the fade-out period and the update formula: Q / C + R in the fade-in period, and the fade processing target Generating a signal related to the product of the signal and the multiplication coefficient C as a fade signal;
A fade processing method comprising:
JP2007085098A 2007-03-28 2007-03-28 Fade processor and method Pending JP2008245079A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007085098A JP2008245079A (en) 2007-03-28 2007-03-28 Fade processor and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085098A JP2008245079A (en) 2007-03-28 2007-03-28 Fade processor and method

Publications (1)

Publication Number Publication Date
JP2008245079A true JP2008245079A (en) 2008-10-09

Family

ID=39915829

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007085098A Pending JP2008245079A (en) 2007-03-28 2007-03-28 Fade processor and method

Country Status (1)

Country Link
JP (1) JP2008245079A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351004A (en) * 1991-05-28 1992-12-04 Victor Co Of Japan Ltd Digital cross fader
JPH09130174A (en) * 1995-10-31 1997-05-16 Victor Co Of Japan Ltd Voice reproducing device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04351004A (en) * 1991-05-28 1992-12-04 Victor Co Of Japan Ltd Digital cross fader
JPH09130174A (en) * 1995-10-31 1997-05-16 Victor Co Of Japan Ltd Voice reproducing device

Similar Documents

Publication Publication Date Title
JP4747835B2 (en) Audio reproduction effect adding method and apparatus
US7612281B2 (en) Reverberation effect adding device
JP6391265B2 (en) Electronic keyboard instrument
JP5003419B2 (en) Sound processing apparatus and program
JP2008245079A (en) Fade processor and method
JP6543895B2 (en) Effect adding device, method, and program, electronic musical instrument
US20150256162A1 (en) Flexible chirp generator
JP5556673B2 (en) Audio signal correction apparatus, audio signal correction method and program
JP5375861B2 (en) Audio reproduction effect adding method and apparatus
US6548749B2 (en) Electronic musical instrument and tone volume control method
JP2010190990A (en) Impulse response modification device, reverberation adding device and program
JP5120216B2 (en) Distortion compensation circuit
JP5444753B2 (en) Filter coefficient calculation method, sound field support device, and program
JP2006186425A (en) Convolution circuit
JP2013016908A (en) Sine wave generator, digital signal processor, and audio output device
JP2011043655A (en) Data conversion device and data conversion program
JP2010032814A (en) Impulse response processing device, reverberation applying device and program
JP2001345762A (en) Method for generating signal
JP3687097B2 (en) Acoustic signal distortion device
JP2006114998A (en) Digital signal processing system
JP4947734B2 (en) Design support apparatus for delta-sigma modulator and design support method for delta-sigma modulator
JP2021044730A (en) Signal processing device and signal processing method
JP4127130B2 (en) Data processing apparatus and program
JP2008131280A (en) Waveform generating circuit
JP2009302784A (en) Cross fade device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111012

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111122