JP2008236915A - Starting circuit of error amplifier and dc-dc converter having circuit - Google Patents
Starting circuit of error amplifier and dc-dc converter having circuit Download PDFInfo
- Publication number
- JP2008236915A JP2008236915A JP2007073134A JP2007073134A JP2008236915A JP 2008236915 A JP2008236915 A JP 2008236915A JP 2007073134 A JP2007073134 A JP 2007073134A JP 2007073134 A JP2007073134 A JP 2007073134A JP 2008236915 A JP2008236915 A JP 2008236915A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- error amplifier
- phase adjustment
- switch
- charging
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000010355 oscillation Effects 0.000 claims abstract description 18
- 239000003990 capacitor Substances 0.000 claims description 59
- 238000010586 diagram Methods 0.000 description 13
- 238000007599 discharging Methods 0.000 description 8
- 230000004913 activation Effects 0.000 description 4
- 230000003111 delayed effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 101100464782 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CMP2 gene Proteins 0.000 description 1
- 101100464779 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) CNA1 gene Proteins 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、ＤＣ−ＤＣコンバータのスイッチング電源を所定の時比率で制御するための時比率信号を出力するコンパレータの一入力となる、誤差増幅器出力電圧を制御する誤差増幅器の起動回路に関するものである。 The present invention relates to an error amplifier starting circuit for controlling an error amplifier output voltage, which is one input of a comparator that outputs a time ratio signal for controlling a switching power supply of a DC-DC converter at a predetermined time ratio. .
図６は、誤差増幅器としてオペアンプを使用した場合の従来の典型的なＤＣ−ＤＣコンバータの構成を示すブロック図である。図６においてＤＣ−ＤＣコンバータは、その出力段に設けられているスイッチング手段Ｍ１(１４)を所定の時比率でオン／オフして、リアクトルＬ１６におけるエネルギーの蓄積と放出を制御し、出力コンデンサＣout１７から所用の直流出力Ｖout３４を得るものである。誤差増幅器２０は、オペアンプＯＰ２３、位相調整用容量Ｃ１(２４)、位相調整用抵抗Ｒ３(２５)、入力抵抗Ｒ０(２１)を備え、オペアンプＯＰ２３の非反転入力は基準電圧VREF２２に接続され、またオペアンプＯＰ２３の反転入力は上記位相調整用抵抗Ｒ３(２５)の一端と入力抵抗Ｒ０(２１)の一端に接続されて構成される。なお、上記位相調整用抵抗Ｒ３(２５)の他端は上記位相調整用容量Ｃ１(２４)に接続され、上記入力抵抗Ｒ０(２１)の他端は電圧分割抵抗Ｒ１(３５)と電圧分割抵抗Ｒ２(３６)の分割点に接続されている。そして誤差増幅器２０は、ＤＣ−ＤＣコンバータの出力電圧Ｖout３４を電圧分割抵抗Ｒ１(３５)，Ｒ２(３６)により分割して得た入力電圧Ｖo３７と基準電圧VREF２２の誤差を増幅する。誤差増幅器２０の出力電圧VE２６は、コンパレータ(比較器)１１によって発振回路１０の出力である発振信号(三角波信号)と比較され、時比率信号１２に変換される。時比率信号１２はドライバＤＲ１３に印加され、ドライバＤＲ１３の出力はＤＣ−ＤＣコンバータの出力段に設けられたスイッチング手段Ｍ１(１４)のゲートに印加され、所定の時比率でスイッチング手段Ｍ１(１４)をオン／オフする。スイッチング手段Ｍ１(１４)がオンした場合には、スイッチング電源の入力電圧ＰＶＤＤ１５から供給される電流がリアクトルＬ(１６)、出力コンデンサＣout１７に流れる。そのため出力コンデンサＣout１７には所定の電荷が蓄積され、これが直流出力Ｖout３４となって負荷回路(図示せず)に供給されるとともに分割抵抗Ｒ１(３５)と分割抵抗Ｒ２(３６)を経てグランドに流れる。 FIG. 6 is a block diagram showing a configuration of a typical conventional DC-DC converter when an operational amplifier is used as an error amplifier. In FIG. 6, the DC-DC converter turns on / off switching means M1 (14) provided in the output stage at a predetermined time ratio to control the accumulation and release of energy in the reactor L16, and the output capacitor Cout17 To obtain a desired DC output Vout34. The error amplifier 20 includes an operational amplifier OP23, a phase adjustment capacitor C1 (24), a phase adjustment resistor R3 (25), and an input resistor R0 (21). The non-inverting input of the operational amplifier OP23 is connected to the reference voltage VREF22. The inverting input of the operational amplifier OP23 is connected to one end of the phase adjusting resistor R3 (25) and one end of the input resistor R0 (21). The other end of the phase adjusting resistor R3 (25) is connected to the phase adjusting capacitor C1 (24), and the other end of the input resistor R0 (21) is a voltage dividing resistor R1 (35) and a voltage dividing resistor. It is connected to the dividing point of R2 (36). The error amplifier 20 amplifies an error between the input voltage Vo37 and the reference voltage VREF22 obtained by dividing the output voltage Vout34 of the DC-DC converter by the voltage dividing resistors R1 (35) and R2 (36). The output voltage VE26 of the error amplifier 20 is compared with an oscillation signal (triangular wave signal) that is an output of the oscillation circuit 10 by a comparator (comparator) 11 and converted into a time ratio signal 12. The time ratio signal 12 is applied to the driver DR13, and the output of the driver DR13 is applied to the gate of the switching means M1 (14) provided in the output stage of the DC-DC converter, and the switching means M1 (14) at a predetermined time ratio. Turn on / off. When the switching means M1 (14) is turned on, the current supplied from the input voltage PVDD15 of the switching power supply flows to the reactor L (16) and the output capacitor Cout17. For this reason, a predetermined charge is accumulated in the output capacitor Cout17, which is supplied to the load circuit (not shown) as a DC output Vout34 and flows to the ground through the dividing resistor R1 (35) and the dividing resistor R2 (36). .
このように従来の典型的なＤＣ−ＤＣコンバータには誤差増幅器２０が配置されており、誤差増幅器２０の入力電圧Ｖo３７が基準電圧VREF２２より低い場合には、誤差増幅器２０の出力電圧VE２６が上昇して時比率を増加させるように制御することによりＤＣ−ＤＣコンバータの出力電圧Ｖout３４を上昇させる。逆に、誤差増幅器２０の入力電圧Ｖo３７が基準電圧VREF２２より高い場合には、誤差増幅器２０の出力電圧VE２６が下降して時比率を減少させるように制御することによりＤＣ−ＤＣコンバータの出力電圧Ｖout３４を下降させる。こうしてＤＣ−ＤＣコンバータの出力段から安定化した直流出力電圧Ｖout３４を得るようにしている。 As described above, the error amplifier 20 is arranged in the conventional typical DC-DC converter. When the input voltage Vo37 of the error amplifier 20 is lower than the reference voltage VREF22, the output voltage VE26 of the error amplifier 20 increases. Thus, the output voltage Vout34 of the DC-DC converter is raised by controlling the duty ratio to be increased. Conversely, when the input voltage Vo37 of the error amplifier 20 is higher than the reference voltage VREF22, the output voltage Vout34 of the DC-DC converter is controlled by controlling the output voltage VE26 of the error amplifier 20 to decrease to decrease the time ratio. Is lowered. In this way, a stabilized DC output voltage Vout 34 is obtained from the output stage of the DC-DC converter.
図７は、ＤＣ−ＤＣコンバータ中のコンパレータ(比較器)へ三角波を供給する発振回路の構成例を示す図である。図７における発振回路は三角波を生成し、生成した三角波を図６のコンパレータ(比較器)１１の反転入力端子に入力する。図７において、三角波としてタイミング容量ＣＴ５の両端電圧を出力する端子であるＶｏｓｃ６の電圧は、コンパレータＣＭＰ１(７)，ＣＭＰ２(８)によりそれぞれ所定電圧ＶＨ，ＶＬと比較され、Ｖｏｓｃ６の電圧＞ＶＨとなるとフリップフロップＦＦ(９)がセットされてＦＦ９の出力ＱがＨレベルとなり、タイミング容量ＣＴ５の電荷を定電流源２による定電流ｉ２で放電してＶｏｓｃ６の電圧を直線的に下げる。一方、Ｖｏｓｃ６の電圧＜ＶＬとなるとフリップフロップＦＦ(９)がリセットされてＦＦ(９)の出力ＱがＬレベルとなり、タイミング容量ＣＴ５
を定電流源１による定電流ｉ１で充電してＶｏｓｃ６の電圧を直線的に上昇させる。これにより図７に示す発振回路は、制御範囲が所定電圧ＶＨ，ＶＬの間に設定された三角波を生成する。
FIG. 7 is a diagram illustrating a configuration example of an oscillation circuit that supplies a triangular wave to a comparator (comparator) in the DC-DC converter. The oscillation circuit in FIG. 7 generates a triangular wave and inputs the generated triangular wave to the inverting input terminal of the comparator (comparator) 11 in FIG. In FIG. 7, the voltage of Vosc6, which is a terminal that outputs the voltage across the timing capacitor CT5 as a triangular wave, is compared with predetermined voltages VH and VL by comparators CMP1 (7) and CMP2 (8), respectively, and the voltage of Vosc6> VH Then, the flip-flop FF (9) is set and the output Q of the FF 9 becomes H level, and the charge of the timing capacitor CT5 is discharged by the constant current i2 from the constant current source 2 to linearly lower the voltage of Vosc6. On the other hand, when the voltage of Vosc6 <VL, the flip-flop FF (9) is reset and the output Q of the FF (9) becomes L level, and the timing capacitor CT5
Is charged with a constant current i1 from the constant current source 1 to increase the voltage of Vosc6 linearly. As a result, the oscillation circuit shown in FIG. 7 generates a triangular wave whose control range is set between the predetermined voltages VH and VL.
図８は、誤差増幅器としてＧｍ(トランスコンダクタンス)アンプを使用した場合の従来のＤＣ−ＤＣコンバータの構成を示すブロック図である。図８のＤＣ−ＤＣコンバータは、図６のＤＣ−ＤＣコンバータにおけるオペアンプを使用する誤差増幅器２０に代えてＧｍアンプを使用する誤差増幅器２０’により構成したもので、その基本的な動作は図６に示した回路と同じであるためその説明を省略することにする。なお、図８において誤差増幅器２０’は、Ｇｍアンプ２３’、位相調整用容量Ｃ１(２４’)、位相調整用抵抗Ｒ３(２５’)を備え、Ｇｍアンプ２３’の非反転入力は基準電圧VREF２２に接続され、またＧｍアンプ２３’の反転入力は電圧分割抵抗Ｒ１(３５)と電圧分割抵抗Ｒ２(３６)の分割点に接続されて構成される。また位相調整用抵抗Ｒ３(２５’)の一端はＧｍアンプ２３’の出力端に接続され、他端は位相調整用容量Ｃ１(２４’)に接続され、位相調整用容量Ｃ１(２４’)の一端は位相調整用抵抗Ｒ３(２５’)に接続され、他端はグランドに接続されている。そして誤差増幅器２０’は、ＤＣ−ＤＣコンバータの出力電圧Ｖout３４を電圧分割抵抗Ｒ１(３５)，Ｒ２(３６)により分割して得た入力電圧Ｖo３７と基準電圧VREF２２の誤差を増幅する。 FIG. 8 is a block diagram showing a configuration of a conventional DC-DC converter when a Gm (transconductance) amplifier is used as an error amplifier. The DC-DC converter of FIG. 8 is configured by an error amplifier 20 ′ using a Gm amplifier instead of the error amplifier 20 using an operational amplifier in the DC-DC converter of FIG. Since the circuit is the same as that shown in FIG. In FIG. 8, the error amplifier 20 ′ includes a Gm amplifier 23 ′, a phase adjustment capacitor C1 (24 ′), and a phase adjustment resistor R3 (25 ′). The non-inverting input of the Gm amplifier 23 ′ is a reference voltage VREF22. The inverting input of the Gm amplifier 23 'is connected to the dividing point of the voltage dividing resistor R1 (35) and the voltage dividing resistor R2 (36). One end of the phase adjustment resistor R3 (25 ′) is connected to the output end of the Gm amplifier 23 ′, the other end is connected to the phase adjustment capacitor C1 (24 ′), and the phase adjustment capacitor C1 (24 ′) One end is connected to the phase adjusting resistor R3 (25 ′), and the other end is connected to the ground. The error amplifier 20 'amplifies an error between the input voltage Vo37 and the reference voltage VREF22 obtained by dividing the output voltage Vout34 of the DC-DC converter by the voltage dividing resistors R1 (35) and R2 (36).
なお、図６に示すようなオペアンプを用いた誤差増幅器においては、オペアンプ（ＯＰ２）の出力と反転入力の間に接続された位相調整用容量（Ｃ１(２４)）および位相調整用抵抗（Ｒ３(２５)）の直列回路が、誤差増幅器（２０）の位相調整回路もしくは位相調整経路を構成する。また、図８に示すようなＧｍアンプ用いた誤差増幅器においては、Ｇｍアンプ（２３’）の出力とグランドの間に接続された位相調整用容量（Ｃ１(２４’)）および位相調整用抵抗（Ｒ３’(２５’)）の直列回路が、誤差増幅器（２０’）の位相調整回路もしくは位相調整経路を構成する（以下同様）。 In an error amplifier using an operational amplifier as shown in FIG. 6, a phase adjustment capacitor (C1 (24)) and a phase adjustment resistor (R3 (R) (connected between the output and the inverting input of the operational amplifier (OP2)). 25)) constitutes the phase adjustment circuit or phase adjustment path of the error amplifier (20). In the error amplifier using the Gm amplifier as shown in FIG. 8, a phase adjustment capacitor (C1 (24 ′)) and a phase adjustment resistor (C1 (24 ′)) connected between the output of the Gm amplifier (23 ′) and the ground ( The series circuit of R3 ′ (25 ′) constitutes the phase adjustment circuit or phase adjustment path of the error amplifier (20 ′) (the same applies hereinafter).
従来技術にかかるＧｍアンプを使用した誤差増幅器の例が特許文献１に開示されており、該特許文献１においては、出力電圧が目標電圧より所定値（該文献１の実施例では±５％）以上離れていると、誤差増幅器の位相補償回路を構成するコンデンサの電圧を固定するとともに位相補償回路を構成する抵抗の値を大きくして強制的に誤差信号を大きくすることにより、応答を早める電源回路に用いている。
ところでＤＣ−ＤＣコンバータの起動時を考えた場合、ソフトスタート機能を持たせて徐々にオン時比率を上げていき、間違っても起動時にスイッチング素子などに過大な電流が流れないよう設計するのが普通である。しかし、上記特許文献１では電源をオンした直後に誤差信号が最大となるため、スイッチング電源の時比率も最大となり、スイッチング素子などに過大な電流が流れてしまうという問題がある。 By the way, when considering the start-up of the DC-DC converter, the soft start function should be provided to gradually increase the on-time ratio, and even if it is wrong, it should be designed so that excessive current does not flow to the switching element at the start-up. It is normal. However, in Patent Document 1, since the error signal becomes maximum immediately after the power is turned on, the time ratio of the switching power supply becomes maximum, and there is a problem that an excessive current flows through the switching element.
また上述した図６に示したＤＣ−ＤＣコンバータ起動時に、時比率の高い状態から動作を開始して出力電圧がオーバーシュートするのを防ぐためには、初期状態の誤差増幅器の出力電圧が三角波振幅の下限値ＶＬを下回るように設計する必要がある。図６において単純に初期状態の誤差増幅器の出力電圧が三角波振幅の下限値ＶＬを下回るように設計した場合には、誤差増幅器の出力電圧が緩やかに上昇して制御範囲ＶＬを超えるまで、ＤＣ−ＤＣコンバータの出力段スイッチ(通常MOSFETで構成されている)は動作を開始しないので、ＤＣ−ＤＣコンバータの起動が遅くなる(図３(ａ)参照)という課題が生じる。 In order to prevent the output voltage from overshooting when the DC-DC converter shown in FIG. 6 is started from the state where the duty ratio is high, the output voltage of the error amplifier in the initial state has a triangular wave amplitude. It is necessary to design so as to be lower than the lower limit value VL. In FIG. 6, when the output voltage of the error amplifier in the initial state is simply designed to fall below the lower limit value VL of the triangular wave amplitude, the output voltage of the error amplifier gradually rises and exceeds the control range VL until DC− Since the output stage switch of the DC converter (usually composed of a MOSFET) does not start operation, there arises a problem that the start-up of the DC-DC converter is delayed (see FIG. 3A).
そこで本発明は、上記した課題を解決するため、停止時に初期状態の誤差増幅器の出力電圧がコンパレータ入力への発振信号振幅の下限値を下回るように設計した誤差増幅器にあって、起動時には急速に誤差増幅器の出力電圧を上げて動作状態に至らしめることができる誤差増幅器の起動回路を提供することを目的とする。 In order to solve the above-described problems, the present invention is an error amplifier designed so that the output voltage of the error amplifier in the initial state is lower than the lower limit value of the oscillation signal amplitude to the comparator input at the time of stop. An object of the present invention is to provide an error amplifier starting circuit capable of increasing the output voltage of the error amplifier to reach an operating state.
本発明は、ＤＣ−ＤＣコンバータの出力段スイッチが動作を開始するまでの間、誤差増幅器の位相調整経路とは別の充電経路で誤差増幅器の位相調整用容量を充電する回路を設けて、誤差増幅器の位相調整用容量を急速充電するようにしている。また誤差増幅器の位相調整経路に位相調整用容量と直列な位相調整用抵抗がある場合には、充電電流と位相調整用抵抗による電圧降下分による影響で、位相調整用容量の充電が不十分なうちに充電が停止しないように、位相調整用抵抗の両端を短絡して位相調整用容量を充分に充電するようにしている。 The present invention provides a circuit for charging the phase adjustment capacitor of the error amplifier through a charging path different from the phase adjustment path of the error amplifier until the output stage switch of the DC-DC converter starts operation. The phase adjustment capacitor of the amplifier is rapidly charged. If there is a phase adjustment resistor in series with the phase adjustment capacitor in the phase adjustment path of the error amplifier, charging of the phase adjustment capacitor is insufficient due to the effect of the voltage drop due to the charging current and the phase adjustment resistor. In order not to stop charging, both ends of the phase adjustment resistor are short-circuited to sufficiently charge the phase adjustment capacitor.
本発明によれば、誤差増幅器の出力電圧を所定の範囲まで高速で持ち上げることができ、ＤＣ−ＤＣコンバータの起動の高速化を図ることが可能になる。 According to the present invention, the output voltage of the error amplifier can be raised to a predetermined range at high speed, and the start-up of the DC-DC converter can be increased.
以下、本発明の実施の形態を、図面を参照しながら説明する。
［実施形態１］
図１は、本発明の第１の実施形態に係る誤差増幅器の起動回路の原理的構成を示す回路ブロック図である。図１において本発明の第１の実施形態に係る誤差増幅器の起動回路は、オペアンプの仮想短絡を利用した誤差増幅器に対し、起動時、該誤差増幅器の位相調整経路とは別の充電経路で誤差増幅器の位相調整用容量を充電する回路を設けて、誤差増幅器の位相調整用容量を急速充電するよう構成したものである。また誤差増幅器の位相調整経路に位相調整用容量と直列な位相調整用抵抗がある場合には、起動時、充電電流と位相調整用抵抗による電圧降下分による影響で、位相調整用容量の充電が不十分なうちに充電が停止しないように、位相調整用抵抗の両端を短絡する回路を設けて、位相調整用抵抗の両端を短絡するようにしている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[Embodiment 1]
FIG. 1 is a circuit block diagram showing the basic configuration of an error amplifier starting circuit according to the first embodiment of the present invention. In FIG. 1, the error amplifier start-up circuit according to the first embodiment of the present invention uses a charge path different from the phase adjustment path of the error amplifier at the time of start-up for an error amplifier using a virtual short circuit of an operational amplifier. A circuit for charging the phase adjustment capacitor of the amplifier is provided so that the phase adjustment capacitor of the error amplifier is rapidly charged. In addition, if there is a phase adjustment resistor in series with the phase adjustment capacitor in the phase adjustment path of the error amplifier, the charge of the phase adjustment capacitor will be affected by the voltage drop due to the charging current and the phase adjustment resistor at startup. A circuit for short-circuiting both ends of the phase adjustment resistor is provided so as to short-circuit both ends of the phase adjustment resistor so that charging does not stop while it is insufficient.
すなわち図１において充電経路を形成するため、充電回路３１、短絡回路３２、放電回路３３を設けている。充電回路３１はスイッチＳ１(２７)および定電流源である電流引き込み手段ＩＯ(２８)により構成され、短絡回路３２は位相調整用抵抗Ｒ３(２５)を短絡するスイッチＳ２(２９)により構成され、放電回路３３は位相調整用容量Ｃ１(２４)に蓄えられた電荷を放電するためにスイッチＳ３(３０)を設けて構成される。また誤差増幅器の位相調整経路に位相調整用容量と直列な位相調整用抵抗がある場合には、起動時、充電電流と位相調整用抵抗による電圧降下分による影響で、位相調整用容量の充電が不十分なうちに充電が停止(図３(ｂ)参照：図３については、後述の実施形態２にて詳述する)しないように、位相調整用抵抗の両端を短絡する回路を設けて、位相調整用抵抗の両端を短絡して位相調整用容量を充分に充電することが望ましい(図３(ｃ)参照)。 That is, a charging circuit 31, a short circuit 32, and a discharging circuit 33 are provided to form a charging path in FIG. The charging circuit 31 is constituted by a switch S1 (27) and a current drawing means IO (28) which is a constant current source, and the short circuit 32 is constituted by a switch S2 (29) which short-circuits the phase adjusting resistor R3 (25). The discharge circuit 33 is provided with a switch S3 (30) for discharging the electric charge stored in the phase adjustment capacitor C1 (24). In addition, if there is a phase adjustment resistor in series with the phase adjustment capacitor in the phase adjustment path of the error amplifier, the charge of the phase adjustment capacitor will be affected by the voltage drop due to the charging current and the phase adjustment resistor at startup. In order not to stop charging while it is insufficient (see FIG. 3B: FIG. 3 will be described in detail in the second embodiment described later), a circuit for short-circuiting both ends of the phase adjusting resistor is provided, It is desirable to fully charge the phase adjustment capacitor by short-circuiting both ends of the phase adjustment resistor (see FIG. 3C).
図１に示した本発明の第１の実施形態に係る誤差増幅器の起動回路のスイッチ制御の概略について説明すると、ＤＣ−ＤＣコンバータの起動前すなわち停止時には、スイッチＳ１(２７)、スイッチＳ２(２９)、スイッチＳ３(３０)を制御するスイッチ制御回路(図４参照)によりスイッチＳ１(２７)、スイッチＳ２(２９)、スイッチＳ３(３０)を同時に閉じ、位相調整用容量Ｃ１(２４)に蓄積された電荷を放電して初期状態に置く。スイッチＳ２(２９)とスイッチＳ３(３０)を同時に閉じた状態では、誤差増幅器がボルテージフォロワの構成となるので、誤差増幅器の出力は基準電圧VREF（三角波振幅の下限値ＶＬより小さい）と等しくなる。なお、起動前の停止時に作動する誤差増幅器の初期化回路としては
、位相調整用容量Ｃ１(２４)の電荷を放電するスイッチＳ３(３０)があればよく、位相調整用抵抗の両端を短絡するスイッチＳ２(２９)は必ずしも必要ではない。当該スイッチＳ２(２９)は、起動時に重要な機能を果たす。
The outline of the switch control of the start circuit of the error amplifier according to the first embodiment of the present invention shown in FIG. 1 will be described. Before starting the DC-DC converter, that is, at the time of stopping, the switches S1 (27) and S2 (29 ), The switch S1 (27), the switch S2 (29), and the switch S3 (30) are simultaneously closed by the switch control circuit (see FIG. 4) for controlling the switch S3 (30) and stored in the phase adjustment capacitor C1 (24). The discharged electric charge is discharged and placed in the initial state. When the switch S2 (29) and the switch S3 (30) are closed at the same time, the error amplifier has a voltage follower configuration, so that the output of the error amplifier is equal to the reference voltage VREF (smaller than the lower limit value VL of the triangular wave amplitude). . It should be noted that an error amplifier initialization circuit that operates at the time of stopping before start-up may have a switch S3 (30) that discharges the charge of the phase adjustment capacitor C1 (24), and short-circuits both ends of the phase adjustment resistor. The switch S2 (29) is not always necessary. The switch S2 (29) performs an important function at the time of activation.
次にＤＣ−ＤＣコンバータの起動時には、上記スイッチ制御回路はスイッチＳ３(３０)のみ開き、スイッチＳ１(２７)、スイッチＳ２(２９)を閉じておくよう制御するため、短絡回路(３２)を介して充電回路(３１)により、位相調整用容量Ｃ１(２４)が急速充電される(図３(ｃ)参照)。そして図１に示す誤差増幅器の出力電圧が三角波振幅の制御範囲に達して、図４に示すコンパレータ１１の出力部から時比率信号１２が出力されると、上記スイッチ制御回路はスイッチＳ１(２７)、スイッチＳ２(２９)を開放し、通常状態となる。なお各スイッチは、MOSFET(図示省略)などで構成することができる。
［実施形態２］
図２は、本発明の第２の実施形態に係る誤差増幅器の起動回路の原理的構成を示す回路ブロック図である。図２において本発明の第２の実施形態に係る誤差増幅器の起動回路は、Ｇｍ(トランスコンダクタンス)アンプを利用した誤差増幅器に対し、起動時に該誤差増幅器の位相調整経路とは別の充電経路で誤差増幅器の位相調整用容量を充電する回路を設けて、誤差増幅器の位相調整用容量を急速充電するよう構成したものである。また誤差増幅器の位相調整経路に位相調整用容量と直列な位相調整用抵抗がある場合には、起動時、充電電流と位相調整用抵抗による電圧降下分で、位相調整用容量の充電が不十分なうちに充電が停止しないように、位相調整用抵抗の両端を短絡する回路を設けて、位相調整用抵抗の両端を短絡するようにしている。
Next, when the DC-DC converter is started up, the switch control circuit controls only the switch S3 (30) to open and the switches S1 (27) and S2 (29) to be closed. The phase adjustment capacitor C1 (24) is rapidly charged by the charging circuit (31) (see FIG. 3C). When the output voltage of the error amplifier shown in FIG. 1 reaches the control range of the triangular wave amplitude and the time ratio signal 12 is output from the output section of the comparator 11 shown in FIG. 4, the switch control circuit switches the switch S1 (27). The switch S2 (29) is opened and the normal state is established. Each switch can be composed of a MOSFET (not shown) or the like.
[Embodiment 2]
FIG. 2 is a circuit block diagram showing the basic configuration of the error amplifier starting circuit according to the second embodiment of the present invention. In FIG. 2, the error amplifier activation circuit according to the second embodiment of the present invention uses a charging path different from the phase adjustment path of the error amplifier at the time of activation for an error amplifier using a Gm (transconductance) amplifier. A circuit for charging the phase adjustment capacitor of the error amplifier is provided to rapidly charge the phase adjustment capacitor of the error amplifier. If there is a phase adjustment resistor in series with the phase adjustment capacitor in the phase adjustment path of the error amplifier, the charging of the phase adjustment capacitor is insufficient due to the voltage drop due to the charging current and the phase adjustment resistor at startup. In order to prevent charging from being stopped, a circuit for short-circuiting both ends of the phase adjustment resistor is provided to short-circuit both ends of the phase adjustment resistor.
すなわち図２において充電経路を形成するため、充電回路３１’、短絡回路３２’、放電回路３３’を設けている。充電回路３１’はスイッチＳ１(２７’)および定電流源である電流供給手段ＩＯ(２８’)により構成され、短絡回路３２’は位相調整用抵抗Ｒ３(２５’)を短絡するスイッチＳ２(２９’)により構成され、放電回路３３’は位相調整用容量Ｃ１(２４’)に蓄えられた電荷を放電するためにスイッチＳ３(３０’)を設けて構成される。また誤差増幅器の位相調整経路に位相調整用容量と直列な位相調整用抵抗がある場合には、起動時、充電電流と位相調整用抵抗による電圧降下分による影響で、位相調整用容量の充電が不十分なうちに充電が停止(図３(ｂ)参照)しないように、位相調整用抵抗の両端を短絡して位相調整用容量を充分に充電することが望ましい(図３(ｃ)参照)。 That is, in order to form a charging path in FIG. 2, a charging circuit 31 ', a short circuit 32', and a discharging circuit 33 'are provided. The charging circuit 31 'is constituted by a switch S1 (27') and a current supply means IO (28 ') which is a constant current source, and the short circuit 32' is a switch S2 (29 which short-circuits the phase adjusting resistor R3 (25 '). The discharge circuit 33 ′ is provided with a switch S3 (30 ′) for discharging the electric charge stored in the phase adjustment capacitor C1 (24 ′). In addition, if there is a phase adjustment resistor in series with the phase adjustment capacitor in the phase adjustment path of the error amplifier, the charge of the phase adjustment capacitor will be affected by the voltage drop due to the charging current and the phase adjustment resistor at startup. It is desirable to charge the phase adjustment capacitor sufficiently by short-circuiting both ends of the phase adjustment resistor so that the charging is not stopped before it is insufficient (see FIG. 3B) (see FIG. 3C). .
図２に示した本発明の第２の実施形態に係る誤差増幅器の起動回路のスイッチ制御の概略について説明すると、ＤＣ−ＤＣコンバータの起動前すなわち停止時には、スイッチＳ１(２７’)、スイッチＳ２(２９’)、スイッチＳ３(３０’)を制御するスイッチ制御回路(図５参照)によりスイッチＳ１(２７’)、スイッチＳ２(２９’)、スイッチＳ３(３０’)を同時に閉じ、位相調整用容量Ｃ１(２４’)に蓄積された電荷をグランドに放電して初期状態に置く。次にＤＣ−ＤＣコンバータの起動時には、上記スイッチ制御回路はスイッチＳ３(３０’)のみ開き、スイッチＳ１(２７’)、スイッチＳ２(２９’)を閉じておくよう制御するため、短絡回路(３２’)を介して充電回路(３１’)により、位相調整用容量Ｃ１(２４’)が急速充電される(図３(ｃ)参照)。そして図２に示す誤差増幅器の出力電圧が三角波振幅の制御範囲に達して、図５に示すコンパレータ１１の出力部から時比率信号１２が出力されると、上記スイッチ制御回路はスイッチＳ１(２７’)、スイッチＳ２(２９’)を開放し、通常状態となる。なお各スイッチは、MOSFET(図示省略)などで構成することができる。 The outline of the switch control of the start circuit of the error amplifier according to the second embodiment of the present invention shown in FIG. 2 will be described. Before the DC-DC converter is started, that is, when the DC-DC converter is stopped, the switches S1 (27 ′) and S2 29 ′) and a switch control circuit (see FIG. 5) for controlling the switch S3 (30 ′), the switch S1 (27 ′), the switch S2 (29 ′), and the switch S3 (30 ′) are simultaneously closed, and the phase adjustment capacitor The charge accumulated in C1 (24 ′) is discharged to the ground and put in the initial state. Next, when starting the DC-DC converter, the switch control circuit controls only the switch S3 (30 ′) to open and the switches S1 (27 ′) and S2 (29 ′) to be closed. The phase adjustment capacitor C1 (24 ′) is rapidly charged by the charging circuit (31 ′) via “) (see FIG. 3C). When the output voltage of the error amplifier shown in FIG. 2 reaches the control range of the triangular wave amplitude and the time ratio signal 12 is output from the output unit of the comparator 11 shown in FIG. 5, the switch control circuit switches the switch S1 (27 ′). ), The switch S2 (29 ′) is opened, and the normal state is entered. Each switch can be composed of a MOSFET (not shown) or the like.
図３（ａ）ないし図３（ｃ）は、本発明の実施形態に係る誤差増幅器の起動時波形を示す比較図である。そして図３（ａ）は、充電回路なしの場合であり、図６に示した従来の典型的なＤＣ−ＤＣコンバータにおいて、単純に初期状態の誤差増幅器の出力電圧が三角波振幅の下限値ＶＬを下回るように設計した場合には、誤差増幅器の出力電圧が緩やかに
上昇して制御範囲ＶＬを超えるまでＤＣ−ＤＣコンバータの出力段スイッチは動作を開始しないため、ＤＣ−ＤＣコンバータの起動が遅くなる様子を示している。図３（ｂ）は、短絡回路を設けず（もしくは動作させず）、充電回路のみを適用した場合であり、既に説明したように誤差増幅器の位相調整経路に位相調整用容量と直列な位相調整用抵抗がある場合に、充電電流と位相調整用抵抗による電圧降下分(図３(ｂ)に示した”drop”参照)による影響で、位相調整用容量の充電が不十分なうちに充電が停止し、図３(ａ)に示したのと同じ傾斜で再び充電を開始するため図３(ａ)と同様にＤＣ−ＤＣコンバータの起動が遅くなる様子を示している。すなわち、充電中は、（誤差増幅器出力電圧の初期値）＋（充電電流と位相調整用抵抗による電圧降下分drop）＋（位相調整用容量の充電電圧）が誤差増幅器の出力電圧となるが、この値が三角波振幅の下限値ＶＬを越えてスイッチＳ２が開放されると第２項の電圧降下分dropがなくなるので、その分誤差増幅器の出力電圧が低下してしまう。これにより、誤差増幅器の出力電圧が上述した充電電流と位相調整用抵抗による電圧降下分により下限値ＶＬを下回り、この電圧降下分を図３（ａ）と同様に充電する時間がさらに必要になるのでＤＣ−ＤＣコンバータの起動が遅くなる。図３（ｃ）は、充電回路と短絡回路を組み合わせた場合であり、充電電流と位相調整用抵抗による電圧降下分による影響を考慮しなくてよいため位相調整用容量の充電を十分に行うことができることから、誤差増幅器の出力電圧が三角波振幅の下限値ＶＬを越える状態を速やかに実現でき、ＤＣ−ＤＣコンバータの高速起動を保障できる。
［適用例］
図４は、本発明の第１の実施形態に係る誤差増幅器の起動回路をＤＣ−ＤＣコンバータに応用した例を示す構成ブロック図である。図４のＤＣ−ＤＣコンバータにおいて、上述した本発明の第１の実施形態に係る誤差増幅器の起動回路は、充電経路を形成するため、充電回路３１、短絡回路３２、放電回路３３を設けている。充電回路３１はスイッチＳ１(２７)および定電流源である電流引き込み手段ＩＯ(２８)により構成され、短絡回路３２は位相調整用抵抗Ｒ３(２５)を短絡するスイッチＳ２(２９)により構成され、放電回路３３は位相調整用容量Ｃ１(２４)に蓄えられた電荷を放電するためにスイッチＳ３(３０)を設けて構成される。また図４のＤＣ−ＤＣコンバータにおいては、上記スイッチＳ１(２７)、スイッチＳ２(２９)、スイッチＳ３(３０)の開閉を制御するスイッチ制御回路４０を備えている。スイッチ制御回路４０は、２つのナンド（ＮＡＮＤ）回路４３，４５と、インバータ４７とで構成される。ナンド回路４３の第１の入力は、コンパレータ１１の出力信号、すなわち時比率信号１２をインバータ４１により反転した信号であり、第２の入力はナンド回路４５の出力信号４６である。またナンド回路４５の第１の入力は、起動/停止信号であり、第２入力はナンド回路４３の出力信号４４であり、ナンド回路４５の出力は、充電回路３１に設けられたスイッチＳ１(２７)、および短絡回路３２に設けられたスイッチＳ２(２９)の開閉に利用される。またインバータ４７の入力は、起動/停止信号であり、その出力信号は、放電回路３３に設けられたスイッチＳ３(３０)の開閉に利用される。また、２つのナンド回路４３，４５はフリップフロップを構成している。
FIG. 3A to FIG. 3C are comparative views showing waveforms at the time of startup of the error amplifier according to the embodiment of the present invention. FIG. 3A shows a case without a charging circuit. In the conventional typical DC-DC converter shown in FIG. 6, the output voltage of the error amplifier in the initial state is simply set to the lower limit VL of the triangular wave amplitude. When designed to be lower, the output stage switch of the DC-DC converter does not start operating until the output voltage of the error amplifier rises slowly and exceeds the control range VL, so that the start-up of the DC-DC converter is delayed. It shows a state. FIG. 3B shows a case where only a charging circuit is applied without providing (or not operating) a short circuit, and phase adjustment in series with a phase adjustment capacitor in the phase adjustment path of the error amplifier as already described. If there is a resistor for the phase adjustment, charging is performed while the phase adjustment capacitor is insufficiently charged due to the effect of the voltage drop due to the charging current and the phase adjustment resistor (see “drop” shown in FIG. 3B). Since the operation is stopped and charging is started again at the same inclination as shown in FIG. 3 (a), the start-up of the DC-DC converter is delayed as in FIG. 3 (a). That is, during charging, (the initial value of the error amplifier output voltage) + (the voltage drop due to the charging current and the phase adjustment resistor) + (the charge voltage of the phase adjustment capacitor) becomes the output voltage of the error amplifier. When this value exceeds the lower limit value VL of the triangular wave amplitude and the switch S2 is opened, the voltage drop of the second term is not dropped, so that the output voltage of the error amplifier is lowered accordingly. As a result, the output voltage of the error amplifier falls below the lower limit value VL due to the above-described charging current and the voltage drop caused by the phase adjustment resistor, and it is necessary to further charge the voltage drop in the same manner as in FIG. Therefore, the start-up of the DC-DC converter is delayed. FIG. 3 (c) shows a case where a charging circuit and a short circuit are combined, and it is not necessary to consider the influence of the charging current and the voltage drop due to the phase adjusting resistor, so that the phase adjusting capacitor is sufficiently charged. Therefore, it is possible to quickly realize a state in which the output voltage of the error amplifier exceeds the lower limit value VL of the triangular wave amplitude, and it is possible to ensure high-speed start-up of the DC-DC converter.
[Application example]
FIG. 4 is a block diagram showing an example in which the error amplifier starting circuit according to the first embodiment of the present invention is applied to a DC-DC converter. In the DC-DC converter of FIG. 4, the error amplifier starting circuit according to the first embodiment of the present invention described above is provided with a charging circuit 31, a short circuit 32, and a discharging circuit 33 in order to form a charging path. . The charging circuit 31 is constituted by a switch S1 (27) and a current drawing means IO (28) which is a constant current source, and the short circuit 32 is constituted by a switch S2 (29) which short-circuits the phase adjusting resistor R3 (25). The discharge circuit 33 is provided with a switch S3 (30) for discharging the electric charge stored in the phase adjustment capacitor C1 (24). In addition, the DC-DC converter of FIG. 4 includes a switch control circuit 40 that controls opening and closing of the switch S1 (27), the switch S2 (29), and the switch S3 (30). The switch control circuit 40 includes two NAND (NAND) circuits 43 and 45 and an inverter 47. A first input of the NAND circuit 43 is an output signal of the comparator 11, that is, a signal obtained by inverting the time ratio signal 12 by the inverter 41, and a second input is an output signal 46 of the NAND circuit 45. The first input of the NAND circuit 45 is a start / stop signal, the second input is an output signal 44 of the NAND circuit 43, and the output of the NAND circuit 45 is the switch S1 (27 in the charging circuit 31). ) And the switch S2 (29) provided in the short circuit 32. The input of the inverter 47 is a start / stop signal, and the output signal is used to open and close the switch S3 (30) provided in the discharge circuit 33. The two NAND circuits 43 and 45 constitute a flip-flop.
図４のＤＣ−ＤＣコンバータのスイッチ制御回路４０および誤差増幅器の起動回路の動作を説明すると、図４のＤＣ−ＤＣコンバータが停止しているとき、すなわち停止信号３９がＬレベルで且つ時比率信号１２の反転信号がＨレベルのときは、ナンド回路４５の出力はＨレベルとなり、充電回路３１に設けられたスイッチＳ１(２７)および短絡回路３２に設けられたスイッチＳ２(２９)を「閉」にする。またインバータ４７の出力はＨレベルとなり、放電回路３３に設けられたスイッチＳ３(３０)を「閉」にする。したがって、スイッチＳ１(２７)、スイッチＳ２(２９)、スイッチＳ３(３０)はすべて閉じることにより、位相調整用容量Ｃ１(２４)に蓄えられた電荷は放電され、初期状態にされる。 The operation of the switch control circuit 40 and the error amplifier start circuit of the DC-DC converter of FIG. 4 will be described. When the DC-DC converter of FIG. 4 is stopped, that is, the stop signal 39 is at L level and the ratio signal When the inverted signal of 12 is at the H level, the output of the NAND circuit 45 is at the H level, and the switch S1 (27) provided in the charging circuit 31 and the switch S2 (29) provided in the short circuit 32 are “closed”. To. Further, the output of the inverter 47 becomes H level, and the switch S3 (30) provided in the discharge circuit 33 is closed. Accordingly, the switches S1 (27), S2 (29), and S3 (30) are all closed, so that the charge stored in the phase adjustment capacitor C1 (24) is discharged to the initial state.
次いで、図４のＤＣ−ＤＣコンバータが起動されたときは、時比率信号１２の反転信号がＨレベルのままであるが起動信号３９がＨレベルとなり、インバータ４７の出力はＬレベルとなり、放電回路３３に設けられたスイッチＳ３(３０)を「開」にする。一方、ナン
ド回路４５の出力はＨレベルのままで、充電回路３１に設けられたスイッチＳ１(２７)および短絡回路３２に設けられたスイッチＳ２(２９)を「閉」に維持する。したがって、スイッチＳ１(２７)、スイッチＳ２(２９)は閉じ、スイッチＳ３(３０)は開くことにより、位相調整用容量Ｃ１(２４)に対して急速充電が行われる。
Next, when the DC-DC converter of FIG. 4 is started, the inverted signal of the duty ratio signal 12 remains at H level, but the start signal 39 becomes H level, the output of the inverter 47 becomes L level, and the discharge circuit The switch S3 (30) provided in 33 is set to “open”. On the other hand, the output of the NAND circuit 45 remains at the H level, and the switch S1 (27) provided in the charging circuit 31 and the switch S2 (29) provided in the short circuit 32 are kept “closed”. Accordingly, the switch S1 (27) and the switch S2 (29) are closed and the switch S3 (30) is opened, so that the phase adjustment capacitor C1 (24) is rapidly charged.
誤差増幅器の出力電圧VE(２６)が上昇して、発振回路１０の発振振幅レベルの下限値ＶＬを超えるとＤＣ−ＤＣコンバータのコンパレータ１１から最初のパルスが出力、すなわち時比率信号１２が出力される(Ｈレベルになる)と、インバータ４１によりその出力信号は反転されてＬレベルとなり、その結果、ナンド回路４５の出力はＬレベルとなり、充電回路３１に設けられたスイッチＳ１(２７)および短絡回路３２に設けられたスイッチＳ２(２９)を開く。したがって、スイッチＳ１(２７)、スイッチＳ２(２９)が開き、スイッチＳ３(３０)も開いた状態を維持することにより、誤差増幅器の起動回路の役目を終了する。つまりＤＣ−ＤＣコンバータの本来の誤差増幅器として機能するようにされる。 When the output voltage VE (26) of the error amplifier rises and exceeds the lower limit value VL of the oscillation amplitude level of the oscillation circuit 10, the first pulse is output from the comparator 11 of the DC-DC converter, that is, the time ratio signal 12 is output. When the output signal becomes H level, the output signal is inverted to L level by the inverter 41, and as a result, the output of the NAND circuit 45 becomes L level, and the switch S1 (27) provided in the charging circuit 31 and the short circuit are short-circuited. The switch S2 (29) provided in the circuit 32 is opened. Accordingly, the switch S1 (27) and the switch S2 (29) are opened, and the switch S3 (30) is also kept open, thereby ending the function of the error amplifier starting circuit. That is, it functions as the original error amplifier of the DC-DC converter.
なお上記図４に示す構成に代えて図４に示した誤差増幅器の出力信号VE２６を発振回路１０の発振振幅下限レベルVLと直接比較するコンパレータ(図示せず)を別途設け、当該コンパレータ(図示せず)の出力をインバータ４１の出力に代えてナンド回路４３の第１の入力とすることなどにより、充電回路３１に設けられたスイッチＳ１(２７)および短絡回路３２に設けられたスイッチＳ２(２９)の閉開を制御するようにしてもよい。 In place of the configuration shown in FIG. 4, a comparator (not shown) that directly compares the output signal VE26 of the error amplifier shown in FIG. 4 with the oscillation amplitude lower limit level VL of the oscillation circuit 10 is provided separately. The switch S1 (27) provided in the charging circuit 31 and the switch S2 (29 provided in the short circuit 32), for example, by replacing the output of the inverter 41 with the output of the inverter 41 as the first input of the NAND circuit 43. ) May be controlled.
図５は、本発明の第２の実施形態に係る誤差増幅器の起動回路をＤＣ−ＤＣコンバータに応用した例を示す構成ブロック図である。図５のＤＣ−ＤＣコンバータにおいて、上述した本発明の第２の実施形態に係る誤差増幅器の起動回路は、充電経路を形成するため、充電回路３１’、短絡回路３２’、放電回路３３’を設けている。充電回路３１’はスイッチＳ１(２７’)および定電流源である電流供給手段ＩＯ(２８’)により構成され、短絡回路３２’は位相調整用抵抗Ｒ３(２５’)を短絡するスイッチＳ２(２９’)により構成され、放電回路３３’は位相調整用容量Ｃ１(２４’)に蓄えられた電荷を放電するためにスイッチＳ３(３０’)を設けて構成される。また図５のＤＣ−ＤＣコンバータにおいては、上記スイッチＳ１(２７’)、スイッチＳ２(２９’)、スイッチＳ３(３０’)の開閉を制御するスイッチ制御回路４０を備えている。スイッチ制御回路４０は、２つのナンド回路４３，４５と、インバータ４７とで構成される。ナンド回路４３の第１の入力は、コンパレータ１１の出力信号、すなわち時比率信号１２をインバータ４１により反転した信号であり、第２の入力はナンド回路４５の出力信号４６である。またナンド回路４５の第１の入力は、起動/停止信号であり、第２入力はナンド回路４３の出力信号４４であり、ナンド回路４５の出力は、充電回路３１’に設けられたスイッチＳ１(２７’)、および短絡回路３２’に設けられたスイッチＳ２(２９’)の開閉に利用される。またインバータ４７の入力は、起動/停止信号であり、その出力信号は、放電回路３３’に設けられたスイッチＳ３(３０’)の開閉に利用される。また、２つのナンド回路４３，４５はフリップフロップを構成している。 FIG. 5 is a block diagram showing an example in which the error amplifier starting circuit according to the second embodiment of the present invention is applied to a DC-DC converter. In the DC-DC converter of FIG. 5, the error amplifier starting circuit according to the second embodiment of the present invention described above includes a charging circuit 31 ′, a short circuit 32 ′, and a discharging circuit 33 ′ in order to form a charging path. Provided. The charging circuit 31 'is constituted by a switch S1 (27') and a current supply means IO (28 ') which is a constant current source, and the short circuit 32' is a switch S2 (29 which short-circuits the phase adjusting resistor R3 (25 '). The discharge circuit 33 ′ is provided with a switch S3 (30 ′) for discharging the electric charge stored in the phase adjustment capacitor C1 (24 ′). In addition, the DC-DC converter of FIG. 5 includes a switch control circuit 40 that controls opening and closing of the switch S1 (27 '), the switch S2 (29'), and the switch S3 (30 '). The switch control circuit 40 includes two NAND circuits 43 and 45 and an inverter 47. A first input of the NAND circuit 43 is an output signal of the comparator 11, that is, a signal obtained by inverting the time ratio signal 12 by the inverter 41, and a second input is an output signal 46 of the NAND circuit 45. The first input of the NAND circuit 45 is a start / stop signal, the second input is an output signal 44 of the NAND circuit 43, and the output of the NAND circuit 45 is output from a switch S1 ( 27 ') and the switch S2 (29') provided in the short circuit 32 'is used for opening and closing. The input of the inverter 47 is a start / stop signal, and the output signal is used to open and close the switch S3 (30 ') provided in the discharge circuit 33'. The two NAND circuits 43 and 45 constitute a flip-flop.
図５のＤＣ−ＤＣコンバータのスイッチ制御回路４０および誤差増幅器の起動回路の動作を説明すると、図５のＤＣ−ＤＣコンバータが停止しているとき、すなわち停止信号３９がＬレベルで且つ時比率信号１２のインバータ４１による反転信号がＨレベルのときは、ナンド回路４５の出力はＨレベルとなり、充電回路３１’に設けられたスイッチＳ１(２７’)および短絡回路３２’に設けられたスイッチＳ２(２９’)を「閉」にする。またインバータ４７の出力はＨレベルとなり、放電回路３３’に設けられたスイッチＳ３(３０)を「閉」にする。したがって、スイッチＳ１(２７’)、スイッチＳ２(２９’)、スイッチＳ３(３０’)はすべて閉じることにより、位相調整用容量Ｃ１(２４’)に蓄えられた電荷は放電され、初期状態にされる。また、初期状態における誤差増幅器の出力はグランド電位となる。 The operation of the DC-DC converter switch control circuit 40 and the error amplifier starting circuit of FIG. 5 will be described. When the DC-DC converter of FIG. 5 is stopped, that is, the stop signal 39 is at the L level and the ratio signal When the inverted signal by the 12 inverters 41 is at the H level, the output of the NAND circuit 45 is at the H level, the switch S1 (27 ′) provided in the charging circuit 31 ′ and the switch S2 ( 29 ') is "closed". Further, the output of the inverter 47 becomes H level, and the switch S3 (30) provided in the discharge circuit 33 'is closed. Accordingly, the switch S1 (27 ′), the switch S2 (29 ′), and the switch S3 (30 ′) are all closed, so that the charge stored in the phase adjustment capacitor C1 (24 ′) is discharged to the initial state. The In addition, the output of the error amplifier in the initial state is the ground potential.
次いで、図５のＤＣ−ＤＣコンバータが起動されたときは、時比率信号１２のインバータ４１による反転信号がＨレベルのままであるが起動信号３９がＨレベルとなり、インバータ４７の出力はＬレベルとなり、放電回路３３’に設けられたスイッチＳ３(３０’)を「開」にする。一方、ナンド回路４５の出力はＨレベルままで、充電回路３１’に設けられたスイッチＳ１(２７’)および短絡回路３２’に設けられたスイッチＳ２(２９’)を「閉」に維持する。したがって、スイッチＳ１(２７’)、スイッチＳ２(２９’)は閉じ、スイッチＳ３(３０’)は開くことにより、位相調整用容量Ｃ１(２４’)に対して急速充電が行われる。 Next, when the DC-DC converter of FIG. 5 is activated, the inverted signal of the duty ratio signal 12 by the inverter 41 remains at H level, but the activation signal 39 becomes H level, and the output of the inverter 47 becomes L level. Then, the switch S3 (30 ′) provided in the discharge circuit 33 ′ is set to “open”. On the other hand, the output of the NAND circuit 45 remains at the H level, and the switch S1 (27 ') provided in the charging circuit 31' and the switch S2 (29 ') provided in the short circuit 32' are kept "closed". Accordingly, the switch S1 (27 ') and the switch S2 (29') are closed and the switch S3 (30 ') is opened, so that the phase adjustment capacitor C1 (24') is rapidly charged.
誤差増幅器の出力電圧VE(２６’)が上昇して、発振回路１０の発振振幅レベルの下限値ＶＬを超えるとＤＣ−ＤＣコンバータのコンパレータ１１から最初のパルスが出力、すなわち時比率信号１２が出力される(Ｈレベルになる)と、インバータ４１によりその出力信号は反転されてＬレベルとなり、その結果、ナンド回路４５の出力はＬレベルとなり、充電回路３１’に設けられたスイッチＳ１(２７’)および短絡回路３２’に設けられたスイッチＳ２(２９’)を開く。したがって、スイッチＳ１(２７’)、スイッチＳ２(２９’)が開き、スイッチＳ３(３０’)も開いた状態を維持することにより、誤差増幅器の起動回路の役目を終了する。つまりＤＣ−ＤＣコンバータの本来の誤差増幅器として機能するようにされる。 When the output voltage VE (26 ') of the error amplifier rises and exceeds the lower limit value VL of the oscillation amplitude level of the oscillation circuit 10, the first pulse is output from the comparator 11 of the DC-DC converter, that is, the time ratio signal 12 is output. When it is set (becomes H level), its output signal is inverted by the inverter 41 to become L level. As a result, the output of the NAND circuit 45 becomes L level, and the switch S1 (27 'provided in the charging circuit 31' ) And the switch S2 (29 ′) provided in the short circuit 32 ′ is opened. Accordingly, the switch S1 (27 ') and the switch S2 (29') are opened, and the switch S3 (30 ') is also kept open, thereby ending the function of the error amplifier starting circuit. That is, it functions as the original error amplifier of the DC-DC converter.
なお上記図５に示す構成に代えて図５に示した誤差増幅器の出力信号VE２６’を発振回路１０の発振振幅下限レベルVLと直接比較するコンパレータ(図示せず)を別途設け、当該コンパレータ(図示せず)の出力をインバータ４１の出力に代えてナンド回路４３の第１の入力とすることなどにより、充電回路３１’に設けられたスイッチＳ１(２７’)および短絡回路３２’に設けられたスイッチＳ２(２９’)の閉開を制御するようにしてもよい。 In place of the configuration shown in FIG. 5, a comparator (not shown) for directly comparing the output signal VE26 ′ of the error amplifier shown in FIG. 5 with the oscillation amplitude lower limit level VL of the oscillation circuit 10 is provided separately. The switch S1 (27 ') provided in the charging circuit 31' and the short circuit 32 'are provided by replacing the output of the inverter 41 with the output of the inverter 41 as the first input of the NAND circuit 43. You may make it control closing / opening of switch S2 (29 ').
１０ 発振回路
１１ コンパレータ(比較器)
１３ ドライバ
１４ スイッチング手段(PMOSFET)
１５ スイッチング電源の入力電圧
１６ リアクトル
１７ 出力用コンデンサ
２０、２０’ 誤差増幅器
２１ 入力抵抗
２２ 基準電圧
２３ オペアンプ
２３’ Ｇｍアンプ
２４、２４’ 位相調整用容量
２５、２５’ 位相調整用抵抗
２７、２７’ スイッチ
２８ 定電流源（電流引き込み手段）
２８’ 定電流源（電流供給手段）
２９、２９’ スイッチ
３０、３０’ スイッチ
３１、３１’ 充電回路
３２、３２’ 短絡回路
３３、３３’ 放電回路
３５、３６ 電圧分割抵抗
４０ スイッチ制御回路
４１ インバータ
４３ ナンド回路
４５ ナンド回路
４７ インバータ
10 Oscillator 11 Comparator (Comparator)
13 Driver 14 Switching means (PMOSFET)
DESCRIPTION OF SYMBOLS 15 Input voltage of switching power supply 16 Reactor 17 Output capacitor 20, 20 'Error amplifier 21 Input resistance 22 Reference voltage 23 Operational amplifier 23' Gm amplifier 24, 24 'Phase adjustment capacitor 25, 25' Phase adjustment resistor 27, 27 ' Switch 28 Constant current source (current drawing means)
28 'constant current source (current supply means)
29, 29 'switch 30, 30' switch 31, 31 'charging circuit 32, 32' short circuit 33, 33 'discharge circuit 35, 36 voltage dividing resistor 40 switch control circuit 41 inverter 43 NAND circuit 45 NAND circuit 47 inverter
Claims (10)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007073134A JP5007587B2 (en) | 2007-03-20 | 2007-03-20 | Error amplifier starting circuit and DC-DC converter having the circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007073134A JP5007587B2 (en) | 2007-03-20 | 2007-03-20 | Error amplifier starting circuit and DC-DC converter having the circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008236915A true JP2008236915A (en) | 2008-10-02 |
| JP5007587B2 JP5007587B2 (en) | 2012-08-22 |
Family
ID=39909030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007073134A Active JP5007587B2 (en) | 2007-03-20 | 2007-03-20 | Error amplifier starting circuit and DC-DC converter having the circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5007587B2 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231574A (en) * | 2011-04-25 | 2012-11-22 | Fuji Electric Co Ltd | Method for controlling dc-dc converter, and circuit for controlling dc-dc converter |
| JP2015006109A (en) * | 2013-06-24 | 2015-01-08 | サンケン電気株式会社 | Led driver and led lighting device, and error amplification circuit |
| US10986712B2 (en) | 2017-09-30 | 2021-04-20 | Signify Holding B.V. | Controllable driver and drive method to connect an electronic ballast to an LED light source based on the model, type, or identity of the ballast |
| IT202100017072A1 (en) * | 2021-06-29 | 2022-12-29 | St Microelectronics Srl | CONTROLLER OF A SWITCHING VOLTAGE REGULATOR AND SWITCHING VOLTAGE REGULATOR |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340719A (en) * | 1989-07-06 | 1991-02-21 | Matsushita Electric Ind Co Ltd | Protective device for power supply circuit |
| JP2001318402A (en) * | 2000-05-10 | 2001-11-16 | Sanyo Electric Co Ltd | Constant-current driving control circuit |
| JP2006094572A (en) * | 2004-09-21 | 2006-04-06 | Fuji Electric Device Technology Co Ltd | Switching power source |
| JP2006204022A (en) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | Power supply circuit |
| JP2007037390A (en) * | 2005-06-23 | 2007-02-08 | Mitsumi Electric Co Ltd | Dc/dc converter and error amplifier used for the same |
-
2007
- 2007-03-20 JP JP2007073134A patent/JP5007587B2/en active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0340719A (en) * | 1989-07-06 | 1991-02-21 | Matsushita Electric Ind Co Ltd | Protective device for power supply circuit |
| JP2001318402A (en) * | 2000-05-10 | 2001-11-16 | Sanyo Electric Co Ltd | Constant-current driving control circuit |
| JP2006094572A (en) * | 2004-09-21 | 2006-04-06 | Fuji Electric Device Technology Co Ltd | Switching power source |
| JP2006204022A (en) * | 2005-01-21 | 2006-08-03 | Matsushita Electric Ind Co Ltd | Power supply circuit |
| JP2007037390A (en) * | 2005-06-23 | 2007-02-08 | Mitsumi Electric Co Ltd | Dc/dc converter and error amplifier used for the same |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012231574A (en) * | 2011-04-25 | 2012-11-22 | Fuji Electric Co Ltd | Method for controlling dc-dc converter, and circuit for controlling dc-dc converter |
| JP2015006109A (en) * | 2013-06-24 | 2015-01-08 | サンケン電気株式会社 | Led driver and led lighting device, and error amplification circuit |
| US10986712B2 (en) | 2017-09-30 | 2021-04-20 | Signify Holding B.V. | Controllable driver and drive method to connect an electronic ballast to an LED light source based on the model, type, or identity of the ballast |
| IT202100017072A1 (en) * | 2021-06-29 | 2022-12-29 | St Microelectronics Srl | CONTROLLER OF A SWITCHING VOLTAGE REGULATOR AND SWITCHING VOLTAGE REGULATOR |
| EP4113815A1 (en) * | 2021-06-29 | 2023-01-04 | STMicroelectronics S.r.l. | Control device of a switching voltage regulator and switching voltage regulator |
Also Published As
| Publication number | Publication date |
|---|---|
| JP5007587B2 (en) | 2012-08-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10038382B2 (en) | Current mode 3-state buck-boost PWM control architecture | |
| US9960673B2 (en) | Control circuit and switching power supply | |
| JP4691404B2 (en) | Switching control circuit, self-excited DC-DC converter | |
| US7965070B2 (en) | Switching power supply with slope compensation circuit and added slope circuit | |
| JP4777730B2 (en) | DC-DC converter | |
| US7038514B2 (en) | Startup circuit for a DC-DC converter | |
| JP5577829B2 (en) | Power supply device, control circuit, and control method for power supply device | |
| TWI613883B (en) | Constant on-time converter having fast transient response | |
| US20100194364A1 (en) | Switching Power-Supply Control Circuit | |
| TWI487258B (en) | Soft start circuit and method for a switching regulator | |
| WO2007114466A1 (en) | Switching control circuit | |
| US20140145698A1 (en) | Dc-dc converter | |
| JP2017127109A (en) | Switching power supply device | |
| JP6321533B2 (en) | DC / DC converter | |
| US10075078B2 (en) | Control circuit for maintaining a switching frequency for constant on time converter | |
| JP5007587B2 (en) | Error amplifier starting circuit and DC-DC converter having the circuit | |
| TW201445858A (en) | Timing generator and timing signal generation method for power converter | |
| JP2017131033A (en) | Switching power supply device | |
| CN110071631B (en) | DC-DC converter and method for controlling reference voltage | |
| TWI473395B (en) | Converting controller | |
| JP5398422B2 (en) | Switching power supply | |
| US11165337B2 (en) | Integrated circuit for power factor correction and power supply circuit containing the same | |
| JP4764978B2 (en) | Switching power supply | |
| JP5171209B2 (en) | Switching power supply circuit and electronic device | |
| JP2010004584A (en) | Switching power supply circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100216 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120306 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120514 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5007587 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150608 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |