JP2008235928A - Radiation detector - Google Patents

Radiation detector Download PDF

Info

Publication number
JP2008235928A
JP2008235928A JP2008118628A JP2008118628A JP2008235928A JP 2008235928 A JP2008235928 A JP 2008235928A JP 2008118628 A JP2008118628 A JP 2008118628A JP 2008118628 A JP2008118628 A JP 2008118628A JP 2008235928 A JP2008235928 A JP 2008235928A
Authority
JP
Japan
Prior art keywords
wiring board
hole
radiation
glass
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008118628A
Other languages
Japanese (ja)
Other versions
JP4855439B2 (en
Inventor
Katsumi Shibayama
勝己 柴山
Yasushi Kusuyama
泰 楠山
Masahiro Hayashi
雅宏 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hamamatsu Photonics KK
Original Assignee
Hamamatsu Photonics KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hamamatsu Photonics KK filed Critical Hamamatsu Photonics KK
Priority to JP2008118628A priority Critical patent/JP4855439B2/en
Publication of JP2008235928A publication Critical patent/JP2008235928A/en
Application granted granted Critical
Publication of JP4855439B2 publication Critical patent/JP4855439B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/162Disposition
    • H01L2924/16251Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Measurement Of Radiation (AREA)
  • Wire Bonding (AREA)
  • Light Receiving Elements (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a radiation detector employing a semiconductor device where a semiconductor element and a corresponding conductive path on a wiring board are connected well. <P>SOLUTION: A wiring board 20 consisting of a glass substrate provided with a through hole 20c having a tapered portion 20d increasing the opening area on the input surface 20a side, and a conductive member 21 formed on the inner wall of the through hole 20c is employed. A bump electrode 17 provided on the output surface 15b of a PD array 15 in correspondence with the conductive material 21 is connected with the input 21a of the conductive member 21 formed on the input surface 20a of the wiring board 20, thus obtaining a semiconductor device 5. A scintillator 10 is connected with the light incident surface 15a of the PD array 15 through optical adhesive 11, and a signal processing element 30 is connected with the output surface 20b of the wiring board 20 through the bump electrode 31, thus constituting a semiconductor detector. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、電気信号を導く導電路が設けられた配線基板を有する半導体装置、及びそれを用いた放射線検出器に関するものである。   The present invention relates to a semiconductor device having a wiring board provided with a conductive path for guiding an electric signal, and a radiation detector using the same.

CT用センサなどに用いられる放射線検出器として、半導体素子である半導体光検出素子に対して、その光入射面上にシンチレータを設置した構成の検出器がある。このような放射線検出器において、検出対象となるX線、γ線、荷電粒子線などの放射線がシンチレータに入射すると、シンチレータ内で放射線によってシンチレーション光が発生する。そして、半導体光検出素子は、シンチレータから入射したシンチレーション光を検出して、放射線の強度に対応する電気信号を出力する。   As a radiation detector used for a CT sensor or the like, there is a detector having a configuration in which a scintillator is provided on a light incident surface of a semiconductor photodetector element which is a semiconductor element. In such a radiation detector, when radiation such as X-rays, γ rays, and charged particle beams to be detected enters the scintillator, scintillation light is generated by the radiation in the scintillator. The semiconductor light detection element detects the scintillation light incident from the scintillator and outputs an electrical signal corresponding to the intensity of the radiation.

また、半導体光検出素子から出力される電気信号に対して、その信号処理を行うため、信号処理素子が設けられる。このとき、半導体素子と信号処理素子とを電気的に接続して電気信号を伝達する構成の1つとして、導電路が設けられた配線基板に半導体素子を接続して一体の半導体装置を構成し、この半導体装置の配線基板に信号処理素子を接続する構成が用いられている。配線基板を用いたこのような半導体装置は、放射線検出器以外にも様々な用途に用いられる(例えば、特許文献1、2参照)。
特許第2555720号公報 特開平3−203341号公報
In addition, a signal processing element is provided to perform signal processing on the electrical signal output from the semiconductor photodetecting element. At this time, as one configuration for electrically connecting the semiconductor element and the signal processing element to transmit the electric signal, the semiconductor element is connected to the wiring board provided with the conductive path to form an integrated semiconductor device. A configuration is used in which a signal processing element is connected to the wiring board of the semiconductor device. Such a semiconductor device using a wiring board is used for various purposes other than the radiation detector (see, for example, Patent Documents 1 and 2).
Japanese Patent No. 2555720 JP-A-3-203341

半導体素子に対して配線基板を接続する構成の半導体装置では、半導体素子のチップをフリップチップボンディングによって配線基板上に実装する際、半導体素子に設けられたバンプ電極を介して、半導体素子と、配線基板での対応する導電路とが電気的に接続される。   In a semiconductor device configured to connect a wiring board to a semiconductor element, when the chip of the semiconductor element is mounted on the wiring board by flip chip bonding, the semiconductor element and the wiring are connected via a bump electrode provided on the semiconductor element. A corresponding conductive path in the substrate is electrically connected.

このような構成においては、半導体素子と配線基板とを物理的、電気的に安定に接続することが重要である。しかしながら、上記のようにバンプ電極を用いた接続構成では、大きいバンプ電極が過度につぶれ、あるいは、隣接するバンプ電極同士が接触してしまうなど、バンプ電極の大きさや高さ、配置等により半導体素子と配線基板との接続に問題が生じる場合がある。   In such a configuration, it is important to connect the semiconductor element and the wiring board stably physically and electrically. However, in the connection configuration using the bump electrode as described above, the large bump electrode may be excessively crushed or adjacent bump electrodes may be in contact with each other, depending on the size, height, arrangement, etc. of the bump electrode. There may be a problem in the connection between the circuit board and the wiring board.

本発明は、以上の問題点を解決するためになされたものであり、半導体素子と配線基板での対応する導電路とが良好に接続される半導体装置を用いた放射線検出器を提供することを目的とする。   The present invention has been made to solve the above problems, and provides a radiation detector using a semiconductor device in which a semiconductor element and a corresponding conductive path in a wiring board are well connected. Objective.

このような目的を達成するために、本発明による放射線検出器は、(1)電気信号を出力する半導体素子と、(2)信号入力面及び信号出力面の間で電気信号を導く導電路が設けられ、信号入力面に半導体素子が接続された配線基板と、(3)配線基板の信号出力面に接続され、半導体素子からの電気信号を処理する信号処理手段とを有する半導体装置を含んで構成され、(4)半導体素子を含み、入射した放射線を検出して電気信号を出力する放射線検出手段と、放射線検出手段からの電気信号を処理する信号処理手段と、配線基板を含み、放射線検出手段及び信号処理手段がそれぞれ信号入力面及び信号出力面に接続された配線基板部とを備え、(5)配線基板は、信号入力面における開口面積がガラス基板の内部の所定位置における開口面積よりも大きい貫通孔が設けられたガラス基板と、貫通孔に設けられ信号入力面及び信号出力面の間を電気的に導通して導電路として機能する導電性部材とを有して構成され、(6)半導体素子、及び配線基板での導電性部材は、導電性部材に対応して形成されたバンプ電極を介して電気的に接続されていることを特徴とする。   In order to achieve such an object, the radiation detector according to the present invention includes (1) a semiconductor element that outputs an electric signal, and (2) a conductive path that guides the electric signal between the signal input surface and the signal output surface. A semiconductor device comprising: a wiring board provided with a semiconductor element connected to a signal input surface; and (3) a signal processing means connected to a signal output surface of the wiring board for processing an electric signal from the semiconductor element. (4) Radiation detection means including a semiconductor element, including radiation detection means for detecting incident radiation and outputting an electrical signal, signal processing means for processing an electrical signal from the radiation detection means, and a wiring board And a signal processing means each having a wiring board portion connected to the signal input face and the signal output face, respectively. (5) The wiring board has an opening area on the signal input face at a predetermined position inside the glass substrate. A glass substrate provided with a through hole larger than the area, and a conductive member provided in the through hole and electrically conducting between the signal input surface and the signal output surface to function as a conductive path. (6) The semiconductor element and the conductive member in the wiring board are electrically connected via bump electrodes formed corresponding to the conductive member.

上記した放射線検出器に用いられる半導体装置においては、半導体光検出素子などの半導体素子を接続する配線基板として、入力面から出力面へと所定形状で形成された貫通孔に導電路となる導電性部材が設けられたガラス基板を用いている。そして、貫通孔及び導電性部材に対して半導体素子のバンプ電極を対応させて、半導体素子と配線基板での対応する導電性部材とを接続している。   In the semiconductor device used in the radiation detector described above, as a wiring board for connecting a semiconductor element such as a semiconductor photodetecting element, a conductive material serving as a conductive path in a through hole formed in a predetermined shape from the input surface to the output surface A glass substrate provided with a member is used. Then, the bump electrode of the semiconductor element is made to correspond to the through hole and the conductive member, and the semiconductor element and the corresponding conductive member on the wiring board are connected.

このような構成によれば、半導体素子を配線基板上に実装する際に、導電性部材が設けられた貫通孔の内部にバンプ電極の一部が、バンプ電極が接続される側で開口面積が大きくなる貫通孔の形状によってガイドされつつ入り込む。これにより、半導体素子と配線基板での対応する導電路とがバンプ電極を介して良好に接続される半導体装置が実現される。ここで、配線基板における導電路の構成については、導電性部材は、ガラス基板に設けられた貫通孔の内壁に形成されていることが好ましい。   According to such a configuration, when the semiconductor element is mounted on the wiring board, a part of the bump electrode is inside the through hole provided with the conductive member, and the opening area is on the side where the bump electrode is connected. It enters while being guided by the shape of the through-hole that becomes larger. As a result, a semiconductor device is realized in which the semiconductor element and the corresponding conductive path in the wiring board are satisfactorily connected via the bump electrode. Here, about the structure of the conductive path in a wiring board, it is preferable that the electroconductive member is formed in the inner wall of the through-hole provided in the glass substrate.

また、ガラス基板は、コアガラス部及びコアガラス部の周囲に設けられた被覆ガラス部を含むファイバ状のガラス部材を束ねて形成された束状のガラス部材を所望の厚さに切断するとともに、コアガラス部を除去することによって貫通孔が形成されていることを特徴とする。これにより、導電性部材を設けるための貫通孔が所望の孔径及びピッチで形成されたガラス基板によって配線基板を構成することができる。   In addition, the glass substrate cuts a bundle-like glass member formed by bundling a fiber-like glass member including a core glass part and a coated glass part provided around the core glass part into a desired thickness, A through-hole is formed by removing the core glass portion. Thereby, a wiring board can be comprised with the glass substrate in which the through-hole for providing an electroconductive member was formed with the desired hole diameter and pitch.

貫通孔の具体的な構成としては、ガラス基板での貫通孔は、信号入力面側の所定範囲が、信号入力面からガラス基板の内部に向かって開口面積が順次小さくなるテーパ形状に形成されていることが好ましい。あるいは、ガラス基板での貫通孔は、信号入力面側の所定範囲が、ガラス基板の内部の所定位置を含む範囲における開口面積よりも大きい所定の開口面積で凹形状に形成されていることが好ましい。   As a specific structure of the through hole, the through hole in the glass substrate is formed in a tapered shape in which a predetermined range on the signal input surface side gradually decreases in opening area from the signal input surface to the inside of the glass substrate. Preferably it is. Alternatively, the through hole in the glass substrate is preferably formed in a concave shape with a predetermined opening area larger than the opening area in a predetermined range on the signal input surface side including a predetermined position inside the glass substrate. .

また、ガラス基板は、貫通孔として、所定の開口面積の第1貫通孔と、第1貫通孔とは異なる開口面積の第2貫通孔とを少なくとも有することを特徴としても良い。このような構成では、貫通孔に設けられた導電性部材に対して接続されるバンプ電極の大きさや高さ等に応じて、それぞれの貫通孔での開口面積を好適に設定することができる。   The glass substrate may include at least a first through hole having a predetermined opening area and a second through hole having an opening area different from the first through hole as the through holes. In such a configuration, the opening area of each through hole can be suitably set according to the size and height of the bump electrode connected to the conductive member provided in the through hole.

また、半導体装置は、上記したように、配線基板の信号出力面に接続され、半導体素子からの電気信号を処理する信号処理手段をさらに備えることを特徴とする。これにより、半導体素子から出力された電気信号が信号処理手段で処理される構成の半導体装置が得られる。   Further, as described above, the semiconductor device further includes signal processing means connected to the signal output surface of the wiring board and processing an electrical signal from the semiconductor element. Thereby, a semiconductor device having a configuration in which the electric signal output from the semiconductor element is processed by the signal processing means is obtained.

また、本発明による放射線検出器は、上記したように、半導体装置を含んで構成された放射線検出器であって、(1)半導体素子を含み、入射した放射線を検出して電気信号を出力する放射線検出手段と、(2)放射線検出手段からの電気信号を処理する信号処理手段と、(3)配線基板を含み、放射線検出手段及び信号処理手段がそれぞれ信号入力面及び信号出力面に接続された配線基板部とを備えることを特徴とする。   The radiation detector according to the present invention is a radiation detector configured to include a semiconductor device as described above, and includes (1) a semiconductor element that detects incident radiation and outputs an electrical signal. Radiation detection means; (2) signal processing means for processing an electrical signal from the radiation detection means; and (3) a wiring board, wherein the radiation detection means and the signal processing means are connected to a signal input surface and a signal output surface, respectively. And a wiring board part.

上記した放射線検出器においては、放射線検出手段と信号処理手段とを電気的に接続して電気信号である検出信号を伝達する配線基板部として、放射線検出手段に含まれる半導体素子とともに上記の半導体装置を構成する配線基板を用いている。このような構成によれば、半導体素子と配線基板での対応する導電性部材とが良好に接続されるので、放射線検出手段から信号処理手段への検出信号の伝達、及び信号処理手段における検出信号の処理を確実に行うことが可能な放射線検出器が実現される。   In the radiation detector described above, the semiconductor device described above together with the semiconductor element included in the radiation detection means is used as a wiring board portion that electrically connects the radiation detection means and the signal processing means to transmit a detection signal that is an electrical signal. The wiring board which comprises is used. According to such a configuration, since the semiconductor element and the corresponding conductive member on the wiring board are well connected, the detection signal is transmitted from the radiation detection means to the signal processing means, and the detection signal in the signal processing means A radiation detector capable of reliably performing the above process is realized.

このように、上記の半導体装置を放射線検出器に適用する場合、配線基板に用いられるガラス基板は、放射線遮蔽機能を有する所定のガラス材料から形成されていることが好ましい。これにより、放射線検出手段から信号処理手段への放射線の透過を抑制することができる。このようなガラス材料としては、例えば、鉛を含有するガラス材料がある。   As described above, when the semiconductor device is applied to a radiation detector, the glass substrate used for the wiring board is preferably formed from a predetermined glass material having a radiation shielding function. Thereby, the transmission of radiation from the radiation detection means to the signal processing means can be suppressed. As such a glass material, for example, there is a glass material containing lead.

また、放射線検出手段の構成については、放射線検出手段は、放射線の入射によりシンチレーション光を発生するシンチレータと、シンチレータからのシンチレーション光を検出する半導体光検出素子とを有する構成を用いることができる。あるいは、放射線検出手段としては、入射した放射線を検出する半導体検出素子を有する構成を用いても良い。   As for the configuration of the radiation detection means, the radiation detection means can be configured to have a scintillator that generates scintillation light upon incidence of radiation and a semiconductor light detection element that detects scintillation light from the scintillator. Or as a radiation detection means, you may use the structure which has a semiconductor detection element which detects the incident radiation.

本発明による半導体装置、及びそれを用いた放射線検出器は、以上詳細に説明したように、次のような効果を得る。すなわち、半導体光検出素子などの半導体素子を接続する配線基板として、入力面において開口面積が大きくなる形状の貫通孔に導電路となる導電性部材が設けられたガラス基板を用いるとともに、貫通孔及び導電性部材に対して半導体素子のバンプ電極を対応させて、半導体素子と配線基板での対応する導電性部材とを接続する構成によれば、半導体素子を配線基板上に実装する際に、導電性部材が設けられた貫通孔の内部にバンプ電極の一部が、バンプ電極が接続される側で開口面積が大きくなる貫通孔の形状によってガイドされつつ入り込む。これにより、半導体素子と配線基板での対応する導電路とがバンプ電極を介して良好に接続される半導体装置が実現される。また、このような構成の半導体装置を適用した放射線検出器によれば、半導体素子と配線基板での対応する導電性部材とが良好に接続されるので、放射線検出手段から信号処理手段への検出信号の伝達、及び信号処理手段における検出信号の処理を確実に行うことが可能な放射線検出器が実現される。   As described in detail above, the semiconductor device according to the present invention and the radiation detector using the semiconductor device have the following effects. That is, as a wiring board for connecting a semiconductor element such as a semiconductor photodetecting element, a glass substrate in which a conductive member serving as a conductive path is provided in a through hole having a shape having a large opening area on the input surface is used. According to the configuration in which the bump electrode of the semiconductor element is made to correspond to the conductive member and the semiconductor element and the corresponding conductive member on the wiring board are connected, the conductive element is mounted when the semiconductor element is mounted on the wiring board. A part of the bump electrode enters the inside of the through hole provided with the conductive member while being guided by the shape of the through hole having a large opening area on the side where the bump electrode is connected. As a result, a semiconductor device is realized in which the semiconductor element and the corresponding conductive path in the wiring board are satisfactorily connected via the bump electrode. Further, according to the radiation detector to which the semiconductor device having such a configuration is applied, the semiconductor element and the corresponding conductive member on the wiring board are well connected, so detection from the radiation detection means to the signal processing means. A radiation detector capable of reliably performing signal transmission and detection signal processing in the signal processing means is realized.

以下、図面とともに本発明による半導体装置、及びそれを用いた放射線検出器の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。また、図面の寸法比率は、説明のものと必ずしも一致していない。   Hereinafter, preferred embodiments of a semiconductor device according to the present invention and a radiation detector using the same will be described in detail with reference to the drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and redundant description is omitted. Further, the dimensional ratios in the drawings do not necessarily match those described.

図1は、本発明による半導体装置、及び放射線検出器の一実施形態の断面構造を示す側面断面図である。また、図2は、図1に示した半導体装置、及び放射線検出器の構成を、各構成要素を分解して示す斜視図である。なお、以下の各図においては、説明の便宜のため、図1及び図2に示すように、放射線が入射する方向に沿った軸をz軸、このz軸に直交する2軸をx軸、y軸とする。ここでは、z軸の負の方向が、配線基板における信号入力面から信号出力面へと向かう導電方向、及び放射線検出器における各構成要素の配列方向となっている。   FIG. 1 is a side sectional view showing a sectional structure of an embodiment of a semiconductor device and a radiation detector according to the present invention. FIG. 2 is a perspective view showing the configuration of the semiconductor device and the radiation detector shown in FIG. In the following drawings, for convenience of explanation, as shown in FIGS. 1 and 2, the axis along the direction in which the radiation is incident is the z axis, the two axes orthogonal to the z axis are the x axis, The y-axis is assumed. Here, the negative direction of the z-axis is the conductive direction from the signal input surface to the signal output surface on the wiring board, and the arrangement direction of each component in the radiation detector.

図1に示した放射線検出器は、シンチレータ10と、半導体装置5と、信号処理部3とを備えている。これらは、図2に示すように、所定の配列方向に沿って上流側(図中の上側)から下流側(下側)へとこの順で配置されている。   The radiation detector shown in FIG. 1 includes a scintillator 10, a semiconductor device 5, and a signal processing unit 3. As shown in FIG. 2, these are arranged in this order from the upstream side (upper side in the figure) to the downstream side (lower side) along a predetermined arrangement direction.

まず、フォトダイオードアレイ15及び配線基板20からなる半導体装置5の構成について説明する。   First, the configuration of the semiconductor device 5 including the photodiode array 15 and the wiring substrate 20 will be described.

フォトダイオードアレイ(PDアレイ)15は、半導体装置5の上流側部分を構成している。このPDアレイ15は、入射した光を検出し、その強度に対応する電気信号を出力する半導体素子であるフォトダイオード(PD)が複数個配列された半導体光検出素子アレイである。   The photodiode array (PD array) 15 constitutes an upstream portion of the semiconductor device 5. The PD array 15 is a semiconductor photodetector element array in which a plurality of photodiodes (PDs), which are semiconductor elements that detect incident light and output an electrical signal corresponding to the intensity of the incident light, are arranged.

図2においては、PDアレイ15の構成例として、x軸及びy軸を配列軸として4×4=16個のフォトダイオード16が2次元に配列されるように形成されたPDアレイを示している。また、PDアレイ15の下面15bは、各フォトダイオード16からの検出信号を出力するための信号出力面となっている。この信号出力面15bには、検出信号出力用の電極である16個のバンプ電極17が、それぞれフォトダイオード16に対応するように4×4に配列されて設けられている。なお、図示していないが、基板電極(共通電極)用のバンプ電極も、検出信号出力用の電極と同様の形態を取っている。   In FIG. 2, as a configuration example of the PD array 15, a PD array formed so that 4 × 4 = 16 photodiodes 16 are two-dimensionally arranged with the x-axis and the y-axis being an array axis is shown. . The lower surface 15b of the PD array 15 is a signal output surface for outputting detection signals from the photodiodes 16. On this signal output surface 15 b, 16 bump electrodes 17, which are detection signal output electrodes, are provided in a 4 × 4 arrangement so as to correspond to the photodiodes 16. Although not shown, the bump electrode for the substrate electrode (common electrode) has the same form as the detection signal output electrode.

配線基板20は、半導体装置5の下流側部分を構成している。この配線基板20には、信号入力面20aと信号出力面20bとの間で電気信号を導く導電路が設けられており、その信号入力面20aに上記したPDアレイ15が接続されている。   The wiring board 20 constitutes a downstream portion of the semiconductor device 5. The wiring board 20 is provided with a conductive path for guiding an electric signal between the signal input surface 20a and the signal output surface 20b, and the PD array 15 is connected to the signal input surface 20a.

本実施形態においては、配線基板20には、コアガラス部と、コアガラス部の周囲に設けられた被覆ガラス部とを含むファイバ状のガラス部材(ガラスファイバ)を束ねて束状のガラス部材とし、それをガラスファイバの軸と交差する所定方向で所望の厚さに切断したガラス基板が用いられている。また、ここでは、半導体装置5を放射線検出器に適用しているため、配線基板20のガラス材料として、鉛を含有する鉛ガラス材料などの放射線遮蔽機能を有する所定のガラス材料が用いられている。   In the present embodiment, the wiring substrate 20 is bundled with a fiber glass member (glass fiber) including a core glass portion and a coated glass portion provided around the core glass portion to form a bundle glass member. A glass substrate is used which is cut to a desired thickness in a predetermined direction intersecting the axis of the glass fiber. Here, since the semiconductor device 5 is applied to a radiation detector, a predetermined glass material having a radiation shielding function such as a lead glass material containing lead is used as the glass material of the wiring board 20. .

図3(a)及び(b)は、それぞれ配線基板20の構成を示す平面図であり、図3(a)はその上面である信号入力面20aを、また、図3(b)は下面である信号出力面20bをそれぞれ示している。なお、この図には主要部分のみを示しており、PDアレイの基板電極に対応した部分などは図示を省略している。   FIGS. 3A and 3B are plan views showing the configuration of the wiring board 20, respectively. FIG. 3A shows the signal input surface 20a which is the upper surface, and FIG. 3B shows the lower surface. A certain signal output surface 20b is shown. In this figure, only the main part is shown, and the part corresponding to the substrate electrode of the PD array is not shown.

配線基板20を構成するガラス基板では、ガラス基板に含まれている複数のガラスファイバのうち所定のガラスファイバについて、その中心にあるコアガラス部が除去されて信号入力面20aから信号出力面20bへの貫通孔20cが形成されている。また、それぞれの貫通孔20cに対して、入力面20aと出力面20bとの間を電気的に導通して、導電路として機能する導電性部材21が設けられている。本実施形態においてはPDアレイ15の構成に対応して、4×4=16個の貫通孔20c及び導電性部材21が設けられている。これらの貫通孔20c及び導電性部材21は、PDアレイ15におけるバンプ電極17と同一のピッチで形成されている。   In the glass substrate constituting the wiring substrate 20, the core glass portion at the center of the predetermined glass fiber among the plurality of glass fibers included in the glass substrate is removed, and the signal input surface 20a to the signal output surface 20b. Through-holes 20c are formed. In addition, a conductive member 21 that functions as a conductive path by electrically conducting between the input surface 20a and the output surface 20b is provided for each through hole 20c. In the present embodiment, 4 × 4 = 16 through holes 20 c and conductive members 21 are provided corresponding to the configuration of the PD array 15. The through holes 20 c and the conductive member 21 are formed at the same pitch as the bump electrodes 17 in the PD array 15.

図4は、配線基板20の貫通孔20c、及び貫通孔20cに設けられる導電性部材21の構成の一例を示す図であり、図4(a)は上面図、図4(b)はI−I矢印断面図を示している。   4A and 4B are diagrams illustrating an example of the configuration of the through hole 20c of the wiring board 20 and the conductive member 21 provided in the through hole 20c. FIG. 4A is a top view, and FIG. The arrow I sectional drawing is shown.

配線基板20には、複数個(例えば4×4=16個)の貫通孔20cが2次元に配列されて形成されている。それぞれの貫通孔20cは、図4(b)に示すように、配線基板20の入力面20a及び出力面20bに対して垂直な軸を中心軸として、円形状の断面形状を有して形成されている。また、この貫通孔20cのうち、信号入力面20a側の所定範囲は、入力面20aからガラス基板の内部に向かって開口面積が順次小さくなるテーパ形状のテーパ部20dとなっている。また、信号出力面20b側の所定範囲は、出力面20bから内部に向かって開口面積が順次小さくなるテーパ形状のテーパ部20eとなっている。   A plurality of (for example, 4 × 4 = 16) through holes 20c are formed in the wiring board 20 in a two-dimensional array. As shown in FIG. 4B, each through hole 20c is formed to have a circular cross-sectional shape with an axis perpendicular to the input surface 20a and the output surface 20b of the wiring board 20 as a central axis. ing. Further, in the through hole 20c, a predetermined range on the signal input surface 20a side is a tapered portion 20d having a tapered shape in which the opening area gradually decreases from the input surface 20a toward the inside of the glass substrate. Further, the predetermined range on the signal output surface 20b side is a tapered portion 20e having a tapered shape in which the opening area gradually decreases from the output surface 20b toward the inside.

この貫通孔20cに対し、入力面20aと出力面20bとの間を電気的に導通する導電性部材21は、貫通孔20cの内壁に形成された部材として設けられている。具体的には、図4(a)及び(b)に示すように、テーパ部20d、20eを含む貫通孔20cの内部には、その内壁に導通部21cが形成されている。また、入力面20a上でテーパ部20dの外周部には、導通部21cと連続する入力部21aが形成されている。また、出力面20b上でテーパ部20eの外周部には、導通部21cと連続する出力部21bが形成されている。これらの導通部21c、入力部21a、及び出力部21bにより、配線基板20での導電路となる導電性部材21が構成される。   The conductive member 21 that is electrically connected between the input surface 20a and the output surface 20b with respect to the through hole 20c is provided as a member formed on the inner wall of the through hole 20c. Specifically, as shown in FIGS. 4A and 4B, a conduction portion 21c is formed on the inner wall of the through hole 20c including the tapered portions 20d and 20e. Further, an input portion 21a that is continuous with the conducting portion 21c is formed on the outer peripheral portion of the tapered portion 20d on the input surface 20a. Further, an output portion 21b that is continuous with the conducting portion 21c is formed on the outer peripheral portion of the tapered portion 20e on the output surface 20b. The conductive member 21 serving as a conductive path in the wiring board 20 is configured by the conductive portion 21c, the input portion 21a, and the output portion 21b.

配線基板20の入力面20a上には、図3(a)に示すように、導電性部材21の入力部21aが、PDアレイ15の出力面15b上のバンプ電極17に対応する位置に設けられている。ここで、PDアレイ15のバンプ電極17は、配線基板20の貫通孔20c及び導電性部材21に対応するように形成されており、入力部21aは、バンプ電極17が接続される電極パッドとなっている。   On the input surface 20a of the wiring board 20, as shown in FIG. 3A, the input portion 21a of the conductive member 21 is provided at a position corresponding to the bump electrode 17 on the output surface 15b of the PD array 15. ing. Here, the bump electrode 17 of the PD array 15 is formed so as to correspond to the through-hole 20c of the wiring substrate 20 and the conductive member 21, and the input portion 21a is an electrode pad to which the bump electrode 17 is connected. ing.

バンプ電極17は、配線基板20での対応する導電性部材21に対し、導電性部材21が設けられた貫通孔20cの内部にバンプ電極17の一部が入り込むように接続される。これにより、PDアレイ15での検出信号を出力するフォトダイオード16は、バンプ電極17を介して、配線基板20での検出信号を伝達する導電路である導電性部材21に電気的に接続される。   The bump electrode 17 is connected to the corresponding conductive member 21 on the wiring board 20 so that a part of the bump electrode 17 enters the inside of the through hole 20c in which the conductive member 21 is provided. As a result, the photodiode 16 that outputs the detection signal in the PD array 15 is electrically connected to the conductive member 21 that is a conductive path for transmitting the detection signal in the wiring board 20 via the bump electrode 17. .

また、配線基板20の出力面20b上には、図3(b)に示すように、導電性部材21の出力部21bに加えて電極パッド22が形成されている。また、電極パッド22は、配線23を介して対応する導電性部材21の出力部21bと電気的に接続されている。また、出力面20b上には、電極パッド24が形成されている。この電極パッド24は、後述するハウジング40との接続に用いられるものである。   In addition to the output portion 21b of the conductive member 21, electrode pads 22 are formed on the output surface 20b of the wiring board 20 as shown in FIG. The electrode pad 22 is electrically connected to the output portion 21 b of the corresponding conductive member 21 through the wiring 23. An electrode pad 24 is formed on the output surface 20b. The electrode pad 24 is used for connection to a housing 40 described later.

次に、上述した半導体装置5を含む放射線検出器の構成について説明する。   Next, the configuration of the radiation detector including the semiconductor device 5 described above will be described.

半導体装置5のPDアレイ15の上流側には、シンチレータ10が設置されており、その上面10aが放射線検出器における放射線入射面となっている。シンチレータ10は、入射面10aからX線、γ線、荷電粒子線などの放射線が入射することにより、所定波長のシンチレーション光を発生する。また、シンチレータ10の下面である光出射面10bと、PDアレイ15の上面である光入射面15aとは、シンチレーション光を透過させる光学接着剤11を介して光学的に接続、接着されている。   A scintillator 10 is installed on the upstream side of the PD array 15 of the semiconductor device 5, and its upper surface 10 a is a radiation incident surface in the radiation detector. The scintillator 10 generates scintillation light having a predetermined wavelength when radiation such as X-rays, γ-rays, and charged particle beams enters from the incident surface 10a. The light emitting surface 10b, which is the lower surface of the scintillator 10, and the light incident surface 15a, which is the upper surface of the PD array 15, are optically connected and bonded via an optical adhesive 11 that transmits the scintillation light.

ここで、シンチレータ10及びPDアレイ15により、本放射線検出器における放射線検出部1が構成されている。この放射線検出部1は、入射した放射線を検出し、その強度に対応した電気信号として検出信号を出力する検出手段である。また、配線基板20により、放射線検出部1と信号処理部3とを接続する配線基板部2が構成されている。   Here, the scintillator 10 and the PD array 15 constitute the radiation detector 1 in the present radiation detector. The radiation detection unit 1 is detection means for detecting incident radiation and outputting a detection signal as an electrical signal corresponding to the intensity. In addition, the wiring board 20 constitutes the wiring board part 2 that connects the radiation detection part 1 and the signal processing part 3.

半導体装置5の配線基板20の下流側には、信号処理部3と、ハウジング(パッケージ)40とが設置されている。本実施形態においては、信号処理部3は、PDアレイ15からの検出信号を処理するための信号処理回路が設けられた信号処理素子30からなる。   The signal processing unit 3 and a housing (package) 40 are installed on the downstream side of the wiring substrate 20 of the semiconductor device 5. In the present embodiment, the signal processing unit 3 includes a signal processing element 30 provided with a signal processing circuit for processing a detection signal from the PD array 15.

信号処理素子30の上面上には、バンプ電極31が形成されている。このバンプ電極31は、配線基板20の出力面20b上の電極パッド22に対応する位置に設けられている。これにより、配線基板20での検出信号を伝達する導電路である導電性部材21は、その出力部21b、配線23、電極パッド22、及びバンプ電極31を介して、信号処理素子30に設けられた信号処理回路に電気的に接続されている。   A bump electrode 31 is formed on the upper surface of the signal processing element 30. The bump electrode 31 is provided at a position corresponding to the electrode pad 22 on the output surface 20 b of the wiring board 20. Thereby, the conductive member 21 which is a conductive path for transmitting a detection signal in the wiring board 20 is provided in the signal processing element 30 via the output portion 21b, the wiring 23, the electrode pad 22, and the bump electrode 31. The signal processing circuit is electrically connected.

なお、図ではPDアレイの信号出力に対応したバンプ電極のみ示しているが、信号処理回路の駆動信号や信号処理回路からの出力信号も同様にバンプ電極を介して配線基板20の出力面20b上にある所定の電極パッドに接続し、配線基板20の出力面20b上にある電極パッド24とハウジング40上のバンプ電極44を介して所定のリード43と電気的に接続される。   Although only the bump electrodes corresponding to the signal output of the PD array are shown in the figure, the drive signal of the signal processing circuit and the output signal from the signal processing circuit are also on the output surface 20b of the wiring board 20 via the bump electrodes. Are connected to a predetermined lead 43 via an electrode pad 24 on the output surface 20 b of the wiring substrate 20 and a bump electrode 44 on the housing 40.

また、ハウジング40は、シンチレータ10と、PDアレイ15及び配線基板20からなる半導体装置5と、信号処理素子30とを一体に保持する保持部材である。このハウジング40は、その上面上に凹部として設けられ、信号処理素子30を内部に収容する素子収容部41と、素子収容部41の外周に設けられ、バンプ電極44を介して配線基板20の電極パッド24に接続されるとともに、シンチレータ10、半導体装置5、及び信号処理素子30を支持する支持部42とを有する。また、ハウジング40の下面には、電気信号の外部への入出力に用いられるリード43が設けられている。   The housing 40 is a holding member that integrally holds the scintillator 10, the semiconductor device 5 including the PD array 15 and the wiring substrate 20, and the signal processing element 30. The housing 40 is provided as a recess on the upper surface thereof, is provided with an element accommodating portion 41 for accommodating the signal processing element 30 therein, an outer periphery of the element accommodating portion 41, and an electrode of the wiring board 20 via the bump electrode 44. The scintillator 10, the semiconductor device 5, and a support portion 42 that supports the signal processing element 30 are connected to the pad 24. A lead 43 used for inputting / outputting electric signals to / from the outside is provided on the lower surface of the housing 40.

以上の構成において、放射線検出部1のシンチレータ10にX線などの放射線が入射すると、シンチレータ10内で放射線によってシンチレーション光が発生し、光学接着剤11を介して半導体素子であるPDアレイ15のフォトダイオード16へと入射する。フォトダイオード16は、このシンチレーション光を検出して、放射線の強度に対応した電気信号を出力する。   In the above configuration, when radiation such as X-rays enters the scintillator 10 of the radiation detection unit 1, scintillation light is generated by the radiation in the scintillator 10, and the photo of the PD array 15 that is a semiconductor element is passed through the optical adhesive 11. The light enters the diode 16. The photodiode 16 detects this scintillation light and outputs an electrical signal corresponding to the intensity of the radiation.

PDアレイ15の各フォトダイオード16から出力された電気信号は、対応するバンプ電極17、配線基板20の導電性部材21、及びバンプ電極31を順次に介して、信号処理素子30へと入力される。そして、信号処理素子30の信号処理回路において、信号処理が行われる。   The electric signal output from each photodiode 16 of the PD array 15 is input to the signal processing element 30 through the corresponding bump electrode 17, the conductive member 21 of the wiring board 20, and the bump electrode 31 in order. . Then, signal processing is performed in the signal processing circuit of the signal processing element 30.

本実施形態による半導体装置、及び放射線検出器の効果について説明する。   The effects of the semiconductor device and the radiation detector according to the present embodiment will be described.

図1〜図4に示した半導体装置5においては、半導体素子アレイであるPDアレイ15を接続する配線基板20として、テーパ部20d、20eを有する形状で形成された入力面20aから出力面20bへの貫通孔20cに導電路となる導電性部材21が設けられたガラス基板を用いている。そして、貫通孔20c及び導電性部材21に対してPDアレイ15のバンプ電極17を対応させて、半導体素子であるPDアレイ15のフォトダイオード16と、配線基板20での対応する導電性部材21とを接続している。これにより、バンプ電極17と導電性部材21とを良好に接続することができる。   In the semiconductor device 5 shown in FIGS. 1 to 4, from the input surface 20 a formed in a shape having tapered portions 20 d and 20 e as the wiring substrate 20 to which the PD array 15 that is a semiconductor element array is connected, from the output surface 20 b. A glass substrate provided with a conductive member 21 serving as a conductive path in the through hole 20c is used. Then, the bump electrode 17 of the PD array 15 is made to correspond to the through hole 20c and the conductive member 21, and the photodiode 16 of the PD array 15 which is a semiconductor element and the corresponding conductive member 21 on the wiring board 20 are arranged. Is connected. Thereby, the bump electrode 17 and the electroconductive member 21 can be connected favorably.

また、半導体装置5を適用した放射線検出器においては、放射線検出部1と信号処理部3とを電気的に接続して検出信号を伝達する配線基板部2として、放射線検出部1に含まれるPDアレイ15とともに半導体装置5を構成する配線基板20を用いている。このような構成によれば、PDアレイ15のフォトダイオード16と、配線基板20での導電性部材21とが良好に接続されるので、放射線検出部1から信号処理部3への検出信号の伝達、及び信号処理部3における検出信号の処理を確実に行うことが可能な放射線検出器が実現される。   Further, in the radiation detector to which the semiconductor device 5 is applied, the PD included in the radiation detection unit 1 is used as the wiring board unit 2 that electrically connects the radiation detection unit 1 and the signal processing unit 3 and transmits a detection signal. A wiring substrate 20 that constitutes the semiconductor device 5 together with the array 15 is used. According to such a configuration, the photodiode 16 of the PD array 15 and the conductive member 21 on the wiring board 20 are well connected, so that the detection signal is transmitted from the radiation detection unit 1 to the signal processing unit 3. And the radiation detector which can process the detection signal in the signal processing part 3 reliably is implement | achieved.

このように、半導体素子及び配線基板からなる半導体装置を放射線検出器に適用する場合、配線基板20に用いられるガラス基板としては、放射線遮蔽機能を有する所定のガラス材料から形成された基板を用いることが好ましい。これにより、配線基板20の上面20a側に位置する放射線検出部1から下面20b側に位置する信号処理部3への放射線の透過を抑制することができる。   As described above, when a semiconductor device including a semiconductor element and a wiring substrate is applied to a radiation detector, a glass substrate used for the wiring substrate 20 is a substrate formed of a predetermined glass material having a radiation shielding function. Is preferred. Thereby, the transmission of radiation from the radiation detection unit 1 located on the upper surface 20a side of the wiring board 20 to the signal processing unit 3 located on the lower surface 20b side can be suppressed.

このようなガラス材料としては、例えば、鉛を含有するガラス材料がある。鉛ガラスを用いる場合、ガラス材料に含有させる鉛の量については、その放射線検出器において要求される放射線遮蔽機能の程度等に応じて適宜設定することが好ましい。また、鉛ガラス以外で放射線遮蔽機能を有するガラス材料を用いても良い。あるいは、放射線の遮蔽が不要な場合や、放射線検出器以外の装置に上記した半導体装置を適用する場合などには、放射線遮蔽機能を有していないガラス材料を用いても良い。   As such a glass material, for example, there is a glass material containing lead. When lead glass is used, the amount of lead contained in the glass material is preferably set as appropriate according to the degree of radiation shielding function required in the radiation detector. Moreover, you may use the glass material which has a radiation shielding function other than lead glass. Alternatively, when radiation shielding is not necessary, or when the semiconductor device described above is applied to an apparatus other than a radiation detector, a glass material that does not have a radiation shielding function may be used.

また、上記実施形態では、配線基板20のガラス基板として、複数本のガラスファイバから一体に形成されるとともに、その所定位置にコアガラス部を除去した貫通孔20cが設けられたガラス基板を用いている。これにより、導電性部材21を設けるための貫通孔20cが所望の孔径及びピッチで形成されたガラス基板によって配線基板20を構成することができる。例えば、このような構成のガラス基板では、貫通孔20cを微細な孔径及びピッチで形成することができる。また、配線基板20の大面積化、薄型化を容易に行うことができる。なお、上記形状の貫通孔を有するものであれば、他の構成のガラス基板を用いても良い。   Moreover, in the said embodiment, as a glass substrate of the wiring board 20, while using the glass substrate in which the through-hole 20c which removed the core glass part in the predetermined position was integrally formed from the several glass fiber, it provided. Yes. Thereby, the wiring board 20 can be comprised with the glass substrate in which the through-hole 20c for providing the electroconductive member 21 was formed with the desired hole diameter and pitch. For example, in the glass substrate having such a configuration, the through holes 20c can be formed with a fine hole diameter and pitch. Further, the wiring board 20 can be easily increased in area and thickness. In addition, as long as it has the through-hole of the said shape, you may use the glass substrate of another structure.

図5は、配線基板における貫通孔及び導電性部材の具体的な構成、及びそのバンプ電極との接続の一例について示す図であり、図5(a)は接続前の状態を示し、図5(b)は接続後の状態を示している。   FIG. 5 is a diagram showing a specific configuration of the through hole and the conductive member in the wiring board and an example of the connection with the bump electrode. FIG. 5A shows a state before the connection, and FIG. b) shows the state after connection.

本構成例では、図1に関して上述したように、ガラスファイバから形成されたガラス基板の貫通孔20cに導電性部材21を設けた配線基板20と、貫通孔20c及び導電性部材21に対応するように形成されたバンプ電極17を有するPDアレイ15とを用いて半導体装置5を構成している。   In the present configuration example, as described above with reference to FIG. 1, the wiring board 20 in which the conductive member 21 is provided in the through hole 20 c of the glass substrate formed from the glass fiber, and the through hole 20 c and the conductive member 21 are provided. The semiconductor device 5 is configured using the PD array 15 having the bump electrodes 17 formed on the substrate.

このような構成によれば、図5(b)に示すように、PDアレイ15を配線基板20上に実装する際に、導電性部材21が設けられた貫通孔20cの内部にバンプ電極17の一部が入り込む。これによりバンプ電極と導電性部材の接触面積が増大し、PDアレイ15のフォトダイオード16と、配線基板20での対応する導電性部材21とがバンプ電極17を介して電気的にかつ物理的に良好に接続される。配線基板20での導電性部材21としては、図4(a)及び(b)に示したように、貫通孔20cの内壁に形成された部材を用いることが好ましい。   According to such a configuration, as shown in FIG. 5B, when the PD array 15 is mounted on the wiring substrate 20, the bump electrode 17 is placed inside the through hole 20c provided with the conductive member 21. Some get in. This increases the contact area between the bump electrode and the conductive member, and the photodiode 16 of the PD array 15 and the corresponding conductive member 21 on the wiring board 20 are electrically and physically connected via the bump electrode 17. Connected well. As the conductive member 21 in the wiring board 20, it is preferable to use a member formed on the inner wall of the through hole 20c as shown in FIGS. 4 (a) and 4 (b).

ここで、バンプ電極を用いて半導体素子と配線基板とを接続する構成では、バンプ電極の大きさや高さ、配置等により半導体素子と配線基板との接続に問題が生じる場合がある。例えば、図5(a)に示した例では、PDアレイ15の出力面15bに設けられた4個のバンプ電極17を図示しているが、これらのバンプ電極17のうち、内側の2個はやや小さいバンプ電極171、外側の2個はバンプ電極171よりも大きいバンプ電極172となっている。   Here, in the configuration in which the semiconductor element and the wiring board are connected using the bump electrode, there may be a problem in the connection between the semiconductor element and the wiring board depending on the size, height, arrangement, and the like of the bump electrode. For example, in the example shown in FIG. 5A, four bump electrodes 17 provided on the output surface 15 b of the PD array 15 are illustrated. The bump electrodes 171 that are slightly smaller and the outer two are bump electrodes 172 that are larger than the bump electrodes 171.

このような構成では、配線基板20上にPDアレイ15を実装したときに、PDアレイ15と配線基板20との隙間が不均一となり、あるいは、大きいバンプ電極が過度につぶれてしまうなどの問題が生じる。また、バンプ電極のピッチが狭い場合には、実装時に隣接するバンプ電極同士が接触してショートしてしまうなどの問題がある。   In such a configuration, when the PD array 15 is mounted on the wiring board 20, there is a problem that the gap between the PD array 15 and the wiring board 20 becomes non-uniform or the large bump electrode is excessively crushed. Arise. Further, when the pitch of the bump electrodes is narrow, there is a problem that adjacent bump electrodes come into contact with each other and short-circuit during mounting.

これに対して、上記構成の配線基板20では、図5(b)に示すように、バンプ電極17の大きさや高さ等に応じて、バンプ電極17の一部がそれぞれ対応する導電性部材21が設けられた貫通孔20cの内部に入り込む。これにより、実装時にバンプ電極17が過度につぶれて、対応する電極パッドの周囲に広がること等が防止される。したがって、バンプ電極同士がショートすることなく、バンプ電極17と対応する導電性部材21とを良好に接続することが可能となる。   On the other hand, in the wiring board 20 having the above-described configuration, as shown in FIG. 5B, a part of the bump electrode 17 corresponds to the conductive member 21 corresponding to the size and height of the bump electrode 17. It enters the inside of the through hole 20c provided with. This prevents the bump electrode 17 from being excessively crushed during mounting and spreading around the corresponding electrode pad. Therefore, it is possible to connect the bump electrode 17 and the corresponding conductive member 21 satisfactorily without short-circuiting the bump electrodes.

また、図1、及び図5(a)、(b)に示した構成においては、配線基板20に設けられた貫通孔20cのうち、入力面20a側の所定範囲をテーパ部20dとしている。このような構成では、バンプ電極17が接続される入力面20a側で貫通孔20cの開口面積(円形状の内径)が大きくなるので、テーパ部20dを有する貫通孔20cの形状によってガイドされつつ、バンプ電極17が貫通孔20cの内部に入り込む。これにより、導電性部材21に対してバンプ電極17を確実に接続することができる。   Further, in the configuration shown in FIG. 1 and FIGS. 5A and 5B, a predetermined range on the input surface 20a side of the through hole 20c provided in the wiring board 20 is a tapered portion 20d. In such a configuration, since the opening area (circular inner diameter) of the through hole 20c is increased on the input surface 20a side to which the bump electrode 17 is connected, while being guided by the shape of the through hole 20c having the tapered portion 20d, The bump electrode 17 enters the inside of the through hole 20c. Thereby, the bump electrode 17 can be reliably connected to the conductive member 21.

このような配線基板20の貫通孔20cは、一般には、入力面20aにおける開口面積が、ガラス基板の内部の所定位置(例えば中心位置を含み開口面積が一定となっている範囲内の位置)における開口面積よりも大きい形状に形成することが好ましい。これにより、貫通孔20cの内部にバンプ電極17の一部が、バンプ電極17が接続される側で開口面積が大きくなる貫通孔20cの形状によってガイドされつつ入り込むこととなり、半導体素子であるPDアレイ15のフォトダイオード16と、配線基板20での対応する導電性部材21とがバンプ電極17を介して良好に接続される半導体装置、及び放射線検出器が実現される。   Such a through hole 20c of the wiring board 20 generally has an opening area on the input surface 20a at a predetermined position inside the glass substrate (for example, a position within a range where the opening area is constant including the center position). It is preferable to form in a shape larger than the opening area. Thereby, a part of the bump electrode 17 enters the inside of the through hole 20c while being guided by the shape of the through hole 20c whose opening area is large on the side to which the bump electrode 17 is connected, and the PD array which is a semiconductor element Thus, a semiconductor device and a radiation detector in which the 15 photodiodes 16 and the corresponding conductive members 21 on the wiring board 20 are satisfactorily connected via the bump electrodes 17 are realized.

入力面20a側で開口面積が大きくなる貫通孔20cの上記構成は、バンプ電極17の接続以外の点でも有効である。例えば、ガラス基板に形成された貫通孔を用いて導電路となる導電性部材を設ける構成では、配線自体が狭ピッチ化される場合や、放射線検出器で配線基板のガラス材料によって放射線を遮蔽する場合などにおいて、貫通孔の孔径を微細化する必要が生じる。   The above-described configuration of the through-hole 20 c that increases the opening area on the input surface 20 a side is also effective in points other than the connection of the bump electrode 17. For example, in a configuration in which a conductive member serving as a conductive path is provided using a through-hole formed in a glass substrate, when the wiring itself is narrowed, or radiation is shielded by the glass material of the wiring substrate with a radiation detector. In some cases, it is necessary to reduce the diameter of the through hole.

このように貫通孔の孔径が小さい場合、貫通孔の内壁に蒸着、メッキ、スパッタなどの方法によって導電性部材を形成することが困難となる。これに対して、入力面20aにおいて開口面積が大きくなる形状で貫通孔20cを形成すれば、貫通孔20cの内壁への導電性部材21の形成が容易となる。   Thus, when the hole diameter of a through-hole is small, it becomes difficult to form an electroconductive member by methods, such as vapor deposition, plating, and sputtering, on the inner wall of a through-hole. On the other hand, if the through hole 20c is formed in a shape that increases the opening area on the input surface 20a, the conductive member 21 can be easily formed on the inner wall of the through hole 20c.

入力面20aにおける開口面積がガラス基板の内部の所定位置における開口面積よりも大きい形状となる貫通孔20cの具体的な構成としては、貫通孔20cの入力面20a側の所定範囲をテーパ形状とした上記構成以外にも、様々な構成を用いることができる。   As a specific configuration of the through hole 20c in which the opening area on the input surface 20a is larger than the opening area at a predetermined position inside the glass substrate, the predetermined range on the input surface 20a side of the through hole 20c is tapered. In addition to the above configuration, various configurations can be used.

図6は、配線基板における貫通孔及び導電性部材の具体的な構成、及びそのバンプ電極との接続の他の例について示す図であり、図6(a)は接続前の状態を示し、図6(b)は接続後の状態を示している。   FIG. 6 is a diagram showing a specific configuration of the through hole and the conductive member in the wiring board and another example of the connection with the bump electrode. FIG. 6A shows a state before the connection. 6 (b) shows a state after connection.

本構成例では、配線基板20に設けられた貫通孔20cのうち、入力面20a側の所定範囲を、ガラス基板の内部の所定位置(例えば中心位置)を含む範囲における開口面積(円形状の内径)よりも大きい開口面積(内径)で凹形状に形成された凹部20fとしている。このような構成では、入力面20a側の所定範囲をテーパ部20dとした構成と同様に、バンプ電極17が接続される入力面20a側で貫通孔20cの開口面積が大きくなることにより、導電性部材21に対してバンプ電極17を確実に接続することができる。   In the present configuration example, a predetermined range on the input surface 20a side of the through hole 20c provided in the wiring substrate 20 is an opening area (a circular inner diameter) in a range including a predetermined position (for example, a center position) inside the glass substrate. ) And a recess 20f formed in a concave shape with an opening area (inner diameter) larger than. In such a configuration, similarly to the configuration in which the predetermined range on the input surface 20a side is the tapered portion 20d, the opening area of the through hole 20c is increased on the input surface 20a side to which the bump electrode 17 is connected. The bump electrode 17 can be reliably connected to the member 21.

図7は、配線基板における貫通孔及び導電性部材の具体的な構成、及びそのバンプ電極との接続の他の例について示す図であり、図7(a)は接続前の状態を示し、図7(b)は接続後の状態を示している。   FIG. 7 is a diagram showing a specific configuration of the through hole and the conductive member in the wiring board and another example of the connection with the bump electrode. FIG. 7A shows a state before the connection. 7 (b) shows a state after connection.

図7(a)に示した例では、PDアレイ15の出力面15bに設けられた4個のバンプ電極17を図示しているが、図5(a)と同様に、これらのバンプ電極17のうち、内側の2個はやや小さいバンプ電極171、外側の2個はバンプ電極171よりも大きいバンプ電極172となっている。   In the example shown in FIG. 7A, four bump electrodes 17 provided on the output surface 15b of the PD array 15 are shown. However, as in FIG. Among them, the inner two are slightly smaller bump electrodes 171, and the outer two are bump electrodes 172 larger than the bump electrodes 171.

これに対して、本構成例では、バンプ電極17に対応する4個の貫通孔20cのうち、バンプ電極171に対応する内側の2個を開口面積がやや小さい貫通孔(第1貫通孔)201c、バンプ電極172に対応する外側の2個を貫通孔201cよりも開口面積が大きい貫通孔(第2貫通孔)202cとしている。   On the other hand, in this configuration example, out of the four through holes 20c corresponding to the bump electrodes 17, two inner holes corresponding to the bump electrodes 171 have through holes (first through holes) 201c having a slightly smaller opening area. The two outer sides corresponding to the bump electrodes 172 are the through holes (second through holes) 202c having a larger opening area than the through holes 201c.

これらの構造において、バンプ電極材に金属への濡れ性の高い半田などを用いて、貫通孔の導電性部材が半田に濡れ性の高い金属を最表面に形成すると、特に良好な効果が得られる。   In these structures, when the bump electrode material is made of solder having high wettability to metal and the conductive member of the through hole forms metal having high wettability to solder on the outermost surface, particularly good effects can be obtained. .

このように、配線基板20での貫通孔20cとして、互いに開口面積が異なる貫通孔201c、202cを設ける構成によれば、導電性部材21に対して接続されるバンプ電極17の大きさや高さ等に応じて、それぞれの貫通孔20cでの開口面積を好適に設定することができる。これにより、バンプ電極17を、その大きさや高さ等の差異にかかわらず、対応する導電性部材21に確実に接続することができる。   As described above, according to the configuration in which the through holes 201c and 202c having different opening areas are provided as the through holes 20c in the wiring board 20, the size and height of the bump electrodes 17 connected to the conductive member 21, etc. Accordingly, the opening area in each through-hole 20c can be suitably set. Accordingly, the bump electrode 17 can be reliably connected to the corresponding conductive member 21 regardless of the difference in size or height.

次に、図8〜図11を用いて、図1に示した半導体装置及び放射線検出器での配線基板に用いられるガラス基板、及びその製造方法について説明する。なお、ここでは、貫通孔を有するガラス基板の一般的な構成例及びその製造方法について示している。このため、以下に示すガラス基板は、図1に示した放射線検出器に用いられている配線基板とは異なる形状及び構成となっている。   Next, a glass substrate used for a wiring substrate in the semiconductor device and the radiation detector shown in FIG. 1 and a manufacturing method thereof will be described with reference to FIGS. Here, a general configuration example of a glass substrate having a through hole and a manufacturing method thereof are shown. For this reason, the glass substrate shown below has a different shape and configuration from the wiring substrate used in the radiation detector shown in FIG.

まず、図8(a)に示すように、コアガラス部63と、その周囲に設けられた被覆ガラス部65とを含む母材61を用意する。この母材61は、外径が例えば40〜45mm程度であり、コアガラス部63の外径は例えば28〜31mm程度である。コアガラス部63は酸溶解性ガラスからなり、被覆ガラス部65は鉛ガラス、ソーダ石灰ガラス、コバールガラス、パイレックスガラス等からなる。そして、図8(b)に示すように、上記母材61を線引きして、ファイバ状のガラス部材であるガラスファイバ67を作製する。ガラスファイバ67の外径は、例えば0.4mm程度である。   First, as shown in FIG. 8A, a base material 61 including a core glass portion 63 and a covering glass portion 65 provided around the core glass portion 63 is prepared. The base material 61 has an outer diameter of, for example, about 40 to 45 mm, and the outer diameter of the core glass portion 63 is, for example, about 28 to 31 mm. The core glass portion 63 is made of acid-soluble glass, and the covering glass portion 65 is made of lead glass, soda-lime glass, Kovar glass, Pyrex glass, or the like. And as shown in FIG.8 (b), the said base material 61 is drawn and the glass fiber 67 which is a fiber-like glass member is produced. The outer diameter of the glass fiber 67 is, for example, about 0.4 mm.

次に、図8(c)に示すように、上記ガラスファイバ67を複数本束ねて所定の型69に整列する。ここでは、ガラスファイバ67の中心軸方向からみて、6角形状を呈した型69を用い、1万本程度のガラスファイバ67を型積みする。これにより、ガラスファイバ67は、図8(d)に示すように、その中心軸方向からみて6角形状となるように整列される。なお、ガラスファイバ67の中心軸方向からみて、3角形状あるいは4角形状を呈した型を用い、ガラスファイバ67を、その中心軸方向からみて3角形状あるいは4角形状となるように整列しても良い。   Next, as shown in FIG. 8C, a plurality of the glass fibers 67 are bundled and aligned in a predetermined mold 69. Here, about 10,000 glass fibers 67 are stacked using a mold 69 having a hexagonal shape as viewed from the central axis direction of the glass fiber 67. Thereby, as shown in FIG. 8D, the glass fibers 67 are aligned so as to have a hexagonal shape when viewed from the central axis direction. A mold having a triangular shape or a rectangular shape as viewed from the central axis direction of the glass fiber 67 is used, and the glass fiber 67 is aligned so as to be a triangular shape or a rectangular shape as viewed from the central axis direction. May be.

続いて、図8(e)に示すように、整列した状態でガラスファイバ67の束を線引きして、マルチファイバ71を作製する。マルチファイバ71の外径は、例えば0.7mm程度である。   Subsequently, as illustrated in FIG. 8E, a bundle of glass fibers 67 is drawn in an aligned state to produce a multifiber 71. The outer diameter of the multifiber 71 is, for example, about 0.7 mm.

次に、図9(a)に示すように、線引きしたマルチファイバ71を所定のガラス管73内に複数本整列して、納める。ガラス管73の内径は、100mm程度である。そして、図9(b)に示すように、ガラス管73内に納められたマルチファイバ71同士を加熱融着する。このとき、ガラス管73の一方の端部にこのガラス管より細いガラス管75を接続し、ロータリーポンプ等で排気して内部の圧力を低下させることによって、ガラス管73とその内部に納められたマルチファイバ71同士が加熱時に大気圧で隙間無く接触して融着できる。   Next, as shown in FIG. 9A, a plurality of drawn multi-fibers 71 are arranged in a predetermined glass tube 73 and stored. The inner diameter of the glass tube 73 is about 100 mm. And as shown in FIG.9 (b), the multifiber 71 accommodated in the glass tube 73 is heat-seal | fused. At this time, a glass tube 75 thinner than this glass tube was connected to one end of the glass tube 73, and exhausted by a rotary pump or the like to reduce the internal pressure, so that the glass tube 73 and the inside thereof were accommodated. The multi-fibers 71 can be fused and brought into contact with each other at the atmospheric pressure without heating.

加熱温度は、例えば600度程度であり、内部の圧力は、0.5Pa程度である。なお、ガラス管73の他方の端部は封止されている。以上の工程により、ガラス管73内において複数のマルチファイバ71が融着された状態の束状のガラス部材77が形成される。   The heating temperature is, for example, about 600 degrees, and the internal pressure is about 0.5 Pa. The other end of the glass tube 73 is sealed. Through the above steps, a bundle-shaped glass member 77 in a state where a plurality of multi-fibers 71 are fused in the glass tube 73 is formed.

続いて、ガラス管75、及び、封止していた部分を取り除く。その後、図10(a)に示すように、ガラス管73の外周を砥石79等により研磨して、束状のガラス部材77の整形(外径出し)を行う。この束状のガラス部材77の外径出しには、外周研磨機を用いることができる。   Subsequently, the glass tube 75 and the sealed portion are removed. Thereafter, as shown in FIG. 10A, the outer periphery of the glass tube 73 is polished with a grindstone 79 or the like, and the bundle-shaped glass member 77 is shaped (outer diameter is adjusted). An outer peripheral grinder can be used to obtain the outer diameter of the bundle-shaped glass member 77.

そして、図10(b)に示すように、束状のガラス部材77を所望の厚みに切断する。このとき、束状のガラス部材77を、その中心軸に直交する軸lに沿ってスライサー81で切断することにより、図1に示した配線基板20のように、貫通孔が上面及び下面に対して垂直な軸を中心軸とする形状となるガラス基板が得られる。   Then, as shown in FIG. 10B, the bundle-shaped glass member 77 is cut into a desired thickness. At this time, by cutting the bundle-shaped glass member 77 with the slicer 81 along the axis 1 orthogonal to the central axis thereof, the through-holes are formed on the upper surface and the lower surface as in the wiring board 20 shown in FIG. Thus, a glass substrate having a shape with a vertical axis as the central axis is obtained.

あるいは、図10(b)に示すように、中心軸に直交する軸lに対して所定角度θで斜めとなるように、束状のガラス部材77をスライサー81で切断しても良い。さらに、スライサー81によって切断されたガラス部材について、その切断面を研磨する。これらの工程により、図11(a)及び(b)に示すように、板状のガラス部材83が形成される。なお、ここでは、角度θで斜めとなるように切断した場合のガラス部材83を例として示している。   Alternatively, as shown in FIG. 10 (b), the bundle-shaped glass member 77 may be cut with a slicer 81 so as to be inclined at a predetermined angle θ with respect to the axis 1 orthogonal to the central axis. Further, the cut surface of the glass member cut by the slicer 81 is polished. By these steps, as shown in FIGS. 11A and 11B, a plate-like glass member 83 is formed. Here, the glass member 83 is shown as an example when it is cut so as to be inclined at an angle θ.

続いて、図11(c)に示すように、板状のガラス部材83からコアガラス部63を除去(芯抜き)する。このとき、HNOあるいはHClを用い、エッチング技術によりコアガラス部63を除去する。これにより、板状のガラス部材83を厚み方向に貫通する貫通孔84が複数形成される。さらに、貫通孔にテーパ部または凹部等を形成することにより、所定形状の貫通孔を有するガラス基板が形成される。 Subsequently, as shown in FIG. 11 (c), the core glass portion 63 is removed (centered) from the plate-like glass member 83. At this time, the core glass portion 63 is removed by etching technique using HNO 3 or HCl. As a result, a plurality of through holes 84 that penetrate the plate-like glass member 83 in the thickness direction are formed. Furthermore, a glass substrate having a through hole having a predetermined shape is formed by forming a tapered portion or a recess in the through hole.

図1に示した半導体装置5、及びそれを用いた放射線検出器における配線基板20としては、例えば、上記の製造方法によって得られたガラス基板での貫通孔に導電路となる導電性部材を形成したものを用いることができる。すなわち、このような構成のガラス基板において、その基板の形状及び貫通孔の個数、配置等を放射線検出器の構成に応じて設定する。そして、ガラス基板に設けられた貫通孔に導電路となる導電性部材を形成し、さらに、その各面にそれぞれ必要な電極及び配線からなる電気配線パターンを形成することにより、図3に示したような構成を有する配線基板が得られる。   As the wiring board 20 in the semiconductor device 5 and the radiation detector using the semiconductor device 5 shown in FIG. 1, for example, a conductive member serving as a conductive path is formed in a through hole in the glass substrate obtained by the above manufacturing method. Can be used. That is, in the glass substrate having such a configuration, the shape of the substrate and the number and arrangement of through holes are set in accordance with the configuration of the radiation detector. Then, a conductive member to be a conductive path is formed in a through hole provided in the glass substrate, and furthermore, an electric wiring pattern including necessary electrodes and wirings is formed on each surface, as shown in FIG. A wiring board having such a configuration is obtained.

次に、図1に示した半導体装置、及び放射線検出器の製造方法について、その具体的な構成例とともに概略的に説明する。   Next, a manufacturing method of the semiconductor device and the radiation detector shown in FIG. 1 will be schematically described together with specific configuration examples thereof.

まず、上述したように複数のガラスファイバを束ねた束状のガラス部材を切断して形成されるとともに、所定のコアガラス部を除去し、テーパ部等を形成することによって貫通孔が設けられたガラス基板を用意する。そして、その貫通孔に導電路となる導電性部材を形成し、さらに、入力面及び出力面となる両面にそれぞれ必要な電極及び配線を有する電気配線パターンを形成して、半導体装置5に用いられる配線基板20を作製する。   First, as described above, a bundle-shaped glass member in which a plurality of glass fibers are bundled is cut and formed, and a predetermined core glass portion is removed and a through hole is formed by forming a tapered portion and the like. Prepare a glass substrate. Then, a conductive member serving as a conductive path is formed in the through hole, and an electric wiring pattern having necessary electrodes and wirings is formed on both surfaces serving as an input surface and an output surface, respectively, and used in the semiconductor device 5. The wiring board 20 is produced.

図1に示した構成では、半導体装置5での配線基板について、ガラス基板に設けられたテーパ部20d及び20eを有する貫通孔20cに対して、導通部21c、入力部21a、及び出力部21bからなる導電性部材21を形成する。さらに、その出力面20b上に電極パッド22、24、及び配線23を形成して、配線基板20とする。   In the configuration shown in FIG. 1, with respect to the wiring substrate in the semiconductor device 5, the conduction portion 21 c, the input portion 21 a, and the output portion 21 b are connected to the through hole 20 c having the tapered portions 20 d and 20 e provided in the glass substrate. A conductive member 21 is formed. Furthermore, the electrode pads 22 and 24 and the wiring 23 are formed on the output surface 20 b to form the wiring board 20.

ガラス基板に形成する上記した導電性部材及び電気配線パターンとしては、例えば、窒化チタン(TiN)、ニッケル(Ni)、アルミニウム(Al)、クロム(Cr)、銅(Cu)、銀(Ag)、金(Au)、あるいはそれらの合金からなる導電性金属層によって形成することができる。このような金属層は、単一の金属層であっても良く、複合膜あるいは積層膜であっても良い。また、その具体的な形成方法としては、蒸着、CVD、メッキ、スパッタなどの方法によって金属膜を形成でき、ホトリソグラフィーやエッチングプロセスによりガラス基板上に所望のパターニングをすることができる。あるいは、ガラス基板に対して所望パターンのマスクを設けてから前述の方法で金属層を形成しマスクを除去する方法もある。なお、必要があれば、配線基板20にさらにバンプ電極を形成する場合もある。   Examples of the conductive member and electric wiring pattern formed on the glass substrate include titanium nitride (TiN), nickel (Ni), aluminum (Al), chromium (Cr), copper (Cu), silver (Ag), It can be formed by a conductive metal layer made of gold (Au) or an alloy thereof. Such a metal layer may be a single metal layer, a composite film or a laminated film. In addition, as a specific formation method, a metal film can be formed by a method such as vapor deposition, CVD, plating, sputtering, and desired patterning can be performed on a glass substrate by photolithography or an etching process. Alternatively, there is a method in which a mask having a desired pattern is provided on the glass substrate, and then the metal layer is formed by the above-described method and the mask is removed. If necessary, a bump electrode may be further formed on the wiring board 20.

配線基板20を作製した後、バンプ電極31が形成された信号処理素子30のICチップを、配線基板20の出力面20b上に設けられた電極パッド22に対してアライメントして、それらを物理的、電気的に接続する。また、バンプ電極17が形成されたPDアレイ15を、配線基板20の入力面20a上に設けられて電極パッドとして機能する導電性部材21の入力部21aに対してアライメントして、それらを物理的、電気的に接続する。   After the wiring substrate 20 is manufactured, the IC chip of the signal processing element 30 on which the bump electrode 31 is formed is aligned with the electrode pad 22 provided on the output surface 20b of the wiring substrate 20, and these are physically Connect electrically. Further, the PD array 15 on which the bump electrodes 17 are formed is aligned with the input portion 21a of the conductive member 21 provided on the input surface 20a of the wiring board 20 and functioning as an electrode pad, and these are physically Connect electrically.

バンプ電極31、17を形成するバンプ材料としては、例えば、ニッケル(Ni)、銅(Cu)、銀(Ag)、金(Au)、半田、導電性フィラーを含む樹脂、あるいはそれらの複合材料を用いたり、層構造にすることができる。また、バンプ電極と、その下の電極パッドとの間に、アンダーバンプメタル(UBM)を介在させても良い。   As a bump material for forming the bump electrodes 31 and 17, for example, nickel (Ni), copper (Cu), silver (Ag), gold (Au), solder, a resin containing a conductive filler, or a composite material thereof is used. It can be used or can be made into a layer structure. Further, an under bump metal (UBM) may be interposed between the bump electrode and the electrode pad below the bump electrode.

続いて、バンプ電極44が形成されたハウジング40を、配線基板20の出力面20b上に設けられた電極パッド24に対してアライメントして、それらを物理的、電気的に接続する。以上により、ハウジング40に設けられたリード43を介した外部回路との信号の入出力動作が可能となる。さらに、PDアレイ15の光入射面15a上に、光学接着剤11を介してシンチレータ10を実装することにより、図1に示した放射線検出器が得られる。   Subsequently, the housing 40 on which the bump electrodes 44 are formed is aligned with the electrode pads 24 provided on the output surface 20b of the wiring board 20, and these are physically and electrically connected. As described above, a signal input / output operation with the external circuit via the lead 43 provided in the housing 40 is possible. Furthermore, the radiation detector shown in FIG. 1 is obtained by mounting the scintillator 10 on the light incident surface 15 a of the PD array 15 via the optical adhesive 11.

ここで、半導体装置5において半導体光検出素子アレイとして設けられているPDアレイ15については、フォトダイオードが光入射面(表面)15aに形成されている表面入射型のものを用いても良く、あるいは、フォトダイオードが信号出力面(裏面)15bに形成されている裏面入射型のものを用いても良い。また、光検出素子であるフォトダイオードの個数や配列等についても、適宜設定して良い。   Here, as the PD array 15 provided as the semiconductor photodetector element array in the semiconductor device 5, a surface incident type in which a photodiode is formed on the light incident surface (surface) 15a may be used. A back-illuminated type in which a photodiode is formed on the signal output surface (back surface) 15b may be used. In addition, the number and arrangement of photodiodes that are light detection elements may be set as appropriate.

また、フォトダイオードからの検出信号を出力面15bから出力する構成については、PDアレイの具体的な構成に応じて、例えば、出力面15b上に形成された配線パターンによる構成や、PDアレイ15内に形成された貫通電極による構成などを用いることができる。   The configuration for outputting the detection signal from the photodiode from the output surface 15b is, for example, a configuration based on the wiring pattern formed on the output surface 15b or the inside of the PD array 15 according to the specific configuration of the PD array. The structure by the penetration electrode formed in this can be used.

また、図1に示した放射線検出器では、放射線検出部1の構成として、放射線の入射によりシンチレーション光を発生するシンチレータ10と、シンチレータ10からのシンチレーション光を検出する半導体光検出素子であるフォトダイオード16が設けられたPDアレイ15とを有する構成を用いている。このような構成は、入射されたX線などの放射線をシンチレータ10によって所定波長の光(例えば、可視光)に変換した後にSi−PDアレイなどの半導体光検出素子で検出する間接検出型の構成である。   In the radiation detector shown in FIG. 1, the radiation detector 1 includes a scintillator 10 that generates scintillation light by the incidence of radiation, and a photodiode that is a semiconductor light detection element that detects scintillation light from the scintillator 10. A configuration having a PD array 15 provided with 16 is used. Such a configuration is an indirect detection type configuration in which incident radiation such as X-rays is converted into light of a predetermined wavelength (for example, visible light) by the scintillator 10 and then detected by a semiconductor photodetector element such as a Si-PD array. It is.

あるいは、放射線検出部として、シンチレータを設けず、入射された放射線を検出する半導体検出素子を有する構成を用いることも可能である。このような構成は、入射されたX線などの放射線をCdTeやCdZnTeなどからなる半導体検出素子で検出する直接検出型の構成である。あるいは、Siにおいても厚さを充分に厚くし全空乏させて用いたり、裏面から入射できるような構造にすることでも実現できる。これらは、例えば、図1の構成において、シンチレータ10を除くとともに、PDアレイ15を半導体検出素子アレイに置き換えた構成に相当する。この場合、半導体検出素子アレイと配線基板とによって、半導体装置が構成される。   Alternatively, it is also possible to use a configuration having a semiconductor detection element that detects incident radiation without providing a scintillator as the radiation detection unit. Such a configuration is a direct detection type configuration in which incident radiation such as X-rays is detected by a semiconductor detection element made of CdTe, CdZnTe, or the like. Alternatively, it can be realized by using a structure in which Si is made sufficiently thick and fully depleted, or can be incident from the back surface. These correspond to, for example, a configuration in which the scintillator 10 is removed and the PD array 15 is replaced with a semiconductor detection element array in the configuration of FIG. In this case, a semiconductor device is constituted by the semiconductor detection element array and the wiring board.

また、半導体素子及び配線基板からなる上記構成の半導体装置は、放射線検出器以外にも、様々な装置に対して適用可能である。この場合、半導体素子としては、半導体光検出素子や半導体検出素子以外の素子を用いて良い。また、配線基板、及び配線基板の信号入力面に接続された半導体素子に加えて、配線基板の信号出力面に信号処理素子を接続して、半導体素子と、半導体素子からの電気信号を処理する信号処理素子とが配線基板を介して一体とされた半導体装置としても良い。   Further, the semiconductor device having the above-described configuration including the semiconductor element and the wiring board can be applied to various devices other than the radiation detector. In this case, as the semiconductor element, an element other than the semiconductor photodetecting element or the semiconductor detecting element may be used. In addition to the wiring substrate and the semiconductor element connected to the signal input surface of the wiring substrate, a signal processing element is connected to the signal output surface of the wiring substrate to process the semiconductor element and an electrical signal from the semiconductor element. A semiconductor device in which a signal processing element is integrated with a wiring board may be used.

また、配線基板20と信号処理素子30との接続等については、上記実施形態のように、バンプ電極を介した電気的な接続によるダイレクトボンディング方式を用いることが好ましい。このような金属バンプ電極を電気的接続手段として用いることにより、各部を好適に電気的に接続することができる。   For connection between the wiring board 20 and the signal processing element 30, it is preferable to use a direct bonding method by electrical connection via bump electrodes as in the above embodiment. By using such a metal bump electrode as an electrical connection means, each part can be suitably electrically connected.

また、図1に示した放射線検出器では、配線基板20の出力面20bに導電性部材21の出力部21bとは別に、信号処理素子30を接続するための電極パッド22を設けている。この電極パッドについては、導電性部材21の出力部21bをそのまま電極パッドとして用いる構成としても良い。   Further, in the radiation detector shown in FIG. 1, an electrode pad 22 for connecting the signal processing element 30 is provided on the output surface 20 b of the wiring board 20, separately from the output portion 21 b of the conductive member 21. About this electrode pad, it is good also as a structure which uses the output part 21b of the electroconductive member 21 as an electrode pad as it is.

あるいは、このようなバンプ電極を用いた構成以外にも、バンプ電極による接続後にアンダーフィル樹脂を充填する構成や、異方性導電性フィルム(ACF)方式、異方性導電性ペースト(ACP)方式、非導電性ペースト(NCP)方式による構成などを用いても良い。また、それぞれの基板については、必要に応じて、電極パッドを開口させた状態で絶縁性物質からなるパッシベーション膜を形成しても良い。   Alternatively, in addition to the configuration using the bump electrode, a configuration in which an underfill resin is filled after connection by the bump electrode, an anisotropic conductive film (ACF) method, an anisotropic conductive paste (ACP) method Alternatively, a configuration using a non-conductive paste (NCP) method or the like may be used. For each substrate, a passivation film made of an insulating material may be formed with an electrode pad opened as necessary.

本発明による半導体装置及び放射線検出器によれば、半導体素子と配線基板での対応する導電路とがバンプ電極を介して良好に接続される半導体装置が実現される。また、このような構成の半導体装置を適用した放射線検出器によれば、半導体素子と配線基板での対応する導電性部材とが良好に接続されるので、放射線検出手段から信号処理手段への検出信号の伝達、及び信号処理手段における検出信号の処理を確実に行うことが可能な放射線検出器が実現される。   According to the semiconductor device and the radiation detector according to the present invention, a semiconductor device in which the semiconductor element and the corresponding conductive path in the wiring board are satisfactorily connected via the bump electrode is realized. Further, according to the radiation detector to which the semiconductor device having such a configuration is applied, the semiconductor element and the corresponding conductive member on the wiring board are well connected, so detection from the radiation detection means to the signal processing means. A radiation detector capable of reliably performing signal transmission and detection signal processing in the signal processing means is realized.

半導体装置、及びそれを用いた放射線検出器の一実施形態の断面構造を示す側面断面図である。It is side surface sectional drawing which shows the cross-section of one Embodiment of a semiconductor device and a radiation detector using the same. 図1に示した放射線検出器の構成を分解して示す斜視図である。It is a perspective view which decomposes | disassembles and shows the structure of the radiation detector shown in FIG. 配線基板の(a)信号入力面、及び(b)信号出力面の構成を示す平面図である。It is a top view which shows the structure of (a) signal input surface of a wiring board, and (b) signal output surface. 配線基板の貫通孔、及び貫通孔に設けられる導電性部材の構成の一例を示す図である。It is a figure which shows an example of a structure of the conductive member provided in the through-hole of a wiring board, and a through-hole. 配線基板での貫通孔及び導電性部材の構成、及びそのバンプ電極との接続の一例について示す図である。It is a figure shown about an example of the connection with a through-hole and a conductive member in a wiring board, and its bump electrode. 配線基板での貫通孔及び導電性部材の構成、及びそのバンプ電極との接続の他の例について示す図である。It is a figure shown about the other example of the connection with the through-hole and conductive member in a wiring board, and its bump electrode. 配線基板での貫通孔及び導電性部材の構成、及びそのバンプ電極との接続の他の例について示す図である。It is a figure shown about the other example of the connection with the through-hole and conductive member in a wiring board, and its bump electrode. 配線基板の製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of a wiring board. 配線基板の製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of a wiring board. 配線基板の製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of a wiring board. 配線基板の製造方法の一例を示す図である。It is a figure which shows an example of the manufacturing method of a wiring board.

符号の説明Explanation of symbols

1…放射線検出部、10…シンチレータ、10a…放射線入射面、10b…光出射面、11…光学接着剤、15…フォトダイオードアレイ(半導体光検出素子アレイ)、15a…光入射面、15b…信号出力面、16…フォトダイオード、17…バンプ電極、
2…配線基板部、20…配線基板、20a…信号入力面、20b…信号出力面、20c…貫通孔、20d、20e…テーパ部、20f…凹部、21…導電性部材(導電路)、21a…入力部、21b…出力部、21c…導通部、22…電極パッド、23…配線、24…電極パッド、
3…信号処理部、30…信号処理素子、31…バンプ電極、40…ハウジング、41…素子収容部、42…支持部、43…リード、44…バンプ電極、5…半導体装置。
DESCRIPTION OF SYMBOLS 1 ... Radiation detection part, 10 ... Scintillator, 10a ... Radiation incident surface, 10b ... Light emission surface, 11 ... Optical adhesive, 15 ... Photodiode array (semiconductor photodetection element array), 15a ... Light incidence surface, 15b ... Signal Output surface, 16 ... photodiode, 17 ... bump electrode,
DESCRIPTION OF SYMBOLS 2 ... Wiring board part, 20 ... Wiring board, 20a ... Signal input surface, 20b ... Signal output surface, 20c ... Through-hole, 20d, 20e ... Tapered part, 20f ... Recessed part, 21 ... Conductive member (conductive path), 21a ... input part, 21b ... output part, 21c ... conduction part, 22 ... electrode pad, 23 ... wiring, 24 ... electrode pad,
DESCRIPTION OF SYMBOLS 3 ... Signal processing part, 30 ... Signal processing element, 31 ... Bump electrode, 40 ... Housing, 41 ... Element accommodating part, 42 ... Support part, 43 ... Lead, 44 ... Bump electrode, 5 ... Semiconductor device.

Claims (9)

電気信号を出力する半導体素子と、
信号入力面及び信号出力面の間で前記電気信号を導く導電路が設けられ、前記信号入力面に前記半導体素子が接続された配線基板と、
前記配線基板の前記信号出力面に接続され、前記半導体素子からの前記電気信号を処理する信号処理手段とを有する半導体装置を含んで構成され、
前記半導体素子を含み、入射した放射線を検出して前記電気信号を出力する放射線検出手段と、
前記放射線検出手段からの前記電気信号を処理する前記信号処理手段と、
前記配線基板を含み、前記放射線検出手段及び前記信号処理手段がそれぞれ前記信号入力面及び前記信号出力面に接続された配線基板部とを備え、
前記配線基板は、前記信号入力面における開口面積が前記ガラス基板の内部の所定位置における開口面積よりも大きい貫通孔が設けられたガラス基板と、前記貫通孔に設けられ前記信号入力面及び前記信号出力面の間を電気的に導通して前記導電路として機能する導電性部材とを有して構成され、
前記半導体素子、及び前記配線基板での前記導電性部材は、前記導電性部材に対応して形成されたバンプ電極を介して電気的に接続されていることを特徴とする放射線検出器。
A semiconductor element that outputs an electrical signal;
A wiring board is provided between the signal input surface and the signal output surface to guide the electrical signal, and the semiconductor element is connected to the signal input surface;
A signal processing means connected to the signal output surface of the wiring board and processing the electrical signal from the semiconductor element, and including a semiconductor device;
Radiation detecting means including the semiconductor element, detecting incident radiation and outputting the electrical signal;
The signal processing means for processing the electrical signal from the radiation detection means;
Including the wiring board, wherein the radiation detection means and the signal processing means include a wiring board portion connected to the signal input surface and the signal output surface, respectively.
The wiring board includes a glass substrate provided with a through hole having an opening area on the signal input surface larger than an opening area at a predetermined position inside the glass substrate, and the signal input surface and the signal provided in the through hole. A conductive member that electrically conducts between the output surfaces and functions as the conductive path;
The radiation detector, wherein the semiconductor element and the conductive member on the wiring board are electrically connected via bump electrodes formed corresponding to the conductive member.
前記導電性部材は、前記ガラス基板に設けられた前記貫通孔の内壁に形成されていることを特徴とする請求項1記載の放射線検出器。   The radiation detector according to claim 1, wherein the conductive member is formed on an inner wall of the through hole provided in the glass substrate. 前記ガラス基板は、コアガラス部及び前記コアガラス部の周囲に設けられた被覆ガラス部を含むファイバ状のガラス部材を束ねて形成された束状のガラス部材を所望の厚さに切断するとともに、前記コアガラス部を除去することによって前記貫通孔が形成されていることを特徴とする請求項1または2記載の放射線検出器。   The glass substrate cuts a bundle-shaped glass member formed by bundling a fiber-shaped glass member including a core glass portion and a coated glass portion provided around the core glass portion to a desired thickness, The radiation detector according to claim 1, wherein the through hole is formed by removing the core glass portion. 前記ガラス基板での前記貫通孔は、前記信号入力面側の所定範囲が、前記信号入力面から前記ガラス基板の内部に向かって開口面積が順次小さくなるテーパ形状に形成されていることを特徴とする請求項1〜3のいずれか一項記載の放射線検出器。   The through hole in the glass substrate has a predetermined range on the signal input surface side formed in a tapered shape in which an opening area gradually decreases from the signal input surface toward the inside of the glass substrate. The radiation detector according to any one of claims 1 to 3. 前記ガラス基板での前記貫通孔は、前記信号入力面側の所定範囲が、前記ガラス基板の内部の所定位置を含む範囲における開口面積よりも大きい所定の開口面積で凹形状に形成されていることを特徴とする請求項1〜3のいずれか一項記載の放射線検出器。   The through hole in the glass substrate is formed in a concave shape with a predetermined opening area in which a predetermined range on the signal input surface side is larger than an opening area in a range including a predetermined position inside the glass substrate. The radiation detector as described in any one of Claims 1-3 characterized by these. 前記ガラス基板は、前記貫通孔として、所定の開口面積の第1貫通孔と、前記第1貫通孔とは異なる開口面積の第2貫通孔とを少なくとも有することを特徴とする請求項1〜5のいずれか一項記載の放射線検出器。   The glass substrate has at least a first through hole having a predetermined opening area and a second through hole having an opening area different from the first through hole as the through holes. The radiation detector according to any one of the above. 前記ガラス基板は、放射線遮蔽機能を有する所定のガラス材料から形成されていることを特徴とする請求項1〜6のいずれか一項記載の放射線検出器。   The radiation detector according to claim 1, wherein the glass substrate is made of a predetermined glass material having a radiation shielding function. 前記放射線検出手段は、放射線の入射によりシンチレーション光を発生するシンチレータと、前記シンチレータからの前記シンチレーション光を検出する前記半導体素子とを有することを特徴とする請求項1〜7のいずれか一項記載の放射線検出器。   The said radiation detection means has a scintillator which generate | occur | produces the scintillation light by incidence | injection of a radiation, and the said semiconductor element which detects the said scintillation light from the said scintillator, The any one of Claims 1-7 characterized by the above-mentioned. Radiation detector. 前記放射線検出手段は、入射した放射線を検出する前記半導体素子を有することを特徴とする請求項1〜7のいずれか一項記載の放射線検出器。   The radiation detector according to claim 1, wherein the radiation detection unit includes the semiconductor element that detects incident radiation.
JP2008118628A 2008-04-30 2008-04-30 Radiation detector Expired - Lifetime JP4855439B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008118628A JP4855439B2 (en) 2008-04-30 2008-04-30 Radiation detector

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008118628A JP4855439B2 (en) 2008-04-30 2008-04-30 Radiation detector

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2003046173A Division JP4133429B2 (en) 2003-01-08 2003-02-24 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008235928A true JP2008235928A (en) 2008-10-02
JP4855439B2 JP4855439B2 (en) 2012-01-18

Family

ID=39908266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008118628A Expired - Lifetime JP4855439B2 (en) 2008-04-30 2008-04-30 Radiation detector

Country Status (1)

Country Link
JP (1) JP4855439B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157656A (en) * 2009-01-05 2010-07-15 Hitachi Metals Ltd Semiconductor device and method of manufacturing the same
KR20110138624A (en) * 2010-06-21 2011-12-28 삼성전자주식회사 Large-scaled x-ray detector and method of manufacturing the same
JP2012118073A (en) * 2010-11-30 2012-06-21 General Electric Co <Ge> Detector array with through-via interposer
JP2016186502A (en) * 2016-07-12 2016-10-27 浜松ホトニクス株式会社 Radiation detector

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6326592A (en) * 1986-04-30 1988-02-04 トムソン−セ−エスエフ Panel for x-ray photograph and manufacture thereof
JPH05243330A (en) * 1992-02-28 1993-09-21 Nippondenso Co Ltd Connecting structure for multilayer interconnection substrate with flip chip ic
JPH11121648A (en) * 1997-10-20 1999-04-30 Fuji Xerox Co Ltd Electronic part package body and substrate constituting it
JPH11337646A (en) * 1998-05-29 1999-12-10 Toshiba Corp Radiation semiconductor detector, radiation semiconductor detector array and collimator installating device
JP2001318155A (en) * 2000-02-28 2001-11-16 Toshiba Corp Radiation detector and x-ray ct device
JP2001351509A (en) * 2000-06-08 2001-12-21 Hamamatsu Photonics Kk Micro-channel plate
JP4133429B2 (en) * 2003-02-24 2008-08-13 浜松ホトニクス株式会社 Semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6326592A (en) * 1986-04-30 1988-02-04 トムソン−セ−エスエフ Panel for x-ray photograph and manufacture thereof
JPH05243330A (en) * 1992-02-28 1993-09-21 Nippondenso Co Ltd Connecting structure for multilayer interconnection substrate with flip chip ic
JPH11121648A (en) * 1997-10-20 1999-04-30 Fuji Xerox Co Ltd Electronic part package body and substrate constituting it
JPH11337646A (en) * 1998-05-29 1999-12-10 Toshiba Corp Radiation semiconductor detector, radiation semiconductor detector array and collimator installating device
JP2001318155A (en) * 2000-02-28 2001-11-16 Toshiba Corp Radiation detector and x-ray ct device
JP2001351509A (en) * 2000-06-08 2001-12-21 Hamamatsu Photonics Kk Micro-channel plate
JP4133429B2 (en) * 2003-02-24 2008-08-13 浜松ホトニクス株式会社 Semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010157656A (en) * 2009-01-05 2010-07-15 Hitachi Metals Ltd Semiconductor device and method of manufacturing the same
KR20110138624A (en) * 2010-06-21 2011-12-28 삼성전자주식회사 Large-scaled x-ray detector and method of manufacturing the same
KR101634250B1 (en) 2010-06-21 2016-06-28 삼성전자주식회사 Large-scaled x-ray detector and method of manufacturing the same
JP2012118073A (en) * 2010-11-30 2012-06-21 General Electric Co <Ge> Detector array with through-via interposer
JP2016186502A (en) * 2016-07-12 2016-10-27 浜松ホトニクス株式会社 Radiation detector

Also Published As

Publication number Publication date
JP4855439B2 (en) 2012-01-18

Similar Documents

Publication Publication Date Title
JP4133429B2 (en) Semiconductor device
JP4138529B2 (en) Semiconductor device and radiation detector using the same
US7507971B2 (en) Radioactive ray detector
JP4365108B2 (en) Wiring board and radiation detector using the same
IL170458A (en) Semiconductor device and radiation detector using the same
JP4364514B2 (en) Wiring board and radiation detector using the same
JP4855439B2 (en) Radiation detector
JP2008235929A (en) Semiconductor device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101005

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4855439

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

EXPY Cancellation because of completion of term