JP2008235628A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008235628A
JP2008235628A JP2007074037A JP2007074037A JP2008235628A JP 2008235628 A JP2008235628 A JP 2008235628A JP 2007074037 A JP2007074037 A JP 2007074037A JP 2007074037 A JP2007074037 A JP 2007074037A JP 2008235628 A JP2008235628 A JP 2008235628A
Authority
JP
Japan
Prior art keywords
semiconductor device
wall
substrate
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007074037A
Other languages
Japanese (ja)
Other versions
JP4985011B2 (en
Inventor
Koichi Mitarai
幸一 御手洗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2007074037A priority Critical patent/JP4985011B2/en
Publication of JP2008235628A publication Critical patent/JP2008235628A/en
Application granted granted Critical
Publication of JP4985011B2 publication Critical patent/JP4985011B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15157—Top view

Abstract

<P>PROBLEM TO BE SOLVED: To attain a semiconductor device which can minimize deposition of dust or the like on a semiconductor element during transportation of the semiconductor device. <P>SOLUTION: A semiconductor device 10 has a semiconductor element 12 mounted on a substrate 24 and an outer wall 16 surrounding outside of the semiconductor element 12. The outer wall 16 is erected on the surface of the substrate 24. The outer wall 16 has straight line parts 16a and four corners 18. The corner 18 can be made thicker than the straight line part 16a. Part of the straight line part 16a can have a thin wall part 16b. The straight line part of the outer wall 16 can be provided with a plurality of projections 20a having the same shape. <P>COPYRIGHT: (C)2009,JPO&amp;INPIT

Description

本発明は、基板の表面にマイクロマシンやＩＣ等の半導体素子が形成された半導体装置に関する。特に、半導体素子に塵等の異物が付着することで、半導体装置の性能が低下することを防止する技術に関する。   The present invention relates to a semiconductor device in which a semiconductor element such as a micromachine or an IC is formed on a surface of a substrate. In particular, the present invention relates to a technique for preventing the performance of a semiconductor device from being deteriorated due to foreign matters such as dust adhering to a semiconductor element.

半導体装置は、ウエハ上に形成された後、ダイシングされて切り出される。ダイシングにより切り出された半導体装置は、ハンドリング装置に保持されて、所定の位置まで運搬される。ハンドリング装置には、例えば、半導体装置を吸着して保持するもの（例えば、特許文献１）や、半導体装置の表面に接合されて保持するもの（例えば、特許文献２）が用いられている。
特許文献１のハンドリング装置では、ハンドリング装置に略円錐状の曲面（吸着面）が形成される。半導体装置は、その上面の４つの角部が略円錐状の曲面に当接した状態で吸着され、ハンドリング装置に保持される。
特許文献２のハンドリング装置は、半導体装置に接合される突起を備えており、その突起が半導体装置の表面に接合されて、ハンドリング装置に保持される。 After the semiconductor device is formed on the wafer, it is diced and cut out. The semiconductor device cut out by dicing is held by a handling device and transported to a predetermined position. As the handling device, for example, a device that adsorbs and holds a semiconductor device (for example, Patent Document 1) and a device that is bonded to the surface of the semiconductor device (for example, Patent Document 2) are used.
In the handling device of Patent Document 1, a substantially conical curved surface (suction surface) is formed in the handling device. The semiconductor device is adsorbed in a state where the four corners on the upper surface thereof are in contact with the substantially conical curved surface, and is held by the handling device.
The handling device of Patent Document 2 includes a protrusion that is bonded to the semiconductor device, and the protrusion is bonded to the surface of the semiconductor device and is held by the handling device.

特開２０００−７７４３６号JP 2000-77436 A 特開２００６−２４６９７号JP 2006-24697 A

半導体装置には、半導体素子に異物が付着することで、その性能が大幅に低下するものがある。例えば、ＭＥＭＳセンサのように半導体素子に可動部が形成されているものがある。ＭＥＭＳセンサの可動部は、設置された装置の角速度や加速度が作用して変形する。可動部が変形すると可動部の静電容量が変化する。この静電容量の変化を測定し、装置の角速度や加速度を検出する。この種の半導体装置では、可動部に塵等の異物が付着するとセンシング性能が低下してしまう。
半導体装置は、洗浄され、ダイシングされた後、ハンドリング装置で搬送される。そのため、半導体装置の搬送中に、半導体素子に異物が付着しないようにする必要がある。特許文献１のハンドリング装置では、半導体装置がハンドリング装置に吸着されている間、半導体装置の角部がハンドリング装置の曲面に点接触している。このため、半導体装置は、ハンドリング装置の吸着力を４つの角部で支持しなければならない。したがって、半導体装置の角部に付与される応力が高くなり、半導体装置の角部が破損することがある。半導体装置が破損すると、破損により発生した塵が半導体素子に付着し、半導体装置の性能が低下してしまう。また、特許文献２のハンドリング装置では、運搬後に、ハンドリング装置の突起と半導体装置とを剥離しなければならない。特許文献２のハンドリング装置では、半導体装置を固定してハンドリング装置を回転させることで、接合部をせん断破壊して両者を剥離する。このため、せん断破壊時に半導体装置が破損することがあり、上述した特許文献１の技術と同様の問題が生じる。 Some semiconductor devices have a significant decrease in performance due to foreign matters adhering to the semiconductor elements. For example, there is a semiconductor element in which a movable part is formed, such as a MEMS sensor. The movable part of the MEMS sensor is deformed by the angular velocity or acceleration of the installed device. When the movable part is deformed, the capacitance of the movable part changes. This change in capacitance is measured, and the angular velocity and acceleration of the device are detected. In this kind of semiconductor device, sensing performance deteriorates when foreign matter such as dust adheres to the movable part.
The semiconductor device is cleaned and diced, and then conveyed by a handling device. Therefore, it is necessary to prevent foreign matters from adhering to the semiconductor element during the transport of the semiconductor device. In the handling device of Patent Document 1, the corner of the semiconductor device is in point contact with the curved surface of the handling device while the semiconductor device is attracted to the handling device. For this reason, the semiconductor device must support the adsorption force of the handling device at four corners. Therefore, the stress applied to the corner portion of the semiconductor device increases, and the corner portion of the semiconductor device may be damaged. When the semiconductor device is damaged, dust generated by the damage adheres to the semiconductor element, and the performance of the semiconductor device is degraded. Moreover, in the handling apparatus of patent document 2, you have to peel the protrusion and semiconductor device of a handling apparatus after conveyance. In the handling device of Patent Document 2, the semiconductor device is fixed and the handling device is rotated, whereby the joint is sheared and peeled off. For this reason, a semiconductor device may be damaged at the time of a shear failure, and the same problem as the technique of patent document 1 mentioned above will arise.

本発明は上述した事情を鑑みてなされたものであり、その目的は、半導体素子への異物の付着を低減することができる半導体装置を提供することである。   The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a semiconductor device capable of reducing the adhesion of foreign matter to a semiconductor element.

上記課題を解決するために、本発明の半導体装置は、基板と、基板の表面に形成された半導体素子と、基板の表面から立設され、半導体素子の外側を一巡する外壁を有している。
この半導体装置では、半導体素子が、外壁によって囲まれている。この外壁は、外壁の外側から半導体素子側に侵入しようとする異物の防壁となる。これにより、半導体素子側に異物が侵入することが低減され、半導体素子に異物が付着することを低減できる。また、この外壁をハンドリング装置のガイドとして利用することができ、ハンドリング装置が半導体素子に接触することを防止することができる。 In order to solve the above problems, a semiconductor device of the present invention has a substrate, a semiconductor element formed on the surface of the substrate, and an outer wall that stands up from the surface of the substrate and goes around the outside of the semiconductor element. .
In this semiconductor device, the semiconductor element is surrounded by the outer wall. This outer wall serves as a barrier for foreign substances that try to enter the semiconductor element side from the outside of the outer wall. As a result, the entry of foreign matter into the semiconductor element side is reduced, and the attachment of foreign matter to the semiconductor element can be reduced. Further, the outer wall can be used as a guide for the handling device, and the handling device can be prevented from coming into contact with the semiconductor element.

この半導体装置では、外壁の一部は、厚みが厚くされていることが好ましい。外壁の一部を厚くすることにより、外壁の強度を高くすることができる。また、外壁の一部を厚くして強度を高くすることにより、外壁の他の部分を薄くすることができる。そのため、外壁を薄くした部分にハンドリング装置が当接するようにすることができる。これによって、基板を小さくしても、ハンドリング装置と半導体装置とが当接する領域を確保することができる。   In this semiconductor device, it is preferable that a part of the outer wall has a large thickness. By thickening a part of the outer wall, the strength of the outer wall can be increased. Moreover, the other part of an outer wall can be made thin by thickening a part of outer wall and making intensity | strength high. Therefore, the handling device can be brought into contact with the thinned outer wall. As a result, even if the substrate is made smaller, it is possible to secure a region where the handling device and the semiconductor device come into contact with each other.

この半導体装置では、外壁の一部には、外周面から外側に伸びる突起が１又は複数形成されていることが好ましい。半導体装置を使用するとき、半導体装置はパッケージに収容される。そのため、パッケージ内の気体中の水蒸気が結露して、半導体素子に水分が付着することを防止しなければいけない。特に、ＭＥＭＳセンサ等では、半導体素子に可動部を有している。水分が可動部に付着すると、半導体装置の性能が低下してしまう。この半導体装置では、半導体装置の作動により、半導体素子の温度が上昇する。そのため、パッケージ内の気体中の水蒸気が結露する場合、まず、外壁に結露する。外壁に突起を設けることにより、外壁の表面積を大きくして、外壁に結露しやすくすることができる。また、複数の突起を外壁に形成する場合は、これら複数の突起を並べて設けることで、外壁の外側から半導体素子に侵入しようとする異物を突起間に挟んで捕獲することができる。   In this semiconductor device, it is preferable that one or more protrusions extending outward from the outer peripheral surface are formed on a part of the outer wall. When using a semiconductor device, the semiconductor device is housed in a package. For this reason, it is necessary to prevent moisture in the gas in the package from being condensed and moisture from adhering to the semiconductor element. In particular, a MEMS sensor or the like has a movable part in a semiconductor element. If moisture adheres to the movable part, the performance of the semiconductor device is degraded. In this semiconductor device, the temperature of the semiconductor element rises due to the operation of the semiconductor device. Therefore, when water vapor in the gas in the package condenses, first, it condenses on the outer wall. By providing protrusions on the outer wall, the surface area of the outer wall can be increased, and condensation can easily occur on the outer wall. In addition, when a plurality of protrusions are formed on the outer wall, the plurality of protrusions are provided side by side so that a foreign substance that enters the semiconductor element from the outside of the outer wall can be caught between the protrusions and captured.

この突起は基板の表面から離間した位置に形成されており、突起と基板の表面との間には隙間が形成されていることが好ましい。この構成では、外壁の外側から半導体素子側に侵入しようとする異物を突起と基板の表面との隙間で挟んで捕獲することができる。これにより、半導体素子側に異物が侵入することをさらに抑制することができる。   This protrusion is preferably formed at a position spaced from the surface of the substrate, and a gap is preferably formed between the protrusion and the surface of the substrate. In this configuration, a foreign substance that is about to enter the semiconductor element side from the outside of the outer wall can be captured by being sandwiched by a gap between the protrusion and the surface of the substrate. Thereby, it can further suppress that a foreign material penetrate | invades into the semiconductor element side.

外壁には、内側から外側に貫通する貫通孔が形成されていることが好ましい。この貫通孔は、半導体装置を洗浄する際の洗浄液を外壁の外部に速やかに流出させることができる。なお、この貫通孔は、外壁の外側から侵入しようとする異物よりも小さくすることが好ましい。   It is preferable that a through hole penetrating from the inside to the outside is formed in the outer wall. This through-hole can quickly flow out the cleaning liquid for cleaning the semiconductor device to the outside of the outer wall. In addition, it is preferable to make this through-hole smaller than the foreign material which tries to penetrate | invade from the outer side of an outer wall.

本発明によれば、異物により半導体装置の性能が低下することを防止することができる。   According to the present invention, it is possible to prevent the performance of the semiconductor device from being deteriorated due to foreign matter.

下記の実施例に記載の技術の主要な特徴について列記する。
（形態１） 半導体装置は、シリコン単結晶の基板の表面にシリコン酸化膜を被膜し、シリコン酸化膜の表面にシリコン単結晶の活性層を積層したウエハから作製される。
（形態２） 外壁は、平面視で矩形状とされている。外壁の４つのコーナー部の厚みは、直線部よりも厚くされている。
（形態３） 外壁で囲まれた領域には、半導体素子のほかに、半導体素子と外部との接続を中継する電極が形成されている。
（形態４） 外壁の突起は、所定の間隔を空けて複数形成されている。 The main features of the techniques described in the following examples are listed.
(Mode 1) A semiconductor device is manufactured from a wafer in which a silicon oxide film is coated on the surface of a silicon single crystal substrate, and an active layer of silicon single crystal is stacked on the surface of the silicon oxide film.
(Mode 2) The outer wall is rectangular in plan view. The four corner portions of the outer wall are thicker than the straight portion.
(Mode 3) In addition to the semiconductor element, an electrode that relays the connection between the semiconductor element and the outside is formed in a region surrounded by the outer wall.
(Mode 4) A plurality of protrusions on the outer wall are formed at a predetermined interval.

本発明を具現化した実施例に係る半導体装置を図面を参照して説明する。図１は、半導体装置１０の平面図である。図２は図１のＩＩ−ＩＩ断面図であり、図３は図１のＩＩＩ−ＩＩＩ断面図であり、図４は図１のＩＶ−ＩＶ断面図である。
図１に示すように、半導体装置１０は、基板２４と、基板２４の表面に形成された半導体素子１２と、基板２４の表面に形成された半導体素子１２の外周を囲む外壁１６を備えている。半導体装置１０は、半導体装置１０が取り付けられた装置（図示省略）の加速度や角速度を検出する半導体センサである。
図２によく示されるように、半導体素子１２には可動部１２ａが形成されている。可動部１２ａは格子状に形成されている。可動部１２ａは、基板２４と離間して設けられている。可動部１２ａの一部は、シリコン酸化膜２８を介して基板２４に固定されている。可動部１２ａは、半導体装置１０が取り付けられた装置の加速度等により変位する。可動部１２ａの変位により、半導体素子１２の静電容量が変化する。半導体素子１２は、パッド１４を介して外部回路（図示省略）に接続されており、外部回路が静電容量の変化を検出して装置の加速度等を検出する。半導体素子１２は、公知の加速度センサや角速度センサ等に用いられているマイクロマシン（ＭＥＭＳ）とすることができる。また、半導体素子１２は、塵等の異物の付着により性能の低下が著しいＩＣや半導体デバイス等とすることができる。 A semiconductor device according to an embodiment embodying the present invention will be described with reference to the drawings. FIG. 1 is a plan view of the semiconductor device 10. 2 is a sectional view taken along the line II-II in FIG. 1, FIG. 3 is a sectional view taken along the line III-III in FIG. 1, and FIG. 4 is a sectional view taken along the line IV-IV in FIG.
As shown in FIG. 1, the semiconductor device 10 includes a substrate 24, a semiconductor element 12 formed on the surface of the substrate 24, and an outer wall 16 surrounding the outer periphery of the semiconductor element 12 formed on the surface of the substrate 24. . The semiconductor device 10 is a semiconductor sensor that detects acceleration and angular velocity of a device (not shown) to which the semiconductor device 10 is attached.
As well shown in FIG. 2, the semiconductor element 12 has a movable portion 12a. The movable part 12a is formed in a lattice shape. The movable portion 12a is provided apart from the substrate 24. A part of the movable portion 12 a is fixed to the substrate 24 through the silicon oxide film 28. The movable portion 12a is displaced by the acceleration of the device to which the semiconductor device 10 is attached. The capacitance of the semiconductor element 12 changes due to the displacement of the movable portion 12a. The semiconductor element 12 is connected to an external circuit (not shown) via the pad 14, and the external circuit detects a change in capacitance and detects an acceleration of the device. The semiconductor element 12 can be a micromachine (MEMS) used for a known acceleration sensor, angular velocity sensor, or the like. Further, the semiconductor element 12 can be an IC, a semiconductor device, or the like whose performance is significantly deteriorated due to adhesion of foreign matters such as dust.

図１に示すように、半導体素子１２の左右方向（図１の左右方向）の外側には、複数のパッド１４が配置されている。パッド１４は、外壁１６の内側に位置している。図２に示すように、パッド１４は、シリコン酸化膜２８を挟んで基板２４の表面に載置されている。パッド１４の上面は、可動部１２ａの上面と同一平面上に位置している。パッド１４の上面には、アルミニウム製のパッド電極１４ａが載置されている。パッド電極１４ａは、ワイヤ（図示省略）を介して外部回路と接続されている。また、パッド電極１４ａは、基板２４に配設された配線（図示省略）を介して半導体素子１２と接続されている。   As shown in FIG. 1, a plurality of pads 14 are disposed outside the semiconductor element 12 in the left-right direction (left-right direction in FIG. 1). The pad 14 is located inside the outer wall 16. As shown in FIG. 2, the pad 14 is placed on the surface of the substrate 24 with the silicon oxide film 28 interposed therebetween. The upper surface of the pad 14 is located on the same plane as the upper surface of the movable portion 12a. An aluminum pad electrode 14 a is placed on the upper surface of the pad 14. The pad electrode 14a is connected to an external circuit via a wire (not shown). The pad electrode 14 a is connected to the semiconductor element 12 via wiring (not shown) provided on the substrate 24.

図１に示すように、外壁１６は、半導体素子１２とパッド１４の外側に配置されている。外壁１６は、可動部１２ａよりも厚くされている。外壁１６の上面は、可動部１２ａ及びパッド１４の上面と同一平面上に位置している。外壁１６の４つのコーナー部１８は、外壁１６の直線部１６ａよりもその厚みが厚くされている。外壁１６の４つの直線部１６ａには、凹凸部２０が形成されている。凹凸部２０には、外壁１６の外周面から外側に向かって突設された突起２０ａが等間隔で複数並んで配置されている。突起２０ａの幅は、外壁１６の直線部１６ａの厚さよりも小さくされている。凹凸部２０は、コーナー部１８から所定の距離だけ離間した位置に配置されている。また、外壁１６の直線部１６ａの長辺(図１の上下側の辺)には、それぞれの凹凸部２０とコーナー部１８との間に薄肉部１６ｂが形成されている。すなわち、薄肉部１６ｂは、外壁１６の直線部１６ａの上側の長辺に２つ形成されており、外壁１６の直線部１６ａの下側の長辺に２つ形成されている。薄肉部１６ｂは、直線部１６ａの他の部分よりも厚さが薄くされている。薄肉部１６ｂは、可動部１２ａよりも厚くてもよいし薄くてもよい。
図２に示すように、突起２０ａの上面は、外壁１６の上面と同一平面上に位置している。突起２０ａの下面は、基板２４と離間している。突起２０ａと基板２４との距離は、可動部１２ａと基板２４との距離と略同一となっている。突起２０ａが形成されている外壁１６は、シリコン酸化膜２８を介して基板２４上に載置されている。図３に示すように、突起２０ａが形成されていない外壁１６も、シリコン酸化膜２８を介して基板２４上に載置されている。コーナー部１８も、シリコン酸化膜２８を介して基板２４上に載置されている。一方、図４に示すように、薄肉部１６ｂと基板２４の表面との間には、隙間２５が形成されている。すなわち、外壁１６には、内側と外側を貫通する貫通孔２５が、薄肉部１６ｂと基板２４の表面との間に形成されている。半導体装置１０の４つの薄肉部１６ｂには、薄肉部１６ｂと基板２４の表面との間に貫通孔２５が形成されている。貫通孔２５は、薄肉部１６ｂの全長に亘って形成されている。 As shown in FIG. 1, the outer wall 16 is disposed outside the semiconductor element 12 and the pad 14. The outer wall 16 is thicker than the movable part 12a. The upper surface of the outer wall 16 is located on the same plane as the upper surfaces of the movable portion 12 a and the pad 14. The four corner portions 18 of the outer wall 16 are thicker than the straight portions 16 a of the outer wall 16. Concave and convex portions 20 are formed on the four straight portions 16 a of the outer wall 16. A plurality of protrusions 20 a that protrude outward from the outer peripheral surface of the outer wall 16 are arranged at equal intervals on the uneven portion 20. The width of the protrusion 20 a is smaller than the thickness of the straight portion 16 a of the outer wall 16. The concavo-convex portion 20 is disposed at a position separated from the corner portion 18 by a predetermined distance. Further, on the long side of the straight portion 16 a of the outer wall 16 (upper and lower sides in FIG. 1), a thin portion 16 b is formed between the concave and convex portion 20 and the corner portion 18. That is, two thin portions 16 b are formed on the long side above the straight portion 16 a of the outer wall 16, and two are formed on the long side below the straight portion 16 a of the outer wall 16. The thin portion 16b is thinner than the other portions of the straight portion 16a. The thin portion 16b may be thicker or thinner than the movable portion 12a.
As shown in FIG. 2, the upper surface of the protrusion 20 a is located on the same plane as the upper surface of the outer wall 16. The lower surface of the protrusion 20 a is separated from the substrate 24. The distance between the protrusion 20 a and the substrate 24 is substantially the same as the distance between the movable portion 12 a and the substrate 24. The outer wall 16 on which the protrusions 20 a are formed is placed on the substrate 24 via the silicon oxide film 28. As shown in FIG. 3, the outer wall 16 on which the protrusions 20 a are not formed is also placed on the substrate 24 via the silicon oxide film 28. The corner portion 18 is also placed on the substrate 24 via the silicon oxide film 28. On the other hand, as shown in FIG. 4, a gap 25 is formed between the thin portion 16 b and the surface of the substrate 24. That is, a through hole 25 penetrating the inner side and the outer side is formed in the outer wall 16 between the thin portion 16 b and the surface of the substrate 24. In the four thin portions 16 b of the semiconductor device 10, through holes 25 are formed between the thin portions 16 b and the surface of the substrate 24. The through hole 25 is formed over the entire length of the thin portion 16b.

次に、半導体装置１０の製造方法について図面を参照して説明する。図５，６は、ウエハ３２から半導体装置１０が作製される途中の状態を示す断面図である。図５，６は、図３で示す断面と同一の断面を示している。
図５に示すように、半導体装置１０は、シリコンのウエハ３２を用いて作製される。ウエハ３２は、単結晶のシリコン層である基板２４の上面に、シリコン酸化膜２８が被膜され、シリコン酸化膜２８の上面に単結晶のシリコン層である活性層３０が積層されている。 Next, a method for manufacturing the semiconductor device 10 will be described with reference to the drawings. 5 and 6 are cross-sectional views showing a state in the middle of manufacturing the semiconductor device 10 from the wafer 32. FIG. 5 and 6 show the same cross section as that shown in FIG.
As shown in FIG. 5, the semiconductor device 10 is manufactured using a silicon wafer 32. In the wafer 32, a silicon oxide film 28 is coated on the upper surface of the substrate 24 that is a single crystal silicon layer, and an active layer 30 that is a single crystal silicon layer is stacked on the upper surface of the silicon oxide film 28.

図５に示すように、ウエハ３２の活性層３０の上面には、レジストが塗布され、イオン注入された後、イオン注入された箇所にアルミニウムをスパッタリングして、パッド電極１４ａが形成される。次に、可動部１２ａ、パッド１４、外壁１６及び突起２０ａを形成する活性層３０の表面にレジストを塗布して、活性層３０をドライエッチングする。図６には、図５の状態から、活性層３０がエッチングされ、レジストが除去された状態を示している。
次に、図６で示すシリコン酸化膜２８をウェットエッチングして除去する。ウェットエッチングは、可動部１２ａ及び薄肉部１６ｂと基板２４の表面との間のシリコン酸化膜２８が除去されるまで行われる。ウェットエッチングのような等方性のエッチングでは、薄肉部１６ｂの下方に位置するシリコン酸化膜２８の方が、外壁１６の他の部分（直線部１６ａの薄肉部１６ｂ以外の部分）の下方に位置するシリコン酸化膜２８より早くエッチングされ除去される。これにより、外壁１６の直線部１６ａでは、薄肉部１６ｂの下方のシリコン酸化膜２８のみを除去することができる。同時に、薄肉部１６ｂ以外の外壁１６の下方のシリコン酸化膜２８を残しつつ、可動部１２ａと突起２０ａの下方のシリコン酸化膜２８をエッチングにより除去することができる。エッチングされたウエハ３２は、洗浄され、ダイシングされて半導体装置１０が作製される。ダイシングされた半導体装置１０は、吸着コレット等のハンドリング装置に保持されて所定の位置に運搬される。 As shown in FIG. 5, a resist is applied to the upper surface of the active layer 30 of the wafer 32, and after ion implantation, aluminum is sputtered to the ion-implanted portion to form a pad electrode 14a. Next, a resist is applied to the surface of the active layer 30 that forms the movable portion 12a, the pad 14, the outer wall 16, and the protrusion 20a, and the active layer 30 is dry-etched. FIG. 6 shows a state where the active layer 30 is etched and the resist is removed from the state of FIG.
Next, the silicon oxide film 28 shown in FIG. 6 is removed by wet etching. The wet etching is performed until the silicon oxide film 28 between the movable portion 12a and the thin portion 16b and the surface of the substrate 24 is removed. In isotropic etching such as wet etching, the silicon oxide film 28 located below the thin portion 16b is located below the other portion of the outer wall 16 (the portion other than the thin portion 16b of the straight portion 16a). The silicon oxide film 28 is etched and removed earlier. Thereby, in the straight part 16a of the outer wall 16, only the silicon oxide film 28 below the thin part 16b can be removed. At the same time, the silicon oxide film 28 below the outer wall 16 other than the thin-walled portion 16b remains, and the silicon oxide film 28 below the movable portion 12a and the protrusion 20a can be removed by etching. The etched wafer 32 is cleaned and diced to manufacture the semiconductor device 10. The diced semiconductor device 10 is held by a handling device such as a suction collet and conveyed to a predetermined position.

半導体装置１０をハンドリング装置に吸着して運搬する場合、ハンドリング装置と半導体装置１０が当接することで半導体装置１０に力が作用し、半導体装置１０が欠けてしまう場合がある。また、特許文献２のハンドリング装置のように、半導体装置１０をハンドリング装置に接合して運搬する場合は、運搬後のせん断破壊による半導体装置１０とハンドリング装置との分離（剥離）のときに、半導体装置１０が破損してしまう場合ある。本実施例の半導体装置１０では、半導体素子１２を外壁１６が囲っている。そのため、破損により発生した破片が、半導体素子１２に接触することを防止することができる。
また、突起２０ａは、半導体素子１２側に侵入しようとする外壁１６の外側の異物を引っ掛かけて、半導体素子１２側に異物が侵入することを抑制することができる。なお、この突起２０ａは、半導体装置１０の大きさや用途に応じて、適宜その位置や個数等を変えることができる。
外壁１６は、コーナー部１８が直線部１６よりも厚くなっている。これにより、外壁１６の強度を高くすることができる。言い換えれば、コーナー部１８を厚くすることで、外壁１６の直線部１６ａを薄くすることができる。ハンドリング装置には、基板２４の表面に当接することで、半導体装置を保持するものがある。係る場合、基板２４にハンドリング装置が当接する領域を確保する必要がある。外壁１６を薄くすることにより、ハンドリング装置が当接する領域を確保しつつ、基板２４の大きさを小さくすることができる。
半導体装置は、そのウエハ製造工程の最終工程で洗浄される。半導体装置１０では、洗浄工程で使用される洗浄液は、薄肉部１６ｂと基板２４との隙間（貫通孔２５）から外壁１６の外側に流出する。したがって、半導体素子１２に洗浄液が残留することを防止することができる。 When the semiconductor device 10 is attracted to and transported by the handling device, the handling device and the semiconductor device 10 may come into contact with each other so that a force acts on the semiconductor device 10 and the semiconductor device 10 may be lost. Further, when the semiconductor device 10 is joined to the handling device and transported as in the handling device of Patent Document 2, the semiconductor device 10 is separated (separated) from the semiconductor device 10 and the handling device due to shear fracture after transportation. The device 10 may be damaged. In the semiconductor device 10 of this embodiment, the outer wall 16 surrounds the semiconductor element 12. Therefore, it is possible to prevent the fragments generated by the damage from coming into contact with the semiconductor element 12.
Further, the protrusion 20a can prevent foreign matter from entering the semiconductor element 12 side by catching foreign matter outside the outer wall 16 that is about to enter the semiconductor element 12 side. The position and number of the protrusions 20a can be changed as appropriate according to the size and application of the semiconductor device 10.
The outer wall 16 has a corner portion 18 that is thicker than the straight portion 16. Thereby, the strength of the outer wall 16 can be increased. In other words, the straight portion 16a of the outer wall 16 can be made thinner by making the corner portion 18 thicker. Some handling devices hold the semiconductor device by contacting the surface of the substrate 24. In such a case, it is necessary to secure a region where the handling device contacts the substrate 24. By reducing the thickness of the outer wall 16, the size of the substrate 24 can be reduced while securing a region where the handling device abuts.
The semiconductor device is cleaned in the final process of the wafer manufacturing process. In the semiconductor device 10, the cleaning liquid used in the cleaning process flows out of the outer wall 16 from the gap (through hole 25) between the thin portion 16 b and the substrate 24. Therefore, it is possible to prevent the cleaning liquid from remaining in the semiconductor element 12.

半導体装置１０は、パッケージに封入されて装置に取り付けられる。これにより、半導体素子１２は、大気中の水蒸気等が付着（結露）しないようにされている。しかしながら、パッケージ内には、半導体装置１０を封入するとともに気体も封入される。パッケージに封入される気体の水蒸気を除去することは難しい。また、気体の水蒸気を除去するには、製造コストが高くなってしまう。すなわち、パッケージ内に水蒸気が存在してしまう。半導体素子１２は、半導体装置１０が使用されている間は、電圧が印加されているため、外壁１６よりも高温となっている。そのため、パッケージ内で結露が生じる場合、その結露は、外壁１６に付着する。外壁１６は、突起２０ａによって、その表面積が大きくなっている。これにより、より多くの結露を外壁１６に付着させることができる。そのため、パッケージ内の湿度を低下させ、半導体素子１２に結露が付着することを抑制することができる。   The semiconductor device 10 is enclosed in a package and attached to the device. Thereby, the semiconductor element 12 is made to prevent adhesion (condensation) of water vapor or the like in the atmosphere. However, the package encloses the semiconductor device 10 and also gas. It is difficult to remove gaseous water vapor enclosed in the package. Moreover, manufacturing cost will become high in order to remove gaseous water vapor | steam. That is, water vapor exists in the package. The semiconductor element 12 is at a higher temperature than the outer wall 16 because a voltage is applied while the semiconductor device 10 is used. Therefore, when condensation occurs in the package, the condensation adheres to the outer wall 16. The outer wall 16 has a large surface area due to the protrusion 20a. Thereby, more dew condensation can be attached to the outer wall 16. Therefore, it is possible to reduce the humidity in the package and suppress the dew condensation from adhering to the semiconductor element 12.

以上、本発明の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。 Specific examples of the present invention have been described above in detail, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above.
The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings can achieve a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

本実施例に係る半導体装置の平面図。The top view of the semiconductor device concerning a present Example. 図１のＩＩ−ＩＩ断面図。II-II sectional drawing of FIG. 図１のＩＩＩ−ＩＩＩ断面図。III-III sectional drawing of FIG. 図１のＩＶ−ＩＶ断面図。IV-IV sectional drawing of FIG. 半導体装置の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of a semiconductor device. 半導体装置の製造工程を示す断面図。Sectional drawing which shows the manufacturing process of a semiconductor device.

符号の説明Explanation of symbols

１０：半導体装置
１２：半導体素子
１４：パッド
１６：外壁
１６ａ：直線部
１６ｂ：薄肉部
１８：コーナー部
２０：凹凸部
２０ａ：突起部
２４：基板
２５：貫通孔
10: Semiconductor device 12: Semiconductor element 14: Pad 16: Outer wall 16a: Straight line portion 16b: Thin portion 18: Corner portion 20: Concavity and convexity 20a: Protrusion portion 24: Substrate 25: Through hole

Claims (5)

基板と、
基板の表面に形成された半導体素子と、
基板の表面から立設され、半導体素子の外側を一巡する外壁と、
を有する半導体装置。 A substrate,
A semiconductor element formed on the surface of the substrate;
An outer wall that stands up from the surface of the substrate and goes around the outside of the semiconductor element;
A semiconductor device. 外壁の一部は、厚みが厚くされていることを特徴とする請求項１の半導体装置。   2. The semiconductor device according to claim 1, wherein a part of the outer wall is thickened. 外壁の一部には、外周面から外側に伸びる突起が１又は複数形成されていることを特徴とする請求項１又は２の半導体装置。   3. The semiconductor device according to claim 1, wherein one or a plurality of protrusions extending outward from the outer peripheral surface are formed on a part of the outer wall. 突起が基板の表面から離間した位置に形成されており、突起と基板の表面には隙間が形成されていることを特徴とする請求項３の半導体装置。   4. The semiconductor device according to claim 3, wherein the protrusion is formed at a position separated from the surface of the substrate, and a gap is formed between the protrusion and the surface of the substrate. 外壁には、内側から外側に貫通する貫通孔が形成されていることを特徴とする請求項１から４のいずれかに記載の半導体装置。   The semiconductor device according to claim 1, wherein a through-hole penetrating from the inside to the outside is formed in the outer wall.
JP2007074037A 2007-03-22 2007-03-22 Semiconductor device Expired - Fee Related JP4985011B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007074037A JP4985011B2 (en) 2007-03-22 2007-03-22 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007074037A JP4985011B2 (en) 2007-03-22 2007-03-22 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2008235628A true JP2008235628A (en) 2008-10-02
JP4985011B2 JP4985011B2 (en) 2012-07-25

Family

ID=39908065

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007074037A Expired - Fee Related JP4985011B2 (en) 2007-03-22 2007-03-22 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4985011B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8665672B2 (en) 2008-06-09 2014-03-04 Canon Kabushiki Kaisha Process for producing capacitive electromechanical conversion device, and capacitive electromechanical conversion device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147995A (en) * 2004-11-24 2006-06-08 Nippon Telegr & Teleph Corp <Ntt> Variable capacitance element and manufacturing method thereof
JP2008062319A (en) * 2006-09-05 2008-03-21 Sony Corp Functional element, semiconductor device, and electronic instrument

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006147995A (en) * 2004-11-24 2006-06-08 Nippon Telegr & Teleph Corp <Ntt> Variable capacitance element and manufacturing method thereof
JP2008062319A (en) * 2006-09-05 2008-03-21 Sony Corp Functional element, semiconductor device, and electronic instrument

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8665672B2 (en) 2008-06-09 2014-03-04 Canon Kabushiki Kaisha Process for producing capacitive electromechanical conversion device, and capacitive electromechanical conversion device

Also Published As

Publication number Publication date
JP4985011B2 (en) 2012-07-25

Similar Documents

Publication Publication Date Title
US6448109B1 (en) Wafer level method of capping multiple MEMS elements
US8673686B2 (en) Chip package structure and manufacturing method thereof
US9006896B2 (en) Chip package and method for forming the same
US20150162245A1 (en) Chip package and method for forming the same
JP3646349B2 (en) Manufacturing method of semiconductor device
US8030180B2 (en) Method of manufacturing a semiconductor device
US11414320B2 (en) Methods for producing thin-film layers and microsystems having thin-film layers
US20180012853A1 (en) Chip package and manufacturing method thereof
JP2003188296A (en) Manufacturing method of semiconductor device
JP4985011B2 (en) Semiconductor device
JP2009020001A (en) Acceleration sensor
US8129805B2 (en) Microelectromechanical system (MEMS) device and methods for fabricating the same
JP2005244094A (en) Semiconductor device and its manufacturing method
US20110042137A1 (en) Suspended lead frame electronic package
US6642126B2 (en) Process for manufacturing a semiconductor wafer with passivation layer mask for etching with mechanical removal
US9428381B2 (en) Devices with thinned wafer
TWI691034B (en) Process to produce a microelectronic component arrangement and microelectronic component arrangement
JP5046875B2 (en) Manufacturing method of semiconductor device
US11101158B1 (en) Wafer-scale membrane release laminates, devices and processes
JP2004294406A (en) Semiconductor dynamics quantity sensor and its carrying method, and collet sucking method
JP5929645B2 (en) Physical quantity sensor
US20190382260A1 (en) Low cost wafer bonding method
EP3869579B1 (en) Packaging structure and semiconductor device having same, and electronic apparatus having semiconductor device
CN115135594A (en) Microelectromechanical Systems (MEMS) device with backside pin hole release and resealing
JP6694747B2 (en) Stress sensor and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120117

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120403

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120416

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees