JP2008225752A - Fault tolerant computer and synchronization control method in fault tolerant computer - Google Patents

Fault tolerant computer and synchronization control method in fault tolerant computer Download PDF

Info

Publication number
JP2008225752A
JP2008225752A JP2007061875A JP2007061875A JP2008225752A JP 2008225752 A JP2008225752 A JP 2008225752A JP 2007061875 A JP2007061875 A JP 2007061875A JP 2007061875 A JP2007061875 A JP 2007061875A JP 2008225752 A JP2008225752 A JP 2008225752A
Authority
JP
Japan
Prior art keywords
unit
cpu
signal
command
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007061875A
Other languages
Japanese (ja)
Other versions
JP4640359B2 (en
Inventor
Junichi Matsushita
潤一 松下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007061875A priority Critical patent/JP4640359B2/en
Publication of JP2008225752A publication Critical patent/JP2008225752A/en
Application granted granted Critical
Publication of JP4640359B2 publication Critical patent/JP4640359B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Hardware Redundancy (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To avoid degeneration or reembedding operation of a CPU unit without causing performance deterioration in "step-out". <P>SOLUTION: This fault tolerant computer is provided with: an IO comparison part 4 for inputting IO instructions issued by CPU units 1 and 2, and for comparing whether or not the input IO instructions coincide with each other, and for, when they coincide, outputting a coincidence signal, and for, when they do not coincide, outputting a non-coincidence signal; an FT control part 5 for, when the non-coincidence signal is output from the IO comparison part 4, deciding whether or not priority showing the reliability of the CPU unit issuing the previously input IO instruction is higher than that of the other CPU unit, and for, when it is higher, outputting a high priority signal, and for, when not, outputting a low priority signal; and an IO control part 6 for, when the coincidence signal is output from the IO comparison part 4, transferring the IO instruction to the IO unit 7, and for, when the non-coincidence signal is output from the IO comparison part 4, and the high priority signal is output from the FT control part 5, transferring the IO instruction to the IO unit 7. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、複数のＣＰＵユニットが同一のクロックを入力して全く同じ動作を同期して行うロックステップ方式のフォールトトレラントコンピュータ、フォールトトレラントコンピュータにおける同期制御方法に関する。   The present invention relates to a lock step type fault tolerant computer in which a plurality of CPU units input the same clock and perform exactly the same operation in synchronization, and a synchronous control method in the fault tolerant computer.

ロックステップ方式のフォールトトレラントコンピュータは、複数のＣＰＵユニットと、ＩＯユニットとを有している。ＩＯユニットは、一般に、複数のＣＰＵユニットから発行されたＩＯ命令を比較する比較装置を有しており、複数のＣＰＵユニットから同時にＩＯ命令が到達した場合に複数のＣＰＵユニットの動作が同期していると判断してＩＯ処理を行い、各ＣＰＵユニットが故障しない限り同期していることを保証していた。   A lockstep type fault tolerant computer has a plurality of CPU units and an IO unit. The IO unit generally has a comparison device that compares IO commands issued from a plurality of CPU units. When the IO commands arrive simultaneously from the plurality of CPU units, the operations of the plurality of CPU units are synchronized. I / O processing is performed, and it is guaranteed that each CPU unit is synchronized unless it fails.

しかし、近年のプロセッサの高速化に伴い、同一のクロックを入力しても複数のＣＰＵユニット間で動作が完全に同期しない、いわゆる「同期外れ」が発生するようになり、複数のＣＰＵユニットから発行されたＩＯ命令のＩＯユニットへの到達時間に時間的な差異が生じてしまう場合があった。   However, with the recent increase in processor speeds, even if the same clock is input, so-called "out of synchronization" occurs where the operations are not completely synchronized among multiple CPU units. There is a case where a time difference occurs in the arrival time of the IO instruction to the IO unit.

このようなＣＰＵユニットの故障に起因しない「同期外れ」は、ＣＰＵユニットでの動作には時間的な差異があるものの、ソフトウェアプログラム上では同じ動作がなされていることが分かっている。   It is known that such “out of synchronization” that is not caused by the failure of the CPU unit is the same operation on the software program, although there is a temporal difference in the operation of the CPU unit.

しかし、従来のフォールトトレラントコンピュータでは、このようなＣＰＵユニットの故障に起因しない「同期外れ」が発生した場合、ＣＰＵユニットの縮対状態や再組み込みの動作が発生してしまうという弊害が生じていた。   However, in the conventional fault-tolerant computer, when such “out of synchronization” that is not caused by the failure of the CPU unit occurs, the CPU unit is in a reduced state or re-installation operation has occurred. .

このような弊害を解決する技術として、例えば、特許文献１には、複数のＣＰＵユニットから発行されたＩＯ命令のＩＯユニット（特許文献１では「ＩＯコントローラ」に相当）への到達時間に時間的な差異が生じるような場合、ＩＯユニットへのＩＯ命令の転送を一時保留し、以降の一定時間内に他のＣＰＵユニットから一致するＩＯ命令が到達すれば、そのＩＯ命令をＩＯユニットに転送する技術が開示されている。
特開２００４−１１０８０３号公報 As a technique for solving such an adverse effect, for example, Patent Document 1 discloses that the time taken to reach an IO unit (corresponding to “IO controller” in Patent Document 1) of an IO command issued from a plurality of CPU units is temporal. When such a difference occurs, the transfer of the IO command to the IO unit is temporarily suspended, and if a matching IO command arrives from another CPU unit within a certain period of time thereafter, the IO command is transferred to the IO unit. Technology is disclosed.
JP 2004-110803 A

しかし、特許文献１に開示された技術においては、複数のＣＰＵユニットから発行されたＩＯ命令のＩＯユニットへの到達時間に時間的な差異が生じるような場合、ＩＯユニットへのＩＯ命令の転送を全て一時保留させてしまうため、性能低下という問題が生じるおそれがある。   However, in the technique disclosed in Patent Document 1, when there is a time difference in the arrival time of IO instructions issued from a plurality of CPU units to the IO unit, the IO instructions are transferred to the IO unit. Since all are temporarily held, there is a possibility that a problem of performance degradation may occur.

そこで、本発明の目的は、ＣＰＵユニットの故障に起因しない「同期外れ」が発生した場合に、性能低下を引き起こすことなく、ＣＰＵユニットの縮対状態や再組み込みの動作が発生することを回避できるフォールトトレラントコンピュータ、フォールトトレラントコンピュータにおける同期制御方法を提供することにある。   Therefore, an object of the present invention is to avoid the occurrence of a CPU unit contraction state or re-installation operation without causing performance degradation when "out of synchronization" that does not result from a CPU unit failure occurs. To provide a fault-tolerant computer and a synchronization control method in a fault-tolerant computer.

上記目的を達成するために本発明のフォールトトレラントコンピュータは、
ＩＯ命令を発行する複数のＣＰＵユニットと、前記ＩＯ命令に基づいてＩＯ処理を行うＩＯユニットと、を有してなるフォールトトレラントコンピュータにおいて、
前記複数のＣＰＵユニットの各々から発行されるＩＯ命令を入力し、入力されたＩＯ命令が一致するか否かを比較し、一致すれば一致信号を出力し、不一致であれば不一致信号を出力するＩＯ比較部と、
前記ＩＯ比較部から不一致信号が出力された場合、先に入力されたＩＯ命令の発行元のＣＰＵユニットの信頼性を表す優先度が前記複数のＣＰＵユニットの中で最も高いか否かを判定し、最も高ければ高優先信号を出力し、最も高くなければ低優先信号を出力するＦＴ制御部と、
前記ＩＯ比較部から一致信号が出力された場合、前記ＩＯユニットにＩＯ命令を転送し、前記ＩＯ比較部から不一致信号が出力された場合、前記ＦＴ制御部から高優先信号が出力されれば、前記ＩＯユニットにＩＯ命令を転送するＩＯ制御部と、を有することを特徴とする。 In order to achieve the above object, the fault tolerant computer of the present invention provides:
In a fault-tolerant computer comprising a plurality of CPU units that issue IO instructions, and an IO unit that performs IO processing based on the IO instructions,
Input an IO command issued from each of the plurality of CPU units, compare whether the input IO commands match, output a match signal if they match, and output a mismatch signal if they do not match An IO comparison unit;
When a mismatch signal is output from the IO comparison unit, it is determined whether or not the priority indicating the reliability of the CPU unit that issued the previously input IO command is the highest among the plurality of CPU units. An FT controller that outputs a high priority signal if it is the highest, and a low priority signal if it is not the highest,
When a match signal is output from the IO comparison unit, an IO command is transferred to the IO unit, and when a mismatch signal is output from the IO comparison unit, a high priority signal is output from the FT control unit. And an IO control unit that transfers an IO command to the IO unit.

上記目的を達成するために本発明のフォールトトレラントコンピュータにおける同期制御方法は、
ＩＯ命令を発行する複数のＣＰＵユニットと、前記ＩＯ命令に基づいてＩＯ処理を行うＩＯユニットと、前記複数のＣＰＵユニットにて発行されたＩＯ命令を前記ＩＯユニットに転送する転送制御を行うＦＴ制御回路と、を有するフォールトトレラントコンピュータにおける同期制御方法であって、
前記ＦＴ制御回路内のＩＯ比較部が、前記複数のＣＰＵユニットの各々から発行されるＩＯ命令を入力し、入力されたＩＯ命令が一致するか否かを比較し、一致すれば一致信号を出力し、不一致であれば不一致信号を出力するＩＯ命令比較ステップと、
前記ＦＴ制御回路内のＦＴ制御部が、前記ＩＯ比較部から不一致信号が出力された場合、先に入力されたＩＯ命令の発行元のＣＰＵユニットの信頼性を表す優先度が前記複数のＣＰＵユニットの中で最も高いか否かを判定し、最も高ければ高優先信号を出力し、最も高くなければ低優先信号を出力する優先度判定ステップと、
前記ＦＴ制御回路内のＩＯ制御部が、前記ＩＯ比較部から一致信号が出力された場合、前記ＩＯユニットにＩＯ命令を転送し、前記ＩＯ比較部から不一致信号が出力された場合、前記ＦＴ制御部から高優先信号が出力されれば、前記ＩＯユニットにＩＯ命令を転送するＩＯ命令転送ステップと、を有することを特徴とする。 In order to achieve the above object, a synchronous control method in the fault tolerant computer of the present invention is as follows.
A plurality of CPU units that issue IO instructions, an IO unit that performs IO processing based on the IO instructions, and an FT control that performs transfer control for transferring IO instructions issued by the plurality of CPU units to the IO units A synchronous control method in a fault tolerant computer having a circuit,
The IO comparison unit in the FT control circuit inputs an IO command issued from each of the plurality of CPU units, compares whether the input IO commands match, and outputs a match signal if they match And an IO instruction comparison step for outputting a mismatch signal if they do not match,
When the FT control unit in the FT control circuit outputs a mismatch signal from the IO comparison unit, the priority indicating the reliability of the CPU unit that issued the previously input IO command has a priority of the plurality of CPU units. A priority determination step of determining whether or not the highest priority is output, outputting a high priority signal if the highest is, and outputting a low priority signal if not the highest,
The IO control unit in the FT control circuit transfers an IO command to the IO unit when a match signal is output from the IO comparison unit, and the FT control when a mismatch signal is output from the IO comparison unit. An IO command transfer step of transferring an IO command to the IO unit when a high priority signal is output from the unit.

上記のように構成された本発明によれば、複数のＣＰＵユニットから発行されたＩＯ命令の到達時間に時間的な差異が生じた場合、先に到達したＩＯ命令の発行元のＣＰＵユニットの優先度が他のＣＰＵユニットよりも高ければ、そのＩＯ命令をＩＯユニットに転送する。   According to the present invention configured as described above, when there is a time difference in the arrival times of IO instructions issued from a plurality of CPU units, the priority of the CPU unit that issued the IO instruction that has arrived first is given priority. If the degree is higher than other CPU units, the IO command is transferred to the IO unit.

したがって、ＩＯユニットへのＩＯ命令の転送を全て一時保留させる従来技術と比較して、性能低下という問題が生じることなく、ＣＰＵユニットの縮対状態や再組み込みの動作が発生することを回避することが可能となる。   Therefore, compared with the prior art that temporarily suspends the transfer of all IO instructions to the IO unit, the problem of reduced performance and re-installation of the CPU unit are avoided without causing a problem of performance degradation. Is possible.

本発明によれば、ＣＰＵユニットの故障に起因しない「同期外れ」により、複数のＣＰＵユニットから発行されたＩＯ命令のＩＯユニットへの到達時間に時間的な差異が生じるような場合でも、ＣＰＵユニットの縮対状態や再組み込みの動作が発生することを回避することができるという効果が得られる。また、これに伴い、フォールトトレラントコンピュータの平均故障間隔（ＭＴＢＦ：Ｍｅａｎ Ｔｉｍｅ Ｂｅｔｗｅｅｎ Ｆａｉｌｕｒｅ）を短くすることがなくなるという効果も得られる。   According to the present invention, even when there is a time difference in the arrival time of IO instructions issued from a plurality of CPU units due to “out of synchronization” not resulting from the failure of the CPU unit, the CPU unit Thus, it is possible to avoid the occurrence of the reduced state and the re-incorporation operation. In addition, an effect of not shortening the mean time between failure (MTBF) of the fault-tolerant computer is also obtained.

以下に、本発明を実施するための最良の形態について図面を参照して説明する。   The best mode for carrying out the present invention will be described below with reference to the drawings.

図１を参照すると、本実施形態のフォールトトレラントコンピュータは、ＣＰＵユニット（運用系）１、ＣＰＵユニット（待機系）２、ＦＴ制御回路３、およびＩＯユニット７を有している。   Referring to FIG. 1, the fault tolerant computer of this embodiment includes a CPU unit (operation system) 1, a CPU unit (standby system) 2, an FT control circuit 3, and an IO unit 7.

ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２は、同一のクロックを入力して全く同じ動作を同期して行うものであり、ＩＯユニット７におけるＩＯ処理を制御するためのＩＯ命令を発行する。   The CPU unit (operating system) 1 and the CPU unit (standby system) 2 perform the same operation synchronously by inputting the same clock, and send IO instructions for controlling IO processing in the IO unit 7. Issue.

ＩＯユニット７は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２にて発行されたＩＯ命令を基にＩＯ処理を行う。   The IO unit 7 performs IO processing based on IO commands issued by the CPU unit (operation system) 1 and the CPU unit (standby system) 2.

ＦＴ制御回路３は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２にて発行されたＩＯ命令をＩＯユニット７に転送するか、または一時転送を保留するかの転送制御を行う。   The FT control circuit 3 performs transfer control to transfer the IO command issued by the CPU unit (active system) 1 and the CPU unit (standby system) 2 to the IO unit 7 or to hold the temporary transfer.

ＦＴ制御回路３は、ＩＯ比較部４、ＦＴ制御部５、およびＩＯ制御部６を有している。   The FT control circuit 3 includes an IO comparison unit 4, an FT control unit 5, and an IO control unit 6.

ＩＯ比較部４は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の各々から発行されるＩＯ命令を入力し、入力されたＩＯ命令が一致するか否かを比較し、一致すれば一致信号を出力し、不一致であれば不一致信号を出力する。   The IO comparison unit 4 inputs an IO command issued from each of the CPU unit (active system) 1 and the CPU unit (standby system) 2 and compares whether or not the input IO commands match to match. If it does not match, a match signal is output.

ＦＴ制御部５は、ＩＯ比較部４から不一致信号が出力された場合、ＩＯ命令の発行元のＣＰＵユニット（運用系）１またはＣＰＵユニット（待機系）２の優先度（信頼性を表す度数）が他のＣＰＵユニットよりも高いか否かを判定し、高ければ高優先信号を出力し、高くなければ低優先信号を出力する。   When a mismatch signal is output from the IO comparison unit 4, the FT control unit 5 prioritizes the CPU unit (active system) 1 or the CPU unit (standby system) 2 that issued the IO command (frequency indicating reliability). Is higher than the other CPU units, a high priority signal is output if it is higher, and a low priority signal is output if it is not higher.

ＩＯ制御部６は、ＩＯ比較部４から一致信号が出力された場合、ＩＯユニット７にＩＯ命令を転送し、ＩＯ比較部４から不一致信号が出力された場合、ＦＴ制御部５から高優先信号が出力されれば、ＩＯユニット７にＩＯ命令を転送する。   When the coincidence signal is output from the IO comparison unit 4, the IO control unit 6 transfers the IO command to the IO unit 7, and when the unmatching signal is output from the IO comparison unit 4, the FT control unit 5 outputs the high priority signal. Is output, the IO command is transferred to the IO unit 7.

また、ＩＯ制御部６は、ＩＯ比較部４から不一致信号が出力された場合、ＦＴ制御部５から低優先信号が出力されれば、ＩＯ命令の転送を一時保留し、一定時間内にＩＯ比較部４から一致信号が出力された場合に限り、その一致信号が出力された時点でＩＯユニット７にＩＯ命令を転送する。   Also, when a mismatch signal is output from the IO comparison unit 4 and a low priority signal is output from the FT control unit 5, the IO control unit 6 temporarily suspends transfer of the IO command and performs the IO comparison within a certain time. Only when the coincidence signal is output from the unit 4, the IO command is transferred to the IO unit 7 when the coincidence signal is output.

ここで、ＩＯ比較部４、ＦＴ制御部５、およびＩＯ制御部６の動作について、さらに詳細に説明する。   Here, operations of the IO comparison unit 4, the FT control unit 5, and the IO control unit 6 will be described in more detail.

ＣＰＵユニット（運用系）１にて発行されたＩＯ命令ａおよびＣＰＵユニット（待機系）２にて発行されたＩＯ命令ｂは、ＩＯ比較部４に入力される。   An IO instruction a issued by the CPU unit (operation system) 1 and an IO instruction b issued by the CPU unit (standby system) 2 are input to the IO comparison unit 4.

ＩＯ比較部４は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の各々から入力されたＩＯ命令ａ，ｂが一致するか否かを比較し、その比較結果に応じた一致信号ｃまたは不一致信号ｆを出力する。   The IO comparison unit 4 compares whether or not the IO commands a and b input from the CPU unit (active system) 1 and the CPU unit (standby system) 2 match each other, and a matching signal corresponding to the comparison result c or the mismatch signal f is output.

このとき、ＣＰＵユニット（運用系）１とＣＰＵユニット（待機系）２とが同期していれば、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２から同じＩＯ命令が同期して入力されるため、ＩＯ命令は一致する。他方、ＣＰＵユニット（運用系）１とＣＰＵユニット（待機系）２間に「同期外れ」が発生していれば、ＣＰＵユニット（運用系）１またはＣＰＵユニット（待機系）２の一方からのみＩＯ命令が入力されるため、ＩＯ命令は不一致となる。   At this time, if the CPU unit (active system) 1 and the CPU unit (standby system) 2 are synchronized, the same IO command is synchronously input from the CPU unit (active system) 1 and the CPU unit (standby system) 2. As a result, the IO instructions match. On the other hand, if “out of synchronization” occurs between the CPU unit (active system) 1 and the CPU unit (standby system) 2, only the CPU unit (active system) 1 or the CPU unit (standby system) 2 performs IO. Since the instruction is input, the IO instruction does not match.

ＩＯ比較部４は、比較結果が一致する場合、つまりＣＰＵユニット（運用系）１とＣＰＵユニット（待機系）２とが同期している場合、ＩＯ制御部６へ、一致信号ｃを出力すると共に、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の双方から入力された同じＩＯ命令ａ，ｂをＩＯ命令ｄとして転送する。ＩＯ制御部６は、ＩＯ比較部４から一致信号ｃが出力されると、ＩＯ比較部４から転送されてきたＩＯ命令ｄを取り込み、取り込んだＩＯ命令ｄをＩＯ命令ｅとしてＩＯユニット７に転送する。   When the comparison results match, that is, when the CPU unit (active system) 1 and the CPU unit (standby system) 2 are synchronized, the IO comparison unit 4 outputs a match signal c to the IO control unit 6. The same IO commands a and b input from both the CPU unit (operation system) 1 and the CPU unit (standby system) 2 are transferred as the IO command d. When the coincidence signal c is output from the IO comparison unit 4, the IO control unit 6 takes in the IO command d transferred from the IO comparison unit 4, and transfers the taken IO command d to the IO unit 7 as the IO command e. To do.

一方、ＩＯ比較部４は、比較結果が不一致となる場合、つまりＣＰＵユニット（運用系）１とＣＰＵユニット（待機系）２間に「同期外れ」が発生している場合、ＦＴ制御部５へ不一致信号ｆを出力すると共に、ＩＯ制御部６へＣＰＵユニット（運用系）１またはＣＰＵユニット（待機系）２の一方から入力されたＩＯ命令ａまたはｂをＩＯ命令ｄとして転送する。ＦＴ制御部５は、ＩＯ比較部４から不一致信号ｆが出力されると、ＩＯ比較部４からＩＯ制御部６へ転送されたＩＯ命令ｄの発行元のＣＰＵユニット（運用系）１またはＣＰＵユニット（待機系）２の優先度が他のＣＰＵユニットよりも高いか否かを判定し、その判定結果に応じた高優先／低優先信号ｇを出力する。   On the other hand, if the comparison result does not match, that is, if “out of synchronization” occurs between the CPU unit (active system) 1 and the CPU unit (standby system) 2, the IO comparison unit 4 proceeds to the FT control unit 5. The mismatch signal f is output, and the IO command a or b input from one of the CPU unit (active system) 1 or the CPU unit (standby system) 2 is transferred to the IO control unit 6 as the IO command d. When the mismatch signal f is output from the IO comparison unit 4, the FT control unit 5 issues the CPU unit (operation system) 1 or CPU unit that issued the IO instruction d transferred from the IO comparison unit 4 to the IO control unit 6. (Standby system) It is determined whether or not the priority of 2 is higher than other CPU units, and a high priority / low priority signal g corresponding to the determination result is output.

ＩＯ制御部６は、ＦＴ制御部５から出力された高優先／低優先信号ｇを基に、ＩＯ比較部４から転送されてきたＩＯ命令ｄをＩＯユニット７へ転送するか、または一時転送を保留するかを判定する。   The IO control unit 6 transfers the IO command d transferred from the IO comparison unit 4 to the IO unit 7 based on the high priority / low priority signal g output from the FT control unit 5 or performs temporary transfer. Determine whether to hold.

ＩＯ制御部６は、ＦＴ制御部５から高優先信号ｇが出力された場合、ＩＯ比較部４から転送されてきたＩＯ命令ｄを取り込み、取り込んだＩＯ命令ｄをＩＯ命令ｅとしてＩＯユニット７に転送する。さらに、ＩＯ制御部６は、取り込んだＩＯ命令ｄを、再度ＩＯ命令ｈとしてＩＯ比較部４へ転送し、ＩＯ比較部４は、ＩＯ命令ｈを他方のＣＰＵユニットから遅れて入力されるＩＯ命令と一致するまで保持し続ける。もし、ＩＯ制御部６は、一定時間内にＩＯ比較部４から一致信号ｃが出力されなければ、ＯＳや管理ソフトウェア等への障害通知を行う。   When the high priority signal g is output from the FT control unit 5, the IO control unit 6 takes in the IO command d transferred from the IO comparison unit 4, and uses the fetched IO command d as the IO command e to the IO unit 7. Forward. Further, the IO control unit 6 transfers the fetched IO command d to the IO comparison unit 4 again as the IO command h. The IO comparison unit 4 receives the IO command h from the other CPU unit with a delay. Keep holding until it matches. If the coincidence signal c is not output from the IO comparison unit 4 within a predetermined time, the IO control unit 6 notifies the OS, management software, and the like of a failure.

また、ＩＯ制御部６は、ＦＴ制御部５から低優先信号ｇが出力された場合、ＩＯ比較部４から転送されてきたＩＯ命令ｄを取り込み、取り込んだＩＯ命令ｄを、再度ＩＯ命令ｈとしてＩＯ比較部４へ転送し、ＩＯ比較部４は、ＩＯ命令ｈを他方のＣＰＵユニットから遅れて入力されるＩＯ命令と一致するまで保持し続ける。以降、ＩＯ比較部４は、一定時間内に他方のＣＰＵユニットから遅れて到達するＩＯ命令と一致すると、ＩＯ制御部６へ一致信号ｃを出力すると共に、ＩＯ命令ｄを転送する。ＩＯ制御部６は、一定時間内にＩＯ比較部４から一致信号ｃが出力されると、ＩＯ命令ｄを取り込み、ＩＯ命令ｄをＩＯ命令ｅとしてＩＯユニット７に転送する。もし、ＩＯ制御部６は、一定時間内にＩＯ比較部４から一致信号ｃが出力されなければ、ＯＳや管理ソフトウェア等への障害通知を行う。   Further, when the low priority signal g is output from the FT control unit 5, the IO control unit 6 takes in the IO command d transferred from the IO comparison unit 4, and sets the taken IO command d as the IO command h again. The data is transferred to the IO comparison unit 4, and the IO comparison unit 4 keeps holding the IO command h until it coincides with the IO command input from the other CPU unit with a delay. Thereafter, when the IO comparison unit 4 matches an IO command that arrives late from the other CPU unit within a certain time, the IO comparison unit 4 outputs a match signal c to the IO control unit 6 and transfers the IO command d. When the coincidence signal c is output from the IO comparison unit 4 within a predetermined time, the IO control unit 6 takes in the IO command d and transfers the IO command d to the IO unit 7 as the IO command e. If the coincidence signal c is not output from the IO comparison unit 4 within a predetermined time, the IO control unit 6 notifies the OS, management software, and the like of a failure.

以下、本実施形態のフォールトトレラントコンピュータにおいて、ＦＴ制御回路３にＩＯ命令が入力された時の動作について、図２のフローチャートを参照して説明する。   Hereinafter, in the fault-tolerant computer of this embodiment, the operation when an IO command is input to the FT control circuit 3 will be described with reference to the flowchart of FIG.

ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の各々から発行されたＩＯ命令がＦＴ制御回路３のＩＯ比較部４に入力されると（ステップ１０１）、ＩＯ比較部４は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の各々から発行されたＩＯ命令が一致するか否かを比較し、その比較結果に応じた一致信号または不一致信号を出力する（ステップ１０２）。   When an IO command issued from each of the CPU unit (operation system) 1 and the CPU unit (standby system) 2 is input to the IO comparison unit 4 of the FT control circuit 3 (step 101), the IO comparison unit 4 It is compared whether or not the IO commands issued from the unit (active system) 1 and the CPU unit (standby system) 2 match each other, and a match signal or a mismatch signal corresponding to the comparison result is output (step 102). .

ステップ１０２でＩＯ比較部４から一致信号が出力された場合は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の双方から入力された同じＩＯ命令を、ＩＯ比較部４からＩＯ制御部６経由でＩＯユニット７に転送し（ステップ１０３）、処理を終了する。   When a coincidence signal is output from the IO comparison unit 4 in step 102, the same IO command input from both the CPU unit (active system) 1 and the CPU unit (standby system) 2 is IO controlled from the IO comparison unit 4. The data is transferred to the IO unit 7 via the unit 6 (step 103), and the process is terminated.

一方、ステップ１０２でＩＯ比較部４から不一致信号が出力された場合は、ＦＴ制御部５は、ＩＯ比較部４へ入力されたＩＯ命令の発行元のＣＰＵユニット（運用系）１またはＣＰＵユニット（待機系）２の優先度が他のＣＰＵユニットよりも高いか否かを判定し、その判定結果に応じた高優先信号または低優先信号を出力する（ステップ１０４）。   On the other hand, if a mismatch signal is output from the IO comparison unit 4 in step 102, the FT control unit 5 issues the CPU unit (operation system) 1 or CPU unit (CPU system) (IO system) that issued the IO command input to the IO comparison unit 4. It is determined whether the priority of standby system 2 is higher than that of other CPU units, and a high priority signal or a low priority signal corresponding to the determination result is output (step 104).

ステップ１０４でＦＴ制御部５から高優先信号が出力された場合は、ＩＯ命令の発行元の一方のＣＰＵユニットから入力されたＩＯ命令を、ＩＯ比較部４からＩＯ制御部６経由でＩＯユニット７に転送するとともに、そのＩＯ命令のＩＯ比較部４への登録を行う（ステップ１０５）。以降、ＩＯ比較部４は、ステップ１０５で登録したＩＯ命令と、他方のＣＰＵユニットから遅れて入力されるＩＯ命令とが一致するか否かを比較し（ステップ１０６）、一致した場合は処理を終了する。ステップ１０５でＩＯ命令の登録を行ってから一定時間経過しても、その登録したＩＯ命令と一致するＩＯ命令が他方のＣＰＵユニットから入力されない場合は（ステップ１０７）、ＩＯ制御部６からＯＳや管理ソフトウェア等に対する障害通知を行い、処理を終了する。   When a high priority signal is output from the FT control unit 5 in step 104, an IO command input from one CPU unit that issued the IO command is transferred from the IO comparison unit 4 via the IO control unit 6 to the IO unit 7. And the IO instruction is registered in the IO comparison unit 4 (step 105). Thereafter, the IO comparison unit 4 compares whether or not the IO command registered in step 105 matches the IO command input from the other CPU unit (step 106). finish. If an IO command that matches the registered IO command is not input from the other CPU unit even after a certain period of time has elapsed since the IO command was registered in step 105 (step 107), the OS control unit 6 sends an OS or A failure notification is sent to the management software and the process is terminated.

また、ステップ１０４でＦＴ制御部５から低優先信号が出力された場合は、ＩＯユニット７へのＩＯ命令の転送を一時保留して、ＩＯ命令のＩＯ比較部４への登録を行う（ステップ１０８）。以降、ＩＯ比較部４は、ステップ１０８で登録したＩＯ命令と、他方のＣＰＵユニットから遅れて入力されるＩＯ命令とが一致するか否かを比較し（ステップ１０９）、一致した場合は登録したＩＯ命令をＩＯユニット７に転送し（ステップ１１０）、処理を終了する。ステップ１０８でＩＯ命令の登録を行ってから一定時間経過しても、その登録したＩＯ命令と一致するＩＯ命令が他方のＣＰＵユニットから入力されない場合は（ステップ１１１）、ＩＯ制御部６からＯＳや管理ソフトウェア等に対する障害通知を行い、処理を終了する。   When a low priority signal is output from the FT control unit 5 in step 104, the transfer of the IO command to the IO unit 7 is temporarily suspended and the IO command is registered in the IO comparison unit 4 (step 108). ). Thereafter, the IO comparison unit 4 compares whether or not the IO command registered in step 108 matches the IO command input from the other CPU unit (step 109). The IO command is transferred to the IO unit 7 (step 110), and the process is terminated. If an IO command that matches the registered IO command is not input from the other CPU unit even after a certain period of time has elapsed since the IO command was registered at step 108 (step 111), the OS control unit 6 sends an OS or A failure notification is sent to the management software and the process is terminated.

ここで、ステップ１０４におけるＦＴ制御部５による判定動作について説明する。   Here, the determination operation by the FT control unit 5 in step 104 will be described.

ＦＴ制御部５は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の各々について障害の履歴情報を保持しており、この履歴情報を基にＩＯ命令の発行元のＣＰＵユニットの優先度が他のＣＰＵユニットよりも高いか否かを判定する。例えば、ＩＯ命令の発行元のＣＰＵユニットの障害履歴が、他のＣＰＵユニットよりも少ない場合に、他のＣＰＵユニットよりも優先度が高いと判定し、高優先信号を出力する。   The FT control unit 5 holds failure history information for each of the CPU unit (active system) 1 and the CPU unit (standby system) 2, and the priority of the CPU unit that issued the IO command is based on this history information. It is determined whether or not the degree is higher than other CPU units. For example, when the failure history of the CPU unit that issued the IO instruction is less than that of the other CPU units, it is determined that the priority is higher than that of the other CPU units, and a high priority signal is output.

また、ＦＴ制御部５は、上記のように履歴情報を用いて一次判定を行った後、ＩＯ命令の発行元のＣＰＵユニットに搭載されるＣＰＵが故障しているか否かを診断し、その診断結果を基に二次判定を行うこととしても良い。例えば、二次判定においては、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２の各々に診断回路を個別に持たせ、その診断回路が自己のＣＰＵユニットに搭載されるＣＰＵの故障監視を行う。ＦＴ制御部５は、診断回路における故障監視結果を参照することで、ＣＰＵが故障しているか否かの判定を行う。そして、一次判定の結果、ＩＯ命令の発行元のＣＰＵユニットが他のＣＰＵユニットよりも優先度が高いと判定し、かつ、二次判定の結果、ＩＯ命令の発行元のＣＰＵユニットが故障していないと判定した場合に限り、高優先信号を出力する。言い換えれば、一次判定の結果、ＩＯ命令の発行元のＣＰＵユニットが他のＣＰＵユニットよりも優先度が高いと判定しても、二次判定の結果、ＩＯ命令の発行元のＣＰＵユニットが故障していると判定すれば、高優先信号を出力せず、ＯＳや管理ソフトウェア等への障害通知等を行う。   In addition, after performing the primary determination using the history information as described above, the FT control unit 5 diagnoses whether or not the CPU mounted on the CPU unit that issued the IO command has failed, and the diagnosis It is good also as performing secondary determination based on a result. For example, in the secondary determination, each of the CPU unit (active system) 1 and the CPU unit (standby system) 2 is individually provided with a diagnostic circuit, and the diagnostic circuit monitors the failure of the CPU mounted on its own CPU unit. I do. The FT control unit 5 determines whether or not the CPU has failed by referring to the failure monitoring result in the diagnostic circuit. As a result of the primary determination, the CPU unit that issued the IO instruction determines that the priority is higher than other CPU units, and as a result of the secondary determination, the CPU unit that issued the IO instruction has failed. Only when it is determined that there is no high priority signal. In other words, as a result of the primary determination, even if it is determined that the CPU unit that issued the IO instruction has a higher priority than other CPU units, the CPU unit that issued the IO instruction fails as a result of the secondary determination. If it is determined that there is a failure, a high priority signal is not output, and a failure notification to the OS, management software, or the like is performed.

上述したように本実施形態においては、ＦＴ制御回路３は、ＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２から発行されたＩＯ命令の到達時間に時間的な差異が生じた場合、先に到達したＩＯ命令の発行元のＣＰＵユニットの優先度が他のＣＰＵユニットよりも高ければ、そのＩＯ命令をＩＯユニット７に転送する。   As described above, in the present embodiment, the FT control circuit 3 causes the arrival time of IO instructions issued from the CPU unit (active system) 1 and the CPU unit (standby system) 2 to be different from each other. If the priority of the CPU unit that issued the previously arrived IO command is higher than that of the other CPU units, the IO command is transferred to the IO unit 7.

したがって、ＩＯユニットへのＩＯ命令の転送を全て一時保留させる従来技術と比較して、性能低下という問題が生じることなく、ＣＰＵユニットの縮対状態や再組み込みの動作が発生することを回避することができる。また、これに伴い、フォールトトレラントコンピュータの平均故障間隔を短くすることがなくなる。   Therefore, compared with the prior art that temporarily suspends the transfer of all IO instructions to the IO unit, the problem of reduced performance and re-installation of the CPU unit are avoided without causing a problem of performance degradation. Can do. Accordingly, the average failure interval of the fault tolerant computer is not shortened.

なお、本実施形態においては、２つのＣＰＵユニット（運用系）１およびＣＰＵユニット（待機系）２を示しているが、ＣＰＵユニットの数は複数であれば特に制限は無く、また、１つのＩＯユニット７を示しているが、ＩＯユニット７の数は特に制限は無い。もし、ＣＰＵユニットを３つ以上設ける場合、ＦＴ制御部５は、ＩＯ命令の発行元のＣＰＵユニットの優先度が最も高いか否かを判定し、最も高ければ高優先信号を出力し、最も高くなければ低優先信号を出力すれば良い。   In this embodiment, two CPU units (active system) 1 and CPU units (standby system) 2 are shown, but there is no particular limitation as long as the number of CPU units is plural, and one IO unit is provided. Although the unit 7 is shown, the number of the IO units 7 is not particularly limited. If three or more CPU units are provided, the FT control unit 5 determines whether or not the priority of the CPU unit that issued the IO instruction is the highest, outputs a high priority signal if it is the highest, If not, a low priority signal may be output.

また、本実施形態においては、従来技術のように、ＩＯユニット７は、比較装置を有している必要はなく、ＦＴ制御回路３から到達したＩＯ命令に基づき、即座にＩＯ処理を実行すれば良い。   Further, in this embodiment, unlike the prior art, the IO unit 7 does not need to have a comparison device, and if the IO processing is immediately executed based on the IO command arrived from the FT control circuit 3. good.

本発明の一実施形態のフォールトトレラントコンピュータの構成を示す図である。It is a figure which shows the structure of the fault tolerant computer of one Embodiment of this invention. 図１に示したフォールトトレラントコンピュータの動作を説明するフローチャートである。It is a flowchart explaining operation | movement of the fault tolerant computer shown in FIG.

符号の説明Explanation of symbols

１ ＣＰＵユニット（運用系）
２ ＣＰＵユニット（待機系）
３ ＦＴ制御回路
４ ＩＯ比較部
５ ＦＴ制御部
６ ＩＯ制御部
７ ＩＯユニット 1 CPU unit (operational system)
2 CPU unit (standby system)
3 FT control circuit 4 IO comparison unit 5 FT control unit 6 IO control unit 7 IO unit

Claims (8)

ＩＯ命令を発行する複数のＣＰＵユニットと、前記ＩＯ命令に基づいてＩＯ処理を行うＩＯユニットと、を有してなるフォールトトレラントコンピュータにおいて、
前記複数のＣＰＵユニットの各々から発行されるＩＯ命令を入力し、入力されたＩＯ命令が一致するか否かを比較し、一致すれば一致信号を出力し、不一致であれば不一致信号を出力するＩＯ比較部と、
前記ＩＯ比較部から不一致信号が出力された場合、先に入力されたＩＯ命令の発行元のＣＰＵユニットの信頼性を表す優先度が前記複数のＣＰＵユニットの中で最も高いか否かを判定し、最も高ければ高優先信号を出力し、最も高くなければ低優先信号を出力するＦＴ制御部と、
前記ＩＯ比較部から一致信号が出力された場合、前記ＩＯユニットにＩＯ命令を転送し、前記ＩＯ比較部から不一致信号が出力された場合、前記ＦＴ制御部から高優先信号が出力されれば、前記ＩＯユニットにＩＯ命令を転送するＩＯ制御部と、を有するフォールトトレラントコンピュータ。 In a fault-tolerant computer comprising a plurality of CPU units that issue IO instructions, and an IO unit that performs IO processing based on the IO instructions,
Input an IO command issued from each of the plurality of CPU units, compare whether the input IO commands match, output a match signal if they match, and output a mismatch signal if they do not match An IO comparison unit;
When a mismatch signal is output from the IO comparison unit, it is determined whether or not the priority indicating the reliability of the CPU unit that issued the previously input IO command is the highest among the plurality of CPU units. An FT controller that outputs a high priority signal if it is the highest, and a low priority signal if it is not the highest,
When a match signal is output from the IO comparison unit, an IO command is transferred to the IO unit, and when a mismatch signal is output from the IO comparison unit, a high priority signal is output from the FT control unit. A fault tolerant computer comprising: an IO control unit for transferring an IO command to the IO unit; 前記ＩＯ制御部は、前記ＩＯ比較部から不一致信号が出力された場合、前記ＦＴ制御部から低優先信号が出力されれば、ＩＯ命令の転送を一時保留し、一定時間内に前記ＩＯ比較部から一致信号が出力された場合に限り、当該一致信号が出力された時点で前記ＩＯユニットにＩＯ命令を転送する、請求項１に記載のフォールトトレラントコンピュータ。   The IO control unit temporarily suspends transfer of an IO command when a mismatch signal is output from the IO comparison unit and a low priority signal is output from the FT control unit. 2. The fault tolerant computer according to claim 1, wherein an IO command is transferred to the IO unit at the time when the coincidence signal is outputted only when a coincidence signal is outputted from. 前記ＦＴ制御部は、前記複数のＣＰＵユニットの各々の障害履歴情報を保持し、先に入力されたＩＯ命令の発行元となるＣＰＵユニットの障害履歴情報に基づいて当該ＣＰＵユニットの優先度が最も高いか否かを判定する、請求項１または２に記載のフォールトトレラントコンピュータ。   The FT control unit holds failure history information of each of the plurality of CPU units, and the priority of the CPU unit has the highest priority based on the failure history information of the CPU unit that has issued the IO command previously input. The fault tolerant computer according to claim 1, wherein the fault tolerant computer determines whether the value is high. 前記複数のＣＰＵユニットの各々は、
ＣＰＵと、
自己のＣＰＵユニット内のＣＰＵの故障を監視する診断回路と、を有し、
前記ＦＴ制御部は、先に入力されたＩＯ命令の発行元となるＣＰＵユニットの優先度が最も高いと判定した場合、当該ＣＰＵユニット内の前記診断回路における監視結果に基づき当該ＣＰＵユニット内のＣＰＵが故障しているか否かを判定し、当該ＣＰＵが故障していないと判定した場合に限り、前記高優先信号を出力する、請求項１から３のいずれか１項に記載のフォールトトレラントコンピュータ。 Each of the plurality of CPU units is
CPU,
A diagnostic circuit for monitoring a failure of the CPU in its own CPU unit,
When it is determined that the priority of the CPU unit that has issued the previously input IO instruction is the highest priority, the FT control unit determines whether the CPU in the CPU unit is based on the monitoring result in the diagnostic circuit in the CPU unit. The fault tolerant computer according to any one of claims 1 to 3, wherein the fault priority computer outputs the high priority signal only when it is determined whether or not the CPU is out of order and only when it is determined that the CPU is not out of order. ＩＯ命令を発行する複数のＣＰＵユニットと、前記ＩＯ命令に基づいてＩＯ処理を行うＩＯユニットと、前記複数のＣＰＵユニットにて発行されたＩＯ命令を前記ＩＯユニットに転送する転送制御を行うＦＴ制御回路と、を有するフォールトトレラントコンピュータにおける同期制御方法であって、
前記ＦＴ制御回路内のＩＯ比較部が、前記複数のＣＰＵユニットの各々から発行されるＩＯ命令を入力し、入力されたＩＯ命令が一致するか否かを比較し、一致すれば一致信号を出力し、不一致であれば不一致信号を出力するＩＯ命令比較ステップと、
前記ＦＴ制御回路内のＦＴ制御部が、前記ＩＯ比較部から不一致信号が出力された場合、先に入力されたＩＯ命令の発行元のＣＰＵユニットの信頼性を表す優先度が前記複数のＣＰＵユニットの中で最も高いか否かを判定し、最も高ければ高優先信号を出力し、最も高くなければ低優先信号を出力する優先度判定ステップと、
前記ＦＴ制御回路内のＩＯ制御部が、前記ＩＯ比較部から一致信号が出力された場合、前記ＩＯユニットにＩＯ命令を転送し、前記ＩＯ比較部から不一致信号が出力された場合、前記ＦＴ制御部から高優先信号が出力されれば、前記ＩＯユニットにＩＯ命令を転送するＩＯ命令転送ステップと、を有する同期制御方法。 A plurality of CPU units that issue IO instructions, an IO unit that performs IO processing based on the IO instructions, and an FT control that performs transfer control for transferring IO instructions issued by the plurality of CPU units to the IO units A synchronous control method in a fault tolerant computer having a circuit,
The IO comparison unit in the FT control circuit inputs an IO command issued from each of the plurality of CPU units, compares whether the input IO commands match, and outputs a match signal if they match And an IO instruction comparison step for outputting a mismatch signal if they do not match,
When the FT control unit in the FT control circuit outputs a mismatch signal from the IO comparison unit, the priority indicating the reliability of the CPU unit that issued the previously input IO command has a priority of the plurality of CPU units. A priority determination step of determining whether or not the highest priority is output, outputting a high priority signal if the highest is, and outputting a low priority signal if not the highest,
The IO control unit in the FT control circuit transfers an IO command to the IO unit when a match signal is output from the IO comparison unit, and the FT control when a mismatch signal is output from the IO comparison unit. And a IO command transfer step of transferring an IO command to the IO unit when a high priority signal is output from the unit. 前記ＩＯ命令転送ステップでは、前記ＩＯ比較部から不一致信号が出力された場合、前記ＦＴ制御部から低優先信号が出力されれば、ＩＯ命令の転送を一時保留し、一定時間内に前記ＩＯ比較部から一致信号が出力された場合に限り、当該一致信号が出力された時点で前記ＩＯユニットにＩＯ命令を転送する、請求項５に記載の同期制御方法。   In the IO command transfer step, when a mismatch signal is output from the IO comparison unit, if a low priority signal is output from the FT control unit, transfer of the IO command is temporarily suspended, and the IO comparison is performed within a predetermined time. 6. The synchronization control method according to claim 5, wherein an IO command is transferred to the IO unit when the coincidence signal is output only when a coincidence signal is output from the unit. 前記ＦＴ制御部が、前記複数のＣＰＵユニットの各々の障害履歴情報を保持するステップをさらに有し、
前記優先度判定ステップでは、先に入力されたＩＯ命令の発行元となるＣＰＵユニットの障害履歴情報に基づいて当該ＣＰＵユニットの優先度が最も高いか否かを判定する、請求項５または６に記載の同期制御方法。 The FT control unit further includes a step of holding failure history information of each of the plurality of CPU units,
The priority determination step determines whether or not the priority of the CPU unit is highest based on failure history information of the CPU unit that is the issuer of the previously input IO instruction. The synchronous control method described. 前記複数のＣＰＵユニットの各々が、自己のＣＰＵユニット内のＣＰＵの故障を監視するステップをさらに有し、
前記優先度判定ステップでは、先に入力されたＩＯ命令の発行元となるＣＰＵユニットの優先度が最も高いと判定した場合、当該ＣＰＵユニットにおけるＣＰＵの監視結果に基づき当該ＣＰＵユニット内のＣＰＵが故障しているか否かを判定し、当該ＣＰＵが故障していないと判定した場合に限り、前記高優先信号を出力する、請求項５から７のいずれか１項に記載の同期制御方法。 Each of the plurality of CPU units further includes a step of monitoring a failure of the CPU in its own CPU unit;
In the priority determination step, when it is determined that the priority of the CPU unit that is the issuing source of the previously input IO instruction is the highest, the CPU in the CPU unit fails based on the monitoring result of the CPU in the CPU unit. The synchronous control method according to any one of claims 5 to 7, wherein the high priority signal is output only when it is determined whether or not the CPU is out of order.
JP2007061875A 2007-03-12 2007-03-12 Fault tolerant computer and synchronization control method in fault tolerant computer Expired - Fee Related JP4640359B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007061875A JP4640359B2 (en) 2007-03-12 2007-03-12 Fault tolerant computer and synchronization control method in fault tolerant computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007061875A JP4640359B2 (en) 2007-03-12 2007-03-12 Fault tolerant computer and synchronization control method in fault tolerant computer

Publications (2)

Publication Number Publication Date
JP2008225752A true JP2008225752A (en) 2008-09-25
JP4640359B2 JP4640359B2 (en) 2011-03-02

Family

ID=39844316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007061875A Expired - Fee Related JP4640359B2 (en) 2007-03-12 2007-03-12 Fault tolerant computer and synchronization control method in fault tolerant computer

Country Status (1)

Country Link
JP (1) JP4640359B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560497B1 (en) * 2014-09-26 2015-10-15 성균관대학교산학협력단 Method for controlling reset of lockstep replicated processor cores and lockstep system using the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195639A (en) * 1990-11-28 1992-07-15 Teijin Seiki Co Ltd Multiprocessor system and control method of its output
JP2004110803A (en) * 2002-08-30 2004-04-08 Nec Computertechno Ltd Fault tolerant computer, its transaction synchronous control method and program
JP2006172390A (en) * 2004-12-20 2006-06-29 Nec Corp Fault tolerant duplex computer system and its control method
JP2006178616A (en) * 2004-12-21 2006-07-06 Nec Corp Fault tolerant system, controller used thereform, operation method and operation program

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04195639A (en) * 1990-11-28 1992-07-15 Teijin Seiki Co Ltd Multiprocessor system and control method of its output
JP2004110803A (en) * 2002-08-30 2004-04-08 Nec Computertechno Ltd Fault tolerant computer, its transaction synchronous control method and program
JP2006172390A (en) * 2004-12-20 2006-06-29 Nec Corp Fault tolerant duplex computer system and its control method
JP2006178616A (en) * 2004-12-21 2006-07-06 Nec Corp Fault tolerant system, controller used thereform, operation method and operation program

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101560497B1 (en) * 2014-09-26 2015-10-15 성균관대학교산학협력단 Method for controlling reset of lockstep replicated processor cores and lockstep system using the same

Also Published As

Publication number Publication date
JP4640359B2 (en) 2011-03-02

Similar Documents

Publication Publication Date Title
KR100566339B1 (en) Fault-tolerant computer system, re-synchronization method thereof and computer-readable storage medium having re-synchronization program thereof
US8503484B2 (en) System and method for a cross channel data link
US7107484B2 (en) Fault-tolerant computer system, re-synchronization method thereof and re-synchronization program thereof
US8972772B2 (en) System and method for duplexed replicated computing
US20060149986A1 (en) Fault tolerant system and controller, access control method, and control program used in the fault tolerant system
US20060149903A1 (en) Fault tolerant computer system and a synchronization method for the same
JP5013309B2 (en) Fault tolerant computer and its transaction synchronous control method
JP2005258946A (en) Distributed system and multiplexing control method
CA2794058C (en) Method of providing high integrity processing
JP6083480B1 (en) Monitoring device, fault tolerant system and method
JP2004110803A (en) Fault tolerant computer, its transaction synchronous control method and program
EP2372554B1 (en) Information processing device and error processing method
JP4640359B2 (en) Fault tolerant computer and synchronization control method in fault tolerant computer
JPH04232535A (en) Correcting method for fault tolerant processing system
JP5061674B2 (en) Fault tolerant computer system and data transmission control method
US9992010B2 (en) System and method for augmenting duplexed replicated computing
JP7271973B2 (en) VEHICLE CONTROL DEVICE AND OPERATING CLOCK SWITCHING METHOD
JP6271103B1 (en) Control apparatus and control method
JP5604799B2 (en) Fault tolerant computer
JP6214346B2 (en) Dual system controller
US11507478B2 (en) Method for operating a redundant automation system
JP2010244129A (en) Computer system
JP3884642B2 (en) Controller and multiplexed parallel processing method
JP2007233777A (en) Multi-node computer system, integrated service processor and multiplexing control method used for them
JP2002342300A (en) Distributed processing system, distributed processing method and distributed processing control program

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100714

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100810

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101115

R150 Certificate of patent or registration of utility model

Ref document number: 4640359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees