JP2008225641A - Computer system, interrupt control method and program - Google Patents

Computer system, interrupt control method and program Download PDF

Info

Publication number
JP2008225641A
JP2008225641A JP2007060116A JP2007060116A JP2008225641A JP 2008225641 A JP2008225641 A JP 2008225641A JP 2007060116 A JP2007060116 A JP 2007060116A JP 2007060116 A JP2007060116 A JP 2007060116A JP 2008225641 A JP2008225641 A JP 2008225641A
Authority
JP
Japan
Prior art keywords
interrupt
cpu
interrupt processing
class
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007060116A
Other languages
Japanese (ja)
Inventor
Yumiko Yagyu
祐美子 柳生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007060116A priority Critical patent/JP2008225641A/en
Publication of JP2008225641A publication Critical patent/JP2008225641A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a computer system allowing flexible and efficient operation even if a load of the computer system is high, in CPU (Central Processor Unit) resource management which sets a class in each processing and distributes a CPU resource according to the distribution rate of the CPU resource previously determined for each class. <P>SOLUTION: This computer system 100 allowing execution of processing in a multi-task allocating the CPU resource to each processing according to the CPU distribution rate 512 decided according to the class 511 to which the processing belongs distinguishes presence/absence of predetermined prescribed interrupt processing in each prescribed time interval, allocates the CPU resource according to the CPU distribution rate 512 of the class 512 of the interrupt processing when the prescribed interrupt processing is present, and controls the interrupt processing. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、処理ごとにクラスを設定し、あらかじめクラスごとに決められたＣＰＵリソースの配分率に従って、ＣＰＵリソースの配分を行うコンピュータシステム、割り込み制御方法及びプログラムに関するものである。   The present invention relates to a computer system, an interrupt control method, and a program for setting a class for each process and allocating CPU resources in accordance with a CPU resource allocation rate determined in advance for each class.

従来のＣＰＵリソース管理方法の例が、特許文献に記載されている。特許文献１（特開平０４−３４０１３５号公報）によれば、プライオリティを変えることによりＣＰＵの割当率を決められた値に近づける方法が記載されている。また、特許文献２（特開昭６２−０１１９４１号公報）によれば、タイムスライス値を変えることによりＣＰＵの割当率を決められた値に近づける方法が記載されている。これらの方法では、コンピュータシステムの負荷が高い場合でも、低いプライオリティのプロセスを動作させることはできるが、決められた時間内に終了しない場合に割り込み処理を優先させることはできない。また、特許文献３（特開２００１−１４２７２３号公報）によれば、ＣＰＵ待ちサイクル数を設定しておき、ＣＰＵ待ちサイクル数を減算していくことにより、ＣＰＵ待ちサイクル数が０になったタスクにＣＰＵを割り当てる方法が記載されている。この方法でも、コンピュータシステムの負荷が高い場合に低いプライオリティのプロセスにＣＰＵを割り当てることはできるが、割り込み処理を決められた時間に実行することはできない。   Examples of conventional CPU resource management methods are described in the patent literature. Japanese Patent Application Laid-Open No. 04-340135 describes a method of bringing the CPU allocation rate close to a predetermined value by changing the priority. Japanese Patent Application Laid-Open No. 62-011941 discloses a method of bringing the CPU allocation rate close to a predetermined value by changing the time slice value. In these methods, even when the load on the computer system is high, a low priority process can be operated, but interrupt processing cannot be prioritized if it does not end within a predetermined time. Further, according to Patent Document 3 (Japanese Patent Application Laid-Open No. 2001-142723), a task in which the number of CPU wait cycles becomes 0 by setting the number of CPU wait cycles and subtracting the number of CPU wait cycles. Describes a method of assigning CPUs. Even in this method, when the load on the computer system is high, a CPU can be assigned to a low priority process, but interrupt processing cannot be executed at a predetermined time.

従来のこのような問題を解消するため、各クラスで使用するＣＰＵリソースをあらかじめ決められた割合で配分するＣＰＵリソース管理技術がある。このようなＣＰＵリソース管理技術によれば、一定割合で、低いプライオリティのプロセスにもＣＰＵを割り当てることができる。
特開平０４−３４０１３５号公報 特開昭６２−０１１９４１号公報 特開２００１−１４２７２３号公報 In order to solve such a conventional problem, there is a CPU resource management technique in which CPU resources used in each class are distributed at a predetermined ratio. According to such a CPU resource management technique, CPUs can be assigned to a low priority process at a constant rate.
Japanese Patent Laid-Open No. 04-340135 JP 62-011941 A JP 2001-142723 A

しかし、従来のＣＰＵリソース管理技術には、以下のような問題があった。   However, the conventional CPU resource management technology has the following problems.

第１に、ＣＰＵを大量に必要とするプロセスでは、プロセスの処理完了までに長い時間がかかるという問題があった。   First, a process that requires a large amount of CPU has a problem that it takes a long time to complete the process.

第２に、プロセスの処理完了までに長い時間がかかるような場合、経過制限時間を指定することにより処理を中止することはできるが、当該プロセスで実行できない旨のメッセージを出力したり、プロセスのプライオリティを上げるようなことはできないという問題があった。   Second, if it takes a long time to complete the process, you can stop the process by specifying the elapsed time limit, but you can output a message that the process cannot be executed, There was a problem that priority could not be raised.

第３に、シグナルのような割り込み処理を使用した場合、割り込み処理のプライオリティが低いと、割り込み処理の実行が遅延するため指定の時間に実行できず、逆にプライオリティが高いと、割り込み処理がループした場合、システムの性能に重大な影響を及ぼしてしまうという問題があった。   Third, when interrupt processing such as a signal is used, if the priority of interrupt processing is low, execution of interrupt processing is delayed and cannot be executed at the specified time. Conversely, if priority is high, interrupt processing loops. In this case, there is a problem that the system performance is seriously affected.

（目的）
本発明の目的は、処理ごとにクラスを設定し、あらかじめクラスごとに決められたＣＰＵリソースの配分率に従って、ＣＰＵリソースの配分を行うＣＰＵリソース管理において、コンピュータシステムの負荷が高い場合でも、低いプライオリティのプロセスが登録した割り込み処理を任意の指定時間後に実行でき、高いプライオリティの割り込み処理がＣＰＵループしてもシステムの性能に悪影響を及ぼすようなことがない、柔軟で効率的な運用が可能なＣＰＵ割り込み制御方法を提供することである。 (the purpose)
An object of the present invention is to set a class for each process, and in CPU resource management in which CPU resources are allocated according to a CPU resource allocation ratio determined in advance for each class, even when the load on the computer system is high, the priority is low. CPU that can execute interrupt processing registered by any process after any specified time, and does not adversely affect system performance even if high priority interrupt processing causes a CPU loop. An interrupt control method is provided.

上記問題を解決するため本発明は、処理が属するクラスに応じて定められたＣＰＵ配分率に従って各処理へＣＰＵリソースを割り当てる、マルチタスクによる処理の実行が可能なコンピュータシステムであって、所定の時間間隔毎に、予め定めた所定の割り込み処理の有無を判別し、前記所定の割り込み処理が有る場合、当該割り込み処理用のクラスのＣＰＵ配分率に従ってＣＰＵリソースを割り当て、前記割り込み処理を制御する割り込み制御装置を備えることを特徴とする。   In order to solve the above problem, the present invention provides a computer system capable of executing a process by multitasking that allocates a CPU resource to each process according to a CPU allocation rate determined according to a class to which the process belongs, Interrupt control for determining the presence or absence of a predetermined interrupt process determined at each interval and allocating CPU resources according to the CPU allocation ratio of the class for the interrupt process and controlling the interrupt process when there is the predetermined interrupt process A device is provided.

より詳細には、処理ごとにクラスを設定し、あらかじめクラスごとに決められたＣＰＵリソースの配分率に従って、ＣＰＵリソースの配分を行うＣＰＵリソース管理方法であって、特殊な割り込み処理用のクラスに、あるプロセスが指定時間内に終了しない場合に実行する割り込み処理をあらかじめ登録しておくことにより、コンピュータシステムの負荷が高く、当該プロセスにＣＰＵが割り当てられないため終了しない場合でも、終了しないプロセスが属するクラスとは別の特殊な割り込み処理用クラスで割り込み処理を実行する手段を提供することを特徴とする。   More specifically, it is a CPU resource management method for setting a class for each process and allocating CPU resources in accordance with a CPU resource allocation rate determined in advance for each class. By registering in advance interrupt processing to be executed when a certain process does not end within a specified time, the load of the computer system is high, and a process that does not end even if it does not end because a CPU is not assigned to the process belongs It is characterized by providing means for executing interrupt processing in a special interrupt processing class different from the class.

（作用）
上記構成により、所定の時間間隔で割り込み処理を実行できる。 (Function)
With the above configuration, interrupt processing can be executed at predetermined time intervals.

本発明によれば、コンピュータシステムの負荷が高い場合でも、低いプライオリティのプロセスが登録した割り込み処理を任意の指定時間後に実行できる。   According to the present invention, even when the load on the computer system is high, interrupt processing registered by a low priority process can be executed after an arbitrary designated time.

その理由は、一定時間ごとに割り込み処理がないかチェックすることにより、低いプライオリティのプロセスが登録した割り込み処理を実行できるためである。   The reason is that the interrupt process registered by the low priority process can be executed by checking whether there is an interrupt process at regular intervals.

（第１の実施の形態）
本発明による第１の実施の形態のコンピュータシステムを、図を用いて詳細に説明する。 (First embodiment)
A computer system according to a first embodiment of the present invention will be described in detail with reference to the drawings.

（第１の実施の形態の構成）
図１は、本実施の形態のコンピュータシステムの構成を示すブロック図である。 (Configuration of the first embodiment)
FIG. 1 is a block diagram showing a configuration of a computer system according to the present embodiment.

図１を参照すると、本実施の形態のコンピュータシステム１００は、マルチタスクによる処理の実行が可能なコンピュータシステムであって、プロセス受付手段1と、割り込み処理情報登録手段２と、割り込み処理情報記憶手段３と、ＣＰＵリソース管理手段４と、ＣＰＵリソース管理情報記憶手段５と、タイマ処理手段６と、割り込み処理実行判定手段７と、割り込み処理実行手段８と、プロセス終了手段９と、割り込み処理情報削除手段１０と、プロセス１１とを備える。   Referring to FIG. 1, a computer system 100 according to the present embodiment is a computer system capable of executing processing by multitasking, and includes a process reception unit 1, an interrupt processing information registration unit 2, and an interrupt processing information storage unit. 3, CPU resource management means 4, CPU resource management information storage means 5, timer processing means 6, interrupt processing execution determination means 7, interrupt processing execution means 8, process end means 9, and interrupt processing information deletion Means 10 and process 11 are provided.

これらの手段は、それぞれ概略つぎのような機能を有する。   Each of these means generally has the following functions.

プロセス受付手段1は、プロセス１１の起動を受け付ける際、割り込み処理情報登録手段２を起動する機能を有する。   The process accepting unit 1 has a function of activating the interrupt processing information registering unit 2 when accepting the activation of the process 11.

割り込み処理情報登録手段２は、当該プロセス１１に登録すべき割り込み処理があるかどうかチェックする機能と、割り込み処理がある場合は、割り込み処理情報３１を割り込み処理情報記憶手段３に格納する機能とを有する。   The interrupt processing information registration unit 2 has a function of checking whether there is an interrupt process to be registered in the process 11 and a function of storing the interrupt processing information 31 in the interrupt processing information storage unit 3 when there is an interrupt process. Have.

割り込み処理情報記憶手段３は、割り込み処理情報登録手段２の指示に基づいて、割り込み処理に関する割り込み処理情報３１を記憶する機能を有する。   The interrupt processing information storage unit 3 has a function of storing interrupt processing information 31 related to interrupt processing based on an instruction from the interrupt processing information registration unit 2.

図２は、割り込み処理情報記憶手段３に格納する割り込み処理情報３１の一例を説明する図である。   FIG. 2 is a diagram for explaining an example of the interrupt processing information 31 stored in the interrupt processing information storage unit 3.

図２を参照すると、割り込み処理情報３１は、各プロセスを識別する識別情報を示すプロセスＩＤ３１１と、割り込み処理として実行する処理内容を示す割り込み処理３１２と、割り込み処理として実行する際の待機時間を示す処理カウンタ３１３とを含んで構成される。   Referring to FIG. 2, the interrupt processing information 31 indicates a process ID 311 indicating identification information for identifying each process, an interrupt processing 312 indicating processing contents to be executed as interrupt processing, and a standby time when executing as interrupt processing. And a processing counter 313.

それぞれのプロセスはいずれか1つのクラスに属しており、ＣＰＵリソース管理手段４は、ＣＰＵリソース管理情報記憶手段５に記憶されているＣＰＵリソース管理情報５１に基づいて、クラスごとに決められたＣＰＵ配分率になるようにプロセスを選択し、ＣＰＵを割り当てる機能を有する。このため、ＣＰＵリソース管理手段４によれば、入出力等でＣＰＵを一時的に解放しても、ＣＰＵ配分率分のＣＰＵは優先して割り当てられる。   Each process belongs to one of the classes, and the CPU resource management unit 4 determines the CPU allocation determined for each class based on the CPU resource management information 51 stored in the CPU resource management information storage unit 5. It has a function to select a process so as to be a rate and assign a CPU. Therefore, according to the CPU resource management means 4, even if the CPU is temporarily released by input / output or the like, CPUs corresponding to the CPU distribution rate are preferentially assigned.

ＣＰＵリソース管理情報記憶手段５は、あらかじめ割り込み処理用のクラスごとに決められたＣＰＵリソースの配分率（ＣＰＵ配分率）を示す、ＣＰＵリソースの割り当てを管理するためのＣＰＵリソース管理情報５１を記憶する機能を有する。   The CPU resource management information storage unit 5 stores CPU resource management information 51 for managing allocation of CPU resources, which indicates a CPU resource allocation rate (CPU allocation rate) determined in advance for each class for interrupt processing. It has a function.

図３は、ＣＰＵリソース管理情報記憶手段５に格納されるＣＰＵリソース管理情報５１の一例を説明する図である。   FIG. 3 is a diagram for explaining an example of the CPU resource management information 51 stored in the CPU resource management information storage unit 5.

図３を参照すると、ＣＰＵリソース管理情報５１は、各割り込み処理用のクラスを識別する識別情報であるクラス５１１と、該当クラスが一定時間のうちＣＰＵを使用可能な割合を示すＣＰＵ配分率５１２とを含んで構成される。   Referring to FIG. 3, the CPU resource management information 51 includes a class 511 that is identification information for identifying each interrupt processing class, and a CPU allocation rate 512 that indicates a ratio that the corresponding class can use the CPU within a certain period of time. It is comprised including.

このため、ＣＰＵリソース管理手段４は、例えば、該当プロセスがクラスＢに属していれば、図３によると、クラスＢには全体の10％のＣＰＵリソースが割り当てられるように決められていることから、ＣＰＵリソース管理情報５１に基づいて、クラスＢに決められたＣＰＵ配分率（１０％）になるようにプロセスを選択し、割り込み処理用のＣＰＵを割り当てる。   Therefore, the CPU resource management means 4 is determined so that, for example, if the corresponding process belongs to class B, according to FIG. Based on the CPU resource management information 51, a process is selected so that the CPU allocation rate (10%) determined for class B is obtained, and a CPU for interrupt processing is assigned.

タイマ処理手段６は、一定時間ごとに割り込み処理実行判定手段７を起動する機能を有する。   The timer processing unit 6 has a function of starting the interrupt processing execution determination unit 7 at regular intervals.

割り込み処理実行判定手段７は、所定の時間毎にタイマ処理手段６から起動された際に、割り込み処理情報記憶手段３に格納された割り込み処理情報３１に基づいて割り込み処理を実行するか否かを判定する機能と、割り込み処理を実行する場合、割り込み処理実行手段８を起動する機能とを有する。   The interrupt processing execution determination means 7 determines whether or not to execute the interrupt processing based on the interrupt processing information 31 stored in the interrupt processing information storage means 3 when activated from the timer processing means 6 every predetermined time. A function of determining, and a function of starting the interrupt processing execution means 8 when executing the interrupt processing.

割り込み処理実行手段８は、ＣＰＵリソース管理手段４に特殊な割り込み処理用クラスのＣＰＵ割当要求を行い、割り込み処理を動作させる機能を有する。   The interrupt processing execution means 8 has a function of making a CPU allocation request for a special interrupt processing class to the CPU resource management means 4 and operating the interrupt processing.

プロセス終了手段９は、プロセス１１を終了させる機能と、プロセス１１を終了させる際に割り込み処理情報削除手段１０を起動する機能とを有する。   The process termination means 9 has a function for terminating the process 11 and a function for starting the interrupt processing information deletion means 10 when the process 11 is terminated.

割り込み処理情報削除手段１０は、プロセス終了手段９によりプロセス１１が終了する際にプロセス終了手段９から起動され、当該プロセス１１の割り込み処理情報３１が割り込み処理情報記憶手段３にあるかどうかチェックする機能と、ある場合に、当該プロセス１１の割り込み処理情報３１を割り込み処理情報記憶手段３から削除する機能を有する。   The interrupt processing information deleting unit 10 is activated by the process end unit 9 when the process end unit 9 ends by the process end unit 9 and checks whether the interrupt processing information 31 of the process 11 exists in the interrupt processing information storage unit 3. In some cases, the interrupt processing information 31 of the process 11 is deleted from the interrupt processing information storage unit 3.

ここで、コンピュータシステム１００のハードウェア構成の説明をする。   Here, the hardware configuration of the computer system 100 will be described.

図４は、本実施の形態によるコンピュータシステム１００のハードウェア構成例を示すブロック図である。   FIG. 4 is a block diagram illustrating a hardware configuration example of the computer system 100 according to the present embodiment.

図４を参照すると、本発明によるコンピュータシステム１００は、一般的なコンピュータ装置と同様のハードウェア構成によって実現することができ、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１００１、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメインメモリであり、データの作業領域やデータの一時退避領域に用いられる主記憶部１００２、ネットワーク２０００を介してデータの送受信を行う通信制御部１００３、液晶ディスプレイ、プリンタやスピーカ等の提示部１００４、キーボードやマウス等の入力部１００５、周辺機器と接続してデータの送受信を行うインタフェース部１００６、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、磁気ディスク、半導体メモリ等の不揮発性メモリから構成されるハードディスク装置である補助記憶部１００７、本情報処理装置の上記各構成要素を相互に接続するシステムバス１００８等を備えている。   Referring to FIG. 4, a computer system 100 according to the present invention can be realized by a hardware configuration similar to that of a general computer device, and a main memory such as a CPU (Central Processing Unit) 1001 and a RAM (Random Access Memory). A main storage unit 1002 used for a data work area and a temporary data save area, a communication control unit 1003 for transmitting and receiving data via the network 2000, a display unit 1004 such as a liquid crystal display, a printer and a speaker, a keyboard, An input unit 1005 such as a mouse, an interface unit 1006 that transmits and receives data by connecting to a peripheral device, a read only memory (ROM), a magnetic disk, and a nonvolatile memory such as a semiconductor memory. Auxiliary storage unit 1007 is a hard disk apparatus, and a system bus 1008 for connecting the above components of the information processing apparatus to each other.

本発明によるコンピュータシステム１００は、その動作を、コンピュータシステム１００内部にそのような機能を実現するプログラムを組み込んだ、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）等のハードウェア部品からなる回路部品を実装してハードウェア的に実現することは勿論として、上記した各構成要素の各機能を提供するプログラムを、コンピュータ処理装置上のＣＰＵ１００１で実行することにより、ソフトウェア的に実現することができる。   The computer system 100 according to the present invention is implemented by mounting circuit components made of hardware components such as LSI (Large Scale Integration), in which a program for realizing such functions is incorporated in the computer system 100. As a matter of course, it can be realized in software by executing a program for providing each function of each component described above by the CPU 1001 on the computer processing apparatus.

すなわち、コンピュータシステム１００は、補助記憶部１００７に格納されているプログラムを、主記憶部１００２にロードして実行し、コンピュータシステム１００の動作を制御することにより、上述した各機能をソフトウェア的に実現する。   In other words, the computer system 100 loads the program stored in the auxiliary storage unit 1007 into the main storage unit 1002 and executes it, and controls the operation of the computer system 100, thereby realizing the above-described functions in software. To do.

（第１の実施の形態の動作）
次に、図１〜図７を参照して本実施の形態のコンピュータシステムの動作について詳細に説明する。 (Operation of the first embodiment)
Next, the operation of the computer system according to the present embodiment will be described in detail with reference to FIGS.

図５〜図７は、本実施の形態のコンピュータシステム１００の動作を示すフローチャートであり、図５は、プロセスの起動受け付け時の割り込み処理情報登録手段２とＣＰＵリソース管理手段４の動作を示し、図６は、割り込み処理実行判定手段７の動作を示し、図７は、プロセス終了時の割り込み処理情報削除手段１０の動作を示す。   5 to 7 are flowcharts showing the operation of the computer system 100 according to the present embodiment. FIG. 5 shows the operations of the interrupt processing information registration unit 2 and the CPU resource management unit 4 at the time of accepting the start of the process. FIG. 6 shows the operation of the interrupt processing execution judging means 7, and FIG. 7 shows the operation of the interrupt processing information deleting means 10 at the end of the process.

まず、図１を参照すると、プロセス受付手段1は、プロセス１１の起動を受け付ける際、割り込み処理情報登録手段２を起動する。割り込み処理情報登録手段２は、当該プロセス１１に登録すべき割り込み処理があるかどうかチェック（図５のステップＡ１）し、割り込み処理がある場合は、割り込み処理情報３１を割り込み処理情報記憶手段３に格納する（ステップＡ２）。   First, referring to FIG. 1, the process reception unit 1 activates the interrupt processing information registration unit 2 when accepting the activation of the process 11. The interrupt processing information registration unit 2 checks whether there is an interrupt process to be registered in the process 11 (step A1 in FIG. 5). If there is an interrupt process, the interrupt processing information 31 is stored in the interrupt processing information storage unit 3. Store (step A2).

割り込み処理情報の登録後、ＣＰＵリソース管理手段４は、ＣＰＵリソース管理情報記憶手段５に記憶されているＣＰＵリソース管理情報５１に基づき、割り込み処理用のクラスごとに決められたＣＰＵ配分率になるようにプロセスを選択してＣＰＵを割り当て、プロセスの起動を行う（ステップＡ３）。   After registering the interrupt processing information, the CPU resource management unit 4 has a CPU allocation rate determined for each class for interrupt processing based on the CPU resource management information 51 stored in the CPU resource management information storage unit 5. A process is selected and a CPU is assigned to start the process (step A3).

一方、一定時間ごとにタイマ処理手段６から起動された割り込み処理実行判定手段７は、割り込み処理情報記憶手段３に登録された未処理エントリの検索を行い（図６のステップＢ１）、未処理エントリがある場合（ステップＢ２のＹＥＳ）は、格納された未処理エントリに対応する処理カウンタ３１３が０の値か否かを判定し（ステップＢ３）、処理カウンタ３１３が０の値ならば、割り込み処理実行手段８を起動して割り込み処理３２に登録されていた割り込み処理を実行し（ステップＢ４）、当該実行した割込み処理に係る割り込み処理情報３１を割り込み処理情報記憶手段３から削除する（ステップＢ５）。また、割り込み処理実行判定手段７は、ステップＢ３において処理カウンタ３１３が０の値でない場合、処理カウンタ３３を1減算する（ステップＢ６）。割り込み処理実行判定手段７は、未処理エントリがなくなる（ステップＢ２のＮＯ）までこの処理を繰り返す。   On the other hand, the interrupt processing execution determination means 7 started from the timer processing means 6 at regular intervals searches for the unprocessed entries registered in the interrupt processing information storage means 3 (step B1 in FIG. 6), and the unprocessed entries are searched. If there is (YES in step B2), it is determined whether or not the processing counter 313 corresponding to the stored unprocessed entry has a value of 0 (step B3). The execution unit 8 is activated to execute the interrupt process registered in the interrupt process 32 (step B4), and the interrupt process information 31 related to the executed interrupt process is deleted from the interrupt process information storage unit 3 (step B5). . If the process counter 313 is not 0 in step B3, the interrupt process execution determining means 7 decrements the process counter 33 by 1 (step B6). The interrupt process execution determination means 7 repeats this process until there is no unprocessed entry (NO in step B2).

また、プロセス終了手段９によりプロセス１１が終了する際、プロセス終了手段９から起動された割り込み処理情報削除手段１０は、当該プロセス１１の割り込み処理情報３１があるかどうかチェックし（図７のステップＣ１）、ある場合は、当該プロセス１１の割り込み処理情報３１を割り込み処理情報記憶手段３から削除する（ステップＣ２）。   Further, when the process 11 is terminated by the process termination unit 9, the interrupt processing information deletion unit 10 activated from the process termination unit 9 checks whether there is the interrupt processing information 31 of the process 11 (step C1 in FIG. 7). If there is, the interrupt processing information 31 of the process 11 is deleted from the interrupt processing information storage means 3 (step C2).

次に、具体例を用いて本実施の形態の動作を説明する。   Next, the operation of this embodiment will be described using a specific example.

本実施例では、例えば、ある所定の時間が経過してもプロセスが終了しない場合に、プロセスが終了していない旨のメッセージを出力する場合について説明する。   In the present embodiment, for example, a case where a message indicating that the process has not ended is output when the process does not end even after a predetermined time has elapsed will be described.

プロセス受付手段1は、プロセス１１の起動を受け付ける際、割り込み処理情報登録手段２を起動する。   The process accepting means 1 activates the interrupt processing information registering means 2 when accepting the activation of the process 11.

割り込み処理情報登録手段２は、当該プロセス１１に登録すべき割り込み処理があるかどうかチェック（図５のステップＡ１）し、割り込み処理があるので、割り込み処理情報３１を割り込み処理情報記憶手段３に格納する（ステップＡ２）。本実施例では、この場合、プロセスＩＤ３１１に当該プロセスのＩＤ、割り込み処理３１２にメッセージ出力処理、処理カウンタ３１３にメッセージを出力したい時間を一定時間で割った値を格納する。この一定時間を割り込み処理実行判定手段７が呼び出される時間間隔とすることにより、任意の時間を示すカウンタ値を計算によって求めることができる。   The interrupt processing information registration unit 2 checks whether there is an interrupt processing to be registered in the process 11 (step A1 in FIG. 5), and since there is an interrupt processing, the interrupt processing information 31 is stored in the interrupt processing information storage unit 3. (Step A2). In this embodiment, in this case, the process ID 311 stores the ID of the process, the interrupt processing 312 stores the message output processing, and the processing counter 313 stores a value obtained by dividing the time for which the message is to be output by a predetermined time. By setting this fixed time as the time interval at which the interrupt process execution determination means 7 is called, a counter value indicating an arbitrary time can be obtained by calculation.

なお、処理カウンタ３１３の計算時に、コンピュータシステム１００の時刻との差分を計算することにより、任意の時刻に割り込み処理を実行することもできる。   Note that interrupt processing can be executed at an arbitrary time by calculating a difference from the time of the computer system 100 when the processing counter 313 is calculated.

このプロセス１１がクラスＢに属しているとすると、ＣＰＵリソース管理手段４は、ＣＰＵリソース管理情報記憶手段５に記憶されているＣＰＵリソース管理情報５１における、割り込み処理用のクラスごとに決められたＣＰＵ配分率を参照し、クラスＢには全体の10％のＣＰＵリソースが割り当てられるように、プロセスを選択してＣＰＵを割り当て、プロセスの起動を行う（ステップＡ３）。   Assuming that this process 11 belongs to class B, the CPU resource management means 4 determines the CPU determined for each class for interrupt processing in the CPU resource management information 51 stored in the CPU resource management information storage means 5. With reference to the distribution ratio, the process is started by selecting a process and assigning a CPU so that 10% of the total CPU resources are assigned to class B (step A3).

一方、一定時間ごとにタイマ処理手段６から起動された割り込み処理実行判定手段７が、割り込み処理情報記憶手段３に格納されたエントリの処理カウンタ３１３を判定する（図６のステップＢ３）が、処理カウンタ３１３が０の値になる前にプロセスが終了すると、プロセス終了手段９により割り込み処理情報削除手段１０が起動され、起動された割り込み処理情報削除手段１０が、割り込み処理情報記憶手段３内に当該プロセス１１の割り込み処理情報３１があるかどうかチェックし（図７のステップＣ１）、当該プロセス１１の割り込み処理情報３１を割り込み処理情報記憶手段３から削除する（ステップＣ２）。   On the other hand, the interrupt processing execution determination means 7 activated from the timer processing means 6 at regular intervals determines the processing counter 313 of the entry stored in the interrupt processing information storage means 3 (step B3 in FIG. 6). When the process ends before the counter 313 reaches 0, the interrupt processing information deletion unit 10 is activated by the process termination unit 9, and the activated interrupt processing information deletion unit 10 stores the interrupt processing information storage unit 3 in the interrupt processing information storage unit 3. It is checked whether there is interrupt processing information 31 of the process 11 (step C1 in FIG. 7), and the interrupt processing information 31 of the process 11 is deleted from the interrupt processing information storage means 3 (step C2).

プロセス終了より、当該プロセス１１の処理カウンタ３１３が０の値になるほうが早かった場合（ステップＢ３のＹＥＳ）、割り込み処理実行判定手段７は、割り込み処理実行手段８を起動する。割り込み処理情報記憶手段３に登録された割り込み処理３１２を、すべてクラスＺで実行することとした場合、起動した割り込み処理実行手段８は、割り込み処理３１２に登録されていた割り込み処理（この場合は、メッセージ出力処理）をクラスＺのプロセスとして登録し、ＣＰＵリソース管理手段４にクラスＺのＣＰＵ割当要求を行い、割り込み処理を動作させる（ステップＢ４）。   When the process counter 313 of the process 11 becomes 0 earlier than the end of the process (YES in step B3), the interrupt process execution determination unit 7 activates the interrupt process execution unit 8. When all the interrupt processes 312 registered in the interrupt process information storage unit 3 are to be executed in the class Z, the interrupt process execution unit 8 that has been started up interrupts the interrupt process registered in the interrupt process 312 (in this case, Message output processing) is registered as a class Z process, a CPU allocation request for class Z is sent to the CPU resource management means 4, and interrupt processing is operated (step B4).

割り込み処理を動作させた後、プロセス終了手段９によって起動された割り込み処理情報削除手段１０は、当該プロセス１１の割り込み処理情報３１を割り込み処理情報記憶手段３から削除する（ステップＣ２）。このため、処理カウンタ３１３の値の設定により、プロセスが指定時間までに終了しない場合のみ、メッセージを出力することが可能になる。   After operating the interrupt processing, the interrupt processing information deleting unit 10 activated by the process ending unit 9 deletes the interrupt processing information 31 of the process 11 from the interrupt processing information storage unit 3 (step C2). For this reason, by setting the value of the processing counter 313, a message can be output only when the process does not end by the designated time.

割り込み処理情報登録手段２によって割り込み処理情報記憶手段３に登録された割り込み処理３１は、すべて図３のクラスＺで実行されることとすると、クラスＺで実行される割り込み処理は、一定時間当たり1％のＣＰＵが割り当てられることになる。一定時間あたり確実に1％のＣＰＵが割り当てられるため、どんなにシステムの負荷が高くても、割り込み処理により終了していない旨のメッセージを出力することができる。   Assuming that all the interrupt processes 31 registered in the interrupt process information storage means 3 by the interrupt process information registration means 2 are executed in the class Z of FIG. 3, the interrupt processes executed in the class Z are 1 per fixed time. % CPU will be allocated. Since 1% of the CPU is allocated with certainty per certain time, a message indicating that the process is not terminated can be output by the interrupt process, no matter how high the system load is.

（第１の実施の形態の効果）
本実施の形態によれば、以下の効果を達成することができる。 (Effects of the first embodiment)
According to the present embodiment, the following effects can be achieved.

第１に、コンピュータシステム１００の負荷が高く、あるプロセス１１にＣＰＵを割り当てることができな場合でも、特殊な割り込み処理用クラスでそのプロセスに対応した割り込み処理を実行できる。すなわち、コンピュータシステム１００の負荷が高く、所定の割り込み処理、例えば、低いプライオリティのプロセスが登録した割り込み処理を任意の指定時間後に実行できる。   First, even when the load on the computer system 100 is high and a CPU cannot be assigned to a certain process 11, interrupt processing corresponding to that process can be executed with a special interrupt processing class. That is, the load of the computer system 100 is high, and predetermined interrupt processing, for example, interrupt processing registered by a low priority process can be executed after an arbitrary designated time.

その理由は、所定の時間ごとに割り込み処理がないかチェックすることにより、低いプライオリティのプロセスが登録した割り込み処理を実行できるためである。また、割り込み処理を実行するまでの処理カウンタ３１３を設けることにより、任意の時間がたってから、割り込み処理を実行することができるためである。   The reason is that the interrupt process registered by the low priority process can be executed by checking whether there is an interrupt process every predetermined time. Also, by providing the processing counter 313 until the interrupt processing is executed, the interrupt processing can be executed after an arbitrary time.

第２に、入出力等でプロセスがＣＰＵを一時的に解放しても、ＣＰＵ配分率分のＣＰＵが優先して割り当てられる。   Second, even if the process temporarily releases the CPU due to input / output or the like, CPUs corresponding to the CPU allocation rate are preferentially assigned.

その理由は、ＣＰＵリソース管理手段４が、ＣＰＵリソース管理情報５１に基づいて、割り込み処理用のクラスごとに決められたＣＰＵ配分率になるようにプロセスを選択し、ＣＰＵを割り当てるからである。   The reason is that the CPU resource management means 4 selects a process based on the CPU resource management information 51 so as to obtain a CPU distribution ratio determined for each class for interrupt processing, and allocates a CPU.

第３に、この効果の一例として、所定の割り込み処理としてメッセージ出力を行った場合、今まで出力できなかったメッセージが出力できるようになるため、メッセージに連動した自動運転を行っている場合に、より柔軟な自動運転を行うことができる。また、任意の時間後にプライオリティを上げることもでき、柔軟で効率的な運用を行うことができる。   Thirdly, as an example of this effect, when a message is output as a predetermined interrupt process, a message that could not be output until now can be output, so when performing automatic operation linked to the message, More flexible automatic operation can be performed. In addition, the priority can be raised after an arbitrary time, and flexible and efficient operation can be performed.

第４に、ＣＰＵ配分率の枠内での動作のため、高いプライオリティの割り込み処理がＣＰＵループしてもシステムの性能に悪影響を及ぼすようなことがない。   Fourth, because of the operation within the CPU allocation ratio, even if high priority interrupt processing is in the CPU loop, the system performance is not adversely affected.

第５に、処理カウンタ３１３の計算時に、コンピュータシステム１００の時刻との差分を計算することにより、任意の時刻に割り込み処理を実行することもできる。   Fifth, by calculating the difference from the time of the computer system 100 when the processing counter 313 is calculated, interrupt processing can be executed at an arbitrary time.

（第２の実施の形態）
本発明による第２の実施の形態は、ＣＰＵリソース管理情報記憶手段５に格納するＣＰＵリソース管理情報を除いて第１の実施の形態と同様の構成であるため、詳細な説明を省略する。 (Second Embodiment)
The second embodiment according to the present invention has the same configuration as that of the first embodiment except for the CPU resource management information stored in the CPU resource management information storage unit 5, and thus detailed description thereof is omitted.

本実施の形態のＣＰＵリソース管理情報記憶手段５に格納するＣＰＵリソース管理情報の例を図８に示す。   An example of the CPU resource management information stored in the CPU resource management information storage unit 5 of this embodiment is shown in FIG.

図８を参照すると、本実施の形態のＣＰＵリソース管理情報５１は、クラス５１１と、ＣＰＵ配分率５１２と、ＣＰＵ使用制限時間５１３とを含んで構成される。   Referring to FIG. 8, the CPU resource management information 51 according to the present exemplary embodiment includes a class 511, a CPU distribution ratio 512, and a CPU usage time limit 513.

本実施の形態のクラス５１１及びＣＰＵ配分率５１２は、図３で示した第１の実施の形態のクラス５１１及びＣＰＵ配分率５１２と同様のものである。ＣＰＵ制限時間５１３は、該当クラスで実行される１つのプロセス当たりに割り当てるＣＰＵのＣＰＵ制限時間を示す。   The class 511 and the CPU distribution ratio 512 of the present embodiment are the same as the class 511 and the CPU distribution ratio 512 of the first embodiment shown in FIG. The CPU time limit 513 indicates the CPU time limit of the CPU allocated per process executed in the corresponding class.

図８のＣＰＵ制限時間５１３に示すように、例えば、クラスＺに対して割り当てるＣＰＵに関し、所定のＣＰＵ制限時間を設定しておけば、設定されたＣＰＵ制限時間でクラスＺの該当プロセスの処理が打ち切られる。   As shown in the CPU time limit 513 in FIG. 8, for example, if a predetermined CPU time limit is set for the CPU assigned to the class Z, the process of the corresponding process of the class Z can be performed with the set CPU time limit. Censored.

（第２の実施の形態の効果）
本実施の形態によれば、１つの割り込み処理がループしてしまって他の割り込み処理が実行できなくなることを防止できる。 (Effect of the second embodiment)
According to the present embodiment, it can be prevented that one interrupt process loops and another interrupt process cannot be executed.

その理由は、ＣＰＵリソース管理情報５１としてクラス５１１、ＣＰＵ配分率５１２及びＣＰＵ制限時間５１３を定め、割り込み処理用のクラスに対して割り当てるＣＰＵに関し、所定のＣＰＵ制限時間を設定しておくことにより、設定されたＣＰＵ制限時間で割り込み処理用のクラスの該当プロセスの処理が打ち切られるからである。   The reason is that a class 511, a CPU distribution ratio 512, and a CPU time limit 513 are defined as the CPU resource management information 51, and a predetermined CPU time limit is set for the CPU assigned to the class for interrupt processing. This is because the process of the corresponding process of the class for interrupt processing is aborted within the set CPU time limit.

以上好ましい実施の形態をあげて本発明を説明したが、本発明は必ずしも、上記実施の形態に限定されるものでなく、その技術的思想の範囲内において様々に変形して実施することができる。   Although the present invention has been described with reference to the preferred embodiments, the present invention is not necessarily limited to the above embodiments, and various modifications can be made within the scope of the technical idea. .

あらかじめ決められたＣＰＵリソースの利用割合に従って、各クラスで使用するＣＰＵリソースの配分を行うＣＰＵリソース管理を行っているシステムで、長時間終了しないプロセスを監視するといった用途に適用できる。   The present invention can be applied to the use of monitoring a process that does not end for a long time in a system that performs CPU resource management that distributes CPU resources to be used in each class according to a predetermined usage ratio of CPU resources.

本発明の第１の実施の形態によるコンピュータシステムの構成を示すブロック図である。It is a block diagram which shows the structure of the computer system by the 1st Embodiment of this invention. 第１の実施の形態による割り込み処理情報記憶手段に格納する割り込み処理情報の一例を説明する図である。It is a figure explaining an example of the interrupt process information stored in the interrupt process information storage means by 1st Embodiment. 第１の実施の形態によるＣＰＵリソース管理情報記憶手段に格納されるＣＰＵリソース管理情報の一例を説明する図である。It is a figure explaining an example of the CPU resource management information stored in the CPU resource management information storage means by 1st Embodiment. 第１の実施の形態によるコンピュータシステムのハードウェア構成例を示すブロック図である。It is a block diagram which shows the hardware structural example of the computer system by 1st Embodiment. 第１の実施の形態によるプロセスの起動受け付け時の割り込み処理情報登録手段とＣＰＵリソース管理手段の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the interrupt process information registration means at the time of the process start acceptance by 1st Embodiment, and CPU resource management means. 第１の実施の形態による割り込み処理実行判定手段の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the interruption process execution determination means by 1st Embodiment. 第１の実施の形態によるプロセス終了時の割り込み処理情報削除手段の動作を示すフローチャートである。It is a flowchart which shows operation | movement of the interruption process information deletion means at the time of the process end by 1st Embodiment. 本発明の第２の実施の形態によるＣＰＵリソース管理情報記憶手段５に格納するＣＰＵリソース管理情報の例を説明する図である。It is a figure explaining the example of CPU resource management information stored in the CPU resource management information storage means 5 by the 2nd Embodiment of this invention.

符号の説明Explanation of symbols

１００：コンピュータシステム
１：プロセス受付手段
２：割り込み処理情報登録手段
３：割り込み処理情報記憶手段
３１：割り込み処理情報
３１１：プロセスＩＤ
３１２：割り込み処理
３１３処理カウンタ
４：ＣＰＵリソース管理手段
５：ＣＰＵリソース管理情報記憶手段
５１：ＣＰＵリソース管理情報
５１１：クラス
５１２：ＣＰＵ配分率
６：タイマ処理手段
７：割り込み処理実行判定手段
８：割り込み処理実行手段
９：プロセス終了手段
１０：割り込み処理情報削除手段
１１：プロセス
１００１：ＣＰＵ
１００２：主記憶部
１００３：通信制御部
１００４：提示部
１００５：入力部
１００６：インタフェース部
１００７：補助記憶部
１００８：システムバス
２０００：ネットワーク 100: Computer system 1: Process reception means 2: Interrupt processing information registration means 3: Interrupt processing information storage means 31: Interrupt processing information 311: Process ID
312: Interrupt processing 313 processing counter 4: CPU resource management means 5: CPU resource management information storage means 51: CPU resource management information 511: Class 512: CPU distribution ratio 6: Timer processing means 7: Interrupt processing execution determination means 8: Interrupt Processing execution means 9: Process termination means 10: Interrupt processing information deletion means 11: Process 1001: CPU
1002: Main storage unit 1003: Communication control unit 1004: Presentation unit 1005: Input unit 1006: Interface unit 1007: Auxiliary storage unit 1008: System bus 2000: Network

Claims (20)

処理が属するクラスに応じて定められたＣＰＵ配分率に従って各処理へＣＰＵリソースを割り当てる、マルチタスクによる処理の実行が可能なコンピュータシステムであって、
所定の時間間隔毎に、予め定めた所定の割り込み処理の有無を判別し、
前記所定の割り込み処理が有る場合、当該割り込み処理用のクラスのＣＰＵ配分率に従ってＣＰＵリソースを割り当て、前記割り込み処理を制御する割り込み制御装置を備えることを特徴とするコンピュータシステム。 A computer system capable of executing multi-task processing, allocating CPU resources to each processing according to a CPU distribution ratio determined according to a class to which the processing belongs,
At predetermined time intervals, determine the presence or absence of a predetermined interrupt process,
A computer system comprising: an interrupt control device for allocating CPU resources according to a CPU allocation ratio of a class for the interrupt processing when the predetermined interrupt processing is present and controlling the interrupt processing. プロセスに登録すべき割り込み処理に関する割込み処理情報を割り込み処理情報記憶手段に記憶し、
所定の時間間隔毎に、前記割り込み処理情報に基づいて割り込み処理を実行するか否かを判定することを特徴とする請求項１に記載のコンピュータシステム。 Store interrupt processing information related to interrupt processing to be registered in the process in the interrupt processing information storage means,
The computer system according to claim 1, wherein whether or not to execute interrupt processing is determined based on the interrupt processing information at predetermined time intervals. 実行すべき割り込み処理がある場合、割り込み処理用クラスのＣＰＵリソース割当要求を行うことによって前記割り込み処理を動作させることを特徴とする請求項２に記載のコンピュータシステム。 3. The computer system according to claim 2, wherein when there is an interrupt process to be executed, the interrupt process is operated by making a CPU resource allocation request for an interrupt process class. 割り込み処理を実行するまでの待機時間を示す実行待機カウンタを予め備え、
前記実行待機カウンタに基づいて前記割り込み処理を行うことを特徴とする請求項１から請求項３のいずれか１項に記載のコンピュータシステム。 An execution waiting counter that indicates the waiting time until interrupt processing is executed is provided in advance,
4. The computer system according to claim 1, wherein the interrupt processing is performed based on the execution standby counter. 5. 所定の時間のうち各前記クラスに対してＣＰＵリソースの割り当て可能な割合を示すＣＰＵリソースの配分率を予め備え、
前記配分率に基づいて前記割り込み処理を動作させることを特徴とする請求項１から請求項４のいずれか１項に記載のコンピュータシステム。 CPU resource allocation ratio indicating the percentage of CPU resources that can be allocated to each of the classes in a predetermined time is prepared in advance,
The computer system according to any one of claims 1 to 4, wherein the interrupt processing is operated based on the distribution ratio. 前記クラスで実行される１つのプロセス当たりに割り当てるＣＰＵリソースの割り当て制限時間を予め備え、
前記割り当て制限時間に基づいて前記割り込み処理を行うことを特徴とする請求項１から請求項５のいずれか１項に記載のコンピュータシステム。 CPU resource allocation time limit allocated per process executed in the class is prepared in advance,
The computer system according to claim 1, wherein the interrupt process is performed based on the allocation time limit. 前記割り込み処理情報は、前記クラス毎に、割り込み処理として実行する処理内容と、割り込み処理を実行するまでの実行待機カウンタとを対応付けたものであることを特徴とする請求項１に記載のコンピュータシステム。 2. The computer according to claim 1, wherein the interrupt processing information is obtained by associating a processing content to be executed as an interrupt processing with an execution standby counter until the interrupt processing is executed for each class. system. 前記割り込み処理として実行する処理内容がメッセージ出力処理の場合に、前記実行待機カウンタとして、メッセージを出力したい時間を所定の時間で割った単位時間を格納し、前記単位時間毎に、割り込み処理があるか否かを判定することを特徴とする請求項７に記載のコンピュータシステム。 When the process executed as the interrupt process is a message output process, the execution standby counter stores a unit time obtained by dividing a time for outputting a message by a predetermined time, and there is an interrupt process for each unit time. The computer system according to claim 7, wherein it is determined whether or not. ＣＰＵリソースの割り当てを管理する管理情報は、前記クラス毎に、前記クラスが所定の時間のうちＣＰＵリソースを使用可能な割合を示すＣＰＵリソースの配分率を対応付けたものであることを特徴とする請求項２に記載のコンピュータシステム。 The management information for managing the allocation of the CPU resources is obtained by associating a distribution rate of the CPU resources indicating a ratio that the class can use the CPU resources in a predetermined time for each class. The computer system according to claim 2. プロセス終了時に、当該プロセスの前記割り込み処理情報を前記割り込み処理情報記憶手段から削除することを特徴とする請求項２に記載のコンピュータシステム。 3. The computer system according to claim 2, wherein when the process ends, the interrupt processing information of the process is deleted from the interrupt processing information storage unit. 処理が属するクラスに応じて定められたＣＰＵ配分率に従って各処理へＣＰＵリソースを割り当てる、マルチタスクによる処理の実行が可能なコンピュータシステムの割り込み制御方法であって、
所定の時間間隔毎に、予め定めた所定の割り込み処理の有無を判別し、
前記所定の割り込み処理が有る場合、当該割り込み処理用のクラスのＣＰＵ配分率に従ってＣＰＵリソースを割り当て、前記割り込み処理を制御する割り込み制御ステップを備えることを特徴とする割り込み制御方法。 An interrupt control method for a computer system capable of executing processing by multitasking, assigning CPU resources to each processing according to a CPU distribution ratio determined according to a class to which the processing belongs,
At predetermined time intervals, determine the presence or absence of a predetermined interrupt process,
An interrupt control method comprising: an interrupt control step of allocating CPU resources in accordance with a CPU allocation rate of a class for the interrupt processing when the predetermined interrupt processing is present and controlling the interrupt processing. 所定の時間間隔毎に、プロセスに登録すべき割り込み処理に関する前記割り込み処理情報に基づいて割り込み処理を実行するか否かを判定することを特徴とする請求項１１に記載の割り込み制御方法。 12. The interrupt control method according to claim 11, wherein whether or not to execute interrupt processing is determined based on the interrupt processing information relating to interrupt processing to be registered in a process at predetermined time intervals. 実行すべき割り込み処理がある場合、割り込み処理用クラスのＣＰＵリソース割当要求を行うことによって前記割り込み処理を動作させることを特徴とする請求項１２に記載の割り込み制御方法。 13. The interrupt control method according to claim 12, wherein when there is an interrupt process to be executed, the interrupt process is operated by making a CPU resource allocation request for an interrupt process class. 割り込み処理を実行するまでの待機時間を示す実行待機カウンタに基づいて前記割り込み処理を行うことを特徴とする請求項１１から請求項１３のいずれか１項に記載の割り込み制御方法。 The interrupt control method according to any one of claims 11 to 13, wherein the interrupt process is performed based on an execution standby counter indicating a standby time until the interrupt process is executed. 所定の時間のうち各前記クラスに対してＣＰＵリソースの割り当て可能な割合を示すＣＰＵリソースの配分率に基づいて前記割り込み処理を行うことを特徴とする請求項１１から請求項１４のいずれか１項に記載の割り込み制御方法。 15. The interrupt process according to claim 11, wherein the interrupt processing is performed based on a CPU resource allocation ratio indicating a ratio of CPU resources that can be allocated to each class in a predetermined time. Interrupt control method described in 1. 前記クラスで実行される１つのプロセス当たりに割り当てるＣＰＵリソースの割り当て制限時間に基づいて前記割り込み処理を行うことを特徴とする請求項１１から請求項１５のいずれか１項に記載の割り込み制御方法。 The interrupt control method according to any one of claims 11 to 15, wherein the interrupt processing is performed based on an allocation time limit of a CPU resource allocated per process executed in the class. 処理が属するクラスに応じて定められたＣＰＵ配分率に従って各処理へＣＰＵリソースを割り当てる、マルチタスクによる処理の実行が可能なコンピュータシステム上で実行されるプログラムであって、
前記コンピュータシステムの割り込み制御装置に、
所定の時間間隔毎に、予め定めた所定の割り込み処理の有無を判別し、
前記所定の割り込み処理が有る場合、当該割り込み処理用のクラスのＣＰＵ配分率に従ってＣＰＵリソースを割り当て、前記割り込み処理を制御する割り込み制御処理を実行させることを特徴とするプログラム。 A program that is executed on a computer system capable of executing a process by multitasking that allocates a CPU resource to each process according to a CPU distribution ratio determined according to a class to which the process belongs,
In the interrupt control device of the computer system,
At predetermined time intervals, determine the presence or absence of a predetermined interrupt process,
A program characterized in that, when there is the predetermined interrupt process, a CPU resource is allocated according to a CPU distribution ratio of the interrupt process class, and an interrupt control process for controlling the interrupt process is executed. 前記割り込み制御装置に、
割り込み処理を実行するまでの待機時間を示す実行待機カウンタに基づいて前記割り込み処理を実行させることを特徴とする請求項１７に記載のプログラム。 In the interrupt control device,
18. The program according to claim 17, wherein the interrupt process is executed based on an execution standby counter indicating a waiting time until the interrupt process is executed. 前記割り込み制御装置に、
所定の時間のうち各前記クラスに対してＣＰＵリソースの割り当て可能な割合を示すＣＰＵリソースの配分率に基づいて前記割り込み処理を実行させることを特徴とする請求項１７又は請求項１８に記載のプログラム。 In the interrupt control device,
19. The program according to claim 17 or 18, wherein the interrupt processing is executed based on a CPU resource allocation ratio indicating a ratio of CPU resources that can be allocated to each class in a predetermined time. . 前記割り込み制御装置に、
前記クラスで実行される１つのプロセス当たりに割り当てるＣＰＵリソースの割り当て制限時間に基づいて前記割り込み処理を実行させることを特徴とする請求項１７から請求項１９のいずれか１項に記載のプログラム。 In the interrupt control device,
The program according to any one of claims 17 to 19, wherein the interrupt processing is executed based on an allocation time limit of a CPU resource allocated per process executed in the class.
JP2007060116A 2007-03-09 2007-03-09 Computer system, interrupt control method and program Pending JP2008225641A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007060116A JP2008225641A (en) 2007-03-09 2007-03-09 Computer system, interrupt control method and program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007060116A JP2008225641A (en) 2007-03-09 2007-03-09 Computer system, interrupt control method and program

Publications (1)

Publication Number Publication Date
JP2008225641A true JP2008225641A (en) 2008-09-25

Family

ID=39844221

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007060116A Pending JP2008225641A (en) 2007-03-09 2007-03-09 Computer system, interrupt control method and program

Country Status (1)

Country Link
JP (1) JP2008225641A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044590A (en) * 2008-08-12 2010-02-25 Toshiba Corp Mobile terminal apparatus
WO2013140518A1 (en) * 2012-03-19 2013-09-26 富士通株式会社 Scheduling program, multi-core processor system, and scheduling method
WO2016091003A1 (en) * 2014-12-08 2016-06-16 中兴通讯股份有限公司 Method for implementing service collaborative scheduling, computing board, and storage medium
JP7355456B2 (en) 2019-12-09 2023-10-03 Ｎｅｃソリューションイノベータ株式会社 CPU resource management device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196633A (en) * 1988-02-01 1989-08-08 Nec Corp Task control system
JPH04340135A (en) * 1991-05-16 1992-11-26 Nec Corp Cpu time distribution control system between plural processing types
JP2001142723A (en) * 1999-11-11 2001-05-25 Fujitsu Ltd Resource allocating method, computer system, and recording medium

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01196633A (en) * 1988-02-01 1989-08-08 Nec Corp Task control system
JPH04340135A (en) * 1991-05-16 1992-11-26 Nec Corp Cpu time distribution control system between plural processing types
JP2001142723A (en) * 1999-11-11 2001-05-25 Fujitsu Ltd Resource allocating method, computer system, and recording medium

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010044590A (en) * 2008-08-12 2010-02-25 Toshiba Corp Mobile terminal apparatus
WO2013140518A1 (en) * 2012-03-19 2013-09-26 富士通株式会社 Scheduling program, multi-core processor system, and scheduling method
JPWO2013140518A1 (en) * 2012-03-19 2015-08-03 富士通株式会社 Scheduling program, multi-core processor system, and scheduling method
US9715407B2 (en) 2012-03-19 2017-07-25 Fujitsu Limited Computer product, multicore processor system, and scheduling method
WO2016091003A1 (en) * 2014-12-08 2016-06-16 中兴通讯股份有限公司 Method for implementing service collaborative scheduling, computing board, and storage medium
CN105743802A (en) * 2014-12-08 2016-07-06 中兴通讯股份有限公司 Method of realizing business cooperative scheduling, and calculating single board
CN105743802B (en) * 2014-12-08 2020-02-14 中兴通讯股份有限公司 Method for realizing service cooperative scheduling and computing single board
JP7355456B2 (en) 2019-12-09 2023-10-03 Ｎｅｃソリューションイノベータ株式会社 CPU resource management device

Similar Documents

Publication Publication Date Title
RU2454704C2 (en) Method and system for executing program applications and machine-readable medium
EP2893444B1 (en) Quota-based resource management
US9569260B2 (en) Efficient priority-aware thread scheduling
US9588809B2 (en) Resource-based scheduler
KR101953906B1 (en) Apparatus for scheduling task
US7853743B2 (en) Processor and interrupt controlling method
US20100153957A1 (en) System and method for managing thread use in a thread pool
US8056083B2 (en) Dividing a computer job into micro-jobs for execution
KR20180053359A (en) Efficient scheduling of multi-version tasks
WO2017080273A1 (en) Task management methods and system, and computer storage medium
US20070169126A1 (en) Multi-processor system and program for causing computer to execute controlling method of multi-processor system
US20150026693A1 (en) Information processing apparatus and job scheduling method
JP2009075956A (en) Job management method, job management device and job management program
TWI460659B (en) Lock windows for reducing contention
CN107797848B (en) Process scheduling method and device and host equipment
WO2017080276A1 (en) Resource management method and system, and computer storage medium
JP2013218744A (en) Resource-based scheduler
EP1693743A2 (en) System, method and medium for using and/or providing operating system information to acquire a hybrid user/operating system lock
JP2008225641A (en) Computer system, interrupt control method and program
US9229716B2 (en) Time-based task priority boost management using boost register values
JP2009237858A (en) Server task management program and server task management method
KR101377195B1 (en) Computer micro-jobs
CN111143063A (en) Task resource reservation method and device
JP3893136B2 (en) Embedded computer control program, recording medium recording the program, and embedded system
US9618988B2 (en) Method and apparatus for managing a thermal budget of at least a part of a processing system

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080711

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100419

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110329