JP2008206376A - Switching regulator, and circuit and method for controlling the same - Google Patents

Switching regulator, and circuit and method for controlling the same Download PDF

Info

Publication number
JP2008206376A
JP2008206376A JP2007042834A JP2007042834A JP2008206376A JP 2008206376 A JP2008206376 A JP 2008206376A JP 2007042834 A JP2007042834 A JP 2007042834A JP 2007042834 A JP2007042834 A JP 2007042834A JP 2008206376 A JP2008206376 A JP 2008206376A
Authority
JP
Japan
Prior art keywords
voltage
switching
load state
switching regulator
pulse signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007042834A
Other languages
Japanese (ja)
Inventor
Hideki Miyoshi
秀樹 三好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2007042834A priority Critical patent/JP2008206376A/en
Publication of JP2008206376A publication Critical patent/JP2008206376A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a delay occurs until an output voltage becomes stable when returning to a normal load from a light load. <P>SOLUTION: A switching circuit 12 includes a switching transistor M1 and a synchronous rectifying transistor M2 connected in series between an input terminal 102 and ground, and a voltage at a connection point between two transistors is applied to one end of an inductor L1 as a switching voltage Vsw. In a pulse modulator 20, a PWM signal Spwm is generated of which duty ratio is adjusted so that the output voltage (Vout 2) of a step-down type switching regulator 200 approximates a predetermined reference voltage Vref. In a return pulse signal generating part 30, a return pulse signal S1 is generated of which the duty ratio is set without correlating with the output voltage of the step-down type switching regulator 200. In a driver circuit 10, a switching circuit 12 is driven by selecting either one of the PWM signal Spwm or the return pulse signal S1. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、スイッチングレギュレータに関し、特に同期整流方式のスイッチングレギュレータの制御技術に関する。   The present invention relates to a switching regulator, and more particularly to a control technology for a synchronous rectification switching regulator.

近年の携帯電話、PDA(Personal Digital Assistant)、パーソナルコンピュータなどの電子機器にはリチウムイオン電池などが電源として搭載される。リチウムイオン電池の電圧は、3V〜4V程度であり、この電圧をそのままマイコンに供給したのでは、無駄な電力消費が発生するため、降圧型のスイッチングレギュレータを用いて電池電圧を降圧し、定電圧化してマイコンに供給するのが一般的である。   In recent years, electronic devices such as mobile phones, PDAs (Personal Digital Assistants), and personal computers are equipped with lithium ion batteries or the like as a power source. The voltage of the lithium ion battery is about 3V to 4V. If this voltage is supplied to the microcomputer as it is, wasteful power consumption occurs. Therefore, the battery voltage is lowered using a step-down switching regulator, and the constant voltage Generally, it is supplied to microcomputers.

降圧型のスイッチングレギュレータには、整流用のダイオードを用いる方式(以下、ダイオード整流方式という)と、ダイオードの代わりに、整流用トランジスタを用いる方式(以下、同期整流方式という)が存在する。前者の場合、負荷に流れる負荷電流が低いときに高効率が得られるという利点を有するが、制御回路の外部に、インダクタ、キャパシタに加えてダイオードが必要となるため、回路面積が大きくなる。後者の場合、負荷に供給する電流が小さいときの効率は、前者に比べて劣るが、ダイオードの代わりにトランジスタを用いるため、LSIの内部に集積化することができ、周辺部品を含めた回路面積としては小型化が可能となる。携帯電話などの電子機器において、小型化が要求される場合、整流用トランジスタを用いたスイッチングレギュレータ(以下、同期整流方式スイッチングレギュレータという)が用いられることが多い。   There are two types of step-down switching regulators: a method using a rectifying diode (hereinafter referred to as a diode rectifying method) and a method using a rectifying transistor instead of a diode (hereinafter referred to as a synchronous rectifying method). In the former case, there is an advantage that high efficiency can be obtained when the load current flowing through the load is low. However, since a diode is required in addition to the inductor and the capacitor outside the control circuit, the circuit area becomes large. In the latter case, the efficiency when the current supplied to the load is small is inferior to the former, but since a transistor is used instead of a diode, it can be integrated inside the LSI, and the circuit area including peripheral components As a result, downsizing is possible. When electronic devices such as mobile phones are required to be downsized, a switching regulator using a rectifying transistor (hereinafter referred to as a synchronous rectification switching regulator) is often used.

同期整流方式のスイッチングレギュレータの軽負荷時の効率を改善するために、軽負荷を検出すると、スイッチングレギュレータの制御回路の内部の不要な回路ブロックを停止し、消費電力を低減する場合がある。
特開2007−028732号公報
In order to improve the efficiency at the time of light load of the switching regulator of the synchronous rectification system, when a light load is detected, unnecessary circuit blocks inside the control circuit of the switching regulator may be stopped to reduce power consumption.
JP 2007-028732 A

本出願人は、スイッチングレギュレータの軽負荷状態の動作について検証するにあたり、以下の課題を認識するに至った。
スイッチングレギュレータは、出力電圧に応じた検出電圧と、基準電圧との誤差を、誤差増幅器によって増幅し、誤差電圧を生成する。スイッチングトランジスタのオン、オフのデューティ比は、誤差電圧にもとづいて設定される。その結果、フィードバックによって基準電圧と検出電圧が一致し、所望の出力電圧が生成される。
The present applicant has come to recognize the following problems when verifying the operation of the switching regulator in a light load state.
The switching regulator generates an error voltage by amplifying an error between the detection voltage corresponding to the output voltage and the reference voltage by an error amplifier. The on / off duty ratio of the switching transistor is set based on the error voltage. As a result, the reference voltage and the detection voltage coincide with each other by feedback, and a desired output voltage is generated.

ここで軽負荷時に誤差増幅器を停止した場合、誤差電圧は、フィードバックとは無関係な電圧レベルとなる。その後通常の負荷状態に復帰する場合、誤差電圧がフィードバックに依存した値に復帰するまでには、ある程度の時間が必要とされる。したがって、軽負荷から通常負荷へと復帰する際に、出力電圧が所望の電圧値に安定化するまでに遅れが発生する場合があった。   Here, when the error amplifier is stopped at the time of light load, the error voltage becomes a voltage level unrelated to the feedback. Thereafter, when returning to the normal load state, a certain amount of time is required until the error voltage returns to a value depending on feedback. Therefore, when returning from a light load to a normal load, a delay may occur until the output voltage is stabilized to a desired voltage value.

本発明はかかる課題に鑑みてなされたものであり、その包括的な目的は、同期整流方式のスイッチングレギュレータにおいて、軽負荷状態から通常負荷状態への復帰時間の短縮にある。   The present invention has been made in view of such problems, and a comprehensive object thereof is to shorten the return time from a light load state to a normal load state in a synchronous rectification switching regulator.

本発明のある態様は、スイッチングレギュレータの制御回路に関する。この制御回路は、入力端子と接地間に直列に接続されたスイッチングトランジスタと同期整流トランジスタを含み、2つのトランジスタの接続点の電圧を、スイッチング電圧として本制御回路の外部に接続されるインダクタの一端に印加するスイッチング回路と、スイッチングレギュレータの出力電圧が所定の基準電圧に近づくようデューティ比が調節されるパルス変調信号を生成するパルス変調器と、スイッチングレギュレータの出力電圧とは相関なくデューティ比が設定される復帰パルス信号を生成する復帰パルス信号生成部と、パルス変調信号または復帰パルス信号のいずれかを選択して、スイッチングトランジスタおよび同期整流トランジスタをスイッチングさせるドライバ回路と、スイッチングレギュレータにより駆動される負荷の軽負荷状態を検出すると、少なくとも当該制御回路の一部を休止させ、軽負荷状態から通常負荷状態への復帰が検出されると、休止させた制御回路の一部を動作させる制御部と、を備える。ドライバ回路は、通常負荷状態において、パルス変調信号を選択し、軽負荷状態から通常負荷状態への遷移期間において、復帰パルス信号を選択する。   One embodiment of the present invention relates to a control circuit for a switching regulator. This control circuit includes a switching transistor and a synchronous rectification transistor connected in series between the input terminal and the ground, and one end of an inductor connected to the outside of the control circuit using the voltage at the connection point of the two transistors as a switching voltage. The duty ratio is set without any correlation between the switching circuit applied to the pulse generator, the pulse modulator that generates the pulse modulation signal whose duty ratio is adjusted so that the output voltage of the switching regulator approaches a predetermined reference voltage, and the output voltage of the switching regulator. A return pulse signal generator for generating a return pulse signal to be generated, a driver circuit that selects either the pulse modulation signal or the return pulse signal to switch the switching transistor and the synchronous rectification transistor, and a load driven by the switching regulator When detecting a light load state, at least a part of the control circuit is suspended, and when a return from the light load state to the normal load state is detected, a control unit that operates a part of the suspended control circuit; Prepare. The driver circuit selects the pulse modulation signal in the normal load state, and selects the return pulse signal in the transition period from the light load state to the normal load state.

「スイッチングレギュレータの出力電圧とは相関なく」とは、デューティ比が出力電圧の値に依存しないことを意味する。これは、別の観点からいえば、フィードバックによらずに生成されると把握することもできる。
軽負荷状態において制御回路の一部を停止すると、その復帰時に、パルス変調信号のデューティ比が理想的な値に近づくまでに、長い時間を要することになる。この態様によれば、復帰動作中に、フィードバックとは無関係に生成される復帰パルス信号を利用してスイッチングを再開することにより、短時間で出力電圧を所望の値に近づけることができる。
“No correlation with the output voltage of the switching regulator” means that the duty ratio does not depend on the value of the output voltage. From another point of view, this can also be understood as being generated without feedback.
When a part of the control circuit is stopped in a light load state, it takes a long time for the duty ratio of the pulse modulation signal to approach an ideal value at the time of recovery. According to this aspect, the output voltage can be brought close to a desired value in a short time by restarting switching using the return pulse signal generated regardless of the feedback during the return operation.

復帰パルス信号生成部は、復帰パルス信号のデューティ比を所定値に設定してもよい。この場合、構成を簡略化できる。   The return pulse signal generation unit may set the duty ratio of the return pulse signal to a predetermined value. In this case, the configuration can be simplified.

復帰パルス信号生成部は、入力端子に印加される入力電圧と、基準電圧で規定される出力電圧の目標値の比に応じて、復帰パルス信号のデューティ比を設定してもよい。
この場合、出力電圧を最適化するために必要なデューティ比によってスイッチング動作が再開されるため、出力電圧を短時間で目標値に近づけることができる。
The return pulse signal generation unit may set the duty ratio of the return pulse signal according to the ratio between the input voltage applied to the input terminal and the target value of the output voltage defined by the reference voltage.
In this case, since the switching operation is resumed with the duty ratio necessary for optimizing the output voltage, the output voltage can be brought close to the target value in a short time.

本発明の別の態様は、降圧型スイッチングレギュレータである。この降圧型スイッチングレギュレータは、一端が接地されたキャパシタと、一端がキャパシタの他端に接続されたインダクタと、インダクタの他端に、スイッチング電圧を供給する上述のいずれかの制御回路と、を備え、キャパシタの他端の電圧を出力する。   Another aspect of the present invention is a step-down switching regulator. This step-down switching regulator includes a capacitor having one end grounded, an inductor having one end connected to the other end of the capacitor, and any one of the control circuits described above that supplies a switching voltage to the other end of the inductor. The voltage at the other end of the capacitor is output.

本発明のさらに別の態様は、スイッチングレギュレータの制御方法に関する。この制御方法は、スイッチングレギュレータの出力電圧が所定の基準電圧に近づくようデューティ比が制御されるパルス変調信号を生成するステップと、スイッチングレギュレータの出力電圧とは相関なくデューティ比が設定される復帰パルス信号を生成するステップと、スイッチングレギュレータにより駆動される負荷の軽負荷状態を検出すると、少なくともスイッチングレギュレータの制御回路の一部を休止させ、軽負荷状態から通常負荷状態への復帰が検出されると、休止させた制御回路の一部を動作させるステップと、通常負荷状態においてパルス変調信号を選択し、軽負荷状態から通常負荷状態への遷移期間において、復帰パルス信号を選択し、選択した信号にもとづいて、スイッチングレギュレータのスイッチングトランジスタおよび同期整流トランジスタをスイッチングさせるステップと、を備える。   Yet another embodiment of the present invention relates to a method for controlling a switching regulator. In this control method, a step of generating a pulse modulation signal whose duty ratio is controlled so that the output voltage of the switching regulator approaches a predetermined reference voltage, and a return pulse whose duty ratio is set without correlation with the output voltage of the switching regulator When the signal generating step and the light load state of the load driven by the switching regulator are detected, at least a part of the control circuit of the switching regulator is suspended, and the return from the light load state to the normal load state is detected. The step of operating a part of the control circuit that has been suspended, and the pulse modulation signal is selected in the normal load state, the return pulse signal is selected in the transition period from the light load state to the normal load state, and the selected signal is Based on the switching transistor switching transistor And and a step of switching the synchronous rectification transistor.

なお、以上の構成要素の任意の組合せや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。   Note that any combination of the above-described constituent elements and the constituent elements and expressions of the present invention replaced with each other among methods, apparatuses, systems, etc. are also effective as an aspect of the present invention.

本発明に係るスイッチングレギュレータによれば、軽負荷状態からの短時間で復帰できる。   The switching regulator according to the present invention can be recovered from a light load state in a short time.

以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。   The present invention will be described below based on preferred embodiments with reference to the drawings. The same or equivalent components, members, and processes shown in the drawings are denoted by the same reference numerals, and repeated descriptions are omitted as appropriate. The embodiments do not limit the invention but are exemplifications, and all features and combinations thereof described in the embodiments are not necessarily essential to the invention.

本明細書において、「部材Aと部材Bが接続」された状態とは、部材Aと部材Bが物理的に直接的に接続される場合や、部材Aと部材Bが、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
同様に、「部材Aと部材Bの間に部材Cが設けられた状態」とは、部材Aと部材C、あるいは部材Bと部材Cが直接的に接続される場合のほか、電気的な接続状態に影響を及ぼさない他の部材を介して間接的に接続される場合も含む。
In this specification, “the state in which the member A and the member B are connected” means that the member A and the member B are physically directly connected, or the member A and the member B are in an electrically connected state. Including the case of being indirectly connected through other members that do not affect the above.
Similarly, “the state in which the member C is provided between the member A and the member B” refers to the case where the member A and the member C or the member B and the member C are directly connected, as well as an electrical connection. The case where it is indirectly connected through another member that does not affect the state is also included.

本実施の形態に係る降圧型スイッチングレギュレータは、たとえば1.5Vで動作するマイコンのように、消費電流が動作状態に応じて変化する負荷に対して、安定な電圧を駆動する用途に好適に用いられる。以下、本実施の形態に係る降圧型スイッチングレギュレータの構成について詳細に説明する。   The step-down switching regulator according to the present embodiment is suitably used for driving a stable voltage with respect to a load whose current consumption changes according to an operating state, such as a microcomputer operating at 1.5 V. It is done. Hereinafter, the configuration of the step-down switching regulator according to the present embodiment will be described in detail.

図1は、実施の形態に係る降圧型スイッチングレギュレータ200の構成を示す回路図である。降圧型スイッチングレギュレータ200は、同期整流方式の降圧型スイッチングレギュレータであり、制御回路100、インダクタL1、出力キャパシタC1を含む。制御回路100は、ひとつの半導体基板に集積化されたLSI(Large Scale Integration)チップであり、スイッチング素子として機能するスイッチングトランジスタM1、同期整流トランジスタM2は、この制御回路100に内蔵される。
出力キャパシタC1は一端が接地され、他端がインダクタL1の一端に接続される。インダクタL1の他端は、制御回路100と接続され、スイッチング電圧Vswが印加される。
FIG. 1 is a circuit diagram showing a configuration of a step-down switching regulator 200 according to an embodiment. The step-down switching regulator 200 is a synchronous rectification step-down switching regulator, and includes a control circuit 100, an inductor L1, and an output capacitor C1. The control circuit 100 is an LSI (Large Scale Integration) chip integrated on a single semiconductor substrate, and a switching transistor M1 and a synchronous rectification transistor M2 functioning as switching elements are built in the control circuit 100.
One end of the output capacitor C1 is grounded, and the other end is connected to one end of the inductor L1. The other end of the inductor L1 is connected to the control circuit 100, and a switching voltage Vsw is applied.

この降圧型スイッチングレギュレータ200は、制御回路100によってインダクタL1に流れる電流を制御し、出力キャパシタC1に電荷を充電することにより電池電圧Vbatを降圧し、出力キャパシタC1に現れる電圧を負荷回路(不図示)に供給する。   The step-down switching regulator 200 controls the current flowing through the inductor L1 by the control circuit 100, steps down the battery voltage Vbat by charging the output capacitor C1, and supplies the voltage appearing at the output capacitor C1 to a load circuit (not shown). ).

制御回路100は、入力・出力端子として、入力端子102、スイッチング端子104、出力端子106、接地端子108を備える。入力端子102には、入力電圧Vinが印加される。また、スイッチング端子104は、インダクタL1に接続され、制御回路100の内部で生成したスイッチング電圧Vswが出力される。出力端子106は、負荷回路に印加される出力電圧Voutが帰還される端子である。接地端子108は接地される。   The control circuit 100 includes an input terminal 102, a switching terminal 104, an output terminal 106, and a ground terminal 108 as input / output terminals. An input voltage Vin is applied to the input terminal 102. The switching terminal 104 is connected to the inductor L1 and outputs a switching voltage Vsw generated inside the control circuit 100. The output terminal 106 is a terminal to which the output voltage Vout applied to the load circuit is fed back. The ground terminal 108 is grounded.

制御回路100は、ドライバ回路10、パルス変調器20、復帰パルス信号生成部30、セレクタSW1、制御部40、軽負荷検出部42、通常負荷検出部44、抵抗R1、R2、スイッチング回路12を備える。   The control circuit 100 includes a driver circuit 10, a pulse modulator 20, a return pulse signal generation unit 30, a selector SW1, a control unit 40, a light load detection unit 42, a normal load detection unit 44, resistors R1 and R2, and a switching circuit 12. .

スイッチング回路12は、スイッチングトランジスタM1、同期整流トランジスタM2を含む。スイッチングトランジスタM1は、PチャンネルMOSトランジスタであって、ソース端子は入力端子102に接続され、ドレイン端子はスイッチング端子104に接続される。スイッチングトランジスタM1のバックゲート端子は入力端子102と接続される。
同期整流トランジスタM2は、NチャンネルMOSトランジスタであって、ソース端子は接地され、ドレイン端子はスイッチングトランジスタM1のドレイン端子およびスイッチング端子104と接続される。また、同期整流トランジスタM2のバックゲート端子は接地されている。
The switching circuit 12 includes a switching transistor M1 and a synchronous rectification transistor M2. The switching transistor M1 is a P-channel MOS transistor, and has a source terminal connected to the input terminal 102 and a drain terminal connected to the switching terminal 104. The back gate terminal of the switching transistor M1 is connected to the input terminal 102.
The synchronous rectification transistor M2 is an N-channel MOS transistor, the source terminal is grounded, and the drain terminal is connected to the drain terminal of the switching transistor M1 and the switching terminal 104. The back gate terminal of the synchronous rectification transistor M2 is grounded.

スイッチングトランジスタM1、同期整流トランジスタM2は、入力電圧Vinが印加される入力端子102と接地間に直列に接続されており、2つのトランジスタの接続点の電圧を、スイッチング電圧VswとしてインダクタL1の一端に印加する。   The switching transistor M1 and the synchronous rectification transistor M2 are connected in series between the input terminal 102 to which the input voltage Vin is applied and the ground, and the voltage at the connection point of the two transistors is used as one switching voltage Vsw at one end of the inductor L1. Apply.

パルス変調器20は、パルス変調信号Spwmを生成する。パルス変調信号Spwmのデューティ比は、パルス幅変調(PWM)方式によって、降圧型スイッチングレギュレータ200の出力電圧Voutが所定の目標電圧に近づくよう調節される。   The pulse modulator 20 generates a pulse modulation signal Spwm. The duty ratio of the pulse modulation signal Spwm is adjusted by the pulse width modulation (PWM) method so that the output voltage Vout of the step-down switching regulator 200 approaches a predetermined target voltage.

この機能を実現するために、パルス変調器20は誤差増幅器22、PWMコンパレータ24、発振器26、RSフリップフロップ28、キャパシタC10、抵抗R10を含む。
抵抗R1、R2は、出力電圧Voutを分圧し、R2/(R1+R2)倍した検出電圧Vout2を誤差増幅器22の反転入力端子へと出力する。誤差増幅器22の非反転入力端子には基準電圧Vrefが入力されている。誤差増幅器22はgmアンプであって、検出電圧Vout2および基準電圧Vrefの誤差を増幅し、誤差電圧Verrとして出力する。
In order to realize this function, the pulse modulator 20 includes an error amplifier 22, a PWM comparator 24, an oscillator 26, an RS flip-flop 28, a capacitor C10, and a resistor R10.
The resistors R1 and R2 divide the output voltage Vout and output a detection voltage Vout2 multiplied by R2 / (R1 + R2) to the inverting input terminal of the error amplifier 22. The reference voltage Vref is input to the non-inverting input terminal of the error amplifier 22. The error amplifier 22 is a gm amplifier, and amplifies an error between the detection voltage Vout2 and the reference voltage Vref and outputs it as an error voltage Verr.

キャパシタC10、抵抗R10は、誤差増幅器22の出力端子と接地端子間に直列に接続され、ローパスフィルタを形成する。誤差電圧Verrは、ローパスフィルタにより平滑化される。発振器26は、所定の周波数で発振し、三角波またはのこぎり波状の周期電圧Voscを出力する。PWMコンパレータ24は、周期電圧Voscと誤差電圧Verrとを比較し、Vosc>Verrのときハイレベル、Vosc<Verrのときローレベルとなるパルス信号Vrを出力する。発振器26は、周期電圧Voscの1周期ごとに所定レベルとなるセット信号Vsを出力する。   The capacitor C10 and the resistor R10 are connected in series between the output terminal of the error amplifier 22 and the ground terminal to form a low-pass filter. The error voltage Verr is smoothed by a low-pass filter. The oscillator 26 oscillates at a predetermined frequency and outputs a periodic voltage Vosc having a triangular wave shape or a sawtooth wave shape. The PWM comparator 24 compares the periodic voltage Vosc and the error voltage Verr, and outputs a pulse signal Vr that is at a high level when Vosc> Verr and at a low level when Vosc <Verr. The oscillator 26 outputs a set signal Vs having a predetermined level for each cycle of the periodic voltage Vosc.

RSフリップフロップ28のリセット端子には、パルス信号Vrが、そのセット端子にはセット信号Vsが入力される。RSフリップフロップ28の出力信号Spwmは、出力電圧Voutおよび基準電圧Vrefに応じてパルス幅変調された信号となる。   The pulse signal Vr is input to the reset terminal of the RS flip-flop 28, and the set signal Vs is input to the set terminal. The output signal Spwm of the RS flip-flop 28 is a signal that is pulse-width modulated in accordance with the output voltage Vout and the reference voltage Vref.

なお、パルス変調器20の構成は図1のそれに限定されるものではなく、RSフリップフロップ28を用いずに、PWMコンパレータ24の出力を直接パルス幅変調信号として出力する構成であってもよいし、誤差増幅器22としてgmアンプの代わりに演算増幅器を用いてもよい。また、PWM方式に限定せずに、パルス周波数変調方式(PFM)、あるいはオンタイム固定(Constant On-time)方式などによってデューティ比を調節してもよい。   The configuration of the pulse modulator 20 is not limited to that of FIG. 1, and the configuration may be such that the output of the PWM comparator 24 is directly output as a pulse width modulation signal without using the RS flip-flop 28. An operational amplifier may be used as the error amplifier 22 instead of the gm amplifier. Further, the duty ratio may be adjusted by a pulse frequency modulation method (PFM) or a fixed on-time method without being limited to the PWM method.

復帰パルス信号生成部30は、降圧型スイッチングレギュレータ200の出力電圧Voutとは相関なくデューティ比が設定される復帰パルス信号S1を生成する。デューティ比は、予め決められた値、たとえば、30%に設定する。   The return pulse signal generation unit 30 generates a return pulse signal S1 in which the duty ratio is set without correlation with the output voltage Vout of the step-down switching regulator 200. The duty ratio is set to a predetermined value, for example, 30%.

セレクタSW1には、PWM信号Spwmまたは復帰パルス信号S1が入力される。セレクタSW1は、後述の制御部40からの指示に応じて、PWM信号Spwm、復帰パルス信号S1のいずれかを選択し、ドライバ回路10へと出力する。   The selector SW1 receives the PWM signal Spwm or the return pulse signal S1. The selector SW1 selects either the PWM signal Spwm or the return pulse signal S1 in accordance with an instruction from the control unit 40 described later, and outputs the selected signal to the driver circuit 10.

ドライバ回路10は、セレクタSW1から出力されるPWM信号Spwmまたは復帰パルス信号S1のいずれかにもとづいて、スイッチングトランジスタM1、同期整流トランジスタM2を相補的に、オンオフさせる。   The driver circuit 10 complementarily turns on and off the switching transistor M1 and the synchronous rectification transistor M2 based on either the PWM signal Spwm or the return pulse signal S1 output from the selector SW1.

軽負荷検出部42は、降圧型スイッチングレギュレータ200により駆動される負荷の軽負荷状態を検出する。軽負荷状態の検出は特に限定されず、公知のさまざまな方法で実現可能である。たとえば、同期整流トランジスタM2の両端の電圧をモニタして軽負荷状態を検出してもよいし、誤差増幅器22から出力される誤差電圧Verrをモニタして、軽負荷状態を検出してもよい。なお、通常負荷状態とは、軽負荷状態ではない状態を意味する。   The light load detector 42 detects the light load state of the load driven by the step-down switching regulator 200. Detection of a light load state is not particularly limited, and can be realized by various known methods. For example, the light load state may be detected by monitoring the voltage across the synchronous rectification transistor M2, or the light load state may be detected by monitoring the error voltage Verr output from the error amplifier 22. The normal load state means a state that is not a light load state.

通常負荷検出部44は、軽負荷状態から通常負荷状態に遷移したことを検出する。本実施の形態では、検出電圧Vout2を所定のしきい値電圧Vth2と比較し、Vout2<Vth2となったことにより、軽負荷状態から通常負荷状態への遷移を検出する。なお、その他の方法によって検出してもよい。   The normal load detection unit 44 detects that the light load state has changed to the normal load state. In the present embodiment, the detection voltage Vout2 is compared with a predetermined threshold voltage Vth2, and when Vout2 <Vth2, the transition from the light load state to the normal load state is detected. It may be detected by other methods.

制御部40は、軽負荷検出部42によって軽負荷状態が検出されると、消費電力の低減のために、少なくとも制御回路100の一部を休止させる。休止状態の設定はイネーブル信号Senによって指定される。たとえば制御部40は、軽負荷状態において、誤差増幅器22、PWMコンパレータ24、発振器26を休止させてもよい。
また、制御部40は通常負荷検出部44によって、軽負荷状態から通常負荷状態への復帰が検出されると、休止させた制御回路100の一部を休止から復帰させ、通常動作をさせる。
When the light load state is detected by the light load detector 42, the controller 40 pauses at least a part of the control circuit 100 in order to reduce power consumption. The setting of the dormant state is specified by the enable signal Sen. For example, the control unit 40 may pause the error amplifier 22, the PWM comparator 24, and the oscillator 26 in a light load state.
Further, when the normal load detection unit 44 detects the return from the light load state to the normal load state, the control unit 40 returns a part of the control circuit 100 that has been stopped from the stop to perform a normal operation.

さらに、制御部40は、セレクタSW1の状態を制御する。具体的には、制御部40は、通常負荷状態において、セレクタSW1をPWM信号Spwm側にオンし、軽負荷状態から通常負荷状態への遷移期間において、セレクタSW1を復帰パルス信号S1側にオンする。   Furthermore, the control unit 40 controls the state of the selector SW1. Specifically, the control unit 40 turns on the selector SW1 on the PWM signal Spwm side in the normal load state, and turns on the selector SW1 on the return pulse signal S1 side in the transition period from the light load state to the normal load state. .

ドライバ回路10は、パルス変調器20から出力されるPWM信号Spwm、もしくは復帰パルス信号S1のいずれか(以下、パルス信号S2という)にもとづき、スイッチングトランジスタM1と同期整流トランジスタM2のゲート電圧Vg1、Vg2を制御する。スイッチングトランジスタM1は、そのゲート電圧Vg1がローレベルのときがオンし、ハイレベルのときオフする。同期整流トランジスタM2は、そのゲート電圧Vg2がハイレベルのときオンし、ローレベルのときオフする。   The driver circuit 10 determines the gate voltages Vg1 and Vg2 of the switching transistor M1 and the synchronous rectification transistor M2 based on either the PWM signal Spwm output from the pulse modulator 20 or the return pulse signal S1 (hereinafter referred to as pulse signal S2). To control. The switching transistor M1 is turned on when the gate voltage Vg1 is at a low level and turned off when the gate voltage Vg1 is at a high level. The synchronous rectification transistor M2 is turned on when the gate voltage Vg2 is at a high level and turned off when the gate voltage Vg2 is at a low level.

ドライバ回路10は、スイッチングトランジスタM1、同期整流トランジスタM2がそれぞれオンする時間の比を、パルス信号S2のハイレベルとローレベルのデューティ比にもとづいて設定し、2つのトランジスタを相補的に交互にオンオフさせる。スイッチングトランジスタM1、同期整流トランジスタM2が同時にオンして貫通電流が流れるのを防止するため、ドライバ回路10は、ゲート電圧Vg1がハイレベル、ゲート電圧Vg2がローレベルとなる期間(デッドタイム)を各周期ごとに設ける。   The driver circuit 10 sets the ratio of the time during which the switching transistor M1 and the synchronous rectification transistor M2 are turned on based on the high level and low level duty ratio of the pulse signal S2, and turns the two transistors on and off in a complementary manner. Let In order to prevent the switching transistor M1 and the synchronous rectification transistor M2 from being turned on at the same time and causing a through current to flow, the driver circuit 10 has a period (dead time) during which the gate voltage Vg1 is at a high level and the gate voltage Vg2 is at a low level Provided every period.

その結果、ドライバ回路10は、通常負荷状態において、パルス変調信号Spwmにもとづいてスイッチング回路12を駆動し、軽負荷状態から通常負荷状態への遷移期間において、復帰パルス信号S1にもとづいてスイッチング回路12を駆動する。   As a result, the driver circuit 10 drives the switching circuit 12 based on the pulse modulation signal Spwm in the normal load state, and the switching circuit 12 based on the return pulse signal S1 in the transition period from the light load state to the normal load state. Drive.

以上が制御回路100および降圧型スイッチングレギュレータ200全体の構成である。次に、降圧型スイッチングレギュレータ200の動作を説明する。
図2(a)〜(g)は、図1の降圧型スイッチングレギュレータ200の動作を示すタイムチャートである。同図(a)は、周期電圧Voscおよび誤差電圧Verrを、同図(b)はPWM信号Spwmを、同図(c)はPWM信号Spwmのみによってスイッチング回路12を駆動した場合の検出電圧Vout2を、同図(d)は復帰パルス信号S1を、同図(e)はセレクタSW1の状態を、同図(f)はパルス信号S2を、同図(g)はパルス信号S2によってスイッチング回路12を駆動した場合の検出電圧Vout2を示す。
The above is the overall configuration of the control circuit 100 and the step-down switching regulator 200. Next, the operation of the step-down switching regulator 200 will be described.
2A to 2G are time charts showing the operation of the step-down switching regulator 200 of FIG. 6A shows the periodic voltage Vosc and the error voltage Verr, FIG. 4B shows the PWM signal Spwm, and FIG. 4C shows the detection voltage Vout2 when the switching circuit 12 is driven only by the PWM signal Spwm. (D) shows the return pulse signal S1, FIG. (E) shows the state of the selector SW1, (f) shows the pulse signal S2, and (g) shows the switching circuit 12 by the pulse signal S2. The detection voltage Vout2 when driven is shown.

時刻t0以前は通常負荷状態である。時刻t0に軽負荷状態となると、出力キャパシタC1から負荷に流れる電流が減少するため、出力電圧Vout(検出電圧Vout2)が上昇する。軽負荷検出部42によって軽負荷状態への遷移が検出されると、PWM信号Spwmのデューティ比が徐々に低下し、やがてスイッチングトランジスタM1、同期整流トランジスタM2のスイッチングが停止する。軽負荷状態では、誤差増幅器22、PWMコンパレータ24、発振器26等の動作も停止する。誤差増幅器22が停止することにより、誤差電圧Verrが低下する。   A normal load state is present before time t0. When the light load state is reached at time t0, the current flowing from the output capacitor C1 to the load decreases, and the output voltage Vout (detection voltage Vout2) increases. When the transition to the light load state is detected by the light load detector 42, the duty ratio of the PWM signal Spwm gradually decreases, and eventually the switching of the switching transistor M1 and the synchronous rectification transistor M2 is stopped. In the light load state, the operations of the error amplifier 22, the PWM comparator 24, the oscillator 26, and the like are also stopped. When the error amplifier 22 stops, the error voltage Verr decreases.

スイッチングトランジスタM1、同期整流トランジスタM2のスイッチングが停止すると、出力キャパシタC1に対する電荷の供給が停止するため、検出電圧Vout2が徐々に低下していく。   When the switching of the switching transistor M1 and the synchronous rectification transistor M2 is stopped, the supply of charge to the output capacitor C1 is stopped, so that the detection voltage Vout2 gradually decreases.

時刻t1に、軽負荷状態から通常負荷状態へと復帰する。その結果、出力キャパシタC1から負荷に対して電流が流れるため、検出電圧Vout2が低下する。検出電圧Vout2がしきい値電圧Vth2まで低下すると、通常負荷検出部44によって通常負荷状態への復帰が検出され、誤差増幅器22、PWMコンパレータ24、発振器26の動作が再開する。その結果、誤差電圧Verrは、時間とともに徐々に上昇する。ここで誤差電圧VerrはキャパシタC10、抵抗R10の影響により、緩やかに上昇するため、PWM信号Spwmのデューティ比も、緩やかにもとのデューティ比へと変化していく。   At time t1, the light load state returns to the normal load state. As a result, since a current flows from the output capacitor C1 to the load, the detection voltage Vout2 decreases. When the detection voltage Vout2 decreases to the threshold voltage Vth2, the normal load detection unit 44 detects the return to the normal load state, and the operations of the error amplifier 22, the PWM comparator 24, and the oscillator 26 are resumed. As a result, the error voltage Verr gradually increases with time. Here, since the error voltage Verr rises gently due to the influence of the capacitor C10 and the resistor R10, the duty ratio of the PWM signal Spwm gradually changes to the original duty ratio.

本実施の形態に係る降圧型スイッチングレギュレータ200の効果を明確とするため、図2(c)を参照して、復帰パルス信号生成部30、セレクタSW1を使用しない場合の動作を説明する。この場合、PWM信号Spwmのデューティ比が緩やかに増加すると、検出電圧Vout2の上昇も緩やかになり、基準電圧Vrefと一致するまでの時間τ1が長くなる。これが本実施の形態に係る降圧型スイッチングレギュレータ200が解決しようとする課題である。   In order to clarify the effect of the step-down switching regulator 200 according to the present embodiment, the operation when the return pulse signal generation unit 30 and the selector SW1 are not used will be described with reference to FIG. In this case, if the duty ratio of the PWM signal Spwm increases gently, the rise of the detection voltage Vout2 also becomes gentle, and the time τ1 until it coincides with the reference voltage Vref becomes long. This is a problem to be solved by the step-down switching regulator 200 according to the present embodiment.

本実施の形態に係る降圧型スイッチングレギュレータ200は、この課題を以下のように解決する。   The step-down switching regulator 200 according to the present embodiment solves this problem as follows.

復帰パルス信号生成部30は、フィードバックとは無関係にデューティ比が決定される復帰パルス信号S1を生成する。時刻t2から所定期間τ3の間、セレクタSW1は復帰パルス信号S1側にオンする。なお、所定期間τ3は、誤差増幅器22の動作開始後に、誤差電圧Verrがある程度大きな値に復帰するのに要する時間に応じて決定すればよい。   The return pulse signal generation unit 30 generates a return pulse signal S1 whose duty ratio is determined regardless of feedback. During a predetermined period τ3 from time t2, the selector SW1 is turned on to the return pulse signal S1. The predetermined period τ3 may be determined according to the time required for the error voltage Verr to return to a somewhat large value after the operation of the error amplifier 22 is started.

つまり、スイッチングトランジスタM1、同期整流トランジスタM2は、PWM信号Spwmよりもデューティ比の大きな復帰パルス信号S1によってオン、オフされる。その結果、同図(g)に示すように、検出電圧Vout2は同図(c)に示す場合に比べて素早く上昇する。その後、時刻t3にセレクタSW1がPWM信号Spwn側にオンする。時刻t3以降、検出電圧Vout2が基準電圧Vrefに近づくようにフィードバックによって出力電圧Voutが調節される。
本実施の形態に係る降圧型スイッチングレギュレータ200によれば、基準電圧Vrefと一致するまでの時間τ2を、同図(c)の時間τ1に比べて短縮することができる。
That is, the switching transistor M1 and the synchronous rectification transistor M2 are turned on and off by the return pulse signal S1 having a duty ratio larger than that of the PWM signal Spwm. As a result, as shown in FIG. 5G, the detection voltage Vout2 rises more quickly than in the case shown in FIG. Thereafter, at time t3, the selector SW1 is turned on to the PWM signal Spwn side. After time t3, the output voltage Vout is adjusted by feedback so that the detection voltage Vout2 approaches the reference voltage Vref.
According to the step-down switching regulator 200 according to the present embodiment, the time τ2 until it coincides with the reference voltage Vref can be shortened compared to the time τ1 in FIG.

上記実施の形態は例示であり、それらの各構成要素や各処理プロセスの組合せにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。   Those skilled in the art will understand that the above-described embodiment is an exemplification, and that various modifications can be made to combinations of the respective constituent elements and processing processes, and such modifications are also within the scope of the present invention. is there.

実施の形態では、復帰パルス信号S1のパルス幅を所定値に固定する場合について説明したが、本発明はこれに限定されない。たとえば、復帰パルス信号生成部30は、入力電圧Vinと、出力電圧Voutの目標値(=Vref×(R1+R2)/R2)の比に応じて、復帰パルス信号S1のデューティ比を設定してもよい。通常負荷状態の定常状態において、出力電圧Voutの目標値と入力電圧Vinとの間には、以下の関係が成立する。
Vout=Vin×Dx
ここで、DxはスイッチングトランジスタM1と同期整流トランジスタM2のオン時間の比率、すなわちPWM信号Spwmのデューティ比である。
In the embodiment, the case where the pulse width of the return pulse signal S1 is fixed to a predetermined value has been described, but the present invention is not limited to this. For example, the return pulse signal generation unit 30 may set the duty ratio of the return pulse signal S1 according to the ratio of the input voltage Vin and the target value (= Vref × (R1 + R2) / R2) of the output voltage Vout. . In the steady state of the normal load state, the following relationship is established between the target value of the output voltage Vout and the input voltage Vin.
Vout = Vin × Dx
Here, Dx is the ratio of the ON time of the switching transistor M1 and the synchronous rectification transistor M2, that is, the duty ratio of the PWM signal Spwm.

したがって、復帰パルス信号S1のデューティ比を入力電圧Vin、出力電圧Voutの目標値に応じて設定することにより、通常動作への復帰をより短時間で行うことができる。   Therefore, by setting the duty ratio of the return pulse signal S1 according to the target values of the input voltage Vin and the output voltage Vout, it is possible to return to normal operation in a shorter time.

実施の形態では、降圧型スイッチングレギュレータについて説明が、本発明は昇圧型スイッチングレギュレータにも適用できる。   In the embodiment, a step-down switching regulator is described, but the present invention can also be applied to a step-up switching regulator.

実施の形態では、制御回路100がひとつのLSIに一体集積化される場合を説明したが、これには限定されず、一部の構成要素がLSIの外部にディスクリート素子あるいはチップ部品として設けられ、あるいは複数のLSIにより構成されてもよい。   In the embodiment, the case where the control circuit 100 is integrated in one LSI has been described. However, the present invention is not limited to this, and some components are provided as discrete elements or chip components outside the LSI. Or you may comprise by several LSI.

また、本実施の形態において、ハイレベル、ローレベルの論理値の設定は一例であって、インバータなどによって適宜反転させることにより自由に変更することが可能である。   Further, in the present embodiment, the setting of high level and low level logical values is merely an example, and can be freely changed by appropriately inverting it with an inverter or the like.

実施の形態に係る降圧型スイッチングレギュレータの構成を示す回路図である。1 is a circuit diagram showing a configuration of a step-down switching regulator according to an embodiment. 図2(a)〜(g)は、図1の降圧型スイッチングレギュレータの動作を示すタイムチャートである。2A to 2G are time charts showing the operation of the step-down switching regulator of FIG.

符号の説明Explanation of symbols

100 制御回路、 102 入力端子、 104 スイッチング端子、 106 出力端子、 108 接地端子、 200 降圧型スイッチングレギュレータ、 10 ドライバ回路、 12 スイッチング回路、 20 パルス変調器、 22 誤差増幅器、 24 PWMコンパレータ、 26 発振器、 28 RSフリップフロップ、 30 復帰パルス信号生成部、 40 制御部、 42 軽負荷検出部、 44 通常負荷検出部、 SW1 セレクタ、 C1 出力キャパシタ、 L1 インダクタ、 M1 スイッチングトランジスタ、 M2 同期整流トランジスタ、 S1 復帰パルス信号。   100 control circuit, 102 input terminal, 104 switching terminal, 106 output terminal, 108 ground terminal, 200 step-down switching regulator, 10 driver circuit, 12 switching circuit, 20 pulse modulator, 22 error amplifier, 24 PWM comparator, 26 oscillator, 28 RS flip-flop, 30 return pulse signal generation unit, 40 control unit, 42 light load detection unit, 44 normal load detection unit, SW1 selector, C1 output capacitor, L1 inductor, M1 switching transistor, M2 synchronous rectification transistor, S1 return pulse signal.

Claims (5)

スイッチングレギュレータの制御回路であって、
入力端子と接地間に直列に接続されたスイッチングトランジスタと同期整流トランジスタを含み、2つのトランジスタの接続点の電圧を、スイッチング電圧として本制御回路の外部に接続されるインダクタの一端に印加するスイッチング回路と、
前記スイッチングレギュレータの出力電圧が所定の基準電圧に近づくようデューティ比が調節されるパルス変調信号を生成するパルス変調器と、
前記スイッチングレギュレータの出力電圧とは相関なくデューティ比が設定される復帰パルス信号を生成する復帰パルス信号生成部と、
前記パルス変調信号または前記復帰パルス信号のいずれかを選択して、前記スイッチングトランジスタおよび前記同期整流トランジスタをスイッチングさせるドライバ回路と、
前記スイッチングレギュレータにより駆動される負荷の軽負荷状態を検出すると、少なくとも当該制御回路の一部を休止させ、軽負荷状態から通常負荷状態への復帰が検出されると、休止させた制御回路の一部を動作させる制御部と、
を備え、
前記ドライバ回路は、通常負荷状態において、前記パルス変調信号を選択し、軽負荷状態から通常負荷状態への遷移期間において、前記復帰パルス信号を選択することを特徴とする制御回路。
A control circuit for a switching regulator,
A switching circuit including a switching transistor and a synchronous rectification transistor connected in series between an input terminal and the ground, and applying a voltage at a connection point between the two transistors as one switching voltage to one end of an inductor connected to the outside of the control circuit When,
A pulse modulator that generates a pulse modulation signal in which a duty ratio is adjusted so that an output voltage of the switching regulator approaches a predetermined reference voltage;
A return pulse signal generator for generating a return pulse signal in which a duty ratio is set without correlation with the output voltage of the switching regulator;
A driver circuit that selects either the pulse modulation signal or the return pulse signal to switch the switching transistor and the synchronous rectification transistor;
When the light load state of the load driven by the switching regulator is detected, at least a part of the control circuit is suspended, and when the return from the light load state to the normal load state is detected, one of the suspended control circuits is detected. A control unit for operating the unit,
With
The control circuit, wherein the driver circuit selects the pulse modulation signal in a normal load state and selects the return pulse signal in a transition period from a light load state to a normal load state.
前記復帰パルス信号生成部は、前記復帰パルス信号のデューティ比を所定値に設定することを特徴とする請求項1に記載の制御回路。   The control circuit according to claim 1, wherein the return pulse signal generation unit sets a duty ratio of the return pulse signal to a predetermined value. 前記復帰パルス信号生成部は、
前記入力端子に印加される入力電圧と、前記基準電圧で規定される前記出力電圧の目標値の比に応じて、前記復帰パルス信号のデューティ比を設定することを特徴とする請求項1に記載の制御回路。
The return pulse signal generator is
2. The duty ratio of the return pulse signal is set according to a ratio between an input voltage applied to the input terminal and a target value of the output voltage defined by the reference voltage. Control circuit.
一端が接地されたキャパシタと、
一端が前記キャパシタの他端に接続されたインダクタと、
前記インダクタの他端に、前記スイッチング電圧を供給する請求項1から3のいずれかに記載の制御回路と、
を備え、前記キャパシタの他端の電圧を出力することを特徴とする降圧型スイッチングレギュレータ。
A capacitor with one end grounded;
An inductor having one end connected to the other end of the capacitor;
The control circuit according to any one of claims 1 to 3, wherein the switching voltage is supplied to the other end of the inductor;
And a voltage at the other end of the capacitor is output.
スイッチングレギュレータの制御方法であって、
前記スイッチングレギュレータの出力電圧が所定の基準電圧に近づくようデューティ比が制御されるパルス変調信号を生成するステップと、
前記スイッチングレギュレータの出力電圧とは相関なくデューティ比が設定される復帰パルス信号を生成するステップと、
前記スイッチングレギュレータにより駆動される負荷の軽負荷状態を検出すると、少なくとも前記スイッチングレギュレータの制御回路の一部を休止させ、軽負荷状態から通常負荷状態への復帰が検出されると、休止させた制御回路の一部を動作させるステップと、
通常負荷状態において前記パルス変調信号を選択し、軽負荷状態から通常負荷状態への遷移期間において、前記復帰パルス信号を選択し、選択した信号にもとづいて、前記スイッチングレギュレータのスイッチングトランジスタおよび同期整流トランジスタをスイッチングさせるステップと、
を備えることを特徴とする制御方法。
A switching regulator control method comprising:
Generating a pulse modulation signal whose duty ratio is controlled so that the output voltage of the switching regulator approaches a predetermined reference voltage;
Generating a return pulse signal in which the duty ratio is set without correlation with the output voltage of the switching regulator;
When a light load state of a load driven by the switching regulator is detected, at least a part of the control circuit of the switching regulator is suspended, and when a return from the light load state to the normal load state is detected, the suspended control is performed. Operating a portion of the circuit;
The pulse modulation signal is selected in a normal load state, and the return pulse signal is selected in a transition period from a light load state to a normal load state. Based on the selected signal, the switching transistor and the synchronous rectification transistor of the switching regulator Switching between
A control method comprising:
JP2007042834A 2007-02-22 2007-02-22 Switching regulator, and circuit and method for controlling the same Pending JP2008206376A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007042834A JP2008206376A (en) 2007-02-22 2007-02-22 Switching regulator, and circuit and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007042834A JP2008206376A (en) 2007-02-22 2007-02-22 Switching regulator, and circuit and method for controlling the same

Publications (1)

Publication Number Publication Date
JP2008206376A true JP2008206376A (en) 2008-09-04

Family

ID=39783257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007042834A Pending JP2008206376A (en) 2007-02-22 2007-02-22 Switching regulator, and circuit and method for controlling the same

Country Status (1)

Country Link
JP (1) JP2008206376A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015089325A (en) * 2013-09-24 2015-05-07 サンケン電気株式会社 Dc/dc converter

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338552A (en) * 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd Semiconductor device
JP2004297985A (en) * 2003-03-28 2004-10-21 Tdk Corp Soft start method of switching power source, output control circuit, and the switching power source
JP2006333636A (en) * 2005-05-26 2006-12-07 Rohm Co Ltd Step-down switching regulator, its control circuit, and electronic apparatus employing it

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003338552A (en) * 2002-05-22 2003-11-28 Matsushita Electric Ind Co Ltd Semiconductor device
JP2004297985A (en) * 2003-03-28 2004-10-21 Tdk Corp Soft start method of switching power source, output control circuit, and the switching power source
JP2006333636A (en) * 2005-05-26 2006-12-07 Rohm Co Ltd Step-down switching regulator, its control circuit, and electronic apparatus employing it

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015089325A (en) * 2013-09-24 2015-05-07 サンケン電気株式会社 Dc/dc converter

Similar Documents

Publication Publication Date Title
JP5039371B2 (en) Switching regulator control circuit, power supply, and electronic equipment
US7714546B2 (en) Step-up regulator with multiple power sources for the controller
JP4791762B2 (en) Switching regulator control circuit, power supply device using the same, and electronic equipment
US8319487B2 (en) Non-isolated current-mode-controlled switching voltage regulator
US7498793B2 (en) Current-mode DC-to-DC-converter
JP5332248B2 (en) Power supply
JPWO2006006407A1 (en) Power supply
JP2007185065A (en) Power supply and electronic device with same
JP4498851B2 (en) Power supply
JP2010130785A (en) Control circuit for dc-dc converter, control method for dc-dc converter, and electronic device
US20140327421A1 (en) Switching regulator and method for controlling the switching regulator
JP2010154706A (en) Control circuit and method of switching regulator, and switching regulator using the same
JP5157603B2 (en) Boost DC-DC converter and power source driving semiconductor integrated circuit
US20070253229A1 (en) Startup for DC/DC converters
JP4487649B2 (en) Control device for step-up / step-down DC-DC converter
JP2010213559A (en) Dc power supply and dc-dc converter
JP5951358B2 (en) Charging control circuit and charging circuit
JP2009225642A (en) Power supply apparatus and semiconductor integrated circuit apparatus
JP5515390B2 (en) Switching power supply
JP4762723B2 (en) Power supply device and electronic apparatus equipped with the same
JP2014011841A (en) Switching regulator
JP2008206376A (en) Switching regulator, and circuit and method for controlling the same
JP2006174630A (en) Method and circuit for controlling switching regulator and power supply unit
JP5103157B2 (en) Switching regulator, control circuit thereof, and control method
JP4878871B2 (en) Power circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100216

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120126

A131 Notification of reasons for refusal

Effective date: 20120306

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20121002

Free format text: JAPANESE INTERMEDIATE CODE: A02