JP2008205140A - Memory device and manufacturing method thereof - Google Patents

Memory device and manufacturing method thereof Download PDF

Info

Publication number
JP2008205140A
JP2008205140A JP2007038800A JP2007038800A JP2008205140A JP 2008205140 A JP2008205140 A JP 2008205140A JP 2007038800 A JP2007038800 A JP 2007038800A JP 2007038800 A JP2007038800 A JP 2007038800A JP 2008205140 A JP2008205140 A JP 2008205140A
Authority
JP
Japan
Prior art keywords
thin film
substrate
vanadium dioxide
vanadium
dioxide thin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007038800A
Other languages
Japanese (ja)
Inventor
Kunio Okimura
邦雄 沖村
Yusuke Sasagawa
裕介 笹川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokai University
Original Assignee
Tokai University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokai University filed Critical Tokai University
Priority to JP2007038800A priority Critical patent/JP2008205140A/en
Publication of JP2008205140A publication Critical patent/JP2008205140A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Memories (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a memory device which is manufactured by forming a vanadium dioxide thin film, and to provide a memory device such as a resistance change type nonvolatile memory manufactured by it. <P>SOLUTION: The method of manufacturing the memory device includes a step S1 of installing a substrate and a target material consisting of vanadium or vanadium oxide in a vacuum container, a negative pressure step S2 in the vacuum container, a gas introduction step S3 of introducing a rare gas and oxygen gas into the vacuum container, a heating step S4 of heating the substrate by a heating means in the vacuum container, a step S5 of applying a high frequency voltage to the target material, and a step S6 of forming electrodes consisting of an electrically conductive metal contiguous to the vanadium dioxide thin film formed on the substrate. Further, the memory device comprises the substrate on which the vanadium dioxide thin film undergoing metal-insulator phase transition is manufactured, and the electrodes consisting of the electrically conductive metal contiguous to the vanadium dioxide thin film. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、抵抗変化型不揮発性メモリーなどのメモリー素子を製造するためのメモリー素子製造方法、およびこれによって製造されたメモリー素子に関する。   The present invention relates to a memory element manufacturing method for manufacturing a memory element such as a variable resistance nonvolatile memory, and a memory element manufactured thereby.

酸化バナジウムは、一酸化バナジウム(VO)、二酸化バナジウム(VO)、三酸化二バナジウム(V)、五酸化二バナジウム(V)、七酸化三バナジウム(V)など多様な酸化状態を有する。その中でも二酸化バナジウムは、比抵抗の温度変化率(Temperature Coefficient of Resistance;TCR)が大きいことからボロメータ型赤外線温度センサに好適に用いられている。 Vanadium oxide includes vanadium monoxide (VO), vanadium dioxide (VO 2 ), divanadium trioxide (V 2 O 3 ), divanadium pentoxide (V 2 O 5 ), and trivanadium trioxide (V 3 O 7 ). It has various oxidation states. Among them, vanadium dioxide is suitably used for a bolometer-type infrared temperature sensor because of its large temperature coefficient of resistance (TCR).

二酸化バナジウムの中でも、室温において単斜晶型を呈する結晶は、68℃付近でいわゆる金属−絶縁体相転移を示し、電気抵抗値が大幅に変化する性質を有する。このような二酸化バナジウムの結晶については、60〜70℃の温度条件下で三桁から四桁の電気抵抗値の変化が報告されている(非特許文献1参照)。   Among vanadium dioxide, a crystal having a monoclinic crystal form at room temperature exhibits a so-called metal-insulator phase transition around 68 ° C., and has a property that the electric resistance value changes greatly. For such vanadium dioxide crystals, changes in electrical resistance values of three to four digits under a temperature condition of 60 to 70 ° C. have been reported (see Non-Patent Document 1).

この非特許文献1には、レーザー堆積法という薄膜積層方法によって二酸化バナジウム薄膜を形成する旨が記載されている。レーザー堆積法は、薄膜を積層するための真空容器に外部からレーザー光を照射してターゲット物質を蒸発させ、蒸発したターゲット物質を基板上に薄膜状に堆積させる方法である。
また、非特許文献1には、かかる方法によって形成された二酸化バナジウム薄膜に電圧を印加することによって電界誘起相転移することが記載されている。
This non-patent document 1 describes that a vanadium dioxide thin film is formed by a thin film lamination method called a laser deposition method. The laser deposition method is a method in which a vacuum vessel for laminating thin films is irradiated with laser light from the outside to evaporate the target material, and the evaporated target material is deposited on the substrate in the form of a thin film.
Non-Patent Document 1 describes that electric field induced phase transition is performed by applying a voltage to a vanadium dioxide thin film formed by such a method.

他方、非特許文献2には、半導体集積回路の次世代メモリーの一つとして、遷移金属酸化物を金属電極でサンドイッチした構造の抵抗変化型不揮発性メモリー(Resistance Random Access Memory:ReRAM)が有望視されている旨が記載されている。この型のメモリー素子は、電圧によって抵抗の変化が生じ、その抵抗状態の高低により抵抗スイッチング効果を得ることができる。   On the other hand, Non-Patent Document 2 is promising as a next-generation memory of a semiconductor integrated circuit, a resistance random access memory (ReRAM) having a structure in which a transition metal oxide is sandwiched between metal electrodes. It is stated that it is. In this type of memory element, a resistance change is caused by a voltage, and a resistance switching effect can be obtained by the level of the resistance state.

H-T. Kim, et al., Applied Physics Letters, 86, 242101 (2005)H-T. Kim, et al., Applied Physics Letters, 86, 242101 (2005) 澤 彰仁、「遷移金属酸化物による抵抗変化型不揮発性メモリー(ReRAM)」、応用物理、応用物理学会、2006年9月発行、第75巻、第9号、p.1109−1114Akihito Sawa, “Resistance-change-type non-volatile memory (ReRAM) using transition metal oxide”, Applied Physics, Applied Physics Society, September 2006, Vol. 75, No. 9, p. 1109-1114

しかしながら、非特許文献1に記載されているレーザー堆積法は、薄膜堆積を行うための真空容器とともに、その外部に設置した高出力レーザー装置が必要であるために、二酸化バナジウム薄膜を形成した基板の大量生産には不向きであった。   However, the laser deposition method described in Non-Patent Document 1 requires a high-power laser device installed outside the vacuum vessel for performing thin film deposition, so that the substrate on which the vanadium dioxide thin film is formed is required. Not suitable for mass production.

また、大量生産に向けて従来使用されているマグネトロンスパッタリング装置を用いて二酸化バナジウム薄膜を得るべく鋭意研究されているが、酸素流量、真空容器内の圧力、基板の加熱温度などの条件設定が難しく、二酸化バナジウム以外の酸化バナジウムが大量に混在する薄膜しか得ることができなかった。そのため、金属−絶縁体相転移する二酸化バナジウム薄膜を得ることは困難であり、このような二酸化バナジウム薄膜を得るためには、成膜条件を見出すことに多大の労力を費やさなければならなかった。さらに、従来使用されているマグネトロンスパッタリング装置を用いた場合、得られる二酸化バナジウムの結晶構造は、高温相(Tetragonal)であるために金属−絶縁体相転移を示さなかった。   In addition, although intensive research has been conducted to obtain a vanadium dioxide thin film using a magnetron sputtering apparatus conventionally used for mass production, it is difficult to set conditions such as the oxygen flow rate, the pressure in the vacuum vessel, and the heating temperature of the substrate. Only a thin film containing a large amount of vanadium oxide other than vanadium dioxide could be obtained. For this reason, it is difficult to obtain a vanadium dioxide thin film that undergoes a metal-insulator phase transition. In order to obtain such a vanadium dioxide thin film, it has been necessary to spend a great deal of effort in finding the film forming conditions. Furthermore, when a conventionally used magnetron sputtering apparatus is used, the crystal structure of the obtained vanadium dioxide does not show a metal-insulator phase transition because it is a high-temperature phase (Tetragonal).

そして、非特許文献2に記載されているように、ReRAMは現在のところ次世代のメモリーとして有望視されているものの、メモリー素子機能の基本となるスイッチング動作の原理が不明であり、素子特性の設計、最適化ができていない。   As described in Non-Patent Document 2, although ReRAM is currently promising as a next-generation memory, the principle of the switching operation that is the basis of the memory element function is unknown, and the element characteristics Not designed or optimized.

本発明は前記状況に鑑みてなされたものであり、二酸化バナジウム薄膜を形成して製造されるメモリー素子製造方法およびそれによって製造されたメモリー素子を提供することを課題とする。   The present invention has been made in view of the above situation, and an object of the present invention is to provide a method for manufacturing a memory element manufactured by forming a vanadium dioxide thin film and a memory element manufactured thereby.

前記課題を解決するため、本発明に係るメモリー素子製造方法は、設置工程と、陰圧工程と、ガス導入工程と、加熱工程と、高周波電圧印加工程と、電極形成工程と、を含んでなる。   In order to solve the above problems, a method for manufacturing a memory device according to the present invention includes an installation process, a negative pressure process, a gas introduction process, a heating process, a high frequency voltage application process, and an electrode formation process. .

このように、本発明に係るメモリー素子製造方法は、設置工程で真空容器内に設けられた加熱手段に基板を設置するとともに、前記加熱手段と対向する位置に設けられた磁石を有するホルダー部にバナジウムまたはバナジウム酸化物からなるターゲット物質を設置した後、陰圧工程で真空容器内の空気を排気して当該真空容器内を5.7〜9.3×10−4Paの陰圧にする。そして、陰圧状態を維持しつつ、ガス導入工程で真空容器内に希ガスと酸素ガスとを導入する。そして、加熱工程で加熱手段によって基板を300〜450℃に加熱した後、高周波電圧印加工程によってターゲット物質と、高周波電圧を印加するための電源が接続された導電性金属部材と、のそれぞれに高周波電圧を印加して、基板上に、金属−絶縁体相転移する二酸化バナジウム薄膜を形成する。そして、電極形成工程で、基板上に形成した二酸化バナジウム薄膜と接する導電性金属からなる電極を形成することでメモリー素子を得ることができる。 As described above, the memory element manufacturing method according to the present invention has a substrate installed on the heating means provided in the vacuum vessel in the installation step, and a holder portion having a magnet provided at a position facing the heating means. After installing the target material made of vanadium or vanadium oxide, the air in the vacuum vessel is exhausted in the negative pressure step to make the inside of the vacuum vessel a negative pressure of 5.7 to 9.3 × 10 −4 Pa. And a rare gas and oxygen gas are introduce | transduced in a vacuum vessel at a gas introduction process, maintaining a negative pressure state. And after heating a board | substrate to 300-450 degreeC with a heating means at a heating process, it is a high frequency to each of the target material and the electroconductive metal member to which the power supply for applying a high frequency voltage was connected by the high frequency voltage application process. A voltage is applied to form a vanadium dioxide thin film that undergoes a metal-insulator phase transition on the substrate. In the electrode forming step, a memory element can be obtained by forming an electrode made of a conductive metal in contact with the vanadium dioxide thin film formed on the substrate.

また、本発明のメモリー素子製造方法において、前記ガス導入工程は、希ガスを40〜100sccm、酸素ガスを1〜10sccmの条件で導入するのが好ましい。
本発明のメモリー素子製造方法において、前記ガス導入工程後の前記真空容器内の気圧を0.5〜5.0Paに維持するのが好ましい。
本発明のメモリー素子製造方法において、前記加熱工程は、前記基板を300〜400℃に加熱することを特徴とするのが好ましい。
In the memory element manufacturing method of the present invention, it is preferable that the gas introduction step introduces a rare gas at 40 to 100 sccm and an oxygen gas at 1 to 10 sccm.
In the memory element manufacturing method of the present invention, it is preferable that the pressure in the vacuum vessel after the gas introduction step is maintained at 0.5 to 5.0 Pa.
In the memory element manufacturing method of the present invention, it is preferable that the heating step heats the substrate to 300 to 400 ° C.

メモリー素子の製造条件をこのような特定の範囲に限定して行うことで、単斜晶型(低温相(Monoclinic))である良好な結晶状態の二酸化バナジウムを基板上に形成することが可能となる。   By limiting the manufacturing conditions of the memory element to such a specific range, it is possible to form a monoclinic type (low temperature phase (Monoclinic)) of vanadium dioxide having a good crystalline state on the substrate. Become.

本発明のメモリー素子製造方法において、前記高周波電圧印加工程は、前記ターゲット物質に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加し、かつ、前記導電性金属部材に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加するのが好ましい。   In the memory device manufacturing method of the present invention, the high-frequency voltage applying step applies high-frequency current to the target material under conditions of high-frequency current: 10 to 100 MHz and high-frequency power: 100 to 1000 W, and high-frequency voltage is applied to the conductive metal member. It is preferable to apply under conditions of current: 10 to 100 MHz and high frequency power: 100 to 1000 W.

このような条件で高周波電圧印加工程を行うと、単斜晶型である低温相(Monoclinic)の二酸化バナジウムを基板上に確実に形成することができる。   When the high-frequency voltage application step is performed under such conditions, monoclinic low-temperature phase (Monoclinic) vanadium dioxide can be reliably formed on the substrate.

また、前記課題を解決するため、本発明に係るメモリー素子は、金属−絶縁体相転移する二酸化バナジウム薄膜が製造された基板と、前記二酸化バナジウム薄膜と接する導電性金属からなる電極と、を備える構成とした。   In order to solve the above problems, a memory device according to the present invention includes a substrate on which a vanadium dioxide thin film that undergoes a metal-insulator phase transition is manufactured, and an electrode made of a conductive metal in contact with the vanadium dioxide thin film. The configuration.

このような構成のメモリー素子とすれば、金属−絶縁体相転移する二酸化バナジウムの薄膜と、この薄膜と接する導電性金属からなる電極と、を備えているので、オーミック性コンタクトをとることができ、これにより電圧−電流特性に抵抗スイッチング効果(つまり、メモリー機能)を持たせることが可能になる。   Since the memory element having such a configuration includes a thin film of vanadium dioxide that undergoes a metal-insulator phase transition and an electrode made of a conductive metal in contact with the thin film, an ohmic contact can be obtained. This makes it possible to provide a voltage-current characteristic with a resistance switching effect (that is, a memory function).

本発明のメモリー素子において、前記二酸化バナジウム薄膜は、その結晶構造が単斜晶型であるのが好ましい。
このような二酸化バナジウム薄膜を備えたメモリー素子は、二酸化バナジウム薄膜の結晶構造が単斜晶型であるので、良好な金属−絶縁体相転移能を持たせることができる。そのため、電圧−電流特性に抵抗スイッチング効果、つまり、メモリー機能をより生じさせやすい、優れたメモリー素子を得ることができる。
In the memory element of the present invention, the vanadium dioxide thin film preferably has a monoclinic crystal structure.
A memory element having such a vanadium dioxide thin film can have a good metal-insulator phase transition ability because the crystal structure of the vanadium dioxide thin film is a monoclinic crystal type. Therefore, it is possible to obtain an excellent memory element in which a resistance switching effect, that is, a memory function is easily generated in the voltage-current characteristics.

本発明に係るメモリー素子製造方法によれば、金属−絶縁体相転移する二酸化バナジウム薄膜を用いてメモリー素子を製造しているので、電圧−電流特性に抵抗スイッチング効果(メモリー機能)を有するメモリー素子を得ることができる。
本発明に係るメモリー素子は、金属−絶縁体相転移する二酸化バナジウム薄膜を用いているので、電圧−電流特性に抵抗スイッチング効果(メモリー機能)を有している。また、本発明に係るメモリー素子は、スイッチング動作の原理が明確であり、ReRAMとしての素子特性の設計、最適化を行うことができるという効果を奏する。
According to the memory device manufacturing method of the present invention, since the memory device is manufactured using the vanadium dioxide thin film that undergoes a metal-insulator phase transition, the memory device having a resistance switching effect (memory function) in voltage-current characteristics. Can be obtained.
Since the memory element according to the present invention uses a vanadium dioxide thin film that undergoes a metal-insulator phase transition, it has a resistance switching effect (memory function) in voltage-current characteristics. Further, the memory device according to the present invention has a clear principle of switching operation, and has an effect that the device characteristics as ReRAM can be designed and optimized.

次に、適宜図面を参照して本発明に係るメモリー素子製造方法およびメモリー素子について詳細に説明する。
参照する図面において、図1は、本発明に係るメモリー素子を製造するために用いる二酸化バナジウム薄膜形成装置の一構成例を示す説明図である。図2は、本発明に係るメモリー素子製造方法の工程内容を示すフローチャートである。
Next, a memory device manufacturing method and a memory device according to the present invention will be described in detail with reference to the drawings as appropriate.
In the drawings to be referred to, FIG. 1 is an explanatory view showing a configuration example of a vanadium dioxide thin film forming apparatus used for manufacturing a memory element according to the present invention. FIG. 2 is a flowchart showing the process contents of the method for manufacturing a memory device according to the present invention.

本発明に係るメモリー素子製造方法は、後記する二酸化バナジウム薄膜形成装置1によって形成した二酸化バナジウム薄膜を備えた基板を用いて製造すると、当該二酸化バナジウム薄膜が良好な結晶状態となるため、好適なメモリー素子を製造することができる。
したがって、はじめに図1を参照してメモリー素子を製造するために用いる二酸化バナジウム薄膜形成装置1について説明する。
The memory element manufacturing method according to the present invention is a suitable memory because the vanadium dioxide thin film becomes a good crystalline state when manufactured using a substrate provided with the vanadium dioxide thin film formed by the vanadium dioxide thin film forming apparatus 1 described later. An element can be manufactured.
Therefore, first, the vanadium dioxide thin film forming apparatus 1 used for manufacturing the memory element will be described with reference to FIG.

この二酸化バナジウム薄膜形成装置1は、ICP支援スパッタ法によるスパッタリングによって、基板2上に金属−絶縁体相転移する二酸化バナジウム薄膜を形成する装置である。
ここで、ICP支援スパッタ法とは、誘導結合方式によって発生する高密度プラズマを用いるスパッタ法をいう。ICP支援スパッタ法を適用すると、電子密度、電子温度、シース電圧のそれぞれを増加させることができ、セルフバイアスを低下させることによって反跳粒子を減少させることができ、また、後記するように酸素分子を酸素原子に十分に解離させることができる。
The vanadium dioxide thin film forming apparatus 1 is an apparatus that forms a vanadium dioxide thin film that undergoes a metal-insulator phase transition on a substrate 2 by sputtering using an ICP-assisted sputtering method.
Here, the ICP-assisted sputtering method refers to a sputtering method using high-density plasma generated by an inductive coupling method. When the ICP-assisted sputtering method is applied, each of electron density, electron temperature, and sheath voltage can be increased, and recoil particles can be reduced by lowering the self-bias. Can be sufficiently dissociated into oxygen atoms.

かかる二酸化バナジウム薄膜形成装置1は、真空容器3と、加熱手段4と、ホルダー部5と、ガス導入管6と、電源7と、を備え、この加熱手段4とホルダー部5との間に、導電性金属部材8を設けた構成としている。   The vanadium dioxide thin film forming apparatus 1 includes a vacuum vessel 3, a heating unit 4, a holder unit 5, a gas introduction pipe 6, and a power source 7, and between the heating unit 4 and the holder unit 5, The conductive metal member 8 is provided.

真空容器3は、スパッタリング時に容器内を陰圧状態にすることができるものであれば特に限定されることなく用いることができ、従来公知のスパッタリング装置で用いられる真空容器を好適に用いることができる。   The vacuum vessel 3 can be used without particular limitation as long as the inside of the vessel can be brought into a negative pressure state during sputtering, and a vacuum vessel used in a conventionally known sputtering apparatus can be suitably used. .

加熱手段4は、真空容器3内に設けられており、当該加熱手段4に備えられた固定具に基板2を設置し、当該基板2を300〜450℃、より好ましくは300〜400℃に加熱する。
基板2の加熱温度が前記の範囲にあると金属−絶縁体相転移性を示す結晶(単斜晶型の結晶)を良好に成長させることができるだけでなく、基板2の耐熱性やヒータの耐久性の点でも好ましい。また、かかる温度範囲は、従来のマグネトロンスパッタ法による加熱温度よりも低い温度であるので、集積化される他の構成材料にかかる負担が少なくなるというメリットがある。
なお、加熱時間は前記した温度に加熱できればよいので特に限定されない。
The heating means 4 is provided in the vacuum vessel 3, the substrate 2 is installed on a fixture provided in the heating means 4, and the substrate 2 is heated to 300 to 450 ° C., more preferably 300 to 400 ° C. To do.
When the heating temperature of the substrate 2 is in the above range, not only can the crystal exhibiting metal-insulator phase transition (monoclinic crystal) be grown well, but also the heat resistance of the substrate 2 and the durability of the heater. From the viewpoint of sex. In addition, since this temperature range is lower than the heating temperature by the conventional magnetron sputtering method, there is an advantage that the burden on other constituent materials to be integrated is reduced.
The heating time is not particularly limited as long as it can be heated to the above temperature.

このような加熱手段4としては、例えば、高融点の石英板と高温加熱用のヒータ線であるカンタル線とを用いて形成することができるが、これに限定されるものではなく、前記した温度まで基板2を加熱することができれば通常用いられる加熱装置を用いることもできる。   Such heating means 4 can be formed using, for example, a high melting point quartz plate and a Kanthal wire which is a heater wire for high temperature heating, but is not limited to this, and the temperature described above As long as the substrate 2 can be heated up to this point, a commonly used heating device can be used.

基板2は、Siあるいはα−Al(サファイア)で構成されていることが好ましい。具体的には、単結晶シリコン半導体ウェハや単結晶サファイア半導体ウェハなどを好適に用いることができる。
当該基板2上に製造される二酸化バナジウム薄膜はエピタキシャル結晶成長するため、基板2の結晶構造の影響を受ける。そのため、良好な結晶状態(単斜晶型)の二酸化バナジウムの薄膜を得るためにも、これらを用いて作製された基板2を用いるのが好ましい。
The substrate 2 is preferably made of Si or α-Al 2 O 3 (sapphire). Specifically, a single crystal silicon semiconductor wafer, a single crystal sapphire semiconductor wafer, or the like can be preferably used.
Since the vanadium dioxide thin film produced on the substrate 2 grows epitaxially, it is affected by the crystal structure of the substrate 2. Therefore, in order to obtain a thin film of vanadium dioxide having a good crystal state (monoclinic type), it is preferable to use the substrate 2 produced using these.

ホルダー部5は、真空容器3内において加熱手段4と対向する位置に設けられており、基板2に対して二酸化バナジウム薄膜11を形成させるためのターゲット物質51であるバナジウム(V)を設置している。また、このホルダー部5は、後記する電源7から印加される高周波電圧によって当該ターゲット物質51に磁力を発生させるための磁石52を備えている。
ここで、ホルダー部5に設置するバナジウムとしては、純度99.9%以上の純バナジウムが好ましいが、バナジウム酸化物を設置することもできる。
The holder unit 5 is provided at a position facing the heating unit 4 in the vacuum vessel 3, and vanadium (V), which is a target material 51 for forming the vanadium dioxide thin film 11 on the substrate 2, is installed. Yes. Further, the holder unit 5 includes a magnet 52 for generating a magnetic force on the target material 51 by a high frequency voltage applied from a power source 7 described later.
Here, vanadium to be installed in the holder portion 5 is preferably pure vanadium having a purity of 99.9% or more, but a vanadium oxide can also be installed.

ガス導入管6は、真空容器3内に希ガスと酸素ガスを導入する。希ガスは、高周波電圧を印加されたホルダー部5によってプラズマとなり、ターゲット物質51であるバナジウムをスパッタして基板2上に堆積させる。なお、前記したようにターゲット物質51としてバナジウム酸化物を設置することもできるが、このような場合においても、かかる二酸化バナジウム薄膜形成装置によって二酸化バナジウムの薄膜を得るためには、酸素ガスの供給およびその流量などの最適化が必要である点は、純バナジウムを使用した場合と同様である。   The gas introduction pipe 6 introduces a rare gas and an oxygen gas into the vacuum vessel 3. The rare gas is converted into plasma by the holder 5 to which a high frequency voltage is applied, and vanadium as the target material 51 is sputtered and deposited on the substrate 2. As described above, vanadium oxide can be installed as the target material 51. In such a case, in order to obtain a thin film of vanadium dioxide using the vanadium dioxide thin film forming apparatus, supply of oxygen gas and The point that the flow rate and the like need to be optimized is the same as when pure vanadium is used.

希ガスは、アルゴンガス(Arガス)を用いるのが好ましいがこれに限定されることはなく、例えば、ヘリウムガス(Heガス)、ネオンガス(Neガス)、クリプトンガス(Krガス)、キセノンガス(Xeガス)などを用いることもできる。   The rare gas is preferably argon gas (Ar gas), but is not limited thereto. For example, helium gas (He gas), neon gas (Ne gas), krypton gas (Kr gas), xenon gas ( Xe gas) can also be used.

他方、真空容器3内に導入された酸素ガスもプラズマによって解離し、活性な酸素原子(ラジカル)となり、基板2に堆積するバナジウム原子を酸化して二酸化バナジウムを生成する。なお、適度な酸素ガス濃度でICP支援スパッタ法によるスパッタリングを行うと、バナジウムとの化学量論的な反応を進行させることが可能であるため、一酸化バナジウム(VO)、三酸化二バナジウム(V)、五酸化二バナジウム(V)、七酸化三バナジウム(V)などの酸化バナジウムは生成されにくくなる。その結果、二酸化バナジウムを選択的に形成させた薄膜(二酸化バナジウム薄膜11)を基板2上に製造することが可能となる。 On the other hand, the oxygen gas introduced into the vacuum vessel 3 is also dissociated by the plasma to become active oxygen atoms (radicals), and vanadium atoms deposited on the substrate 2 are oxidized to generate vanadium dioxide. Note that when sputtering is performed with an ICP-assisted sputtering method at an appropriate oxygen gas concentration, a stoichiometric reaction with vanadium can proceed, so that vanadium monoxide (VO), divanadium trioxide (V 2 O 3 ), vanadium pentoxide (V 2 O 5 ), and vanadium oxide such as trivanadium trioxide (V 3 O 7 ) are hardly generated. As a result, a thin film (vanadium dioxide thin film 11) in which vanadium dioxide is selectively formed can be manufactured on the substrate 2.

そして、本発明においては、前記した加熱手段4とターゲット物質51との間に、高周波電圧を印加するための電源81が接続された導電性金属部材8を設けた構成としている。
この導電性金属部材8は、接続されている電源81から高周波電圧を印加して電磁誘導を生じさせるために、巻回してコイル状のコイル部材とするのが好ましい。コイル部材とする場合は、少なくとも2回巻きとするのが好ましい。このようにすると、当該導電性金属部材8に電流を印加することによって好適に電磁誘導現象を生じさせることができる。電磁誘導現象を生じさせることにより、発生させるプラズマを高密度化させることができる。その結果、従来では得られなかった金属−絶縁体相転移する二酸化バナジウム薄膜を基板2上に好適に製造することができる。
And in this invention, it is set as the structure which provided the electroconductive metal member 8 to which the power supply 81 for applying a high frequency voltage was connected between the above-mentioned heating means 4 and the target material 51. FIG.
The conductive metal member 8 is preferably wound to form a coiled coil member in order to apply a high frequency voltage from a connected power source 81 to cause electromagnetic induction. In the case of a coil member, it is preferable to wind at least twice. In this way, an electromagnetic induction phenomenon can be suitably caused by applying a current to the conductive metal member 8. By generating the electromagnetic induction phenomenon, the plasma to be generated can be densified. As a result, a vanadium dioxide thin film that undergoes a metal-insulator phase transition that has not been conventionally obtained can be suitably manufactured on the substrate 2.

このような導電性金属部材8は、プラズマ中であってもスパッタされにくく、良好な電気伝導性を有し、かつ、安価に入手できるなどの観点からステンレス製とするのが好ましいが、これに限定されるものではなく、例えば、チタンや銅なども用いることが可能である。   Such a conductive metal member 8 is preferably made of stainless steel from the viewpoint that it is difficult to be sputtered even in plasma, has good electrical conductivity, and can be obtained at low cost. For example, titanium, copper, or the like can be used.

以上、説明したように、二酸化バナジウム薄膜形成装置1は、磁石52に高周波電圧を印加してアルゴンガスなどの希ガスをプラズマ化させるとともに、導電性金属部材8にも高周波電圧を印加することでプラズマを高密度化し、当該高密度化したプラズマによってターゲット物質51であるバナジウムをスパッタし、基板2上に薄膜を形成させる。このとき、基板2に向かって移動するバナジウム原子は、ガス導入管6で真空容器3内に導入され、プラズマによって解離した酸素原子によって酸化され、二酸化バナジウムとなる。つまり、二酸化バナジウム薄膜形成装置1は、基板2上に、いわば選択的に二酸化バナジウムを形成させることで、金属−絶縁体相転移する二酸化バナジウム薄膜を形成することができる。   As described above, the vanadium dioxide thin film forming apparatus 1 applies a high frequency voltage to the magnet 52 to turn a rare gas such as argon gas into plasma, and also applies a high frequency voltage to the conductive metal member 8. The plasma is densified, and the target material 51 is sputtered by the densified plasma to form a thin film on the substrate 2. At this time, the vanadium atoms moving toward the substrate 2 are introduced into the vacuum vessel 3 by the gas introduction tube 6 and are oxidized by the oxygen atoms dissociated by the plasma to become vanadium dioxide. That is, the vanadium dioxide thin film forming apparatus 1 can form a vanadium dioxide thin film that undergoes a metal-insulator phase transition by forming vanadium dioxide selectively on the substrate 2.

次に、図2を参照して、本発明に係るメモリー素子製造方法について説明する。
図2に示すように、本発明のメモリー素子製造方法は、設置工程S1と、陰圧工程S2と、ガス導入工程S3と、加熱工程S4と、高周波電圧印加工程S5と、電極形成工程S6と、を含んでなる。
なお、既に述べたように、本発明に係るメモリー素子製造方法は、前記した構成の二酸化バナジウム薄膜形成装置1を用いると好適な二酸化バナジウム薄膜11を形成することができる。そのため、当該二酸化バナジウム薄膜形成装置1によって、設置工程S1から高周波電圧印加工程S5までを行い、電極形成工程S6を適宜の手段、例えば、エッチング装置などによって行うといった態様を一例として挙げることができる。
以下、各工程について詳細に説明する。
Next, a method for manufacturing a memory device according to the present invention will be described with reference to FIG.
As shown in FIG. 2, the memory device manufacturing method of the present invention includes an installation step S1, a negative pressure step S2, a gas introduction step S3, a heating step S4, a high frequency voltage application step S5, and an electrode formation step S6. , Comprising.
As described above, the method for manufacturing a memory element according to the present invention can form a suitable vanadium dioxide thin film 11 using the vanadium dioxide thin film forming apparatus 1 having the above-described configuration. Therefore, the aspect which performs from the installation process S1 to the high frequency voltage application process S5 by the said vanadium dioxide thin film formation apparatus 1 and performing electrode formation process S6 by a suitable means, for example, an etching apparatus etc. can be mentioned as an example.
Hereinafter, each step will be described in detail.

まず、設置工程S1では、真空容器3内に設けられた加熱手段4に基板2を設置する。また、前記の加熱手段4と対向する位置に設けられた磁石52を有するホルダー部5にバナジウムまたはバナジウム酸化物からなるターゲット物質51を設置する。   First, in the installation step S1, the substrate 2 is installed on the heating means 4 provided in the vacuum vessel 3. Further, a target material 51 made of vanadium or vanadium oxide is placed on a holder portion 5 having a magnet 52 provided at a position facing the heating means 4.

次いで、陰圧工程S2では、真空容器3内の空気を排気して当該真空容器3内を5.7〜9.3×10−4Paの陰圧にする。後記するように、ガス導入工程S3後の真空容器3内の気圧条件を0.5〜5.0Paの範囲に調整するためである。 Next, in the negative pressure step S2, the air in the vacuum vessel 3 is exhausted to make the inside of the vacuum vessel 3 have a negative pressure of 5.7 to 9.3 × 10 −4 Pa. This is because, as will be described later, the atmospheric pressure condition in the vacuum vessel 3 after the gas introduction step S3 is adjusted to a range of 0.5 to 5.0 Pa.

次いで、ガス導入工程S3では、真空容器3内に希ガスと酸素ガスを導入する。
このとき、希ガスを40〜100sccm、好ましくは45〜98sccmの条件で導入し、酸素ガスを1〜10sccm、好ましくは2〜10sccmの条件で導入する。希ガスの流量が40〜100sccmの範囲にあると、発生するプラズマが好ましい状態になる。酸素ガスの導入量が1〜10sccmの範囲にあると、二酸化バナジウム以外の酸化バナジウムが生成しにくくなる。結果的に、二酸化バナジウムを選択的に形成させた薄膜を得ることができる。
そして、ガス導入工程S3後の真空容器3内の気圧を0.5〜5.0Pa、好ましくは0.87〜3.5Paに維持する。真空容器3内の気圧が0.5〜5.0Paの範囲にあると、スパッタ成膜を安定して持続させることができ、また良好に放電させることができる。
Next, in the gas introduction step S3, a rare gas and an oxygen gas are introduced into the vacuum vessel 3.
At this time, the rare gas is introduced under the condition of 40 to 100 sccm, preferably 45 to 98 sccm, and the oxygen gas is introduced under the condition of 1 to 10 sccm, preferably 2 to 10 sccm. When the flow rate of the rare gas is in the range of 40 to 100 sccm, the generated plasma is in a preferable state. When the amount of oxygen gas introduced is in the range of 1 to 10 sccm, it becomes difficult to generate vanadium oxide other than vanadium dioxide. As a result, a thin film in which vanadium dioxide is selectively formed can be obtained.
And the atmospheric pressure in the vacuum vessel 3 after the gas introduction step S3 is maintained at 0.5 to 5.0 Pa, preferably 0.87 to 3.5 Pa. When the atmospheric pressure in the vacuum vessel 3 is in the range of 0.5 to 5.0 Pa, sputter film formation can be stably maintained, and discharge can be favorably performed.

次いで、加熱工程S4では、加熱手段4によって基板2を加熱する。基板2を加熱する温度は、300〜450℃、好ましくは300〜400℃とする。基板2の加熱温度をこの範囲にする理由は既に述べたので省略する。   Next, in the heating step S4, the substrate 2 is heated by the heating means 4. The temperature at which the substrate 2 is heated is 300 to 450 ° C., preferably 300 to 400 ° C. The reason why the heating temperature of the substrate 2 is within this range has already been described, and will be omitted.

次いで、高周波電圧印加工程S5では、加熱工程S4後、ホルダー部5の磁石52と導電性金属部材8のそれぞれに高周波電圧を印加して、基板2上に二酸化バナジウム薄膜を形成させる。
この高周波電圧印加工程S5は、磁石52に、高周波電流:10〜500MHz、好ましくは13.56MHzの条件で印加し、高周波電力:100〜1000W、好ましくは100〜500W、より好ましくは150〜300Wの条件で印加する。また、導電性金属部材8にも同様に、高周波電流:10〜500MHz、好ましくは13.56MHzの条件で印加し、高周波電力:100〜1000W、好ましくは100〜500W、より好ましくは150〜300Wの条件で印加する。なお、印加時間は、製造する二酸化バナジウム薄膜の厚さによって適宜変更することができ、例えば、30〜60分間の条件で印加するのがよい。
Next, in the high frequency voltage application step S <b> 5, after the heating step S <b> 4, a high frequency voltage is applied to each of the magnet 52 and the conductive metal member 8 of the holder unit 5 to form a vanadium dioxide thin film on the substrate 2.
In this high frequency voltage application step S5, the magnet 52 is applied under the conditions of high frequency current: 10 to 500 MHz, preferably 13.56 MHz, and high frequency power: 100 to 1000 W, preferably 100 to 500 W, more preferably 150 to 300 W. Apply under conditions. Similarly, the conductive metal member 8 is applied under the condition of high frequency current: 10 to 500 MHz, preferably 13.56 MHz, and high frequency power: 100 to 1000 W, preferably 100 to 500 W, more preferably 150 to 300 W. Apply under conditions. In addition, application time can be suitably changed with the thickness of the vanadium dioxide thin film to manufacture, For example, it is good to apply on the conditions for 30 to 60 minutes.

磁石52に印加する高周波電圧や高周波電力がこれらの範囲にあると、プラズマが良好な状態で発生して酸素分子が酸素原子へと解離するので、金属−絶縁体相転移する良好な二酸化バナジウム薄膜を得ることができる。
また、導電性金属部材8に印加する高周波電流や高周波電力が、これらの範囲にあると、酸素分子を解離するのに良好なプラズマ発生の支援が十分であるので、金属−絶縁体相転移する良好な二酸化バナジウム薄膜を得ることができる。また、Vなど他の結晶を生成する可能性を小さくすることができる。
なお、高周波電圧印加工程S5による高周波電圧印加を前記した条件の下で30分程度行うと200nm程度の厚さの二酸化バナジウム薄膜を形成させることができる。
When the high-frequency voltage and high-frequency power applied to the magnet 52 are in these ranges, the plasma is generated in a good state and the oxygen molecules are dissociated into oxygen atoms, so a good vanadium dioxide thin film that undergoes a metal-insulator phase transition. Can be obtained.
Further, if the high-frequency current and high-frequency power applied to the conductive metal member 8 are within these ranges, sufficient support for plasma generation is sufficient to dissociate oxygen molecules, so that the metal-insulator phase transition occurs. A good vanadium dioxide thin film can be obtained. In addition, the possibility of generating other crystals such as V 2 O 5 can be reduced.
In addition, when the high frequency voltage application by high frequency voltage application process S5 is performed for about 30 minutes under the above-mentioned conditions, the vanadium dioxide thin film of about 200 nm thickness can be formed.

次に、電極形成工程S6では、前記したように金属−絶縁体相転移する二酸化バナジウム薄膜11と接する、導電性金属からなる電極12を形成する。
電極12を形成する導電性金属は、二酸化バナジウム薄膜11に対してオーミック性コンタクトがとれる金属であればどのような金属を用いてもよいが、アルミニウム、金などを用いると好適である。
また、電極12形状は、二酸化バナジウム薄膜11に対してオーミック性コンタクトがとれればよく特に限定されるものではない。例えば、二酸化バナジウム薄膜11上に適宜の距離dをもって離間させた一対の電極を形成することによりプレーナ型のメモリー素子10としたり、基板2にまで達する深い穴を形成して電極を形成することによりスタック型のメモリー素子10としたり、電極を3次元的に高く積み上げて形成することによりトレンチ型のメモリー素子10としたりすることができる。
なお、かかる電極は、フォトリソグラフィやシャドーマスクなどの従来公知の技術によって形成することができ、例えば、前記したプレーナ型の電極であれば、図3に示すように、積層工程S61、リソグラフィ工程S62、エッチング工程S63、フォトレジスト除去工程S64によるフォトリソグラフィで好適に形成することができる。なお、図3は、電極形成工程S6の一例を示すフローチャートである。
Next, in the electrode formation step S6, as described above, the electrode 12 made of a conductive metal that is in contact with the vanadium dioxide thin film 11 undergoing the metal-insulator phase transition is formed.
The conductive metal forming the electrode 12 may be any metal as long as it can form an ohmic contact with the vanadium dioxide thin film 11, but aluminum, gold, or the like is preferably used.
The shape of the electrode 12 is not particularly limited as long as an ohmic contact can be made with respect to the vanadium dioxide thin film 11. For example, by forming a pair of electrodes spaced apart from each other by an appropriate distance d on the vanadium dioxide thin film 11, a planar memory element 10 is formed, or a deep hole reaching the substrate 2 is formed to form an electrode. The stack type memory element 10 can be formed, or the trench type memory element 10 can be formed by stacking electrodes three-dimensionally high.
Such an electrode can be formed by a conventionally known technique such as photolithography or a shadow mask. For example, in the case of the above-described planar type electrode, as shown in FIG. 3, a lamination process S61 and a lithography process S62. It can be suitably formed by photolithography by the etching step S63 and the photoresist removing step S64. FIG. 3 is a flowchart showing an example of the electrode forming step S6.

積層工程S61では、前記した導電性金属を用いてPVD(物理気相成長法)、CVD(化学気相成長法)、真空蒸着法、電気めっき法やスパッタリング法などによって層状に形成して導電性金属層(不図示)を形成する。なお、この導電性金属層の厚さや形状などは適宜に設定することができることはいうまでもない。   In the laminating step S61, the conductive metal is used to form a layer by PVD (physical vapor deposition), CVD (chemical vapor deposition), vacuum deposition, electroplating, sputtering or the like. A metal layer (not shown) is formed. Needless to say, the thickness and shape of the conductive metal layer can be set as appropriate.

次いで、リソグラフィ工程S62では、形成した導電性金属層上にフォトレジストを塗布し、当該フォトレジストに所定のパターン(例えば、プレーナ型のメモリー素子10を製造する場合は、前記したように一対の導電性金属からなる電極12を離間して設けたり、その他配線を形成したりするようなパターン)を有するパターンマスクを介して露光し、当該所定のパターンを呈するように硬化させ、硬化していないフォトレジストを除去して導電性金属層を露出させる。
このリソグラフィ工程S62は、光を照射した部分の光化学反応によって、所定の溶液(例えば、アルカリ性溶液)に可溶な化学構造に変化させてフォトレジストを所定のパターンを残すポジ型レジスト、および、光を照射した部分の光化学反応によって、所定の溶液(例えば、アルカリ性溶液)に不溶な化学構造に変化させてフォトレジストを所定のパターンを残すネガ型レジスト、のいずれを用いても好適に行うことができる。
Next, in the lithography step S62, a photoresist is applied on the formed conductive metal layer, and a predetermined pattern (for example, when the planar type memory element 10 is manufactured) is applied to the photoresist. A photomask that is exposed through a pattern mask having a pattern of electrodes 12 made of a conductive metal and that has a pattern that forms other wiring), and is cured so as to exhibit the predetermined pattern. The resist is removed to expose the conductive metal layer.
In this lithography step S62, a positive resist that changes a chemical structure soluble in a predetermined solution (for example, an alkaline solution) and leaves a predetermined pattern by a photochemical reaction of a portion irradiated with light, and a photo resist It is preferable to use any of the negative resists that change the chemical structure insoluble in a predetermined solution (for example, an alkaline solution) and leave the photoresist in a predetermined pattern by the photochemical reaction of the irradiated portion. it can.

次いで、エッチング工程S63では、露出した導電性金属層を二酸化バナジウム薄膜11が露出するまでエッチングして所定形状に則した、導電性金属からなる電極12を形成する。
このエッチング工程S63は、ドライエッチングおよびウェットエッチングのいずれによっても好適に行うことができるが、レジストパターンどおりの高精度微細加工を行うことができる点で、ドライエッチングを用いるのが好ましい。また、ドライエッチングとしては、平行平板型反応性イオンエッチングを用いるのが好ましい。
Next, in the etching step S63, the exposed conductive metal layer is etched until the vanadium dioxide thin film 11 is exposed to form the electrode 12 made of a conductive metal conforming to a predetermined shape.
Although this etching step S63 can be suitably performed by either dry etching or wet etching, it is preferable to use dry etching in that high-precision fine processing can be performed according to the resist pattern. Moreover, it is preferable to use parallel plate type reactive ion etching as dry etching.

そして、フォトレジスト除去工程S64では、導電性金属層上に残存する、硬化したフォトレジストを除去してメモリー素子10を製造する。
フォトレジストは、用いたフォトレジストに応じて調製された所定の溶液(例えば、アルカリ性溶液)を使用して除去する。
なお、所望のメモリー素子10を得るために、前記した積層工程S61、リソグラフィ工程S62、エッチング工程S63、およびフォトレジスト除去工程S64を適宜の回数繰り返して行ってもよいことはいうまでもない。なお、メモリー素子を製造するにあたって前記した以外の操作等については、一般的なメモリー素子製造方法における操作等を適用することができることはいうまでもない。
In the photoresist removal step S64, the memory device 10 is manufactured by removing the cured photoresist remaining on the conductive metal layer.
The photoresist is removed using a predetermined solution (for example, an alkaline solution) prepared according to the used photoresist.
Needless to say, in order to obtain the desired memory element 10, the above-described stacking step S61, lithography step S62, etching step S63, and photoresist removal step S64 may be repeated an appropriate number of times. Needless to say, operations other than those described above in manufacturing a memory element can be applied to operations in a general memory element manufacturing method.

以上に述べた本発明のメモリー素子製造方法によれば、二酸化バナジウム薄膜11を得るために、酸素流量や加熱温度などの製造条件を過度に精密に制御する必要がなく、容易に金属−絶縁体相転移する二酸化バナジウム薄膜11を得ることができ、かかる二酸化バナジウム薄膜11を用いるので、良好なメモリー素子10を製造することができる。   According to the memory element manufacturing method of the present invention described above, in order to obtain the vanadium dioxide thin film 11, it is not necessary to control the manufacturing conditions such as the oxygen flow rate and the heating temperature excessively precisely, and the metal-insulator can be easily obtained. A phase-changing vanadium dioxide thin film 11 can be obtained, and the vanadium dioxide thin film 11 is used, so that a good memory element 10 can be manufactured.

そして、前記したメモリー素子製造方法によって製造されたメモリー素子10は、例えば、図4に示すように、金属−絶縁体相転移する二酸化バナジウム薄膜11が製造された基板2と、二酸化バナジウム薄膜11と接触する導電性金属からなる電極12と、を備えた構成となる。なお、図4は、本発明に係るメモリー素子の構成の一例を示す断面図である。
なお、このメモリー素子10において、基板2上に製造される二酸化バナジウム薄膜11は、結晶構造が単斜晶型であると良好な金属−絶縁体相転移能を有するため、電圧−電流特性に抵抗スイッチング効果、つまり、メモリー機能を生じさせやすいので好適であることは既に述べたとおりである。
And the memory element 10 manufactured by the above-described memory element manufacturing method includes, for example, as shown in FIG. 4, a substrate 2 on which a vanadium dioxide thin film 11 that undergoes a metal-insulator phase transition is manufactured, a vanadium dioxide thin film 11, And an electrode 12 made of a conductive metal in contact therewith. FIG. 4 is a cross-sectional view showing an example of the configuration of the memory element according to the present invention.
In this memory element 10, since the vanadium dioxide thin film 11 manufactured on the substrate 2 has a good metal-insulator phase transition ability when the crystal structure is a monoclinic type, it has resistance to voltage-current characteristics. As described above, the switching effect, that is, the memory function is easily generated, which is preferable.

次に、本発明のメモリー素子製造方法およびメモリー素子について実施例を示して説明する。   Next, the memory element manufacturing method and the memory element of the present invention will be described with reference to examples.

まず、内部コイル型ICP支援スパッタ装置(二酸化バナジウム薄膜形成装置)によって、基板上に単斜晶型である低温相(Monoclinic)の二酸化バナジウム(VO)薄膜を製造し、当該二酸化バナジウム薄膜を用いたメモリー素子について検討を行った。 First, a monoclinic low temperature phase (Monoclinic) vanadium dioxide (VO 2 ) thin film is produced on a substrate by an internal coil type ICP assisted sputtering apparatus (vanadium dioxide thin film forming apparatus), and the vanadium dioxide thin film is used. We examined the memory device.

[実験方法]
まず、図1に示す内部コイル型ICP支援スパッタ装置(高周波マグネトロンスパッタ装置)を用いて、基板上に酸化バナジウムの薄膜を形成した。
内部コイル型ICP支援スパッタ装置の上部電極(ターゲット面)と下部電極との間隔は55mmとし、ターゲット面から30mmを中心として、2回巻回したコイル部材(SUS 304)を挿入した。
なお、ターゲット物質は、バナジウム(V)(100mmφ、純度99.9%)を使用し、基板は、単結晶c面サファイア製のものを用いた。そして、二酸化バナジウムの薄膜の形成条件は、ICPに印加した電力(ICP[W])を200W、磁石に印加した高周波電力(RF power[W])を200W、希ガス(Arガス)の流量を40sccm、酸素ガス(O)の流量を0.5sccm、基板の加熱温度(T[℃])を300℃、真空容器内の総圧力(Total Pressure[Pa])を0.4Paとした。
[experimental method]
First, a thin film of vanadium oxide was formed on a substrate using an internal coil type ICP assisted sputtering apparatus (high frequency magnetron sputtering apparatus) shown in FIG.
The interval between the upper electrode (target surface) and the lower electrode of the internal coil type ICP assisted sputtering apparatus was 55 mm, and a coil member (SUS 304) wound twice was inserted around 30 mm from the target surface.
Note that vanadium (V) (100 mmφ, purity 99.9%) was used as a target material, and a substrate made of single crystal c-plane sapphire was used. The vanadium dioxide thin film is formed with the following conditions: 200 W for the power applied to the ICP (ICP [W]), 200 W for the high frequency power (RF power [W]) applied to the magnet, and the flow rate of the rare gas (Ar gas). 40 sccm, the flow rate of oxygen gas (O 2 ) was 0.5 sccm, the substrate heating temperature (T s [° C.]) was 300 ° C., and the total pressure (Total Pressure [Pa]) in the vacuum vessel was 0.4 Pa.

基板上に形成した二酸化バナジウム薄膜の結晶性をX線回折により評価し、抵抗率(温度−抵抗特性)を4端子法により評価した。X線回折の測定条件および4端子法の測定条件は下記の通りである。   The crystallinity of the vanadium dioxide thin film formed on the substrate was evaluated by X-ray diffraction, and the resistivity (temperature-resistance characteristics) was evaluated by a four-terminal method. The measurement conditions of X-ray diffraction and the measurement conditions of the 4-terminal method are as follows.

X線回折の測定条件は、Philips社製 X´pert MRDを用いて、X線の出力を40kV、40mAで測定した。この場合におけるX線種は、CuKα線を用いた。
4端子法の測定条件は、(有)共和理研社製 K−89PS150μRを用いて、端子間隔1mm、電流値範囲0.5〜1.0mAという条件で測定した。
The X-ray diffraction was measured using an X'pert MRD manufactured by Philips, and the X-ray output was measured at 40 kV and 40 mA. X-ray species in this case, was used Cu K alpha line.
The measurement conditions of the four-terminal method were measured using K-89PS150 μR manufactured by Kyowa Riken Co., Ltd. under the conditions of a terminal interval of 1 mm and a current value range of 0.5 to 1.0 mA.

[実験結果]
図5は、メモリー素子の基板に形成した酸化バナジウムの薄膜のX線回折の結果を示す図であって、(a)は、比較のためにICPに電力を印加しないで製造した酸化バナジウムの薄膜のX線回折の結果を示す図であり、(b)は、本発明のメモリー素子製造方法で形成した酸化バナジウムの薄膜のX線回折の結果を示す図である。なお、図中の横軸は2θ(degrees)を示し、縦軸は強度(cps)を示す。
[Experimental result]
FIG. 5 is a diagram showing the results of X-ray diffraction of a vanadium oxide thin film formed on a substrate of a memory element. FIG. 5A is a vanadium oxide thin film manufactured without applying power to an ICP for comparison. FIG. 6B is a diagram showing the results of X-ray diffraction of a thin film of vanadium oxide formed by the memory element manufacturing method of the present invention. In the figure, the horizontal axis indicates 2θ (degrees), and the vertical axis indicates intensity (cps).

図5(a)に示すように、ICP支援を行わないで酸化バナジウムの薄膜を製造すると、種々の結晶性のV((220)、(330)、(440)、(550)、(660))のピークを得ることはできるものの、VOのピークを得ることができなかった。
一方、図5(b)に示すように、ICP支援を行って酸化バナジウムの薄膜を製造すると、VO(020)のピークを得ることができた。
As shown in FIG. 5A, when a thin film of vanadium oxide is manufactured without ICP support, various crystalline V 3 O 7 ((220), (330), (440), (550), Although the peak of (660)) could be obtained, the peak of VO 2 could not be obtained.
On the other hand, as shown in FIG. 5 (b), when a thin film of vanadium oxide was produced with ICP support, a peak of VO 2 (020) could be obtained.

そして、図5(a)(b)に示した酸化バナジウムの薄膜を用いて温度−抵抗特性を評価し、図6にそのグラフを示す。
図6(a)は、図5(a)の酸化バナジウムの薄膜の温度に対する電気抵抗値の変化特性を示すグラフであり、(b)は、図5(b)の二酸化バナジウム薄膜の温度に対する電気抵抗値の変化特性を示すグラフである。なお、図6中の横軸は温度(℃)を示し、縦軸は抵抗(Ω)を示す。
The temperature-resistance characteristics were evaluated using the vanadium oxide thin film shown in FIGS. 5A and 5B, and the graph is shown in FIG.
FIG. 6A is a graph showing a change characteristic of the electric resistance value with respect to the temperature of the vanadium oxide thin film in FIG. 5A, and FIG. 6B is an electric diagram with respect to the temperature of the vanadium dioxide thin film in FIG. It is a graph which shows the change characteristic of resistance value. In FIG. 6, the horizontal axis represents temperature (° C.), and the vertical axis represents resistance (Ω).

図6に示すように、温度を上昇させたとき、(b)の薄膜では60℃程度で抵抗値が大きく減少しており、半導体的な特性から金属的な特性に相転移していることがわかる。電気抵抗値の変化は三桁以上であった。また、図5の(b)に示す酸化バナジウムの薄膜(二酸化バナジウム(VO)の薄膜)は、室温においては10Ω台の抵抗値を示していたが、70℃付近において抵抗値が三桁減少し、80℃における抵抗値は、120Ω(ρ=3.0×10−4Ωcm)であった。また、10Ωにおけるヒステリシス幅は7℃であった。
これに対して、図6(a)に示すように、VOでない酸化バナジウム薄膜は金属−絶縁体相転移しないことがわかる。
As shown in FIG. 6, when the temperature was raised, the resistance value of the thin film (b) was greatly reduced at about 60 ° C., and the phase transition from semiconductor characteristics to metallic characteristics was observed. Recognize. The change in electrical resistance value was more than three orders of magnitude. In addition, the vanadium oxide thin film (vanadium dioxide (VO 2 ) thin film) shown in FIG. 5B showed a resistance value on the order of 10 5 Ω at room temperature. The resistance value at 80 ° C. was 120Ω (ρ = 3.0 × 10 −4 Ωcm). The hysteresis width at 10 4 Ω was 7 ° C.
In contrast, as shown in FIG. 6A, it can be seen that a vanadium oxide thin film that is not VO 2 does not undergo a metal-insulator phase transition.

次に、図5(b)の酸化バナジウムの薄膜に、1kΩの抵抗を接続し、0.5mmの間隔で形成したアルミニウム製の二つの電極(Al電極)を設けて素子を形成した。そして、当該Al電極の間に電圧を印加したときの電圧−電流特性を評価した。図7に、電圧−電流特性とともにその回路図を示す。なお、図7中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。   Next, a 1 kΩ resistor was connected to the vanadium oxide thin film in FIG. 5B, and two aluminum electrodes (Al electrodes) formed at intervals of 0.5 mm were provided to form an element. And the voltage-current characteristic when a voltage was applied between the said Al electrodes was evaluated. FIG. 7 shows a circuit diagram along with voltage-current characteristics. In FIG. 7, the horizontal axis represents voltage (V), and the vertical axis represents current (mA).

図7に示すように、図5(b)の酸化バナジウムの薄膜は、電圧が55Vに達すると急激に電流値が変化することがわかる。前述したように、回路中に1kΩの抵抗を入れているため、電圧−電流特性を解析すると、55Vの電圧において薄膜の抵抗値が図6と同一の変化、すなわち金属−絶縁体相転移していることがわかる。この結果は、図1に示した二酸化バナジウム薄膜製造装置で製造した二酸化バナジウム薄膜が、電圧印加による相転移(電界誘起相転移)を生ずることを示している。この電界誘起相転移による抵抗値は55Vまでは7kΩであるが、相転移した後は150Ωに減少していた。その抵抗変化比45であった。また、一旦相転移した後は、電圧を55V以下に下げても抵抗値は低い値のままであり、元の電圧−電流特性曲線上を戻らずに新たな特性を示した。   As shown in FIG. 7, it can be seen that the current value of the thin film of vanadium oxide in FIG. 5B suddenly changes when the voltage reaches 55V. As described above, since a resistance of 1 kΩ is inserted in the circuit, when the voltage-current characteristics are analyzed, the resistance value of the thin film changes at the same voltage as that of FIG. 6 at the voltage of 55 V, that is, the metal-insulator phase transition occurs. I understand that. This result shows that the vanadium dioxide thin film manufactured by the vanadium dioxide thin film manufacturing apparatus shown in FIG. 1 causes a phase transition (electric field induced phase transition) by voltage application. The resistance value due to this electric field induced phase transition is 7 kΩ up to 55 V, but decreased to 150 Ω after the phase transition. The resistance change ratio was 45. In addition, after the phase transition, the resistance value remained low even when the voltage was lowered to 55 V or less, and a new characteristic was exhibited without returning to the original voltage-current characteristic curve.

つまり、一旦相転移した後は、低い抵抗値を維持する機能があることが確認された。これは、例えば、最初の高い抵抗値の状態をオフ、55Vの電圧印加により実現される低い抵抗値の状態をオンとすれば、オンとオフの状態を双安定に有するメモリー素子機能を有するものであり、一旦変化した状態が一定電圧下では維持される抵抗変化型不揮発性メモリー(ReRAM)となる。なお、図7に示すように、図5(b)の酸化バナジウムの薄膜を備えた素子は、55V以上の電圧(例えば、印加時間の短いパルス電圧)を印加すればオン状態となり、その後30V以下の電圧を印加することでオフ状態に戻すことが可能であることがわかる。   In other words, it was confirmed that there was a function of maintaining a low resistance value once the phase transition occurred. For example, if the first high resistance state is turned off and the low resistance state realized by applying a voltage of 55 V is turned on, the memory element function has a bi-stable on and off state. Thus, a variable resistance nonvolatile memory (ReRAM) is maintained in which the changed state is maintained under a certain voltage. As shown in FIG. 7, the element having the thin film of vanadium oxide in FIG. 5B is turned on when a voltage of 55 V or more (for example, a pulse voltage with a short application time) is applied, and thereafter 30 V or less. It can be seen that it is possible to return to the off state by applying a voltage of.

次に、図7に示した構造の素子において、Al電極の間隔を0.1mmに狭めて、素子に繰り返し正弦波(+、−の繰り返し電圧)を印加した。図8にその電圧−電流特性のトレース波形を示す。なお、図8中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。ここで、正弦波は50Hzであったので、この波形は0.02sの時間で取得されたものである。図8から、オフ状態からオン状態への相転移が9Vで生じていることがわかった。これは、後記で説明する図9において、離間した二つの電極12の距離dを0.1mm(100μm)としたときに10Vで金属−絶縁体相転移していることとよく対応しているといえる。なお、金属−絶縁体相転移前(すなわち、電流の小さいとき)の電気抵抗値は1400Ωであり、金属−絶縁体相転移後(すなわち、電流の大きいとき)の電気抵抗値は20Ωであり、その比(ON−OFF比)は70となった。この比の値は、ON、OFFの2状態を識別する差異として十分な値であるといえる。また、Al電極の間隔を制御することによって、オン、オフを制御する使用電圧を低下させることが可能であるといえる。   Next, in the element having the structure shown in FIG. 7, the interval between the Al electrodes was narrowed to 0.1 mm, and a repeated sine wave (repetitive voltage of + and −) was applied to the element. FIG. 8 shows a trace waveform of the voltage-current characteristic. In FIG. 8, the horizontal axis indicates voltage (V), and the vertical axis indicates current (mA). Here, since the sine wave was 50 Hz, this waveform was acquired at a time of 0.02 s. From FIG. 8, it was found that the phase transition from the off state to the on state occurred at 9V. In FIG. 9 described later, this corresponds well with the metal-insulator phase transition at 10 V when the distance d between the two separated electrodes 12 is 0.1 mm (100 μm). I can say that. The electrical resistance value before the metal-insulator phase transition (that is, when the current is small) is 1400Ω, and the electrical resistance value after the metal-insulator phase transition (that is, when the current is large) is 20Ω, The ratio (ON-OFF ratio) was 70. It can be said that the value of this ratio is a sufficient value as a difference for discriminating between the two states of ON and OFF. Moreover, it can be said that by controlling the interval between the Al electrodes, it is possible to reduce the working voltage for controlling on and off.

また、図9は、本発明のメモリー素子製造方法によって、単結晶c面サファイアの基板上に形成された二酸化バナジウム薄膜に所定の距離dをもって離間した二つの導電性金属からなる電極を設けて電圧を印加した場合における電流値の変化特性を示すグラフである。離間した二つの電極12間の距離dは、0.1mm、0.5mm、1.0mmである。なお、図9中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。   Further, FIG. 9 shows a voltage obtained by providing two conductive metal electrodes separated from each other by a predetermined distance d on a vanadium dioxide thin film formed on a single crystal c-plane sapphire substrate by the memory device manufacturing method of the present invention. It is a graph which shows the change characteristic of the electric current value when applying. The distance d between the two separated electrodes 12 is 0.1 mm, 0.5 mm, and 1.0 mm. In FIG. 9, the horizontal axis represents voltage (V) and the vertical axis represents current (mA).

図9に示すように、単結晶c面サファイアの基板上に形成された二酸化バナジウム薄膜は、設けられた一対の電極の距離dに応じて金属−絶縁体相転移しており、距離d=0.1mmのときは10V付近、距離d=0.5mmのときは50V付近、距離d=1.0mmのときは90V付近において電流値が急激に変化していた。このように、電圧に比例して電流が増加するのではなく、不連続にジャンプしたように電流が急激に増加するということは、二酸化バナジウム薄膜の電気抵抗値が大きな値から小さな値に、急激に遷移していることを意味するものである。通常、この遷移の前後における電気抵抗値の比が安定して一桁から二桁確保できることがメモリー動作の条件とされているところ、本発明の二酸化バナジウム薄膜を形成したメモリー素子では前記したようにその比が70あり、その動作は時間的に数時間以上、回数にすれば1×10回以上安定に動作することが確認された(測定を止めなければ、さらに長時間、多くの回数でも安定に動作できたと考えられる)。また、本発明の二酸化バナジウム薄膜を形成したメモリー素子は、パルス発生器(Agilent社製 81101A Pulse generator)による矩形波パルス印加(パルス電圧:18V、パルスデューティ:10%)に対して100kHz以上の高周波でも安定して動作することが確認された。なお、メモリー素子のスイッチング時間応答を測定する際の抵抗値測定は50Ωの純抵抗を使用して、その端子電圧から算出した。 As shown in FIG. 9, the vanadium dioxide thin film formed on the substrate of the single crystal c-plane sapphire has a metal-insulator phase transition according to the distance d between the pair of electrodes provided, and the distance d = 0. The current value abruptly changed around 10 V when 1 mm, around 50 V when the distance d = 0.5 mm, and around 90 V when the distance d = 1.0 mm. In this way, the current does not increase in proportion to the voltage, but increases rapidly as if jumping discontinuously, which means that the electric resistance value of the vanadium dioxide thin film rapidly increases from a large value to a small value. It means that it has transitioned to. In general, the memory operation condition is that the ratio of the electrical resistance values before and after this transition can be secured stably in one to two digits. However, as described above, in the memory element formed with the vanadium dioxide thin film of the present invention. The ratio was 70, and the operation was stable for several hours or more in time, and it was confirmed that the operation was stable at 1 × 10 6 times or more. It is thought that it was able to work stably). Further, the memory element formed with the vanadium dioxide thin film of the present invention has a high frequency of 100 kHz or more with respect to rectangular wave pulse application (pulse voltage: 18 V, pulse duty: 10%) by a pulse generator (81101A Pulse generator manufactured by Agilent). However, it was confirmed that it works stably. In addition, the resistance value measurement at the time of measuring the switching time response of the memory element was calculated from the terminal voltage using a pure resistance of 50Ω.

また、前記の実験の結果から、本発明のメモリー素子製造方法の加熱工程において、基板を加熱する温度が300℃でも良好に金属−絶縁体相転移できるメモリー素子を製造できることがわかった。これは、例えば、パルスレーザ法によって二酸化バナジウム薄膜を形成させる場合を想定すると、その基板の加熱温度を500℃にする必要があることを鑑みれば、基板の加熱条件を大幅に低温化できることもわかった。そのため、加熱によって基板や二酸化バナジウム薄膜が損傷しにくく、より良好なメモリー素子(ReRAM)を製造し得ることが示唆される。   Further, from the results of the above experiments, it was found that in the heating step of the method for manufacturing a memory element of the present invention, a memory element capable of excellent metal-insulator phase transition can be manufactured even when the temperature for heating the substrate is 300 ° C. For example, assuming that the vanadium dioxide thin film is formed by the pulse laser method, it is also understood that the heating condition of the substrate can be greatly lowered in view of the necessity of heating the substrate to 500 ° C. It was. Therefore, it is suggested that the substrate and the vanadium dioxide thin film are not easily damaged by heating, and a better memory element (ReRAM) can be manufactured.

以上、本発明に係るメモリー素子製造方法およびメモリー素子について具体例を示して詳細に説明したが、本発明の権利範囲は、前記した発明の詳細な説明の内容に限定して解釈してはならず、特許請求の範囲に基づいて広く解釈しなければならない。また、当該技術の分野において通常の知識を有する者が特許請求の範囲および発明の詳細な説明の記載に基づいて容易に相当し得る範囲は、本発明の権利範囲に含まれるものと解釈すべきである。   The memory element manufacturing method and the memory element according to the present invention have been described in detail with specific examples. However, the scope of the present invention should not be construed as being limited to the contents of the above detailed description of the invention. Therefore, it should be interpreted widely based on the claims. In addition, a range that can be easily corresponded by a person having ordinary knowledge in the technical field based on the claims and the detailed description of the invention should be construed as being included in the scope of the right of the present invention. It is.

本発明に係るメモリー素子を製造するために用いる二酸化バナジウム薄膜形成装置の一構成例を示す説明図である。It is explanatory drawing which shows one structural example of the vanadium dioxide thin film formation apparatus used in order to manufacture the memory element based on this invention. 本発明に係るメモリー素子製造方法の工程内容を示すフローチャートである。It is a flowchart which shows the process content of the memory element manufacturing method which concerns on this invention. 電極形成工程S6の一例を示すフローチャートである。It is a flowchart which shows an example of electrode formation process S6. 本発明に係るメモリー素子の構成の一例を示す断面図である。It is sectional drawing which shows an example of a structure of the memory element which concerns on this invention. メモリー素子の基板に形成した酸化バナジウムの薄膜のX線回折の結果を示す図であって、(a)は、比較のためにICPに電力を印加しないで製造した酸化バナジウムの薄膜のX線回折の結果を示す図であり、(b)は、本発明のメモリー素子製造方法で形成した酸化バナジウムの薄膜のX線回折の結果を示す図である。なお、図中の横軸は2θ(degrees)を示し、縦軸は強度(cps)を示す。FIG. 4 is a diagram showing the results of X-ray diffraction of a vanadium oxide thin film formed on a substrate of a memory element, where (a) is an X-ray diffraction of a vanadium oxide thin film manufactured without applying power to an ICP for comparison. (B) is a figure which shows the result of the X-ray diffraction of the thin film of vanadium oxide formed with the memory element manufacturing method of this invention. In the figure, the horizontal axis indicates 2θ (degrees), and the vertical axis indicates intensity (cps). 図5の(a)、(b)に示した酸化バナジウムの薄膜の温度−抵抗特性を示す。なお、図中の横軸は温度(℃)を示し、縦軸は抵抗(Ω)を示す。FIG. 6 shows temperature-resistance characteristics of the vanadium oxide thin film shown in FIGS. In the figure, the horizontal axis represents temperature (° C.), and the vertical axis represents resistance (Ω). 図5の(b)の酸化バナジウムの薄膜に、1kΩの抵抗と接続され、0.5mmの間隔で形成したアルミニウム製の二つの電極(Al電極)を設けて素子を形成し、当該Al電極の間に電圧を印加したときの電圧−電流特性を示す図である。なお、図中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。A thin film of vanadium oxide in FIG. 5B is connected to a resistance of 1 kΩ and provided with two aluminum electrodes (Al electrodes) formed at intervals of 0.5 mm to form an element. It is a figure which shows the voltage-current characteristic when a voltage is applied between them. In the figure, the horizontal axis represents voltage (V), and the vertical axis represents current (mA). 図7に示した構造の素子において、Al電極の間隔を0.1mmに狭めて、素子に繰り返し正弦波(+、−の繰り返し電圧)を印加した電圧−電流特性のトレース波形を示す図である。なお、図中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。FIG. 8 is a diagram showing a trace waveform of voltage-current characteristics in the element having the structure shown in FIG. 7 in which the interval between Al electrodes is narrowed to 0.1 mm and a repetitive sine wave (repetitive voltage of +, −) is applied to the element. . In the figure, the horizontal axis represents voltage (V), and the vertical axis represents current (mA). 本発明のメモリー素子製造方法によって、単結晶c面サファイアの基板上に形成された二酸化バナジウム薄膜に所定の距離dをもって離間した二つの導電性金属からなる電極を設けて電圧を印加した場合における電流値の変化特性を示すグラフである。なお、距離dは、0.1mm、0.5mm、1.0mmであり、図中の横軸は電圧(V)を示し、縦軸は電流(mA)を示す。Current when a voltage is applied by providing two conductive metal electrodes separated by a predetermined distance d on a vanadium dioxide thin film formed on a single crystal c-plane sapphire substrate by the memory device manufacturing method of the present invention. It is a graph which shows the change characteristic of a value. The distance d is 0.1 mm, 0.5 mm, and 1.0 mm, the horizontal axis in the figure indicates voltage (V), and the vertical axis indicates current (mA).

符号の説明Explanation of symbols

1 二酸化バナジウム薄膜形成装置
2 基板
3 真空容器
4 加熱手段
5 ホルダー部
51 ターゲット物質
52 磁石
6 ガス導入管
7 電源
8 導電性金属部材
81 電源
10 メモリー素子
11 二酸化バナジウム薄膜
12 導電性電極
S1 設置工程
S2 陰圧工程
S3 ガス導入工程
S4 加熱工程
S5 高周波電圧印加工程
S6 電極形成工程
S61 積層工程
S62 リソグラフィ工程
S63 エッチング工程
S64 フォトレジスト除去工程
DESCRIPTION OF SYMBOLS 1 Vanadium dioxide thin film formation apparatus 2 Board | substrate 3 Vacuum container 4 Heating means 5 Holder part 51 Target material 52 Magnet 6 Gas introduction pipe 7 Power supply 8 Conductive metal member 81 Power supply 10 Memory element 11 Vanadium dioxide thin film 12 Conductive electrode S1 Installation process S2 Negative pressure process S3 Gas introduction process S4 Heating process S5 High frequency voltage application process S6 Electrode formation process S61 Lamination process S62 Lithography process S63 Etching process S64 Photoresist removal process

Claims (7)

真空容器内に設けられた加熱手段に基板を設置するとともに、前記加熱手段と対向する位置に設けられた磁石を有するホルダー部にバナジウムまたはバナジウム酸化物からなるターゲット物質を設置する設置工程と、
前記真空容器内の空気を排気して当該真空容器内を5.7〜9.3×10−4Paの陰圧にする陰圧工程と、
陰圧状態を維持しつつ、当該真空容器内に希ガスと酸素ガスを導入するガス導入工程と、
前記加熱手段によって前記基板を300〜450℃に加熱する加熱工程と、
前記加熱工程後、前記ターゲット物質と、高周波電圧を印加する電源が接続された導電性金属部材と、のそれぞれに高周波電圧を印加して、前記基板上に金属−絶縁体相転移する二酸化バナジウム薄膜を形成させる高周波電圧印加工程と、
前記基板上に形成した前記二酸化バナジウム薄膜と接する導電性金属からなる電極を形成する電極形成工程と、
を含むことを特徴とするメモリー素子製造方法。
An installation step of installing a target material made of vanadium or vanadium oxide on a holder portion having a magnet provided at a position facing the heating unit, while installing a substrate on a heating unit provided in a vacuum vessel;
A negative pressure step of evacuating the air in the vacuum vessel to bring the inside of the vacuum vessel to a negative pressure of 5.7 to 9.3 × 10 −4 Pa;
A gas introduction step of introducing a rare gas and an oxygen gas into the vacuum vessel while maintaining a negative pressure state;
A heating step of heating the substrate to 300 to 450 ° C. by the heating means;
After the heating step, a vanadium dioxide thin film that undergoes a metal-insulator phase transition on the substrate by applying a high-frequency voltage to each of the target material and a conductive metal member connected to a power source that applies a high-frequency voltage. A high-frequency voltage application step for forming
An electrode forming step of forming an electrode made of a conductive metal in contact with the vanadium dioxide thin film formed on the substrate;
A method for manufacturing a memory device, comprising:
前記ガス導入工程は、希ガスを40〜100sccm、酸素ガスを1〜10sccmの条件で導入することを特徴とする請求項1に記載のメモリー素子製造方法。   2. The method of manufacturing a memory element according to claim 1, wherein in the gas introducing step, the rare gas is introduced under the conditions of 40 to 100 sccm and the oxygen gas is introduced under the conditions of 1 to 10 sccm. 前記ガス導入工程後の前記真空容器内の気圧を0.5〜5.0Paに維持することを特徴とする請求項1または請求項2に記載のメモリー素子製造方法。   The memory element manufacturing method according to claim 1, wherein the pressure in the vacuum vessel after the gas introduction step is maintained at 0.5 to 5.0 Pa. 前記加熱工程は、前記基板を300〜400℃に加熱することを特徴とする請求項1から請求項3のうちいずれか一項に記載のメモリー素子製造方法。   4. The method of manufacturing a memory element according to claim 1, wherein the heating step heats the substrate to 300 to 400 ° C. 5. 前記高周波電圧印加工程は、
前記ターゲット物質に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加し、かつ、
前記導電性金属部材に、高周波電流:10〜100MHz、高周波電力:100〜1000Wの条件で印加することを特徴とする請求項1から請求項4のうちいずれか一項に記載のメモリー素子製造方法。
The high frequency voltage application step includes:
Applied to the target material under the conditions of high frequency current: 10 to 100 MHz, high frequency power: 100 to 1000 W, and
5. The memory element manufacturing method according to claim 1, wherein the conductive metal member is applied under conditions of a high-frequency current of 10 to 100 MHz and a high-frequency power of 100 to 1000 W. 6. .
金属−絶縁体相転移する二酸化バナジウム薄膜が製造された基板と、
前記二酸化バナジウム薄膜と接する導電性金属からなる電極と、
を備えることを特徴とするメモリー素子。
A substrate on which a vanadium dioxide thin film that undergoes a metal-insulator transition is manufactured;
An electrode made of a conductive metal in contact with the vanadium dioxide thin film;
A memory device comprising:
前記二酸化バナジウム薄膜の結晶構造が単斜晶型であることを特徴とする請求項6に記載のメモリー素子。   The memory device according to claim 6, wherein the vanadium dioxide thin film has a monoclinic crystal structure.
JP2007038800A 2007-02-20 2007-02-20 Memory device and manufacturing method thereof Pending JP2008205140A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007038800A JP2008205140A (en) 2007-02-20 2007-02-20 Memory device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007038800A JP2008205140A (en) 2007-02-20 2007-02-20 Memory device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2008205140A true JP2008205140A (en) 2008-09-04

Family

ID=39782340

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007038800A Pending JP2008205140A (en) 2007-02-20 2007-02-20 Memory device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2008205140A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421923B2 (en) * 2008-10-06 2014-02-19 国立大学法人大阪大学 Noise generator and stochastic resonator

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10140346A (en) * 1996-11-13 1998-05-26 Applied Materials Inc Plasma sputtering system
JP2006032898A (en) * 2004-07-15 2006-02-02 Korea Electronics Telecommun Two-terminals semiconductor device utilizing rapid metal-insulator transition semiconductor substance and its manufacturing method
JP2006274389A (en) * 2005-03-30 2006-10-12 Utec:Kk Apparatus and method for sputtering

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10140346A (en) * 1996-11-13 1998-05-26 Applied Materials Inc Plasma sputtering system
JP2006032898A (en) * 2004-07-15 2006-02-02 Korea Electronics Telecommun Two-terminals semiconductor device utilizing rapid metal-insulator transition semiconductor substance and its manufacturing method
JP2006274389A (en) * 2005-03-30 2006-10-12 Utec:Kk Apparatus and method for sputtering

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5421923B2 (en) * 2008-10-06 2014-02-19 国立大学法人大阪大学 Noise generator and stochastic resonator

Similar Documents

Publication Publication Date Title
JP4999400B2 (en) Oxide semiconductor film dry etching method
TW200425331A (en) Method and apparatus for removing material from chamber and wafer surfaces by high temperature hydrogen-containing plasma
TW439142B (en) Etching apparatus, etching method and manufacturing method of a semiconductor device
TW201532138A (en) Method for etching an etching target layer
JP4859104B2 (en) Monoclinic vanadium dioxide thin film manufacturing apparatus, monoclinic vanadium dioxide thin film manufacturing method, switching element manufacturing method, and switching element
CN108461446B (en) Preparation method of single-gate graphene frequency multiplier
CN116234419A (en) Preparation method of spin orbit moment device
Yang et al. Effect of feature size on dielectric nonlinearity of patterned PbZr0. 52Ti0. 48O3 films
JP2008205140A (en) Memory device and manufacturing method thereof
JP2015216241A (en) Functional device, and method for manufacturing vanadium dioxide thin film
KR20090093081A (en) Manufacturing method of aligned nanowire and element application
TW525196B (en) Method for producing a ferroelectric layer
JP6298837B2 (en) Method for forming carbon electrode film and method for manufacturing phase change memory element
KR101573638B1 (en) Microheater using stacked layer structure of graphene and hexagonal boron nitride and method for manufacturing the same
Okimura et al. X-ray Diffraction Study of Electric Field-Induced Metal–Insulator Transition of Vanadium Dioxide Film on Sapphire Substrate
JP5856303B2 (en) Thin film transistor and manufacturing method thereof
Maria et al. Low loss tungsten-based electrode technology for microwave frequency BST varactors
US9406439B2 (en) Process for forming a ceramic oxide material with a pyrochlore structure having a high dielectric constant and implementation of this process for applications in microelectronics
CN107406967B (en) The film build method and forming method and sputtering equipment of pellumina
JP5051507B2 (en) Laminated superconducting junction and manufacturing method thereof
Rozanov et al. Creation and study of memristors based on CuCl 2
JP2007169671A (en) Method for depositing platinum thin film
JPS62291081A (en) Metal-insulator-metal type element
Sarkar et al. Nanoscale Etching of La0. 7Sr0. 3MnO3 Without Etch Lag Using Chlorine Based Inductively Coupled Plasma
TWI823643B (en) Calibration method of temperature of graphene heating wafer

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120416

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120424

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904