JP2008192491A - Lamp drive control device and method as well as signal processing circuit and liquid crystal backlight driving device built into this - Google Patents
Lamp drive control device and method as well as signal processing circuit and liquid crystal backlight driving device built into this Download PDFInfo
- Publication number
- JP2008192491A JP2008192491A JP2007026708A JP2007026708A JP2008192491A JP 2008192491 A JP2008192491 A JP 2008192491A JP 2007026708 A JP2007026708 A JP 2007026708A JP 2007026708 A JP2007026708 A JP 2007026708A JP 2008192491 A JP2008192491 A JP 2008192491A
- Authority
- JP
- Japan
- Prior art keywords
- waveform
- lamp
- drive control
- control device
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Circuit Arrangements For Discharge Lamps (AREA)
- Discharge-Lamp Control Circuits And Pulse- Feed Circuits (AREA)
Abstract
Description
この発明は、ランプ駆動制御装置および方法およびこれに組み込まれる信号処理回路および液晶バックライト駆動装置に関し、特に、画質の改善や消費電力の低減に有効な手法に関する。 The present invention relates to a lamp drive control device and method, a signal processing circuit incorporated therein, and a liquid crystal backlight drive device, and more particularly to an effective technique for improving image quality and reducing power consumption.
液晶TVに代表される液晶ディスプレイの動画性能を向上させる手法として、液晶バックライトの光源を複数のブロックに分割し、この分割したブロックごとに点灯タイミングを制御する手法が検討されている。この手法は、例えば、特許文献1に記載されている。
As a technique for improving the moving image performance of a liquid crystal display typified by a liquid crystal TV, a technique for dividing a light source of a liquid crystal backlight into a plurality of blocks and controlling the lighting timing for each of the divided blocks has been studied. This technique is described in
この特許文献1には、同文献の図1に記載されたように、4つのブロックに分割されたバックライト32〜35が駆動回路28〜31によってそれぞれ独立に駆動される構成が示されている。
This
一方で、液晶ディスプレイの消費電力を低減させる手法として、映像の平均輝度に応じてバックライトの輝度を制御するAPL−AGC(Average Picture Level Automatic Gain Control)という手法が知られている。この手法は、例えば、特許文献2乃至5に記載されている。 On the other hand, as a technique for reducing power consumption of a liquid crystal display, an APL-AGC (Average Picture Level Automatic Gain Control) technique for controlling the brightness of a backlight according to the average brightness of an image is known. This technique is described in Patent Documents 2 to 5, for example.
これらの文献には、映像シーンに連動させたバックライト制御の有効な手法が記載されているが、これらの手法を実際の製品で実現させるためには、LSIで構成された画像処理回路に変更を加える必要があり、バックライト駆動ユニットの構成や制御方法により対応が異なるため、画像処理LSI内でのバリエーション対応が困難であった。 These documents describe effective methods of backlight control linked to video scenes, but in order to realize these methods in actual products, they are changed to image processing circuits composed of LSIs. Therefore, it is difficult to cope with variations in the image processing LSI because the correspondence varies depending on the configuration and control method of the backlight drive unit.
また、より消費電力を低減させるためには、バックライト制御手法そのものの高度化や多種類のバックライト制御手法を次々と組み合わせてゆく必要があり、莫大な開発費用のかかる大規模な画像処理回路内でのきめ細かい対応が困難である。 In addition, in order to further reduce power consumption, it is necessary to upgrade the backlight control method itself and combine various backlight control methods one after another, which is a large-scale image processing circuit that requires enormous development costs. It is difficult to meticulously respond within the company.
また、複数のブロックに分割して制御する場合、従来のようなアナログ制御手段を用いると、ブロック間の電流バランス精度などにも困難が有り、そしてブロックの分割数に比例して制御回路規模も増大し、その分コストも増大するという問題が有った。また、ブロック間のキャリア同期や連動制御も複雑になり連動制御専用に別のデジタル制御回路が必要になった。
そこで、本発明は、バックライト制御による画質の改善や消費電力低減の具現化に有効な手法を提供する。 Therefore, the present invention provides an effective technique for realizing image quality improvement and power consumption reduction by backlight control.
上記目的を達成するため、請求項1記載の発明は、ランプの駆動制御を行うランプ駆動制御装置において、前記ランプに流れる電流波形を検波する手段と、前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、前記パルス波形に基づいてデジタル処理を行う手段とを具備することを特徴とする。 In order to achieve the above object, according to a first aspect of the present invention, there is provided a lamp drive control device for controlling drive of a lamp, wherein means for detecting a waveform of a current flowing through the lamp is compared with a reference signal. And means for generating a pulse waveform and means for performing digital processing based on the pulse waveform.
また、請求項2記載の発明は、請求項1記載の発明において、前記検波手段は、検出した電流波形を弱平滑平均化する手段をさらに具備することを特徴とする。 According to a second aspect of the present invention, in the first aspect of the present invention, the detection means further comprises means for weakly smoothing the detected current waveform.
また、請求項3記載の発明は、請求項1記載の発明において、前記検波手段は、検出した電流波形の所定値以上を平均化する手段をさらに具備することを特徴とする。 According to a third aspect of the present invention, in the first aspect of the invention, the detection means further comprises means for averaging a predetermined value or more of the detected current waveform.
また、請求項4記載の発明は、請求項1記載の発明において、前記リファレンス信号に一定値を用いたことを特徴とする。 According to a fourth aspect of the present invention, in the first aspect of the present invention, a constant value is used for the reference signal.
また、請求項5記載の発明は、請求項1記載の発明において、制御の基本タイミングを発生する手段と、前記基本タイミングに同期した三角波を生成する手段とをさらに具備し、前記基本タイミングに同期した三角波を前記リファレンス信号として用いたことを特徴とする。
The invention according to claim 5 is the invention according to
また、請求項6記載の発明は、請求項1記載の発明において、前記基本タイミングの同期は、該基本タイミングの倍周波への同期を含むことを特徴とする。
The invention according to claim 6 is the invention according to
また、請求項7記載の発明は、請求項1記載の発明において、制御の基本タイミングを発生する手段と、前記基本タイミングに同期した三角波を生成する手段と、前記三角波の先端を尖頭形状に補正する手段とをさらに具備し、前記尖頭を有する三角波を前記リファレンス信号として用いたことを特徴とする。 According to a seventh aspect of the present invention, in the first aspect of the present invention, means for generating a basic timing of control, means for generating a triangular wave synchronized with the basic timing, and a tip of the triangular wave in a pointed shape. And a correcting means, wherein the triangular wave having the peak is used as the reference signal.
また、請求項8記載の発明は、請求項1記載の発明において、前記リファレンス信号を変化させて目標電流を可変する手段を備えたことを特徴とする。
The invention according to claim 8 is the invention according to
また、請求項9記載の発明は、請求項1記載の発明において、前記パルス波形のデューティの目標値を変化させて目標電流を可変する手段を備えたことを特徴とする。
The invention described in
また、請求項10記載の発明は、ランプの駆動制御を行うランプ駆動制御方法において、前記ランプに流れる電流波形を検波するステップと、前記検波した波形をリファレンス信号と比較することでパルス波形を生成するステップと、前記パルス波形に基づいてデジタル処理を行うステップとを具備することを特徴とする。 According to a tenth aspect of the present invention, in the lamp driving control method for controlling driving of a lamp, a step of detecting a current waveform flowing through the lamp and a pulse waveform generated by comparing the detected waveform with a reference signal. And a step of performing digital processing based on the pulse waveform.
また、請求項11記載の発明は、ランプの駆動制御を行うランプ駆動制御装置に組み込まれる信号処理回路おいて、前記ランプに流れる電流波形を検波する手段と、前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、前記パルス波形に基づいてデジタル処理を行う手段とを具備することを特徴とする。 According to an eleventh aspect of the present invention, in a signal processing circuit incorporated in a lamp drive control device for controlling drive of a lamp, means for detecting a current waveform flowing through the lamp, and comparing the detected waveform with a reference signal Thus, a means for generating a pulse waveform and a means for performing digital processing based on the pulse waveform are provided.
また、請求項12記載の発明は、液晶バックライトに設けられたランプの制御を行う制御装置において、前記ランプに流れる電流波形を検波する手段と、前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、前記パルス波形に基づいてデジタル処理を行う手段とを具備することを特徴とする。 According to a twelfth aspect of the present invention, in the control device for controlling the lamp provided in the liquid crystal backlight, means for detecting a current waveform flowing through the lamp, and comparing the detected waveform with a reference signal. It comprises means for generating a pulse waveform and means for performing digital processing based on the pulse waveform.
また、請求項13記載の発明は、ランプの駆動制御を行うランプ駆動制御装置において、前記ランプに流れる電流波形をAD変換する手段と、前記AD変換後のデジタル信号を1キャリア周期または半キャリア周期毎に1周期分または半周期分波形の全部または一部の値を平均化する手段と、前記平均化した値に基づいてデジタル処理を行う手段とを具備することを特徴とする。 The invention as set forth in claim 13 is a lamp drive control device for controlling drive of a lamp, wherein means for AD converting a current waveform flowing through the lamp, and the digital signal after the AD conversion is converted into one carrier cycle or half carrier cycle. It is characterized by comprising means for averaging all or part of the waveform for one period or half period every time, and means for performing digital processing based on the averaged value.
請求項1記載の発明によれば、交流ランプ電流波形が、電流値に応じたパルス幅を持つPWM波形に変換されるため、そのパルス幅を高い周波数のクロックでデジタルカウントすることによりA/Dコンバータのような高価な回路構成を用いることなく、安価な回路構成でランプ電流量の数値化を行うことができる。 According to the first aspect of the invention, since the AC lamp current waveform is converted into a PWM waveform having a pulse width corresponding to the current value, the A / D is obtained by digitally counting the pulse width with a high frequency clock. The amount of lamp current can be quantified with an inexpensive circuit configuration without using an expensive circuit configuration like a converter.
また、請求項2記載の発明によれば、交流ランプ電流の瞬時波形のリップルを大きく残した弱平均化により検波が行われるため、ピーク検波や完全に平滑平均化する場合に比べて、平滑フィルタによる遅延を非常に小さく抑え、高速応答させることができ、浮遊容量などへの電流の漏れ電流などの影響を減らし、良好な制御特性を得ることができる。 According to the second aspect of the present invention, since the detection is performed by weak averaging that leaves a large ripple in the instantaneous waveform of the AC lamp current, the smoothing filter is compared with the case of peak detection or complete smoothing averaging. The delay due to the current can be suppressed to a very small level, and the high-speed response can be achieved, the influence of the leakage current of the current on the stray capacitance can be reduced, and good control characteristics can be obtained.
また、請求項3記載の発明によれば、ランプ電流波形の所定値以上の部分のみが検波対象となるため、より明るさに忠実な制御が可能になる。 According to the third aspect of the present invention, since only the portion of the lamp current waveform that is equal to or greater than the predetermined value is to be detected, control that is more faithful to brightness is possible.
また、請求項4記載の発明によれば、弱平均化された三角波に近い検出電流波形そのものと一定値のリファレンスを使用するため相対位相関係の乱れない変動要素の少ないPWM波形を得ることができる。 According to the fourth aspect of the present invention, since the detected current waveform close to the weakly averaged triangular wave and the reference having a constant value are used, a PWM waveform with less fluctuation elements that do not disturb the relative phase relationship can be obtained. .
また、請求項5記載の発明によっても、駆動電流のキャリアを発生する制御の基本タイミングに同期した三角波がリファレンス信号として用いられるため、相対位相関係が安定した変動の少ないPWM波形を得ることができる。 Further, according to the fifth aspect of the present invention, since a triangular wave synchronized with the basic timing of the control for generating the carrier of the driving current is used as the reference signal, it is possible to obtain a PWM waveform with a stable relative phase relationship and less fluctuation. .
また、請求項6記載の発明によれば、駆動電流のキャリア倍周波タイミングに同期した三角波がリファレンス信号として用いられるため、特に全波整流された駆動電流と同一周波の相対位相関係が安定し、かつ、リニアリティの良いPWM波形を得ることができる。 Further, according to the invention described in claim 6, since the triangular wave synchronized with the carrier double frequency timing of the drive current is used as the reference signal, the relative phase relationship between the full-wave rectified drive current and the same frequency is particularly stable, In addition, a PWM waveform with good linearity can be obtained.
また、請求項7記載の発明によれば、尖頭形状を有する三角波がリファレンス信号として用いられることで、検波波形側の三角波に近い波形のピークの鈍りが補償されるため、ダイナミックレンジの広いリニアリティの良いPWM波形を得ることができる。 According to the seventh aspect of the present invention, since the triangular wave having a peak shape is used as the reference signal, the dullness of the peak of the waveform close to the triangular wave on the detection waveform side is compensated, so that linearity with a wide dynamic range is achieved. A good PWM waveform can be obtained.
また、請求項8記載の発明によれば、リファレンス信号を変化させることにより、目標電流を可変させることができる。 According to the eighth aspect of the invention, the target current can be varied by changing the reference signal.
また、請求項9記載の発明によれば、得られたPWM波形の目標デューティを変化させることにより、目標電流を可変させることができる。 According to the ninth aspect of the invention, the target current can be varied by changing the target duty of the obtained PWM waveform.
また、請求項13記載の発明によれば、交流ランプ電流波形のまま、もしくは全波整流後の波形を、高速ADコンバータを通してデジタル化した後、波形の1周期つまりキャリアの1周期もしくは半周期ごとに、波形の全部または一部の平均をとり、平均電流量に応じた数値を得ることができ、請求項1および2に記載された方法と同様にデジタル処理による制御が可能となる。
According to the thirteenth aspect of the present invention, the waveform of the AC lamp current is left as it is or after the waveform after full-wave rectification is digitized through a high-speed AD converter, and then one cycle of the waveform, that is, one cycle or half cycle of the carrier. In addition, the average of all or part of the waveform can be obtained to obtain a numerical value corresponding to the average current amount, and control by digital processing can be performed in the same manner as in the methods described in
以上説明したように、本発明によれば、バックライト制御による画質の改善や消費電力低減が安価な構成で期待できる。 As described above, according to the present invention, improvement in image quality and reduction in power consumption by backlight control can be expected with an inexpensive configuration.
以下、本発明の実施形態を添付図面を参照して詳細に説明する。尚、本発明は、以下説明する実施形態に限らず適宜変更可能である。 Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. The present invention is not limited to the embodiments described below, and can be modified as appropriate.
図1は、本発明の実施形態に係る液晶バックライト駆動装置の構成を示す概念図である。同図(a)に示すように、本液晶バックライト駆動装置は、液晶パネル10の背面にバックライト光源として分割配置された点灯ブロックBL1〜BL4と、これら分割配置された各点灯ブロックを制御するバックライト制御部16で構成される。
FIG. 1 is a conceptual diagram showing a configuration of a liquid crystal backlight driving device according to an embodiment of the present invention. As shown in FIG. 2A, the present liquid crystal backlight drive device controls the lighting blocks BL1 to BL4 that are separately arranged as backlight light sources on the back surface of the
同図(a)において、画像処理部14は、所定のフレーム周期で入力される映像信号VDに基づいて所定の画像処理を行い、その結果として、液晶パネル10を駆動する信号を液晶駆動部12に出力し、点灯ブロックBL1〜BL4を制御する信号をバックライト制御部16に出力する。
In FIG. 4A, an
液晶駆動部12は、画像処理部14の出力信号に基づいて、液晶パネル10を構成する液晶素子の配向を制御することで、表示映像を構成する各画素の色彩や階調を設定し、バックライト制御部16は、画像処理部14の出力信号に基づいて、点灯ブロックBL1〜BL4の光量や点灯状態を制御することで、該当する表示領域の光量やバックライトのON/OFFを制御する。
The liquid
ここで、点灯ブロックBL1〜BL4は、液晶の走査方向に沿って4つのブロックに分割され、バックライト制御部16は、液晶駆動部12が駆動する液晶領域に対応する点灯ブロックの点灯状態を制御することで、例えば、液晶の遷移タイミングを避けたバックライトの順次点灯による疑似インパルス駆動型の動画改善が行われる。
Here, the lighting blocks BL1 to BL4 are divided into four blocks along the liquid crystal scanning direction, and the
この分割された各点灯ブロックは、同図(b)に点灯ブロックBL1を代表として例示したように、光源となるランプL1を備え、このランプは、スイッチング素子Q1〜Q4で構成されたブリッジ回路とトランスTR1により駆動される。 Each of the divided lighting blocks includes a lamp L1 serving as a light source, as exemplified by the lighting block BL1 in FIG. 5B, and this lamp includes a bridge circuit composed of switching elements Q1 to Q4. Driven by the transformer TR1.
ここで、ブリッジ回路は、スイッチング素子Q1およびQ4で構成される正方向電流側(iP)のスイッチング部と、スイッチング素子Q3およびQ2で構成される負方向電流側(iN)のスイッチング部とで構成され、図中の点線iPおよびiNで示すように、正方向半サイクル電流iPは、スイッチング素子Q1、トランスTR1、スイッチング素子Q4の方向に流れ、負方向半サイクル電流iNは、スイッチング素子Q3、トランスTR1、スイッチング素子Q2の方向に流れ、その結果、負荷となるランプに対して交流電流が供給される。この動作は各点灯ブロックBL1〜BL4で同様である。 Here, the bridge circuit is configured by a switching portion on the positive current side (iP) composed of switching elements Q1 and Q4 and a switching portion on the negative current side (iN) composed of switching elements Q3 and Q2. As indicated by dotted lines iP and iN in the figure, the positive half cycle current iP flows in the direction of the switching element Q1, the transformer TR1, and the switching element Q4, and the negative half cycle current iN is supplied to the switching element Q3, the transformer It flows in the direction of TR1 and switching element Q2, and as a result, an alternating current is supplied to the lamp serving as a load. This operation is the same in each of the lighting blocks BL1 to BL4.
図2は、図1に示した液晶バックライト駆動装置の全体構成を示す回路ブロック図である。同図に示すように、本装置では、ブリッジ回路と点灯ブロックとを含むアナログ回路部100がバックライト制御部16によって制御される。
FIG. 2 is a circuit block diagram showing the overall configuration of the liquid crystal backlight driving device shown in FIG. As shown in the figure, in this apparatus, an
点灯ブロックBL1を駆動するブリッジ回路は、制御信号S1−1で駆動されるスイッチング素子対Q1、Q2と、制御信号S1−2で駆動されるスイッチング素子対Q3、Q4とで構成される。他の点灯ブロックBL2、BL3、BL4についても同様に構成される。 The bridge circuit that drives the lighting block BL1 includes a pair of switching elements Q1 and Q2 driven by the control signal S1-1 and a pair of switching elements Q3 and Q4 driven by the control signal S1-2. The other lighting blocks BL2, BL3, and BL4 are similarly configured.
バックライト制御部16には、ブリッジ回路の制御信号S1−1、S1−2、S2−1、S2−2、S3−1、S3−2、S4−1、S4−2に対応したポートP1〜P4が設けられ、これらのポートから各スイッチング素子対を制御する信号が出力される。
The
また、各点灯ブロックBL1〜BL4には、ランプL1〜L4を流れる電流を検出するための抵抗R1〜R4が設けられ、検出された電流値は、バックライト制御部16の対応ポートP1〜P4に入力される。この入力された電流値に基づいて、点灯ブロックごとに調光制御が行われる。
Further, the lighting blocks BL1 to BL4 are provided with resistors R1 to R4 for detecting currents flowing through the lamps L1 to L4, and the detected current values are applied to the corresponding ports P1 to P4 of the
図3は、図2に示したブリッジ回路の動作例を示す回路図およびタイミングチャートである。同図(a)に示すように、ブリッジ回路を構成するスイッチング素子Q1〜Q4への制御入力をA〜Dとすると、これらA〜Dの制御信号の相対関係によって負荷LOADに供給される電力量が決定される。 FIG. 3 is a circuit diagram and a timing chart showing an operation example of the bridge circuit shown in FIG. As shown in FIG. 5A, when the control inputs to the switching elements Q1 to Q4 constituting the bridge circuit are A to D, the amount of power supplied to the load LOAD by the relative relationship of the control signals of these A to D. Is determined.
即ち、同図(b)に示すように、図中「Timing」で示したキャリアタイミングに同期させた出力PWM信号に基づいて、A〜Dのスイッチング波形を生成し、制御信号AがONの期間は負荷LOADに正方向の電流が供給され、制御信号CがONの期間は負荷LOADに負方向の電流が供給される。 That is, as shown in FIG. 4B, a switching waveform of A to D is generated based on the output PWM signal synchronized with the carrier timing indicated by “Timing” in the figure, and the period when the control signal A is ON. A current in the positive direction is supplied to the load LOAD, and a current in the negative direction is supplied to the load LOAD while the control signal C is ON.
負荷LOADに供給する電力量は出力PWM波形のデューティによって制御され、負荷LOADに大きな電力を供給する場合は、出力PWM波形のデューティを大きくし、負荷LOADに小さな電力を供給する場合は、出力PWM波形のデューティを小さくする。 The amount of power supplied to the load LOAD is controlled by the duty of the output PWM waveform. When supplying large power to the load LOAD, the duty of the output PWM waveform is increased, and when supplying small power to the load LOAD, the output PWM Reduce the waveform duty.
このような電力供給量の制御を各点灯ブロックごとに検出した電流値に基づいて、点灯ブロックごとに行うことにより、点灯ブロック間の輝度バランスを調整する制御や、映像のシーンに応じて点灯ブロックごとに輝度を変化させるシーン制御を行うことができる。 Such control of the power supply amount is performed for each lighting block based on the current value detected for each lighting block, thereby adjusting the luminance balance between the lighting blocks and lighting blocks corresponding to the video scene. It is possible to perform scene control in which the luminance is changed every time.
図4は、図2に示したブリッジ回路の他の動作例を示す回路図およびタイミングチャートである。同図(a)に示すように、ブリッジ回路を構成するスイッチング素子Q1〜Q4への制御入力をA〜Dとすると、これらA〜Dの制御信号の相対関係によって負荷LOADに供給される電力量が決定される。 FIG. 4 is a circuit diagram and timing chart showing another operation example of the bridge circuit shown in FIG. As shown in FIG. 5A, when the control inputs to the switching elements Q1 to Q4 constituting the bridge circuit are A to D, the amount of power supplied to the load LOAD by the relative relationship of the control signals of these A to D. Is determined.
即ち、同図(b)および(c)に示すように、制御信号A〜Dのスイッチングデューティを一定条件とし、制御信号AとBのON状態を相補的に切り替えるとともに、制御信号CとDのON状態を相補的に切り替え、制御信号AとDの重なりによって負荷LOADに正方向の電流が供給され、制御信号BとCの重なりによって負荷LOADに負方向の電流が供給される。 That is, as shown in FIGS. 5B and 5C, the switching duty of the control signals A to D is set as a constant condition, and the ON states of the control signals A and B are complementarily switched. The ON state is switched complementarily, and the current in the positive direction is supplied to the load LOAD by the overlap of the control signals A and D, and the current in the negative direction is supplied to the load LOAD by the overlap of the control signals B and C.
即ち、制御信号AとBのペアに対する制御信号CとDのペアの位相を変化させることで、負荷LOADに供給する電力量を制御することができる。負荷LOADに大きな電力を供給する場合は、同図(b)に示すように、両ペアの重なりを大きくすれば良く、負荷LOADに小さな電力を供給する場合は、同図(c)に示すように、両ペアの重なりを小さくすれば良い。 That is, the amount of power supplied to the load LOAD can be controlled by changing the phase of the control signal C and D pair with respect to the control signal A and B pair. When supplying a large amount of power to the load LOAD, it is only necessary to increase the overlap between both pairs, as shown in FIG. 5B. When supplying a small amount of power to the load LOAD, as shown in FIG. In addition, the overlap between both pairs may be reduced.
このような電力供給量の制御を点灯ブロックごとに検出した電流値に基づいて、点灯ブロックごとに行うことにより、点灯ブロック間の輝度バランスを調整する制御や、映像のシーンに応じて点灯ブロックごとに輝度を変化させるシーン制御を行うことができる。 Such control of the power supply amount is performed for each lighting block based on the current value detected for each lighting block, thereby adjusting the luminance balance between the lighting blocks and for each lighting block according to the video scene. Scene control for changing the brightness can be performed.
図5は、図1に示した液晶バックライト駆動装置の制御構成を示す回路ブロック図である。同図に示すように、アナログ回路部100に設けられた点灯ブロックBL1〜BL4には、電源回路20からの直流電源が供給され、この直流電流がブリッジ回路によりスイッチング・昇圧されて高圧交流が生成される。
FIG. 5 is a circuit block diagram showing a control configuration of the liquid crystal backlight driving device shown in FIG. As shown in the figure, the lighting blocks BL1 to BL4 provided in the
ここで、バックライト制御部16は、デジタル回路によって構成され、点灯ブロックBL1〜BL4ごとに検出抵抗を介して検出されたランプ電流は、入力ポートP1〜P4からバックライト制御部16に入力される。
Here, the
この入力されたランプ電流情報は、点灯ブロックごとに、数値化部58でA/D変換された後、比較部60によって制御目標値と比較され、その結果得られた誤差情報がループフィルタ62で積分され、この積分結果が駆動パルス生成部56により処理されて、各点灯ブロックBL1〜BL4を駆動するための駆動パルスが生成される。
The input lamp current information is A / D converted by the digitizing
これらの駆動パルスは、出力ポートP1〜P4からドライバ22を介して各点灯ブロックBL1〜BL4に出力され、このドライバ出力に基づいてブリッジ回路によるランプの点灯制御が行われる。
These drive pulses are output from the output ports P1 to P4 to the lighting blocks BL1 to BL4 via the
数値化部58および駆動パルス生成部56には、タイミング発生部310で生成された波形生成の基本信号となるキャリアタイミングが供給され、このキャリアタイミングを利用して、数値化部58によるA/D変換と、駆動パルス生成部56による駆動パルスの生成が行われる。
The digitizing
数値化部58により数値化されたデータは、点灯ブロックごとに、ランプのインピーダンス等のパラメータを検出するパラメータ検出部52に出力され、ここで検出されたパラメータに基づいて保護回路50による保護動作と起動制御部54によるランプの起動制御が行われる。
The data digitized by the digitizing
保護回路50による保護動作としては、電源回路20の遮断、駆動パルスのデューティ低減、起動制御の停止等が、検出されたパラメータから判断された保護すべき程度に応じて適宜行われる。
As the protection operation by the
図6は、図5に示した数値化部および比較部の構成例を示す回路ブロック図である。同図では、点灯ブロックBL1のみを示すが他の点灯ブロックについても同様に構成される。同図に示すように、点灯ブロックのランプ電流情報は、検波部220によって検波され、この結果が平滑平均化RCフィルタ230によって強平滑または弱平滑平均化され、その結果がコンパレータ240によってリファレンス三角波と比較され、その結果が検出PWM信号として出力される。
FIG. 6 is a circuit block diagram illustrating a configuration example of the digitizing unit and the comparing unit illustrated in FIG. In the figure, only the lighting block BL1 is shown, but the other lighting blocks are similarly configured. As shown in the figure, the lamp current information of the lighting block is detected by the
検出PWM信号は、入力パルス幅カウント回路322によってカウントされ、その結果が減算回路324によって目標値との差異が算出されて、その結果が非線形特性付加部326によって非線形処理されて入力誤差信号が生成される。
The detected PWM signal is counted by the input pulse
図7は、検出PWM信号を生成する第1の例を示す回路ブロック図である。同図に示す例は、検出抵抗R1を介して検出したランプ電流を全波整流、強平滑平均化し、リファレンス三角波と比較することで検出PWM信号を生成する場合の例である。 FIG. 7 is a circuit block diagram showing a first example for generating a detection PWM signal. The example shown in the figure is an example of a case where a detection PWM signal is generated by full-wave rectification and strong smooth averaging of the lamp current detected via the detection resistor R1 and comparing it with a reference triangular wave.
ここで、検波部220は、全波整流回路222とクリップ回路224によって構成され、このクリップ回路によって整流後の波形のゼロ値付近がクリップ整形される。
Here, the
平滑平均化RCフィルタ230は、強平滑平均化特性、即ち、長放電時定数を持たせたRC充放電回路によって構成され、リファレンス三角波生成部250は、リファレンスとなるパルス信号を平滑するRC回路によって構成され、このRC回路にキャリアタイミングや電流オフセットPWM信号等のリファレンスパルスが入力されることで、キャリアに同期した三角波が生成される。
The smoothing
上記平滑平均化信号とリファレンス三角波がコンパレータ240により比較されて、ランプ電流情報がパルス信号として表現された検出PWM信号が生成される。
The smoothed average signal and the reference triangular wave are compared by the
尚、コンパレータ240に入力するリファレンス信号を変化させることにより、目標電流を可変とする構成としてもよい。例えば、同図のリファレンス三角波生成部250に入力するリファレンスパルスとしてキャリアタイミングを使用する場合には、該キャリアタイミングのデューティを変化させて目標電流を可変としてもよく、また、リファレンスパルスに別途電流オフセットPWMを供給して長時定数平滑フィルタ252によるDCを加算したり、リファレンスパルス自身を高速1ビット変調オフセット付き三角波、高速パルス密度変調PDM等を使用して所定のオフセットと波形を持ったリファレンス三角波を発生させて目標電流を可変としてもよく、また、図6内の入力パルス幅カウンタ322の初期ロード値を変化させたり、また図6内の減算回路324に供給する目標値を変化させて目標電流を可変としても良い。
Note that the target current may be variable by changing the reference signal input to the
図8は、検出PWM信号を生成する第1の例に係るA/D変換動作を示す波形タイミングチャートである。同図(a)に示すように、検出抵抗で検出されたランプ電流は、実線で示した交流波形となり、この波形が全波整流されて同図(b)に示す整流波形となる。 FIG. 8 is a waveform timing chart showing the A / D conversion operation according to the first example for generating the detection PWM signal. As shown in FIG. 6A, the lamp current detected by the detection resistor becomes an AC waveform indicated by a solid line, and this waveform is full-wave rectified to become a rectified waveform shown in FIG.
その後、同図(c)に示すように、整流後の波形のゼロ付近がクリップされて、その波形(薄い実線)が強平滑平均化されて振幅の小さな擬似三角波(濃い実線)が生成される。 Thereafter, as shown in FIG. 6C, the vicinity of zero of the rectified waveform is clipped, and the waveform (thin solid line) is subjected to strong smooth averaging to generate a pseudo-triangular wave (dark solid line) with a small amplitude. .
一方、同図(e)に示すように、キャリアタイミングに同期したリファレンス三角波(濃い実線)が強平滑平均化波形(薄い実線)と比較されて同図(f)に示したPWMパルス波形が生成される。 On the other hand, as shown in FIG. 5E, the reference triangular wave (dark solid line) synchronized with the carrier timing is compared with the strong smoothed average waveform (thin solid line) to generate the PWM pulse waveform shown in FIG. Is done.
図9は、検出PWM信号を生成する第2の例を示す回路ブロック図である。同図に示すように、トランスTR1が2出力型のツイントランスで構成され、一つのトランスに2本のランプL1−1、L1−2が接続される場合には、抵抗R1−1、R1−2で検出される波形の極性が反転することを利用して、半波整流回路221を用いた疑似全波整流を行う構成としても良い。
FIG. 9 is a circuit block diagram illustrating a second example of generating the detection PWM signal. As shown in the figure, when the transformer TR1 is composed of a two-output type twin transformer and two lamps L1-1 and L1-2 are connected to one transformer, resistors R1-1 and R1- 2 may be configured to perform pseudo full-wave rectification using the half-
ここで、検波部220は、半波整流回路222とクリップ回路224によって構成され、このクリップ回路によって整流後の波形のゼロ値付近がクリップ整形される。
Here, the
平滑平均化RCフィルタ230は、弱平滑平均化特性、即ち、短放電時定数を持たせたRC充放電回路によって構成され、リファレンス三角波生成部250は、リファレンスとなるパルス信号を平滑するRC回路によって構成され、このRC回路にリファレンスパルスが入力されることで、キャリアに同期した三角波が生成される。
The smoothing
上記平滑平均化信号とリファレンス三角波がコンパレータ240により比較されて、ランプ電流情報がパルス信号として表現された検出PWM信号が生成される。
The smoothed average signal and the reference triangular wave are compared by the
図10は、検出PWM信号を生成する第2の例に係るA/D変換動作を示す波形タイミングチャートである。同図(a)に示すように、ランプ電流は実線と点線で示した極性の異なる電流が検出され、これらが半波整流されダイオードORにより合成されて同図(b)に示す整流波形となる。 FIG. 10 is a waveform timing chart showing the A / D conversion operation according to the second example for generating the detection PWM signal. As shown in FIG. 6A, the lamp currents having different polarities indicated by the solid line and the dotted line are detected, and these are half-wave rectified and synthesized by the diode OR to form the rectified waveform shown in FIG. .
その後、同図(c)に示すように、整流後の波形のゼロ付近がクリップされて、その波形(薄い実線)が弱平滑平均化されて振幅の小さな擬似三角波(濃い実線)が生成される。 Thereafter, as shown in FIG. 6C, the vicinity of zero of the rectified waveform is clipped, and the waveform (thin solid line) is weakly smoothed and a pseudo triangular wave (dark solid line) having a small amplitude is generated. .
一方、同図(e)に示すように、キャリアタイミングに同期したリファレンス三角波(濃い実線)が弱平滑平均化波形(薄い実線)と比較されて同図(f)に示した検出PWM波形が生成される。 On the other hand, as shown in (e) of the figure, the reference triangular wave (dark solid line) synchronized with the carrier timing is compared with the weakly smoothed average waveform (thin solid line) to generate the detected PWM waveform shown in (f) of FIG. Is done.
図11は、検出PWM信号を生成する第3の例を示す回路ブロック図である。同図に示す例は、コンパレータ240のリファレンスとして一定値を用いた場合の例であり、その他は前述の第2の例と同じである。
FIG. 11 is a circuit block diagram illustrating a third example of generating a detection PWM signal. The example shown in the figure is an example in which a constant value is used as a reference for the
図12は、検出PWM信号を生成する第3の例に係るA/D変換動作を示す波形タイミングチャートである。この例の場合は、同図(e)に示すように、一定値のリファレンス(濃い実線)が弱平滑平均化波形(薄い実線)と比較されて同図(f)に示したPWMパルス波形が生成される。その他は前述の第2の例と同じである。 FIG. 12 is a waveform timing chart showing an A / D conversion operation according to the third example for generating the detection PWM signal. In the case of this example, as shown in (e) of the figure, a constant value reference (dark solid line) is compared with a weakly smoothed average waveform (thin solid line), and the PWM pulse waveform shown in (f) of FIG. Generated. Others are the same as the above-mentioned 2nd example.
図13は、検出PWM信号を生成する第4の例を示す回路ブロック図である。同図に示す例は、同図に示す例は、検出抵抗R1を介して検出したランプ電流を全波整流、弱平滑平均化し、一定のリファレンスと比較することで検出PWM信号を生成する例であり、その他は前述の第1の例と同じである。 FIG. 13 is a circuit block diagram showing a fourth example for generating a detection PWM signal. The example shown in the figure is an example in which the detected PWM signal is generated by full-wave rectifying and weakly smoothing the lamp current detected via the detection resistor R1 and comparing it with a constant reference. Others are the same as those in the first example.
図14は、検出PWM信号を生成する第4の例に係るA/D変換動作を示す波形タイミングチャートである。この例の場合は、同図(d)〜(f)に示すように、弱平滑平均化信号と一定のリファレンス値が比較されて検出PWM信号が生成される。その他は前述の第1の例と同じである。 FIG. 14 is a waveform timing chart showing an A / D conversion operation according to a fourth example for generating a detection PWM signal. In the case of this example, as shown in (d) to (f) of the figure, the weakly smoothed average signal is compared with a certain reference value to generate a detection PWM signal. Others are the same as the above-mentioned first example.
図15は、検出PWM信号を生成する第5の例を示す回路ブロック図である。同図に示す例は、リファレンス三角波生成フィルタ250に倍周波リファレンスパルスを供給して倍周波三角波を生成した例であり、その他は前述の第4の例と同じである。
FIG. 15 is a circuit block diagram showing a fifth example for generating a detection PWM signal. The example shown in the figure is an example in which a double frequency reference pulse is supplied to the reference triangular
図16は、検出PWM信号を生成する第5の例に係るA/D変換動作を示す波形タイミングチャートである。この例の場合は、同図(e)に示すように、倍周波三角波リファレンス(濃い実線)が弱平滑平均化波形(薄い実線)と比較されて同図(f)に示したPWMパルス波形が生成される。その他は前述の第4の例と同じである。 FIG. 16 is a waveform timing chart showing an A / D conversion operation according to a fifth example for generating a detection PWM signal. In the case of this example, as shown in (e) of the figure, the double-frequency triangular wave reference (dark solid line) is compared with the weakly smoothed average waveform (thin solid line), and the PWM pulse waveform shown in (f) of FIG. Generated. Others are the same as the above-mentioned 4th example.
図17は、検出PWM信号を生成する第6の例を示す回路ブロック図である。この例は、同図(a)に示すように、図15の倍周波三角波生成部251にエッジ強調波形を適合させた場合の例である。この場合は、同図(b)に示すように、弱平滑平均化波形が実際は丸みを持っている部分をエッジ強調波形が適用された尖頭形状の三角波で吸収することができる。その他は前述の第5の例と同じである。
FIG. 17 is a circuit block diagram illustrating a sixth example of generating a detection PWM signal. In this example, as shown in FIG. 15A, an edge enhancement waveform is adapted to the double frequency triangular
図18は、検出PWM信号を生成せずに直に電流波形を高速AD変換してから平均電流値を得る場合の第6の例を示す回路ブロック図である。この例の場合は、同図に示すように、キャリアの8倍周波数の高速サンプリングクロックで電流波形を電圧化後そのままA/Dコンバータ360によりAD変換する。
FIG. 18 is a circuit block diagram showing a sixth example in which an average current value is obtained after high-speed AD conversion of a current waveform directly without generating a detection PWM signal. In the case of this example, as shown in the figure, the A /
そして、波形の半サイクル毎の中ほど3サンプルをフリップフロップ362−1、362−2で取得し、加算器363によりデジタル加算した結果を絶対値演算回路364により絶対値化し、その後、平均値演算フリップフロップ366により、再度キャリアの2倍周波数、つまり、半サイクル毎の演算サンプリングクロックで再サンプリングして、半サイクル毎のゼロクロス近辺以外の数値化平均電流値を得る。以降、図5の比較回路60に入力され前述と同様の処理がなされる。
Then, three samples in the middle of each half cycle of the waveform are acquired by flip-flops 362-1 and 362-2, and the result of digital addition by the
図19は、図18に示した回路ブロックの処理のタイミングを示すタイミングチャートである。同図(a)および(b)に示すように、この例のA/Dコンバータでは、電流キャリア周波数の半サイクルに4回サンプリングされるが、同図(c)に示すように、その連続する3サンプル出力の合計値を半サイクルに1回、つまり4サンプルに1回の演算クロックで再サンプルして、同図(d)に示すように、1サイクル内の波形の同図(a)中のa〜iの内、ゼロクロス近辺のeとiを除いた「b+c+d」および「f+g+h」の平均値出力を得る。 FIG. 19 is a timing chart showing processing timing of the circuit block shown in FIG. As shown in FIGS. 4A and 4B, in the A / D converter of this example, sampling is performed four times in a half cycle of the current carrier frequency. However, as shown in FIG. The total value of the three sample outputs is resampled once every half cycle, that is, once every four samples, and the waveform within one cycle is shown in FIG. The average output of “b + c + d” and “f + g + h” excluding e and i in the vicinity of the zero cross is obtained.
図20は、図6に示した非線形特性付加回路326で負荷する非線形特性の例を示す概念図である。同図に示すように、縦軸に示す誤差出力の値に応じて横軸に示すPWMデューティが決定される。ここで同図中「x2」で示す実線領域は、定常付近に達するまでは2倍ゲインにして速く立ち上げるための特性であり、同図中「x1」で示す実線領域のうちマイナス誤差定常範囲は、定常値近傍で定常ゲインに切り換えるための特性であり、同図中「x1」で示す実線領域のうちプラス誤差定常範囲は、一気に定常範囲を飛び越えて下がらないよう大きめに確保される特性であり、同図中「x8」で示す実線領域は、感電などの場合の危険な過電流は8倍ゲインにして急速に押さえるための特性である。
FIG. 20 is a conceptual diagram illustrating an example of nonlinear characteristics loaded by the nonlinear
図21は、図5に示したループフィルタの構成を示す回路ブロック図である。同図では、点灯ブロックBL1のみを示すが他の点灯ブロックについても同様に構成される。同図に示すように、ループフィルタ62は、加算回路332と、出力クリップ回路334と、フリップフロップ336によって構成され、このループフィルタによって非線形処理された入力誤差信号の積分処理が行われ、閉ループ制御信号が生成される。
FIG. 21 is a circuit block diagram showing a configuration of the loop filter shown in FIG. In the figure, only the lighting block BL1 is shown, but the other lighting blocks are similarly configured. As shown in the figure, the
図22は、1ブロック共通単一電流制御でブロックごとに独立にソフトスタート/ストップ制御を行う場合の構成例を示す回路ブロック図である。 FIG. 22 is a circuit block diagram showing a configuration example in the case where the soft start / stop control is independently performed for each block by the single current common control for one block.
図23は、図22に示した入力誤差生成部342の構成を示す回路ブロック図である。同図に示すように、各ブロックランプ電流の最大値選択兼全波整流回路を通って1本化された整流後電流波形は弱平滑された後コンパレータで検出PWM化される。検出PWMはパルス幅カウンタで数値化された後、目標値から減算され、非線形特性付加後、入力誤差信号として出力される。これらの構成および動作は図6と同様に行われる。
FIG. 23 is a circuit block diagram showing a configuration of input
上記のようにして生成された入力誤差信号は、図22に示したループフィルタ62によって積分され、定常時の閉ループによる制御信号が生成される。
The input error signal generated as described above is integrated by the
そして、この定常制御信号が駆動パルス生成部56内に点灯ブロックごとに設けられたソフト波形生成部350−1〜350−4に出力され、各ソフト波形生成部によってソフトスタート/ストップ波形が生成された後、出力振幅信号としてパルス変換部370−1〜370−4に出力される。このとき、ソフト波形生成部350−1〜350−4によって、定常状態への達成状況を示す定常達成信号がNOR回路344に出力され、非定常信号としてループフィルタ62に出力される。
The steady control signal is output to the soft waveform generators 350-1 to 350-4 provided for each lighting block in the
各点灯ブロックの出力振幅信号は、バルス変換部370−1〜370−4によって、振幅信号がパルス信号に変換され、各点灯ブロックの駆動PWM信号として、図5に示すバックライト制御部16の出力ポートP1〜P4からドライバ22を介して各点灯ブロックBL1〜BL4に出力される。
The output amplitude signal of each lighting block is converted into a pulse signal by pulse conversion units 370-1 to 370-4, and output as a drive PWM signal of each lighting block from the
図24は、図22に示したループフィルタの構成を示す回路ブロック図である。同図に示すように、ループフィルタ62は、加算回路332と、出力クリップ回路334と、フリップフロップ336と、AND回路338によって構成され、このループフィルタによって入力誤差信号の積分処理が行われる。
24 is a circuit block diagram showing a configuration of the loop filter shown in FIG. As shown in the figure, the
AND回路338がフリップフロップ336に出力する信号は、非定常時の開ループ化による出力上昇を防止するためのホールド信号として出力され、出力クリップ回路346がAND回路348に出力する信号は、正の場合に定常制御値の上昇方向を示す。尚、このAND回路は必ずしも必要ではなく非定常時無条件でフリップフロップ336をホールドするようにしてもよい。
The signal output from the AND
図25は、図22に示したソフトスタート/ストップ波形生成部の構成を示す概念図である。同図では、点灯ブロックBL1のみを示すが他の点灯ブロックについても同様に構成される。同図に示すように、点灯ブロックごとに生成されたループフィルタ出力信号は、比較回路354および355、選択回路356に出力され、定常達成状態に応じて選択処理することでPWMデューティを示す出力振幅信号が生成される。
FIG. 25 is a conceptual diagram showing a configuration of the soft start / stop waveform generation unit shown in FIG. In the figure, only the lighting block BL1 is shown, but the other lighting blocks are similarly configured. As shown in the figure, the loop filter output signal generated for each lighting block is output to the
ここで、比較回路354が出力するゼロ近傍または 定常値近傍を示す信号に基づいて、複数の傾斜値が傾斜値選択回路351によって選択され、この傾斜値が極性選択回路352によって点灯ブロックのON/OFF信号に基づく極性が適用され、その結果が加算回路353によって積分ループに加算され、強制カーブの生成が行われる。
Here, based on a signal indicating the vicinity of zero or the vicinity of the steady value output from the
図26は、ソフトスタート/ストップ波形の例を示すタイミングチャートである。同図(a)は、点灯ブロックBL1のON/OFF信号を示し、同図(b)は、図25の傾斜値選択部351によって選択された出力振幅の電圧波形を示し、同図(c)は、ゼロ値近傍の傾斜部および定常値近傍の傾斜部に対応したタイミングを示し、同図(d)は点灯ブロックBL1が定常に達したタイミングを示し、同図(e)は、点灯ブロックBL2のON/OFF信号を示し、同図(f)は、図25の傾斜値選択部351によって選択された出力振幅の電圧波形を示し、同図(g)は、点灯ブロックBL1またはBL2が定常状態に達成するタイミングを示す。
FIG. 26 is a timing chart showing an example of a soft start / stop waveform. FIG. 11A shows an ON / OFF signal of the lighting block BL1, FIG. 10B shows a voltage waveform of the output amplitude selected by the slope
同図に示す制御の特徴としては、まず、閉ループのままスタート/ストップ時の出力のスルーレートを強制的に制限し、常時制御し続けたまま強制的に上昇および下降カーブを作ることで、ON/OFFをスムーズに切換える手法がある。 The control feature shown in the figure is as follows: First, the output slew rate at start / stop is forcibly limited in a closed loop, and the up and down curves are forcibly made while always controlling. There is a method of smoothly switching between / OFF.
この手法では、図5に示した制御構成、即ち、定常時の目標電流に対して誤差を検出し、この誤差成分をループフィルタを介して出力の自動制御を行う構成において、別途、図22に示した各点灯ブロックのON/OFF制御入力に合わせて、図26(b)に折れ線傾斜で図示したような、ON時上昇、OFF時下降の出力制御用強制カーブを生成する。この強制カーブの生成は、図25に示した傾斜値選択部351、極性選択部352、加算回路353により行われる。
In this method, in the control configuration shown in FIG. 5, that is, in the configuration in which an error is detected with respect to the target current in a steady state and the output of this error component is automatically controlled via a loop filter, FIG. In accordance with the ON / OFF control input of each lighting block shown, a forcible curve for output control of rising at ON and falling at OFF as shown by a broken line in FIG. 26B is generated. The forced curve is generated by the slope
ここで、図25に示した比較回路354により、生成された強制カーブが上昇時に図26(b)の「閉ループ定常値」で示した自動制御値を超えようとした時には、図25の選択回路356により自動制御側の出力(同図中「閉ループによる定常制御信号」)を選択出力すると共に、その値を次の瞬間の強制カーブ出力用の現在値としても使用する。
Here, when the generated forced curve is going to exceed the automatic control value indicated by the “closed loop steady value” in FIG. 26B when the generated forced curve is increased by the
また、強制カーブで下降しようとする時は、その自動制御値から強制的に下降させて行き、自動制御値より小さい範囲では強制カーブ出力を選択出力する。下降してゼロその他所定の値以下になった時、その所定の値にクリップしその値を出力する。 Further, when it is going to descend on the forced curve, it is forcibly lowered from the automatic control value, and the forced curve output is selectively output in a range smaller than the automatic control value. When it falls and falls below zero or other predetermined value, it clips to that predetermined value and outputs that value.
強制カーブが選択出力されている間は、自動制御値がオープンループとなって過上昇しないように、自動制御出力をホールドさせる。これにより自動制御と開始終了時の強制傾斜カーブとの高精度で連続的な移行が可能となり、静音化が図られる。 While the forced curve is being selected and output, the automatic control output is held so that the automatic control value does not rise excessively due to an open loop. As a result, the automatic control and the forced slope curve at the end of the start can be shifted with high accuracy and the noise can be reduced.
上記に加え、スタート/ストップ直後やスタート/ストップ完了直前に傾斜を緩やかにしてより静音化を進める方法も有効である。例えば、強制カーブが自動制御値近傍にいる時や下限近傍にいる時には、より緩やかな傾斜値を選択することにより、上昇、下降のカーブを緩やかに構成してもよい。これにより定常値や下限値との切換えが滑らかになり、また電流量変化の高周波成分も抑えられ、さらに静音化される。 In addition to the above, it is also effective to make the sound gentler by reducing the slope immediately after start / stop or immediately before start / stop completion. For example, when the forced curve is near the automatic control value or near the lower limit, the up and down curves may be gently configured by selecting a gentler slope value. As a result, the switching between the steady value and the lower limit value is smoothed, the high frequency component of the current amount change is suppressed, and the noise is further reduced.
また、スタートストップ時の強制カーブによる制御は、各点灯ブロック独立の多チャンネル制御で行うことにより、小規模な回路で独立に任意のタイミングでのON/OFF制御が可能になる。 Further, the control by the forced curve at the start / stop is performed by multi-channel control independent of each lighting block, so that ON / OFF control can be independently performed at an arbitrary timing with a small circuit.
例えば、図22に示すように、各点灯ブロックそれぞれの定常電流値を共通の定常自動制御回路で制御し、スタート/ストップにより各点灯ブロックごと独立にON/OFFおよび出力の上昇および下降傾斜を付ける時、共通制御対象のどれか1チャンネルでも定常制御出力が選択されている時は、ホールドせず制御ループを有効にして、全てのチャンネルが定常制御出力選択状態から脱した時、定常制御をホールド状態にする。これにより各チャンネルの状態に依らず1組の定常自動制御回路で、安価に自動制御と独立スタート/ストップ傾斜カーブ生成が可能となる。 For example, as shown in FIG. 22, the steady-state current value of each lighting block is controlled by a common steady-state automatic control circuit, and each lighting block is independently turned ON / OFF and the output rises and falls by start / stop. When the steady control output is selected for any one of the common control targets, the control loop is enabled without holding, and the steady control is held when all channels are out of the steady control output selection state. Put it in a state. This makes it possible to inexpensively perform automatic control and generate independent start / stop slope curves with a set of steady automatic control circuits regardless of the state of each channel.
図27は、ソフトスタート/ストップ波形の他の例を示すタイミングチャートである。同図(a)は、点灯ブロックBL1のON/OFF信号を示し、同図(b)〜(d)は、このON/OFF信号に対するソフトスタート/ストップの制御例を示す。 FIG. 27 is a timing chart showing another example of the soft start / stop waveform. FIG. 4A shows an ON / OFF signal of the lighting block BL1, and FIGS. 4B to 4D show examples of soft start / stop control for the ON / OFF signal.
同図(b)は、スタート/ストップ時に、ランプに電流が流れない低電圧出力範囲は、急傾斜で電圧の出力の上昇および下降を行い特に点灯時間までの時間を短縮する例であり、同図に示したゼロ点から放電開始電圧より少し下の切替閾値電圧までの間の傾斜が該当する部分である。 Fig. 2 (b) shows an example in which the low voltage output range in which no current flows through the lamp at the start / stop is an example in which the output of the voltage is increased and decreased at a steep slope to shorten the time until the lighting time. The slope from the zero point shown in the figure to the switching threshold voltage slightly lower than the discharge start voltage is a corresponding portion.
同図(c)は、消灯時にはランプに電流が流れない範囲の低電圧でスタンバイしておき、スタート時の点灯開始までの時間短縮と静音化を図る例である。 FIG. 4C shows an example in which the lamp is put on standby at a low voltage in a range where no current flows through the lamp, and the time until the start of lighting at the start is shortened and the noise is reduced.
同図(d)は、同図(e)に示すような、ON/OFF信号より少し先行したスタンバイ開始信号により、ランプに電流が流れない範囲のスタンバイ電圧に事前待機し、スタート時の時間短縮と静音化を図りながらも、待機中に浮遊容量などに流れる電流やブリッジ回路のスイッチング・ロスによる、消灯時には不必要な消費電力の削減を図る例である。 Fig. 6D shows a standby start signal that is slightly ahead of the ON / OFF signal as shown in Fig. 8E. The standby voltage in the range where no current flows through the lamp is standby in advance, and the time required for starting is shortened. This is an example of reducing unnecessary power consumption when the light is turned off due to the current flowing in the stray capacitance during standby and the switching loss of the bridge circuit while achieving quietness.
本発明によれば、より高度なバックライト制御が可能になるため、高画質化や消費電力の低減が要求される大型液晶ディスプレイへの適用が期待される。 According to the present invention, since more advanced backlight control is possible, application to a large liquid crystal display that requires high image quality and reduced power consumption is expected.
10…液晶パネル、12…液晶駆動部、14…画像処理部、16…バックライト制御部、20…電源回路、22…ドライバ、50…保護回路、52…パラメータ検出部、54…起動制御部、56…駆動パルス生成部、58…数値化部、60…比較部、62…ループフィルタ、70…タイミング発生部、100…アナログ回路部、220…検波部、221…半波整流回路、222…全波整流回路、224…クリップ回路、230…平滑平均化RCフィルタ、240…コンパレータ、250…リファレンス三角波生成フィルタ、300…デジタル回路部、320…入力カウンタ、322…入力パルス幅カウント部、324…減算部、326…非線形特性付加部、330…ループフィルタ、332…加算部、334…出力クリップ部、336…フリップフロップ、340…最大値選択回路、344…NOR回路、348…AND回路、350…ソフト波形生成部、351…傾斜値選択部、352…極性選択部、353…加算回路、354…比較回路、355…比較回路、356…選択回路、357…レジスタ回路、360…A/Dコンバータ、362…フリップフロップ、363…加算器、364…絶対値演算回路、366…平均値演算フリップフロップ、370…バルス変換部
DESCRIPTION OF
Claims (13)
前記ランプに流れる電流波形を検波する手段と、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、
前記パルス波形に基づいてデジタル処理を行う手段と
を具備することを特徴とするランプ駆動制御装置。 In a lamp drive control device that performs drive control of a lamp,
Means for detecting a current waveform flowing in the lamp;
Means for generating a pulse waveform by comparing the detected waveform with a reference signal;
And a means for performing digital processing based on the pulse waveform.
前記基本タイミングに同期した三角波を生成する手段とをさらに具備し、
前記基本タイミングに同期した三角波を前記リファレンス信号として用いたことを特徴とする請求項1記載のランプ駆動制御装置。 Means for generating the basic timing of control;
Means for generating a triangular wave synchronized with the basic timing,
2. The lamp drive control device according to claim 1, wherein a triangular wave synchronized with the basic timing is used as the reference signal.
前記基本タイミングに同期した三角波を生成する手段と、
前記三角波の先端を尖頭形状に補正する手段とをさらに具備し、
前記尖頭を有する三角波を前記リファレンス信号として用いたことを特徴とする請求項1記載のランプ駆動制御装置。 Means for generating the basic timing of control;
Means for generating a triangular wave synchronized with the basic timing;
Means for correcting the tip of the triangular wave to a pointed shape,
2. The lamp drive control device according to claim 1, wherein a triangular wave having the peak is used as the reference signal.
前記ランプに流れる電流波形を検波するステップと、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成するステップと、
前記パルス波形に基づいてデジタル処理を行うステップと
を具備することを特徴とするランプ駆動制御方法。 In a lamp drive control method for performing drive control of a lamp,
Detecting a current waveform flowing in the lamp;
Generating a pulse waveform by comparing the detected waveform with a reference signal;
And a step of performing digital processing based on the pulse waveform.
前記ランプに流れる電流波形を検波する手段と、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、
前記パルス波形に基づいてデジタル処理を行う手段と
を具備することを特徴とする信号処理回路。 In a signal processing circuit incorporated in a lamp drive control device that performs drive control of a lamp,
Means for detecting a current waveform flowing in the lamp;
Means for generating a pulse waveform by comparing the detected waveform with a reference signal;
And a means for performing digital processing based on the pulse waveform.
前記ランプに流れる電流波形を検波する手段と、
前記検波した波形をリファレンス信号と比較することでパルス波形を生成する手段と、
前記パルス波形に基づいてデジタル処理を行う手段と
を具備することを特徴とする液晶バックライト制御装置。 In the control device that controls the lamp provided in the liquid crystal backlight,
Means for detecting a current waveform flowing in the lamp;
Means for generating a pulse waveform by comparing the detected waveform with a reference signal;
Means for performing digital processing based on the pulse waveform.
前記ランプに流れる電流波形をAD変換する手段と、
前記AD変換後のデジタル信号を1キャリア周期または半キャリア周期毎に1周期分または半周期分波形の全部または一部の値を平均化する手段と、
前記平均化した値に基づいてデジタル処理を行う手段と
を具備することを特徴とするランプ駆動制御装置。 In a lamp drive control device that performs drive control of a lamp,
Means for AD converting a current waveform flowing in the lamp;
Means for averaging all or a part of the waveform of one or half period of the digital signal after AD conversion every one carrier period or half carrier period;
And a means for performing digital processing based on the averaged value.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026708A JP2008192491A (en) | 2007-02-06 | 2007-02-06 | Lamp drive control device and method as well as signal processing circuit and liquid crystal backlight driving device built into this |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007026708A JP2008192491A (en) | 2007-02-06 | 2007-02-06 | Lamp drive control device and method as well as signal processing circuit and liquid crystal backlight driving device built into this |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008192491A true JP2008192491A (en) | 2008-08-21 |
Family
ID=39752386
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007026708A Pending JP2008192491A (en) | 2007-02-06 | 2007-02-06 | Lamp drive control device and method as well as signal processing circuit and liquid crystal backlight driving device built into this |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008192491A (en) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583953A (en) * | 1991-09-18 | 1993-04-02 | Meidensha Corp | Output voltage compensating apparatus of uninterruptible power supply equipment |
JPH10303753A (en) * | 1997-04-30 | 1998-11-13 | Toshiba Lighting & Technol Corp | A/d converter, controller and lamp dimmer device |
JP2001148296A (en) * | 1999-11-19 | 2001-05-29 | Sanken Electric Co Ltd | Electric power source equipment of combination of chopper and inverter |
JP2001166278A (en) * | 1999-12-06 | 2001-06-22 | Matsushita Electric Ind Co Ltd | Back-light control device for liquid crystal display device |
JP2002345252A (en) * | 2001-05-17 | 2002-11-29 | Meidensha Corp | Method and apparatus for operating a plurality of power converters |
JP2003031393A (en) * | 2001-07-16 | 2003-01-31 | Matsushita Electric Works Ltd | Discharge lamp lighting device |
JP2004119206A (en) * | 2002-09-26 | 2004-04-15 | Nec Lighting Ltd | Discharge lamp lighting device |
JP2005149729A (en) * | 2003-11-11 | 2005-06-09 | Kyoto Denkiki Kk | Electric flash lighting device |
JP2006228685A (en) * | 2005-02-21 | 2006-08-31 | Matsushita Electric Works Ltd | Discharge lamp lighting device and lighting device |
-
2007
- 2007-02-06 JP JP2007026708A patent/JP2008192491A/en active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0583953A (en) * | 1991-09-18 | 1993-04-02 | Meidensha Corp | Output voltage compensating apparatus of uninterruptible power supply equipment |
JPH10303753A (en) * | 1997-04-30 | 1998-11-13 | Toshiba Lighting & Technol Corp | A/d converter, controller and lamp dimmer device |
JP2001148296A (en) * | 1999-11-19 | 2001-05-29 | Sanken Electric Co Ltd | Electric power source equipment of combination of chopper and inverter |
JP2001166278A (en) * | 1999-12-06 | 2001-06-22 | Matsushita Electric Ind Co Ltd | Back-light control device for liquid crystal display device |
JP2002345252A (en) * | 2001-05-17 | 2002-11-29 | Meidensha Corp | Method and apparatus for operating a plurality of power converters |
JP2003031393A (en) * | 2001-07-16 | 2003-01-31 | Matsushita Electric Works Ltd | Discharge lamp lighting device |
JP2004119206A (en) * | 2002-09-26 | 2004-04-15 | Nec Lighting Ltd | Discharge lamp lighting device |
JP2005149729A (en) * | 2003-11-11 | 2005-06-09 | Kyoto Denkiki Kk | Electric flash lighting device |
JP2006228685A (en) * | 2005-02-21 | 2006-08-31 | Matsushita Electric Works Ltd | Discharge lamp lighting device and lighting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5334947B2 (en) | DC-DC converter and control method thereof | |
CN109859696B (en) | Synchronous backlight device and operation method thereof | |
KR100425851B1 (en) | Method for measuring three-phase current with single current sensor | |
JP4932821B2 (en) | Power supply device, light emission control device, display device | |
JP2007157685A (en) | Apparatus and method for driving inverter, and image display apparatus using same | |
TWI426689B (en) | Switching regulator and control circuit and control method thereof | |
US8638290B2 (en) | Backlight apparatus and display apparatus including the same | |
JP2005229794A (en) | Frequency feedforward for fixed optical output of backlight inverter | |
CN106782411A (en) | Precharge time adjusting means, method, display driver circuit and display device | |
CN105763032A (en) | Electronic device and control method thereof | |
WO2008126904A9 (en) | Video display device | |
JP2010141370A (en) | Video display device, method thereof, signal processing circuit built in the video display device, and liquid crystal backlight driving device | |
JP2008192492A (en) | Lamp drive control device and method as well as signal processing circuit and liquid crystal backlight driving device built into this | |
JP2008192491A (en) | Lamp drive control device and method as well as signal processing circuit and liquid crystal backlight driving device built into this | |
JP3070606B1 (en) | Power converter | |
JP2009532841A (en) | Lamp driving apparatus and method | |
JP2007124731A (en) | Power converter | |
JP6358861B2 (en) | Insulation resistance measuring device | |
TWI268123B (en) | Feedback sampling control circuit for lamp driving system | |
US20210166598A1 (en) | Signal processing method for maintaining signal relative relationship and electronic device thereof | |
US9728141B2 (en) | Projection display device and driving method | |
JP2010139517A (en) | Video display device and method, and signal processing circuit incorporated in the same and liquid crystal backlight driving device | |
JP2009294587A (en) | Electrostatic type micromirror drive system | |
JP2004235123A (en) | Discharge lamp lighting device | |
CN101938658B (en) | Picture rate conversion device and method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20080710 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110128 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110215 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110705 |