JP2008187427A - Piezoelectric oscillator - Google Patents
Piezoelectric oscillator Download PDFInfo
- Publication number
- JP2008187427A JP2008187427A JP2007018855A JP2007018855A JP2008187427A JP 2008187427 A JP2008187427 A JP 2008187427A JP 2007018855 A JP2007018855 A JP 2007018855A JP 2007018855 A JP2007018855 A JP 2007018855A JP 2008187427 A JP2008187427 A JP 2008187427A
- Authority
- JP
- Japan
- Prior art keywords
- array
- piezoelectric oscillator
- capacitor
- capacitance
- elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
Description
本発明は高精度な周波数調整機能を備えた圧電発振器に関する。 The present invention relates to a piezoelectric oscillator having a highly accurate frequency adjustment function.
インバータを用いた圧電発振器(インバータ型圧電発振器)は簡便に発振回路を形成できることから、水晶振動子を発振子として周波数及び時間の基準源に広く用いられている。
特開昭62−200804号公報の第1図には、周波数調整機能を備えたインバータ型の圧電発振器が開示されている。この圧電発振器はインバータの入力端に7個の容量素子(容量アレー)が配置されている。各容量素子はそれぞれ、0.5pF、1pF、2pF、4pF、8pF、16pF、32pFといった容量値の重み付けがされており、各容量素子とインバータ入力端との接続の断接を個別にアナログスイッチにて制御している。
これにより容量アレーの合成容量値を0pF〜63.5の範囲で最少分解能0.5pFで切り替え、圧電発振器の負荷容量値を変化させることにより発振周波数の調整を行うことが可能となっている。
近年、インバータ等の電子部品と共にこれら容量アレーをIC内に集積したものが得られるようになった。容量アレーをICに内蔵することにより、周波数調整用の外付け部品が不要になり小型化が可能である。
FIG. 1 of Japanese Patent Application Laid-Open No. Sho 62-200804 discloses an inverter type piezoelectric oscillator having a frequency adjusting function. In this piezoelectric oscillator, seven capacitive elements (capacitor arrays) are arranged at the input end of the inverter. Each capacitive element is weighted with a capacitance value of 0.5 pF, 1 pF, 2 pF, 4 pF, 8 pF, 16 pF, 32 pF, and the connection of each capacitive element to the inverter input terminal is individually connected to the analog switch. Control.
As a result, it is possible to adjust the oscillation frequency by switching the combined capacitance value of the capacitance array in the range of 0 pF to 63.5 with a minimum resolution of 0.5 pF and changing the load capacitance value of the piezoelectric oscillator.
In recent years, it has become possible to obtain an IC in which these capacitor arrays are integrated together with electronic components such as inverters. By incorporating the capacitance array in the IC, it is possible to reduce the size by eliminating the need for external components for frequency adjustment.
しかしながら、特許文献1に開示されている従来の圧電発振器には次のような問題がある。すなわち、温度補償圧電発振器等のような高い周波数精度が要求されるものは、容量アレーの最少分解能を更に細かくする必要がある。ところが、最少分解能を決定している容量素子の容量値を小さくするには、電極面積を極めて小さくする必要がある。ところが小容量のコンデンサは容量値にバラツキが生じやすい。従って、小容量のコンデンサをIC内に高精度で作り込むのは困難であり、高い周波数精度を要求されるものに対しては、高精度な周波数調整ができないという問題があった。
However, the conventional piezoelectric oscillator disclosed in
本発明は、かかる課題に鑑み、高精度の周波数調整が可能な圧電発振器を提供することを目的とする。 In view of such problems, an object of the present invention is to provide a piezoelectric oscillator capable of highly accurate frequency adjustment.
本発明はかかる課題を解決するために、圧電振動子と発振回路とを備えた圧電発振器において、固定容量素子と、複数の容量素子を含む第1の容量アレーと、前記複数の容量素子それぞれと前記固定容量素子との直列接続を個別に断接する第1の断接手段と、前記第1の断接手段の断接を制御する制御手段とを備え、前記固定容量素子と前記第1の容量アレーとの直列回路を前記圧電振動子または前記発振回路に接続したものである。
これにより、圧電発振器の負荷容量を所望の分解能にて変化させることができ、高精度な周波数調整が可能になる。
In order to solve such a problem, the present invention provides a piezoelectric oscillator including a piezoelectric vibrator and an oscillation circuit, a fixed capacitor element, a first capacitor array including a plurality of capacitor elements, and each of the plurality of capacitor elements. A first connecting / disconnecting unit for connecting / disconnecting the serial connection with the fixed capacitive element individually; and a control unit for controlling the connecting / disconnecting of the first connecting / disconnecting unit, the fixed capacitive element and the first capacitor. A series circuit with an array is connected to the piezoelectric vibrator or the oscillation circuit.
As a result, the load capacity of the piezoelectric oscillator can be changed with a desired resolution, and high-accuracy frequency adjustment is possible.
また、本発明は、請求項1において、複数の容量素子を含む第2の容量アレーを更に備え、前記第2の容量アレーを構成する複数の容量素子のいずれか一つと、前記第1の容量アレーを構成する複数の容量素子のいずれか一つとの並列接続を個別に断接する第2の断接手段を備えたものであり、前記制御手段にて前記第2の断接手段の断接を制御したものである。これにより、第2の容量アレーによって負荷容量の変化を補正することにより、発振周波数の調整において、周波数の調整ステップがほぼ均一になるよう補正することができる。
In addition, the present invention according to
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ等は特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は本発明の第1の実施形態に係る圧電発振器の回路図である。
この電圧制御圧電発振器は、インバ−タ1と帰還抵抗R1とコンデンサC3、C4とを有する発振回路2と、前記発振回路2に接続する圧電振動子X1と、前記発振回路2に接続するコンデンサC1(第1固定容量素子)と、前記コンデンサC1に直列接続されたコンデンサC2と、前記コンデンサC1、C2の接続点に一端が接続されたスイッチ3(Swa1、Swa2、・・・Swan-1、Swan:第1の断接手段)と、前記スイッチ3に接続された容量アレー4(Ca1、Ca2、・・・Can-1、Can:第1の容量アレー)と、前記スイッチ3の開閉(コンデンサ1との接続の断接)を制御する制御部5とを備えている。
Hereinafter, the present invention will be described in detail with reference to embodiments shown in the drawings. However, the constituent elements, types, combinations, and the like described in this embodiment are merely illustrative examples rather than the main purpose of limiting the scope of the present invention only to those unless otherwise specified.
FIG. 1 is a circuit diagram of a piezoelectric oscillator according to a first embodiment of the present invention.
The voltage controlled piezoelectric oscillator includes an
図1に示した圧電発振器は次の様に動作する。
まず、外部からnビットの容量アレー設定信号を制御部5に入力する。
すると、制御部5は予めメモリに保存してあった設定情報を参照し開閉制御信号をスイッチ3に送出する。スイッチ3は前記開閉制御信号に従い、各スイッチ素子Swa1、Swa2、・・・Swan-1、Swanを開状態か閉状態のいずれかに設定する。
前記各スイッチ素子Swa1、Swa2、・・・Swan-1、Swanの状態に応じて、容量アレー4を構成する容量素子Ca1、Ca2、・・・Can-1、CanはそれぞれコンデンサC2と接続された状態、または接続断の状態のいずれかが選択される。
The piezoelectric oscillator shown in FIG. 1 operates as follows.
First, an n-bit capacitance array setting signal is input to the
Then, the
Capacitance elements Ca1, Ca2,..., Can-1, and Can constituting the capacitor array 4 are connected to a capacitor C2 according to the state of each of the switch elements Swa1, Swa2,. Either the state or the disconnected state is selected.
ここで、容量素子Ca1、Ca2、・・・Can-1、Canそれぞれの容量値は、Ca1>Ca2>・・・>Can-1>Canとなるように重み付けされている。従って、制御部5に与えるnビットの容量アレー設定信号に従い、容量アレー4の合成容量は、最少0pFから最大(Ca1+Ca2+・・・+Can-1+Can)まで分解能Ca1ステップで変化させることができる。
ところが、容量アレー4にはコンデンサC1が直列に接続されているため、コンデンサC1、C2、容量アレー4を含む合成容量は容量変化の最少ステップがCa1よりも小さくなる。これについて、具体例を用いて説明する。
Here, the capacitance values of the capacitive elements Ca1, Ca2,..., Can-1, and Can are weighted so that Ca1>Ca2>...>Can-1> Can. Therefore, according to the n-bit capacity array setting signal given to the
However, since the capacitor C1 is connected to the capacitor array 4 in series, the combined capacitance including the capacitors C1 and C2 and the capacitor array 4 has a minimum step of capacitance change smaller than Ca1. This will be described using a specific example.
図2は容量アレー4の素子数を4素子(すなわち、24=16ステップ)としてシミュレーションした結果を示したものである。ここで、Ca1=0.2pF、Ca2=0.4pF、Ca3=0.8pF、Ca4=1.6pF、C1=1pF、C2=0pF、0.5pF、1pFとしている。
図2(A)はC1、C2、Ca1、Ca2、Ca3、Ca4の合成容量値を示したものである。また、図2(B)は1ステップ当たりの容量の変化量(分解能)を示したものである。
例えば、C2=0.5pFのときのシミュレーション結果を参照すると、合成容量は0.333pF〜0.778pFまで変化し、1ステップ毎の容量の変化量は0.078pF〜0.011pFとなる。つまり、容量素子の最少値Ca1が0.2pFであるのにもかかわらず、合成容量の分解能が見かけ上約2.5倍〜18倍に改善されることを意味している。
FIG. 2 shows a simulation result with the number of elements of the capacitive array 4 being 4 elements (that is, 2 4 = 16 steps). Here, Ca1 = 0.2 pF, Ca2 = 0.4 pF, Ca3 = 0.8 pF, Ca4 = 1.6 pF, C1 = 1 pF, C2 = 0 pF, 0.5 pF, 1 pF.
FIG. 2A shows the combined capacitance values of C1, C2, Ca1, Ca2, Ca3, and Ca4. FIG. 2B shows the amount of change (resolution) of the capacity per step.
For example, referring to the simulation result when C2 = 0.5 pF, the combined capacitance changes from 0.333 pF to 0.778 pF, and the amount of change in capacitance for each step is 0.078 pF to 0.011 pF. That is, it means that the resolution of the combined capacitance is apparently improved by about 2.5 to 18 times despite the minimum value Ca1 of the capacitive element being 0.2 pF.
図3は同様に容量アレー4の素子数を4素子としたときに、圧電発振器の周波数変化をシミュレーションした結果を示したものである。Ca1、Ca2、Ca3、Ca4、C1、C2は図2の条件と同じである。なお、ステップ15における発振周波数を38.4MHzとし、これを周波数の基準値としている。
図3(A)は基準値からの周波数偏差を示し、図3(B)は1ステップ毎の変化量(分解能)を示したものである。例えば、C2=0.5pFのときのシミュレーション結果を参照すると、発振周波数の分解能は0.1ppm〜4.2ppm確保できることが分かった。
FIG. 3 similarly shows the result of simulating the frequency change of the piezoelectric oscillator when the number of elements of the capacitive array 4 is four. Ca1, Ca2, Ca3, Ca4, C1, and C2 are the same as the conditions in FIG. Note that the oscillation frequency in
FIG. 3A shows the frequency deviation from the reference value, and FIG. 3B shows the amount of change (resolution) for each step. For example, referring to the simulation result when C2 = 0.5 pF, it was found that the resolution of the oscillation frequency can be secured from 0.1 ppm to 4.2 ppm.
このように、本発明は固定コンデンサの組み合わせと切り替えによって、合成容量の見かけ上の分解能を改善している。なお、従来技術では合成容量の切り替えのみでは、細かい周波数調整ができない事が多い。従って、従来技術においては、高精度な周波数調整を要求される場合には、バラクタダイオード等の電圧制御可変容量素子を使って周波数の調整をせざるを得ず、信号対雑音比が劣化しやすいという欠点があった。
これに対して、本発明は高精度な周波数調整にバラクタダイオード等の電圧制御可変容量素子を不要としているので、信号対雑音比の劣化を極力防止することができる。
Thus, the present invention improves the apparent resolution of the combined capacitance by combining and switching fixed capacitors. In the prior art, fine frequency adjustment is often impossible only by switching the composite capacity. Therefore, in the prior art, when high-accuracy frequency adjustment is required, voltage adjustment must be performed using a voltage-controlled variable capacitance element such as a varactor diode, and the signal-to-noise ratio is likely to deteriorate. There was a drawback.
On the other hand, the present invention eliminates the need for a voltage-controlled variable capacitance element such as a varactor diode for high-accuracy frequency adjustment, so that it is possible to prevent deterioration of the signal-to-noise ratio as much as possible.
図4は本発明の第2の実施形態に係る圧電発振器の回路図を示したものである。
図4に示した第2の実施例は、図1に対して、更にスイッチ6(Swb1、Swb2、・・・Swbn-1、Swbn:第2の断接手段)と、容量アレー7(Cb1、Cb2、・・・Cbn-1:第2の容量アレー)を追加した構成としている。ここで、容量アレー7の素子数がn−1で容量アレー4の素子数よりも一つ少なくしてあることに注意されたい。
この容量アレー7はステップ0〜7の容量変化を補正する目的で挿入されている。すなわち、ステップ0〜7においては、容量アレー4と容量アレー7との接続が断となった状態であり、ステップ8〜15においては容量アレー7の全ての素子が容量アレー4に並列接続された状態となる。従って、図1に示した実施例と比較すると、ステップ0〜7までの変化は全く同じであり、ステップ8〜15までの変化のみが異なる。このため、容量素子Cb1、Cb2、・・・Cbn-1それぞれの容量値を適宜設定することにより、ステップ8〜15における容量変化特性をステップ0〜7とほぼ同等になるよう補正することができる。
なお、任意のステップ範囲について補正することも可能である。このときは、補正を行いたい範囲についてのみ容量アレー7が容量アレー4に接続されるようにスイッチ4とスイッチ7とを独立に制御すれば良い。
FIG. 4 is a circuit diagram of a piezoelectric oscillator according to the second embodiment of the present invention.
4 further includes a switch 6 (Swb1, Swb2,... Swbn-1, Swbn: second connecting / disconnecting means) and a capacitor array 7 (Cb1,. Cb2,... Cbn-1: second capacity array) are added. Here, it should be noted that the number of elements of the
This
It is also possible to correct an arbitrary step range. At this time, the switch 4 and the
なお、図1において、スイッチ3の挿入する位置を容量アレー4と接地との間に変更しても良い。同様に図4において、スイッチ3、6の挿入位置をそれぞれ、容量アレー4と接地間、または容量アレー7と接地間に変更することも可能である。要するに、容量アレー4とコンデンサC1との断接ができれば、スイッチ3、6、コンデンサC1、C2、容量アレー4、7はどのような配置であっても良い。
また、発振回路はインバータ型のものにかぎらず、コルピッツ型の発振回路やピアース型の発振回路等どのような発振回路でも良い。
以上、説明したように、本発明は圧電発振器の負荷容量を高精度で調整できるので、高い周波数精度が要求される圧電発振器を提供するのに効果を奏す。
In FIG. 1, the insertion position of the
Further, the oscillation circuit is not limited to the inverter type, and any oscillation circuit such as a Colpitts type oscillation circuit or a Pierce type oscillation circuit may be used.
As described above, since the load capacity of the piezoelectric oscillator can be adjusted with high accuracy, the present invention is effective in providing a piezoelectric oscillator that requires high frequency accuracy.
1・・・インバータ
2・・・発振回路
3、6・・・スイッチ
4、7・・・容量アレー
5・・・制御部
C1、C2、C3、C4・・・コンデンサ
R1・・・帰還抵抗
X1・・・水晶振動子
DESCRIPTION OF
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018855A JP2008187427A (en) | 2007-01-30 | 2007-01-30 | Piezoelectric oscillator |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007018855A JP2008187427A (en) | 2007-01-30 | 2007-01-30 | Piezoelectric oscillator |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008187427A true JP2008187427A (en) | 2008-08-14 |
Family
ID=39730173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007018855A Withdrawn JP2008187427A (en) | 2007-01-30 | 2007-01-30 | Piezoelectric oscillator |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008187427A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157953A (en) * | 2016-02-29 | 2017-09-07 | 日本電波工業株式会社 | Crystal oscillator with thermostat |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5473672A (en) * | 1977-11-25 | 1979-06-13 | Seiko Epson Corp | Electronic watch |
JPH11346118A (en) * | 1998-04-02 | 1999-12-14 | Seiko Epson Corp | Capacity array unit, capacity array unit controller, oscillation circuit, voltage-controlled oscillator, voltage frequency adjusting system and oscillation frequency adjusting method |
JP2002171132A (en) * | 2000-11-30 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Temperature compensation crystal oscillator |
-
2007
- 2007-01-30 JP JP2007018855A patent/JP2008187427A/en not_active Withdrawn
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5473672A (en) * | 1977-11-25 | 1979-06-13 | Seiko Epson Corp | Electronic watch |
JPH11346118A (en) * | 1998-04-02 | 1999-12-14 | Seiko Epson Corp | Capacity array unit, capacity array unit controller, oscillation circuit, voltage-controlled oscillator, voltage frequency adjusting system and oscillation frequency adjusting method |
JP2002171132A (en) * | 2000-11-30 | 2002-06-14 | Matsushita Electric Ind Co Ltd | Temperature compensation crystal oscillator |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017157953A (en) * | 2016-02-29 | 2017-09-07 | 日本電波工業株式会社 | Crystal oscillator with thermostat |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5117206A (en) | Variable capacitance integrated circuit usable in temperature compensated oscillators | |
KR100416456B1 (en) | Temperature compensated oscillator, Method of controlling temperature compensated oscillator, and Wireless communication device | |
US9281781B2 (en) | Semiconductor apparatus, oscillation circuit, and signal processing system | |
KR20020059654A (en) | Temperature compensation oscillator | |
TWI380579B (en) | ||
US20160072463A1 (en) | Multi-varactor approach for improved vco gain | |
US9859843B2 (en) | Device for controlling a capacitor having an adjustable capacitance | |
US7268636B2 (en) | Voltage controlled oscillator | |
US7847640B2 (en) | Voltage controlled oscillator | |
JP2008187427A (en) | Piezoelectric oscillator | |
US9209814B2 (en) | CR oscillation circuit | |
US20090224843A1 (en) | Programmable Crystal Oscillator | |
JP2005217773A (en) | Voltage-controlled piezoelectric oscillator | |
NZ561646A (en) | Tuning using control signals generated by a resistive network ladder using quasi-orthoganal polynomial functions | |
JP3646236B2 (en) | Crystal oscillation circuit and integrated circuit device for crystal oscillation | |
US6768388B2 (en) | Voltage-controlled piezoelectric oscillator | |
JP2022116549A (en) | Circuit device and oscillator | |
US20120092078A1 (en) | Variable resistor circuit and oscillation circuit | |
KR100836530B1 (en) | On-chip Oscillator Capable Of Compensation | |
JP4911310B2 (en) | Piezoelectric oscillator | |
JP2009124530A (en) | Piezoelectric oscillator | |
JP2015095849A (en) | Oscillator and voltage generation circuit | |
JP2009290380A (en) | Oscillator | |
JP2008187426A (en) | Voltage-controlled piezoelectric oscillator | |
JP2008072553A (en) | Voltage controlled quartz oscillator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20100107 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110729 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20110729 |
|
A521 | Written amendment |
Effective date: 20110819 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120522 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20120718 |