JP2008166445A - Cutting method of semiconductor substrate - Google Patents

Cutting method of semiconductor substrate Download PDF

Info

Publication number
JP2008166445A
JP2008166445A JP2006353427A JP2006353427A JP2008166445A JP 2008166445 A JP2008166445 A JP 2008166445A JP 2006353427 A JP2006353427 A JP 2006353427A JP 2006353427 A JP2006353427 A JP 2006353427A JP 2008166445 A JP2008166445 A JP 2008166445A
Authority
JP
Japan
Prior art keywords
cutting
semiconductor substrate
recess
chip
width
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006353427A
Other languages
Japanese (ja)
Inventor
Hiroshi Matsuzaka
浩志 松坂
Kohei Yamada
耕平 山田
Masanori Dobashi
正典 土橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ENZAN SEISAKUSHO CO Ltd
Original Assignee
ENZAN SEISAKUSHO CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ENZAN SEISAKUSHO CO Ltd filed Critical ENZAN SEISAKUSHO CO Ltd
Priority to JP2006353427A priority Critical patent/JP2008166445A/en
Publication of JP2008166445A publication Critical patent/JP2008166445A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Laser Beam Processing (AREA)
  • Dicing (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a cutting method which does not has bad influence on a flat collet as a pickup apparatus even when debris is produced in the laser dicing of a semiconductor substrate. <P>SOLUTION: In the cutting method of the semiconductor substrate for cutting the semiconductor substrate into chips by irradiating it with a laser beam along the center line in the width direction of the cutting portion on the cutting schedule line, a recess is formed within the cutting schedule line, and cutting by the laser beam is carried out along the center line in the width direction of the recess. At that time, the depth of the recess is made so that the debris does not project above the substrate surface. Further, the depth of the recess from the substrate surface is made to be ≥3.5 μm. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、レーザーにより半導体基板を分割し切断する方法に関し、とくにレーザーダイシングの際に発生する加工副次物(以下、デブリという)が半導体チップを吸着搬送するピックアップ装置のコレットに付着するのを防止するための半導体基板の切断方法に関する。   The present invention relates to a method of dividing and cutting a semiconductor substrate with a laser, and in particular, a processing by-product (hereinafter referred to as debris) generated during laser dicing adheres to a collet of a pickup device that sucks and conveys a semiconductor chip. The present invention relates to a method for cutting a semiconductor substrate to prevent.

半導体デバイスの製造工程においては、半導体基板(ウェハ)を格子状の多数の区画に分割し、各区画にIC,LSI等の回路(機能素子)を形成した後、区画間の切断予定ライン(ストリートともいう)に沿って切断(ダイシング)することによって個々の半導体チップが製造される。
従来、かかる半導体基板のダイシングには、ブレードダイシングの手法が最も一般的に用いられてきた。ブレードダイシングは、チャックで把持された基板に、高速回転する円盤状の切削ブレードを押し当てて切断するもので、切削ブレードには円盤外周にダイアモンド砥粒を接着したものが用いられることが多い。
In the manufacturing process of a semiconductor device, a semiconductor substrate (wafer) is divided into a large number of grid-like sections, and circuits (functional elements) such as ICs and LSIs are formed in each section, and then a planned cutting line (street) between the sections. Each semiconductor chip is manufactured by cutting (dicing) along the line.
Conventionally, blade dicing has been most commonly used for dicing semiconductor substrates. Blade dicing is a process in which a disk-shaped cutting blade rotating at high speed is pressed against a substrate held by a chuck for cutting. In many cases, a diamond blade is bonded to the outer periphery of the disk.

しかし、ブレードダイシングには、以下のような問題がある。まず、基板が薄く脆い材料であるため、切断面に欠け(チッピング)やクラックが発生し回路領域に影響を及ぼす。また、これにより生ずる屑も回路領域に影響を及ぼすおそれがある。更に、切削ブレードの幅が大きくかつチッピングがあるために、切断予定ラインの幅を大きく取る必要があり、回路領域として有効に使用できる面積の割合が低下するという問題がある。
一般にダイシングの際には、基板をダイシングテープ貼り付けて、切断時の破損や破片飛散の防止に努めているが、とくに近年、半導体デバイスの薄型化の要請が強くなり、厚みが100μm以下の薄手の基板が用いられるようになってきており、上記のような薄手の基板では、切断時の欠けやクラックの発生が顕著になり、ブレードダイシングの適用が困難になってきているという問題がある。
However, blade dicing has the following problems. First, since the substrate is a thin and brittle material, chipping or cracks occur on the cut surface, affecting the circuit area. In addition, waste generated thereby may affect the circuit area. Furthermore, since the cutting blade has a large width and chipping, it is necessary to increase the width of the line to be cut, and there is a problem that the ratio of the area that can be effectively used as a circuit region is reduced.
In general, when dicing, the substrate is affixed with dicing tape to prevent breakage and scattering of fragments, but in recent years, there has been a strong demand for thinner semiconductor devices, and the thickness is less than 100 μm. In the thin substrate as described above, the occurrence of chipping and cracking at the time of cutting becomes remarkable, and there is a problem that it is difficult to apply blade dicing.

そのため、近年ではレーザーダイシングの手法が多く用いられるようになってきている。レーザーダイシングは、基板が良く吸収する波長のレーザー光を照射し、レーザーの熱エネルギーにより、切断部を溶融又は蒸散させて切断を行うものである。加工用レーザーとしては、COレーザー、YAGレーザー、Arレーザー、エキシマレーザー等が知られている。 For this reason, in recent years, a laser dicing technique has been frequently used. Laser dicing is performed by irradiating a laser beam having a wavelength that is well absorbed by the substrate and melting or evaporating the cut portion by the thermal energy of the laser. As processing lasers, CO 2 laser, YAG laser, Ar laser, excimer laser, and the like are known.

レーザーダイシングは、チッピングが無く、切断領域の幅も小さくできるという利点がある反面、デブリと呼ばれる加工副次物の生成が問題となる。これは、溶融した基板材料が切断面の縁に盛り上がって付着する現象である。
かかるデブリは、切断加工後にこれを除去するための追加工程を設けて除去されることもあるが、そのための追加工程として湿式洗浄工程や乾式のプラズマ処理工程等が例示される。
Laser dicing has the advantage that there is no chipping and the width of the cutting region can be reduced, but the production of processing by-products called debris is a problem. This is a phenomenon in which the molten substrate material rises and adheres to the edge of the cut surface.
Such debris may be removed by providing an additional process for removing the debris after the cutting process. Examples of the additional process include a wet cleaning process and a dry plasma processing process.

また、レーザーダイシングにおけるデブリの発生自体を抑制しようとする試みも開示されている。例えば、下記特許文献1には、レーザーを基板裏面から照射することにより、表面側の回路部分への熱影響やデブリの影響を避けるという方法が提案されている。この方法においては、基板裏面から、表面側の切断予定ライン(ストリート)を検出する手段を備え、この検出手段の情報に基づいて、裏面側からのレーザーダイシングを行うことが特徴である。
また、特許文献2には、1ピコ秒以下の超短パルスレーザーを照射することにより、デブリの発生を抑制するレーザーダイシングが開示され、特許文献3には、発振波長や焦点径の異なる2台のレーザーを連動させてレーザーダイシングを行うことにより、ウェハの損傷を抑制するという方法が開示されている。
An attempt to suppress the occurrence of debris in laser dicing is also disclosed. For example, Patent Document 1 below proposes a method of avoiding the influence of heat and debris on the circuit portion on the front surface side by irradiating a laser from the back surface of the substrate. This method is characterized in that it includes means for detecting a cut line (street) on the front surface side from the back surface of the substrate, and laser dicing is performed from the back surface side based on information of this detection means.
Patent Document 2 discloses laser dicing that suppresses the generation of debris by irradiating an ultrashort pulse laser of 1 picosecond or less. Patent Document 3 discloses two laser dicing devices having different oscillation wavelengths and focal diameters. A method is disclosed in which damage to the wafer is suppressed by performing laser dicing in conjunction with this laser.

特開2004−22936号公報Japanese Patent Laid-Open No. 2004-22936 特開2002−324768号公報JP 2002-324768 A 特表2004−526335号公報JP-T-2004-526335

ダイシングされた半導体チップは、ピックアップ手段により、ダイシング装置から搬出される。かかるピックアップ手段としては、通常は平コレットが用いられる。平コレットは底の平な筒体で半導体チップの上面を真空吸着してピックアップを行うものである。   The diced semiconductor chip is carried out of the dicing apparatus by the pickup means. As such pickup means, a flat collet is usually used. A flat collet is a cylindrical body with a bottom, and picks up by vacuum-sucking the upper surface of a semiconductor chip.

ダイシングされた半導体チップは、平コレットにより吸着搬送されるが、この際、デブリが平コレットの筒体の底面に付着する。この状態で、次のチップのピックアップを行うと、筒体底面の凹凸により、半導体チップの回路部分に損傷を与えるおそれがあって好ましくない。   The diced semiconductor chip is adsorbed and conveyed by the flat collet. At this time, debris adheres to the bottom surface of the cylindrical body of the flat collet. If the next chip is picked up in this state, the circuit portion of the semiconductor chip may be damaged by the irregularities on the bottom surface of the cylinder, which is not preferable.

先に述べたデブリ対策のうち、追加工程によりデブリを除去するという方法は、ピックアップ装置への付着を必ずしも完全には防止できないという問題と、追加の工程が必要なためプロセスが複雑になるという問題がある。
また、前述した従来のデブリ抑制技術のうち、特許文献1の方法は、基板裏面からのストリート検出という特殊な手段が必要になるとともに、ダイシングの工程そのものが複雑になって好ましくない。また、特許文献2及び3の方法は、ダイシングに用いるレーザー装置が複雑かつ高価になって好ましくない。
Among the debris countermeasures described above, the method of removing debris by an additional process cannot be completely prevented from adhering to the pickup device, and the process is complicated because an additional process is required. There is.
Of the conventional debris suppression techniques described above, the method of Patent Document 1 is not preferable because it requires a special means of street detection from the back side of the substrate and the dicing process itself becomes complicated. Further, the methods of Patent Documents 2 and 3 are not preferable because a laser device used for dicing becomes complicated and expensive.

したがって、レーザー装置等に特別なものを用いることなく、通常のレーザーダイシングを行い、デブリが発生してもピックアップ装置に悪影響を与えない手段があれば、最も好都合である。   Therefore, it is most convenient if there is a means that does not adversely affect the pickup device even if debris is generated by performing normal laser dicing without using a special laser device or the like.

そこで本発明は、半導体基板のレーザーダイシングにおいて、デブリが発生しても、ピックアップ装置である平コレットに悪影響を与える懸念なく、半導体基板を分割し切断する方法を提供することを課題とする。   Accordingly, an object of the present invention is to provide a method for dividing and cutting a semiconductor substrate without fear of adversely affecting a flat collet as a pickup device even if debris occurs in laser dicing of the semiconductor substrate.

上記課題を解決するための本発明の半導体基板の切断方法は、切断予定ラインの切断部の幅方向の中央線に沿ってレーザービームを照射し半導体基板を切断しチップとする半導体基板の切断方法において、前記切断予定ライン内に凹部を形成し、前記凹部の幅方向の中央線に沿ってレーザービームにより切断することを特徴とする半導体基板の切断方法である。   A semiconductor substrate cutting method according to the present invention for solving the above-described problem is a semiconductor substrate cutting method in which a laser beam is irradiated along a center line in the width direction of a cutting portion of a line to be cut to cut the semiconductor substrate into a chip. In the method of cutting a semiconductor substrate, a recess is formed in the planned cutting line, and the semiconductor substrate is cut by a laser beam along a center line in the width direction of the recess.

上記の方法において、前記凹部の深さは、デブリが基板表面より上方に出ない深さであることが好ましい。   In the above method, the depth of the concave portion is preferably a depth at which debris does not come out above the substrate surface.

また、前記凹部の幅は、前記切断予定ラインの中央線間の幅から凹部の幅を引いた値が、チップを吸着搬送するコレットの内径よりも大きな値であることが好ましい。   Moreover, it is preferable that the value which pulled the width | variety of the recessed part from the width | variety between the center lines of the said cutting planned line is a larger value than the internal diameter of the collet which adsorb | sucks and conveys a chip | tip.

また、本発明の方法においては、前記凹部の幅が前記切断ラインの切断部の幅の中央から12μm以上であることが好ましく、さらに凹部の基板表面からの深さが3.5μm以上であることが好ましい。   In the method of the present invention, the width of the recess is preferably 12 μm or more from the center of the width of the cutting portion of the cutting line, and the depth of the recess from the substrate surface is 3.5 μm or more. Is preferred.

また、本発明の方法においては、前記凹部を、ブレードによる切削加工又は乾式若しくは湿式のエッチングにより形成することができる。   In the method of the present invention, the recess can be formed by cutting with a blade or dry or wet etching.

本発明の半導体チップは、レーザービームにより切断された半導体チップであって、前記半導体チップは、周囲にチップ表面から下方に段差のついた切断残領域を備え、レーザービームの照射により生成された加工副次物(以下、デブリという)がチップ表面より上方に張り出さずに前記切断残領域に付着していることを特徴とする半導体チップである。ここで切断残領域とは、切断予定ライン内に形成された凹部の幅方向の中央線に沿ってレーザービームにより半導体基板を切断した後のチップ周囲に存在する段差のついた領域である。   The semiconductor chip of the present invention is a semiconductor chip cut by a laser beam, and the semiconductor chip is provided with a cutting remaining area having a step downward from the chip surface around the periphery, and is generated by laser beam irradiation. The semiconductor chip is characterized in that a by-product (hereinafter referred to as debris) adheres to the uncut region without protruding upward from the chip surface. Here, the remaining cutting region is a stepped region around the chip after the semiconductor substrate is cut by a laser beam along the center line in the width direction of the recess formed in the planned cutting line.

この半導体チップにおいては、前記段差が3.5μm以上であることが好ましく、前記切断残領域の幅は2μm以上であることが好ましい。   In this semiconductor chip, the step is preferably 3.5 μm or more, and the width of the remaining cutting region is preferably 2 μm or more.

本発明により、半導体基板のレーザーダイシングにおいて、デブリが発生しても、ピックアップ装置である平コレットに悪影響を与える懸念なく、半導体基板を分割し切断する方法を提供することが可能になった。そのため、デブリの発生自体を抑制する必要がなく、特別のレーザー装置を用いたり、複雑な工程によってレーザーダイシングを行ったりする必要がない。   According to the present invention, it is possible to provide a method for dividing and cutting a semiconductor substrate without fear of adversely affecting a flat collet as a pickup device even if debris occurs in laser dicing of the semiconductor substrate. Therefore, it is not necessary to suppress the occurrence of debris itself, and it is not necessary to use a special laser device or perform laser dicing by a complicated process.

図1は、本発明の切断方法の手順及び効果を説明するための図である。まず、図1(a),(b)に示すように、裏面にダイシングテープ2を貼り付けた基板1の切断予定ラインに、底が略平坦な凹部3を形成する。凹部の幅Wは、レーザーダイシングの際の切断部4の幅wの最大値より、4μm以上大きくし、凹部3の平均深さdは、レーザーダイシングの際に生成するデブリ5の最大高さ以上とする。この凹部の形成は、基板への回路作成に先立って(スクライブ工程で)行うことが好ましい。   FIG. 1 is a diagram for explaining the procedure and effects of the cutting method of the present invention. First, as shown in FIGS. 1A and 1B, a recess 3 having a substantially flat bottom is formed in a planned cutting line of a substrate 1 having a dicing tape 2 attached to the back surface. The width W of the concave portion is 4 μm or more larger than the maximum value of the width w of the cut portion 4 at the time of laser dicing, and the average depth d of the concave portion 3 is equal to or larger than the maximum height of the debris 5 generated at the time of laser dicing. And The formation of the recess is preferably performed (in a scribing process) prior to circuit formation on the substrate.

本発明者らの知見では、例えば、YAGレーザーの第3高調波によるレーザーダイシングの際の切断部幅wの最大値は、20μm程度である。したがって、凹部3の幅Wは24μm以上とすればよい。また、上記のレーザーダイシングの際に生成するデブリの最大高さは3.5μm程度である。したがって、凹部3の深さdは3.5μm以上とすればよい。   According to the knowledge of the present inventors, for example, the maximum value of the cut width w at the time of laser dicing by the third harmonic of the YAG laser is about 20 μm. Therefore, the width W of the recess 3 may be 24 μm or more. Further, the maximum height of debris generated during the laser dicing is about 3.5 μm. Therefore, the depth d of the recess 3 may be 3.5 μm or more.

この凹部3の形成方法としては、乾式若しくは湿式のエッチング法によることが好ましい。また、基板が著しく薄い場合を除いてブレードによる切削加工によってもよい。しかし、レーザーによる加工はこの段階でデブリが形成されるおそれがあるので、好ましくない。   As a method of forming the recess 3, it is preferable to use a dry or wet etching method. Further, cutting with a blade may be performed except when the substrate is extremely thin. However, laser processing is not preferable because debris may be formed at this stage.

このようにして、予め底が平坦な凹部が形成された基板にデバイスを作り込んだ後、図1(a)に示すように、この凹部3の幅方向の中央線に沿って、レーザービーム6によるダイシングを行う。   In this way, after the device is formed on the substrate on which the concave portion having a flat bottom is formed in advance, the laser beam 6 is formed along the center line in the width direction of the concave portion 3 as shown in FIG. Dicing with

レーザービームの蛇行を防止する方法として、例えば、ダイサー加工点部に設置してあるCCDカメラにより、凹部3のパターンを確認し、θを合わせ、カットライン確認等のアラインメントを行えばよい。   As a method for preventing the meandering of the laser beam, for example, a CCD camera installed at a dicer processing point may be used to confirm the pattern of the recess 3, adjust θ, and perform alignment such as cut line confirmation.

本発明においては、ダイシングに用いるレーザーの加工条件をとくに限定する必要はないが、例えば、一般的に用いられるYAGの第3高調波レーザーを用いた場合、レーザーによるダイシングでは、デブリ5が3.5μm以上の高さになることはなく、デブリ5が基板1の表面より上に出ることはない。また、凹部3の幅が24μm以上あれば、切断部4の縁から、片側約2μm以上の余裕が有り、かりにレーザー切断線に沿ってデブリが横方向に張り出てもその幅は2μm以下であるため、デブリ4が凹部3の縁まで到達するおそれはない。   In the present invention, it is not necessary to specifically limit the processing conditions of the laser used for dicing. For example, when a commonly used YAG third harmonic laser is used, the debris 5 is 3. The height is not more than 5 μm, and the debris 5 does not come out above the surface of the substrate 1. Further, if the width of the concave portion 3 is 24 μm or more, there is a margin of about 2 μm or more on one side from the edge of the cutting portion 4, and even if debris protrudes laterally along the laser cutting line, the width is 2 μm or less. Therefore, there is no possibility that the debris 4 reaches the edge of the recess 3.

図2は、本発明の方法により切断した半導体基板(チップ)を平コレットで吸着搬送する状況の説明図である。チップ7の周囲に形成された凹部3の深さが、デブリ4の高さより大きいため、平コレット8によるピックアップの際に、その下面にデブリが付着するおそれは全くない。   FIG. 2 is an explanatory view of a situation where a semiconductor substrate (chip) cut by the method of the present invention is sucked and conveyed by a flat collet. Since the depth of the concave portion 3 formed around the chip 7 is larger than the height of the debris 4, there is no possibility that the debris adheres to the lower surface when picking up by the flat collet 8.

ただし、本発明においては、正方形のチップの凸部が筒状の平コレット8の中空部に入り込まないように、Wの値を定めなければならない。そのためには、コレット8が円形の場合は、チップ7の凸部の対角線の長さ21/2(L−W+w)がコレット8の内径Rより大きくなければならない。また、コレット8が角形の場合は、L−W+wがコレット8の内筒(中空部)の辺長Rより大きくなければならない。この条件が満たされないと、チップ7の上面が平コレット8の中空部に入り込むようになり、デブリ4がコレット8の底面に接触するおそれがあるためである。 However, in the present invention, the value of W must be determined so that the convex portion of the square chip does not enter the hollow portion of the cylindrical flat collet 8. For this purpose, when the collet 8 is circular, the diagonal length 2 1/2 (L−W + w) of the convex portion of the chip 7 must be larger than the inner diameter R of the collet 8. Further, when the collet 8 is rectangular, L−W + w must be larger than the side length R of the inner cylinder (hollow part) of the collet 8. If this condition is not satisfied, the top surface of the chip 7 enters the hollow portion of the flat collet 8, and the debris 4 may come into contact with the bottom surface of the collet 8.

図3は、凹部3の形成を乾式エッチング法により行う場合の半導体チップ製造工程のフロー図で、PN接合を有するチップを製造する場合を示す。まず、ウェハ表面に酸化膜を形成する(S1)。次いで、フォトリソグラフィ(ホトリソともいう)(S2)及び酸化膜エッチング(S3)によりPN接合部を開口し、拡散/インプランテーション(インプラともいう)によりPN接合を形成する(S4)。   FIG. 3 is a flow chart of a semiconductor chip manufacturing process when the recess 3 is formed by a dry etching method, and shows a case where a chip having a PN junction is manufactured. First, an oxide film is formed on the wafer surface (S1). Next, the PN junction is opened by photolithography (also called photolithography) (S2) and oxide film etching (S3), and a PN junction is formed by diffusion / implantation (also called implantation) (S4).

次いで、本発明固有の工程である凹部3の形成を行う。フォトリソグラフィにより凹部(スクライブ領域)以外の部分をマスクし(S5)、スクライブ領域にシリコンエッチングにより所定形状の凹部を形成する(S6)。   Next, the concave portion 3 which is a process unique to the present invention is formed. A portion other than the recess (scribe region) is masked by photolithography (S5), and a recess having a predetermined shape is formed in the scribe region by silicon etching (S6).

このS5及びS6について、実施例を参照してさらに詳しく説明する。実施例においては、Si基板にノボラック系ポジレジスト剤を回転塗布方式により約2μmの厚みに塗布し、水銀ランプを光源とする縮小投影露光装置でマスクパターンを焼き付け、TMAH現像液で現像処理して、ドライエッチのマスクパターンを形成した。このパターンが形成された基板全面を例えばCFガスを用いてプラズマエッチングすることにより、底の平らな凹部を形成することが可能であった。 S5 and S6 will be described in more detail with reference to the examples. In the embodiment, a novolac positive resist agent is applied to a Si substrate to a thickness of about 2 μm by a spin coating method, a mask pattern is baked with a reduction projection exposure apparatus using a mercury lamp as a light source, and developed with a TMAH developer. Then, a dry etch mask pattern was formed. By etching the entire surface of the substrate on which this pattern was formed using, for example, CF 4 gas, it was possible to form a flat recess at the bottom.

次いでチップの回路部に電極を取り付けるための加工を行う(S7〜S10)。まず、電極部をマスクする酸化膜を形成し(S7)、フォトリソグラフィ(S8)及び酸化膜エッチング(S9)により、電極部を開口し、蒸着又はスパッタリングにより表面電極を形成する(S10)。   Next, processing for attaching electrodes to the circuit portion of the chip is performed (S7 to S10). First, an oxide film for masking the electrode part is formed (S7), the electrode part is opened by photolithography (S8) and oxide film etching (S9), and a surface electrode is formed by vapor deposition or sputtering (S10).

次いで、基板の薄手化の加工を行う(S11〜S12)。バックグラインディングにより基板裏面を研削し(S11)、裏面エッチングにより、BGによる加工歪を除去する(S12)。さらに、その後、蒸着又はスパッタリングにより裏面電極を形成する(S13)。以上で、チップの回路部分の加工が終了するので、ダイシングを行う。   Next, the substrate is thinned (S11 to S12). The back surface of the substrate is ground by back grinding (S11), and the processing strain due to BG is removed by back surface etching (S12). Further, a back electrode is then formed by vapor deposition or sputtering (S13). Now that the processing of the circuit portion of the chip is completed, dicing is performed.

まず、ダイシングテープ、例えばUV硬化テープを基板裏面全面に貼り付ける(S14)。レーザーにより切断されたチップの飛散させない程度の粘着力と、切断後に簡単に剥離することができるものであればこれに限定されない。
その後、基板表面全面に表面保護膜を塗布する表面保護膜としては、例えばPVA(ポリビニルアルコール)を用いる。その後、レーザーダイシングを行う(S15)。
First, a dicing tape, for example, a UV curable tape is attached to the entire back surface of the substrate (S14). It is not limited to this as long as the chip cut by the laser is not scattered and can be easily peeled off after cutting.
Thereafter, as the surface protective film for applying the surface protective film to the entire surface of the substrate, for example, PVA (polyvinyl alcohol) is used. Thereafter, laser dicing is performed (S15).

実施例においては、レーザーダイシングは、YAGの第3高調波レーザーを用いて行った。なお、凹部3の中央線に沿って、レーザービームを走査することが望ましい。本実施例ではチップパターンをレーザーダイシング装置に記憶させておくことにより、自動的に切断領域の中央線にアライメントさせ、これにより切断領域の中央線にアライメントされていること、水平方向の傾きがないこと等を確認した後、切断を開始した。   In the examples, laser dicing was performed using a YAG third harmonic laser. Note that it is desirable to scan the laser beam along the center line of the recess 3. In this embodiment, the chip pattern is stored in the laser dicing apparatus so that it is automatically aligned with the center line of the cutting area, thereby being aligned with the center line of the cutting area, and there is no horizontal inclination. After confirming this, cutting was started.

その後、後洗浄工程により、表面保護膜及びその表面に付着したデブリの洗浄除去を行う(S16)。この洗浄は、例えば、回転ステージ上に載置した基板に洗浄水(純水)を噴射することで行った。   Thereafter, in the post-cleaning step, the surface protective film and the debris attached to the surface are cleaned and removed (S16). This cleaning was performed, for example, by spraying cleaning water (pure water) onto the substrate placed on the rotary stage.

図3に示した工程で半導体チップを作製する際に、乾式エッチングで凹部を形成した後、レーザーダイシングを行って、ダイシング前後の切断部の断面形状を調査した。
まず、スクライブエリア(切断予定領域)内に凹部を形成するために、ウェハ表面にフォトリソグラフィによりレジストマスクを形成した。Si基板にノボラック系ポジレジスト剤(例えば、東京応化製ノボラック系ポジレジスト剤)を静止滴下でウェハ上に滴下し、回転数3000rpmでウェハを回転させる回転塗布方式により約2μmの厚みに塗布し、100℃程度でベーク処理を行った。
When manufacturing the semiconductor chip in the process shown in FIG. 3, after forming the concave portion by dry etching, laser dicing was performed, and the cross-sectional shape of the cut portion before and after dicing was investigated.
First, a resist mask was formed on the wafer surface by photolithography to form a recess in the scribe area (scheduled cutting area). A novolac positive resist agent (for example, a novolak positive resist agent manufactured by Tokyo Ohka Kogyo Co., Ltd.) is dropped onto the wafer by static dropping on the Si substrate, and is applied to a thickness of about 2 μm by a spin coating method in which the wafer is rotated at a rotational speed of 3000 rpm. Bake processing was performed at about 100 ° C.

次に、超高圧水銀ランプ(波長365nm)を光源とする縮小型投影露光装置(例えばキャノン製投影露光装置FPA5500iX)を用い、石英ガラス上にクロムにより描かれた設計回路のマスクパターンを焼き付けた。露光されたレジスト剤をテトラメチル・アンモニウム・ハイドロオキサイド(TMAH)現像液で現像処理して、ドライエッチのマスクパターンを形成した。   Next, using a reduction projection exposure apparatus (for example, Canon projection exposure apparatus FPA5500iX) using an ultrahigh pressure mercury lamp (wavelength 365 nm) as a light source, a mask pattern of a design circuit drawn in chrome on quartz glass was baked. The exposed resist agent was developed with a tetramethyl ammonium hydroxide (TMAH) developer to form a dry etch mask pattern.

その後、反応性イオンエッチング方式のドライエッチ装置(例えば松下電器産業製ドライエッチャーE620)を使用し、凹部を形成する。この装置のエッチング部は、エッチングチャンバー内に配置された基板ホルダーと、エッチングチャンバー上部に巻かれた高周波コイル、ガス導入管等から構成されている。フロンガス(Cn+2)と酸素ガスの混合ガスはガス導入管から導入され、例えば13.56MHzの高周波を高周波コイルに印加し、混合ガスを励起する。基板はプラズマからある程度距離を離した基板ホルダーに置かれる。本実施例では、CFガスを用い、12分のエッチング処理で、約5.2μmのエッチング量を目標に処理を行った。 Thereafter, a reactive ion etching type dry etching apparatus (for example, a dry etcher E620 manufactured by Matsushita Electric Industrial Co., Ltd.) is used to form a recess. The etching section of this apparatus is composed of a substrate holder disposed in the etching chamber, a high-frequency coil wound around the etching chamber, a gas introduction pipe, and the like. A mixed gas of chlorofluorocarbon (C n F n + 2 ) and oxygen gas is introduced from a gas introduction pipe, and a high frequency of, for example, 13.56 MHz is applied to the high frequency coil to excite the mixed gas. The substrate is placed on a substrate holder at some distance from the plasma. In this example, CF 4 gas was used, and the etching process was performed for 12 minutes with the target of an etching amount of about 5.2 μm.

その後、ダイシングテープ(UV硬化テープ)を基板裏面全面に貼り付けて、レーザーダイシングを行った。レーザーダイシングは、YAGの第3高調波レーザーを用いて行った。なお、凹部の中央線に沿ってレーザービームを走査するように、チップパターンを予めレーザーダイシング装置に記憶させておくことにより、自動的に切断領域の中央線にアライメントされるようにした。   Thereafter, dicing tape (UV curable tape) was applied to the entire back surface of the substrate, and laser dicing was performed. Laser dicing was performed using a YAG third harmonic laser. Note that the chip pattern is stored in advance in the laser dicing apparatus so as to scan the laser beam along the center line of the recess, so that it is automatically aligned with the center line of the cutting region.

図4に、凹部形成後(ダイシング前)とダイシング後の基板切断部断面形状の顕微鏡写真の例を示す。また、図5に、この顕微鏡写真を説明するためのスケッチ図を示す。いずれも左側がダイシング前、右側がダイシング後の断面である。これらの図に見られるように、上記のドライエッチングによって深さが一様で、底が平らな凹部が形成されていることが知れる。また、ダイシング後に切断部の両縁にデブリが生成しているが、デブリの高さは凹部3の深さよりはるかに低く、コレットによるピックアップの際に、デブリがコレット底面に付着する懸念は全く無いことが知れる。   In FIG. 4, the example of the microscope picture of the board | substrate cutting part cross-sectional shape after a recessed part formation (before dicing) and a dicing is shown. FIG. 5 shows a sketch for explaining the micrograph. In either case, the left side is a cross section before dicing, and the right side is a cross section after dicing. As can be seen from these drawings, it is known that a recess having a uniform depth and a flat bottom is formed by the dry etching. In addition, debris is generated on both edges of the cut portion after dicing, but the height of the debris is much lower than the depth of the recess 3, and there is no concern that the debris will adhere to the bottom surface of the collet when picked up by the collet. I know that.

実際に本発明の方法でレーザーダイシングを行った場合に、コレットを長期間連続使用した後、その底面へのデブリの付着状況を調査したが、ほとんど付着物は認められなかった。また、コレットへの付着物により、半導体チップが不良になるという事例も全く発生しなかった。   When laser dicing was actually performed by the method of the present invention, after the collet was continuously used for a long period of time, the adhesion state of debris on the bottom surface was investigated, but almost no deposits were observed. In addition, there was no case where the semiconductor chip became defective due to the deposit on the collet.

本発明の切断方法の手順及び効果を説明するための図である。It is a figure for demonstrating the procedure and effect of the cutting method of this invention. 本発明の方法により切断した半導体チップを平コレットで吸着搬送する状況の説明図である。It is explanatory drawing of the condition where the semiconductor chip cut | disconnected by the method of this invention is adsorbed and conveyed with a flat collet. 乾式エッチング法により凹部を形成する場合の半導体チップ製造工程の例を示すフロー図である。It is a flowchart which shows the example of the semiconductor chip manufacturing process in the case of forming a recessed part by the dry etching method. ダイシング前とダイシング後の基板切断部の断面形状の例を示す顕微鏡写真である。It is a microscope picture which shows the example of the cross-sectional shape of the board | substrate cutting part before dicing and after dicing. 図4の写真のスケッチ図である。It is a sketch figure of the photograph of FIG.

符号の説明Explanation of symbols

1 基板
2 ダイシングテープ
3 凹部
4 切断部
5 デブリ
6 レーザービーム
7 チップ
8 平コレット
1 Substrate 2 Dicing tape 3 Recess 4 Cutting section 5 Debris 6 Laser beam 7 Chip 8 Flat collet

Claims (9)

切断予定ラインの切断部の幅方向の中央線に沿ってレーザービームを照射し半導体基板を切断しチップとする半導体基板の切断方法において、
前記切断予定ライン内に凹部を形成し、
前記凹部の幅方向の中央線に沿ってレーザービームにより切断することを特徴とする半導体基板の切断方法。
In the method for cutting a semiconductor substrate, a chip is formed by irradiating a laser beam along the center line in the width direction of the cut part of the line to be cut to cut the semiconductor substrate.
Forming a recess in the line to be cut;
A method for cutting a semiconductor substrate, comprising cutting with a laser beam along a center line in a width direction of the recess.
前記凹部の深さは、レーザービームの照射により生成される加工副次物(以下、デブリという)が基板表面より上方に出ない深さであることを特徴とする請求項1に記載の半導体基板の切断方法。   2. The semiconductor substrate according to claim 1, wherein a depth of the concave portion is a depth at which a processing by-product (hereinafter referred to as debris) generated by laser beam irradiation does not come out from the substrate surface. Cutting method. 前記凹部の幅は、前記切断予定ラインの中央線間の幅から凹部の幅を引いた値が、チップを吸着搬送するコレットの内径よりも大きな値であることを特徴とする請求項1または2に記載の半導体基板の切断方法。   3. The width of the concave portion is a value obtained by subtracting the width of the concave portion from the width between the center lines of the scheduled cutting lines, and a value larger than the inner diameter of the collet that sucks and conveys the chip. A method for cutting a semiconductor substrate as described in 1. 前記凹部の幅が前記切断ラインの切断部の幅の中央から12μm以上であることを特徴とする請求項1から3のいずれかに記載の半導体基板の切断方法。   4. The method for cutting a semiconductor substrate according to claim 1, wherein the width of the concave portion is 12 μm or more from the center of the width of the cutting portion of the cutting line. 5. 前記凹部の基板表面からの深さが3.5μm以上であることを特徴とする請求項1から4のいずれかに記載の半導体基板の切断方法。   The semiconductor substrate cutting method according to claim 1, wherein a depth of the recess from the substrate surface is 3.5 μm or more. 前記凹部を、ブレードによる切削加工又は乾式若しくは湿式のエッチングにより形成することを特徴とする請求項1から5のいずれかに記載の半導体基板の切断方法。   6. The method of cutting a semiconductor substrate according to claim 1, wherein the recess is formed by cutting with a blade or dry or wet etching. レーザービームにより切断された半導体チップであって、
前記半導体チップは、周囲にチップ表面から下方に段差のついた切断残領域を備え、
レーザービームの照射により生成された加工副次物(以下、デブリという)がチップ表面より上方に張り出さずに前記切断残領域に付着していることを特徴とする半導体チップ。
A semiconductor chip cut by a laser beam,
The semiconductor chip comprises a cutting remaining region with a step downward from the chip surface around the periphery,
A semiconductor chip characterized in that a processing by-product (hereinafter referred to as debris) generated by laser beam irradiation adheres to the uncut region without protruding above the chip surface.
前記段差が3.5μm以上であることを特徴とする請求項7に記載の半導体チップ。   The semiconductor chip according to claim 7, wherein the step is 3.5 μm or more. 前記切断残領域の幅は2μm以上であることを特徴とする請求項7又は8に記載の半導体チップ。   9. The semiconductor chip according to claim 7, wherein a width of the uncut region is 2 μm or more.
JP2006353427A 2006-12-27 2006-12-27 Cutting method of semiconductor substrate Withdrawn JP2008166445A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006353427A JP2008166445A (en) 2006-12-27 2006-12-27 Cutting method of semiconductor substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006353427A JP2008166445A (en) 2006-12-27 2006-12-27 Cutting method of semiconductor substrate

Publications (1)

Publication Number Publication Date
JP2008166445A true JP2008166445A (en) 2008-07-17

Family

ID=39695535

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006353427A Withdrawn JP2008166445A (en) 2006-12-27 2006-12-27 Cutting method of semiconductor substrate

Country Status (1)

Country Link
JP (1) JP2008166445A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013235989A (en) * 2012-05-09 2013-11-21 Disco Abrasive Syst Ltd Method for dividing workpiece
JP2014225519A (en) * 2013-05-15 2014-12-04 株式会社ディスコ Processing method
CN105103278A (en) * 2013-04-10 2015-11-25 三菱电机株式会社 Semiconductor device and semiconductor device manufacturing method
KR101754186B1 (en) 2010-04-02 2017-07-19 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Improved method and apparatus for laser singulation of brittle materials
US10350711B2 (en) * 2017-09-20 2019-07-16 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
JP2020198549A (en) * 2019-06-03 2020-12-10 太陽誘電株式会社 Piezoelectric device and manufacturing method for the same

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101754186B1 (en) 2010-04-02 2017-07-19 일렉트로 싸이언티픽 인더스트리이즈 인코포레이티드 Improved method and apparatus for laser singulation of brittle materials
JP2013235989A (en) * 2012-05-09 2013-11-21 Disco Abrasive Syst Ltd Method for dividing workpiece
CN105103278A (en) * 2013-04-10 2015-11-25 三菱电机株式会社 Semiconductor device and semiconductor device manufacturing method
KR101823851B1 (en) * 2013-04-10 2018-01-30 미쓰비시덴키 가부시키가이샤 Semiconductor device manufacturing method
US11233029B2 (en) 2013-04-10 2022-01-25 Mitsubishi Electric Corporation Semiconductor device having a device fixed on a substrate with an adhesive
JP2014225519A (en) * 2013-05-15 2014-12-04 株式会社ディスコ Processing method
US10350711B2 (en) * 2017-09-20 2019-07-16 Toshiba Memory Corporation Semiconductor device and manufacturing method thereof
JP2020198549A (en) * 2019-06-03 2020-12-10 太陽誘電株式会社 Piezoelectric device and manufacturing method for the same
JP7480462B2 (en) 2019-06-03 2024-05-10 太陽誘電株式会社 Piezoelectric device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
TWI660413B (en) Residue removal from singulated die sidewall
US9768014B2 (en) Wafer coating
US7179723B2 (en) Wafer processing method
US20050101108A1 (en) Semiconductor wafer dividing method
US20060205182A1 (en) Method for manufacturing semiconductor device
TWI654709B (en) Cutting a wafer with solder bumps on the back side of the wafer
US10811458B2 (en) Method of processing wafer
US20060079155A1 (en) Wafer grinding method
US20060009008A1 (en) Method for the laser processing of a wafer
US20060148211A1 (en) Wafer dividing method
CN109786325B (en) Method for manufacturing small diameter wafer
JP2018056502A (en) Method of machining device wafer
JP2008166445A (en) Cutting method of semiconductor substrate
US20100048000A1 (en) Method of manufacturing semiconductor chips
TWI277374B (en) Protective layer during scribing
TW201911397A (en) Method of processing a substrate
US20080289651A1 (en) Method and apparatus for wafer edge cleaning
JP2008053500A (en) Method for dividing wafer
JP2020047915A (en) Processing method for workpiece
JP6524558B2 (en) Method of manufacturing element chip
JP2005294656A (en) Substrate manufacturing method and apparatus thereof
JP2009283802A (en) Method of manufacturing semiconductor device
TW201909258A (en) Processing object cutting method and semiconductor wafer
TW589714B (en) Wafer scribing method and wafer scribing device
US20220406602A1 (en) Substrate processing method and substrate processing system

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20100302