JP2008160229A - Ｉｃタグ - Google Patents

Abstract

【課題】安定した通信性能を備えたＩＣタグを提供する。
【解決手段】例えば、アンテナＡＮＴが接続されるノードＮ１と接地電圧ＧＮＤとの間に、ＭＯＳトランジスタ等を用いて実現される可変コンデンサＣｖａｌを設ける。Ｃｖａｌは、Ｎ１の電圧値の増大に伴い容量値が増加する特性を備える。ＡＮＴからの電波の受信開始段階では、Ｎ１の電圧値が低いためＣｖａｌの容量値が小さく、ＡＮＴのインダクタＬａ、半導体チップの寄生容量（Ｃｃ１）、及びＣｖａｌから決まる共振周波数は使用周波数よりも高くなる。その後、Ｎ１の電圧値が上昇すると、Ｃｖａｌの容量値が大きくなり、共振周波数が使用周波数に近づく。一方、共振周波数が使用周波数よりも低くなると、Ｎ１の電圧値が低下するため共振周波数が上がり、結局は使用周波数に収束する。従って、Ｃｃ１等の製造ばらつきによる特性変動を補正可能となる。
【選択図】図２

Description

本発明はＩＣタグに関し、特に、パッシブ型のＩＣタグに適用して有益な技術に関するものである。

例えば、記憶媒体、無線通信機能およびアンテナなどを備えたＩＣタグと呼ばれる小型のデバイスが広く知られている。ＩＣタグは、「無線タグ」、「電子タグ」、または「ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグ」などと呼ばれることもある。ＩＣタグは、その記憶媒体に情報を備え、その情報は、リーダライタなどと呼ばれる装置から無線通信によってアクセス可能となっている。近年では、例えば、製品組み立て工程においてＩＣタグを用いた工程管理を行ったり、また、バーコードの代わりにＩＣタグを用いて商品管理を行ったりする試みがなされている。

ところで、ＩＣタグは、その電源供給方法の違いからアクティブ型とパッシブ型に大別される。アクティブ型のＩＣタグは、電池等を搭載することで動作に必要な電力を得る。一方、パッシブ型のＩＣタグは、電池等を搭載せず、リーダライタとの無線通信を通じて動作に必要な電力を得る。すなわち、リーダライタから送られてくる電波を、信号として使用するのみでなく、電波エネルギーとして電力に変換して使用する。

ＩＣタグとリーダライタとの間の通信で使用される電波は、規格によって周波数帯が定められている。その一例として、電磁誘導方式を用いる１３．５６ＭＨｚ帯やマイクロ波方式を用いる２．４５ＧＨｚ帯などが挙げられる。この内、２．４５ＧＨｚ帯の規格は、国際標準規格であるＩＳＯ１８０００−４に定められている。通常、２．４５ＧＨｚ帯の電波は、１３．５６ＭＨｚ帯に比べて通信距離が長く、例えば１ｍ程度の通信距離を備えている。また、最近では、更に通信距離を伸ばせる周波数帯として、９００ＭＨｚ帯の電波も使用されている。

前述したＩＣタグのように、電波を用いる無線通信においては、アンテナとそのアンテナに接続されるチップとの同調（インピーダンスマッチング）が通信性能を決める重要な項目の１つとなっている。図６は、本発明の前提として検討したＩＣタグの一例を示すものであり、（ａ）のそのアンテナを基準とした全体構成例を表す等価回路図、（ｂ）はその特性の一例を示す説明図である。

図６（ａ）に示すように、ＩＣタグのアンテナＡＮＴは、交流電源ＡＣと、これに直列接続された抵抗ＲａおよびインダクタＬａからなる等価回路ＡＮＴ＿ＣＩＴで表すことができる。このＡＮＴの先には、例えば、整流回路や、前述した記憶媒体および無線通信機能等が形成された半導体チップが接続される。この半導体チップ全体は、ＡＮＴ側から見ると、コンデンサＣｃ２と抵抗Ｒｃが直列接続された等価回路ＣＨＰ＿ＣＩＴ２で表すことができる。

したがって、ＡＮＴから受信した電波を効率的に半導体チップ内に伝達するためには、ＬａとＣｃ２からなるＬＣ共振回路の共振周波数（＝１／｛２π√（Ｌａ・Ｃｃ２）｝）をＡＮＴから受信する電波の周波数と同調させる必要がある。特に、パッシブ型のＩＣタグの場合は、この受信電波から半導体チップの動作電力を生成するため、この同調の精度がより求められる。

しかしながら、アンテナＡＮＴや半導体チップに、例えば製造プロセスのばらつきや組立のばらつき等が生じると同調ズレを起こしてしまう。すなわち、図６（ｂ）に示すように、製造プロセス等のばらつきに伴い共振特性が特性Ａ６１や特性Ａ６２のようにズレてしまうと、受信電波の周波数（使用周波数）で同調された理想的な特性Ａ６０に比べて図中の矢印で示す分の損失が生じてしまう。このようなＩＣタグは不良品として扱われるため、ＩＣタグの製造歩留まりが低下し、製造コストの増大を招くことになる。

そこで、本発明の目的は、安定した通信性能を備えたＩＣタグを提供することにある。また、本発明の他の目的は、ＩＣタグの製造コストを低減することにある。本発明の前記ならびにそれ以外の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。

本発明のＩＣタグは、アンテナと、このアンテナが接続される第１ノードを含んだ半導体チップを備え、この半導体チップの接地電圧ノードと第１ノードの間の経路に、第１ノードの電圧に基づいて容量値が変化する可変コンデンサを有するものとなっている。このような構成と用いると、アンテナのインダクタンス値と、半導体チップの寄生容量値と、この可変コンデンサの容量値とから決まる共振特性に対し、その強度が最も大きくなるように（すなわち第１ノードの電圧が最も大きくなるように）可変コンデンサの容量値が自動調整される。そうすると、仮に半導体チップの寄生容量値が製造プロセス等によってばらついた場合でも、このばらつき分を補うだけの可変コンデンサの調整幅があれば、常に共振特性の強度が最大となるように動作させることが可能となる。したがって、安定した通信性能を実現でき、また、製造プロセス等のばらつきに伴う歩留まり低下も抑制され、製造コストを低減することが可能となる。

なお、このような可変コンデンサは、ＩＣタグで求められる共振周波数が高いことから小さい容量値のものが望ましく、例えば、ＭＯＳトランジスタのソースおよびドレインとゲートとの間の容量成分を用いるとよい。このようにＭＯＳトランジスタによって可変コンデンサを形成することで、小さい容量値を実現できることに加えて、半導体チップの製造プロセスの容易性または低コスト化に有益となる。

本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すると、安定した通信性能を備えたＩＣタグを実現可能になる。また、ＩＣタグの製造コストを低減可能になる。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらは互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。

さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。

以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
図１は、本発明の実施の形態１によるＩＣタグにおいて、その全体構成の一例を示すブロック図である。図１に示すＩＣタグＴＡＧは、アンテナＡＮＴと、このＡＮＴに接続される半導体チップＣＨＰによって構成される。半導体チップＣＨＰ内には、整流回路ＲＥＣＴ、バイアス回路ＢＩＡＳ、レギュレータ回路ＶＲＥＧ、論理回路ＬＯＧ、および不揮発性メモリＭＥＭなどが含まれる。このＩＣタグＴＡＧは、パッシブ型のＩＣタグであり、例えば２．４５ＧＨｚ帯に対応したものとなっている。

アンテナＡＴＮは、図示しないリーダライタ装置からの電波を受信し、また、リーダライタに向けて返信を行う。整流回路ＲＥＣＴは、ＡＴＮで受信した交流信号の電波（即ち２．４５ＧＨｚの搬送波）を整流および平滑化し、直流の一次電源電圧Ｖｃｃ（例えば５Ｖ程度）を生成する。また、ＲＥＣＴは、ＡＮＴから受信信号ＤＭＯＤを論理回路ＬＯＧに伝達すると共に、ＬＯＧからの送信信号ＭＯＤをＡＮＴに伝達する機能を備える。

バイアス回路ＢＩＡＳは、一次電源電圧Ｖｃｃを受けて基準電圧を生成する。レギュレータ回路ＶＲＥＧは、一次電源電圧ＶｃｃおよびＢＩＡＳからの基準電圧を受けて、二次電源電圧Ｖｄｄ（例えば１．７Ｖ程度）を生成する。論理回路ＬＯＧは、二次電源電圧Ｖｄｄによって動作し、例えば変調・復調回路や各種信号処理回路を含み、受信信号ＤＭＯＤを復調して、その復調信号に含まれる命令に基づいて不揮発性メモリＭＥＭにアクセスを行う。また、ＤＭＯＤがＭＥＭへのリードアクセス命令の場合には、ＭＥＭからの読み出しデータを変調し、その変調信号（送信信号）ＭＯＤをＲＥＣＴに伝達する。なお、例えばＩＣタグをセンサ等として用いる場合には、ＬＯＧ内に各種センサ回路が含まれる。

不揮発性メモリＭＥＭは、二次電源電圧Ｖｄｄによって動作し、例えば、昇圧回路Ｖ＿ＣＰや、複数のメモリセルが配置されたメモリマットＭＡＴや、Ｖ＿ＣＰおよびＭＡＴを制御するメモリコントローラＭＥＭ＿ＣＴＬなどによって構成される。ＭＥＭは、例えば、ＥＥＰＲＯＭ（Electronically Erasable and Programmable Read Only Memory）やＦＬＡＳＨメモリなどである。Ｖ＿ＣＰは、二次電源電圧Ｖｄｄ（例えば１．７Ｖ程度）を昇圧し、ＭＡＴへのデータ書き込みや消去で必要とされる例えば１２Ｖ程度の高電源電圧Ｖｐｐを生成する。

図２は、図１のＩＣタグの動作例を説明するものであり、（ａ）はＩＣタグにおけるアンテナを基準とした全体構成例を表す等価回路図、（ｂ）は（ａ）の可変コンデンサの特性例を示す説明図、（ｃ）は（ａ）の動作の一例を示す説明図である。図１のＩＣタグＴＡＧは、図２（ａ）に示すように、アンテナＡＮＴに対応する等価回路ＡＮＴ＿ＣＩＴと半導体チップＣＨＰに対応する等価回路ＣＨＰ＿ＣＩＴで表すことができる。ＡＮＴ＿ＣＩＴでは、前述した図６（ａ）と同様に、接地電圧（接地電圧ノード）ＧＮＤを基準とした交流電源ＡＣの出力が抵抗ＲａおよびインダクタＬａを介してＣＨＰ＿ＣＩＴ１の入力ノードＮ１に出力される。

一方、ＣＨＰ＿ＣＩＴ１では、前述した図６（ａ）と同様に、ノードＮ１からの信号が直列接続されたコンデンサＣｃ１および抵抗Ｒｃを順に介してＧＮＤに接続される。そして、これに加えて、本実施の形態１では、Ｎ１とＧＮＤの間に可変コンデンサＣｖａｌが備わっていることが特徴となっている。Ｃｃ１およびＲｃは、ＡＮＴから見た図１の半導体チップＣＨＰ全体の寄生容量成分および寄生抵抗成分を表すものであり、Ｃｖａｌは、ＣＨＰ内に別途設けた素子によって実現されるものである。

このＣｖａｌは、例えば、ＭＩＳ（Metal Insulator Semiconductor）型トランジスタの一例としてＭＯＳ（Metal Oxide Semiconductor）トランジスタなどで実現することが望ましい。例えば、ｎ型のＭＯＳトランジスタのソースおよびドレインを共通でＮ１に接続し、ゲートをＧＮＤに接続すると、このＭＯＳトランジスタは、図２（ｂ）に示すように、しきい値電圧よりも小さい電圧範囲内でＮ１の電位上昇に伴い容量値が増加していく可変容量特性を示す。ここで、Ｃｖａｌにおける可変容量範囲ＢＷの中間となる容量値（図２（ｂ）のＢ１）は、例えば、数１０ｆＦ程度の値に設定する。

例えば、２．４５ＧＨｚのＩＣタグの場合、アンテナＡＮＴのインダクタＬａ値との関係から同調が最大となる半導体チップＣＨＰの容量値（図６（ａ）のＣｃ２に該当）は、例えば１００ｆＦ程度の値となる。そこで、図２（ａ）では、この本来の容量値となる１００ｆＦ程度を分割して、例えばＣｃ１の設定値を８０ｆＦ程度とし、Ｃｖａｌの設定値（図２（ｂ）の容量値Ｂ１に該当）を２０ｆＦ程度とする。また、Ｃｖａｌの初期容量値（図２（ｂ）の容量値Ｂ０に該当）は、ばらつきを加味したＣｃ１の容量値（例えば８０ｆＦ＋Δ）にＢ０を加えた値が少なくとも本来の容量値（例えば１００ｆＦ）を越えないように設定する必要がある。

このような小さい容量値は、例えばダイオードの接合容量を利用したバリキャップダイオードなどでは困難であるが、ＭＯＳトランジスタのゲート容量を利用することで実現できる。更に、このゲート容量を利用することは、図１の半導体チップＣＨＰ自体もＭＯＳトランジスタの製造プロセスで形成できるため、製造プロセスの容易性やコストに加え、容量値の加工精度の面からも有益となる。なお、ここではＣｖａｌとしてｎ型のＭＯＳトランジスタを用いたが、場合によっては、ｐ型のＭＯＳトランジスタを用い、そのゲートをＮ１に、ソースおよびドレインをＧＮＤに接続することでも代用可能である。

このようなＣｖａｌは、ＡＮＴから見たＣＨＰの容量値を常に一定に保つための容量値補正回路として機能する。その動作は、図２（ｃ）に示すようなものとなる。まず、電波受信開始段階での共振周波数ｆ（＝１／｛２π√（Ｌａ・（Ｃｃ１＋Ｃｖａｌ））｝）は、図２（ｃ）の特性Ａ１に示すように、使用周波数よりも高いところに位置している。これは、前述したようにＣｃ１が本来の容量値よりも小さく設定され、また、同調が弱くＮ１の電位が低いことから、Ｃｖａｌの容量値も図２（ｂ）の初期容量値Ｂ０のように小さいためである。

その後、同調はずれているもののＮ１の電位が上がってくると、Ｃｖａｌの容量値も増加し、図２（ｂ）に示す容量値（設定値）Ｂ１に近づいてくる。また、Ｃｖａｌの容量値が増加すると共振周波数ｆは低下する。そして、Ｃｖａｌの容量値が図２（ｂ）に示す設定値Ｂ１に達すると、図２（ｃ）の特性Ａ２に示すように、使用周波数に同調する共振特性となる。ここで、仮にＣｖａｌの容量値が設定値Ｂ１を越え、図２（ｂ）の容量値Ｂ２のようになると、共振周波数ｆが使用周波数よりも低下し、これに伴い同調が弱くなるためＮ１の電位が低下する。そうすると、Ｃｖａｌの容量値が下がり、再び図２（ｂ）に示す設定値Ｂ１に近づくことになる。このような動作を繰り返すことにより、最終的には、Ｃｖａｌの容量値が図２（ｂ）の設定値Ｂ１に収束し、その共振特性は図２（ｃ）の特性Ａ２に収束することになる。

このような構成および動作を用いると、仮に製造プロセスの変動によって図２（ａ）のＣｃ１の容量値が設計値よりずれた場合は、このずれた分だけ図２（ｂ）でのＣｖａｌ設定値Ｂ１（すなわち収束値）が自動的に左右方向にシフトし、その収束値を基準として前述したような動作が行われることになる。また、仮に図２（ａ）のＬａのインダクタンス値が設計値よりずれた場合も同様である。したがって、Ｃｖａｌの可変容量範囲ＢＷが、このプロセス変動によるばらつきの大きさよりもある程度大きければ、プロセス変動に対して十分に補正を行うことが可能となる。

以上、図２のようなＩＣタグを用いることで、例えば、次のような効果を得ることが可能となる。

（１）製造プロセス変動が発生しても、自動的に最良の同調点にあわせこむことが可能となる。また、製造プロセス変動以外にも、例えば、リーダライタ装置からの搬送波の周波数が変動した場合や、温度特性等によって半導体チップＣＨＰ内の各素子のパラメータ値が変動した場合などにおいても、自動的に最良の同調点にあわせこむことが可能となる。このようなことから、常に安定した通信性能を確保することが可能となる。

（２）前述した（１）によって、ＩＣタグの製造歩留まりを向上させることが可能となる。また、図２の方式は、同調によって得られる電力（電圧）の状態で自動調整される方式であるため、外部電源などを必要とせず動作させることができ、容易に又は低コストで実現可能である。更に、通常のＭＯＳプロセスにてデバイスを形成できる為、工数増加やコスト増などもなく、また、小さな回路規模で実現できる。このようなことから、ＩＣタグの製造コストを低減することが可能となる。

図３は、図１のＩＣタグにおける主要部の詳細な構成例を示す回路図である。図３に示すＩＣタグＴＡＧ１は、図１における整流回路ＲＥＣＴ周りの詳細が示されている。図３に示すように、アンテナＡＮＴからノードＮ１に受信した電波は、整流回路ＲＥＣＴ１によって直流の一次電源電圧Ｖｃｃに変換される。ＲＥＣＴ１は、Ｎ１から２つのパスに分岐し、一方のパスには、Ｎ１から順に直列接続でショットキーバリアダイオードＳＤ１，ＳＤ２，ＳＤ３，ＳＤｎが接続され、他方のパスには直列でショットキーバリアダイオードＳＤｍが接続される。ＳＤ１〜ＳＤ３，ＳＤｎ，ＳＤｍは、いずれもＮ１側がアノードである。ＳＤ１のカソードと接地電圧ＧＮＤの間と、ＳＤ２のカソードとＮ１の間と、ＳＤ３のカソードとＧＮＤの間には、それぞれ、コンデンサＣ１、Ｃ２およびＣ３が接続され、ＳＤｎおよびＳＤｍのカソードとＧＮＤの間にはコンデンサＣｖｃｃが接続される。

このようなＲＥＣＴ１は、チャージポンプ回路として機能し、Ｎ１で受信した交流信号の極性に応じてＣ１からＣ２へ、Ｃ２からＣ３へと電荷を運び、最終的にはＣ１で電荷Ｑを、Ｃ２で電荷２Ｑを、Ｃ３で電荷３Ｑを蓄えるように動作する。そして、このＣ３の電荷３ＱがＣｖｃｃに供給され、このＣｖｃｃの電圧が一次電源電圧Ｖｃｃとなりレギュレータ回路ＶＲＥＧ等に印加される。図２（ａ）のコンデンサＣｃ１の容量値は、主に、実際上でＡＮＴが接続される電極パッドとなるＮ１自身の容量や、Ｎ１から見た場合のこのＲＥＣＴ１の合成容量や、ＶＲＥＧの入力容量等に基づいて決まる。また、ＳＤ１〜ＳＤ３，ＳＤｎ，ＳＤｍは、順方向電圧による損失を低減する為ショットキーバリア型を用いている。

ここで、図３では、このような構成に加えて、ノードＮ１とＧＮＤの間に、図２（ａ）のＣｖａｌに該当する可変コンデンサ（ＭＯＳトランジスタ容量）Ｃｖａｌ１が接続されていることが主要な特徴となっている。このように、アンテナＡＮＴと半導体チップＣＨＰの接続点となるノードＮ１にＣｖａｌ１を接続することで、Ｎ１の電位に対して高い感度でＣｖａｌ１を動作させることができ、これによって同調が得られるまでの応答速度を十分に早めることが可能となる。また、同調を得ることで、十分な大きさの一次電源電圧Ｖｃｃを生成することが可能となる。

以上、本実施の形態１のＩＣタグを用いることで、安定した通信性能を実現可能となる。また、ＩＣタグの製造コストを低減可能となる。

（実施の形態２）
本実施の形態２では、実施の形態１で述べた図３の構成例を変形した構成例について説明する。図４は、本発明の実施の形態２によるＩＣタグにおいて、図３を変形した構成例を示す回路図である。図４に示すＩＣタグＴＡＧ２は、図３においてノードＮ１と接地電圧ＧＮＤとの間に設置した可変コンデンサＣｖａｌ１を、ショットキーバリアダイオードＳＤ２のカソードとＧＮＤの間に設置した可変コンデンサ（ＭＯＳトランジスタ容量）Ｃｖａｌ４０に置き換えた構成となっている。それ以外の構成は、図３と同様であるため詳細な説明は省略する。

図４の構成例では、図３の構成例と比較して、ＲＥＣＴ２内の昇圧された位置にＣｖａｌ４０を設置しているため、図３のＣｖａｌ１よりも大きな値を備えた容量を用いることが可能となる。但し、感度の面からは、Ｎ１から離れる程に信号波形に鈍りが生じるため、図３の構成例の方が高くなる。したがって、図４の構成例は、例えば、小さな容量値の実現が若干困難な場合や、または、Ｎ１で受信する電波の振幅が小さく、昇圧値で可変コンデンサを駆動した方が効率がよい場合などで有益となる。

以上、本実施の形態２のＩＣタグを用いることで、実施の形態１と同様に、安定した通信性能を実現可能となる。また、ＩＣタグの製造コストを低減可能となる。

（実施の形態３）
本実施の形態３では、実施の形態１で述べた図３の構成例を更に変形した構成例について説明する。図５は、本発明の実施の形態３によるＩＣタグにおいて、図３を更に変形した構成例を示す回路図である。図５に示すＩＣタグＴＡＧ３は、図３の構成例と比較して、ノードＮ１と接地電圧ＧＮＤとの間で、それぞれスイッチＳＷ５０〜ＳＷ５３を介して複数の可変コンデンサ（ＭＯＳトランジスタ容量）Ｃｖａｌ５０〜Ｃｖａｌ５３が並列接続された構成となっている。それ以外の構成は、図３と同様であるため詳細な説明は省略する。

ＳＷ５０〜ＳＷ５３は、例えばＭＯＳトランジスタなどによって実現され、そのオン／オフは、例えばフューズや不揮発性メモリＭＥＭのデータを用いて固定的に設定することができる。Ｃｖａｌ５０〜Ｃｖａｌ５３は、それぞれ同じ容量値であっても、異なる容量値であってもよい。

このような構成を用いると、例えば、アンテナＡＮＴの設計を変更した場合や、又は通信周波数を変更した場合などでも、ＳＷ５０〜ＳＷ５３の設定を変えることのみで同一の半導体チップで対応可能となる。これによって、実施の形態１と同様に、可変コンデンサを用いることによる安定した通信性能の実現や製造コストの低減に加え、ＩＣタグを複数の仕様で共通化することによる製造コストの低減効果も得られる。

また、このような複数の容量素子を設ける構成は、例えば、意図的に同調をずらしたいような場合にも用いることができる。すなわち、ＩＣタグにおいては、セキュリティを確保するため同調をずらして通信距離を短くしたいような場合がある。また、あるＩＣタグが強い電力を受け取ると、その周りのＩＣタグが受け取る電力が弱まるため、ＩＣタグが強い電力を受け取らないように同調をずらしたい場合がある。このような場合に、ＳＷ５０〜ＳＷ５３の設定によって意図的に同調がずれる容量値を設定すれば対応することが可能となる。

また、例えば図５における整流回路ＲＥＣＴとレギュレータ回路ＶＲＥＧの間には、図示はしないが一次電源電圧Ｖｃｃが高くなり過ぎることを防止するため、チェナーダイオード等を用いたリミッタ回路を設ける場合がある。そこで、ＳＷ５０〜ＳＷ５３によって同調点を最適値からずれたところに設定すれば、半導体チップが受信する電力自体が抑えられることになるため、チップ内にこのようなリミッタ回路を用意しなくても良くなる。これによって回路の簡素化と小型化が見込める。

さらに、例えば、ＳＷ５０〜ＳＷ５３のオン／オフを固定値ではなく、制御回路（例えば図１の論理回路ＬＯＧ）によって動的に変更できるようにすれば、受信時のみならず返信時にも活用することが可能となる。すなわち、ＩＣタグは、リードライタ装置からの命令を受信し、それに応じた返信を行う際に、半導体チップ内でインピーダンスミスマッチ（非同調）状態を作り出し、これによるアンテナＡＮＴからの反射波を利用して返信を行う。したがって、ＳＷ５０〜ＳＷ５３のオン／オフを動的に制御し、受信時には同調を実現するコンデンサＣｖａｌ５０〜Ｃｖａｌ５３を選択し、返信時には非同調を実現するコンデンサＣｖａｌ５０〜Ｃｖａｌ５３を選択することで通信性能の向上が見込める。

以上、本実施の形態３のＩＣタグを用いることで、実施の形態１と同様に、安定した通信性能の実現や、製造コストの低減が可能となる。また、共通の半導体チップで様々な仕様に対応できるため、更なる製造コストの低減が可能となる。さらに、ＩＣタグの様々な使用環境（使用条件）に対して柔軟に対応することが可能となる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本発明のＩＣタグは、特に使用周波数が高いパッシブ型のＩＣタグに適用して有益な技術であり、これに限らず、アクティブ型や使用周波数が低いものを含めてＩＣタグ全般に対して広く適用可能である。

本発明の実施の形態１によるＩＣタグにおいて、その全体構成の一例を示すブロック図である。 図１のＩＣタグの動作例を説明するものであり、（ａ）はＩＣタグにおけるアンテナを基準とした全体構成例を表す等価回路図、（ｂ）は（ａ）の可変コンデンサの特性例を示す説明図、（ｃ）は（ａ）の動作の一例を示す説明図である。 図１のＩＣタグにおける主要部の詳細な構成例を示す回路図である。 本発明の実施の形態２によるＩＣタグにおいて、図３を変形した構成例を示す回路図である。 本発明の実施の形態３によるＩＣタグにおいて、図３を更に変形した構成例を示す回路図である。 本発明の前提として検討したＩＣタグの一例を示すものであり、（ａ）のそのアンテナを基準とした全体構成例を表す等価回路図、（ｂ）はその特性の一例を示す説明図である。

符号の説明

ＡＮＴ アンテナ
ＴＡＧ ＩＣタグ
ＣＨＰ 半導体チップ
ＲＥＣＴ 整流回路
ＢＩＡＳ バイアス回路
ＶＲＥＧ レギュレータ回路
ＬＯＧ 論理回路
ＭＥＭ 不揮発性メモリ
ＭＥＭ＿ＣＴＬ メモリコントローラ
Ｖ＿ＣＰ 昇圧回路
ＭＡＴ メモリマット
ＡＮＴ＿ＣＩＴ アンテナの等価回路
ＣＨＰ＿ＣＩＴ 半導体チップの等価回路
Ｒ 抵抗
Ｌ インダクタ
Ｃ，Ｃｃ コンデンサ
Ｃｖａｌ 可変コンデンサ
ＡＣ 交流電源
ＳＤ ショットキーバイアダイオード
ＳＷ スイッチ

Claims (5)

1. アンテナと、
   前記アンテナが接続される第１ノードを含んだ半導体チップとを備え、
   前記半導体チップは、前記半導体チップの接地電圧ノードと前記第１ノードの間の経路に、前記第１ノードの電圧に基づいて容量値が変化する可変コンデンサを有することを特徴とするＩＣタグ。
2. 請求項１記載のＩＣタグにおいて、
   前記可変コンデンサは、一端をソースおよびドレインとし、他端をゲートとするＭＯＳトランジスタによって実現されることを特徴とするＩＣタグ。
3. 請求項２記載のＩＣタグにおいて、
   前記可変コンデンサの一端または他端は、前記第１ノードに接続されることを特徴とするＩＣタグ。
4. 請求項２記載のＩＣタグにおいて、
   前記半導体チップは、さらに、前記アンテナを介して前記第１ノードが受信した交流電圧を直流電圧に変換し、加えて前記直流電圧の昇圧を行う整流回路を備え、
   前記可変コンデンサの一端または他端は、前記整流回路内で昇圧された直流電圧が印加される第２ノードに接続されることを特徴とするＩＣタグ。
5. 請求項２記載のＩＣタグにおいて、
   前記第１ノードと前記接地電圧ノードの間に、スイッチと前記可変コンデンサが直列接続され、
   前記直列接続されたスイッチと可変コンデンサが、前記第１ノードと前記接地電圧ノードの間で、並列に複数設けられることを特徴とするＩＣタグ。

Images