JP2008159499A - Manufacturing method of schottky emitter - Google Patents

Manufacturing method of schottky emitter Download PDF

Info

Publication number
JP2008159499A
JP2008159499A JP2006348833A JP2006348833A JP2008159499A JP 2008159499 A JP2008159499 A JP 2008159499A JP 2006348833 A JP2006348833 A JP 2006348833A JP 2006348833 A JP2006348833 A JP 2006348833A JP 2008159499 A JP2008159499 A JP 2008159499A
Authority
JP
Japan
Prior art keywords
emitter
base material
tip
electric field
emitter base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006348833A
Other languages
Japanese (ja)
Other versions
JP4867643B2 (en
Inventor
Makoto Fujita
真 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Priority to JP2006348833A priority Critical patent/JP4867643B2/en
Publication of JP2008159499A publication Critical patent/JP2008159499A/en
Application granted granted Critical
Publication of JP4867643B2 publication Critical patent/JP4867643B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Cold Cathode And The Manufacture (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To shorten a time required for manufacturing a Schottky emitter by easing a condition with respect to a processing temperature and electric field intensity in a facet forming process. <P>SOLUTION: A method of manufacturing the Schottky emitter comprises a process of sharpening a tip by electrolytic etching against an emitter base material 2 formed of a single crystal tungsten wire having a <100> orientation, a process of desorbing and removing adhered materials and smoothening a tip surface by heating the emitter base material 2 in a vacuum, a process of thereafter making a zirconium oxide diffused and permeated into the emitter base material 2, and a faceting treatment process of thereafter heating the emitter base material 2 in the vacuum and forming a flat (100) surface at the tip by applying an electric field between the emitter base material 2 and an extraction electrode 10 arranged opposite to the tip of the emitter base material 2. In the faceting treatment process, the electric field is applied so that the extraction electrode 10 side becomes to have negative potential with respect to the emitter base material 2. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は電子顕微鏡、SEM(走査型電子顕微鏡)、EPMA(電子線プローブマイクロアナライザ)、マイクロフォーカスX線管などの電子源として利用されるショットキーエミッタ(Schottky emitter)と呼ばれるポイント陰極に関する。   The present invention relates to a point cathode called a Schottky emitter used as an electron source such as an electron microscope, SEM (scanning electron microscope), EPMA (electron beam probe microanalyzer), and microfocus X-ray tube.

高輝度電子源として(100)軸方位をもつ単結晶タングステン(W)チップに酸化ジルコニウム(ZrO)を単原子層被覆したショットキーエミッタと呼ばれるポイント陰極がひろく使われている。基材となるタングステンの上にZrO層を形成することによって仕事関数を大幅に下げることができるためである。すなわち、タングステンの仕事関数φWは4.5eVであるのに対し、タングステンの上に酸化ジルコニウム層を形成した場合の仕事関数φZrO/Wは2.7eVとなるからである。その結果、タングステンエミッタの上にZrO層を形成したショットキーエミッタは、高い陰極電流密度を実現でき、電子源エミッタとして用いた場合、高輝度が得られる(特許文献1参照。)。 As a high-brightness electron source, a point cathode called a Schottky emitter in which a single crystal tungsten (W) chip having a (100) axis orientation is coated with a single atomic layer of zirconium oxide (ZrO) is widely used. This is because the work function can be significantly lowered by forming a ZrO layer on tungsten as a base material. That is, the work function φ W of tungsten is 4.5 eV, whereas the work function φ ZrO / W when a zirconium oxide layer is formed on tungsten is 2.7 eV. As a result, a Schottky emitter in which a ZrO layer is formed on a tungsten emitter can achieve a high cathode current density, and when used as an electron source emitter, high luminance can be obtained (see Patent Document 1).

また、そのようなショットキーエミッタの中でも、ディスペンサー型陰極と呼ばれるものは、予めZrO複合体をタングステン基材中に拡散浸透させておくという工夫により、表面のZrO層が蒸発しても内部からの補給によって長時間の安定動作を可能にしている(特許文献2参照。)。   Also, among such Schottky emitters, what is called a dispenser-type cathode is a device in which a ZrO composite is diffused and penetrated into a tungsten substrate in advance, so that even if the ZrO layer on the surface evaporates, Replenishment enables long-time stable operation (see Patent Document 2).

このため、現在、高性能電子顕微鏡等では、電子源としては専らショットキーエミッタが用いられるようになってきた。   Therefore, at present, Schottky emitters have come to be used exclusively as electron sources in high performance electron microscopes and the like.

ショットキーエミッタの製造はいくつかの工程を経て行われる。図6から図10に製造工程を模式的に示す。   A Schottky emitter is manufactured through several steps. A manufacturing process is schematically shown in FIGS.

(A)図7(A)に示されるように、タングステンワイアからなるエミッタ基材2はタングステンからなる加熱用フィラメント4に予めスポット溶接により固着されている。エミッタ基材2は<100>方位をもつ単結晶タングステンワイアである。
まず、図6に示されるように、電解エッチングの手法によりエミッタ基材2の先端を鋭くとがらせる。図6で1,2,3として順に示されているのは電解エッチングの進行状態であり、その下の拡大図は電解エッチング完了後のエミッタ基材2の先端部分である。
(A) As shown in FIG. 7A, an emitter substrate 2 made of tungsten wire is fixed in advance to a heating filament 4 made of tungsten by spot welding. The emitter substrate 2 is a single crystal tungsten wire having a <100> orientation.
First, as shown in FIG. 6, the tip of the emitter base material 2 is sharply sharpened by an electrolytic etching technique. In FIG. 6, 1, 2, and 3 are sequentially shown in the progress of the electrolytic etching, and the enlarged view below it is the tip portion of the emitter substrate 2 after the completion of the electrolytic etching.

(B)次に、エミッタ基材2を真空中で高温加熱して付着物を脱離除去するとともに、図7(B)に示されるように表面張力の効果で先端表面6をなめらかにする。   (B) Next, the emitter base material 2 is heated at a high temperature in a vacuum to desorb and remove deposits, and the tip surface 6 is made smooth by the effect of surface tension as shown in FIG. 7B.

(C)その後、図8に示されるように、エミッタ基材2の根元部に水素化ジルコニウム(ZrH2)をつけて、真空チャンバ内で低圧力の酸素分圧中で高温加熱する。このとき、エミッタ基材2の根元部につけたZrH2は酸化されエミッタ基材2中に拡散浸透していく。 (C) Thereafter, as shown in FIG. 8, zirconium hydride (ZrH 2 ) is attached to the base of the emitter substrate 2 and heated at a high temperature in a low-pressure oxygen partial pressure in a vacuum chamber. At this time, ZrH 2 attached to the base of the emitter base material 2 is oxidized and diffuses and penetrates into the emitter base material 2.

(D)酸化処理が終わったエミッタ基材2を引出し電極10、サプレッサ12をもつモジュールに装着した状態で、超高真空中でエミッタ基材2を高温加熱すると、エミッタ基材2中に拡散浸透していたZrOが再びエミッタ表面に現れ、単原子層を構成して陰極の仕事関数を下げる。均一なエミッション分布を得るためにエミッタ基材2の先端部に平らな(100)面を形成するのがファセッティング処理である。このとき、超高真空中である程度以上の強度をもつ電界をエミッタ基材2に印加すると、図10の上の図で符号14で示されるように電子放出が起こるとともに、エミッタ基材2の先端の原子が再配置して先端に平らな(100)面が成長していく。   (D) When the emitter base material 2 having been subjected to the oxidation treatment is mounted on a module having the extraction electrode 10 and the suppressor 12 and the emitter base material 2 is heated at a high temperature in an ultra-high vacuum, diffusion penetration into the emitter base material 2 The ZrO that has appeared again appears on the emitter surface, forms a monoatomic layer, and lowers the work function of the cathode. The faceting process is to form a flat (100) surface at the tip of the emitter substrate 2 in order to obtain a uniform emission distribution. At this time, when an electric field having a certain level of intensity is applied to the emitter base 2 in an ultra-high vacuum, electron emission occurs as indicated by reference numeral 14 in the upper diagram of FIG. These atoms are rearranged and a flat (100) plane grows at the tip.

図10の上の図はエミッタ基材2の先端形状の変化を(a)〜(d)として時系列で模式的に示したものである。図10の下の4つの画像(a)〜(d)はファセット形成過程における放出電子14を蛍光板上で受けて、エミッションパターンとして観察した結果を示したものである。ファセッティング処理を行うことによって、はじめはリング状の強度分布を示していたエミッション分布が均一になっていく様子がわかる。ショットキーエミッタを安定した電子源として使用するためにはこのファセッティング処理が欠かせないものである。

米国特許第3814975号公報 米国特許第4325000号公報
The upper diagram of FIG. 10 schematically shows changes in the tip shape of the emitter base material 2 in time series as (a) to (d). The lower four images (a) to (d) of FIG. 10 show the results of receiving the emitted electrons 14 in the facet formation process on the fluorescent plate and observing them as an emission pattern. By performing the faceting process, it can be seen that the emission distribution, which initially showed a ring-shaped intensity distribution, becomes uniform. This faceting process is indispensable for using a Schottky emitter as a stable electron source.
s
U.S. Pat. No. 3,814,975 U.S. Pat. No. 4325000

ファセッティング処理はタングステンエミッタ基材表面の原子の移動によってなされるのでエミッタ基材を1800°K程度というような比較的高温に保ち、原子移動を誘起するために5×108V/m程度以上というようなある程度以上の電界強度をかけて行う必要がある。このためファセッティング処理工程には必然的に相当の電子放出が伴うことになる。電子放出の大きさはエミッタ基材の温度と印加する電界の強度に依存するため、処理時間を短縮するためにこれらを任意に上げることは困難である。電子放出の限界値を超えると放電によってエミッタ基材を破損してしまうからである。 Since the faceting process is performed by the movement of atoms on the surface of the tungsten emitter base, the emitter base is kept at a relatively high temperature of about 1800 ° K. and about 5 × 10 8 V / m or more in order to induce atomic movement. It is necessary to apply the electric field strength of a certain level or more. For this reason, a considerable amount of electron emission is inevitably involved in the faceting process. Since the magnitude of the electron emission depends on the temperature of the emitter substrate and the intensity of the applied electric field, it is difficult to arbitrarily increase these in order to shorten the processing time. This is because when the electron emission limit is exceeded, the emitter base material is damaged by discharge.

そのため、電子放出やそれに伴う脱ガスによる真空度の劣化に注意しながら処理温度や電界強度を徐々に上げていかなければならないため、ファセッティング過程には通常、10時間程度の時間を要している。また先端に大きな曲率半径をもったエミッタ基材の処理には更に長い時間がかかることになる。   For this reason, it is necessary to gradually increase the processing temperature and electric field strength while paying attention to the deterioration of the degree of vacuum due to electron emission and accompanying degassing, so the faceting process usually takes about 10 hours. Yes. Further, it takes a longer time to process the emitter substrate having a large radius of curvature at the tip.

本発明は、ファセット形成工程での処理温度や電界強度に対する条件を緩和することによりショットキーエミッタの製造に要する時間を短縮することを目的とするものである。   An object of the present invention is to reduce the time required for manufacturing a Schottky emitter by relaxing the conditions for the processing temperature and electric field strength in the facet forming process.

本発明ではファセット形成工程で印加する電界の極性を通常用いられているものと反転させて電子放出が起こらないようにすることで、ファセット形成工程の処理温度や電界強度を任意に上げられるようにした。   In the present invention, the polarity of the electric field applied in the facet forming process is reversed from that used in the usual manner so that electron emission does not occur, so that the processing temperature and electric field strength in the facet forming process can be arbitrarily increased. did.

すなわち、本発明は<100>方位をもつ単結晶タングステンワイアからなるエミッタ基材に対して、その先端を電解エッチングにより鋭くとがらせる工程、前記エミッタ基材を真空中で加熱して付着物を脱離除去するとともに先端表面をなめらかにする工程、その後、酸化ジルコニウムをエミッタ基材中に拡散浸透させる工程、及びその後、エミッタ基材を真空中で加熱するとともにエミッタ基材の先端部に対向して配置した引出し電極とエミッタ基材との間に電界を印加して先端部に平らな(100)面を形成するファセッティング処理工程を含むショットキーエミッタの製造方法であって、ファセッティング処理工程ではエミッタ基材に対して引出し電極側が負電位になるように前記電界を印加することを特徴としている。   That is, the present invention provides a step of sharpening the tip of an emitter substrate made of a single crystal tungsten wire having a <100> orientation by electrolytic etching, and heating the emitter substrate in vacuum to remove the deposits. Removing the surface and smoothing the tip surface, then diffusing and infiltrating zirconium oxide into the emitter substrate, and then heating the emitter substrate in vacuum and facing the tip of the emitter substrate A Schottky emitter manufacturing method including a faceting treatment step in which an electric field is applied between an arranged extraction electrode and an emitter substrate to form a flat (100) surface at a tip portion. The electric field is applied so that the extraction electrode side becomes a negative potential with respect to the emitter base material.

本発明者らの研究によれば、ファセットの形成はエミッタ基材先端のまわりに蓄えられる静電界エネルギによってエミッタ基材先端の表面張力が実効的に下げられ、結果として表面張力の異方性が顕著になることによって促進される。エミッタ基材先端の形状は表面張力の異方性を示すγ−プロットからWulffの方法を使って得られる「熱平衡結晶形状」(Equilibrium Crystal Shape:ECS)によって決められているからである。   According to the inventors' research, the formation of facets effectively reduces the surface tension at the tip of the emitter substrate by the electrostatic field energy stored around the tip of the emitter substrate, resulting in anisotropy of the surface tension. Promoted by becoming prominent. This is because the shape of the tip of the emitter substrate is determined by the “Equilibrium Crystal Shape (ECS)” obtained from the γ-plot indicating the anisotropy of the surface tension using the Wulff method.

そして、静電界エネルギの大きさは電界の極性には依存しないので極性を反転させた電界を用いても通常と同じようにファセット形成がなされる。   Since the magnitude of the electrostatic field energy does not depend on the polarity of the electric field, facets can be formed in the same manner as usual even when an electric field with the polarity reversed is used.

ファセット形成工程で印加する電界は、そのときの処理温度においてエミッタ基材の先端部が結晶の熱平衡状態を維持しながら熱平衡結晶形状を変化させていくことのできる速度で電界強度を大きくしていくことが好ましい。この速度で電界強度を大きくしていくと、エミッタ基材先端の表面上のタングステン原子の移動により常に熱平衡形状が保たれてファセットの形成がスムーズに進行する。これより速い速度で高い電圧を印加するとエミッタ基材先端が熱平衡状態から外れた状態に置かれることになり、熱平衡結晶形状への移行が円滑に行われず、途中で形状が固定されてしまうことがある。それとは反対に、この速度よりも遅い速度で電界強度を大きくしていくと、熱平衡結晶形状への移行を行わせる点では問題はないが、処理時間が長くなるため、あまり遅い速度で電界強度を大きくしていくことは好ましくない。   The electric field applied in the facet formation process increases the electric field strength at a speed at which the tip of the emitter base material can change the thermal equilibrium crystal shape while maintaining the thermal equilibrium state of the crystal at the processing temperature at that time. It is preferable. If the electric field strength is increased at this speed, the thermal equilibrium shape is always maintained by the movement of tungsten atoms on the surface of the tip of the emitter substrate, and the facet formation proceeds smoothly. If a high voltage is applied at a higher speed than this, the tip of the emitter base material will be put out of the thermal equilibrium state, the transition to the thermal equilibrium crystal shape will not be performed smoothly, and the shape may be fixed in the middle. is there. On the other hand, if the electric field strength is increased at a speed slower than this speed, there is no problem in causing the transition to the thermal equilibrium crystal shape, but the processing time becomes longer, so the electric field strength at a slower speed. It is not preferable to increase the value.

従来の方法におけるファセッティング処理工程では、エミッタ基材に対して引出し電極側が正電位になるように電界を印加しているので、エミッタ基材からの電子放出が起こる。その電子放出を抑えるために、ファセッティング処理工程ではエミッタ基材の側方にエミッタ基材に対して負の電位に設定されるサプレッサ電極を設けることが必要になる。それに対し、本発明では、ファセッティング処理工程においてはエミッタ基材に対して引出し電極側が負電位になるように電界を印加するので、エミッタ基材からの電子放出が全く起こらない。そのため、ファセッティング処理工程では、エミッタ基材の側方にエミッタ基材に対して負の電位に設定されるべきサプレッサ電極を設けない構成とすることもできる。そして、エミッタ基材の側方にサプレッサ電極を設けない状態でエミッタ基材先端を引出し電極に対向して配置すれば、より大きな電界をエミッタ基材先端部にかけることができる。このことは、例えばより大きな曲率半径をもったショットキーエミッタのファセット形成処理において十分な電界強度を確保するための有効な手段となる。   In the faceting process in the conventional method, since an electric field is applied so that the extraction electrode side is positive with respect to the emitter base, electron emission from the emitter base occurs. In order to suppress the electron emission, it is necessary to provide a suppressor electrode that is set at a negative potential with respect to the emitter substrate on the side of the emitter substrate in the faceting process. On the other hand, in the present invention, in the faceting process, since an electric field is applied so that the extraction electrode side becomes a negative potential with respect to the emitter base, no electron emission occurs from the emitter base. Therefore, in the faceting process, a suppressor electrode that should be set to a negative potential with respect to the emitter base material may be provided on the side of the emitter base material. Then, if the tip of the emitter base material is disposed opposite to the extraction electrode without providing the suppressor electrode on the side of the emitter base material, a larger electric field can be applied to the tip of the emitter base material. This is an effective means for ensuring a sufficient electric field strength, for example, in the facet forming process of a Schottky emitter having a larger radius of curvature.

従来の方法におけるファセッティング処理工程ではエミッタ基材からの電子放出が起こり、電子放出は処理温度が高くなるほど起こりやすくなるので、処理温度を任意に高くすることはできない。それに対し、本発明では電子放出が起こらないので、処理時間を短縮するために処理温度を高くしても電子放出による問題は生じない。   In the faceting treatment step in the conventional method, electron emission from the emitter base material occurs, and the electron emission is more likely to occur as the treatment temperature becomes higher. Therefore, the treatment temperature cannot be arbitrarily increased. On the other hand, in the present invention, no electron emission occurs, so that the problem due to the electron emission does not occur even if the processing temperature is increased in order to shorten the processing time.

本発明では、ファセッティング処理工程においてエミッタ基材に対して引出し電極側が負電位になるように電界を印加するので、エミッタ基材からの電子放出が全く起こらないため、電子放出やそれに伴う脱ガスによる真空度の劣化といった問題がなく、したがって処理温度や電界強度に対する条件が緩和されるので、処理温度や電界強度を適切に設定することによりショットキーエミッタの製造に要する時間を短縮することができる。   In the present invention, since the electric field is applied so that the extraction electrode side becomes a negative potential with respect to the emitter base material in the faceting process, electron emission from the emitter base material does not occur at all. Therefore, the conditions for the processing temperature and electric field strength are relaxed, and the time required for manufacturing the Schottky emitter can be shortened by appropriately setting the processing temperature and electric field strength. .

本発明によるショットキーエミッタの製造方法は、ファセッティング処理工程におけるエミッタ基材に印加する電界の極性を除いて、図6から図8により説明した製造工程と同じである。再び図6から図8を用い、さらに図1の装置を用いて一実施例を説明する。   The Schottky emitter manufacturing method according to the present invention is the same as the manufacturing process described with reference to FIGS. 6 to 8 except for the polarity of the electric field applied to the emitter substrate in the faceting process. An embodiment will be described with reference to FIGS. 6 to 8 again and further using the apparatus of FIG.

(A)図7(A)に示されるように、エミッタ基材2は<100>方位をもつ単結晶タングステンワイアからなり、同じくタングステンからなる加熱用フィラメント4に予めスポット溶接により固着されている。   (A) As shown in FIG. 7A, the emitter substrate 2 is made of a single crystal tungsten wire having a <100> orientation, and is fixed to a heating filament 4 made of tungsten in advance by spot welding.

まず、図6に示されるように、電解エッチングの手法によりエミッタ基材2の先端を鋭くとがらせる。電解エッチングは、先端の曲率半径Rが0.1〜0.5μm程度となるまで行う。   First, as shown in FIG. 6, the tip of the emitter base material 2 is sharply sharpened by an electrolytic etching technique. The electrolytic etching is performed until the curvature radius R of the tip reaches about 0.1 to 0.5 μm.

(B)次に、真空中で加熱フィラメント4に通電して加熱し、エミッタ基材2の温度を2000°K程度にまで上昇させて付着物を脱離除去するとともに、図7(B)に示されるように表面張力の効果で先端表面6をなめらかにする。   (B) Next, the heating filament 4 is energized and heated in a vacuum, and the temperature of the emitter base material 2 is increased to about 2000 ° K to desorb and remove the deposit, as shown in FIG. As shown, the tip surface 6 is smoothed by the effect of surface tension.

(C)その後、図8に示されるように、エミッタ基材2の根元部にZrH2をつけて、再び真空チャンバに入れ、圧力が1×10-6mbar程度の酸素分圧中で、1800°K程度の温度で20時間程度加熱する。これにより、エミッタ基材2の根元部につけたZrH2は酸化されエミッタ基材2中に拡散浸透していく。 (C) Thereafter, as shown in FIG. 8, ZrH 2 is attached to the base of the emitter base material 2, and again put into the vacuum chamber, and the pressure is 1800 in an oxygen partial pressure of about 1 × 10 −6 mbar. Heat at a temperature of about ° K for about 20 hours. As a result, ZrH 2 attached to the base of the emitter base 2 is oxidized and diffused and penetrates into the emitter base 2.

(D)ファセッティング処理:
ファセッティング処理は均一なエミッション分布を得るためにエミッタ基材2の先端部に平らな(100)面を形成するためのものである。
(D) Faceting process:
The faceting process is for forming a flat (100) surface at the tip of the emitter substrate 2 in order to obtain a uniform emission distribution.

酸化処理が終わったエミッタ基材2を、図1に示されるように、引出し電極10、サプレッサ電極12をもつモジュールに装着した状態で超高真空チャンバに入れる。エミッタ基材2はエミッタ碍子16に取りつけられた加熱用フィラメント4の先端にスポット溶接されている。エミッタ碍子16はサプレッサ電極12の中に挿入され、エミッタ基材2の先端部だけがサプレッサ電極12の上部に空けられた穴から突き出すように固定される。その状態は図9と同じものとなる。サプレッサ電極12の上部の穴から突き出すエミッタ基材2の先端部の高さは0.2〜0.3mmが適当である。サプレッサ電極12の対極に絶縁碍子18をはさんで引出し電極10が置かれる。   As shown in FIG. 1, the emitter substrate 2 that has been subjected to the oxidation treatment is placed in an ultra-high vacuum chamber in a state of being mounted on a module having an extraction electrode 10 and a suppressor electrode 12. The emitter substrate 2 is spot welded to the tip of the heating filament 4 attached to the emitter insulator 16. The emitter insulator 16 is inserted into the suppressor electrode 12, and is fixed so that only the tip of the emitter base 2 protrudes from a hole formed in the upper portion of the suppressor electrode 12. The state is the same as in FIG. Appropriate height of the tip of the emitter base material 2 protruding from the hole above the suppressor electrode 12 is 0.2 to 0.3 mm. The extraction electrode 10 is placed on the counter electrode of the suppressor electrode 12 with the insulator 18 interposed therebetween.

超高真空中(圧力10-9mbar程度以上の高真空)で加熱用フィラメント4に通電して発熱させることによりエミッタ基材2を1800°K程度に加熱する。これによりエミッタ基材2中に拡散浸透していたZrOが再びエミッタ表面に現れ、単原子層を構成して陰極の仕事関数を下げる。このとき重要なことは、ZrO層はタングステンの(100)面の仕事関数を選択的に下げることができるため、他の面からの電子放出は抑えられるということである。逆に言えば、タングステン表面に凹凸などができて平らな(100)面が形成されないと電子放出分布は不均一になってしまうということである。 The emitter base material 2 is heated to about 1800 ° K by energizing the heating filament 4 to generate heat in an ultra-high vacuum (pressure of about 10 -9 mbar or higher). As a result, ZrO diffused and permeated into the emitter substrate 2 appears again on the emitter surface, forming a monoatomic layer and lowering the work function of the cathode. What is important at this time is that since the ZrO layer can selectively lower the work function of the (100) plane of tungsten, electron emission from other planes can be suppressed. In other words, the electron emission distribution will be non-uniform unless the tungsten surface is uneven and a flat (100) surface is formed.

そして、加熱用フィラメント4に電流Ifを流しながら引出し電極10に高電圧Vextを印加する。高電圧Vextは、エミッタ基材2に対して引出し電極10が負側になるように、エミッタ基材2と引出し電極10の間に5×108V/m以上の電界強度がかかるように設定する。 Then, a high voltage Vext is applied to the extraction electrode 10 while causing the current If to flow through the heating filament 4. The high voltage Vext is set so that an electric field strength of 5 × 10 8 V / m or more is applied between the emitter base material 2 and the extraction electrode 10 so that the extraction electrode 10 is on the negative side with respect to the emitter base material 2. To do.

サプレッサ電極12には、加熱用フィラメント4に対して数百V程度の負電圧、例えば−300Vをかけて加熱用フィラメント4からの熱電子放出を抑える。   The suppressor electrode 12 is applied with a negative voltage of about several hundred volts, for example, −300 V, to the heating filament 4 to suppress thermionic emission from the heating filament 4.

これに対して、図11は従来の方法におけるファセッティング処理でのエミッタ基材2への電圧印加方法を示したものである。図1の実施例のものとの違いは、エミッタ基材2に対して引出し電極10が正側になるように電圧が印加される点である。   On the other hand, FIG. 11 shows a method of applying a voltage to the emitter substrate 2 in the faceting process in the conventional method. The difference from the embodiment of FIG. 1 is that a voltage is applied so that the extraction electrode 10 is on the positive side with respect to the emitter substrate 2.

従来の「通常法」と、実施例による「反転法」のふたつの方法によるファセット形成を比較するための、図2に示す電圧印加シーケンスを使ってファセット形成を行い、結果を比較した。エミッタ基材2の温度は双方とも1750°Kとした。   The facet formation was performed using the voltage application sequence shown in FIG. 2 in order to compare the facet formation by the conventional “normal method” and the two methods “inversion method” according to the embodiment, and the results were compared. The temperature of the emitter base material 2 was both 1750 ° K.

ファセッティング処理では真空度などを監視しながら工程を行う必要があるため、従来の通常法では、電流放出が小さく真空度劣化の懸念をなくすために、一晩、Vext=2.0kVという比較的低い電圧におき、翌日、作業者が手動で電圧を徐々に上げてファセット形成をすすめるという手法をとった。これは従来から行われている通常の工程方法に準拠したものである。   In the faceting process, it is necessary to carry out the process while monitoring the degree of vacuum. Therefore, in the conventional method, the current discharge is small and the risk of deterioration in the degree of vacuum is eliminated. Therefore, Vext = 2.0 kV is relatively overnight. The next day, the operator set the voltage low and gradually increased the voltage manually to encourage facet formation. This is based on a conventional process method which has been conventionally performed.

一方、本発明による反転法では電子放出による放電の危険性がないため、一晩の間に電圧Vextが0Vから−6.0kVまで上昇するようプログラム設定した。   On the other hand, in the inversion method according to the present invention, since there is no risk of discharge due to electron emission, the program was set so that the voltage Vext increased from 0 V to −6.0 kV overnight.

図3にファセット形成の様子をモニターするために観察したエミッションパターンの変化を示す。上の欄が本発明による反転法、下の欄が通常法である。   FIG. 3 shows changes in the emission pattern observed to monitor the facet formation. The upper column is the reversal method according to the present invention, and the lower column is the normal method.

通常法では、一晩明けた段階でのエミッションパターンはリング状になっており、(100)面の成長が終わっていないことが分かる。これは電界強度が十分でないためである。作業者が印加電圧Vextを徐々に3.2kVまで上げ3時間程度待つことによってファセットが成長していく様子がパターンの変化から見て取れる。   According to the normal method, it can be seen that the emission pattern at the stage after one night is in a ring shape, and the growth of the (100) plane has not ended. This is because the electric field strength is not sufficient. It can be seen from the pattern change that the facet grows when the operator gradually raises the applied voltage Vext to 3.2 kV and waits for about 3 hours.

本発明による反転法では、一晩明けた段階で既にファセットの形成は完了していた。これは、印加電圧Vextが最大で−6.0kVという十分な強度の電界がエミッタ基材の先端に既に印加されているためである。   In the inversion method according to the present invention, the facet formation was already completed at the stage of dawning overnight. This is because an electric field having a sufficiently high applied voltage Vext of −6.0 kV is already applied to the tip of the emitter substrate.

このように、本発明による反転法では、ファセット形成工程での電界強度に対する条件が緩和されることにより、ショットキーエミッタの製造に要する時間を短縮することができる。   As described above, in the inversion method according to the present invention, the time required for manufacturing the Schottky emitter can be shortened by reducing the condition for the electric field strength in the facet forming process.

図4に通常法(A)と本発明による反転法(B)によってファセット形成されたショットキーエミッタの先端部のSEM画像を比べた。両方の手法ともほぼ同じ形状に先端部がファセットできていることが分かる。   FIG. 4 compares SEM images of the tip of a Schottky emitter faceted by the normal method (A) and the inversion method (B) according to the present invention. It can be seen that the tips can be faceted in almost the same shape in both methods.

実施例では反転法を用いてファセット形成を行う場合も電圧を0Vから徐々に上げている。最終的に印加する電圧を初めからかけてしまわないことには意味がある。電界を少しずつ上げていくことによりエミッタ基材先端の熱平衡結晶形状をゆっくりと変化させていけるからである。エミッタ基材先端表面上のタングステン原子の移動により常に熱平衡形状が保たれ、ファセットの形成がスムーズに進行する。もし、いきなり高い電圧を印加するとエミッタ基材先端は熱平衡形状から大きくはずれた状態に置かれることになり、ここから熱平衡結晶形状への移行が円滑に行われず、途中で形状が固定してしまうことがある。その例を図5に示す。ここでは初めから電圧Vextを−6.0kVに設定した。エミッションパターンから先端(100)面が成長していくことは分かるが、最終的にも先端面が2段に分かれた状態で形状が固定してしまっている。   In the embodiment, the voltage is gradually increased from 0 V when facet formation is performed using the inversion method. It is meaningful not to apply the final applied voltage from the beginning. This is because the thermal equilibrium crystal shape at the tip of the emitter substrate can be slowly changed by gradually increasing the electric field. The movement of tungsten atoms on the emitter substrate tip surface always maintains a thermal equilibrium shape and the facet formation proceeds smoothly. If suddenly a high voltage is applied, the tip of the emitter substrate will be placed in a state greatly deviated from the thermal equilibrium shape, and the transition from here to the thermal equilibrium crystal shape will not be performed smoothly, and the shape will be fixed in the middle. There is. An example is shown in FIG. Here, the voltage Vext was set to -6.0 kV from the beginning. Although it can be seen from the emission pattern that the tip (100) surface grows, the shape is finally fixed in a state where the tip surface is divided into two stages.

実施例では、ファセッティング処理工程において加熱用フィラメント4からの熱電子放出を抑えるために、加熱用フィラメント4に対して負電圧を印加するサプレッサ電極12を設けている。しかし、本発明では、ファセッティング処理工程においてはエミッタ基材2及び加熱用フィラメント4に対して引出し電極10側が負電位になるように電界を印加するので、エミッタ基材2及び加熱用フィラメント4からの電子放出が起こらない。そのため、他の実施例としては、ファセッティング処理工程では、エミッタ基材2及び加熱用フィラメント4の側方にエミッタ基材2及び加熱用フィラメント4に対して負の電位に設定されるべきサプレッサ電極12を設けない構成とする。この場合には、引出し電極10によりエミッタ基材2の先端部により大きな電界をかけることができ、大きな曲率半径をもったショットキーエミッタのファセット形成処理に好都合となる。   In the embodiment, a suppressor electrode 12 for applying a negative voltage to the heating filament 4 is provided in order to suppress thermionic emission from the heating filament 4 in the faceting process. However, in the present invention, in the faceting process, an electric field is applied to the emitter base material 2 and the heating filament 4 so that the extraction electrode 10 side has a negative potential. No electron emission occurs. Therefore, as another embodiment, in the faceting process, a suppressor electrode to be set to a negative potential with respect to the emitter base material 2 and the heating filament 4 on the side of the emitter base material 2 and the heating filament 4 is used. 12 is not provided. In this case, a large electric field can be applied to the tip of the emitter base material 2 by the extraction electrode 10, which is convenient for the facet forming process of the Schottky emitter having a large curvature radius.

また、実施例ではファセッティング処理の処理温度を1800°K程度としたが、さらに他の実施例として、ファセッティング処理の処理温度を1900°Kに上げた。その場合でもエミッタ基材からの電子放出は起こらなかった。このようにファセッティング処理の処理温度を高めることにより処理時間を短縮することができる。   Further, in the embodiment, the processing temperature of the faceting process is set to about 1800 ° K. As still another embodiment, the processing temperature of the faceting process is increased to 1900 ° K. Even in that case, electron emission from the emitter substrate did not occur. Thus, the processing time can be shortened by increasing the processing temperature of the faceting process.

一実施例におけるファセッティング処理時の電圧印加状態を示す装置の概略図であるIt is the schematic of the apparatus which shows the voltage application state at the time of the faceting process in one Example. 従来の「通常法」と実施例による「反転法」についてのファセッティング処理時の電圧印加シーケンスを示すタイムチャートである。It is a time chart which shows the voltage application sequence at the time of the faceting process about the conventional "normal method" and the "inversion method" by an Example. ファセット形成の様子を示すエミッションパターンの画像であり、上の欄は本発明による場合、下の欄は従来の方法による場合である。It is an image of an emission pattern showing how facets are formed. The upper column is for the present invention, and the lower column is for the conventional method. ファセット形成されたショットキーエミッタの先端部を示すSEM画像であり、(A)は通常法、(B)は本発明による反転法によるものである。It is a SEM image which shows the front-end | tip part of the Schottky emitter by which facet formation was carried out, (A) is a normal method, (B) is based on the inversion method by this invention. ファセッティング処理時に初めから高電圧を印加した場合のエミッションパターンの画像を示す図である。It is a figure which shows the image of the emission pattern at the time of applying a high voltage from the beginning at the time of a faceting process. 電解エッチング工程を示す図である。It is a figure which shows an electrolytic etching process. エミッタ基材の先端をなめらかにする工程を示す図である。It is a figure which shows the process of smoothing the front-end | tip of an emitter base material. エミッタ基材へのZrOの拡散工程を示す図である。It is a figure which shows the diffusion process of ZrO to an emitter base material. 従来のファセッティング処理工程を示す概略断面図である。It is a schematic sectional drawing which shows the conventional faceting process. 従来のファセッティング処理工程を時系列に示す図であり、上の図はエミッタ基材先端部の形状変化を示す断面図、下の図は各段階でのエミッションパターンの画像を示す図である。It is a figure which shows the conventional faceting process process in time series, the upper figure is sectional drawing which shows the shape change of the emitter base-material front-end | tip part, and the lower figure is a figure which shows the image of the emission pattern in each step. 従来の方法におけるファセッティング処理時の電圧印加状態を示す装置の概略図であるIt is the schematic of the apparatus which shows the voltage application state at the time of the faceting process in the conventional method

符号の説明Explanation of symbols

2 エミッタ基材
4 加熱用フィラメント
10 引出し電極
12 サプレッサ電極
2 Emitter base material 4 Heating filament 10 Extraction electrode 12 Suppressor electrode

Claims (3)

<100>方位をもつ単結晶タングステンワイアからなるエミッタ基材に対して、その先端を電解エッチングにより鋭くとがらせる工程、前記エミッタ基材を真空中で加熱して付着物を脱離除去するとともに先端表面をなめらかにする工程、その後、酸化ジルコニウムをエミッタ基材中に拡散浸透させる工程、及びその後、エミッタ基材を真空中で加熱するとともにエミッタ基材の先端部に対向して配置した引出し電極とエミッタ基材との間に電界を印加して先端部に平らな(100)面を形成するファセッティング処理工程を含むショットキーエミッタの製造方法において、
前記ファセッティング処理工程ではエミッタ基材に対して前記引出し電極側が負電位になるように前記電界を印加することを特徴とするショットキーエミッタの製造方法。
A step of sharpening the tip of an emitter base material made of a single crystal tungsten wire having a <100> orientation by electrolytic etching, heating the emitter base material in a vacuum, and removing and removing deposits. Smoothing the surface, then diffusing and infiltrating zirconium oxide into the emitter substrate, and then heating the emitter substrate in a vacuum and providing an extraction electrode disposed opposite the tip of the emitter substrate; In a method for manufacturing a Schottky emitter, including a faceting treatment step in which an electric field is applied to an emitter substrate to form a flat (100) surface at a tip portion.
In the faceting process, the electric field is applied so that the extraction electrode side has a negative potential with respect to the emitter base material.
前記電界は、そのときの処理温度においてエミッタ基材の先端部が結晶の熱平衡状態を維持しながら熱平衡結晶形状を変化させていくことのできる速度で電界強度を大きくしていく請求項1に記載のショットキーエミッタの製造方法。   2. The electric field strength of the electric field is increased at a speed at which the tip of the emitter base material can change the thermal equilibrium crystal shape while maintaining the thermal equilibrium state of the crystal at the processing temperature at that time. Manufacturing method of Schottky emitter. 前記ファセッティング処理工程では、エミッタ基材の側方にエミッタ基材に対して負の電位に設定されるべきサプレッサ電極を設けない請求項1又は2に記載のショットキーエミッタの製造方法。   3. The method of manufacturing a Schottky emitter according to claim 1, wherein, in the faceting process, a suppressor electrode to be set to a negative potential with respect to the emitter substrate is not provided on a side of the emitter substrate.
JP2006348833A 2006-12-26 2006-12-26 Manufacturing method of Schottky emitter Active JP4867643B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006348833A JP4867643B2 (en) 2006-12-26 2006-12-26 Manufacturing method of Schottky emitter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006348833A JP4867643B2 (en) 2006-12-26 2006-12-26 Manufacturing method of Schottky emitter

Publications (2)

Publication Number Publication Date
JP2008159499A true JP2008159499A (en) 2008-07-10
JP4867643B2 JP4867643B2 (en) 2012-02-01

Family

ID=39660166

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006348833A Active JP4867643B2 (en) 2006-12-26 2006-12-26 Manufacturing method of Schottky emitter

Country Status (1)

Country Link
JP (1) JP4867643B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117133616A (en) 2016-08-08 2023-11-28 Asml荷兰有限公司 Electron emitter and method for manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105834A (en) * 1993-10-12 1995-04-21 Jeol Ltd Manufacture of emitter
JPH08222163A (en) * 1994-08-03 1996-08-30 Hitachi Ltd Schottky electron source and its stabilizing method
JPH1074446A (en) * 1997-09-04 1998-03-17 Denki Kagaku Kogyo Kk Electron emitting cathode
JP2003007195A (en) * 2001-06-20 2003-01-10 Denki Kagaku Kogyo Kk Electron emission cathode and its manufacturing method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07105834A (en) * 1993-10-12 1995-04-21 Jeol Ltd Manufacture of emitter
JPH08222163A (en) * 1994-08-03 1996-08-30 Hitachi Ltd Schottky electron source and its stabilizing method
JPH1074446A (en) * 1997-09-04 1998-03-17 Denki Kagaku Kogyo Kk Electron emitting cathode
JP2003007195A (en) * 2001-06-20 2003-01-10 Denki Kagaku Kogyo Kk Electron emission cathode and its manufacturing method

Also Published As

Publication number Publication date
JP4867643B2 (en) 2012-02-01

Similar Documents

Publication Publication Date Title
JP5301168B2 (en) Cold field emitter
JP5794598B2 (en) Metal hexaboride cold field emitter, manufacturing method thereof, and electron gun
JP2005228741A (en) High-luminance thermionic cathode
JP4167917B2 (en) Method for forming an electron emitter
CN109804450B (en) Electron beam apparatus
JP4792404B2 (en) Manufacturing method of electron source
US7828622B1 (en) Sharpening metal carbide emitters
US11915920B2 (en) Emitter, electron gun in which same is used, electronic device in which same is used, and method for manufacturing same
WO2009098788A1 (en) Manufacturing method of electron source
JP4292108B2 (en) Electron source and manufacturing method thereof
JP6804120B2 (en) Emitters, electron guns using them, electronic devices using them, and their manufacturing methods
JP4867643B2 (en) Manufacturing method of Schottky emitter
JP2009205800A (en) Electron source
JP4942530B2 (en) Manufacturing method of single-crystal chip with pointed tip
JP2008004411A (en) Electron source
US11984294B2 (en) Emitter, electron gun in which same is used, electronic device in which same is used, and method for manufacturing same
US11373836B2 (en) Method of manufacturing electron source
JPH03274642A (en) High luminance la b6 cathode
JPWO2004073010A1 (en) Electron gun
JP2010272504A (en) Electron source made of carbonaceous material and manufacturing method therefor
JP2005285550A (en) Manufacturing method of electron source
JP2010238670A (en) Manufacturing method of electron emission cathode
JP2009187922A (en) Method for manufacturing diamond electron source, and diamond electron source

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090511

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

R151 Written notification of patent or utility model registration

Ref document number: 4867643

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3