JP2008146464A

JP2008146464A - Plane input device

Info

Publication number: JP2008146464A
Application number: JP2006334571A
Authority: JP
Inventors: Hiroshi Wakuta; 宏涌田
Original assignee: Alps Electric Co Ltd
Current assignee: Alps Alpine Co Ltd
Priority date: 2006-12-12
Filing date: 2006-12-12
Publication date: 2008-06-26

Abstract

PROBLEM TO BE SOLVED: To provide a plane input device capable of highly accurately detecting a coordinate position and the magnitude of weight, without receiving influence of an environmental change such as noise, temperature and humidity. SOLUTION: When an operation body (f) such as a finger pressurizes an input panel 11, while the input panel 11 and a plate 26 pressurized via a projection 40 are deformed together, a common electrode 23 is not deformed. Thus, first capacitance C1 increases, but second capacitance C2 reduces. Since the first and second capacitances C1 and C2 are arranged in layers in a thin plate thickness dimension, the influence received from the temperature and the humidity can be reduced. The noise also similarly acts on the first and second capacitances C1 and C2, but these influences can be neglected by determining a variation in the capacitance from the capacity partial pressure ratio of both connected in series. Thus, the coordinate position and the magnitude of the weight can be highly accurately detected. COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、タッチパネルなどの平面入力装置に係わり、特に静電容量式の平面入力装置に関する。 The present invention relates to a flat input device such as a touch panel, and more particularly to a capacitance type flat input device.

下記の特許文献１には、パネルの四隅に可変キャパシタを設けた力検知タッチセンサパッドに関する発明が記載されている。この力検知タッチセンサパッドでは、操作者がタッチ面を加圧すると、四隅に設けられた前記可変キャパシタの静電容量が変化する。各静電容量の変化を検出することにより、タッチ面に対する加圧の位置及び大きさを検出できるようになっている。
特開平１０−１９８５０３号公報 Patent Document 1 below describes an invention related to a force detection touch sensor pad in which variable capacitors are provided at four corners of a panel. In this force detection touch sensor pad, when the operator presses the touch surface, the capacitances of the variable capacitors provided at the four corners change. By detecting a change in each capacitance, the position and magnitude of pressure applied to the touch surface can be detected.
Japanese Patent Laid-Open No. 10-198503

しかし、特許文献1に記載された発明の各可変キャパシタで形成される静電容量の変化量は、通常pＦ（＝１０^−１２Ｆ）ないしはfＦ（＝１０^−１５Ｆ）と極めて小さい。このため、ノイズや温度や湿度の変化などの影響を受けると、前記静電容量の変化量の検出精度が低下しやすいという問題がある。特に、四隅に設けられた可変キャパシタの誘電率は、温度の影響を受け易いため、同じ平面内でも場所ごとに変化しやすい。このため、従来においては温度補償回路や湿度補償回路を設ける必要があり、制御回路系が複雑化するとう問題がある。 However, the amount of change in capacitance formed by each variable capacitor of the invention described in Patent Document 1 is usually extremely small, such as pF (= 10 ⁻¹² F) or fF (= 10 ⁻¹⁵ F). For this reason, there is a problem that the detection accuracy of the change amount of the capacitance is likely to be lowered when affected by noise, temperature, humidity change, or the like. In particular, the dielectric constants of the variable capacitors provided at the four corners are easily affected by temperature, and thus are likely to change from place to place even within the same plane. For this reason, conventionally, it is necessary to provide a temperature compensation circuit and a humidity compensation circuit, and there is a problem that the control circuit system becomes complicated.

本発明は上記従来の課題を解決するためのものであり、異なる位置に配置された複数の可変キャパシタの静電容量の変化から座標位置や加重の大きさを検出することが可能な平面入力装置において、ノイズや温度などの環境変化の影響を受けることなく、高精度な検出を可能とした平面入力装置を提供することを目的としている。 The present invention is for solving the above-described conventional problems, and is a planar input device capable of detecting a coordinate position and a magnitude of weight from a change in capacitance of a plurality of variable capacitors disposed at different positions. Therefore, it is an object of the present invention to provide a flat input device that enables highly accurate detection without being affected by environmental changes such as noise and temperature.

また本発明は、制御系の回路構成を簡易化できるようにした平面入力装置を提供することを目的としている。 Another object of the present invention is to provide a planar input device that can simplify the circuit configuration of a control system.

本発明は、入力された加圧力に応じて撓み変形する入力パネルと、前記入力パネルが設けられたケースと、前記入力パネルと前記ケースとの間に設けられた可変容量部と、を備えた平面入力装置において、
前記可変容量部は、前記入力パネルの下面側に設けられた上部電極と、前記ケースの上面側に設けられた下部電極と、前記上部電極と前記下部電極とが対向し合うスペースの中間位置に前記上部電極と前記下部電極の双方に対向させて配置された共通電極と、が設けられていることを特徴とするものである。 The present invention includes an input panel that bends and deforms in response to an input pressure, a case provided with the input panel, and a variable capacitor provided between the input panel and the case. In the plane input device,
The variable capacitor is provided at an intermediate position between an upper electrode provided on the lower surface side of the input panel, a lower electrode provided on the upper surface side of the case, and a space where the upper electrode and the lower electrode face each other. And a common electrode disposed to face both the upper electrode and the lower electrode.

上記においては、前記上部電極と前記共通電極との間に第１の静電容量が形成され、前記下部電極と前記共通電極との間に第２の静電容量が形成され、前記第１の静電容量と前記第２の静電容量との比から前記入力パネルに対する入力位置および加圧力の大きさが検出されるものである。 In the above, a first capacitance is formed between the upper electrode and the common electrode, a second capacitance is formed between the lower electrode and the common electrode, and the first capacitance The input position with respect to the input panel and the magnitude of the applied pressure are detected from the ratio between the electrostatic capacity and the second electrostatic capacity.

本発明の平面入力装置では、第１の静電容量と第２の静電容量とは薄い板厚寸法内に重ねて配置されているため、温度や湿度から受ける影響を小さくできる。また温度や湿度、さらにはノイズなどの影響は、第１の静電容量と第２の静電容量に対して同じように作用するが、直列接続された第１の静電容量と第２の静電容量の容量分圧比から静電容量の変化量を求めることにより、これらの影響を無視できる程度に小さくすることが可能となる。すなわち、温度や湿度、さらにはノイズなどの影響を受け難くすることができ、従来必要とされていた温度補償回路や湿度補償回路を不要とすることができる。 In the flat input device of the present invention, the first electrostatic capacitance and the second electrostatic capacitance are arranged so as to overlap each other in a thin plate thickness dimension, so that the influence of temperature and humidity can be reduced. In addition, the effects of temperature, humidity, noise, and the like act on the first capacitance and the second capacitance in the same manner, but the first capacitance and the second capacitance connected in series. By obtaining the change amount of the capacitance from the capacitance division ratio of the capacitance, it is possible to reduce these effects to a level that can be ignored. That is, it can be made less susceptible to the effects of temperature, humidity, and noise, and the conventionally required temperature compensation circuit and humidity compensation circuit can be dispensed with.

上記においては、前記ケースの上に可撓領域を介して前記下部電極を保持し、前記下部電極の上に下部絶縁層を介して前記共通電極を保持し、さらに前記共通電極上に上部絶縁層を介して前記上部電極を保持するスペーサが設けられているものが好ましい。 In the above, the lower electrode is held on the case via a flexible region, the common electrode is held on the lower electrode via a lower insulating layer, and the upper insulating layer is further formed on the common electrode. It is preferable that a spacer for holding the upper electrode is provided via a gap.

上記手段では、上部電極と共通電極との間に第１の静電容量を形成し、共通電極と下部電極との間に第２の静電容量を形成することができる。 In the above means, a first capacitance can be formed between the upper electrode and the common electrode, and a second capacitance can be formed between the common electrode and the lower electrode.

さらに上記においては、前記共通電極には大穴が形成されており、この大穴内には前記上部電極と前記下部電極との対向距離を一定の寸法に維持する突起が配置されているものが好ましい。 Further, in the above, it is preferable that a large hole is formed in the common electrode, and a protrusion for maintaining a constant distance between the upper electrode and the lower electrode is disposed in the large hole.

上記手段では、加圧力が与えられた入力パネルが変形すると、第１の静電容量の大きさを増大させることができるとともに第２の静電容量の大きさを減少させることができる。すなわち、第１の静電容量と第２の静電容量の大きさを相対的に変化させることができる。しかも、第１の静電容量と第２の静電容量との和については、ほぼ一定の大きさを維持することができる。よって、容量分割比から求める座標位置や加圧力の検出精度を高めることができる。 In the above means, when the input panel to which the applied pressure is applied is deformed, the size of the first capacitance can be increased and the size of the second capacitance can be decreased. That is, the magnitudes of the first capacitance and the second capacitance can be relatively changed. In addition, the sum of the first capacitance and the second capacitance can be maintained at a substantially constant size. Therefore, the detection accuracy of the coordinate position and the applied pressure obtained from the capacity division ratio can be increased.

また前記下部電極が可撓性を有するプレートに設けられているものが好ましい。
上記手段では、下部電極がプレートとともに一体となって変形することができる。 Moreover, it is preferable that the lower electrode is provided on a flexible plate.
In the above means, the lower electrode can be deformed integrally with the plate.

上記においては、前記可変容量部で生成された静電容量を検出する検出回路が設けられており、前記検出回路は前記第１の静電容量からの出力と前記第２の静電容量からの出力との差動出力を検出するものが好ましい。
上記手段では、通常の出力に比較して、差動出力の大きさを２倍にすることができる。 In the above, a detection circuit that detects the capacitance generated by the variable capacitance unit is provided, and the detection circuit outputs the output from the first capacitance and the second capacitance. What detects a differential output with respect to an output is preferable.
With the above means, the size of the differential output can be doubled compared to the normal output.

さらには、前記可変容量部が、前記入力パネルの周縁部に配置されているものが好ましい。 Furthermore, it is preferable that the variable capacitance portion is disposed on a peripheral portion of the input panel.

上記手段では、入力パネルの中央部分に表示部材などを設けたときに、前記表示部材の視認性の低下を避けることができる。 In the above means, when a display member or the like is provided in the central portion of the input panel, it is possible to avoid a decrease in the visibility of the display member.

また前記入力パネルが４つの隅部を有しており、１つの前記隅部にはＸ方向を長手方向とするＸ可変容量部とＹ方向を長手方向とするＹ可変容量部が設けられているものが好ましい。 The input panel has four corners, and one corner is provided with an X variable capacitor having the X direction as the longitudinal direction and a Y variable capacitor having the Y direction as the longitudinal direction. Those are preferred.

上記手段では、操作体の互いに直交するＸ、Ｙ方向への移動をそれぞれ高精度に検出することができる。 The above means can detect the movement of the operating body in the X and Y directions orthogonal to each other with high accuracy.

操作体の座標位置は、例えば、前記入力パネルの、右上を第１の隅部と、右下を第２の隅部と、左下を第３の隅部と、左上を第４の隅部としたときに、
前記第１の隅部に設けられたＸ可変容量部の出力ｘ１と前記第４の隅部に設けられたＸ可変容量部の出力ｘ１’との比であるＸ方向の第１出力比と、
前記第３の隅部に設けられたＸ可変容量部の出力ｘ２と前記第４の隅部に設けられたＸ可変容量部の出力との比ｘ２’であるＸ方向の第２出力比と、
前記第１の隅部に設けられたＹ可変容量部の出力ｙ１と前記第２の隅部に設けられたＹ可変容量部の出力ｙ１’との比であるＹ方向の第１出力比と、
前記第３の隅部に設けられたＹ可変容量部の出力ｙ２’と前記第４の隅部に設けられたＹ可変容量部の出力ｙ２との比であるＹ方向の第２出力比と、
から前記入力位置の座標が検出されるものである。 The coordinate position of the operating body is, for example, the first corner on the upper right, the second corner on the lower right, the third corner on the lower left, and the fourth corner on the upper left of the input panel. When
A first output ratio in the X direction that is a ratio of an output x1 of the X variable capacitance section provided at the first corner and an output x1 ′ of the X variable capacitance section provided at the fourth corner;
A second output ratio in the X direction that is a ratio x2 ′ between an output x2 of the X variable capacitance section provided at the third corner and an output of the X variable capacitance section provided at the fourth corner;
A first output ratio in the Y direction, which is a ratio of an output y1 of the Y variable capacitor provided at the first corner and an output y1 ′ of the Y variable capacitor provided at the second corner;
A second output ratio in the Y direction, which is a ratio of an output y2 ′ of the Y variable capacitor provided in the third corner and an output y2 of the Y variable capacitor provided in the fourth corner;
From which the coordinates of the input position are detected.

より具体的には、入力位置の座標を（Ｘ，Ｙ）としたときに、
前記座標Ｘが、前記出力ｘ１＞前記出力ｘ１’のときにはＸ＝（ｘ１’／ｘ１＋ｘ２’／ｘ２）／２として算出され、前記出力ｘ１≦前記出力ｘ１’のときにはＸ＝（ｘ１／ｘ１’＋ｘ２／ｘ２’）／２として算出され、
前記座標Ｙが、前記出力ｙ１＞前記出力ｙ１’のときにはＹ＝（ｙ１’／ｙ１＋ｙ２’／ｙ２）／２として算出され、前記出力ｙ１≦前記出力ｙ１’のときにはＹ＝（ｙ１／ｙ１’＋ｙ２／ｙ２’）／２として算出される。 More specifically, when the coordinates of the input position are (X, Y),
The coordinate X is calculated as X = (x1 ′ / x1 + x2 ′ / x2) / 2 when the output x1> the output x1 ′, and when the output x1 ≦ the output x1 ′, X = (x1 / x1 ′ + x2). / X2 ′) / 2,
The coordinate Y is calculated as Y = (y1 ′ / y1 + y2 ′ / y2) / 2 when the output y1> the output y1 ′, and Y = (y1 / y1 ′ + y2 when the output y1 ≦ the output y1 ′. / Y2 ′) / 2.

本発明では、薄い板厚内に第１，第２の静電容量を配置し、これら２つの静電容量の変化量から座標位置や加重の大きさを検出する構成としたことから、温度変化、湿度変化、さらには電磁ノイズなどの周囲の環境変化に強く、これらの影響を排除した検出精度の高い平面入力装置とすることができる。 In the present invention, the first and second capacitances are arranged in a thin plate thickness, and the coordinate position and the magnitude of the weight are detected from the change amounts of these two capacitances. It can be a flat input device with high detection accuracy that is resistant to changes in the surrounding environment such as changes in humidity and electromagnetic noise and eliminates these effects.

またＸ可変容量部およびＹ可変容量部を入力パネルの周辺部に配置し、中央部分への配置を避けることができるため、中央部分に表示部材を配置したときに前記表示部材の視認性の低下を避けることができる。 Further, since the X variable capacitance portion and the Y variable capacitance portion are arranged in the peripheral portion of the input panel and can be avoided from being arranged in the central portion, the visibility of the display member is lowered when the display member is arranged in the central portion. Can be avoided.

図１は本発明の実施の形態としての平面入力装置を示す斜視図、図２は図１に示す平面入力装置の平面図、図３Ａおよび図３Ｂは図１に示す平面入力装置の一の隅部の断面図であり、図３Ａは変形前の状態、図３Ｂは変形時の状態を示している。また図４は平面入力装置に設けられた各静電容量部の配置を示す平面図である。 1 is a perspective view showing a flat input device as an embodiment of the present invention, FIG. 2 is a plan view of the flat input device shown in FIG. 1, and FIGS. 3A and 3B are corners of the flat input device shown in FIG. FIG. 3A shows a state before deformation, and FIG. 3B shows a state at the time of deformation. FIG. 4 is a plan view showing the arrangement of the capacitance units provided in the flat input device.

図１に本発明の実施の形態として示す平面入力装置１０は、例えば携帯電話機、携帯型のオーディオプレーヤ、映像プレーヤ、ＰＤＡなどをはじめとする各種の電子機器に使用される。この平面入力装置１０は、指やペンなどの操作体ｆを用いての座標入力は勿論のこと、前記操作体ｆによる加圧力の大きさをも検出することが可能とされている。 A flat input device 10 shown in FIG. 1 as an embodiment of the present invention is used in various electronic devices such as a mobile phone, a portable audio player, a video player, and a PDA. The flat surface input device 10 can detect not only the coordinate input using the operation body f such as a finger or a pen, but also the magnitude of the pressure applied by the operation body f.

図１および図２に示すように、平面入力装置１０は最上部に入力パネル１１を有している。また平面入力装置１０の最下部にはケース１２が設けられている。入力パネル１１はＰＥＴやポリカーボネイトなど透明な合成樹脂で形成されている。また入力パネル１１は可撓性を有しており、面に垂直方向の力を受けると前記図示Ｚ方向に撓み変形する。 As shown in FIGS. 1 and 2, the flat input device 10 has an input panel 11 at the top. A case 12 is provided at the bottom of the flat input device 10. The input panel 11 is made of a transparent synthetic resin such as PET or polycarbonate. The input panel 11 has flexibility, and when it receives a force perpendicular to the surface, the input panel 11 bends and deforms in the Z direction shown in the drawing.

本実施の形態に示す入力パネル１１はＸ方向を長辺、Ｙ方向に短辺を有する長方形をしている。そして、長方形からなる前記入力パネル１１の四隅の領域には、第１ないし第４の隅部Ａ，Ｂ，ＣおよびＤが設けられている。以下の説明においては、図１において、図示右上の隅部を基準としてこれを第１の隅部Ａとし、以下右回り方向に、右下を第２の隅部Ｂ、左下を第３の隅部Ｃ、左上を第４の隅部Ｄとして説明する。 The input panel 11 shown in this embodiment has a rectangular shape with long sides in the X direction and short sides in the Y direction. In addition, first to fourth corner portions A, B, C, and D are provided in the four corner regions of the rectangular input panel 11. In the following description, in FIG. 1, the upper right corner of the figure is used as a reference, which is referred to as a first corner A, and in the clockwise direction, the lower right is the second corner B, and the lower left is the third corner. The part C and the upper left will be described as a fourth corner D.

入力パネル１１の外周側の縁部は前記ケース１２の上縁端１２ａに支持されている。図３Ａに示すように、ケース１２の下端には断面Ｌ字形状で示される底部１２ｂを有している。この底部１２ｂの内側には開口部１２Ａが形成されている。そして、この開口部１２Ａには、後述するような複数の可変容量部２０が設けられる。さらには各可変容量部２０を入力パネル１１の端部に配置することができるため、入力パネル１１の透明性を確保することができる。よって、開口部１２Ａには、液晶表示装置などの表示部材を設けることも可能であり（図示せず）特に携帯電話機などに用いることが可能である。この場合には、前記表示部材の視認性の低下を避けることができる。 The outer peripheral edge of the input panel 11 is supported by the upper edge 12 a of the case 12. As shown in FIG. 3A, the lower end of the case 12 has a bottom portion 12b having an L-shaped cross section. An opening 12A is formed inside the bottom 12b. The opening 12A is provided with a plurality of variable capacitance sections 20 as will be described later. Furthermore, since each variable capacitance part 20 can be arrange | positioned at the edge part of the input panel 11, the transparency of the input panel 11 is securable. Therefore, the opening 12A can be provided with a display member such as a liquid crystal display device (not shown), and can be used particularly for a mobile phone. In this case, a decrease in the visibility of the display member can be avoided.

図２および図３Ａに示すように、前記可変容量部２０は図示Ｚ（＋）方向の上層側から図示Ｚ（−）方向の下層側へかけて順に、上部シート２１、上部電極２２、共通電極２３、下部電極２４、下部シート２５およびプレート２６を有している。 As shown in FIGS. 2 and 3A, the variable capacitor section 20 includes an upper sheet 21, an upper electrode 22, and a common electrode in order from the upper layer side in the Z (+) direction to the lower layer side in the Z (−) direction. 23, a lower electrode 24, a lower sheet 25 and a plate 26.

上部シート２１は、例えばポリイミドなどの絶縁フィルムにより平面「口」形状に形成されている。上部シート２１は、接着剤などを介して入力パネル１１の下面に固定されている。 The upper sheet 21 is formed in a planar “mouth” shape by an insulating film such as polyimide. The upper sheet 21 is fixed to the lower surface of the input panel 11 via an adhesive or the like.

前記上部電極２２は、前記上部シート２１の下面に銅や銀などの導電材料により薄膜形成されている。この実施の形態では、前記上部電極２２が前記上部シート２１の８箇所の位置に形成されている。すなわち、図２に示すように、前記第１の隅部Ａの近傍には、長手方向をＸ方向とする上部電極２２ｘ１と、同じく長手方向をＹ方向とする上部電極２２ｙ１とが設けられている。以下同様に、第２ないし第３の隅部Ｂ，Ｃ，Ｄの近傍には、長手方向をＸ方向とする上部電極２２ｘ２，２２ｘ３，２２ｘ４と、同じく長手方向をＹ方向とする上部電極２２ｙ２，２２ｙ３，２２ｙ４がそれぞれ設けられている。 The upper electrode 22 is formed as a thin film on the lower surface of the upper sheet 21 with a conductive material such as copper or silver. In this embodiment, the upper electrode 22 is formed at eight positions on the upper sheet 21. That is, as shown in FIG. 2, an upper electrode 22x1 whose longitudinal direction is the X direction and an upper electrode 22y1 whose longitudinal direction is the Y direction are provided in the vicinity of the first corner A. . Similarly, in the vicinity of the second to third corners B, C, D, there are upper electrodes 22x2, 22x3, 22x4 whose longitudinal direction is the X direction, and upper electrodes 22y2, whose longitudinal direction is also the Y direction. 22y3 and 22y4 are provided, respectively.

上部シート２１の表面には複数のパターン線（図示せず）が配線されており、各パターン線の一端は各上部電極２２ｘ１，２２ｘ２，２２ｘ３，２２ｘ４，２２ｙ１，２２ｙ２，２２ｙ３，２２ｙ４にそれぞれ接続され、他端は上部シート２１の一部に設けられた延出部２１Ａを介して外部に引き出されている。なお、入力パネル１１が面と垂直な方向（Ｚ方向）に撓み変形するときには、前記上部シート２１および上部電極２２も前記入力パネル１１と一体となって変形することが可能である。 A plurality of pattern lines (not shown) are wired on the surface of the upper sheet 21, and one end of each pattern line is connected to each upper electrode 22x1, 22x2, 22x3, 22x4, 22y1, 22y2, 22y3, and 22y4. The other end is drawn to the outside through an extending portion 21A provided in a part of the upper sheet 21. When the input panel 11 is bent and deformed in a direction perpendicular to the surface (Z direction), the upper sheet 21 and the upper electrode 22 can also be deformed integrally with the input panel 11.

共通電極２３も薄い銅を主体とする導電性の板材で形成され、その外形は平面「口」形状である。共通電極２３の一部には延出部２３Ａが形成されており、共通電極２３はこの延出部２３Ａを介して外部の回路に接続される。 The common electrode 23 is also formed of a conductive plate mainly composed of thin copper, and the outer shape thereof is a planar “mouth” shape. An extension 23A is formed in a part of the common electrode 23, and the common electrode 23 is connected to an external circuit through the extension 23A.

下部電極２４および下部シート２５は、前記上部電極２２および前記上部シート２１と同様の構成である。すなわち、図２に示すように、下部電極２４は、前記下部シート２５の表面（図２ではＺ（＋）側の面）の８箇所の位置に設けられた下部電極２４ｘ１，２４ｘ２，２４ｘ３，２４ｘ４と下部部電極２４ｙ１，２４ｙ２，２４ｙ３，２４ｙ４とにより形成されている。また下部シート２５には複数のパターン線（図示せず）と延出部２５Ａが設けられている。個々の下部電極は各パターン線および延出部２５Ａを介して外部に引き出されている。なお、下部電極２４の面積と上部電極２２の面積は等しい。 The lower electrode 24 and the lower sheet 25 have the same configuration as the upper electrode 22 and the upper sheet 21. That is, as shown in FIG. 2, the lower electrode 24 has lower electrodes 24x1, 24x2, 24x3, 24x4 provided at eight positions on the surface of the lower sheet 25 (the surface on the Z (+) side in FIG. 2). And lower electrode 24y1, 24y2, 24y3, 24y4. The lower sheet 25 is provided with a plurality of pattern lines (not shown) and extending portions 25A. The individual lower electrodes are drawn to the outside through the pattern lines and the extending portions 25A. The area of the lower electrode 24 and the area of the upper electrode 22 are equal.

プレート２６は、面と垂直を成す方向（Ｚ方向）に変形可能な可撓性を有する金属板または合成樹脂板なので形成され、その外形は平面「口」形状である。下部電極２４を有する下部シート２５は、前記プレート２６の表面に接着剤などを介して固着される。このため、下部電極２４はプレート２６とともに一体で撓み変形することが可能な状態にある（図３Ｂ参照）。 The plate 26 is formed of a flexible metal plate or synthetic resin plate that can be deformed in a direction perpendicular to the surface (Z direction), and its outer shape is a planar “mouth” shape. The lower sheet 25 having the lower electrode 24 is fixed to the surface of the plate 26 with an adhesive or the like. For this reason, the lower electrode 24 is in a state where it can be bent and deformed integrally with the plate 26 (see FIG. 3B).

図３Ａおよび図３Ｂに示すように、第１ないし第４の隅部ＡないしＤにはスペーサ３０がそれぞれ設けられている。前記スペーサ３０は、直径の異なる底部３１、中腹部３２および頭部３３が一体に形成されている。そして、底部３１と前中腹部３２との間には第１の段差部３４が設けられ、中腹部３２と頭部３３との間には第２の段差部３５が設けられている。 As shown in FIGS. 3A and 3B, spacers 30 are provided in the first to fourth corners A to D, respectively. The spacer 30 is integrally formed with a bottom 31, a middle abdomen 32, and a head 33 having different diameters. A first step 34 is provided between the bottom 31 and the front middle 32, and a second step 35 is provided between the middle 32 and the head 33.

図２に示すように、共通電極２３、下部シート２５およびプレート２６のそれぞれ４つの隅部ＡないしＤには、貫通孔２３ａ、２５ａおよび２６ａがそれぞれ形成されている。第１ないし第４の隅部ＡないしＤに設けられた各貫通孔２１ａ，２３ａ、２５ａおよび２６ａは、それぞれ図示Ｚ方向に延びる同一の軸上に位置している。 As shown in FIG. 2, through holes 23a, 25a, and 26a are formed in four corners A to D of the common electrode 23, the lower sheet 25, and the plate 26, respectively. The through holes 21a, 23a, 25a, and 26a provided in the first to fourth corners A to D are located on the same axis extending in the Z direction in the drawing.

図３Ａに示すように、下部シート２５およびプレート２６に形成された各貫通孔２５ａ，２６ａの直径は、前記スペーサ３０の底部３１の直径より大きく且つ前記中腹部３２の直径よりも小さい。また前記共通電極２３に形成された各貫通孔２３ａの直径は、前記スペーサ３０の中腹部３２の直径よりも大きく且つ前記頭部３３の直径よりも小さい。このため、下部シート２５を有するプレート２６はスペーサ３０の第１の段差部３４に支持され、共通電極２３はスペーサ３０の第２の段差部３５に支持されている。 As shown in FIG. 3A, the diameters of the through holes 25 a and 26 a formed in the lower sheet 25 and the plate 26 are larger than the diameter of the bottom portion 31 of the spacer 30 and smaller than the diameter of the middle portion 32. Further, the diameter of each through hole 23 a formed in the common electrode 23 is larger than the diameter of the middle part 32 of the spacer 30 and smaller than the diameter of the head 33. For this reason, the plate 26 having the lower sheet 25 is supported by the first step portion 34 of the spacer 30, and the common electrode 23 is supported by the second step portion 35 of the spacer 30.

図２および図３Ｂに示すように、上部電極２２および下部電極２４の近傍で、且つスペーサ３０が設けられた位置と逆側となる位置には突起４０が設けられている。前記突起４０は、下部シート２５の上に別体に形成された凸状の合成樹脂などを固着する構成でもよいし、前記プレート２６の表面を、凸状にプレス加工することにより一体的に形成したものであってもよい。突起４０がプレート２６の表面に一体的に形成される構成の場合には、突起４０は前記下部シート２５に形成された貫通孔２５ｂを通じて図示上方に露出される。 As shown in FIGS. 2 and 3B, a protrusion 40 is provided in the vicinity of the upper electrode 22 and the lower electrode 24 and at a position opposite to the position where the spacer 30 is provided. The protrusion 40 may be configured to fix a convex synthetic resin or the like formed separately on the lower sheet 25, or may be formed integrally by pressing the surface of the plate 26 into a convex shape. It may be what you did. In the case where the protrusion 40 is formed integrally with the surface of the plate 26, the protrusion 40 is exposed upward in the figure through the through hole 25 b formed in the lower sheet 25.

図３Ａに示すように、共通電極２３には、突起４０の直径よりも十分に大きな内径寸法を有する大穴２３ｂが形成されている。突部４０の先端側は、前記大穴２３ｂを通じて図示上方に突出され、さらにその頂点４１は前記上部シート２１の下面に当接している。すなわち、上部電極２２と下部電極２４との間の対向距離Ｈ１、ひいては入力パネル１１の下面とプレート２６の上面との間の対向距離Ｈ２は、常に一定の寸法（突起４０の高さ寸法）が維持される。 As shown in FIG. 3A, the common electrode 23 is formed with a large hole 23 b having an inner diameter dimension sufficiently larger than the diameter of the protrusion 40. The front end side of the protrusion 40 protrudes upward in the figure through the large hole 23 b, and the apex 41 is in contact with the lower surface of the upper sheet 21. That is, the facing distance H1 between the upper electrode 22 and the lower electrode 24, and hence the facing distance H2 between the lower surface of the input panel 11 and the upper surface of the plate 26, always has a constant dimension (height dimension of the protrusion 40). Maintained.

この状態では、共通電極２３が上部電極２２および下部電極２４の中間に挟み込まれた状態で対向配置される。そして、図３Ａに示すように、プレート２６の下部位置に空気層からなる可撓領域２７が形成されている。また下部電極２４と共通電極の下面との間には空気層からなる下部絶縁層２８が形成され、上部電極２２と共通電極２３の上面との間には空気層からなる上部絶縁層２９が形成される。プレート２６は、可撓領域２７および開口部１２Ａ内で弾性変形することが可能である（図３Ｂ参照）。 In this state, the common electrode 23 is disposed so as to face the intermediate electrode 23 and the lower electrode 24. And as shown to FIG. 3A, the flexible area | region 27 which consists of an air layer in the lower position of the plate 26 is formed. A lower insulating layer 28 made of an air layer is formed between the lower electrode 24 and the lower surface of the common electrode, and an upper insulating layer 29 made of an air layer is formed between the upper electrode 22 and the upper surface of the common electrode 23. Is done. The plate 26 can be elastically deformed within the flexible region 27 and the opening 12A (see FIG. 3B).

図３Ａに示す変形前の状態（初期状態）では、上部絶縁層２９内に設けられた上部電極２２と共通電極２３の上面との間は対向距離ｄ１に設定されている。また下部絶縁層２８内に設けられた下部電極２４と共通電極２３の下面との間は対向距離ｄ２に設定されている。なお、対向距離ｄ１と対向距離ｄ２とは、変形前の初期状態においてはｄ１＝ｄ２であることが好ましい。ただし、たとえｄ１≠ｄ２であったとしてもキャリブレーションすることにより、ｄ１＝ｄ２として取り扱うことが可能である。 In the state before deformation (initial state) shown in FIG. 3A, the facing distance d1 is set between the upper electrode 22 provided in the upper insulating layer 29 and the upper surface of the common electrode 23. Further, the facing distance d 2 is set between the lower electrode 24 provided in the lower insulating layer 28 and the lower surface of the common electrode 23. Note that the facing distance d1 and the facing distance d2 are preferably d1 = d2 in the initial state before deformation. However, even if d1 ≠ d2, it can be handled as d1 = d2 by calibration.

上部電極２２と共通電極２３の上面との間には第１の静電容量Ｃ１が形成され、下部電極２４と共通電極２３の下面との間には第２の静電容量Ｃ２が形成される。第１の静電容量Ｃ１の大きさは対向距離ｄ１に反比例し、第２の静電容量Ｃ２の大きさは対向距離ｄ２に反比例する。 A first capacitance C1 is formed between the upper electrode 22 and the upper surface of the common electrode 23, and a second capacitance C2 is formed between the lower electrode 24 and the lower surface of the common electrode 23. . The magnitude of the first capacitance C1 is inversely proportional to the facing distance d1, and the magnitude of the second capacitance C2 is inversely proportional to the facing distance d2.

すなわち、前記上部絶縁層２９および下部絶縁層２８の誘電率（空気の誘電率）をεとし、上部電極２２と共通電極２３との対向面積および下部電極２４と共通電極２３との対向面積をそれぞれＳとすると、第１，第２の静電容量Ｃ１，Ｃ２はそれぞれＣ１＝ε（Ｓ／ｄ１）、Ｃ２＝ε（Ｓ／ｄ２）である。 That is, the dielectric constant (the dielectric constant of air) of the upper insulating layer 29 and the lower insulating layer 28 is ε, and the opposing area between the upper electrode 22 and the common electrode 23 and the opposing area between the lower electrode 24 and the common electrode 23 are respectively Assuming S, the first and second capacitances C1 and C2 are C1 = ε (S / d1) and C2 = ε (S / d2), respectively.

第１の隅部Ａの上部側においては、上部電極２２ｘ１と共通電極２３との間に第１の静電容量Ｃ１ｘが形成され、上部電極２２ｙ１と共通電極２３との間に第１の静電容量Ｃ１ｙが形成される。同様に、第１の隅部Ａの下部側においては、下部電極２４ｘ１と共通電極２３との間に第２の静電容量Ｃ２ｘが形成され、下部電極２４ｙ１と共通電極２３との間に第２の静電容量Ｃ２ｙが形成される。すなわち、１つの隅部には第１の静電容量Ｃ１ｘ、Ｃ１ｙと第２の静電容量Ｃ２ｘおよびＣ２ｙからなる４つの静電容量が形成される。したがって、第１ないし第４の隅部Ａ，Ｂ，ＣおよびＤからなる４箇所の隅部には、合計１６の第１，第２の静電容量Ｃ１，Ｃ２が形成されることになる。 On the upper side of the first corner A, a first capacitance C1x is formed between the upper electrode 22x1 and the common electrode 23, and a first electrostatic capacitance is formed between the upper electrode 22y1 and the common electrode 23. A capacitor C1y is formed. Similarly, on the lower side of the first corner A, a second capacitance C2x is formed between the lower electrode 24x1 and the common electrode 23, and the second capacitance C2x is formed between the lower electrode 24y1 and the common electrode 23. Capacitance C2y is formed. That is, four capacitances including the first capacitances C1x and C1y and the second capacitances C2x and C2y are formed at one corner. Accordingly, a total of sixteen first and second capacitances C1 and C2 are formed at the four corners including the first to fourth corners A, B, C, and D.

そして、例えば第１の隅部Ａでは、第１の静電容量Ｃ１ｘと第２の静電容量Ｃ２ｘとが１つのＸ可変容量部を形成し、同じく第１の静電容量Ｃ１ｙと第２の静電容量Ｃ２ｙとが１つのＹ可変容量部を形成している。そして、この平面入力装置１０では、このようなＸ可変容量部およびＹ可変容量部が、第１ないし第４の隅部Ａ，Ｂ，ＣおよびＤにそれぞれ１組ずつ、合計８組設けられている。 For example, at the first corner A, the first electrostatic capacitance C1x and the second electrostatic capacitance C2x form one X variable capacitance portion, and the first electrostatic capacitance C1y and the second electrostatic capacitance C1y are the same. The electrostatic capacitance C2y forms one Y variable capacitance section. In the flat input device 10, a total of eight sets of such X variable capacitance units and Y variable capacitance units are provided, one for each of the first to fourth corners A, B, C, and D. Yes.

図３Ｂに示すように、入力パネル１１が図示下方（Ｚ（−）方向）に変形するとき、加圧力は入力パネル１１の下面から突起４０を介してプレート２６に伝えられる。このため、プレート２６は、前記入力パネル１１の変形動作に追従して図示下方に変形させられる。突起４０の周囲と貫通孔２３ａの縁部との間には十分な隙間余裕が形成されている。このため、前記加圧力は共通電極２３には伝わらず、共通電極２３は変形せずにそのままの状態が維持される。 As shown in FIG. 3B, when the input panel 11 is deformed downward in the figure (Z (−) direction), the applied pressure is transmitted from the lower surface of the input panel 11 to the plate 26 through the protrusions 40. Therefore, the plate 26 is deformed downward in the figure following the deformation operation of the input panel 11. A sufficient clearance margin is formed between the periphery of the protrusion 40 and the edge of the through hole 23a. For this reason, the applied pressure is not transmitted to the common electrode 23, and the common electrode 23 is not deformed and is maintained as it is.

図５は、第１，第２の静電容量Ｃ１，Ｃ２を検出するための検出回路の原理を説明するためのブロック図である。なお、このブロック図は、複数のＸ可変容量部およびＹ可変容量部のうち、１つの可変容量部を構成する第１の静電容量Ｃ１と第２の静電容量Ｃ２の場合を示している。 FIG. 5 is a block diagram for explaining the principle of a detection circuit for detecting the first and second electrostatic capacitances C1 and C2. This block diagram shows the case of the first capacitance C1 and the second capacitance C2 constituting one variable capacitance portion among a plurality of X variable capacitance portions and Y variable capacitance portions. .

平面入力装置１０は、第１ないし第４の隅部Ａ，Ｂ，ＣおよびＤに設けられた１組の可変容量部（第１の静電容量Ｃ１と第２の静電容量Ｃ２）２０を検出するための検出回路５０を有している。なお、可変容量部２０を形成する個々の上部電極２２、共通電極２３および個々の下部電極２４は、上部シート２１、共通電極２３、下部シート２５の各延出部２１Ａ，２３Ａおよび２５Ａに形成された前記パターン線を介して前記検出回路５０を構成する電子部品に接続されている。 The flat input device 10 includes a set of variable capacitance units (first electrostatic capacitance C1 and second electrostatic capacitance C2) 20 provided in the first to fourth corners A, B, C, and D. A detection circuit 50 for detection is provided. Note that the individual upper electrode 22, common electrode 23, and individual lower electrode 24 forming the variable capacitance unit 20 are formed on the extending portions 21A, 23A, and 25A of the upper sheet 21, the common electrode 23, and the lower sheet 25, respectively. In addition, the detection circuit 50 is connected to electronic components via the pattern lines.

図５に示すように、前記検出回路５０は発振部（ＯＳＣ）５１、可変容量部２０、容量／電圧変換部（Ｃ／Ｖ）５３、平滑部５４およびアナログ／デジタル変換部（Ａ／Ｄ）５５を有している。 As shown in FIG. 5, the detection circuit 50 includes an oscillation unit (OSC) 51, a variable capacitance unit 20, a capacitance / voltage conversion unit (C / V) 53, a smoothing unit 54, and an analog / digital conversion unit (A / D). 55.

発振部５１は、所定の周波数からなるパルス信号Ｓ１を出力する発振器５１Ａと、パルス信号の位相を１８０度反転させた反転パルス信号を生成する反転回路（インバータ）５１Ｂとを有している。この発振部５１では、発振器５１Ａから出力されたパルス信号Ｓ１および反転回路５１Ｂで反転させられた後の反転パルス信号Ｓ１バーの２つが生成され可変容量部２０に与えられる。 The oscillating unit 51 includes an oscillator 51A that outputs a pulse signal S1 having a predetermined frequency, and an inverting circuit (inverter) 51B that generates an inverted pulse signal obtained by inverting the phase of the pulse signal by 180 degrees. In the oscillating unit 51, two of the pulse signal S1 output from the oscillator 51A and the inverted pulse signal S1 bar inverted by the inverting circuit 51B are generated and applied to the variable capacitor unit 20.

すなわち、一方のパルス信号Ｓ１は上部電極２２と共通電極２３との間に形成される各第１の静電容量Ｃ１の上部電極２２に与えられ、他方の反転パルス信号Ｓ１バーは下部電極２４と共通電極２３との間に形成される各第２の静電容量Ｃ２の前記下部電極２４に与えられる。 That is, one pulse signal S1 is applied to the upper electrode 22 of each first capacitance C1 formed between the upper electrode 22 and the common electrode 23, and the other inverted pulse signal S1 bar is connected to the lower electrode 24. This is applied to the lower electrode 24 of each second capacitance C2 formed between the common electrode 23.

可変容量部２０は、第１の静電容量Ｃ１および第２の静電容量Ｃ２を有して形成される。なお、実際の可変容量部２０は、第１ないし第４の隅部Ａ，Ｂ，ＣおよびＤに８組のＸ可変容量部とＹ可変容量部を有する。すなわち、図４に示すように、可変容量部２０はＸ１可変容量部、Ｘ１’可変容量部、Ｘ２可変容量部、Ｘ２’可変容量部、Ｙ１可変容量部、Ｙ１’可変容量部、Ｙ２可変容量部およびＹ２’可変容量部から構成される。 The variable capacitance unit 20 is formed having a first capacitance C1 and a second capacitance C2. The actual variable capacitance section 20 has eight sets of X variable capacitance sections and Y variable capacitance sections at the first to fourth corners A, B, C and D. That is, as shown in FIG. 4, the variable capacitor unit 20 includes an X1 variable capacitor unit, an X1 ′ variable capacitor unit, an X2 variable capacitor unit, an X2 ′ variable capacitor unit, a Y1 variable capacitor unit, a Y1 ′ variable capacitor unit, and a Y2 variable capacitor. And a Y2 ′ variable capacitor.

容量／電圧変換部５３は、第１の静電容量Ｃ１と第２の静電容量Ｃ２との容量分圧比（（１／Ｃ２）／（１／Ｃ１＋１／Ｃ２））を電圧に変換して出力ＶＣとする。ここで変換後の出力ＶＣは、図６のＡおよびＢに示すような前記パルス信号Ｓ１と反転パルス信号Ｓ１バーが、入力として第１の静電容量Ｃ１と第２の静電容量Ｃ２の両端にそれぞれ与えられることにより出力されるものであり、共通電極２３の出力Ｖは例えば図６のＣないしＥに示すような波形となる。図６のＡないしＣは、容量／電圧変換部への入力と出力との関係を示す波形図であり、図６のＡは一方の入力であるパルス信号Ｓ１、図６のＢは他方の入力であるパルス信号Ｓ１バー、図６のＣはＣ１＝Ｃ２時における出力ＶＣ、図６のＤは第１の静電容量Ｃ１と第２の静電容量Ｃ２との容量差ΔＣが小さい場合（Ｃ１＞Ｃ２時）における出力ＶＣ、図６のＥは第１の静電容量Ｃ１と第２の静電容量Ｃ２との容量差ΔＣが大きい場合（Ｃ１＞＞Ｃ２）における出力ＶＣを示している。 The capacitance / voltage conversion unit 53 converts the capacitance division ratio ((1 / C2) / (1 / C1 + 1 / C2)) between the first capacitance C1 and the second capacitance C2 into a voltage and outputs the voltage. Let it be VC. Here, the converted output VC is obtained by using the pulse signal S1 and the inverted pulse signal S1 bar as shown in A and B of FIG. 6 as inputs, and both ends of the first capacitance C1 and the second capacitance C2. The output V of the common electrode 23 has a waveform as shown by C to E in FIG. 6, for example. 6A to 6C are waveform diagrams showing the relationship between the input and output to the capacitance / voltage converter, where A in FIG. 6 is a pulse signal S1 as one input, and B in FIG. 6 is the other input. 6 is an output VC when C1 = C2, and D of FIG. 6 is a case where the capacitance difference ΔC between the first capacitance C1 and the second capacitance C2 is small (C1). The output VC at the time of> C2 and E in FIG. 6 indicate the output VC when the capacitance difference ΔC between the first capacitance C1 and the second capacitance C2 is large (C1 >> C2).

図６のＡないしＣでは最小電圧０[ｖ]と最大電圧Ｖ[ｖ]の中間である中点電圧Ｖ／２[ｖ]を基準としており、後述するようにＣ１＝Ｃ２のときに、前記出力ＶＣが中点電圧Ｖ／２[ｖ]となるように設定される（図６のＣ参照）。入力パネル１１が加圧されて第１の静電容量Ｃ１と第２の静電容量Ｃ２との間に容量差（｜Ｃ１−Ｃ２｜）が生じると、出力ＶＣは前記中点電圧Ｖ／２[ｖ]を中心として上下に振れるパルス状の波形となる（図６のＤ参照）。そして、第１の静電容量Ｃ１と第２の静電容量Ｃ２との間の容量差（｜Ｃ１−Ｃ２｜）が大きくなると、出力ＶＣは、その振幅が前記容量差（｜Ｃ１−Ｃ２｜）分に比例して大きくなる。 A to C in FIG. 6 are based on a midpoint voltage V / 2 [v] that is intermediate between the minimum voltage 0 [v] and the maximum voltage V [v], and when C1 = C2 as described later, The output VC is set to the midpoint voltage V / 2 [v] (see C in FIG. 6). When the input panel 11 is pressurized and a capacitance difference (| C1-C2 |) is generated between the first capacitance C1 and the second capacitance C2, the output VC is the midpoint voltage V / 2. It becomes a pulse-like waveform that swings up and down around [v] (see D in FIG. 6). When the capacitance difference (| C1-C2 |) between the first capacitance C1 and the second capacitance C2 increases, the output VC has an amplitude that is the capacitance difference (| C1-C2 |). ) Increase in proportion to minutes.

平滑部５４は、前記出力ＶＣを積分する。これにより、測定点（検出の対象なった可変容量部）に加えられた加圧力の大きさが直流電圧（アナログ値）として算出される。 The smoothing unit 54 integrates the output VC. As a result, the magnitude of the applied pressure applied to the measurement point (variable capacity portion to be detected) is calculated as a DC voltage (analog value).

アナログ／デジタル変換部５５は、平滑部５４から出力された直流電圧（アナログ値）を所定の分解能でデジタル信号Ｄ１に変換し、図示しない制御部に向けて出力する。 The analog / digital conversion unit 55 converts the DC voltage (analog value) output from the smoothing unit 54 into a digital signal D1 with a predetermined resolution, and outputs the digital signal D1 to a control unit (not shown).

ここで、図３Ａに示すように、上部電極２２と共通電極２３との対向距離ｄ１と下部電極２４と共通電極２３との対向距離ｄ２とが一致（ｄ１＝ｄ２）しているとして扱える変形前の初期状態においては、第１の静電容量Ｃ１と第２の静電容量Ｃ２の比が１：１の関係（Ｃ１＝Ｃ２＝Ｃの関係）が成立するため、前記共通電極２３の出力ＶＣは中点電圧Ｖ／２[ｖ]となる。 Here, as shown in FIG. 3A, before the deformation, the facing distance d1 between the upper electrode 22 and the common electrode 23 and the facing distance d2 between the lower electrode 24 and the common electrode 23 coincide (d1 = d2). In the initial state, the ratio of the first capacitance C1 and the second capacitance C2 is 1: 1 (the relationship of C1 = C2 = C), so the output VC of the common electrode 23 Is the midpoint voltage V / 2 [v].

そして、図３Ｂに示すように加圧力が加えられて、前記入力パネル１１とプレート２６とが一緒に図示下方に変形すると、上部電極２２と共通電極２３との対向距離ｄ１は狭まる反面、下部電極２４と共通電極２３との対向距離ｄ２が広がる。よって、上部電極２２と共通電極２３との間の第１の静電容量Ｃ１は増大するが、下部電極２４と共通電極２３との間の第２の静電容量Ｃ２は減少する。 Then, as shown in FIG. 3B, when the input panel 11 and the plate 26 are deformed downward in the drawing together with the pressing force, the facing distance d1 between the upper electrode 22 and the common electrode 23 is reduced, whereas the lower electrode The facing distance d2 between 24 and the common electrode 23 increases. Therefore, the first capacitance C1 between the upper electrode 22 and the common electrode 23 increases, but the second capacitance C2 between the lower electrode 24 and the common electrode 23 decreases.

前記上部電極２２と下部電極２４の間の対向距離Ｈ１は常に一定である。よって、第１の静電容量Ｃ１が最初の静電容量Ｃから変化量ΔＣだけ増大すると、相対的に第２の静電容量Ｃ２は最初の静電容量Ｃから変化量ΔＣだけ減少する。このため、共通電極２３の出力ＶＣは、直列接続されたコンデンサの容量分圧比として以下の数１で定められる。 The facing distance H1 between the upper electrode 22 and the lower electrode 24 is always constant. Accordingly, when the first capacitance C1 increases from the first capacitance C by the change amount ΔC, the second capacitance C2 relatively decreases from the first capacitance C by the change amount ΔC. For this reason, the output VC of the common electrode 23 is determined by the following formula 1 as the capacitance division ratio of the capacitors connected in series.

このため、上記検出回路５０を用いて共通電極２３の出力ＶＣを検出することにより、第１の静電容量Ｃ１と第２の静電容量Ｃ２との変形の有無、すなわち入力パネル１１に加圧力が加えられたか否かを検出することが可能である。 Therefore, by detecting the output VC of the common electrode 23 using the detection circuit 50, the presence or absence of deformation of the first capacitance C1 and the second capacitance C2, that is, the pressure applied to the input panel 11 It is possible to detect whether or not is added.

次に、上記原理を用いて８組のＸ可変容量部およびＹ可変容量部を有する場合について説明する。 Next, a case where eight sets of X variable capacitance units and Y variable capacitance units are provided using the above principle will be described.

図７は本発明の実施の形態に係る検出回路の構成を示すブロック図、図８のＡないしＥは加圧力が与えられた場合（Ｃ１＞Ｃ２）における各出力を示しており、Ａはパルス信号Ｓ１に対する出力ＶＣ、ＢはＡを平滑した後の出力、Ｃは反転パルス信号Ｓ１バーに対する出力ＶＣ、ＤはＣを平滑した後の出力、ＥはＢとＤとの差動出力を示す図である。 FIG. 7 is a block diagram showing the configuration of the detection circuit according to the embodiment of the present invention. A to E in FIG. 8 show respective outputs when pressure is applied (C1> C2), and A is a pulse. Output VC for signal S1, B is an output after smoothing A, C is an output VC for inverted pulse signal S1 bar, D is an output after smoothing C, E is a differential output of B and D It is.

図７に示す検出回路５０Ａは、図５同様の機能を有する発振部（ＯＳＣ）５１、可変容量部２０、容量／電圧変換部（Ｃ／Ｖ）５３、平滑部５４およびアナログ／デジタル（Ａ／Ｄ）変換部５５を有している。 A detection circuit 50A shown in FIG. 7 includes an oscillation unit (OSC) 51, a variable capacitance unit 20, a capacitance / voltage conversion unit (C / V) 53, a smoothing unit 54, and an analog / digital (A / D) A conversion unit 55 is included.

ただし、図７に示す検出回路５０Ａは、以下の点で上記図５の回路と相違している。
この実施の形態は、可変容量部２０が、Ｘ１可変容量部、Ｘ２可変容量部、Ｘ１’可変容量部、Ｘ２’可変容量部、およびＹ１可変容量部、Ｙ２可変容量部、Ｙ１’可変容量部、Ｙ２’可変容量部からなる８組の可変容量部（Ｘ可変容量部とＹ可変容量部）を有するものとして構成されている。各可動容量部は、第１の静電容量Ｃ１と第２の静電容量Ｃ２とをそれぞれ有している。なお、Ｘ可変容量部とＹ可変容量部のそれぞれの配置は図４同様である。 However, the detection circuit 50A shown in FIG. 7 is different from the circuit of FIG. 5 in the following points.
In this embodiment, the variable capacitor unit 20 includes an X1 variable capacitor unit, an X2 variable capacitor unit, an X1 ′ variable capacitor unit, an X2 ′ variable capacitor unit, a Y1 variable capacitor unit, a Y2 variable capacitor unit, and a Y1 ′ variable capacitor unit. , Y2 ′ variable capacitor units are configured as eight variable capacitor units (X variable capacitor unit and Y variable capacitor unit). Each movable capacitance unit has a first capacitance C1 and a second capacitance C2. The arrangement of each of the X variable capacitor unit and the Y variable capacitor unit is the same as in FIG.

また各可変容量部の第１の静電容量Ｃ１を形成する各上部電極２２と発振器５１Ａとの間に切換部材（マルチプレクサ）５６Ａが設けられ、各可変容量部の第２の静電容量Ｃ２を形成する各下部電極２４と反転回路（インバータ）５１Ｂとの間に切換部材５６Ｂが設けられている。この実施の形態に示す切換部材（マルチプレクサ）５６Ａ，５６Ｂは、１つの入力端子５６ａに対して８つの出力端子５６ｂが設けられている。前記入力端子５６ａには発振器５１Ａまたは反転回路（インバータ）５１Ｂが接続され、８つの出力端子５６ｂには各可変容量部の第１の静電容量Ｃ１を形成する上部電極２２または第２の静電容量Ｃ２を形成する上部電極２４がそれぞれ接続されている。 Further, a switching member (multiplexer) 56A is provided between each upper electrode 22 forming the first capacitance C1 of each variable capacitance section and the oscillator 51A, and the second capacitance C2 of each variable capacitance section is changed. A switching member 56B is provided between each lower electrode 24 to be formed and an inverting circuit (inverter) 51B. The switching members (multiplexers) 56A and 56B shown in this embodiment are provided with eight output terminals 56b for one input terminal 56a. The input terminal 56a is connected to an oscillator 51A or an inverting circuit (inverter) 51B, and the eight output terminals 56b are the upper electrode 22 forming the first capacitance C1 of each variable capacitance section or the second electrostatic capacitance. The upper electrodes 24 forming the capacitor C2 are connected to each other.

前記切換部材５６Ａ，５６Ｂは制御端子（図示せず）を有している。前記切換部材５６Ａ，５６Ｂは、図示しない制御部からの制御信号を受けると、入力端子５６ａと８つの出力端子５６ｂのうちのいずれか一つとの間が前記制御信号に同期して接続される。入力端子５６ａと８つの出力端子５６ｂとの間の接続の切り換えは、前記制御信号に基づいて所定の時間間隔で選択的に行われる。 The switching members 56A and 56B have control terminals (not shown). When the switching members 56A and 56B receive a control signal from a control unit (not shown), the input terminal 56a and any one of the eight output terminals 56b are connected in synchronization with the control signal. Switching of the connection between the input terminal 56a and the eight output terminals 56b is selectively performed at predetermined time intervals based on the control signal.

またこの実施の形態では、いずれかの可動容量部の第１の静電容量Ｃ１にパルス信号Ｓ１が入力されるときには、これと同じ可動容量部の第２の静電容量Ｃ２にパルス信号Ｓ１バーが入力されるように切換部材５６Ａと切換部材５６Ｂとが同期して駆動される。さらに１つの入力端子５６ａと８つの出力端子５６ｂとの間の切り換え動作は、例えばＸ１可変容量部、Ｘ２可変容量部、Ｘ１’可変容量部、Ｘ２’可変容量部、およびＹ１可変容量部、Ｙ２可変容量部、Ｙ１’可変容量部、Ｙ２’可変容量部からなる順番が、所定の時間間隔で繰り返される。 In this embodiment, when the pulse signal S1 is input to the first capacitance C1 of any of the movable capacitance portions, the pulse signal S1 bar is applied to the second capacitance C2 of the same movable capacitance portion. The switching member 56A and the switching member 56B are driven in synchronism with each other. Further, the switching operation between one input terminal 56a and eight output terminals 56b includes, for example, an X1 variable capacitor, an X2 variable capacitor, an X1 ′ variable capacitor, an X2 ′ variable capacitor, a Y1 variable capacitor, Y2 The order of the variable capacity section, the Y1 ′ variable capacity section, and the Y2 ′ variable capacity section is repeated at predetermined time intervals.

すなわち、Ｘ１可変容量部の第１の静電容量Ｃ１に一定時間Ｔ（１周期に相当）だけパルス信号Ｓ１が与えられるときには、Ｘ１可変容量部の第２の静電容量Ｃ２に反転パルス信号Ｓ１バーが同時に与えられる。そして、次の１周期にＸ２可変容量部の第１の静電容量Ｃ１にパルス信号Ｓ１が与えられるときには、同時に第２の静電容量Ｃ２に反転パルス信号Ｓ１バーが与えられる。さらに次の１周期にＸ１’可変容量部の第１の静電容量Ｃ１にパルス信号Ｓ１が与えられるときには、同時にＸ１’可変容量部の第１の第２の静電容量Ｃ２に反転パルス信号Ｓ１バーが与えられる。そして、このような処理動作がＹ２’可変容量部まで繰り返されると、再び最初に戻ってＸ１可変容量部に対し同様の処理動作が行われる。 That is, when the pulse signal S1 is applied to the first capacitance C1 of the X1 variable capacitance unit for a certain time T (corresponding to one cycle), the inverted pulse signal S1 is applied to the second capacitance C2 of the X1 variable capacitance unit. A bar is given at the same time. When the pulse signal S1 is applied to the first capacitance C1 of the X2 variable capacitance section in the next one cycle, the inverted pulse signal S1 bar is simultaneously applied to the second capacitance C2. Further, when the pulse signal S1 is applied to the first capacitance C1 of the X1 ′ variable capacitance unit in the next one cycle, the inverted pulse signal S1 is simultaneously applied to the first second capacitance C2 of the X1 ′ variable capacitance unit. Bar is given. Then, when such processing operation is repeated up to the Y2 ′ variable capacitance unit, the processing returns to the beginning again and the same processing operation is performed on the X1 variable capacitance unit.

したがって、８つの可変容量部に対する出力ＶＣが、一定時間Ｔ（１周期）ごとに共通電極２３を介して容量／電圧変換部５３に次々に出力される。 Therefore, the output VCs for the eight variable capacitance units are sequentially output to the capacitance / voltage conversion unit 53 via the common electrode 23 every predetermined time T (one cycle).

また本実施の形態では、２つの容量／電圧変換部５３Ａ，５３Ｂが設けられている。さらにこれらに続いて２つの平滑部５４Ａ，５４Ｂがそれぞれ設けられている。平滑部５４Ａ，５４Ｂでは、容量／電圧変換部５３Ａ，５３Ｂで変換された変換後の電圧を、それぞれパルス信号の１周期の時間で平滑化した直流電圧にそれぞれ変換する。 In the present embodiment, two capacitance / voltage conversion units 53A and 53B are provided. Following these, two smoothing portions 54A and 54B are provided. The smoothing units 54A and 54B convert the converted voltages converted by the capacitance / voltage conversion units 53A and 53B, respectively, into DC voltages that are smoothed by the time of one cycle of the pulse signal.

前記平滑部５４Ａ，５４Ｂの後段には差動増幅部５８が設けられている。差動増幅部５８は、平滑部５４Ａの出力と平滑部５４Ｂの出力との差信号を生成するとともに必要に応じて増幅して出力（差動出力）する。そして、アナログ／デジタル変換部５５は前記差動出力をデジタル信号Ｄ１に変換する。 A differential amplifying unit 58 is provided after the smoothing units 54A and 54B. The differential amplifying unit 58 generates a difference signal between the output of the smoothing unit 54A and the output of the smoothing unit 54B and amplifies and outputs (differential output) as necessary. The analog / digital conversion unit 55 converts the differential output into a digital signal D1.

図７に示すように、共通電極２３と一方の容量／電圧変換部５３Ａとの間にはパルス信号Ｓ１によってオン・オフ制御されるスイッチ部５７Ａが設けられ、共通電極２３と他方の容量／電圧変換部５３Ｂとの間には反転パルス信号Ｓ１バーによってオン・オフ制御されるスイッチ部５７Ｂが設けられている。前記スイッチ部５７Ａとスイッチ部５７Ｂはともに、パルス信号Ｓ１又は反転パルス信号Ｓ１バーが「１」のときにオン状態に設定され、「０」のときにオフ状態に設定される。前記パルス信号Ｓ１と反転パルス信号Ｓ１バーとは、互いに位相が１８０度異なる。このため、前記パルス信号Ｓ１が「１」のとき（この間、反転パルス信号Ｓ１バーは「０」）にはスイッチ部５７Ａはオン、スイッチ部５７Ｂはオフであり、前記パルス信号Ｓ１が「０」のとき（この間、反転パルス信号Ｓ１バーは「１」）にはスイッチ部５７Ａはオフ、スイッチ部５７Ｂはオンである。すなわち、両スイッチ部５７Ａ，５７Ｂは交互に駆動させられる。 As shown in FIG. 7, between the common electrode 23 and one capacitance / voltage conversion unit 53A, a switch unit 57A that is on / off controlled by a pulse signal S1 is provided, and the common electrode 23 and the other capacitance / voltage are controlled. Between the conversion unit 53B, there is provided a switch unit 57B that is ON / OFF controlled by the inverted pulse signal S1 bar. Both the switch unit 57A and the switch unit 57B are set to the on state when the pulse signal S1 or the inverted pulse signal S1 bar is “1”, and are set to the off state when “0”. The pulse signal S1 and the inverted pulse signal S1 bar are 180 degrees out of phase with each other. Therefore, when the pulse signal S1 is “1” (while the inverted pulse signal S1 bar is “0”), the switch unit 57A is on, the switch unit 57B is off, and the pulse signal S1 is “0”. At this time (while the inverted pulse signal S1 bar is “1”), the switch unit 57A is off and the switch unit 57B is on. That is, both switch parts 57A and 57B are driven alternately.

このため、パルス信号Ｓ１が「１」（反転パルス信号Ｓ１バーは「０」）の区間（１周期の前半Ｔ／２）、スイッチ部５７Ａはオン状態（スイッチ部５７Ｂはオフ状態）に設定される。この間、前記切換部材５６Ａにおいて選択されたいずれかの可変容量部の出力が、一方の容量／電圧変換部５３Ａで電圧ＶＣ１に変換され（図８のＡ参照）る。さらに電圧ＶＣ１は一方の平滑部５４Ａにおいて前半の半周期Ｔ／２で平滑され、これを１周期Ｔ分とする直流電圧Ｖ／２＋ΔＶ１に変換される（図８のＢ参照）。 Therefore, the pulse signal S1 is set to “1” (the inverted pulse signal S1 bar is “0”) (the first half of one cycle T / 2), and the switch unit 57A is set to the on state (the switch unit 57B is in the off state). The During this time, the output of any one of the variable capacitors selected in the switching member 56A is converted into the voltage VC1 by one capacitor / voltage converter 53A (see A in FIG. 8). Further, the voltage VC1 is smoothed in one smoothing section 54A in the first half cycle T / 2, and is converted into a DC voltage V / 2 + ΔV1 with one cycle T (see B in FIG. 8).

次に、パルス信号Ｓ１バーが「０」に反転（反転パルス信号Ｓ１バーは「１」に反転）した区間（１周期の後半Ｔ／２）においては、スイッチ部５７Ｂがオン状態（スイッチ部５７Ａはオフ状態）に設定される。そして、この間、前記同じ可変容量部の出力が、他方の容量／電圧変換部５３Ｂで電圧ＶＣ２に変換され（図８のＣ参照）。さらに電圧ＶＣ２は他方の平滑部５４Ｂにおいて後半の半周期Ｔ／２で平滑され、１周期Ｔ分に相当する区間として直流電圧Ｖ／２−ΔＶ２に変換される（図８のＤ参照）。 Next, in a period (second half T / 2 of one cycle) in which the pulse signal S1 bar is inverted to “0” (the inverted pulse signal S1 bar is inverted to “1”), the switch unit 57B is turned on (switch unit 57A Is set to the off state). During this time, the output of the same variable capacitor is converted to the voltage VC2 by the other capacitor / voltage converter 53B (see C in FIG. 8). Further, the voltage VC2 is smoothed in the latter half cycle T / 2 in the other smoothing section 54B, and converted to a DC voltage V / 2−ΔV2 as a section corresponding to one period T (see D in FIG. 8).

差動増幅部５８では、平滑部５４Ａで直流電圧に変換された電圧Ｖ／２＋ΔＶ１と、平滑部５４Ｂで直流電圧に変換された電圧Ｖ／２−ΔＶ２との電圧差２ΔＶ（＝ΔＶ１−（−ΔＶ２），ただしΔＶ１＝ΔＶ２＝ΔＶ）が求められ、さらに必要に応じて増幅される（図８Ｅ参照）。 In the differential amplifier 58, the voltage difference 2ΔV (= ΔV1-(−) between the voltage V / 2 + ΔV1 converted into a DC voltage by the smoothing unit 54A and the voltage V / 2−ΔV2 converted into a DC voltage by the smoothing unit 54B. ΔV2), where ΔV1 = ΔV2 = ΔV) is obtained and further amplified as necessary (see FIG. 8E).

ここで求められた電圧差２ΔＶが１つの可変容量部の変化量ΔＣに相当し、これがこの可変容量部を有する測定点において検出された加圧力の大きさとなる。 The voltage difference 2ΔV obtained here corresponds to the amount of change ΔC of one variable capacitor, and this is the magnitude of the pressure detected at the measurement point having this variable capacitor.

そして、前記電圧差２ΔＶを、Ｘ１可変容量部、Ｘ２可変容量部、Ｘ１’可変容量部、Ｘ２’可変容量部、およびＹ１可変容量部、Ｙ２可変容量部、Ｙ１’可変容量部、Ｙ２’可変容量部について順番に電圧差２ΔＶ（変化量ΔＣ）を検出することにより、個々の可変容量部に分散して与えられた各加圧力ΔＦの大きさがそれぞれ求められる。そして、すべての測定点における加圧力ΔＦ、すなわち電圧差２ΔＶを加算することにより、入力パネル１１全体に与えられた加圧力（操作体からの加圧力）Ｆ（＝ΣΔＦ）を求めることができる。 Then, the voltage difference 2ΔV is converted into an X1 variable capacitor, an X2 variable capacitor, an X1 ′ variable capacitor, an X2 ′ variable capacitor, a Y1 variable capacitor, a Y2 variable capacitor, a Y1 ′ variable capacitor, and a Y2 ′ variable. By detecting the voltage difference 2ΔV (change amount ΔC) in order for the capacity portions, the magnitudes of the applied pressures ΔF distributed to the individual variable capacity portions can be obtained. Then, by adding the pressing force ΔF at all the measurement points, that is, the voltage difference 2ΔV, the pressing force (pressing force from the operating body) F (= ΣΔF) applied to the entire input panel 11 can be obtained.

このように、本願発明では各測定点の加圧力ΔＦの大きさ（加圧量）を、第１の静電容量Ｃ１と第２の静電容量Ｃ２との容量分圧比と１周期内の電圧差２ΔＶ（差動出力）から求めることができる。このため、例えインパルス状のノイズが発生しても、これらのノイズは第１の静電容量Ｃ１と第２の静電容量Ｃ２の双方に同時に重畳することになる。そして、第１の静電容量Ｃ１と第２の静電容量Ｃ２との容量分圧比を求めることにより、前記ノイズを相殺することができる。すなわち、ノイズの影響を受け難い平面入力装置とすることができる。 As described above, in the present invention, the magnitude (pressurization amount) of the pressing force ΔF at each measurement point is determined by changing the capacitance division ratio between the first capacitance C1 and the second capacitance C2 and the voltage within one cycle. It can be obtained from the difference 2ΔV (differential output). For this reason, even if impulse noise occurs, these noises are simultaneously superimposed on both the first capacitance C1 and the second capacitance C2. Then, the noise can be canceled out by obtaining a capacitance division ratio between the first capacitance C1 and the second capacitance C2. That is, it is possible to obtain a flat input device that is hardly affected by noise.

また第１の静電容量Ｃ１と第２の静電容量Ｃ２とは、数ｍｍ以内の薄い高さ寸法内に重なる状態で近接配置される。このため、１つの静電容量部内で、第１の静電容量Ｃ１と第２の静電容量Ｃ２を形成する誘電率εが温度や湿度による環境変化などの影響を受けて変化したとしても、前記第１の静電容量Ｃ１と前記第２の静電容量Ｃ２との容量差（｜Ｃ１−Ｃ２｜）を差動出力として求めることによってこれらの影響をキャンセルすることができる。 The first electrostatic capacitance C1 and the second electrostatic capacitance C2 are arranged close to each other so as to overlap each other within a thin height dimension within several millimeters. For this reason, even if the dielectric constant ε that forms the first capacitance C1 and the second capacitance C2 in one capacitance portion changes due to the environmental change due to temperature or humidity, By obtaining a capacitance difference (| C1-C2 |) between the first capacitance C1 and the second capacitance C2 as a differential output, these influences can be canceled.

しかも、本願発明では、各静電容量部における静電容量Ｃの変化量ΔＣを検出する構成である。このため、例え前記第１ないし第４の隅部Ａ，Ｂ，ＣおよびＤの場所ごとに誘電率εの大きさが相違したとしても、検出される静電容量Ｃの変化量ΔＣについては、前記場所ごとの誘電率εの相違による影響を受け難くすることができる。すなわち、温度や湿度による環境変化の影響を受け難く、検出精度の高い平面入力装置とすることができる。 Moreover, the present invention is configured to detect the change amount ΔC of the capacitance C in each capacitance section. For this reason, even if the magnitude of the dielectric constant ε differs for each of the first to fourth corners A, B, C, and D, the detected change amount ΔC of the capacitance C is: It can be made difficult to be affected by the difference in dielectric constant ε at each location. That is, it is possible to obtain a flat input device that is not easily affected by environmental changes due to temperature and humidity and that has high detection accuracy.

次に、上記構成の平面入力装置を用いた座標位置の検出方法について説明する。
図９は本発明における平面入力装置を用いて加重位置の中心点と４つの可変容量部に形成される静電容量Ｃ１との関係を示すグラフである。 Next, a coordinate position detection method using the planar input device having the above-described configuration will be described.
FIG. 9 is a graph showing the relationship between the center point of the weighted position and the capacitance C1 formed in the four variable capacitance parts using the planar input device according to the present invention.

入力パネル１１を加圧する操作体ｆの座標位置の検出は、上記のＸ１可変容量部、Ｘ２可変容量部、Ｘ１’可変容量部、Ｘ２’可変容量部、Ｙ１可変容量部、Ｙ２可変容量部、Ｙ１’可変容量部およびＹ２’可変容量部から出力される各出力のバランス、すなわち操作体ｆが各可変容量部に与える加圧力ΔＦのバランスを考慮して求められる。 The coordinate position of the operating body f that pressurizes the input panel 11 is detected by the X1 variable capacitor, the X2 variable capacitor, the X1 ′ variable capacitor, the X2 ′ variable capacitor, the Y1 variable capacitor, the Y2 variable capacitor, It is determined in consideration of the balance of the outputs output from the Y1 ′ variable capacity section and the Y2 ′ variable capacity section, that is, the balance of the pressure ΔF applied to the variable capacity section by the operating body f.

図９は、入力パネル１１の中心点を通る縦横の２本の仮想的な中央線ＭＬ，ＭＳを用いて４つのエリアＲａ、Ｒｂ、ＲｃおよびＲｄに４分割したときの（図４参照）、第１の隅部Ａを含むエリアＲａについての結果を示している。また図９は入力パネル１１の表面を、指やペン先などの操作体ｆを用いて一定の加重（例えば１００ｇｆ）で加圧した場合である。そして、図４に示すように操作体ｆを移動直線ｓｍ１に沿って、Ｘ（＋）側の端部から中心部ＯまでＸ（−）方向に所定のステップ（例えば５ｍｍ単位）で間欠的に移動させたときに、前記操作体ｆの各加重位置ａ０ないしａｎと、第１ないし第４の隅部ＡないしＤに設けられたＹ１可変容量部、Ｙ１’可変容量部、Ｙ２可変容量部およびＹ２’可変容量部を構成する各第１の静電容量の大きさとの関係を示している。 FIG. 9 shows a case in which four virtual center lines ML and MS passing through the center point of the input panel 11 are divided into four areas Ra, Rb, Rc and Rd using four virtual center lines ML and MS (see FIG. 4). The result about the area Ra including the first corner A is shown. FIG. 9 shows a case where the surface of the input panel 11 is pressurized with a constant load (for example, 100 gf) using an operating tool f such as a finger or a pen tip. Then, as shown in FIG. 4, the operating tool f is intermittently moved along the movement straight line sm 1 from the end on the X (+) side to the center O in the X (−) direction at predetermined steps (for example, in units of 5 mm). When moved, the weighted positions a0 to an of the operating body f and the Y1 variable capacitor, Y1 ′ variable capacitor, Y2 variable capacitor provided at the first to fourth corners A to D, and The relationship with the magnitude | size of each 1st electrostatic capacitance which comprises a Y2 'variable capacitance part is shown.

図４に示すものでは、操作体ｆは、エリアＲａ内を右端側の加重位置（始点）ａ０と中心部Ｏ側の加重位置（終点）ａｎとの間をＸ（−）方向に移動している。図９に示すように、操作体ｆが加重位置（始点）ａ０に位置するときには、前記加重位置（始点）ａ０での変形量は大きく、加重位置（終点）ａｎ側の変形量は小さい。このため、加重位置（始点）ａ０側に位置するＹ１可変容量部およびＹ１’可変容量部の出力は大きく、加重位置（終点）ａｎ側のＹ２可変容量部およびＹ２’可変容量部の出力は小さい。 In the example shown in FIG. 4, the operating tool f moves in the X (−) direction in the area Ra between a weighted position (start point) a0 on the right end side and a weighted position (end point) an on the center O side. Yes. As shown in FIG. 9, when the operating tool f is located at the load position (start point) a0, the deformation amount at the load position (start point) a0 is large, and the deformation amount on the load position (end point) an side is small. Therefore, the outputs of the Y1 variable capacitor unit and Y1 ′ variable capacitor unit located on the weighted position (start point) a0 side are large, and the outputs of the Y2 variable capacitor unit and Y2 ′ variable capacitor unit on the weighted position (end point) an side are small. .

一方、操作体ｆが加重位置（終点）ａｎに近づくと、前記加重位置（始点）ａ０での変形量は徐々に小さくなり、加重位置（終点）ａｎでの変形量は徐々に大きくなる。このため、加重位置（始点）ａ０側に位置するＹ１可変容量部およびＹ１’可変容量部の出力が徐々に小さくなる代わりに、加重位置（終点）ａｎ側のＹ２可変容量部およびＹ２’可変容量部の出力が徐々に大きくなる。 On the other hand, when the operating tool f approaches the load position (end point) an, the deformation amount at the load position (start point) a0 gradually decreases, and the deformation amount at the load position (end point) an gradually increases. For this reason, instead of gradually decreasing the outputs of the Y1 variable capacitor and Y1 ′ variable capacitor located on the weighted position (start point) a0 side, the Y2 variable capacitor and Y2 ′ variable capacitor on the weighted position (end point) an side. The output of the part gradually increases.

すなわち、図９に示すように、Ｙ１可変容量部およびＹ１’可変容量部の静電容量は操作体ｆの移動に伴って減少する傾向を示すが、Ｙ２可変容量部およびＹ２’可変容量部は前記操作体ｆの移動に伴って静電容量が増加する傾向を示す。 That is, as shown in FIG. 9, the electrostatic capacitances of the Y1 variable capacitance unit and the Y1 ′ variable capacitance unit tend to decrease as the operating body f moves, but the Y2 variable capacitance unit and the Y2 ′ variable capacitance unit are The electrostatic capacity tends to increase with the movement of the operation body f.

同時に、図４に示すものでは操作体ｆは横の中心線ＭＳより上側（Ｘ（＋））の位置で、端部側の始点ａ０と中心部側の終点ａｎとの間をＸ（−）方向に移動している。このため、図９に示すように。このときの静電容量の大きさは、操作体ｆと同じ上側（Ｘ（＋））に位置するＹ１可変容量部およびＹ２可変容量部の方が、操作体ｆとは異なる下側（Ｘ（−））に位置するＹ１’可変容量部およびＹ２’可変容量部よりも大きな値を示す。 At the same time, in the case shown in FIG. 4, the operating body f is located above the horizontal center line MS (X (+)), and between the start point a0 on the end side and the end point an on the center side, X (-). Moving in the direction. Therefore, as shown in FIG. The magnitude of the capacitance at this time is such that the Y1 variable capacitance unit and the Y2 variable capacitance unit located on the same upper side (X (+)) as the operation body f are different from the operation body f (X ( The value is larger than those of the Y1 ′ variable capacitor and the Y2 ′ variable capacitor located in −)).

なお、操作体ｆがその他のエリアＲｂ、ＲｃおよびＲｄにおいて、上記同様に入力パネル１１の端部側から中心部に向かってＸ方向に移動する場合には、Ｙ１可変容量部、Ｙ１’可変容量部、Ｙ２可変容量部およびＹ２’可変容量部と検出回路５０を用いて検出することによりエリアＲａの場合同様の結果を得ることができる。 When the operating tool f moves in the X direction from the end side of the input panel 11 toward the center in the other areas Rb, Rc, and Rd as described above, the Y1 variable capacitance unit and the Y1 ′ variable capacitance are used. The same result can be obtained in the case of the area Ra by detecting using the detection circuit 50, the Y2 variable capacitance unit, the Y2 variable capacitance unit, and the detection circuit 50.

また操作体ｆがエリアＲａ、Ｒｂ、ＲｃおよびＲｄにおいて、入力パネル１１の端部側から中心部に向かってＹ方向に移動する場合には、Ｘ１可変容量部、Ｘ１’可変容量部、Ｘ２可変容量部およびＸ２’可変容量部と検出回路５０を用いて検出することにより、上記同様の結果を得る。 Further, when the operating body f moves in the Y direction from the end side of the input panel 11 toward the center in the areas Ra, Rb, Rc and Rd, the X1 variable capacitance unit, the X1 ′ variable capacitance unit, and the X2 variable The same result as described above is obtained by detecting using the capacitance unit and the X2 ′ variable capacitance unit and the detection circuit 50.

このため、操作体ｆの座標位置は以下のように計算方法を用いることにより求めることができる。 For this reason, the coordinate position of the operating tool f can be calculated | required by using a calculation method as follows.

まず、第１の隅部Ａに設けられたＹ１可変容量部の出力をｙ１、第２の隅部Ｂに設けられたＹ’１可変容量部の出力をｙ１’、第３の隅部Ｃに設けられたＹ’２可変容量部の出力をｙ’２、前記第４の隅部Ｄに設けられたＹ２可変容量部の出力をｙ２’とする。 First, the output of the Y1 variable capacitor provided in the first corner A is y1, the output of the Y′1 variable capacitor provided in the second corner B is y1 ′, and the third corner C is output. The output of the Y′2 variable capacitor provided is y′2, and the output of the Y2 variable capacitor provided in the fourth corner D is y2 ′.

また第１の隅部Ａに設けられたＸ１可変容量部の出力をｘ１、第２の隅部Ｂに設けられたＸ２可変容量部の出力をｘ２、第３の隅部Ｃに設けられたＸ２’可変容量部の出力をｘ２’、前記第４の隅部Ｄに設けられたＸ１’可変容量部の出力をｘ１’とする。そして、操作体ｆの加重位置の座標を（Ｘ，Ｙ）とすると、前記座標（Ｘ，Ｙ）は以下数式より求まる。 Further, the output of the X1 variable capacitor provided in the first corner A is x1, the output of the X2 variable capacitor provided in the second corner B is x2, and the output X2 provided in the third corner C. It is assumed that the output of the variable capacitor is x2 and the output of the X1 ′ variable capacitor provided at the fourth corner D is x1 ′. If the coordinates of the weighted position of the operating tool f are (X, Y), the coordinates (X, Y) can be obtained from the following equation.

なお、操作体ｆが第２の隅部Ｂを含むエリア内Ｒｂにおいて、上記同様に右側の端部側から中心部に向かってＸ（−）方向に移動する場合のグラフは、図９のグラフにおいて、出力ｙ１と出力ｙ１’とを交換し、出力ｙ２と出力ｙ２’とを交換したものとなる。 The graph in the case where the operating tool f moves in the X (−) direction from the right end side toward the center in the area Rb including the second corner B is the graph of FIG. , The output y1 and the output y1 ′ are exchanged, and the output y2 and the output y2 ′ are exchanged.

また操作体ｆが第４の隅部Ｄを含むエリア内Ｒｄにおいて、上記同様に左側の端部側から中心部に向かってＸ（＋）方向に移動する場合には、出力ｙ１と出力ｙ１’については端部側から中心部に向かうに伴って容量が増大する右肩上がりのグラフとなり、出力ｙ２と出力ｙ２’については右肩下がりのグラフとなる。さらに第３の隅部Ｃを含むエリア内Ｒｃについては、前記エリアＲｂとエリアＲｄとを合わせたようなグラフとなる。 Further, when the operating body f moves in the X (+) direction from the left end side toward the center in the area Rd including the fourth corner portion D as described above, the output y1 and the output y1 ′ As for the output y2 and the output y2 ′, the capacity increases as the capacity increases from the end to the center. Further, for the in-area Rc including the third corner C, the graph is a combination of the area Rb and the area Rd.

上記実施の形態では、入力パネルの各隅部に２組の可変容量部づつ、４つの隅部に合計８の可変容量部を配置して座標位置および加圧力を検出する平面入力装置１０を示したが、本発明はこれに限られるものではなく、各隅部に１組の可変容量部を備える構成であってもよい。ただし、各隅部に２組の可変容量部を備えた構成の方が検出精度を高める上では有利である。 In the above embodiment, the planar input device 10 is shown in which two sets of variable capacitance portions are provided at each corner of the input panel, and a total of eight variable capacitance portions are arranged at four corners to detect the coordinate position and the applied pressure. However, the present invention is not limited to this, and may be configured to include a set of variable capacitance units at each corner. However, a configuration having two sets of variable capacitance portions at each corner is more advantageous in increasing detection accuracy.

本発明の実施の形態としての平面入力装置を示す斜視図、The perspective view which shows the plane input device as embodiment of this invention, 図１に示す平面入力装置の平面図、FIG. 1 is a plan view of the flat input device shown in FIG. 図１に示す平面入力装置の一の隅部の変形前の状態を示す断面図、Sectional drawing which shows the state before a deformation | transformation of the one corner part of the plane input device shown in FIG. 図１に示す平面入力装置の一の隅部の変形後の状態を示す断面図、Sectional drawing which shows the state after the deformation | transformation of the one corner part of the plane input device shown in FIG. 平面入力装置に設けられた各静電容量部の配置を示す平面図、The top view which shows arrangement | positioning of each electrostatic capacitance part provided in the plane input device, 第１，第２の静電容量Ｃ１，Ｃ２を検出するための検出回路の原理を説明するためのブロック図、A block diagram for explaining the principle of a detection circuit for detecting the first and second capacitances C1 and C2, 容量／電圧変換部への入力と出力との関係を示す波形図であり、Ａは一方の入力であるパルス信号Ｓ１、Ｂは他方の入力であるパルス信号Ｓ１バー、ＣはＣ１＝Ｃ２時における出力ＶＣ、Ｄは第１の静電容量Ｃ１と第２の静電容量Ｃ２との容量差ΔＣが小さい場合（Ｃ１＞Ｃ２時）における出力ＶＣ、Ｅは第１の静電容量Ｃ１と第２の静電容量Ｃ２との容量差ΔＣが大きい場合（Ｃ１＞＞Ｃ２）における出力ＶＣ、It is a wave form diagram which shows the relationship between the input and output to a capacity | capacitance / voltage conversion part, A is pulse signal S1 which is one input, B is pulse signal S1 bar which is the other input, C is C1 = C2 time The outputs VC and D are outputs VC and E when the capacitance difference ΔC between the first capacitance C1 and the second capacitance C2 is small (when C1> C2), and the outputs VC and E are the first capacitance C1 and the second capacitance C2. Output VC when the capacitance difference ΔC with the capacitance C2 is large (C1 >> C2), 本発明の実施の形態に係る検出回路の構成を示すブロック図、The block diagram which shows the structure of the detection circuit which concerns on embodiment of this invention, 加圧力が与えられた場合（Ｃ１＞Ｃ２）における各出力を示しており、Ａはパルス信号Ｓ１に対する出力ＶＣ、ＢはＡを平滑した後の出力、Ｃは反転パルス信号Ｓ１バーに対する出力ＶＣ、ＤはＣを平滑した後の出力、ＥはＢとＤとの差動出力を示す図、Each output in the case where a pressing force is applied (C1> C2) is shown, A is an output VC for the pulse signal S1, B is an output after smoothing A, C is an output VC for the inverted pulse signal S1 bar, D is an output after smoothing C, E is a diagram showing a differential output between B and D, 本発明における平面入力装置を用いて加重位置の中心点と４つの可変容量部に形成される静電容量Ｃ１との関係を示すグラフ、The graph which shows the relationship between the center point of a weighted position using the plane input device in this invention, and the electrostatic capacitance C1 formed in four variable capacitance parts,

Explanation of symbols

１０平面入力装置
１１入力パネル
１２ケース
２０可変容量部
２１上部シート
２２上部電極
２３共通電極
２４下部電極
２５下部シート
２６プレート
２７可撓領域
２８下部絶縁層
２９上部絶縁層
３０スペーサ
４０突起
５０，５０Ａ検出回路
５１発振部（ＯＳＣ）
５３，５３Ａ，５３Ｂ容量／電圧変換部（Ｃ／Ｖ）
５４，５４Ａ，５４Ｂ平滑部
５５アナログ／デジタル変換部（Ａ／Ｄ）
５６Ａ切換部材（マルチプレクサ）
５７Ａ，５７Ｂスイッチ部
５８差動増幅部
Ａ第１の隅部
Ｂ第２の隅部
Ｃ第３の隅部
Ｄ第４の隅部
ｆ操作体 DESCRIPTION OF SYMBOLS 10 Planar input device 11 Input panel 12 Case 20 Variable capacity | capacitance part 21 Upper sheet | seat 22 Upper electrode 23 Common electrode 24 Lower electrode 25 Lower sheet | seat 26 Plate 27 Flexible area | region 28 Lower insulating layer 29 Upper insulating layer 30 Spacer 40 Protrusion 50, 50A Detection Circuit 51 Oscillator (OSC)
53, 53A, 53B Capacitance / voltage converter (C / V)
54, 54A, 54B Smoothing section 55 Analog / digital conversion section (A / D)
56A switching member (multiplexer)
57A, 57B Switch portion 58 Differential amplification portion A First corner portion B Second corner portion C Third corner portion D Fourth corner portion f Operation body

Claims

In a planar input device comprising: an input panel that bends and deforms in response to an input pressure; a case provided with the input panel; and a variable capacitor provided between the input panel and the case. ,
The variable capacitor is provided at an intermediate position between an upper electrode provided on the lower surface side of the input panel, a lower electrode provided on the upper surface side of the case, and a space where the upper electrode and the lower electrode face each other. A planar input device, comprising: a common electrode disposed to face both the upper electrode and the lower electrode.

A first capacitance is formed between the upper electrode and the common electrode, a second capacitance is formed between the lower electrode and the common electrode, and the first capacitance The flat input device according to claim 1, wherein an input position to the input panel and a magnitude of the applied pressure are detected from a ratio with the second capacitance.

The lower electrode is held on the case via a flexible region, the common electrode is held on the lower electrode via a lower insulating layer, and the upper electrode is further interposed on the common electrode via the upper insulating layer. The flat input device according to claim 1, wherein a spacer for holding the upper electrode is provided.

4. The large hole is formed in the common electrode, and a protrusion for maintaining a constant distance between the upper electrode and the lower electrode is disposed in the large hole. The planar input device described.

The flat input device according to claim 3, wherein the lower electrode is provided on a flexible plate.

A detection circuit for detecting a capacitance generated by the variable capacitance unit is provided, and the detection circuit is a difference between an output from the first capacitance and an output from the second capacitance. The flat input device according to claim 2, which detects a dynamic output.

The flat input device according to any one of claims 1 to 6, wherein the variable capacitance portion is disposed on a peripheral portion of the input panel.

The input panel has four corners, and one corner is provided with an X variable capacitor having an X direction as a longitudinal direction and a Y variable capacitor having a Y direction as a longitudinal direction. Item 8. The planar input device according to Items 1 to 7.

When the upper right corner of the input panel is the first corner, the lower right corner is the second corner, the lower left corner is the third corner, and the upper left corner is the fourth corner,
A first output ratio in the X direction that is a ratio of an output x1 of the X variable capacitance section provided at the first corner and an output x1 ′ of the X variable capacitance section provided at the fourth corner;
A second output ratio in the X direction that is a ratio x2 ′ between an output x2 of the X variable capacitance section provided at the third corner and an output of the X variable capacitance section provided at the fourth corner;
A first output ratio in the Y direction, which is a ratio of an output y1 of the Y variable capacitor provided at the first corner and an output y1 ′ of the Y variable capacitor provided at the second corner;
A second output ratio in the Y direction, which is a ratio of an output y2 ′ of the Y variable capacitor provided in the third corner and an output y2 of the Y variable capacitor provided in the fourth corner;
The plane input device according to claim 2, wherein coordinates of the input position are detected from the input.

When the coordinates of the input position are (X, Y),
The coordinate X is calculated as X = (x1 ′ / x1 + x2 ′ / x2) / 2 when the output x1> the output x1 ′, and when the output x1 ≦ the output x1 ′, X = (x1 / x1 ′ + x2). / X2 ′) / 2,
The coordinate Y is calculated as Y = (y1 ′ / y1 + y2 ′ / y2) / 2 when the output y1> the output y1 ′, and Y = (y1 / y1 ′ + y2 when the output y1 ≦ the output y1 ′. The flat input device according to claim 9, which is calculated as / y2 ′) / 2.