JP2008112765A - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP2008112765A
JP2008112765A JP2006293402A JP2006293402A JP2008112765A JP 2008112765 A JP2008112765 A JP 2008112765A JP 2006293402 A JP2006293402 A JP 2006293402A JP 2006293402 A JP2006293402 A JP 2006293402A JP 2008112765 A JP2008112765 A JP 2008112765A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring board
metal
land
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006293402A
Other languages
Japanese (ja)
Inventor
Shigeru Nonoyama
茂 野々山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006293402A priority Critical patent/JP2008112765A/en
Publication of JP2008112765A publication Critical patent/JP2008112765A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a semiconductor device capable of improving quality performance and reliability as a product by preventing inconvenience, such as cracks on a wiring board and the omission of an electrode terminal formed on the back of the wiring board even if mechanical stress is applied to the outer periphery of the wiring board. <P>SOLUTION: A plurality of metal lands 6 arranged at four corners are integrated into one metal land 9 on a wiring layer made of the metal land 6 forming an electrode terminal 4 on the back of the wiring board 2; a protective film 7, such as resist, is formed on the wiring layer made of the metal land; and then a land opening in the same shape is formed in a matrix to form the electrode terminal 4, such as a solder ball. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、単層あるいは多層配線基板などから成る有機基板上に半導体素子を搭載して樹脂封止した構造の半導体装置に関するものである。   The present invention relates to a semiconductor device having a structure in which a semiconductor element is mounted on an organic substrate made of a single layer or a multilayer wiring board and sealed with a resin.

従来から、各種電子機器には、単層あるいは多層配線基板などから成る有機基板上に半導体素子を搭載して樹脂封止した構造の半導体装置が多く使用されている。
以下、図８に基づいて、従来の半導体装置（例えば、特許文献１を参照）について説明する。 2. Description of the Related Art Conventionally, in various electronic devices, a semiconductor device having a structure in which a semiconductor element is mounted on an organic substrate made of a single layer or a multilayer wiring board and sealed with a resin is often used.
Hereinafter, a conventional semiconductor device (see, for example, Patent Document 1) will be described with reference to FIG.

図８は従来の半導体装置の構造を示す構成図で、図８（ａ）は半導体装置の裏面の平面図であり、図８（ｂ）は半導体装置の表面の平面図であり、図８（ｃ）は図８（ｂ）の半導体装置の線Ａ−Ａ’における断面図である。図８（ａ）、（ｂ）、（ｃ）において、１は半導体素子、２は配線基板、３は金属ワイヤ、４は電極端子、５はモールド樹脂部、６は金属ランド、７は保護膜である。   8 is a block diagram showing the structure of a conventional semiconductor device, FIG. 8 (a) is a plan view of the back surface of the semiconductor device, FIG. 8 (b) is a plan view of the surface of the semiconductor device, and FIG. FIG. 8C is a sectional view taken along line AA ′ of the semiconductor device of FIG. 8A, 8B, and 8C, 1 is a semiconductor element, 2 is a wiring board, 3 is a metal wire, 4 is an electrode terminal, 5 is a mold resin portion, 6 is a metal land, and 7 is a protective film. It is.

近年、半導体素子１の高集積化及び電極の多ピン化が進展しており、半導体装置として高密度化が要求されている。そこで、図８（ａ）、（ｂ）、（ｃ）に示すように、単層あるいは多層配線基板などから成る有機配線基板２上に半導体素子１を搭載し、それらを金属ワイヤ３により配線した状態でモールド樹脂部５により樹脂封止した半導体装置として、配線基板２の裏面に金属ランド６とともにはんだボール等から成る外部電極端子４をマトリックス状に配列したボールグリットアレイ（ＢＧＡ）型の半導体装置が多く活用されている。
特開平９−４５８１０号公報 In recent years, high integration of the semiconductor element 1 and the increase in the number of pins of the electrode have progressed, and higher density is required as a semiconductor device. Therefore, as shown in FIGS. 8A, 8B, and 8C, the semiconductor element 1 is mounted on the organic wiring board 2 made of a single layer or a multilayer wiring board and wired by the metal wire 3. A ball grit array (BGA) type semiconductor device in which external electrode terminals 4 made of solder balls and the like are arranged in a matrix on the back surface of the wiring substrate 2 as a semiconductor device sealed with a mold resin portion 5 in a state. Is used a lot.
JP 9-45810 A

しかしながら、上記のような従来の半導体装置では、配線基板２においてその表面上に形成されたモールド樹脂部５より外周部分、特に配線基板２の四コーナー部分において、配線基板２の表面上にモールド樹脂部５などの剛体部分が存在しないため、半導体装置を組立加工する際や半導体装置を運搬する際あるいは実装基板上に半導体装置を実装する際のハンドリング等により半導体装置に加わる機械的ストレスによって、配線基板２の外周部分、特に四コーナー部分に応力や変形が発生し、配線基板２のクラックや配線基板２の裏面に形成された電極端子４の脱落等の不具合が発生し、半導体装置としての品質性能や信頼性の低下という大きな問題が発生する可能性がある。   However, in the conventional semiconductor device as described above, the mold resin is formed on the surface of the wiring substrate 2 at the outer peripheral portion of the wiring substrate 2 than the mold resin portion 5 formed on the surface thereof, particularly at the four corner portions of the wiring substrate 2. Since there is no rigid part such as the portion 5, wiring is caused by mechanical stress applied to the semiconductor device due to handling when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting substrate. Stress or deformation occurs in the outer peripheral portion of the substrate 2, particularly in the four corner portions, and defects such as cracks in the wiring substrate 2 and dropping off of the electrode terminals 4 formed on the back surface of the wiring substrate 2 occur. There is a possibility that a big problem of deterioration in performance and reliability may occur.

本発明は、上記従来の問題点を解決するもので、配線基板の外周部分に機械的ストレスが加わった場合でも、配線基板のクラックや配線基板裏面に形成された電極端子の脱落等の不具合を防止し、製品としての品質性能及び信頼性を向上することができる半導体装置を提供する。   The present invention solves the above-mentioned conventional problems, and even when mechanical stress is applied to the outer peripheral portion of the wiring board, there are problems such as cracks in the wiring board and dropping of electrode terminals formed on the back surface of the wiring board. A semiconductor device capable of preventing and improving quality performance and reliability as a product is provided.

上記の課題を解決するために、本発明の請求項１記載の半導体装置は、表面に半導体素子を搭載した配線基板と、前記半導体素子を保護するために前記配線基板の表面上に樹脂封止したモールド樹脂部と、前記配線基板の裏面にマトリックス状に配置された複数の電極端子とを有する半導体装置において、前記配線基板は、前記電極端子を形成するために同一形状のランド開口を有する金属ランドが、裏面の各電極端子に対応するように、マトリックス状に複数形成された配線層で、その各コーナーの金属ランドとして、他の部分に配置された複数の金属ランドを１つにして統合した金属ランドが形成されたことを特徴とする。   In order to solve the above-described problems, a semiconductor device according to claim 1 of the present invention includes a wiring board having a semiconductor element mounted on a surface thereof, and a resin seal on the surface of the wiring board to protect the semiconductor element. In a semiconductor device having a molded resin portion and a plurality of electrode terminals arranged in a matrix on the back surface of the wiring substrate, the wiring substrate has a land opening having the same shape to form the electrode terminal. A plurality of wiring layers formed in a matrix so that the lands correspond to the electrode terminals on the back surface, and as a metal land at each corner, a plurality of metal lands arranged in other parts are integrated into one. The metal land is formed.

また、本発明の請求項２記載の半導体装置は、請求項１記載の半導体装置において、前記配線基板は、前記統合した金属ランドの領域が、表面に形成された前記モールド樹脂部の下部に至るまで形成されたことを特徴とする。   According to a second aspect of the present invention, in the semiconductor device according to the first aspect, in the wiring board, the region of the integrated metal land reaches a lower portion of the mold resin portion formed on the surface. It is characterized by being formed.

また、本発明の請求項３記載の半導体装置は、表面に半導体素子を搭載した配線基板と、前記半導体素子を保護するために前記配線基板の表面上に樹脂封止したモールド樹脂部と、前記配線基板の裏面にマトリックス状に配置された複数の電極端子とを有する半導体装置において、前記配線基板は、前記電極端子を形成するために同一形状のランド開口を有する金属ランドが、裏面の各電極端子に対応するように、マトリックス状に複数形成された配線層で、表面に形成された前記モールド樹脂部の各コーナーの金属ランドとして、他の部分に配置された複数の金属ランドを１つにして統合した金属ランドが形成されたことを特徴とする。   According to a third aspect of the present invention, there is provided a semiconductor device comprising: a wiring board having a semiconductor element mounted on a surface thereof; a mold resin portion resin-sealed on the surface of the wiring board to protect the semiconductor element; In a semiconductor device having a plurality of electrode terminals arranged in a matrix on the back surface of the wiring board, the wiring board has metal lands having land openings of the same shape to form the electrode terminals. A plurality of wiring layers formed in a matrix form so as to correspond to the terminals, and a plurality of metal lands arranged in other portions as one metal land at each corner of the mold resin portion formed on the surface. And integrated metal lands.

また、本発明の請求項４記載の半導体装置は、表面に半導体素子を搭載した配線基板と、前記半導体素子を保護するために前記配線基板の表面上に樹脂封止したモールド樹脂部と、前記配線基板の裏面にマトリックス状に配置された複数の電極端子とを有する半導体装置において、前記配線基板は、前記電極端子を形成するために同一形状のランド開口を有する金属ランドが、裏面の各電極端子に対応するように、マトリックス状に複数形成された配線層で、表面に形成された前記モールド樹脂部を取り囲むリング状の金属ランドとして、他の部分に配置された複数の金属ランドを１つにして統合した金属ランドが形成されたことを特徴とする。   According to a fourth aspect of the present invention, there is provided a semiconductor device comprising: a wiring board having a semiconductor element mounted on a surface thereof; a mold resin portion resin-sealed on the surface of the wiring board to protect the semiconductor element; In a semiconductor device having a plurality of electrode terminals arranged in a matrix on the back surface of the wiring board, the wiring board has metal lands having land openings of the same shape to form the electrode terminals. As a ring-shaped metal land surrounding the mold resin portion formed on the surface, a plurality of metal lands arranged in other portions are provided as a plurality of wiring layers formed in a matrix so as to correspond to the terminals. Thus, an integrated metal land is formed.

また、本発明の請求項５記載の半導体装置は、請求項１から請求項４のいずれかに記載の半導体装置において、前記配線基板は、前記統合した金属ランドの形成領域として、裏面の金属ランドからなる配線層のみでなく表層及び内層の各配線層の金属領域にも、同様の位置でかつ同様のサイズの金属ランドが形成されたことを特徴とする。   The semiconductor device according to claim 5 of the present invention is the semiconductor device according to any one of claims 1 to 4, wherein the wiring board is a metal land on the back surface as the integrated metal land formation region. A metal land having the same position and the same size is formed not only in the wiring layer made of the metal layer but also in the metal regions of the wiring layers of the surface layer and the inner layer.

また、本発明の請求項６記載の半導体装置は、請求項５記載の半導体装置において、前記配線基板は、各配線層に形成された前記金属領域間が複数の導体ビアにより接続されたことを特徴とする。   The semiconductor device according to claim 6 of the present invention is the semiconductor device according to claim 5, wherein the wiring substrate is formed by connecting the metal regions formed in each wiring layer by a plurality of conductor vias. Features.

また、本発明の請求項７記載の半導体装置は、請求項６記載の半導体装置において、前記配線基板は、前記金属領域間を接続する複数の導体ビアの一部が、表面に形成された前記モールド樹脂部の外周部に沿って形成されたことを特徴とする。   The semiconductor device according to claim 7 of the present invention is the semiconductor device according to claim 6, wherein the wiring board has a part of a plurality of conductor vias connecting the metal regions formed on a surface thereof. It was formed along the outer periphery of the mold resin part.

以上のように本発明によれば、配線基板の裏面に形成された金属ランドからなる配線層において、配線基板の四コーナーのそれぞれに従来配置されていた複数の金属ランドを１つに統合した金属ランドにすることにより、配線基板のモールド樹脂部より外周部分、特に四コーナー部分の強度を向上することができる。   As described above, according to the present invention, in the wiring layer formed of the metal lands formed on the back surface of the wiring board, a plurality of metal lands conventionally arranged at each of the four corners of the wiring board are integrated into one. By using the land, the strength of the outer peripheral portion, particularly the four corner portions can be improved from the mold resin portion of the wiring board.

また、配線基板の裏面に形成された金属ランドからなる配線層において、配線基板表面に形成されたモールド樹脂部における四コーナーの各直下近傍に従来形成配置されていた複数の金属ランドを１つに統合した金属ランドにすることにより、配線基板のモールド樹脂部における四コーナー部分の強度を向上することができる。   In addition, in the wiring layer made of metal lands formed on the back surface of the wiring board, a plurality of metal lands conventionally formed and arranged near each of the four corners of the mold resin portion formed on the surface of the wiring board are combined into one. By using the integrated metal land, the strength of the four corner portions in the mold resin portion of the wiring board can be improved.

また、上記のように１つに統合した金属ランドの領域として、配線基板表面に形成されたモールド樹脂部の下部に至るまで形成したり、あるいはモールド樹脂部を取り囲むようにリング状に形成したりすることにより、配線基板のモールド樹脂部における四コーナー部分、あるいは配線基板のモールド樹脂部より外周部分の強度を向上することができる。   Further, as described above, the metal land area integrated into one is formed up to the lower part of the mold resin portion formed on the surface of the wiring board, or is formed in a ring shape so as to surround the mold resin portion. By doing so, it is possible to improve the strength of the four corner portions in the mold resin portion of the wiring substrate or the outer peripheral portion from the mold resin portion of the wiring substrate.

また、上記のように１つに統合した金属ランドの領域として、配線基板裏面の金属ランドからなる配線層のみでなく、配線基板の表層及び内層の各配線層にも同様の位置に同様のサイズの金属領域を形成したり、配線基板の各層に形成された金属領域間を複数の導体ビアにより接続したりすることにより、さらに配線基板のモールド樹脂部における四コーナー部分、あるいは配線基板のモールド樹脂部より外周部分の強度を向上することができる。   Further, as the metal land area integrated into one as described above, not only the wiring layer made of the metal land on the back surface of the wiring board but also the wiring layers on the surface layer and the inner layer of the wiring board have the same size at the same position. By forming a metal area of each of the wiring boards and connecting the metal areas formed on each layer of the wiring board with a plurality of conductor vias, the four corner portions in the molding resin part of the wiring board, or the molding resin of the wiring board The strength of the outer peripheral part can be improved from the part.

以上のため、半導体装置を組立加工する際や半導体装置を運搬する際あるいは実装基板上に半導体装置を実装する際のハンドリング等により半導体装置（特に配線基板）に機械的ストレスが加わった場合でも、配線基板への応力や変形を低減し、配線基板のクラックや電極端子の脱落等の不具合を防止することができ、半導体装置の歩留向上及びカスタマーでの取り扱いによる不具合発生を防止するとともに、製品としての品質性能及び信頼性を向上することができる。   Because of the above, even when mechanical stress is applied to the semiconductor device (particularly the wiring board) due to handling when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting substrate, Reduces stress and deformation on the wiring board, prevents problems such as cracks in the wiring board and drop-off of electrode terminals, improves the yield of semiconductor devices and prevents problems caused by handling by customers. As a result, quality performance and reliability can be improved.

また、配線基板の各層に形成された金属領域間に形成された複数の導体ビアの一部を、配線基板表面に形成されたモールド樹脂部の外周部に沿って形成することにより、配線基板のモールド樹脂部における四コーナー部分の強度を向上することができる。   Further, by forming a part of the plurality of conductor vias formed between the metal regions formed in each layer of the wiring board along the outer periphery of the mold resin part formed on the surface of the wiring board, The strength of the four corner portions in the mold resin portion can be improved.

そのため、半導体装置に機械的ストレスが加わって、配線基板の外周部分、特に四コーナー部分の配線基板への応力や変形に伴い、モールド樹脂部に沿って配線基板のクラックが発生しても、複数の導体ビアにより配線基板におけるクラックの進行を防止することができ、半導体装置の歩留向上及びカスタマーでの取り扱いによる不具合発生を防止するとともに、製品としての品質性能及び信頼性を向上することができる。   For this reason, even if mechanical stress is applied to the semiconductor device and cracks of the wiring board occur along the mold resin portion due to stress or deformation on the wiring board at the outer peripheral portion of the wiring board, particularly the four corners, a plurality of The progress of cracks in the wiring board can be prevented by the conductive vias of the wiring board, the yield of the semiconductor device can be improved, the trouble caused by the handling by the customer can be prevented, and the quality performance and reliability as a product can be improved. .

以下、本発明の実施の形態を示す半導体装置について、図面を参照しながら具体的に説明する。
（実施の形態１）
本発明の実施の形態１の半導体装置を説明する。 Hereinafter, a semiconductor device showing an embodiment of the present invention will be specifically described with reference to the drawings.
(Embodiment 1)
A semiconductor device according to the first embodiment of the present invention will be described.

図１（ａ）は本実施の形態１の半導体装置の構造を示す裏面の平面図であり、図１（ｂ）は本実施の形態１の半導体装置の構造を示す表面の平面図であり、図１（ｃ）は本実施の形態１の半導体装置の構造を示す概略断面図であり図１（ｂ）のＡ−Ａ’断面図である。   FIG. 1A is a plan view of the back surface showing the structure of the semiconductor device of the first embodiment, and FIG. 1B is a plan view of the front surface showing the structure of the semiconductor device of the first embodiment. FIG. 1C is a schematic cross-sectional view showing the structure of the semiconductor device according to the first embodiment, and is a cross-sectional view taken along line AA ′ of FIG.

本実施の形態１の半導体装置は、図１（ａ）、（ｂ）、（ｃ）に示すように、表面に半導体素子１を搭載した配線基板２と、半導体素子１の電極と配線基板２の表面に形成した電極とを電気的に接続するための金属ワイヤ３と、半導体素子１と金属ワイヤ３とを保護するために配線基板２の表層にエポキシ樹脂からなる封止樹脂により樹脂封止したモールド樹脂部５と、配線基板２の表面の電極から配線基板２の裏面にマトリックス状に引き出された金属ランド６上に形成された複数のはんだボール等の電極端子４とから構成されている。配線基板２は、エポキシ樹脂などからなる有機配線基板で構成され、単層あるいは多層基板から構成されている。   As shown in FIGS. 1A, 1B, and 1C, the semiconductor device according to the first embodiment includes a wiring board 2 on which a semiconductor element 1 is mounted on the surface, an electrode of the semiconductor element 1, and a wiring board 2. A metal wire 3 for electrically connecting the electrodes formed on the surface of the substrate, and a resin layer sealed with an epoxy resin on the surface of the wiring board 2 to protect the semiconductor element 1 and the metal wire 3 The molded resin portion 5 and electrode terminals 4 such as a plurality of solder balls formed on the metal lands 6 drawn in a matrix form from the electrode on the front surface of the wiring substrate 2 to the back surface of the wiring substrate 2. . The wiring substrate 2 is composed of an organic wiring substrate made of epoxy resin or the like, and is composed of a single layer or a multilayer substrate.

本実施の形態１の半導体装置の特徴は、図１（ａ）、（ｂ）、（ｃ）に示すように、配線基板２の表面上にレジスト等の保護膜７を形成するとともに、配線基板２の裏面の電極端子４を形成する金属ランド６を有する配線層において、配線基板２の四コーナーのそれぞれに従来配置されていた複数の金属ランド６を、１つにして統合した金属ランド９とし、上記金属ランド６、９からなる配線層上にレジスト等の保護膜７を形成した後に、はんだボール等の電極端子４を形成するために、同一形状のランド開口をマトリックス状に形成した配線基板２を用いることである。   As shown in FIGS. 1A, 1B, and 1C, the semiconductor device according to the first embodiment is characterized in that a protective film 7 such as a resist is formed on the surface of the wiring board 2, and the wiring board. In the wiring layer having the metal lands 6 that form the electrode terminals 4 on the back surface 2, a plurality of metal lands 6 that have been conventionally arranged at each of the four corners of the wiring board 2 are integrated into a single metal land 9. A wiring board in which land openings of the same shape are formed in a matrix in order to form electrode terminals 4 such as solder balls after a protective film 7 such as a resist is formed on a wiring layer made of the metal lands 6 and 9. 2 is used.

これにより、半導体装置を組立加工する際や半導体装置を運送する際あるいはカスタマーでの実装基板上に半導体装置を実装する際に、半導体装置の配線基板２におけるモールド樹脂部５より外周部分、特に四コーナー部分の強度を向上することにより、配線基板２への応力や変形を低減し、電極端子４の脱落等の不具合を防止することが可能となり、半導体装置の歩留向上及び、カスタマーでの取り扱いによる不具合発生を防止することが可能となる。   As a result, when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting substrate by the customer, the outer peripheral portion of the wiring substrate 2 of the semiconductor device, particularly the four parts By improving the strength of the corner portion, it is possible to reduce the stress and deformation to the wiring board 2 and to prevent problems such as dropping of the electrode terminal 4, improving the yield of semiconductor devices and handling by customers. It is possible to prevent the occurrence of problems due to the above.

なお、本実施の形態１では、半導体装置として、配線基板２の表面に半導体素子１を搭載し、半導体素子１の電極を配線基板２の表面に形成した電極に金属ワイヤ３で電気的に接続し、半導体素子１と金属ワイヤ３を保護するために封止樹脂にて樹脂封止したモールド樹脂部５から構成される半導体装置を例に説明したが、半導体素子１の表面に電極を形成し、半導体素子１の表面が配線基板２の表面と対抗するように、半導体素子１を配線基板２の表面上にフリップチップ接続し、配線基板２と半導体素子１間を封止樹脂や絶縁膜などによって構成するフリップチップ型の半導体装置でも、同様の効果が得られるものである。   In the first embodiment, as a semiconductor device, the semiconductor element 1 is mounted on the surface of the wiring board 2, and the electrode of the semiconductor element 1 is electrically connected to the electrode formed on the surface of the wiring board 2 with the metal wire 3. In the example described above, the semiconductor device is composed of the mold resin portion 5 sealed with a sealing resin to protect the semiconductor element 1 and the metal wire 3, but an electrode is formed on the surface of the semiconductor element 1. The semiconductor element 1 is flip-chip connected on the surface of the wiring board 2 so that the surface of the semiconductor element 1 faces the surface of the wiring board 2, and a sealing resin, an insulating film, or the like is provided between the wiring board 2 and the semiconductor element 1. The same effect can be obtained even in the flip chip type semiconductor device constituted by the above.

また、本実施の形態１では、１つに統合した金属ランド９の形状を四角形状のものを用いて説明したが、三角形状等、その他の形状を用いた場合でも、同様の効果が得られるものである。
（実施の形態２）
本発明の実施の形態２の半導体装置を説明する。 In the first embodiment, the shape of the metal lands 9 integrated into one is described using a rectangular shape, but the same effect can be obtained even when other shapes such as a triangular shape are used. Is.
(Embodiment 2)
A semiconductor device according to a second embodiment of the present invention will be described.

図２（ａ）は本実施の形態２の半導体装置の構造を示す裏面の平面図であり、図２（ｂ）は本実施の形態２の半導体装置の構造を示す表面の平面図である。
本実施の形態２の半導体装置の特徴は、図２（ａ）、（ｂ）に示すように、配線基板２の裏面の金属ランド６を有する配線層において、配線基板２の表面に形成されたモールド樹脂部５における四コーナーの各直下近傍に従来形成配置されていた複数の金属ランド６を、１つにして統合した金属ランド９とした配線基板２を用いることである。 2A is a plan view of the back surface showing the structure of the semiconductor device of the second embodiment, and FIG. 2B is a plan view of the front surface showing the structure of the semiconductor device of the second embodiment.
As shown in FIGS. 2A and 2B, the semiconductor device according to the second embodiment is formed on the surface of the wiring board 2 in the wiring layer having the metal lands 6 on the back surface of the wiring board 2. The wiring board 2 is formed as a metal land 9 obtained by integrating a plurality of metal lands 6 conventionally formed and arranged in the vicinity of the four corners of the mold resin portion 5 into one.

これにより、半導体装置を組立加工する際や半導体装置を運送する際、あるいはカスタマーでの実装基板上に半導体装置を実装する際に、半導体装置の配線基板２におけるモールド樹脂部５の外周端部分に加わる応力や変形を低減し、モールド樹脂部５の外周端部分で発生する配線基板２のクラックを防止することが可能となり、半導体装置の歩留向上及び、カスタマーでの取り扱いによる不具合発生を防止することが可能となる。
（実施の形態３）
本発明の実施の形態３の半導体装置を説明する。 Accordingly, when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting substrate by the customer, the outer peripheral end portion of the mold resin portion 5 in the wiring substrate 2 of the semiconductor device is provided. It is possible to reduce applied stress and deformation, and to prevent cracks in the wiring substrate 2 generated at the outer peripheral end portion of the mold resin portion 5, thereby improving the yield of the semiconductor device and preventing the occurrence of defects due to handling by the customer. It becomes possible.
(Embodiment 3)
A semiconductor device according to a third embodiment of the present invention will be described.

図３は本実施の形態３の半導体装置の構造を示す裏面の平面図である。
本実施の形態３の半導体装置の特徴は、図３に示すように、配線基板２の裏面の金属ランド６を有する配線層において、配線基板２の四コーナーのそれぞれに従来配置されていた複数の金属ランド６を１つにして統合した金属ランド９の領域として、配線基板２の表面に形成されたモールド樹脂部５の下部に至るまでの領域に、統合した金属ランド９が形成された配線基板２を用いることである。 FIG. 3 is a plan view of the back surface showing the structure of the semiconductor device according to the third embodiment.
As shown in FIG. 3, the semiconductor device according to the third embodiment is characterized in that a plurality of layers conventionally arranged in each of the four corners of the wiring board 2 in the wiring layer having the metal lands 6 on the back surface of the wiring board 2. A wiring board in which the integrated metal lands 9 are formed in a region extending to the lower part of the mold resin portion 5 formed on the surface of the wiring substrate 2 as a region of the metal lands 9 integrated with the single metal land 6. 2 is used.

これにより、半導体装置を組立加工する際や半導体装置を運送する際あるいはカスタマーでの実装基板上に半導体装置を実装する際に、半導体装置の配線基板２におけるモールド樹脂部５の外周端部分に加わる応力や変形を低減し、モールド樹脂部５の外周端部分で発生する配線基板２のクラックを防止することが可能となり、半導体装置の歩留向上及び、カスタマーでの取り扱いによる不具合発生を防止することが可能となる。
（実施の形態４）
本発明の実施の形態４の半導体装置を説明する。 Thus, when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting substrate by the customer, the outer peripheral end portion of the mold resin portion 5 in the wiring substrate 2 of the semiconductor device is added. It is possible to reduce stress and deformation, and to prevent cracks in the wiring substrate 2 generated at the outer peripheral end portion of the mold resin portion 5, thereby improving the yield of the semiconductor device and preventing the occurrence of defects due to handling by the customer. Is possible.
(Embodiment 4)
A semiconductor device according to a fourth embodiment of the present invention will be described.

図４は本実施の形態４の半導体装置の構造を示す裏面の平面図である。
本実施の形態４の半導体装置の特徴は、図４に示すように、配線基板２の裏面の金属ランド６を有する配線層において、１つにして統合した金属ランド９の領域として、配線基板２の表面に形成されたモールド樹脂部５をその外周直下近傍を含んで取り囲むようなリング状の領域に、統合した金属ランド９が形成された配線基板２を用いることである。 FIG. 4 is a plan view of the back surface showing the structure of the semiconductor device of the fourth embodiment.
As shown in FIG. 4, the semiconductor device of the fourth embodiment is characterized in that the wiring substrate 2 is a region of the metal lands 9 that are integrated into one in the wiring layer having the metal lands 6 on the back surface of the wiring substrate 2. The wiring substrate 2 in which the integrated metal lands 9 are formed in a ring-shaped region surrounding the mold resin portion 5 formed on the surface of the mold resin portion 5 including the vicinity immediately below the outer periphery thereof is used.

これにより、半導体装置を組立加工する際や半導体装置を運送する際、あるいはカスタマーでの実装基板上に半導体装置を実装する際に、半導体装置の配線基板２におけるモールド樹脂部５の外周端部分より外側に加わる応力や変形を低減し、モールド樹脂部５の外周端部分より外側で発生する配線基板２のクラックを防止することが可能となり、半導体装置の歩留向上及び、カスタマーでの取り扱いによる不具合発生を防止することが可能となる。
（実施の形態５）
本発明の実施の形態５の半導体装置を説明する。 As a result, when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting substrate at the customer, the outer peripheral end portion of the mold resin portion 5 in the wiring substrate 2 of the semiconductor device. It is possible to reduce stress and deformation applied to the outside, and to prevent cracks in the wiring board 2 that occur outside the outer peripheral end portion of the mold resin portion 5, thereby improving the yield of semiconductor devices and defects caused by handling by customers. Occurrence can be prevented.
(Embodiment 5)
A semiconductor device according to a fifth embodiment of the present invention will be described.

図５は本実施の形態５の半導体装置の構造を示す断面図である。
本実施の形態５の半導体装置の特徴は、１つにして統合した金属ランド９の領域として、配線基板２の裏面の金属ランド６からなる配線層のみでなく配線基板２の表層及び内層の各配線層にも、同様の位置でかつ同様のサイズの金属領域に、統合した金属ランド９が形成された配線基板２を用いることである。 FIG. 5 is a sectional view showing the structure of the semiconductor device according to the fifth embodiment.
The feature of the semiconductor device of the fifth embodiment is that not only the wiring layer made of the metal land 6 on the back surface of the wiring board 2 but also the surface layer and the inner layer of the wiring board 2 are formed as a single integrated metal land 9 region. For the wiring layer, the wiring board 2 in which the integrated metal lands 9 are formed in the metal region having the same position and the same size is used.

これにより、半導体装置の配線基板２における外周部分の強度が向上し、半導体装置を組立加工する際や半導体装置を運送する際、あるいはカスタマーでの実装基板上に半導体装置を実装する際に、配線基板２への応力や変形をさらに低減し、配線基板２のクラックや配線基板２の裏面に形成された電極端子４の脱落等の不具合が発生することを防止することが可能となり、半導体装置の品質及び信頼性をより向上することが可能である。   As a result, the strength of the outer peripheral portion of the wiring board 2 of the semiconductor device is improved, and the wiring is provided when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting board by the customer. It is possible to further reduce the stress and deformation on the substrate 2 and to prevent the occurrence of problems such as cracks in the wiring substrate 2 and dropout of the electrode terminals 4 formed on the back surface of the wiring substrate 2. Quality and reliability can be further improved.

なお、配線基板２の表層及び内層の各配線層での金属領域は、ライン状あるいは格子状に形成された配線パターンでも、同様の効果が得られるものである。
（実施の形態６）
本発明の実施の形態６の半導体装置を説明する。 Note that the same effect can be obtained even if the metal regions in the wiring layers of the surface layer and the inner layer of the wiring board 2 are formed in a line shape or a lattice shape.
(Embodiment 6)
A semiconductor device according to a sixth embodiment of the present invention will be described.

図６（ａ）は本実施の形態６の半導体装置の構造を示す断面図であり、図６（ｂ）は本実施の形態６の半導体装置の構造を示す概略断面図であり図６（ａ）のＢ部分の拡大断面図である。   FIG. 6A is a cross-sectional view showing the structure of the semiconductor device according to the sixth embodiment, and FIG. 6B is a schematic cross-sectional view showing the structure of the semiconductor device according to the sixth embodiment. It is an expanded sectional view of the B part.

本実施の形態６の半導体装置の特徴は、図６（ａ）、（ｂ）に示すように、配線基板２の各層に形成された金属領域９間を銅等の導体からなる複数の配線基板内ビア８により接続した配線基板２を用いることである。   As shown in FIGS. 6A and 6B, the semiconductor device of the sixth embodiment is characterized in that a plurality of wiring boards made of a conductor such as copper are provided between the metal regions 9 formed in each layer of the wiring board 2. The wiring board 2 connected by the inner via 8 is used.

これにより、半導体装置の配線基板２における外周部分の強度が向上し、半導体装置を組立加工する際や半導体装置を運送する際、あるいはカスタマーでの実装基板上に半導体装置を実装する際に、配線基板２への応力や変形をさらに低減し、配線基板２のクラックや配線基板２の裏面に形成された電極端子４の脱落等の不具合が発生することを防止することが可能となり、半導体装置の品質及び信頼性をより向上することが可能である。
（実施の形態７）
本発明の実施の形態７の半導体装置を説明する。 As a result, the strength of the outer peripheral portion of the wiring board 2 of the semiconductor device is improved, and the wiring is provided when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting board by the customer. It is possible to further reduce the stress and deformation on the substrate 2 and to prevent the occurrence of problems such as cracks in the wiring substrate 2 and dropout of the electrode terminals 4 formed on the back surface of the wiring substrate 2. Quality and reliability can be further improved.
(Embodiment 7)
A semiconductor device according to a seventh embodiment of the present invention will be described.

図７は本実施の形態７の半導体装置の構造を示す断面図であり、図７（ｂ）は本実施の形態７の半導体装置の構造を示す概略断面図であり図７（ａ）のＢ部分の拡大断面図であり、図７（ｃ）は本実施の形態７の半導体装置の構造を示す表面の平面図である。   FIG. 7 is a cross-sectional view showing the structure of the semiconductor device according to the seventh embodiment, and FIG. 7B is a schematic cross-sectional view showing the structure of the semiconductor device according to the seventh embodiment. FIG. 7C is a plan view of the surface showing the structure of the semiconductor device of the seventh embodiment.

本実施の形態７の半導体装置の特徴は、図７（ａ）、（ｂ）、（ｃ）に示すように、金属領域９間に形成された銅等の導体からなる複数の配線基板内ビア８の一部が、配線基板２の表面に形成されたモールド樹脂部５の外周部分に沿って、形成された配線基板２を用いることである。   As shown in FIGS. 7A, 7B, and 7C, the semiconductor device of the seventh embodiment is characterized in that a plurality of vias in a wiring board made of a conductor such as copper formed between the metal regions 9. 8 is to use the wiring substrate 2 formed along the outer peripheral portion of the mold resin portion 5 formed on the surface of the wiring substrate 2.

これにより、半導体装置を組立加工する際や半導体装置を運送する際、あるいはカスタマーでの実装基板上に半導体装置を実装する際に、半導体装置（配線基板２）に機械的ストレスが加わり、配線基板２の外周部分、特に四コーナー部分への応力や変形に伴いモールド樹脂部５に沿って配線基板２のクラックが発生しても、配線基板内ビアの形成により配線基板２のクラックの進行を防止することが可能となり、半導体装置の品質及び信頼性をより向上することが可能となる。   As a result, mechanical stress is applied to the semiconductor device (wiring board 2) when assembling the semiconductor device, transporting the semiconductor device, or mounting the semiconductor device on the mounting board by the customer, and the wiring board. Even if a crack in the wiring board 2 occurs along the mold resin portion 5 due to stress or deformation to the outer peripheral portion of the wiring board 2, particularly the four corner portions, the progress of the crack in the wiring board 2 is prevented by the formation of the via in the wiring board. Thus, the quality and reliability of the semiconductor device can be further improved.

本発明の半導体装置は、配線基板の外周部分に機械的ストレスが加わった場合でも、配線基板のクラックや配線基板裏面に形成された電極端子の脱落等の不具合を防止し、製品としての品質性能及び信頼性を向上することができるもので、各種電子機器の半導体装置として有用である。   The semiconductor device of the present invention prevents defects such as cracks in the wiring board and dropout of electrode terminals formed on the back surface of the wiring board even when mechanical stress is applied to the outer peripheral portion of the wiring board, and the quality performance as a product. Further, it is possible to improve the reliability and is useful as a semiconductor device of various electronic devices.

本発明の実施の形態１の半導体装置の裏面および表面の平面図とＡ−Ａ’断面図Plan view and A-A ′ sectional view of the back surface and front surface of the semiconductor device according to the first embodiment of the present invention. 本発明の実施の形態２の半導体装置の裏面および表面の平面図Plan views of the back surface and front surface of the semiconductor device according to the second embodiment of the present invention. 本発明の実施の形態３の半導体装置の裏面の平面図The top view of the back surface of the semiconductor device of Embodiment 3 of this invention 本発明の実施の形態４の半導体装置の裏面の平面図The top view of the back surface of the semiconductor device of Embodiment 4 of this invention 本発明の実施の形態５の半導体装置の断面図Sectional drawing of the semiconductor device of Embodiment 5 of this invention 本発明の実施の形態６の半導体装置の断面図およびＢ部の拡大断面図Sectional view of semiconductor device according to sixth embodiment of the present invention and enlarged sectional view of part B 本発明の実施の形態７の半導体装置の断面図およびＢ部の拡大断面図と表面の平面図Sectional view of semiconductor device of embodiment 7 of the present invention, enlarged sectional view of part B and plan view of surface 従来の半導体装置の裏面および表面の平面図とＡ−Ａ’断面図Plan view and A-A 'cross-sectional view of the back surface and front surface of a conventional semiconductor device

符号の説明Explanation of symbols

１ 半導体素子
２ 配線基板
３ 金属ワイヤ
４ 電極端子
５ モールド樹脂部
６ 金属ランド
７ 保護膜
８ 配線基板内ビア
９ 統合した金属ランド DESCRIPTION OF SYMBOLS 1 Semiconductor element 2 Wiring board 3 Metal wire 4 Electrode terminal 5 Mold resin part 6 Metal land 7 Protective film 8 Via in wiring board 9 Integrated metal land

Claims (7)

表面に半導体素子を搭載した配線基板と、前記半導体素子を保護するために前記配線基板の表面上に樹脂封止したモールド樹脂部と、前記配線基板の裏面にマトリックス状に配置された複数の電極端子とを有する半導体装置において、
前記配線基板は、
前記電極端子を形成するために同一形状のランド開口を有する金属ランドが、裏面の各電極端子に対応するように、マトリックス状に複数形成された配線層で、
その各コーナーの金属ランドとして、
他の部分に配置された複数の金属ランドを１つにして統合した金属ランドが形成された
ことを特徴とする半導体装置。 A wiring board having a semiconductor element mounted on the surface, a mold resin portion resin-sealed on the surface of the wiring board to protect the semiconductor element, and a plurality of electrodes arranged in a matrix on the back surface of the wiring board In a semiconductor device having a terminal,
The wiring board is
A metal land having a land opening of the same shape to form the electrode terminal is a wiring layer formed in a matrix so as to correspond to each electrode terminal on the back surface,
As a metal land at each corner,
A semiconductor device, wherein a plurality of metal lands arranged in other portions are integrated to form a metal land. 請求項１記載の半導体装置において、
前記配線基板は、
前記統合した金属ランドの領域が、表面に形成された前記モールド樹脂部の下部に至るまで形成された
ことを特徴とする半導体装置。 The semiconductor device according to claim 1,
The wiring board is
2. A semiconductor device according to claim 1, wherein the integrated metal land region is formed up to a lower portion of the mold resin portion formed on the surface. 表面に半導体素子を搭載した配線基板と、前記半導体素子を保護するために前記配線基板の表面上に樹脂封止したモールド樹脂部と、前記配線基板の裏面にマトリックス状に配置された複数の電極端子とを有する半導体装置において、
前記配線基板は、
前記電極端子を形成するために同一形状のランド開口を有する金属ランドが、裏面の各電極端子に対応するように、マトリックス状に複数形成された配線層で、
表面に形成された前記モールド樹脂部の各コーナーの金属ランドとして、
他の部分に配置された複数の金属ランドを１つにして統合した金属ランドが形成された
ことを特徴とする半導体装置。 A wiring board having a semiconductor element mounted on the surface, a mold resin portion resin-sealed on the surface of the wiring board to protect the semiconductor element, and a plurality of electrodes arranged in a matrix on the back surface of the wiring board In a semiconductor device having a terminal,
The wiring board is
A metal land having a land opening of the same shape to form the electrode terminal is a wiring layer formed in a matrix so as to correspond to each electrode terminal on the back surface,
As a metal land at each corner of the mold resin portion formed on the surface,
A semiconductor device, wherein a plurality of metal lands arranged in other portions are integrated to form a metal land. 表面に半導体素子を搭載した配線基板と、前記半導体素子を保護するために前記配線基板の表面上に樹脂封止したモールド樹脂部と、前記配線基板の裏面にマトリックス状に配置された複数の電極端子とを有する半導体装置において、
前記配線基板は、
前記電極端子を形成するために同一形状のランド開口を有する金属ランドが、裏面の各電極端子に対応するように、マトリックス状に複数形成された配線層で、
表面に形成された前記モールド樹脂部を取り囲むリング状の金属ランドとして、
他の部分に配置された複数の金属ランドを１つにして統合した金属ランドが形成された
ことを特徴とする半導体装置。 A wiring board having a semiconductor element mounted on the surface, a mold resin portion resin-sealed on the surface of the wiring board to protect the semiconductor element, and a plurality of electrodes arranged in a matrix on the back surface of the wiring board In a semiconductor device having a terminal,
The wiring board is
A metal land having a land opening of the same shape to form the electrode terminal is a wiring layer formed in a matrix so as to correspond to each electrode terminal on the back surface,
As a ring-shaped metal land surrounding the mold resin portion formed on the surface,
A semiconductor device, wherein a plurality of metal lands arranged in other portions are integrated to form a metal land. 請求項１から請求項４のいずれかに記載の半導体装置において、
前記配線基板は、
前記統合した金属ランドの形成領域として、
裏面の金属ランドからなる配線層のみでなく表層及び内層の各配線層の金属領域にも、
同様の位置でかつ同様のサイズの金属ランドが形成された
ことを特徴とする半導体装置。 The semiconductor device according to any one of claims 1 to 4,
The wiring board is
As the formation region of the integrated metal land,
Not only the wiring layer consisting of the metal land on the back side, but also the metal region of each wiring layer of the surface layer and the inner layer
A semiconductor device, wherein metal lands having the same position and the same size are formed. 請求項５記載の半導体装置において、
前記配線基板は、
各配線層に形成された前記金属領域間が複数の導体ビアにより接続された
ことを特徴とする半導体装置。 The semiconductor device according to claim 5.
The wiring board is
A semiconductor device characterized in that the metal regions formed in each wiring layer are connected by a plurality of conductor vias. 請求項６記載の半導体装置において、
前記配線基板は、
前記金属領域間を接続する複数の導体ビアの一部が、表面に形成された前記モールド樹脂部の外周部に沿って形成された
ことを特徴とする半導体装置。 The semiconductor device according to claim 6.
The wiring board is
A part of a plurality of conductive vias connecting between the metal regions is formed along an outer peripheral portion of the mold resin portion formed on the surface.
JP2006293402A 2006-10-30 2006-10-30 Semiconductor device Pending JP2008112765A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006293402A JP2008112765A (en) 2006-10-30 2006-10-30 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006293402A JP2008112765A (en) 2006-10-30 2006-10-30 Semiconductor device

Publications (1)

Publication Number Publication Date
JP2008112765A true JP2008112765A (en) 2008-05-15

Family

ID=39445138

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006293402A Pending JP2008112765A (en) 2006-10-30 2006-10-30 Semiconductor device

Country Status (1)

Country Link
JP (1) JP2008112765A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350390B2 (en) 2009-12-18 2013-01-08 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8350390B2 (en) 2009-12-18 2013-01-08 Shinko Electric Industries Co., Ltd. Wiring substrate and semiconductor device

Similar Documents

Publication Publication Date Title
JP5143451B2 (en) Semiconductor device and manufacturing method thereof
US20180350734A1 (en) Semiconductor package and manufacturing method thereof
JP5598787B2 (en) Manufacturing method of stacked semiconductor device
US7906835B2 (en) Oblong peripheral solder ball pads on a printed circuit board for mounting a ball grid array package
TW201537719A (en) Stacked semiconductor package
KR20080057174A (en) Electronic component built-in substrate and method of manufacturing electronic component built-in substrate
US20160233205A1 (en) Method for fabricating semiconductor package
KR20200042663A (en) Semiconductor package
JP2017034187A (en) Semiconductor device
JP2007005452A (en) Semiconductor device
KR101101550B1 (en) Solder Ball and Semiconductor Package
CN112397462B (en) Semiconductor packaging structure and manufacturing method thereof
TW201802971A (en) Method of manufacture a package stack-up structure
JP2008218932A (en) Semiconductor element mounting substrate and its manufacturing method
JP2008112765A (en) Semiconductor device
JP2008277457A (en) Multilayer semiconductor device and package
JP2009099816A (en) Semiconductor device, method of manufacturing the same and mounting method of semiconductor device
US9318354B2 (en) Semiconductor package and fabrication method thereof
KR20130050077A (en) Stacked package and method of manufacturing the semiconductor package
US11417581B2 (en) Package structure
JP5267540B2 (en) Semiconductor device
TW201709453A (en) Coreless package structure
JP2002231761A (en) Electronic component and mounting body thereof
JP5699342B2 (en) Electronic module and method for manufacturing electronic module
US11139228B2 (en) Semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080430