JP2008078243A - Bonding structure of element - Google Patents

Bonding structure of element Download PDF

Info

Publication number
JP2008078243A
JP2008078243A JP2006253488A JP2006253488A JP2008078243A JP 2008078243 A JP2008078243 A JP 2008078243A JP 2006253488 A JP2006253488 A JP 2006253488A JP 2006253488 A JP2006253488 A JP 2006253488A JP 2008078243 A JP2008078243 A JP 2008078243A
Authority
JP
Japan
Prior art keywords
wiring circuit
based alloy
transparent electrode
layer
taper angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006253488A
Other languages
Japanese (ja)
Inventor
Yoshinori Matsuura
宜範 松浦
Takashi Kubota
高史 久保田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui Mining and Smelting Co Ltd
Original Assignee
Mitsui Mining and Smelting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui Mining and Smelting Co Ltd filed Critical Mitsui Mining and Smelting Co Ltd
Priority to JP2006253488A priority Critical patent/JP2008078243A/en
Publication of JP2008078243A publication Critical patent/JP2008078243A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a manufacturing technology with which damage such as erosion to a wiring circuit is suppressed as much as possible on an element where the wiring circuit formed of Al-based alloy is directly bonded to a transparent electrode and the highly reliable element is achieved. <P>SOLUTION: In a bonding structure of having a transparent electrode and a wiring circuit formed of Al-based alloy which is directly bonded to the transparent electrode, a taper angle of a wiring circuit side is 20°to 75°. It is desirable that Al-based alloy is Al-Ni-based alloy and it is much more desirable that it is Al-Ni-B alloy. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶ディスプレイなどの表示装置を構成する素子の接合構造に関し、特に、配線回路材料としてAl系合金を用いた素子の製造技術に関する。   The present invention relates to a bonding structure of elements constituting a display device such as a liquid crystal display, and more particularly to a technique for manufacturing an element using an Al-based alloy as a wiring circuit material.

近年、液晶ディスプレイに代表される薄型テレビなどの表示デバイスには、その構成材料としてアルミニウム(以下、単にAlと記載する場合がある)系合金が広く普及している。これは、Al系合金により形成した配線回路が、その比抵抗値が低いことや、加工性が良好などの理由による。   2. Description of the Related Art In recent years, aluminum (hereinafter, sometimes simply referred to as “Al”)-based alloys are widely used as constituent materials in display devices such as thin-screen televisions typified by liquid crystal displays. This is because a wiring circuit formed of an Al-based alloy has a low specific resistance value and good workability.

例えば、アクティブマトリックスタイプの液晶ディスプレイの場合、スイッチング素子としての薄膜トランジスター(Thin Film Transistor、以下、TFTと略称する)は、ITO(Indium Tin Oxide)或いはIZO(Indium Zinc Oxide)などの透明電極(以下、透明電極層と称する場合がある)と、Al系合金により形成された配線回路(以下、配線回路層と称する場合がある)とから素子が構成される。このような素子では、Al系合金の配線回路が、透明電極と接合する部分や、TFT内におけるn−Si(リンドープの半導体層)と接合する部分が存在する。 For example, in the case of an active matrix type liquid crystal display, a thin film transistor (hereinafter abbreviated as TFT) as a switching element is a transparent electrode (hereinafter referred to as “ITO” (Indium Tin Oxide) or IZO (Indium Zinc Oxide)). And a transparent electrode layer) and a wiring circuit formed of an Al-based alloy (hereinafter also referred to as a wiring circuit layer). In such an element, there is a portion where the Al-based alloy wiring circuit is bonded to the transparent electrode, and a portion where the Al + -Si (phosphorus-doped semiconductor layer) is bonded in the TFT.

上述のような素子を構成する場合、Al系合金の配線回路に生成しやすいアルミニウム酸化物の影響を考慮し、配線回路層と透明電極層との間に、モリブデン(Mo)やチタニウム(Ti)などの高融点金属材料を、いわゆるキャップ層として形成する技術がある。また、n−Siのような半導体層と配線回路との接合においても、製造工程中の熱プロセスにより、AlとSiとが相互拡散することを防止すべく、半導体層と配線回路層との間に、上記キャップ層と同じモリブデン(Mo)やチタニウム(Ti)などの高融点金属材料を介在させるようにしている(例えば、非特許文献1参照)。
内田龍男 編著,「次世代液晶ディスプレイ技術」,初版,株式会社 工業調査会,1994年11月1日,p.36−38
In the case of configuring the above-described element, molybdenum (Mo) or titanium (Ti) is interposed between the wiring circuit layer and the transparent electrode layer in consideration of the effect of aluminum oxide that is easily generated in the Al-based alloy wiring circuit. There is a technique for forming a refractory metal material such as a so-called cap layer. In addition, also in the junction between a semiconductor layer such as n + -Si and a wiring circuit, in order to prevent Al and Si from interdiffusion due to a thermal process during the manufacturing process, the semiconductor layer and the wiring circuit layer A high melting point metal material such as molybdenum (Mo) or titanium (Ti), which is the same as the cap layer, is interposed therebetween (for example, see Non-Patent Document 1).
Edited by Tatsuo Uchida, “Next Generation Liquid Crystal Display Technology”, first edition, Industrial Research Committee, Inc., November 1, 1994, p. 36-38

このようなキャップ層を介在させた素子構造では、素子構造が自ずと複雑になり、生産コストの増加に繋がる傾向となる。そのため、最近では、キャップ層を省略し、Al系合金の配線回路と透明電極層との直接接合が可能となる、表示デバイス構造が提案されている(例えば、特許文献1、特許文献2参照)
特開2004−214606号公報 特開2003−89864号公報
In the element structure in which such a cap layer is interposed, the element structure is naturally complicated, and the production cost tends to increase. Therefore, recently, a display device structure has been proposed in which the cap layer is omitted and the Al-based alloy wiring circuit and the transparent electrode layer can be directly joined (see, for example, Patent Document 1 and Patent Document 2).
JP 2004-214606 A JP 2003-89864 A

この特許文献1や特許文献2では、Al系合金の組成や組織を改善することにより、透明電極との直接接合を実現したものであるが、キャップ層を省略した場合の素子の製造条件に関する検討は十分になされていない。具体的には、TFTなどの素子を製造する場合、配線回路層の上部にはSiNxによる絶縁層が設けられるが、従来のようにキャップ層を介在させた場合には、キャップ層自体が配線回路層を保護する役目もしているため、絶縁層自体に欠陥が生じた場合であっても、特段の問題が生じなかった。しかし、キャップ層を省略して、配線回路層の上に直接絶縁層を形成する場合にあっては、絶縁層に亀裂などの欠陥が存在すると、その亀裂からエッチング液などの薬液が染み込み、Al系合金の配線回路層を侵食することが懸念されるのである。例えば、配線回路層と透明電極層との直接接合部分において、エッチング液などの薬液により配線回路層が溶解されると、接合抵抗の上昇を引き起こすことが考えられる。   In Patent Document 1 and Patent Document 2, direct bonding to the transparent electrode is realized by improving the composition and structure of the Al-based alloy. However, the device manufacturing conditions when the cap layer is omitted are examined. Is not done enough. Specifically, when an element such as a TFT is manufactured, an insulating layer made of SiNx is provided on the wiring circuit layer. However, when a cap layer is interposed as in the prior art, the cap layer itself is a wiring circuit. Since it also serves to protect the layer, no particular problem occurred even when the insulating layer itself had a defect. However, when the cap layer is omitted and the insulating layer is formed directly on the wiring circuit layer, if there is a defect such as a crack in the insulating layer, a chemical solution such as an etchant penetrates from the crack, and Al There is a concern that the wiring circuit layer of the system alloy may be eroded. For example, when the wiring circuit layer is dissolved by a chemical solution such as an etching solution at the direct bonding portion between the wiring circuit layer and the transparent electrode layer, it is considered that the bonding resistance is increased.

本発明は、以上のような事情を背景になされたものであり、Al系合金の配線回路層と透明電極層とを直接接合させる素子構造において、素子の製造過程で懸念される、エッチング液による配線回路の侵食などのダメージを極力抑制し、信頼性の高い素子を実現できる素子構造を提案するものである。   The present invention has been made in the background as described above. In an element structure in which an Al-based alloy wiring circuit layer and a transparent electrode layer are directly bonded, there is a concern with an etching solution that is concerned in the manufacturing process of the element. The present invention proposes an element structure that can suppress damage such as erosion of a wiring circuit as much as possible and realize a highly reliable element.

上記課題を解決すべく、本発明は、透明電極と、該透明電極に直接接合されるAl−Ni系合金からなる配線回路と、を備えた素子の接合構造において、配線回路側面のテーパ角度が20°〜75°であるものとした。   In order to solve the above-described problems, the present invention provides a device having a transparent electrode and a wiring circuit made of an Al-Ni alloy that is directly bonded to the transparent electrode. It was assumed to be 20 ° to 75 °.

本発明に係る素子の接合構造では、テーパ角度が35°〜60°であることが好ましい。   In the junction structure of elements according to the present invention, the taper angle is preferably 35 ° to 60 °.

本発明に係る素子の接合構造では、Al系合金がAl−NI系合金であることが好ましく、このAl−Ni系合金の場合、0.5at%〜10.0at%のNiを含有することが好ましい。   In the junction structure of the element according to the present invention, the Al-based alloy is preferably an Al-NI-based alloy, and in the case of this Al-Ni-based alloy, it may contain 0.5 at% to 10.0 at% Ni. preferable.

また、このAl−Ni系合金は、B(ホウ素)をさらに含有することが好ましい。   Moreover, it is preferable that this Al-Ni type alloy further contains B (boron).

本発明によれば、Al系合金からなる配線回路のエッチング液などの薬液による侵食を極力抑制でき、信頼性の高い素子を製造できるものとなる。   ADVANTAGE OF THE INVENTION According to this invention, the erosion by chemical | medical solutions, such as an etching liquid, of the wiring circuit which consists of Al type alloys can be suppressed as much as possible, and a reliable element can be manufactured.

以下、本発明における最良の実施形態について説明するが、本発明は下記実施形態に限定されるものではない。   Hereinafter, although the best embodiment in the present invention is described, the present invention is not limited to the following embodiment.

本実施形態における素子では、透明電極に直接接合されるAl−Ni系合金からなる配線回路とを備えた素子の接合構造において、配線回路の側面のテーパ角度が20°〜75°とされたものである。   In the element according to the present embodiment, in a bonding structure of an element including a wiring circuit made of an Al—Ni alloy that is directly bonded to a transparent electrode, the taper angle of the side surface of the wiring circuit is 20 ° to 75 °. It is.

本実施形態における素子は、主に5マスクプロセスにより形成されるTFT素子である。より具体的には、ガラス基板上にAl−Ni系合金をスパッタリングにより成膜し、その後、フォトリソによりゲート配線・電極を形成する。その上に、ゲート絶縁膜、半導体膜(アモルファスのi−Si、n−Si)を連続して成膜する。その後、半導体層部分のみフォトリソを行い、TFTとなる必要部にアイランドを形成する。 The element in this embodiment is a TFT element formed mainly by a five-mask process. More specifically, an Al—Ni alloy is formed on a glass substrate by sputtering, and then gate wiring / electrodes are formed by photolithography. A gate insulating film and a semiconductor film (amorphous i-Si, n + -Si) are continuously formed thereon. Thereafter, only the semiconductor layer portion is subjected to photolithography, and islands are formed in necessary portions to be TFTs.

その上に、ソース/ドレイン用のAl系合金をスパッタリングにより成膜し、フォトリソによりS/D配線及び電極を形成する。チャネル部となる箇所のn−Siのみドライエッチングにより除去する。その上から、SiNxの絶縁層を成膜し、ドレイン電極部上に画素電極(透明電極)をコンタクトさせる為の、コンタクトホールをドライエッチングにより形成する。その上から、透明電極層をスパッタリングにより成膜し、画素電極をフォトリソにより形成して、TFTを作製するのである。 On top of that, an Al-based alloy for source / drain is formed by sputtering, and S / D wirings and electrodes are formed by photolithography. Only n + -Si at a portion to be a channel portion is removed by dry etching. An SiNx insulating layer is formed thereon, and a contact hole for contacting the pixel electrode (transparent electrode) is formed on the drain electrode portion by dry etching. Then, a transparent electrode layer is formed by sputtering, and a pixel electrode is formed by photolithography to produce a TFT.

そして、上記したようなTFT素子の製造において、本発明では、Al系合金により形成される配線回路の側面におけるテーパ角度は、20°〜75°とするものであるが、20°未満であると、配線回路幅を狭くできなくなり、細線化回路の形成が困難となる。他方、テーパ角度が、75°より大きくすると、配線回路上にSiNxの絶縁層を直接形成した際に、絶縁層に亀裂が発生することになり、そのような絶縁層の欠陥からエッチング液などの薬液が浸透して、配線回路を侵食する現象が生じる傾向となる。   In the manufacture of the TFT element as described above, in the present invention, the taper angle on the side surface of the wiring circuit formed of the Al-based alloy is 20 ° to 75 °, but is less than 20 °. Thus, the width of the wiring circuit cannot be reduced, and it becomes difficult to form a thinning circuit. On the other hand, if the taper angle is larger than 75 °, when the SiNx insulating layer is directly formed on the wiring circuit, a crack is generated in the insulating layer. There is a tendency for the chemical solution to permeate and erode the wiring circuit.

尚、本発明におけるテーパ角度とは、図1の示すように、配線回路断面の底角側の角度(θ)である。具体的には、パターニング後の台形状の配線回路断面において、下底の一端(A)から上底の一端(B)より降ろした垂線まで距離aと、膜厚bとから、b/a=tanθによりテーパ角度θを決定した。   The taper angle in the present invention is an angle (θ) on the bottom angle side of the wiring circuit cross section as shown in FIG. Specifically, in the cross section of the trapezoidal wiring circuit after patterning, from the distance a and the film thickness b from one end (A) of the lower base to the perpendicular dropped from one end (B) of the upper base, b / a = The taper angle θ was determined by tan θ.

このテーパ角度は、35°〜60°とすることがより好ましい。60°以下にすると、SiNxの絶縁層に、亀裂が発生することが確実に防止できるものとなる。また、35°未満であると、細線化する際の加工がやや難しくなる傾向となるため、実用的には35°〜60°のテーパ角度が有効と考えられる。但し、カバレッジがよいCVDにより絶縁層を形成する場合にあっては、テーパ角度が60°を超えても実用的な素子とすることができる場合がある。   The taper angle is more preferably 35 ° to 60 °. When the angle is 60 ° or less, the occurrence of cracks in the SiNx insulating layer can be reliably prevented. Further, if the angle is less than 35 °, the processing at the time of thinning tends to be somewhat difficult, so a taper angle of 35 ° to 60 ° is considered effective in practical use. However, in the case where the insulating layer is formed by CVD with good coverage, a practical element may be obtained even if the taper angle exceeds 60 °.

また、本発明に係る素子の場合、Al系合金は、Al−Ni系合金であることが好ましいが、その中でもAl−Ni−B合金であることがより望ましい。Al−Ni−B合金は、透明電極との直接接合特性に優れ、比抵抗値が低く、耐熱性などの配線回路特性に優れるからである。Al−Ni系合金のNi含有量は、0.5at%〜10.0at%であることが好ましい。また、Al−Ni−B合金の場合は、Ni含有量は、0.5at%〜10.0at%、B含有量が0.1at%〜0.8at%であることが好ましい。このような組成にすることで、半導体層との接合の際に使用されている、Moなどのキャップ層を省略することが可能となる。さらに、テーパ角度の値を小さくする場合には、Ni含有量を3.0at%〜6.0at%、B含有量を0.2at%〜0.4at%とすることが好ましい。また、Alは、75at%以上含有していることが低抵抗の配線回路を形成できる観点から好ましい。   In the case of the element according to the present invention, the Al-based alloy is preferably an Al-Ni-based alloy, and more preferably an Al-Ni-B alloy. This is because the Al—Ni—B alloy is excellent in direct bonding characteristics with a transparent electrode, has a low specific resistance value, and is excellent in wiring circuit characteristics such as heat resistance. The Ni content of the Al—Ni alloy is preferably 0.5 at% to 10.0 at%. In the case of an Al—Ni—B alloy, the Ni content is preferably 0.5 at% to 10.0 at%, and the B content is preferably 0.1 at% to 0.8 at%. By setting it as such a composition, it becomes possible to omit cap layers, such as Mo, used at the time of joining with a semiconductor layer. Furthermore, when reducing the taper angle value, it is preferable to set the Ni content to 3.0 at% to 6.0 at% and the B content to 0.2 at% to 0.4 at%. Further, Al is preferably contained at 75 at% or more from the viewpoint of forming a low-resistance wiring circuit.

続いて、本発明の実施例について説明する。ここでは、Al系合金として、Al−5.0at%Ni−0.4at%B合金を用いて、テーパ角度を変化させた配線回路を形成した場合を例とした。特性評価としては、配線回路のテーパ角度を変化した際の透明電極との接合抵抗、SiNx絶縁層との接合状態(素子の良品率)について調査した。   Next, examples of the present invention will be described. Here, as an example, an Al-5.0 at% Ni-0.4 at% B alloy is used as the Al-based alloy to form a wiring circuit with a changed taper angle. As characteristic evaluation, the junction resistance with the transparent electrode when the taper angle of the wiring circuit was changed and the junction state with the SiNx insulating layer (element non-defective rate) were investigated.

特性評価を行った各評価サンプルは、次のような手順により作製した。まず、ガラス基板上に、前記組成のAl合金ターゲットを用い、スパッタリング条件を、投入電力3.0Watt/cm、アルゴンガス流量100ccm、アルゴン圧力0.5Paとしてマグネトロン・スパッタリング装置を用い、厚み3000Åの配線回路層を形成した。そして、配線回路層表面にレジスト(TFR−970:東京応化工業(株)社製/塗布条件:スピンコーター3000rpm、ベーキング後レジスト厚1μm目標)を被覆し、プリベーキング処理(110℃、1.5分間)を行った。尚、Al―Ni系合金については、回路形成のパターニング前には熱処理を行わないことが望ましく、熱処理を行う場合には、真空中或いは不活性ガス雰囲気中で行うことが望ましい。 Each evaluation sample subjected to the characteristic evaluation was produced by the following procedure. First, an Al alloy target having the above composition is used on a glass substrate, the sputtering conditions are an input power of 3.0 Watt / cm 2 , an argon gas flow rate of 100 ccm, an argon pressure of 0.5 Pa, and a magnetron sputtering apparatus, and a thickness of 3000 mm. A wiring circuit layer was formed. The wiring circuit layer surface is coated with a resist (TFR-970: manufactured by Tokyo Ohka Kogyo Co., Ltd./coating conditions: spin coater 3000 rpm, post-baking resist thickness 1 μm target), and pre-baking treatment (110 ° C., 1.5 Minutes). Note that it is desirable that the Al—Ni-based alloy is not subjected to heat treatment before patterning for circuit formation. When heat treatment is performed, it is desirable that the heat treatment is performed in a vacuum or in an inert gas atmosphere.

そして、20μm幅回路形成用パターンフィルムを配置して露光処理(マスクアナイラー MA−20:ミカサ(株)社製/露光条件15mJ/cm)を行った。続いて、濃度2.38%、液温23℃のテトラメチルアンモニウムハイドロオキサイドを含むアルカリ現像液(以下、TMAH現像液と略す)で現像処理をした。現像処理後、ホットプレートによりポストベーキング処理(100℃、3分間)を行い、リン酸系混酸エッチング液(関東化学(株)社製)により回路形成を行った。各評価サンプルの配線回路は、このポストベーキング処理条件、リン酸系混酸エッチング液の組成を調整することにより、そのテーパ角度を変化させた(具体的には、表1に示すように、テーパ角度を10°〜85°まで変化させた配線回路を有する評価サンプルを9種類作製した)。 Then, a pattern film for forming a circuit with a width of 20 μm was placed and subjected to an exposure process (Mask Anyler MA-20: Mikasa Co., Ltd./exposure conditions 15 mJ / cm 2 ). Subsequently, development processing was performed with an alkali developer containing tetramethylammonium hydroxide having a concentration of 2.38% and a solution temperature of 23 ° C. (hereinafter abbreviated as TMAH developer). After the development processing, post baking processing (100 ° C., 3 minutes) was performed using a hot plate, and circuit formation was performed using a phosphoric acid mixed acid etching solution (manufactured by Kanto Chemical Co., Inc.). In the wiring circuit of each evaluation sample, the taper angle was changed by adjusting the post-baking treatment conditions and the composition of the phosphoric acid mixed acid etching solution (specifically, as shown in Table 1, the taper angle). 9 types of evaluation samples having a wiring circuit with 10 to 85 ° changed.

エッチング処理後、剥離液(ST106:東京応化工業(株)社製)によりレジストの除去を行った。   After the etching treatment, the resist was removed with a stripping solution (ST106: manufactured by Tokyo Ohka Kogyo Co., Ltd.).

その後、純水洗浄、乾燥処理を行い、その表面にSiNxの絶縁層(厚み4200Å)を形成した。この絶縁層の成膜は、スパッタリング装置を用い、投入電力RF3.0Watt/cm、アルゴンガス流量90ccm、窒素ガス流量10ccm、圧力0.5Pa、基板温度300℃のスパッタリング条件により行った。 Thereafter, pure water cleaning and drying treatment were performed, and an SiNx insulating layer (thickness 4200 mm) was formed on the surface. This insulating layer was formed using a sputtering apparatus under sputtering conditions of input power RF 3.0 Watt / cm 2 , argon gas flow rate 90 ccm, nitrogen gas flow rate 10 ccm, pressure 0.5 Pa, and substrate temperature 300 ° C.

続いて、絶縁層表面にポジ型レジスト(東京応化工業(株)社製:TFR−970)を被覆し、10μm×10μm角のコンタクトホール開口用パターンフィルムを配置して露光処理をし、TMAH現像液により現像処理をした。そして、CFまたはSFのドライエッチングガスを用いて、コンタクトホールを形成した。コンタクトホール形成条件は、CFガスの場合、CFガス流量50ccm、酸素ガス流量5ccm、圧力4.0Pa、出力150Wであり、SFガスの場合、SFガス流量60ccm、酸素ガス流量5ccm、圧力4.0Pa、出力125Wとした。コンタクトホール形成後、剥離液(ST106:東京応化工業(株)社製)を用いてレジストの除去を行った。 Subsequently, a positive resist (manufactured by Tokyo Ohka Kogyo Co., Ltd .: TFR-970) is coated on the surface of the insulating layer, a 10 μm × 10 μm square pattern film for opening a contact hole is placed, exposed, and subjected to TMAH development. Development processing was performed with the solution. Then, contact holes were formed using a dry etching gas of CF 4 or SF 6 . A contact hole formation conditions in the case of a CF 4 gas, CF 4 gas flow rate 50 ccm, the oxygen gas flow rate 5 ccm, pressure 4.0 Pa, an output 150 W, in the case of SF 6 gas, SF 6 gas flow rate 60 ccm, the oxygen gas flow rate 5 ccm, The pressure was 4.0 Pa and the output was 125 W. After the contact hole was formed, the resist was removed using a stripping solution (ST106: manufactured by Tokyo Ohka Kogyo Co., Ltd.).

レジストの剥離処理を行った評価サンプルついては、イソプロピルアルコールを用いて残存剥離液を除去した後、水洗、乾燥処理を行った。   About the evaluation sample which performed the peeling process of the resist, after removing the residual peeling liquid using isopropyl alcohol, it washed with water and performed the drying process.

そして、このレジストの剥離処理が終了した各評価サンプルに対し、ITOターゲット(組成In−10wt%SnO)を用いて、コンタクトホール内及びその周囲にITOの透明電極層を形成した。透明電極層の形成は、スパッタリング(基板温度250℃、投入電力1.8Watt/cm、アルゴンガス流量80ccm、酸素ガス流量1.9ccm、圧力0.37Pa)を行い、厚み500Åの結晶化したITO膜とした。 Then, an ITO transparent electrode layer was formed in and around the contact hole, using an ITO target (composition In 2 O 3 -10 wt% SnO 2 ), for each evaluation sample for which the resist peeling process was completed. The transparent electrode layer is formed by sputtering (substrate temperature 250 ° C., input power 1.8 Watt / cm 2 , argon gas flow rate 80 ccm, oxygen gas flow rate 1.9 ccm, pressure 0.37 Pa), and a crystallized ITO having a thickness of 500 mm. A membrane was obtained.

このITO膜表面にレジスト(東京応化工業(株)社製:TFR−970)を被覆し、パターンフィルムを配置して露光処理をし、濃度2.38%、液温23℃のTMAH現像液で現像処理をし、塩硝酸系エッチング液(ITO02N:関東化学(株)社製)により20μm幅回路の形成を行った。エッチング時間は3分間とした。ITO膜回路形成後、剥離液(ST106:東京応化工業(株)社製)によりレジストを除去した。   A resist (Tokyo Ohka Kogyo Co., Ltd .: TFR-970) is coated on the surface of the ITO film, a pattern film is placed and exposed to light, and a TMAH developer having a concentration of 2.38% and a liquid temperature of 23 ° C. Development processing was performed, and a 20 μm wide circuit was formed with a nitric acid-based etching solution (ITO02N: manufactured by Kanto Chemical Co., Inc.). The etching time was 3 minutes. After forming the ITO film circuit, the resist was removed with a stripping solution (ST106: manufactured by Tokyo Ohka Kogyo Co., Ltd.).

以上のような手順により、コンタクトホールを介してAl−Ni系合金の配線回路層と透明電極層とが直接接合された評価サンプルについて、その接合抵抗値を測定した。この接合抵抗値の測定法は、図2に示すような四端子法に基づき、評価サンプルである素子を大気中、250℃、30minのアニール処理後、各評価サンプルの抵抗値測定を行った。   With the above procedure, the junction resistance value of the evaluation sample in which the wiring circuit layer of the Al—Ni alloy and the transparent electrode layer were directly bonded via the contact hole was measured. This junction resistance value measurement method was based on the four-terminal method as shown in FIG. 2, and the resistance value of each evaluation sample was measured after annealing the element as the evaluation sample in the atmosphere at 250 ° C. for 30 minutes.

また、素子の良品率について、各評価サンプルの断面を観察し、配線回路と絶縁層との接合状態を確認することにより、その良否を判断した。そして、良品率は、評価サンプルに作製した全素子数64個のうち、接合抵抗値が測定可能であった素子数をカウントし、その割合を算出することにより特定した。各テーパ角度の評価サンプルについて結果を表1に示す。   Further, regarding the non-defective product ratio, the quality of each element was evaluated by observing the cross section of each evaluation sample and confirming the bonding state between the wiring circuit and the insulating layer. The non-defective rate was specified by counting the number of elements whose junction resistance value could be measured out of the total 64 elements prepared in the evaluation sample and calculating the ratio. Table 1 shows the results of the evaluation samples for each taper angle.

また、図3及び図4には、評価サンプルの断面観察を行った代表写真を示す。図3は、テーパ角度20°のサンプルであり、図4はテーパ角度85°のサンプルの場合である。この断面観察は、評価サンプルをFIB(集束イオンビーム)により断面加工をし、その断面のSIM像(イオン励起2次電子像)を撮ったものである。図3及び図4においては、写真下側の黒色部分がガラス基板で、その上に配線回路、SiNx絶縁層、透明電極層が順次積層された状態を示している。   3 and 4 show representative photographs obtained by observing a cross section of the evaluation sample. FIG. 3 shows a sample with a taper angle of 20 °, and FIG. 4 shows a sample with a taper angle of 85 °. In this cross-sectional observation, a cross-section of the evaluation sample was processed by FIB (focused ion beam), and a SIM image (ion-excited secondary electron image) of the cross-section was taken. 3 and 4, the black portion on the lower side of the photograph is a glass substrate, and a wiring circuit, a SiNx insulating layer, and a transparent electrode layer are sequentially stacked thereon.

表1に示す結果より、テーパ角度が85°の場合では、接合抵抗値が50Ω/□10μmを大きく超えるものとなっていた。このように接合抵抗値が大きくなったのは、図4に示したように、配線回路上のSiNx絶縁層に亀裂(配線回路の上端角部から発生)が発生しており、この部分からエッチング液などの薬液が浸入し、配線回路層を腐食し、透明電極との接合部分まで腐食が進行したためと考えられた。尚、接合抵抗値が50Ω/□10μm以下であることが素子特性として、実用上好ましいものと考えられる。   From the results shown in Table 1, when the taper angle is 85 °, the junction resistance value greatly exceeds 50Ω / □ 10 μm. As shown in FIG. 4, the junction resistance value increased in this manner because a crack (occurring from the upper corner of the wiring circuit) occurred in the SiNx insulating layer on the wiring circuit, and etching was performed from this portion. This was thought to be because the chemical solution such as the liquid entered, corroded the wiring circuit layer, and the corrosion proceeded to the joint with the transparent electrode. A junction resistance value of 50Ω / □ 10 μm or less is considered practically preferable as element characteristics.

一方、テーパ角度75°以下の場合については、接合抵抗値が50Ω/□10μmより小さくなっていため、実用上問題ないものと考えられた。このようにテーパ角度が75°以下の場合に接合抵抗値が小さくなったのは、図3に示したように、配線回路上のSiNx絶縁層のカバレッジ状態が良好で、絶縁層自体に亀裂などの欠陥が発生していなく、薬液による配線回路の腐食などが生じなかったためと考えられる。   On the other hand, in the case where the taper angle is 75 ° or less, the junction resistance value is smaller than 50Ω / □ 10 μm, so that it was considered that there is no practical problem. In this way, when the taper angle is 75 ° or less, the junction resistance value becomes small as shown in FIG. 3 because the SiNx insulating layer on the wiring circuit has a good coverage state and the insulating layer itself has cracks or the like. This is considered to be because no defects occurred and the wiring circuit was not corroded by chemicals.

テーパ角度の定義概念図。Definition conceptual diagram of taper angle. 四端子法による接合抵抗測定の概略図。Schematic of junction resistance measurement by the four probe method. テーパ角度20°の場合の断面観察写真。A cross-sectional observation photograph when the taper angle is 20 °. テーパ角度85°の場合の断面観察写真。Sectional observation photograph when taper angle is 85 °.

Claims (5)

透明電極と、該透明電極に直接接合されるAl系合金からなる配線回路とを備えた素子の接合構造において、
配線回路側面のテーパ角度が20°〜75°であることを特徴とする素子の接合構造。
In the junction structure of the element comprising a transparent electrode and a wiring circuit made of an Al-based alloy directly joined to the transparent electrode,
A junction structure for an element, wherein a taper angle of a side surface of the wiring circuit is 20 ° to 75 °.
テーパ角度が35°〜60°である請求項1に記載の素子の接合構造。 The device junction structure according to claim 1, wherein the taper angle is 35 ° to 60 °. Al系合金は、Al−Ni系合金である請求項1または請求項2に記載の素子の接合構造。 3. The device junction structure according to claim 1, wherein the Al-based alloy is an Al-Ni-based alloy. Al−Ni系合金は、0.5at%〜10.0at%のNiを含有する請求項3に記載の素子の接合構造 The Al—Ni-based alloy contains 0.5 at% to 10.0 at% of Ni, according to claim 3. Al−Ni系合金は、Bをさらに含有する請求項3または請求項4に記載の素子の接合構造。 The element-junction structure according to claim 3 or 4, wherein the Al-Ni-based alloy further contains B.
JP2006253488A 2006-09-19 2006-09-19 Bonding structure of element Pending JP2008078243A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006253488A JP2008078243A (en) 2006-09-19 2006-09-19 Bonding structure of element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006253488A JP2008078243A (en) 2006-09-19 2006-09-19 Bonding structure of element

Publications (1)

Publication Number Publication Date
JP2008078243A true JP2008078243A (en) 2008-04-03

Family

ID=39350032

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006253488A Pending JP2008078243A (en) 2006-09-19 2006-09-19 Bonding structure of element

Country Status (1)

Country Link
JP (1) JP2008078243A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395471B2 (en) 2008-06-12 2013-03-12 Murata Manufacturing Co., Ltd. Electronic component

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8395471B2 (en) 2008-06-12 2013-03-12 Murata Manufacturing Co., Ltd. Electronic component

Similar Documents

Publication Publication Date Title
JP4542008B2 (en) Display device
TWI249070B (en) Electronic device, method of manufacture of the same, and sputtering target
JP5179604B2 (en) Al alloy film for display devices
WO2011013682A1 (en) Wiring structure, method for manufacturing wiring structure, and display device provided with wiring structure
JP5368867B2 (en) Al alloy film for display device, display device and sputtering target
WO2006117954A1 (en) Al-Ni-B ALLOY WIRING MATERIAL AND ELEMENT STRUCTURE USING THE SAME
KR20130063535A (en) Al alloy film, wiring structure having al alloy film, and sputtering target used in producing al alloy film
JP3979605B2 (en) Al-Ni-B alloy wiring material and element structure using the same
JP4160110B2 (en) Element structure of display device and manufacturing method thereof
US8003218B2 (en) Al-Ni-B alloy material for reflective film
JP2012180540A (en) Al ALLOY FILM FOR DISPLAY DEVICE AND SEMICONDUCTOR DEVICE
JP2007317934A (en) Semiconductor device and active-matrix display
CN101506954A (en) Multilayer film for wiring and wiring circuit
JP4800236B2 (en) Thin film transistor manufacturing method and liquid crystal display device using the same
JP4657882B2 (en) Element structure of display device
JP2009282514A (en) Al ALLOY FILM FOR DISPLAY DEVICE, DISPLAY DEVICE, AND SPUTTERING TARGET
JP2008078243A (en) Bonding structure of element
JP2007109916A (en) Manufacturing method of element
JP2007072325A (en) Method for manufacturing display device
JP5368717B2 (en) Display device and Cu alloy film used therefor
JP6002280B2 (en) Al alloy film for display devices or semiconductor devices
JP2006216797A (en) Etchant composition
JP2007258553A (en) Method for manufacturing display
JP2007073848A (en) Method of manufacturing display device
JP2008108975A (en) Joining structure of element