JP2008076588A - Image display device - Google Patents

Image display device Download PDF

Info

Publication number
JP2008076588A
JP2008076588A JP2006253722A JP2006253722A JP2008076588A JP 2008076588 A JP2008076588 A JP 2008076588A JP 2006253722 A JP2006253722 A JP 2006253722A JP 2006253722 A JP2006253722 A JP 2006253722A JP 2008076588 A JP2008076588 A JP 2008076588A
Authority
JP
Japan
Prior art keywords
voltage
electrode
pulse
image display
display device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006253722A
Other languages
Japanese (ja)
Inventor
Mutsumi Suzuki
睦三 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006253722A priority Critical patent/JP2008076588A/en
Publication of JP2008076588A publication Critical patent/JP2008076588A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To solve the problem that a matrix electron source display using a thin-film electron source generates an afterimage phenomenon right after a display gradation is greatly switched. <P>SOLUTION: The afterimage phenomenon is reduced by applying additional pulses, having the same polarity as that during electron discharging, within a one-field period. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、マトリクス状に配置した電子放出素子と蛍光体とを用いて画像を表示する画像表示装置に関する。   The present invention relates to an image display device that displays an image using electron-emitting devices and phosphors arranged in a matrix.

マトリクス電子源ディスプレイとは,互いに直交する電極群の交点を画素とし、各画素に電子放出素子を設け,各電子放出素子への印加電圧またはパルス幅を調整することによって放出電子量を調整し,その放出電子を真空中で加速した後,蛍光体に照射し、照射した部分の蛍光体を発光させるものである。電子放出素子として,電界放射型陰極を用いるもの,MIM(Metal-Insulator-Metal)型電子源を用いるもの,カーボンナノチューブ陰極を用いるもの,ダイヤモンド陰極を用いるもの,表面伝導電子放出素子を用いるもの,弾道型面電子源を用いるものなどがある。このように,マトリクス電子源ディスプレイとは,電子放出素子と蛍光体とを組み合わせた電子線励起型平面ディスプレイを指す。   A matrix electron source display uses a crossing point of electrodes orthogonal to each other as a pixel, an electron emitting element is provided in each pixel, and the amount of emitted electrons is adjusted by adjusting the voltage or pulse width applied to each electron emitting element. The emitted electrons are accelerated in a vacuum, and then irradiated onto the phosphor, causing the irradiated phosphor to emit light. As an electron-emitting device, one using a field emission cathode, one using a MIM (Metal-Insulator-Metal) type electron source, one using a carbon nanotube cathode, one using a diamond cathode, one using a surface conduction electron-emitting device, Some use a ballistic surface electron source. Thus, the matrix electron source display refers to an electron beam excitation type flat display in which an electron emitting element and a phosphor are combined.

マトリクス電子源ディスプレイに用いる電子放出素子として薄膜電子源がある。薄膜電子源とは,上部電極,電子加速層,下部電極を積層した構造を有するもので,MIM(Metal-Insulator-Metal)型電子源,MOS(Metal-oxide Semiconductor)型電子源,弾道型面電子源などが含まれる。MOS型電子源は,電子加速層に半導体−絶縁体積層膜を用いたもので,例えばJapanese Journal of Applied Physics、Vol.36、Part 2、No.7B、pp.L939〜L941(1997)(非特許文献1)に記載されている。弾道型面電子源は,電子加速層にポーラスシリコンなどを用いたもので,例えば、Japanese Journal of Applied Physics、Vol.34、Part 2、No.6A、pp.L705〜L707(1995)(非特許文献2)に記載されている。薄膜電子源は,電子加速層中で加速した電子を真空中に放出させる。   As an electron-emitting device used for a matrix electron source display, there is a thin film electron source. A thin-film electron source has a structure in which an upper electrode, an electron acceleration layer, and a lower electrode are stacked. The MIM (Metal-Insulator-Metal) type electron source, MOS (Metal-oxide Semiconductor) type electron source, ballistic surface Includes electron sources. The MOS type electron source uses a semiconductor-insulator laminated film as an electron acceleration layer. For example, Japanese Journal of Applied Physics, Vol. 36, Part 2, No. 7B, pp. L939 to L941 (1997) (Non-Patent Document 1). The ballistic surface electron source uses a porous silicon or the like for the electron acceleration layer. For example, Japanese Journal of Applied Physics, Vol. 34, Part 2, No. 6A, pp. L705 to L707 (1995) (Non-Patent Document 2). A thin-film electron source emits electrons accelerated in an electron acceleration layer into a vacuum.

図2は薄膜電子源の動作原理を示すエネルギーバンド図である。下部電極13,電子加速層12,上部電極11が積層されており,上部電極11に正の電圧を印加した時の状態を図示した。MIM型電子源の場合,電子加速層12として絶縁体を用いる。上部電極−下部電極間に印加された電圧によって電子加速層12内に電界が生じる。この電界によって下部電極13中から電子がトンネル現象によって電子加速層12中に流れ込む。この電子は電子加速層12中の電界によって加速されホットエレクトロンとなる。このホットエレクトロンが上部電極11中を通過する際,一部の電子は非弾性散乱などによりエネルギーを失う。上部電極11−真空界面(すなわち上部電極の表面)に達した時点で,表面の仕事関数Φよりも大きな運動エネルギーを有する電子は,上部電極11の表面から真空中10に放出される。本明細書においては,このホットエレクトロンにより下部電極13−上部電極11間に流れる電流をダイオード電流Jd,真空中に放出される電流を放出電流Jeと呼ぶ。放出電流Jeとダイオード電流Jdとの比α(放出比α=Je/Jd)は,0.01%〜10%程度である。   FIG. 2 is an energy band diagram showing the operating principle of the thin film electron source. The lower electrode 13, the electron acceleration layer 12, and the upper electrode 11 are stacked, and the state when a positive voltage is applied to the upper electrode 11 is illustrated. In the case of the MIM type electron source, an insulator is used as the electron acceleration layer 12. An electric field is generated in the electron acceleration layer 12 by a voltage applied between the upper electrode and the lower electrode. Due to this electric field, electrons flow from the lower electrode 13 into the electron acceleration layer 12 by a tunnel phenomenon. The electrons are accelerated by the electric field in the electron acceleration layer 12 and become hot electrons. When the hot electrons pass through the upper electrode 11, some electrons lose energy due to inelastic scattering or the like. When reaching the upper electrode 11-vacuum interface (that is, the surface of the upper electrode), electrons having a kinetic energy larger than the work function Φ of the surface are emitted from the surface of the upper electrode 11 into the vacuum 10. In the present specification, the current flowing between the lower electrode 13 and the upper electrode 11 due to the hot electrons is referred to as a diode current Jd, and the current released into the vacuum is referred to as an emission current Je. The ratio α between the emission current Je and the diode current Jd (emission ratio α = Je / Jd) is about 0.01% to 10%.

電界放射型陰極と比べると,薄膜電子源は,表面汚染に対する耐性が強い,放出電子ビームの拡がりが小さいため高精細の表示装置が実現できる,動作電圧が小さく駆動回路ドライバが低電圧である,など表示装置に適した特徴を有する。   Compared to field emission cathodes, thin-film electron sources are more resistant to surface contamination, and the emission electron beam has a smaller spread, so that a high-definition display device can be realized. The operating voltage is low and the driver circuit driver is low. It has the characteristics suitable for the display device.

特開2004―363075号公報JP 2004-363075 A Japanese Journal of Applied Physics、Vol.36、Part 2、No.7B、pp.L939〜L941(1997)Japanese Journal of Applied Physics, Vol.36, Part 2, No.7B, pp. L939 to L941 (1997) Japanese Journal of Applied Physics、Vol.34、Part 2、No.6A、pp.L705〜L707(1995)Japanese Journal of Applied Physics, Vol.34, Part 2, No.6A, pp. L705 ~ L707 (1995) IEEE Transactions on Electron Devices, vol. 49, No.6, pp. 1059-1065 (2002).IEEE Transactions on Electron Devices, vol. 49, No. 6, pp. 1059-1065 (2002).

薄膜電子源を電子放出素子として用いたマトリクス電子源ディスプレイにおいて,表示輝度を大きく変えた直後では正しい輝度(階調)が表示されず,残像として残るという問題があった。   In a matrix electron source display using a thin-film electron source as an electron-emitting device, there is a problem that right luminance (gradation) is not displayed immediately after the display luminance is largely changed, and an afterimage remains.

本発明は,この残像を低減した画像表示装置を提供する。   The present invention provides an image display device that reduces this afterimage.

本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記の通りである。
下部電極,上部電極,および前記下部電極と前記上部電極との間に挟み込まれた電子加速層を有し,前記下部電極と前記上部電極との間に電圧を印加することで前記上部電極側より電子を放出する複数個の薄膜電子源と,
互いに平行な複数の走査電極と,互いに平行な複数のデータ電極とを有し,前記走査電極と前記データ電極との交点に前記薄膜電子源が配置されており,
前記電子により励起されて発光する蛍光体を形成した蛍光面を有する蛍光面基板とを有する表示パネルと,
前記複数の走査電極に結線され走査パルスを出力する第1の駆動手段と,前記複数のデータ電極に結線された第2の駆動手段とを有する画像表示装置において,
1フィールド期間内が,走査パルスが順次出力される表示期間とそれ以外の非表示期間とに分けられ,
前記非表示期間に,前記上部電極が前記下部電極に対して正電圧である付加パルスを1回または複数回を印加することを特徴とする画像表示装置。
Of the inventions disclosed in this application, the outline of typical ones will be briefly described as follows.
A lower electrode, an upper electrode, and an electron acceleration layer sandwiched between the lower electrode and the upper electrode; by applying a voltage between the lower electrode and the upper electrode, A plurality of thin film electron sources emitting electrons;
A plurality of scan electrodes parallel to each other and a plurality of data electrodes parallel to each other, and the thin film electron source is disposed at an intersection of the scan electrodes and the data electrodes,
A display panel having a phosphor screen having a phosphor screen formed with a phosphor that emits light when excited by the electrons;
In an image display device having a first driving means connected to the plurality of scanning electrodes and outputting a scanning pulse, and a second driving means connected to the plurality of data electrodes,
One field period is divided into a display period in which scan pulses are sequentially output and a non-display period other than that.
An image display device, wherein the upper electrode applies one or more additional pulses having a positive voltage with respect to the lower electrode during the non-display period.

下部電極,上部電極,および前記下部電極と前記上部電極との間に挟み込まれた電子加速層を有し,前記下部電極と前記上部電極との間に電圧を印加することで前記上部電極側より電子を放出する複数個の薄膜電子源と,
互いに平行な複数の走査電極と,互いに平行な複数のデータ電極とを有し,前記走査電極と前記データ電極との交点に前記薄膜電子源が配置されており,
前記電子により励起されて発光する蛍光体を形成した蛍光面を有する蛍光面基板とを有する表示パネルと,
前記複数の走査電極に結線され走査パルスを出力する第1の駆動手段と,前記複数のデータ電極に結線された第2の駆動手段とを有する画像表示装置において,
1フィールド期間内で,前記走査パルスを印加する以外に,前記上部電極が前記下部電極に対して正電圧である付加パルスを1回または複数回を印加し,
前記付加パルスにより前記上部電極と前記下部電極間に印加される電圧は,前記データ電極に印加される電圧の最大値と最小値の差よりも大きいことを特徴とする画像表示装置。
A lower electrode, an upper electrode, and an electron acceleration layer sandwiched between the lower electrode and the upper electrode; by applying a voltage between the lower electrode and the upper electrode, A plurality of thin film electron sources emitting electrons;
A plurality of scan electrodes parallel to each other and a plurality of data electrodes parallel to each other, and the thin film electron source is disposed at an intersection of the scan electrodes and the data electrodes,
A display panel having a phosphor screen having a phosphor screen formed with a phosphor that emits light when excited by the electrons;
In an image display device having a first driving means connected to the plurality of scanning electrodes and outputting a scanning pulse, and a second driving means connected to the plurality of data electrodes,
In addition to applying the scanning pulse within one field period, the upper electrode applies an additional pulse having a positive voltage to the lower electrode one or more times,
The voltage applied between the upper electrode and the lower electrode by the additional pulse is larger than the difference between the maximum value and the minimum value of the voltage applied to the data electrode.

残像とは表示画像の階調(輝度)が大きく変化した後に,階調変化前の画像がわずかに残る現象である。例として,図3(a)に示すように,画像表示装置の表示画面801の一部に矩形状(ウィンドウ状)のパターン802を表示する場合を考える。パターン802にピーク輝度(最大階調。例えば255レベル),その他の領域を平均輝度(例えば,階調64)とする。その後,画面全体に同一階調(例えば階調64レベル)を表示した場合を考える(図3(b))。階調を切り替えた後しばらくの期間,パターン802を表示していた領域が他の領域より少し暗くなる。ある時間を経過すると,領域802も他の領域と同一輝度になる。これが残像である。   An afterimage is a phenomenon in which an image before gradation change remains slightly after the gradation (luminance) of the display image has changed greatly. As an example, let us consider a case where a rectangular (window-like) pattern 802 is displayed on a part of the display screen 801 of the image display device as shown in FIG. The pattern 802 has peak luminance (maximum gradation (for example, 255 levels)), and other areas have average luminance (for example, gradation 64). Then, consider the case where the same gradation (for example, gradation 64 level) is displayed on the entire screen (FIG. 3B). For a while after switching the gradation, the area where the pattern 802 is displayed becomes slightly darker than the other areas. After a certain period of time, the area 802 has the same luminance as the other areas. This is an afterimage.

残像現象をより詳しく記述するために図4を用いて説明する。図4は,領域802での入力信号(階調信号)と実際に表示される輝度の時間変化を模式的に示した図である。時刻t1において入力信号を階調レベルGS2からGS1に変化させる。時刻t2において入力信号を階調レベルGS1からGS2に変化させる。階調レベルは任意であるが,一例としてGS1がピーク輝度に対応する255階調,GS2が64階調とする。階調レベルGS1に対応する表示輝度をL1,階調レベルGS2に対応する表示輝度をL2とする。   In order to describe the afterimage phenomenon in more detail, it will be described with reference to FIG. FIG. 4 is a diagram schematically showing temporal changes in the input signal (gradation signal) and the actually displayed luminance in the region 802. At time t1, the input signal is changed from the gradation level GS2 to GS1. At time t2, the input signal is changed from the gradation level GS1 to GS2. The gradation level is arbitrary, but as an example, GS1 is 255 gradations corresponding to the peak luminance, and GS2 is 64 gradations. The display brightness corresponding to the gradation level GS1 is L1, and the display brightness corresponding to the gradation level GS2 is L2.

時刻t1においては,輝度がL2からL1に上昇するが,その後一定時間後に輝度レベルL1−ΔL1に変化する。時刻t2においては,輝度がL2に変化することが期待されるが,実際には,いったんL2よりも低い輝度(L2−ΔL2)になり,その後一定時間後に輝度レベルL2になる。時刻t2での挙動のために,表示画面においては,図3(b)のような残像現象が発生する。   At time t1, the luminance increases from L2 to L1, but then changes to luminance level L1-ΔL1 after a certain time. At time t2, the luminance is expected to change to L2, but actually, the luminance is once lower than L2 (L2-ΔL2), and thereafter reaches luminance level L2 after a certain time. Due to the behavior at time t2, an afterimage phenomenon as shown in FIG. 3B occurs on the display screen.

図4において,時刻t2で入力信号を切り替えた後,輝度が期待される値L2になるまでに要する時間を「残像時間」と呼ぶ。   In FIG. 4, the time required for the luminance to reach the expected value L2 after switching the input signal at time t2 is referred to as “afterimage time”.

表示画像の画質を向上するには,残像時間を短くすることが重要である。例えば残像時間が0.1秒以下であれば,人間の視覚特性により,残像はほとんど検知されない。しかし,残像時間が10秒の場合は,明確に視覚的に検知されるので,画質劣化となる。   In order to improve the quality of the displayed image, it is important to shorten the afterimage time. For example, if the afterimage time is 0.1 seconds or less, the afterimage is hardly detected due to human visual characteristics. However, when the afterimage time is 10 seconds, the image quality is degraded because it is clearly detected visually.

一般に,画像表示装置の階調表示の代表的な方法には,(a)電圧振幅変調法(PAM)と(b)パルス幅変調法(PWM)とがある。PAMは印加する電圧振幅を変えることで輝度を調整するものであるのに対し,PWMは印加するパルス幅を変えることで輝度を調整するものである。   In general, there are (a) voltage amplitude modulation method (PAM) and (b) pulse width modulation method (PWM) as typical methods of gradation display of an image display device. PAM adjusts the luminance by changing the applied voltage amplitude, whereas PWM adjusts the luminance by changing the applied pulse width.

上述の残像現象は,PAM,PWMいずれの階調表示方法でも現れるが,PAM(電圧振幅変調法)の方がより顕著に残像が発生することを発明者らは見いだした。したがって,PAMで階調表示を行う画像表示装置においては,特に残像への対策が必要になる。   The above-mentioned afterimage phenomenon appears in both PAM and PWM gradation display methods, but the inventors have found that PAM (voltage amplitude modulation method) causes more afterimages. Therefore, in an image display apparatus that performs gradation display using PAM, it is particularly necessary to take measures against afterimages.

従来,薄膜電子源を用いた画像表示装置では,PAM(電圧振幅変調法)で階調表示を行った場合は,残像時間が数10秒〜数100秒程度であり,表示画像の画質劣化の要因になっていた。   Conventionally, in an image display device using a thin film electron source, when gradation display is performed by PAM (voltage amplitude modulation method), the afterimage time is about several tens of seconds to several hundreds of seconds, and the image quality of the display image is deteriorated. It was a factor.

本発明者は,薄膜電子源を用いた画像表示装置において,図3,図4で説明した残像現象が発生する原因を鋭意検討し,以下の原因であることを見出した。まず,残像現象が発生している際,薄膜電子源の電子放出比(=Je/Jd)は一定であることを見出した。すなわち,残像現象はダイオード電流が想定電流値から一時的にずれるために起こる。   The present inventor has intensively studied the cause of the afterimage phenomenon described with reference to FIGS. 3 and 4 in the image display device using the thin film electron source, and has found that the cause is as follows. First, when the afterimage phenomenon occurs, the electron emission ratio (= Je / Jd) of the thin film electron source is found to be constant. That is, the afterimage phenomenon occurs because the diode current temporarily deviates from the assumed current value.

そして,このダイオード電流の一時的なズレの発生原因は,薄膜電子源の電流−電圧特性が変化するためであることを発明者は見出した。図5は,薄膜電子源のダイオード電流(Jd)とダイオード電圧(Vd)との関係を模式的に示した図である。ここで,ダイオード電流Jdとは,上部電極−下部電極間に流れる電流であり,ダイオード電圧Vdとは,上部電極−下部電極間に印加する電圧で,下部電極電位を基準として上部電極電圧を測ったものである。図5では,ダイオード電流Jdは対数目盛でプロットした。   The inventors have found that the cause of the temporary deviation of the diode current is that the current-voltage characteristics of the thin film electron source change. FIG. 5 is a diagram schematically showing the relationship between the diode current (Jd) and the diode voltage (Vd) of the thin film electron source. Here, the diode current Jd is a current flowing between the upper electrode and the lower electrode, and the diode voltage Vd is a voltage applied between the upper electrode and the lower electrode, and the upper electrode voltage is measured with reference to the lower electrode potential. It is a thing. In FIG. 5, the diode current Jd is plotted on a logarithmic scale.

図5において,Jd-Vd特性805は,輝度レベルGS2の時の特性であり,Jd-Vd特性806は輝度レベルGS1の時の特性である。輝度レベルが高いGS1(すなわち,ダイオード電流が大きい領域)で駆動している際のJd-Vd特性806は,特性805と比べてより高電圧側にシフトしている。これは,薄膜電子源を構成する電子加速層内に蓄積する電荷量が,ダイオード電流が大きいほど(輝度レベルGS1時)多いためである。このことを図6を用いて説明する。   In FIG. 5, a Jd-Vd characteristic 805 is a characteristic at the luminance level GS2, and a Jd-Vd characteristic 806 is a characteristic at the luminance level GS1. The Jd-Vd characteristic 806 when driving in GS1 with a high luminance level (that is, a region where the diode current is large) is shifted to a higher voltage side than the characteristic 805. This is because the amount of charge accumulated in the electron acceleration layer constituting the thin film electron source increases as the diode current increases (at the luminance level GS1). This will be described with reference to FIG.

図6は薄膜電子源の電子エネルギーバンド図を模式的に示したものである。電子加速層内に蓄積電荷が無い場合(図6(a))は,外部印加電圧により形成される電界が内部電界となる。この内部電界が下部電極−電子加速層電界間の界面に印加されるために,下部電極から電子加速層に電子が放出され,ダイオード電流Jdになる。これに対し,図6(b)は,電子加速層に負電荷が蓄積された場合を示したものである。この場合,蓄積電荷が形成する電界は,外部電界を打ち消す方向に働くため,内部電界が減少する。このため,同一の外部電圧Vdを印加しても,内部電界は小さいため,ダイオード電流Jdは小さくなる。すなわち,Jd-Vd特性は高電圧側にシフトした形になる。   FIG. 6 schematically shows an electron energy band diagram of the thin film electron source. When there is no accumulated charge in the electron acceleration layer (FIG. 6A), the electric field formed by the externally applied voltage becomes the internal electric field. Since this internal electric field is applied to the interface between the lower electrode and the electron acceleration layer electric field, electrons are emitted from the lower electrode to the electron acceleration layer, resulting in a diode current Jd. On the other hand, FIG. 6B shows a case where negative charges are accumulated in the electron acceleration layer. In this case, the internal electric field is reduced because the electric field formed by the accumulated charge works in a direction to cancel the external electric field. For this reason, even if the same external voltage Vd is applied, the diode field Jd becomes small because the internal electric field is small. In other words, the Jd-Vd characteristic is shifted to the high voltage side.

一例として,下記の実施例で述べる構成では,動作電圧が8V程度であるが,GS1=255レベルの場合のJd-Vd特性(図5の806)とGS2=64レベルの場合のJd-Vd特性(805)との閾値電圧差ΔVthは15mVであった。   As an example, in the configuration described in the following embodiment, the operating voltage is about 8V, but the Jd-Vd characteristic (806 in FIG. 5) when GS1 = 255 level and the Jd-Vd characteristic when GS2 = 64 level. The threshold voltage difference ΔVth from (805) was 15 mV.

図5の電流−電圧特性と図4の残像特性とを関連づけて説明する。図4において,時刻t2の直前ではJd-Vd特性は図5の806の特性である。時刻t2において入力信号はGS2に対応して小さくなるが,薄膜電子源内の蓄積電荷量は瞬時には変わらないので,Jd-Vd特性は806のままである。その後,入力信号が小さくなったのに対応してJd-Vd特性が特性805にシフトする。本来のJd-Vd特性805になると,輝度値も本来の値L2になる。   The current-voltage characteristics in FIG. 5 and the afterimage characteristics in FIG. 4 will be described in association with each other. In FIG. 4, immediately before time t2, the Jd-Vd characteristic is the characteristic 806 in FIG. At time t2, the input signal becomes smaller corresponding to GS2, but the accumulated charge amount in the thin film electron source does not change instantaneously, so the Jd-Vd characteristic remains at 806. Thereafter, the Jd-Vd characteristic shifts to the characteristic 805 corresponding to the decrease in the input signal. When the original Jd-Vd characteristic 805 is reached, the luminance value also becomes the original value L2.

以上の説明のように,薄膜電子源の電子加速層内の蓄積電荷量の変化の過程が残像回復過程となる。したがって,蓄積電荷量の変化を早めれば,残像回復も早くなり残像を低減できる。   As described above, the process of changing the amount of stored charge in the electron acceleration layer of the thin film electron source is the afterimage recovery process. Therefore, if the change in the accumulated charge amount is accelerated, the afterimage recovery is accelerated and the afterimage can be reduced.

薄膜電子源を用いた画像表示装置での残像現象の発生原因は,上記の通りJd-Vd特性のシフトである。したがって,薄膜電子源を定電流回路で駆動し,ダイオード電流を回路的に所定の値に設定する駆動方法(定電流駆動法)を用いる場合は,残像現象は問題にならない。定電流駆動法では,所望の階調レベルに対応したダイオード電流値に外部回路により制御するため,Jd-Vd特性が変化しても所望の電流値Jdが流れるためである。すなわち,本発明は,電圧値によって階調を制御する駆動方法を用いる画像表示装置で起こる課題を解決するものである。   The cause of the afterimage phenomenon in the image display device using the thin film electron source is the shift of the Jd-Vd characteristic as described above. Therefore, when the thin film electron source is driven by a constant current circuit and a driving method (constant current driving method) in which the diode current is set to a predetermined value in terms of a circuit is used, the afterimage phenomenon does not matter. This is because in the constant current driving method, the diode current value corresponding to the desired gradation level is controlled by an external circuit, so that the desired current value Jd flows even if the Jd-Vd characteristic changes. That is, the present invention solves a problem that occurs in an image display device that uses a driving method that controls gradation according to a voltage value.

本発明は,付加パルスを印加することにより,薄膜電子源の電子加速層内の蓄積電荷量変化を速め,残像を低減する。その具体的な方法,および作用機構については,具体的な実施例に則して説明する。   In the present invention, by applying an additional pulse, the change in the amount of accumulated charge in the electron acceleration layer of the thin film electron source is accelerated, and the afterimage is reduced. The specific method and action mechanism will be described in accordance with specific examples.

以上のように,本発明によれば,薄膜電子源を用いた画像表示装置において,表示階調(輝度)を大きく変化させた直後に発生していた残像を低減することができる。   As described above, according to the present invention, in an image display apparatus using a thin film electron source, it is possible to reduce an afterimage that has occurred immediately after the display gradation (brightness) is greatly changed.

このようにして,本発明に基づく画像表示装置では,従来よりも高品質な画像表示を行う画像表示装置が実現出来た。   In this manner, the image display device according to the present invention can realize an image display device that displays an image with higher quality than before.

以下、本発明に係る画像表示装置を図面に示した幾つかの実施例による発明の実施の形態を参照して更に詳細に説明する。   The image display apparatus according to the present invention will be described below in more detail with reference to embodiments of the invention according to some examples shown in the drawings.

本発明を用いた第1の実施例を述べる。この実施例では薄膜電子源301としてMIM(Metal-Insulator-Metal, 金属−絶縁体−金属)電子源を用いる。   A first embodiment using the present invention will be described. In this embodiment, a MIM (Metal-Insulator-Metal, metal-insulator-metal) electron source is used as the thin film electron source 301.

図7は,本実施例で用いる表示パネルの平面図である。図8は図7のA−B間の断面図である。図8では,陰極板601の構成物のうち走査電極310のみ取り出して記載してある。   FIG. 7 is a plan view of the display panel used in this embodiment. 8 is a cross-sectional view taken along the line AB in FIG. In FIG. 8, only the scanning electrode 310 is extracted from the components of the cathode plate 601 and described.

陰極板601,蛍光板602,枠部材603とで囲まれた内部が真空になっている。真空領域には大気圧に抗するためにスペーサ60が配置されている。スペーサ60の形状,個数,配置は任意である。図7ではスペーサ60の厚みが走査電極310の幅より厚く描いてあるが,これは図を見やすくするためであって,実際にはスペーサ60の厚みは走査電極310の幅より薄い。陰極板601上には走査電極310が水平方向に配置され,データ電極311がそれと直交して配置されている。走査電極310とデータ電極311との交点が画素に対応する。ここで画素とは,カラー画像表示装置の場合にはサブ画素に対応するものである。   The inside surrounded by the cathode plate 601, the fluorescent plate 602, and the frame member 603 is in a vacuum. A spacer 60 is disposed in the vacuum region to resist atmospheric pressure. The shape, number and arrangement of the spacers 60 are arbitrary. In FIG. 7, the thickness of the spacer 60 is drawn to be larger than the width of the scan electrode 310, but this is for ease of viewing the drawing, and the thickness of the spacer 60 is actually thinner than the width of the scan electrode 310. On the cathode plate 601, the scanning electrode 310 is disposed in the horizontal direction, and the data electrode 311 is disposed orthogonally thereto. An intersection between the scan electrode 310 and the data electrode 311 corresponds to a pixel. Here, the pixel corresponds to a sub-pixel in the case of a color image display device.

図7では走査電極310の本数が14本しか記載していないが,実際のディスプレイでは数100本から数千本ある。データ電極311についても実際の画像表示装置では数100本から数千本ある。走査電極310とデータ電極311との交点には薄膜電子源301が配置されている。   Although only 14 scanning electrodes 310 are shown in FIG. 7, the actual display has hundreds to thousands. There are hundreds to thousands of data electrodes 311 in an actual image display device. A thin film electron source 301 is disposed at the intersection of the scan electrode 310 and the data electrode 311.

図9は,図7の中の陰極板601の一部(4サブ画素分)を示した平面図である。図10は図9に対応した,陰極板601の一部の断面図である。図10(a)は図9のA−B間の断面図であり,図10(b)は図9のC−D間の断面図である。なお,図9は上部電極11を取り除いた平面図になっている。実際には,図10の断面図からわかるように上部電極11が全面に成膜されている。   FIG. 9 is a plan view showing a part (four sub-pixels) of the cathode plate 601 in FIG. FIG. 10 is a cross-sectional view of a part of the cathode plate 601 corresponding to FIG. 10A is a cross-sectional view taken along a line AB in FIG. 9, and FIG. 10B is a cross-sectional view taken along a line C-D in FIG. FIG. 9 is a plan view with the upper electrode 11 removed. Actually, as can be seen from the sectional view of FIG. 10, the upper electrode 11 is formed on the entire surface.

各サブ画素の対応する部分には3重の長方形が配置されている。一番内側の長方形領域は,電子放出領域35を示しており,これは第1層間絶縁膜15のテーパー部(傾斜領域部)の再内周に相当する。その外側の長方形は第1層間絶縁膜15のテーパー膜の再外周に相当する。その外側(再外周)は第2層間絶縁層51の開口部である。   A triple rectangle is arranged in a corresponding portion of each sub-pixel. The innermost rectangular region indicates the electron emission region 35, which corresponds to the inner periphery of the taper portion (inclined region portion) of the first interlayer insulating film 15. The outer rectangle corresponds to the outer periphery of the taper film of the first interlayer insulating film 15. The outside (re-periphery) is an opening of the second interlayer insulating layer 51.

本実施例では走査電極310はバス電極32により構成されている。また,本実施例では,走査電極310上にスペーサ60を設置している。スペーサ60は全ての走査電極上に設置する必要はなく,走査電極何本か毎に設置すればよい。   In this embodiment, the scanning electrode 310 is constituted by the bus electrode 32. In this embodiment, the spacer 60 is provided on the scan electrode 310. The spacers 60 do not have to be installed on all the scan electrodes, and may be installed for every several scan electrodes.

スペーサ60は走査電極310に電気的に接続されており,蛍光板602の加速電極122からスペーサ60を介して流れる電流を流す働きと,スペーサ60に帯電した電荷を流す働きをする。   The spacer 60 is electrically connected to the scanning electrode 310 and functions to flow a current flowing from the accelerating electrode 122 of the fluorescent plate 602 through the spacer 60 and to flow a charged charge to the spacer 60.

本実施例では薄膜電子源301として薄膜電子源を用いている。図10に示したように下部電極13,トンネル絶縁層12,上部電極11の3つが薄膜電子源の基本構成である。図9の電子放出領域35はトンネル絶縁層12に対応した場所である。電子放出領域35の上部電極11表面から電子が真空中に放出される。   In this embodiment, a thin film electron source is used as the thin film electron source 301. As shown in FIG. 10, the lower electrode 13, the tunnel insulating layer 12, and the upper electrode 11 are the basic configuration of the thin film electron source. The electron emission region 35 in FIG. 9 is a place corresponding to the tunnel insulating layer 12. Electrons are emitted from the surface of the upper electrode 11 in the electron emission region 35 into a vacuum.

本実施例ではデータ線311の一部の領域(トンネル絶縁層12に接する領域)が下部電極13となっている。本明細書では,データ線311のうち,トンネル絶縁層12に接する部分を下部電極13と呼ぶ。   In this embodiment, a part of the data line 311 (a region in contact with the tunnel insulating layer 12) is the lower electrode 13. In this specification, a portion of the data line 311 that is in contact with the tunnel insulating layer 12 is referred to as a lower electrode 13.

陰極板601の構成は以下の通りである。ガラスなどの絶縁性の基板14上に,下部電極13,絶縁層12,上部電極11とで構成される薄膜電子源301(本実施例における薄膜電子源301)が構成される。バス電極32は,コンタクト電極55を介して上部電極11に電気的に接続されている。バス電極32は上部電極11への給電線として働く。すなわち,駆動回路からこのサブ画素の位置まで電流を運ぶ働きをしている。また,本実施例ではバス電極32は走査電極310として働く。   The configuration of the cathode plate 601 is as follows. A thin film electron source 301 (thin film electron source 301 in this embodiment) composed of the lower electrode 13, the insulating layer 12, and the upper electrode 11 is formed on an insulating substrate 14 such as glass. The bus electrode 32 is electrically connected to the upper electrode 11 through the contact electrode 55. The bus electrode 32 serves as a power supply line to the upper electrode 11. In other words, it serves to carry current from the drive circuit to the position of this sub-pixel. In this embodiment, the bus electrode 32 functions as the scan electrode 310.

なお,図10では高さ方向の縮尺は任意である。すなわち,下部電極13や上部電極などは数μm以下の厚さであるが,基板14と面板110との距離は1〜3mm程度の長さである。   In FIG. 10, the scale in the height direction is arbitrary. That is, the lower electrode 13 and the upper electrode have a thickness of several μm or less, but the distance between the substrate 14 and the face plate 110 is about 1 to 3 mm.

陰極板601の作成方法を図11〜図19を用いて説明する。図11〜図19は基板14上に薄膜電子源を作製するプロセスを示したものである。これらの図には2×2個のサブ画素に対応する薄膜電子源を記載してある。各図の(a)は平面図であり,A−B間の断面図を(b)に,C−D間の断面図を(c)に示してある。   A method for producing the cathode plate 601 will be described with reference to FIGS. FIGS. 11 to 19 show a process for manufacturing a thin film electron source on the substrate 14. In these drawings, a thin film electron source corresponding to 2 × 2 sub-pixels is described. (A) of each figure is a top view, The sectional view between AB is shown in (b), and the sectional view between CD is shown in (c).

ガラスなどの絶縁性基板14上に,下部電極13(データ線311)用の材料として,Al合金を例えば300nmの膜厚に形成する。ここではAl-Nd合金を用いた。このAl合金膜の形成には,例えば,スパッタリング法や抵抗加熱蒸着法などを用いる。次に,このAl合金膜を,フォトリソグラフィによるレジスト形成と,それに続くエッチングとによりストライプ状に加工し下部電極13を形成する。ここで用いるレジストはエッチングに適したものであればよく,また,エッチングもウエットエッチング,ドライエッチングのいずれも可能である。   On the insulating substrate 14 such as glass, an Al alloy is formed to a thickness of, for example, 300 nm as a material for the lower electrode 13 (data line 311). Here, an Al—Nd alloy was used. For example, sputtering or resistance heating vapor deposition is used to form the Al alloy film. Next, the Al alloy film is processed into a stripe shape by resist formation by photolithography and subsequent etching to form the lower electrode 13. The resist used here only needs to be suitable for etching, and can be either wet etching or dry etching.

次に,レジストを塗布して紫外線で露光してパターニングし,図11のレジストパターン501を形成する。レジストには、例えばキノンジアザイド系のポジ型レジストを用いる。次にレジストパターン501を付けたまま,陽極酸化を行い,第1層間絶縁層15を形成する。この陽極酸化は,本実施例では化成電圧100V程度とし,第1層間絶縁層15の膜厚を140nm程度とした。この後レジストパターン501を剥離する。これが,図12の状態である。   Next, a resist is applied and exposed to ultraviolet light for patterning to form a resist pattern 501 in FIG. As the resist, for example, a quinonediazide positive resist is used. Next, with the resist pattern 501 attached, anodization is performed to form the first interlayer insulating layer 15. In this embodiment, the anodic oxidation is performed at a formation voltage of about 100 V, and the film thickness of the first interlayer insulating layer 15 is about 140 nm. Thereafter, the resist pattern 501 is peeled off. This is the state of FIG.

次に,レジスト501で被覆されていた下部電極13表面を陽極酸化して絶縁層12を形成する。本実施例では化成電圧を6Vに設定し,絶縁層膜厚を10.6nmとした。これが,図13の状態である。絶縁層12が形成された領域が電子放出領域35になる。すなわち,第1層間絶縁層15に囲まれた領域が電子放出領域35である。   Next, the surface of the lower electrode 13 covered with the resist 501 is anodized to form the insulating layer 12. In this example, the formation voltage was set to 6 V, and the insulating layer thickness was 10.6 nm. This is the state of FIG. A region where the insulating layer 12 is formed becomes an electron emission region 35. That is, the region surrounded by the first interlayer insulating layer 15 is the electron emission region 35.

なお,アルミニウムを陽極酸化して得た陽極酸化絶縁膜の膜厚dは,化成電圧VAOとの間にd(nm)=13.6×VAOなる関係があると従来報告されてきた。発明者らの最近の研究によると膜厚が20nm程度よりも薄い場合にはd(nm)=13.6×(VAO+1.8)なる関係が成立することが示されている(IEEE Transactions on Electron Devices, vol. 49, No.6, pp. 1059-1065, 2002.[非特許文献3])。上記の値(化成電圧6Vで,絶縁層膜厚10.6nm)は,この最新の関係式から求めた値である。   It has been conventionally reported that the thickness d of the anodized insulating film obtained by anodizing aluminum has a relationship of d (nm) = 13.6 × VAO with the formation voltage VAO. According to recent studies by the inventors, it is shown that the relationship d (nm) = 13.6 × (VAO + 1.8) is established when the film thickness is thinner than about 20 nm (IEEE Transactions on Electron). Devices, vol. 49, No. 6, pp. 1059-1065, 2002. [Non-patent Document 3]). The above values (formation voltage 6V, insulating layer thickness 10.6 nm) are values obtained from this latest relational expression.

次に,以下の手順により第2層間絶縁層51および電子放出領域保護層52を形成する(図14)。第2層間絶縁層51のパターンは,バス電極32とデータ電極311との交差領域には形成し,電子放出領域35は露出するパターンにする。但し,図14の工程段階では,電子放出領域35は電子放出領域保護層52で覆われている。第2層間絶縁層51および電子放出領域保護層52は,窒化シリコンSiNxや酸化シリコンSiOxなどを成膜した後,エッチングによりパターン化する。本実施例では100nm膜厚の窒化シリコン膜を用いた。エッチングは,例えばCF4やSF6を主成分とするエッチング剤を用いたドライエッチングによって行う。第2層間絶縁層51は,走査電極とデータ電極との間の絶縁性を高めるために形成する。電子放出領域保護層52は電子放出領域35となる部分(すなわち絶縁層12)を,後続の工程でのプロセスダメージから保護するためのものであり,後述する通り,後の工程で取り除く。本実施例では,第2層間絶縁層51と電子放出領域保護層52は同一材料,同一工程で形成する。   Next, the second interlayer insulating layer 51 and the electron emission region protective layer 52 are formed by the following procedure (FIG. 14). The pattern of the second interlayer insulating layer 51 is formed in the intersection region between the bus electrode 32 and the data electrode 311 and the electron emission region 35 is exposed. However, in the process step of FIG. 14, the electron emission region 35 is covered with the electron emission region protective layer 52. The second interlayer insulating layer 51 and the electron emission region protection layer 52 are patterned by etching after silicon nitride SiNx, silicon oxide SiOx, or the like is formed. In this embodiment, a silicon nitride film having a thickness of 100 nm is used. Etching is performed by dry etching using an etchant mainly composed of CF4 or SF6, for example. The second interlayer insulating layer 51 is formed in order to improve the insulation between the scan electrode and the data electrode. The electron emission region protection layer 52 is for protecting a portion that becomes the electron emission region 35 (that is, the insulating layer 12) from process damage in a subsequent process, and is removed in a subsequent process as will be described later. In this embodiment, the second interlayer insulating layer 51 and the electron emission region protection layer 52 are formed by the same material and in the same process.

次に,コンタクト電極55,バス電極32,バス電極上層34を構成する材料を、この順に成膜する(図15)。本実施例ではコンタクト電極55にはクロム(Cr)100nm厚を用い,バス電極32にはアルミニウム(Al)2μm厚を用い,バス電極上層34にはクロム(Cr)200nm厚を用いた。これらの電極はスパッタリングで成膜した。バス電極32の材料は,導電性が高い材料を用いると,配線抵抗が低くなり,電極での電圧降下を低減できるので好ましい。   Next, the materials constituting the contact electrode 55, the bus electrode 32, and the bus electrode upper layer 34 are formed in this order (FIG. 15). In this embodiment, the contact electrode 55 is made of chromium (Cr) 100 nm thick, the bus electrode 32 is made of aluminum (Al) 2 μm thick, and the bus electrode upper layer 34 is made of chromium (Cr) 200 nm thick. These electrodes were formed by sputtering. As the material of the bus electrode 32, it is preferable to use a material having high conductivity because the wiring resistance is reduced and the voltage drop at the electrode can be reduced.

次に,バス電極上層34およびバス電極32をエッチングによりパターン化し,後に上部電極11がコンタクト電極55と接続できるように露出させ、バス電極32を形成する(図16)。   Next, the bus electrode upper layer 34 and the bus electrode 32 are patterned by etching and exposed so that the upper electrode 11 can be connected to the contact electrode 55 later, thereby forming the bus electrode 32 (FIG. 16).

次に,コンタクト電極55をエッチングによりパターン化する(図17)。ここでのコンタクト電極55のパターン化により、コンタクト電極55から電子放出領域35への給電状態が決定される。   Next, the contact electrode 55 is patterned by etching (FIG. 17). The patterning of the contact electrode 55 here determines the power supply state from the contact electrode 55 to the electron emission region 35.

図17(a)に示した通り,コンタクト電極55は電子放出領域35の4辺のうち3辺が沿うパターンにしてある。上述の通りこのような3辺給電構造とすることで給電能力を向上させている。   As shown in FIG. 17A, the contact electrode 55 has a pattern along three sides of the four sides of the electron emission region 35. As described above, the power supply capability is improved by adopting such a three-side power supply structure.

図17(b)の断面図に矢印で示した通り,コンタクト電極55の片側(図中,矢印で示した部位)は,バス電極32に対してアンダーカットを形成し,後の工程で上部電極13を電気的に分離するための庇を形成する。このアンダーカットの存在により,隣接する走査線に接続されたサブ画素の上部電極が互いに電気的に絶縁(分離)される。これを「画素分離」と呼ぶ。   As shown by the arrow in the cross-sectional view of FIG. 17B, one side of the contact electrode 55 (the part indicated by the arrow in the figure) forms an undercut with respect to the bus electrode 32, and the upper electrode is formed in a later process. A ridge for electrically separating 13 is formed. Due to the presence of the undercut, the upper electrodes of the sub-pixels connected to the adjacent scanning lines are electrically insulated (separated) from each other. This is called “pixel separation”.

コンタクト電極55のアンダーカット量は以下のようにして制御する。   The undercut amount of the contact electrode 55 is controlled as follows.

アンダーカットを形成する部分は,バス電極32の辺をフォトマスクとして用いてコンタクト電極55をエッチングする。したがって,コンタクト電極55は,バス電極32に対してアンダーカットが発生する。一方,アンダーカット量が大きすぎると,バス電極32が崩落してバス電極32と第2層間絶縁層51とが接触し,庇がなくなってしまう。そこで過大なアンダーカット形成を防ぐために,コンタクト電極55の材料として,標準電極電位がバス電極32材料よりも貴な材料を用いる。すなわち,コンタクト電極55として,バス電極32材料よりも標準電極電位が高い材料を用いる。バス電極をアルミニウムとする場合、このような材料として例えばクロム(Cr),モリブデン(Mo),あるいはCr合金など,これらを成分として含む合金,例えばモリブデン−クロム−ニッケル合金がある。合金の例としてはMo-Cr-Ni合金などがある。このようにすると,局部電池作用によりコンタクト電極55のサイドエッチが途中で停止するためアンダーカット量が増えすぎることを防止できる。さらに,標準電極電位が卑な(低い)材料であるバス電極のエッチング液への露出面積を制御することで,局部電池作用を制御しコンタクト電極55のサイドエッチの停止位置(すなわち,アンダーカット量)を制御できる。この目的で,クロム(Cr)を材料とするバス電極上層34が形成してある。   In the portion where the undercut is to be formed, the contact electrode 55 is etched using the side of the bus electrode 32 as a photomask. Therefore, the contact electrode 55 is undercut with respect to the bus electrode 32. On the other hand, if the undercut amount is too large, the bus electrode 32 collapses, the bus electrode 32 and the second interlayer insulating layer 51 come into contact, and wrinkles disappear. Therefore, in order to prevent excessive undercut formation, a material having a standard electrode potential nobler than the bus electrode 32 material is used as the material of the contact electrode 55. That is, a material having a higher standard electrode potential than the material of the bus electrode 32 is used as the contact electrode 55. When the bus electrode is made of aluminum, examples of such a material include chromium (Cr), molybdenum (Mo), or a Cr alloy, and an alloy containing these as components, such as a molybdenum-chromium-nickel alloy. Examples of alloys include Mo-Cr-Ni alloys. In this case, the side etching of the contact electrode 55 stops halfway due to the local battery action, so that it is possible to prevent the undercut amount from increasing excessively. Further, by controlling the exposed area of the bus electrode, which is a material having a low (low) standard electrode potential, to the etching solution, the local battery action is controlled and the side etch stop position (that is, the amount of undercut) of the contact electrode 55 is controlled. ) Can be controlled. For this purpose, a bus electrode upper layer 34 made of chromium (Cr) is formed.

以上の記載からわかるように,コンタクト電極55の材料は,バス電極32の材料よりも標準電極電位が貴な(高い)ものを用いることが好ましい。   As can be seen from the above description, it is preferable that the material of the contact electrode 55 is a noble (higher) standard electrode potential than the material of the bus electrode 32.

次に,ドライエッチングなどにより電子放出領域保護層52を除去する(図18)。   Next, the electron emission region protective layer 52 is removed by dry etching or the like (FIG. 18).

次に,上部電極11を形成して陰極板601が完成する(図19)。本実施例では,上部電極11としてイリジウム(Ir),白金(Pt),金(Au)の積層膜を用いた。上部電極11はスパッタ成膜で形成した。なお,実際には全面に上部電極11が成膜されているが,構成をわかりやすくする目的で,図19(a)では上部電極を取り除いた図を記してある。また,データ線311の位置を点線で記してある。   Next, the upper electrode 11 is formed to complete the cathode plate 601 (FIG. 19). In this embodiment, a laminated film of iridium (Ir), platinum (Pt), and gold (Au) is used as the upper electrode 11. The upper electrode 11 was formed by sputtering film formation. Actually, the upper electrode 11 is formed on the entire surface, but for the purpose of making the configuration easy to understand, FIG. 19A shows a diagram in which the upper electrode is removed. The position of the data line 311 is indicated by a dotted line.

図19に示した通り,給電線であるバス電極32からコンタクト電極55を経由して,電子放出領域35の上部電極11に電流が供給される。一方,前述の通り,コンタクト電極55には適切な量のアンダーカットが形成されているため,隣接する走査電極310間で互いに電気的に絶縁されている。   As shown in FIG. 19, current is supplied from the bus electrode 32, which is a power supply line, to the upper electrode 11 in the electron emission region 35 via the contact electrode 55. On the other hand, as described above, since an appropriate amount of undercut is formed in the contact electrode 55, the adjacent scan electrodes 310 are electrically insulated from each other.

蛍光板602の構成は以下の通りである。図10に示した通り,ガラスなど透光性の面板110にはブラックマトリクス120が形成され,さらに各電子放出領域に対向する位置に蛍光体114が形成されている。カラー画像表示装置の場合は,蛍光体114として赤色蛍光体,緑色蛍光体,青色蛍光体を塗り分ける。さらに,加速電極122が形成されている。加速電極122は膜厚70nm〜100nm程度のアルミ膜で形成されており,薄膜電子源301から放出された電子は,加速電極122に印加された加速電圧で加速された後,加速電極122に入射すると,加速電極を透過して蛍光体114に衝突し,蛍光体を発光させる。   The configuration of the fluorescent plate 602 is as follows. As shown in FIG. 10, a black matrix 120 is formed on a translucent face plate 110 such as glass, and a phosphor 114 is formed at a position facing each electron emission region. In the case of a color image display device, a red phosphor, a green phosphor, and a blue phosphor are separately applied as the phosphor 114. Further, an acceleration electrode 122 is formed. The acceleration electrode 122 is formed of an aluminum film having a film thickness of about 70 nm to 100 nm, and electrons emitted from the thin film electron source 301 are accelerated by an acceleration voltage applied to the acceleration electrode 122 and then incident on the acceleration electrode 122. Then, it passes through the accelerating electrode and collides with the phosphor 114, causing the phosphor to emit light.

蛍光板602の作成方法の詳細は,例えば特開2001-83907に記載されている。   Details of the method for producing the fluorescent screen 602 are described in, for example, Japanese Patent Application Laid-Open No. 2001-83907.

陰極板601と蛍光板602との間には,スペーサ60が適当な個数配置されている。図7に示したとおり,陰極板601と蛍光板602とは枠部材603をはさんで封着される。さらに,陰極板601と蛍光板602と枠部材603とで囲まれた空間は真空に排気される。   An appropriate number of spacers 60 are arranged between the cathode plate 601 and the fluorescent plate 602. As shown in FIG. 7, the cathode plate 601 and the fluorescent plate 602 are sealed with a frame member 603 interposed therebetween. Further, the space surrounded by the cathode plate 601, the fluorescent plate 602, and the frame member 603 is evacuated to a vacuum.

以上の手順で表示パネルが完成する。   The display panel is completed by the above procedure.

図20は、このようにして製作した表示パネル100の駆動回路への結線図である。走査電極310は走査電極駆動回路41へ結線し、データ電極311はデータ電極駆動回路42に結線する。加速電極122は抵抗130を経由して加速電極駆動回路43へ結線する。n番目の走査電極310Rnとm番目のデータ電極311Cmの交点のドットを(n, m)で表すことにする。   FIG. 20 is a connection diagram to the drive circuit of the display panel 100 manufactured as described above. Scan electrode 310 is connected to scan electrode drive circuit 41, and data electrode 311 is connected to data electrode drive circuit 42. The acceleration electrode 122 is connected to the acceleration electrode driving circuit 43 via the resistor 130. The dot at the intersection of the nth scan electrode 310Rn and the mth data electrode 311Cm is represented by (n, m).

抵抗130の抵抗値は以下のように設定した。例えば,対角寸法51cm(20インチ)の表示装置では表示面積は1240cm2である。加速電極122と陰極との間の距離を2mmに設定した場合,加速電極122と陰極との間の静電容量Cgは約550pFとなる。真空放電の発生時間(20ナノ秒程度)よりも充分長い時定数,例えば500ナノ秒とするために,抵抗130の抵抗値Rsは900Ω以上に設定すればよい。本実施例では18KΩに設定した(時定数10μs)。このように時定数Rs×Cg>20nsを満足する抵抗値の抵抗を加速電極122と加速電極駆動回路43の間に挿入することにより,表示パネル内での真空放電の発生を抑制する効果がある。   The resistance value of the resistor 130 was set as follows. For example, in a display device having a diagonal size of 51 cm (20 inches), the display area is 1240 cm 2. When the distance between the acceleration electrode 122 and the cathode is set to 2 mm, the electrostatic capacitance Cg between the acceleration electrode 122 and the cathode is about 550 pF. In order to set the time constant sufficiently longer than the generation time of vacuum discharge (about 20 nanoseconds), for example, 500 nanoseconds, the resistance value Rs of the resistor 130 may be set to 900Ω or more. In this example, it was set to 18 KΩ (time constant 10 μs). Thus, by inserting a resistor having a resistance value satisfying the time constant Rs × Cg> 20 ns between the accelerating electrode 122 and the accelerating electrode driving circuit 43, there is an effect of suppressing the occurrence of vacuum discharge in the display panel. .

図21は、各駆動回路の発生電圧の波形を示す。図21には記されていないが、加速電極122には3〜10KV程度の電圧(蛍光面電圧Va)を印加する。   FIG. 21 shows the waveform of the voltage generated by each drive circuit. Although not shown in FIG. 21, a voltage (phosphor screen voltage Va) of about 3 to 10 KV is applied to the acceleration electrode 122.

時刻t0ではいずれの電極も電圧ゼロであるので電子は放出されず、したがって、蛍光体114は発光しない。   At time t0, since no voltage is applied to any electrode, no electrons are emitted, and therefore the phosphor 114 does not emit light.

時刻t1において、走査電極310R1にはVR1なる電圧の走査パルス750を、データ電極311C1、C2には−VC1なる電圧のデータパルス751を印加する。ドット(1, 1)、(1, 2)の下部電極13と上部電極との間には(VC1+VR1)なる電圧が印加されるので、(VC1+VR1)を電子放出開始電圧以上に設定しておけば、この2つのドットの薄膜電子源からは電子が真空10中に放出される。本実施例ではVR1=+5V,−VC1=−4Vとした。放出された電子は加速電極122に印加された電圧により加速された後、蛍光体114に衝突し、蛍光体114を発光させる。 At time t1, a scan pulse 750 having a voltage V R1 is applied to the scan electrode 310R1, and a data pulse 751 having a voltage −V C1 is applied to the data electrodes 311C1 and C2. Since a voltage of (V C1 + V R1 ) is applied between the lower electrode 13 and the upper electrode of the dots (1, 1) and (1, 2), (V C1 + V R1 ) is higher than the electron emission start voltage. In this case, electrons are emitted into the vacuum 10 from the thin film electron source of these two dots. In this embodiment, V R1 = + 5V and −V C1 = −4V. The emitted electrons are accelerated by the voltage applied to the accelerating electrode 122 and then collide with the phosphor 114 to cause the phosphor 114 to emit light.

時刻t2において、走査電極310R2にVR1なる電圧を印加し、データ電極311C1に−VC1なる電圧を印加すると、同様にドット(2, 1)が点灯する。このようにして、図21の電圧波形を印加すると、図20の斜線を施したドットのみが点灯する。 At time t2, when the voltage V R1 is applied to the scan electrode 310R2 and the voltage −V C1 is applied to the data electrode 311C1, the dot (2, 1) is similarly lit. Thus, when the voltage waveform of FIG. 21 is applied, only the hatched dots of FIG. 20 are lit.

このようにして、データ電極311に印加する信号を変えることにより所望の画像または情報を表示することができる。また、データ電極311への印加電圧−VC1の大きさ(電圧振幅)を画像信号に合わせて適宜変えることにより、階調のある画像を表示することができる。 In this manner, a desired image or information can be displayed by changing a signal applied to the data electrode 311. In addition, by changing the magnitude (voltage amplitude) of the voltage −V C1 applied to the data electrode 311 as appropriate according to the image signal, it is possible to display an image with gradation.

1画面の画像を構成する1フィールド期間は「表示期間」と「非表示期間」とで構成される。図21に即して述べると,t1〜t4の期間は,走査パルス750が順次印加されてデータパルス751との組み合わせで画像を表示する期間であるので,t1〜t4の期間を「表示期間」と呼ぶ。これに対し,t4〜t7の期間は,表示画像には直接寄与しないので「非表示期間」と呼ぶ。すなわち,走査電極に走査パルスが順次印加されて,データ電極に画像信号に対応したデータパルス751が印加される期間が「表示期間」であり,データパルスが出力されない期間が「非表示期間」である。   One field period constituting an image of one screen includes a “display period” and a “non-display period”. Referring to FIG. 21, the period from t1 to t4 is a period in which the scan pulse 750 is sequentially applied and an image is displayed in combination with the data pulse 751, so the period from t1 to t4 is the “display period”. Call it. On the other hand, the period from t4 to t7 is called “non-display period” because it does not directly contribute to the display image. That is, the period in which the scan pulse is sequentially applied to the scan electrode and the data pulse 751 corresponding to the image signal is applied to the data electrode is the “display period”, and the period in which the data pulse is not output is the “non-display period”. is there.

この非表示期間の駆動波形について述べる。図21に示したように,時刻t4において全ての走査電極310に−VR2なる電圧を印加する。本実施例では−VR2=−5Vとした。このとき全てのデータ電極311への印加電圧は0Vなので,薄膜電子源301には−VR2=−5Vの電圧が印加される。このように電子放出時とは逆極性の電圧(反転パルス754)を印加することにより絶縁層12内のトラップに蓄積した電荷を解放し、薄膜電子源の寿命特性を向上できる。 The drive waveform during this non-display period will be described. As shown in FIG. 21, a voltage of −V R2 is applied to all the scan electrodes 310 at time t4. In this embodiment, −V R2 = −5V. At this time, since the voltage applied to all the data electrodes 311 is 0 V, a voltage of −V R2 = −5 V is applied to the thin film electron source 301. In this way, by applying a voltage (inversion pulse 754) having a polarity opposite to that at the time of electron emission, the charge accumulated in the trap in the insulating layer 12 is released, and the life characteristics of the thin film electron source can be improved.

t5〜t6の期間には,全ての走査電極310に付加パルス755を印加する。付加パルス755は,薄膜電子源401に印加される電圧極性が,走査パルス750印加時と同じになるようにする。すなわち,順極性になるような電圧を印加する。すなわち,上部電極の電位が下部電極に対して正電圧になるような電圧を印加する。付加パルス755の適正電圧,適正パルス幅については,後で詳述する。   During the period from t5 to t6, an additional pulse 755 is applied to all the scan electrodes 310. The additional pulse 755 causes the voltage polarity applied to the thin film electron source 401 to be the same as when the scanning pulse 750 is applied. That is, a voltage that has a forward polarity is applied. That is, a voltage is applied so that the potential of the upper electrode becomes a positive voltage with respect to the lower electrode. The appropriate voltage and appropriate pulse width of the additional pulse 755 will be described in detail later.

以上のように,非表示期間(図21のt4〜t7,t10〜t13)に,反転パルス754と付加パルス755を印加する。非表示期間として映像信号の垂直帰線期間を用いると,映像信号との整合性が良く,好ましい。   As described above, the inversion pulse 754 and the additional pulse 755 are applied during the non-display period (t4 to t7, t10 to t13 in FIG. 21). If the vertical blanking period of the video signal is used as the non-display period, it is preferable because the consistency with the video signal is good.

図20,図21での説明では,簡単のため3×3ドットの例を用いて説明したが,実際の画像表示装置では走査電極数が数100〜数千本,データ電極数も数100〜数千本ある。   In the description of FIGS. 20 and 21, the example of 3 × 3 dots has been described for the sake of simplicity. However, in an actual image display apparatus, the number of scanning electrodes is several hundred to several thousand, and the number of data electrodes is several hundred to several. There are thousands.

次に,付加パルスの適正駆動波形について述べる。   Next, the appropriate drive waveform of the additional pulse is described.

本実施例で作成した画像表示装置の駆動電圧は以下の通りである:ピーク輝度に対応する輝度信号255レベル(図4のGS2=255)時の駆動電圧(ダイオード電圧Vd)は8.8V,平均輝度に対応する輝度信号64レベル(図4のGS2=64)での駆動電圧は8.0Vであった。   The drive voltage of the image display device created in this example is as follows: The drive voltage (diode voltage Vd) at the brightness signal 255 level (GS2 = 255 in FIG. 4) corresponding to the peak brightness is 8.8V, The drive voltage at 64 levels of the luminance signal corresponding to the average luminance (GS2 = 64 in FIG. 4) was 8.0V.

付加パルス755の電圧振幅Vadを8.0Vとし,パルス幅を80μsとした場合の,残像時間を図22に示した。図には比較のために従来の駆動方法の場合の結果も示した。従来駆動法とは,Vad=0とした場合,すなわち付加パルス755を印加しない場合である。また,図22に示した残像時間とは,ピーク輝度レベルから平均輝度レベルGS2に移行した後,表示輝度が正しい輝度の90%に回復するまでの時間である。すなわち,図4において,(L2−ΔL2)がL2×0.9に達する時間である。   FIG. 22 shows the afterimage time when the voltage amplitude Vad of the additional pulse 755 is 8.0 V and the pulse width is 80 μs. The figure also shows the results of the conventional driving method for comparison. The conventional driving method is a case where Vad = 0, that is, a case where the additional pulse 755 is not applied. Further, the afterimage time shown in FIG. 22 is the time until the display brightness is restored to 90% of the correct brightness after the transition from the peak brightness level to the average brightness level GS2. That is, in FIG. 4, it is the time for (L2−ΔL2) to reach L2 × 0.9.

図22に示したように,残像時間は,付加パルスが無い場合では1秒であるが,付加パルスを印加すると,6分の1秒(0.16秒)に低減し,人間の眼の検知以下になる。   As shown in FIG. 22, the afterimage time is 1 second when there is no additional pulse. However, when the additional pulse is applied, the afterimage time is reduced to 1/6 second (0.16 second), which is below the detection of the human eye. Become.

付加パルス印加により残像が改善されるメカニズムを述べる。先に記載した通り,図6のように電子加速層内に蓄積した電荷により内部電界が変化することが残像が生じる原因である。付加パルス755を印加すると,絶縁層内に電界が発生し,その電界により電子加速層内のトラップに蓄積された電荷がデトラップする(トラップから電荷が放出される)。その結果,電子加速層内の蓄積電荷量の解消がより短時間で行われる。このため図5と図6とで説明したメカニズムにより,残像時間が短くなる。すなわち,入力信号に対応した本来の輝度値への移行が速やかに行われる。   A mechanism for improving the afterimage by applying the additional pulse will be described. As described above, the afterimage is caused by the change of the internal electric field due to the electric charge accumulated in the electron acceleration layer as shown in FIG. When the additional pulse 755 is applied, an electric field is generated in the insulating layer, and charges accumulated in the trap in the electron acceleration layer are detrapped by the electric field (charge is released from the trap). As a result, the accumulated charge amount in the electron acceleration layer is eliminated in a shorter time. Therefore, the afterimage time is shortened by the mechanism described with reference to FIGS. That is, the transition to the original luminance value corresponding to the input signal is promptly performed.

付加パルスによる残像改善のメカニズムは内部電界による蓄積電荷デトラップであるから,一定レベル以上の電圧を付加パルスとして印加する必要がある。デトラップに際しては,わずかでも電流を流す必要がある。一方,マトリクス駆動においては,データ電極に311に印加するデータパルス751の電圧振幅の絶対値|Vc|は,最大振幅時でも電流が流れないように設定してある。これは,非選択時,すなわち走査電極310に走査パルス750が印加されていない時に,データパルス印加のみで電流が流れてしまうと,意図しない発光(クロストーク発光)が生じ,画面のコントラストが低下してしまうためである。したがって,付加パルスの電圧振幅は,データパルス751の最大振幅(すなわち,データパルスの最大電圧と最小電圧の差)よりも大きな値に設定するのが,残像低減効果を得るためには好ましい。   Since the mechanism for improving the afterimage by the additional pulse is the accumulated charge detrapping by the internal electric field, it is necessary to apply a voltage of a certain level or more as the additional pulse. When detrapping, even a small amount of current needs to flow. On the other hand, in matrix driving, the absolute value | Vc | of the voltage amplitude of the data pulse 751 applied to the data electrode 311 is set so that no current flows even at the maximum amplitude. This is because unintentional light emission (crosstalk light emission) occurs when the current flows only by applying the data pulse when the scan pulse 750 is not applied to the scan electrode 310, and the screen contrast is lowered. It is because it will do. Therefore, the voltage amplitude of the additional pulse is preferably set to a value larger than the maximum amplitude of the data pulse 751 (that is, the difference between the maximum voltage and the minimum voltage of the data pulse) in order to obtain an afterimage reduction effect.

付加パルスは走査パルスと同じ極性の電圧を印加するので,印加電圧やパルス幅などの条件によっては,電子放出が起こり,意図しない画素が発光する場合がある。本明細書では,このような意図しない発光を「不要発光」と呼ぶ。   Since the additional pulse applies a voltage having the same polarity as the scanning pulse, electron emission may occur depending on conditions such as the applied voltage and pulse width, and an unintended pixel may emit light. In this specification, such unintentional light emission is referred to as “unnecessary light emission”.

図23は付加パルスの電圧Vadを変えた時,同一の残像時間を与えるパルス幅を測定した結果である。図23(a)には実測した必要パルス幅と,それぞれの電圧値での電流密度Jdを示してある。図23(b)には(a)から計算した,付加パルス1パルス期間に流れる電荷量,すなわち,(電流密度)×(パルス幅)をプロットしてある。上述のメカニズムから予想されるように,付加パルス電圧Vadを小さくして電流密度を小さくすると,必要なパルス幅は増加する。しかしながら,図23(b)からわかるように,同一の残像時間を得るために必要な電荷量は一定ではなく,電圧Vadが小さくなると必要電荷量も少なくて済む。   FIG. 23 shows the result of measuring the pulse width that gives the same afterimage time when the voltage Vad of the additional pulse is changed. FIG. 23A shows the actually measured required pulse width and the current density Jd at each voltage value. FIG. 23 (b) plots the amount of charge flowing from one additional pulse period calculated from (a), that is, (current density) × (pulse width). As expected from the above mechanism, if the additional pulse voltage Vad is reduced to reduce the current density, the required pulse width increases. However, as can be seen from FIG. 23B, the amount of charge necessary to obtain the same afterimage time is not constant, and the amount of necessary charge can be reduced as the voltage Vad decreases.

図24(a)は付加パルス電圧Vadと電子放出比との関係を示したものである。付加パルス電圧Vadが小さくなると,電子放出比も小さくなる。印加電圧Vadが9V,8V,6Vの時,電子放出効率はそれぞれ4.3%,3.6%,0.3%であった。図23(b)と図24(a)の効果とが相まって,放出電流量,すなわち発光量は,Vadが小さいほど小さくなる。図24(b)はその結果を示したものである。付加パルス電圧Vad=6Vにした場合,Vad=8Vの場合よりも不要発光量が300分の1に低減する。 FIG. 24A shows the relationship between the additional pulse voltage V ad and the electron emission ratio. As the additional pulse voltage V ad decreases, the electron emission ratio also decreases. When the applied voltage V ad was 9 V, 8 V, and 6 V, the electron emission efficiency was 4.3%, 3.6%, and 0.3%, respectively. Combined with the effects of FIG. 23B and FIG. 24A, the emission current amount, that is, the light emission amount becomes smaller as Vad becomes smaller. FIG. 24 (b) shows the result. When the additional pulse voltage V ad = 6V, the unnecessary light emission amount is reduced to 1/300 compared to the case of V ad = 8V.

この結果からわかるように,付加パルスの幅は走査パルスの幅より広くし,その分付加パルスの電圧Vadを小さくした方が不要発光が小さくなるので好ましい。 As can be seen from this result, it is preferable to make the width of the additional pulse wider than the width of the scanning pulse, and to reduce the voltage V ad of the additional pulse accordingly, because unnecessary light emission is reduced.

更に,映像信号との整合性から,垂直帰線期間内に付加パルスを入れるのが好ましい。したがって,付加パルスの幅を垂直基線期間の幅と同程度にして,その分,付加パルス電圧を小さくすると不要発光が小さくなるので好ましい。具体的には,垂直帰線期間の1/2以上の時間幅の付加パルスを垂直帰線期間に印加するのが好ましい。   Further, it is preferable to insert an additional pulse within the vertical blanking period in order to match the video signal. Therefore, it is preferable to make the width of the additional pulse approximately the same as the width of the vertical baseline period and to reduce the additional pulse voltage accordingly, because unnecessary light emission is reduced. Specifically, it is preferable to apply an additional pulse having a time width of ½ or more of the vertical blanking period in the vertical blanking period.

垂直帰線期間の幅は映像信号の規格によっても異なるが,概ね1ms前後であるから,付加パルスのパルス幅は500μs以上に設定するのが好ましい。   Although the width of the vertical blanking period varies depending on the video signal standard, it is approximately 1 ms, so the pulse width of the additional pulse is preferably set to 500 μs or more.

図24(b)の結果からわかるように,付加パルス電圧を大きくすると必要なパルス幅は狭くなるものの,不要発光量は増えるため好ましくない。このため付加パルス電圧の大きさは最大輝度表示時に薄膜電子源に印加される電圧よりも小さく設定することが好ましい。   As can be seen from the result of FIG. 24B, although the required pulse width is reduced when the additional pulse voltage is increased, the amount of unnecessary light emission is not preferable. Therefore, the magnitude of the additional pulse voltage is preferably set smaller than the voltage applied to the thin film electron source at the time of displaying the maximum luminance.

図1にM行×N列の画素を有する画像表示装置での駆動波形を示した。ここで「画素」とは,カラー表示画像装置の場合は赤,緑,青の個々の「サブ画素」に対応する。また,通常の画像表示装置ではN=数100〜数1000行,M=数100〜数1000列である。   FIG. 1 shows driving waveforms in an image display device having M rows × N columns of pixels. Here, “pixels” correspond to individual “subpixels” of red, green, and blue in the case of a color display image device. In a normal image display device, N = several hundreds to thousands of rows and M = several hundreds to thousands of columns.

映像信号の1フィールド期間(NTSC規格の場合,1フィールド期間=16.67ms,PAL規格では20ms)は,表示期間と非表示期間とに分ける。表示期間においては,N本の走査電極310R1〜R(N)のそれぞれに走査パルス750を順次印加し,データ電極311C1〜C(M)には,表示画像に対応した電圧振幅のデータパルス751を印加する。前述の通り,1フィールド期間の表示期間において,所望の階調を持った画像が表示される。このように,線順次駆動法を用いて画像を表示する。   One field period of the video signal (1 field period = 16.67 ms in the case of NTSC standard, 20 ms in the PAL standard) is divided into a display period and a non-display period. In the display period, a scan pulse 750 is sequentially applied to each of the N scan electrodes 310R1 to R (N), and a data pulse 751 having a voltage amplitude corresponding to the display image is applied to the data electrodes 311C1 to C (M). Apply. As described above, an image having a desired gradation is displayed in the display period of one field period. Thus, an image is displayed using the line sequential driving method.

表示期間において,走査パルスを印加しない期間の走査電極の電圧をVr0とする。また,データ電極に電圧を印加しない際のデータ電極311の電圧をVc0とする。本実施例では,Vr0=0V,Vc0=0Vに設定した。Vr0,Vc0は,0V以外の電圧に設定しても構わない。   In the display period, the voltage of the scan electrode during a period in which the scan pulse is not applied is Vr0. The voltage of the data electrode 311 when no voltage is applied to the data electrode is set to Vc0. In this embodiment, Vr0 = 0V and Vc0 = 0V were set. Vr0 and Vc0 may be set to voltages other than 0V.

非表示期間は,1フィールド期間の中で走査パルスを印加しない期間である。非表示期間は,映像信号の垂直帰線期間と等しく設定すると,映像信号との整合性が良い。   The non-display period is a period during which no scan pulse is applied in one field period. If the non-display period is set equal to the vertical blanking period of the video signal, the consistency with the video signal is good.

非表示期間において反転パルス754と付加パルス755を印加する。   An inversion pulse 754 and an additional pulse 755 are applied in the non-display period.

1フィールド毎に反転パルス754を印加すると,絶縁層内のトラップに蓄積された電荷が減少するので,付加パルスのみ印加した場合と比べ,残像特性が一層改善する。   When the inversion pulse 754 is applied for each field, the charge accumulated in the trap in the insulating layer is reduced, so that the afterimage characteristics are further improved as compared with the case where only the additional pulse is applied.

付加パルス755は表示期間に印加しても残像特性を改善する効果があるが,非表示期間に付加パルス755を印加すると以下の利点がある。非表示期間はデータ電極311の電位が表示画像によらず一定値(=Vc0)に設定されている。したがって,付加パルス印加時に走査電極に印加する電圧をVraddとすると,薄膜電子源に印加される電圧はVad=Vradd−Vc0になる。このように,表示画像によらず一定付加パルス電圧Vadを薄膜電子源に印加できる。   Even if the additional pulse 755 is applied during the display period, it has the effect of improving the afterimage characteristics. However, the application of the additional pulse 755 during the non-display period has the following advantages. During the non-display period, the potential of the data electrode 311 is set to a constant value (= Vc0) regardless of the display image. Therefore, if the voltage applied to the scan electrode when the additional pulse is applied is Vradd, the voltage applied to the thin film electron source is Vad = Vradd−Vc0. Thus, the constant additional pulse voltage Vad can be applied to the thin film electron source regardless of the display image.

図1では,付加パルス755のパルス幅を非表示期間の1/2以上に設定した例を示したが,パルス幅を長くするかわりに,付加パルスの個数を複数個印加しても良い。図25に具体的な駆動波形を示した。本例では,非表示期間に付加パルスを3個印加している。   Although FIG. 1 shows an example in which the pulse width of the additional pulse 755 is set to ½ or more of the non-display period, a plurality of additional pulses may be applied instead of increasing the pulse width. FIG. 25 shows specific drive waveforms. In this example, three additional pulses are applied during the non-display period.

図26には,別の実施例での駆動波形を示した。本実施例では,付加パルスを走査電極310とデータ電極311との両方に印加する。付加パルス印加時に,走査電極にVraddなる電圧を印加し,データ電極にVcaddなる電圧を印加する。したがって,薄膜電子源に印加される付加パルス電圧はVad=Vradd−Vcaddである。このようにすると,走査駆動回路41とデータ駆動回路42のそれぞれの出力電圧範囲が小さくなるので,回路が作りやすくなるという利点がある。   FIG. 26 shows drive waveforms in another embodiment. In this embodiment, the additional pulse is applied to both the scanning electrode 310 and the data electrode 311. When an additional pulse is applied, a voltage Vradd is applied to the scan electrode, and a voltage Vcadd is applied to the data electrode. Therefore, the additional pulse voltage applied to the thin film electron source is Vad = Vradd−Vcadd. In this way, the respective output voltage ranges of the scanning drive circuit 41 and the data drive circuit 42 are reduced, so that there is an advantage that the circuit can be easily made.

特に,Vraddを走査パルス750の印加電圧VR1と等しく設定すると,走査駆動回路41は,VR1,Vr0,および反転パルス電圧の3種類の電圧のみを出力すれば良くなるので,駆動回路の構成が大幅に簡略化されるという利点がある。 In particular, if Vradd is set equal to the applied voltage VR1 of the scan pulse 750, the scan drive circuit 41 only needs to output three types of voltages, V R1 , Vr0, and the inverted pulse voltage, so that the configuration of the drive circuit is improved. There is an advantage that it is greatly simplified.

ある表示画像が残像を生じるものかどうかを表示動作時に判定するためには,信号処理回路を追加し,画面間の画像データを比較する必要があるので高価な信号処理回路が必要になる。そこで,付加パルス755の出力の有無,あるいは電圧振幅は表示画像にかかわらず一定値に設定すると,そのような信号処理回路が不要であり好ましい。   In order to determine whether or not a certain display image causes an afterimage, it is necessary to add a signal processing circuit and compare image data between screens, so that an expensive signal processing circuit is required. Therefore, it is preferable that the presence or absence of the output of the additional pulse 755 or the voltage amplitude is set to a constant value regardless of the display image because such a signal processing circuit is unnecessary.

本発明を用いた第2の実施例を図27を用いて説明する。本実施例で用いる表示パネルの構造,製造方法は第1の実施例と同じである。   A second embodiment using the present invention will be described with reference to FIG. The structure and manufacturing method of the display panel used in this embodiment are the same as those in the first embodiment.

本実施例では図27に示した通り,付加パルスを755を非表示期間に印加するとともに,この間蛍光面に印加する電圧(蛍光面電圧)Vaを表示期間中の電圧Va1からVa2に小さくする。これによって,付加パルス755印加時に放出される電子による不要発光を低減する。本実施例ではVa1=7KV,Va2=4KVに設定した。蛍光面電圧を7KVから4KVに低減すると蛍光面発光効率が1/3になる。同一電流が蛍光面に照射した際の蛍光面照射エネルギーはVa2/Va1に低減するので,発光量は1/3*(4KV/7KV)=0.19になる。すなわち,不要発光が1/5以下に低減される。   In this embodiment, as shown in FIG. 27, the additional pulse 755 is applied during the non-display period, and the voltage (phosphor screen voltage) Va applied to the phosphor screen during this period is reduced from the voltage Va1 during the display period to Va2. This reduces unnecessary light emission due to electrons emitted when the additional pulse 755 is applied. In this embodiment, Va1 = 7 KV and Va2 = 4 KV. When the phosphor screen voltage is reduced from 7 KV to 4 KV, the phosphor screen luminous efficiency is reduced to 1/3. Since the phosphor screen irradiation energy when the same current is applied to the phosphor screen is reduced to Va2 / Va1, the light emission amount is 1/3 * (4KV / 7KV) = 0.19. That is, unnecessary light emission is reduced to 1/5 or less.

このように,表示期間の蛍光面電圧Va1での蛍光面発光効率をη1,非表示期間の蛍光面電圧Va2での蛍光面発光効率をη2とした時,積(η2/η1)*(Va2/Va1)が1/5以下の値になるようにVa2を設定すると,不要発光が充分低減されるので好ましい。   Thus, when the phosphor screen luminous efficiency at the phosphor screen voltage Va1 in the display period is η1, and the phosphor screen luminous efficiency at the phosphor screen voltage Va2 in the non-display period is η2, the product (η2 / η1) * (Va2 / It is preferable to set Va2 so that Va1) is 1/5 or less because unnecessary light emission is sufficiently reduced.

非表示期間として映像信号の垂直帰線期間を用いると信号との整合性が良く,より好ましい。   If the vertical blanking period of the video signal is used as the non-display period, the signal consistency is good and more preferable.

本発明を用いた第3の実施例を図28,図29,図30を用いて説明する。   A third embodiment using the present invention will be described with reference to FIGS. 28, 29, and 30. FIG.

図28は,本実施例で用いる表示パネルの断面図を模式的に示したものである。陰極板601の構造は第1の実施例と基本的に同じである。本実施例では,薄膜電子源301と加速電極122との間に,共通電極630を設けてある。共通電極630には,薄膜電子源301に対応する部分に孔632が開口してあり,薄膜電子源301から放出した電子が孔632を通り抜け,加速電極122に照射し蛍光体(図28では図示省略)を発光させる。共通電極630は,支持体635によりパネル内に支持・固定されている。   FIG. 28 schematically shows a cross-sectional view of the display panel used in this embodiment. The structure of the cathode plate 601 is basically the same as that of the first embodiment. In this embodiment, a common electrode 630 is provided between the thin film electron source 301 and the acceleration electrode 122. The common electrode 630 has a hole 632 in a portion corresponding to the thin-film electron source 301, and electrons emitted from the thin-film electron source 301 pass through the hole 632 and irradiate the accelerating electrode 122 to form a phosphor (not shown in FIG. 28). (Omitted). The common electrode 630 is supported and fixed in the panel by a support body 635.

図29(a)は,本実施例で用いる表示パネルの蛍光板602の蛍光体のパターンを示す平面図である。蛍光板の断面図は図10(b)に示した通りである。蛍光板上にはブラックマトリクス120と蛍光体114が形成されている。図29(a)では加速電極122は図示していない。蛍光体のパターンには,図29(b)に示したように,同一列の同色蛍光体を同一列パターンで形成した「ストライプ・パターン」で形成もあるが,本実施例では,同一列でも行毎に蛍光体パターンを分離した「ドット・パターン」(図29(a))を用いた。   FIG. 29A is a plan view showing a phosphor pattern of the phosphor plate 602 of the display panel used in this embodiment. A cross-sectional view of the fluorescent screen is as shown in FIG. A black matrix 120 and a phosphor 114 are formed on the phosphor plate. In FIG. 29 (a), the acceleration electrode 122 is not shown. As shown in FIG. 29 (b), the phosphor pattern may be formed as a “striped pattern” in which the same color phosphors in the same column are formed in the same column pattern. A “dot pattern” (FIG. 29A) in which the phosphor pattern is separated for each row was used.

図30は,本実施例での表示パネルへの駆動電圧波形を示した図である。陰極の駆動波形は実施例1と基本的に同じである。本実施例では,非表示期間において付加パルス755を電子源に印加する。そして,共通電極への印加電圧Vcomを,非表示期間においてVcom1からVcom2に変化させる。このようにして,薄膜電子源301から放出された電子は,孔632を通過して加速電極122に到達するまでの軌道が変わり,蛍光体塗布部(図29(a)の114)への照射量を非表示期間には小さくする。この結果,付加パルス755の印加による不要発光を低減した。   FIG. 30 is a diagram showing a driving voltage waveform to the display panel in this embodiment. The driving waveform of the cathode is basically the same as in the first embodiment. In this embodiment, the additional pulse 755 is applied to the electron source during the non-display period. Then, the voltage Vcom applied to the common electrode is changed from Vcom1 to Vcom2 during the non-display period. In this way, the electrons emitted from the thin film electron source 301 change the trajectory until they pass through the hole 632 and reach the acceleration electrode 122, and irradiate the phosphor coating portion (114 in FIG. 29 (a)). The amount is reduced during the non-display period. As a result, unnecessary light emission due to application of the additional pulse 755 was reduced.

共通電極630の印加電圧は以下のように設定する。蛍光板602と薄膜電子源301との間の距離をd(A-K),薄膜電子源301と共通電極630との間の垂直方向距離をd(com-K)とする。表示期間中の共通電極への印加電圧Vcom1は:
Vcom1 = Va *d(com-K)/d(A-K)
に設定する。このようにVcom1を設定すると,薄膜電子源301と加速電極122との間に等電界空間が形成されるために,電子ビームは直進し蛍光体114に照射する。
The applied voltage of the common electrode 630 is set as follows. The distance between the fluorescent plate 602 and the thin film electron source 301 is d (AK), and the vertical distance between the thin film electron source 301 and the common electrode 630 is d (com-K). The applied voltage Vcom1 to the common electrode during the display period is:
Vcom1 = Va * d (com-K) / d (AK)
Set to. When Vcom1 is set in this way, an equal electric field space is formed between the thin-film electron source 301 and the acceleration electrode 122, so that the electron beam goes straight and irradiates the phosphor 114.

非表示期間において,共通電極630への印加電圧VcomをVcom2(≠Vcom1)に変えた場合の動作を説明する。この場合,孔632周辺の電界分布が不均一電界になり電子レンズが形成される。この電子レンズ効果により電子ビームの軌道が変化する。このため,一部の電子ビームは蛍光体114に照射せずにブラックマトリクス120の領域に照射する。ブラックマトリクス120に電子照射しても発光しないので,非表示期間の発光(不要発光)が低減する。   An operation when the voltage Vcom applied to the common electrode 630 is changed to Vcom2 (≠ Vcom1) in the non-display period will be described. In this case, the electric field distribution around the hole 632 becomes a non-uniform electric field, and an electron lens is formed. This electron lens effect changes the trajectory of the electron beam. For this reason, a part of the electron beam is irradiated to the area of the black matrix 120 without irradiating the phosphor 114. Since light is not emitted even when the black matrix 120 is irradiated with electrons, light emission during unnecessary periods (unnecessary light emission) is reduced.

本実施例では,蛍光体114のパターンとして図29(a)に示したドットパターンを用いると,電子ビームの軌道変化による発光低減効果がストライプパターンよりも大きいので,不要発光がより大きく低減でき,一層好ましい。   In this embodiment, when the dot pattern shown in FIG. 29A is used as the pattern of the phosphor 114, the light emission reduction effect due to the change in the trajectory of the electron beam is larger than that of the stripe pattern. Even more preferred.

また,非表示期間の共通電極630への印加電圧Vcom2をVcom1よりも充分高くすることで,薄膜電子源301から放出された電子を共通電極360に照射するように設定してもよい。この場合,電子が蛍光板114に届かないので,不要発光は生じない。   Alternatively, the voltage Vcom2 applied to the common electrode 630 during the non-display period may be set to be sufficiently higher than Vcom1, so that electrons emitted from the thin film electron source 301 are irradiated to the common electrode 360. In this case, since the electrons do not reach the fluorescent screen 114, unnecessary light emission does not occur.

非表示期間として映像信号の垂直帰線期間を用いると信号との整合性が良く,より好ましい。   If the vertical blanking period of the video signal is used as the non-display period, the signal consistency is good and more preferable.

本発明を用いた第4の実施例を図31を用いて説明する。本実施例で用いる表示パネルは実施例1と同じである。本実施例では付加パルスを表示期間に印加することに特徴がある。   A fourth embodiment using the present invention will be described with reference to FIG. The display panel used in this embodiment is the same as that in the first embodiment. This embodiment is characterized in that the additional pulse is applied during the display period.

本実施例では表示期間内に付加パルス757を印加する。図23および図24からわかるように,付加パルスのパルス幅(またはパルス数)を広げて,付加パルス電圧を下げた方が不要発光量が小さくなる。表示期間にも付加パルス757を印加すると,付加パルスの幅(またはパルス数)を大きくすることができるので不要発光を減らせるという利点がある。   In this embodiment, the additional pulse 757 is applied within the display period. As can be seen from FIGS. 23 and 24, the amount of unnecessary light emission decreases as the pulse width (or number of pulses) of the additional pulse is increased and the additional pulse voltage is lowered. If the additional pulse 757 is applied also in the display period, the width (or the number of pulses) of the additional pulse can be increased, and there is an advantage that unnecessary light emission can be reduced.

一方,表示期間内ではデータ電極の電圧は,表示画像によって変化するので,常に所望の電圧が薄膜電子源に印加されないというデメリットはある。また,表示期間ではデータ電極にデータパルスが印加されることを考慮して,走査電極に印加する付加パルス757の電圧は,非表示期間に印加する場合よりも小さな電圧に設定する。   On the other hand, since the voltage of the data electrode varies depending on the display image within the display period, there is a demerit that a desired voltage is not always applied to the thin film electron source. In consideration of the fact that a data pulse is applied to the data electrode in the display period, the voltage of the additional pulse 757 applied to the scan electrode is set to a voltage smaller than that applied in the non-display period.

付加パルス757は表示画像によらず常に印加する。   The additional pulse 757 is always applied regardless of the display image.

また,ある表示画像が残像を生じるものかどうかを表示動作時に判定するためには,信号処理回路を追加する必要があるので,付加パルス757の電圧振幅は表示画像にかかわらず一定値に設定すると,そのような信号処理回路が不要であり,好ましい。   In addition, since it is necessary to add a signal processing circuit to determine whether a certain display image causes an afterimage during the display operation, if the voltage amplitude of the additional pulse 757 is set to a constant value regardless of the display image. Such a signal processing circuit is unnecessary and preferable.

また,既に述べたように,付加パルス757印加時に薄膜電子源に印加される電圧は,データパルス751の最大振幅(すなわち,データパルスの最大電圧と最小電圧の差)よりも大きな値に設定するのが,残像低減効果を得るためには好ましい。   As described above, the voltage applied to the thin film electron source when the additional pulse 757 is applied is set to a value larger than the maximum amplitude of the data pulse 751 (that is, the difference between the maximum voltage and the minimum voltage of the data pulse). This is preferable for obtaining an afterimage reduction effect.

本発明に係る画像表示装置の駆動電圧波形の一例を示す図。The figure which shows an example of the drive voltage waveform of the image display apparatus which concerns on this invention. 薄膜電子源の電子放出機構を説明するための図。The figure for demonstrating the electron emission mechanism of a thin film electron source. 残像現象を説明するための図。The figure for demonstrating the afterimage phenomenon. 残像現象を説明するための図。The figure for demonstrating the afterimage phenomenon. 薄膜電子源の電流−電圧特性を示した図。The figure which showed the current-voltage characteristic of the thin film electron source. 電流−電圧特性の変化のメカニズムを示す図。The figure which shows the mechanism of the change of an electric current-voltage characteristic. 本発明に係る画像表示装置の表示パネルの構造を示す平面図。The top view which shows the structure of the display panel of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の表示パネルの構造を示す断面図。Sectional drawing which shows the structure of the display panel of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の一部を示す平面図。1 is a plan view showing a part of a cathode plate of a first embodiment of an image display device according to the present invention. 本発明に係る画像表示装置の第1の実施例の陰極板の一部を示す断面図。1 is a cross-sectional view showing a part of a cathode plate of a first embodiment of an image display device according to the present invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の陰極板の作成プロセスを説明するための図。The figure for demonstrating the creation process of the cathode plate of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の表示パネルと駆動回路との結線を示す図。The figure which shows the connection of the display panel and drive circuit of 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例の駆動方法を示す図。The figure which shows the drive method of the 1st Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第1の実施例での残像時間を示すグラフ。The graph which shows the afterimage time in the 1st Example of the image display apparatus which concerns on this invention. 付加パルスの電圧と必要なパルス幅との関係を示すグラフ。The graph which shows the relationship between the voltage of an additional pulse, and required pulse width. 付加パルスの電圧と不要発光の強度との関係を示すグラフ。。The graph which shows the relationship between the voltage of an additional pulse, and the intensity | strength of unnecessary light emission. . 本発明に係る画像表示装置の駆動電圧波形の一例を示す図。The figure which shows an example of the drive voltage waveform of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の駆動電圧波形の一例を示す図。The figure which shows an example of the drive voltage waveform of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第2の実施例での駆動電圧波形を示す図。The figure which shows the drive voltage waveform in the 2nd Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第3の実施例での表示パネルの断面図。Sectional drawing of the display panel in the 3rd Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第3の実施例での蛍光板の平面図を示す図。The figure which shows the top view of the fluorescent screen in the 3rd Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第3の実施例での駆動電圧波形を示す図。The figure which shows the drive voltage waveform in the 3rd Example of the image display apparatus which concerns on this invention. 本発明に係る画像表示装置の第4の実施例での駆動電圧波形を示す図。The figure which shows the drive voltage waveform in the 4th Example of the image display apparatus which concerns on this invention.

符号の説明Explanation of symbols

11・・・上部電極,12…トンネル絶縁層、13…下部電極、14…基板、15・・・第1層間絶縁層,32・・・バス電極,34・・・バス電極上層,35・・・電子放出領域,41…走査駆動回路、42…データ駆動回路、43…加速電極駆動回路、51・・・第2層間絶縁層,52・・・電子放出領域保護層,55・・・コンタクト電極,60・・・スペーサ,100・・・表示パネル,110…面板、114…蛍光体、120…ブラックマトリクス、122…加速電極、130・・・抵抗,301…薄膜電子源,310・・・走査電極,311・・・データ電極,
601・・・陰極板,602・・・蛍光板,603・・・枠部材,630・・・共通電極,632・・・孔,
750・・・走査パルス,751・・・データパルス,754・・・反転パルス,755・・・付加パルス。
DESCRIPTION OF SYMBOLS 11 ... Upper electrode, 12 ... Tunnel insulating layer, 13 ... Lower electrode, 14 ... Substrate, 15 ... First interlayer insulating layer, 32 ... Bus electrode, 34 ... Bus electrode upper layer, 35 ... Electron emission region, 41... Scanning drive circuit, 42... Data drive circuit, 43... Acceleration electrode drive circuit, 51... Second interlayer insulating layer, 52. , 60 ... spacer, 100 ... display panel, 110 ... face plate, 114 ... phosphor, 120 ... black matrix, 122 ... acceleration electrode, 130 ... resistor, 301 ... thin film electron source, 310 ... scanning Electrodes, 311... Data electrodes,
601 ... Cathode plate, 602 ... Fluorescent plate, 603 ... Frame member, 630 ... Common electrode, 632 ... Hole,
750 ... Scanning pulse, 751 ... Data pulse, 754 ... Inverted pulse, 755 ... Additional pulse.

Claims (20)

下部電極,上部電極,および前記下部電極と前記上部電極との間に電子加速層を有し,前記下部電極と前記上部電極との間に電圧を印加することで前記上部電極側より電子を放出する複数個の薄膜電子源と,
互いに平行な複数の走査電極と,互いに平行な複数のデータ電極とを有し,前記走査電極と前記データ電極との交点に前記薄膜電子源が配置されており,
前記電子により励起されて発光する蛍光体を形成した蛍光面を有する蛍光面基板とを有する表示パネルと,
前記複数の走査電極に結線され走査パルスを出力する第1の駆動手段と,前記複数のデータ電極に結線された第2の駆動手段とを有する画像表示装置において,
1フィールド期間内が,走査パルスが順次出力される表示期間とそれ以外の非表示期間とに分けられ,
前記非表示期間に,前記上部電極が前記下部電極に対して正電圧である付加パルスを1回または複数回を印加することを特徴とする画像表示装置。
An electron acceleration layer is provided between the lower electrode, the upper electrode, and the lower electrode and the upper electrode, and electrons are emitted from the upper electrode side by applying a voltage between the lower electrode and the upper electrode. A plurality of thin film electron sources,
A plurality of scan electrodes parallel to each other and a plurality of data electrodes parallel to each other, and the thin film electron source is disposed at an intersection of the scan electrodes and the data electrodes,
A display panel having a phosphor screen having a phosphor screen formed with a phosphor that emits light when excited by the electrons;
In an image display device having a first driving means connected to the plurality of scanning electrodes and outputting a scanning pulse, and a second driving means connected to the plurality of data electrodes,
One field period is divided into a display period in which scan pulses are sequentially output and a non-display period other than that.
An image display device, wherein the upper electrode applies one or more additional pulses having a positive voltage with respect to the lower electrode during the non-display period.
線順次駆動法で画像を表示することを特徴とする請求項1に記載の画像表示装置。   The image display apparatus according to claim 1, wherein an image is displayed by a line sequential driving method. 前記付加パルスは,表示する画像信号によらず印加することを特徴とする請求項1ないし請求項2に記載の画像表示装置。   The image display apparatus according to claim 1, wherein the additional pulse is applied regardless of an image signal to be displayed. 前記付加パルスの電圧は,表示する画像信号によらず一定であることを特徴とする請求項1ないし請求項2に記載の画像表示装置。   3. The image display device according to claim 1, wherein the voltage of the additional pulse is constant regardless of an image signal to be displayed. 前記非表示期間は,画像信号の垂直帰線期間に対応させることを特徴とする請求項1ないし4に記載に画像表示装置。   5. The image display device according to claim 1, wherein the non-display period corresponds to a vertical blanking period of the image signal. 前記付加パルスにより前記上部電極と前記下部電極間に印加される電圧は,前記走査パルス印加時に前記上部電極と前記下部電極間に印加される電圧の最大値よりも小さいことを特徴とする請求項1ないし4に記載の画像表示装置。   The voltage applied between the upper electrode and the lower electrode by the additional pulse is smaller than the maximum value of the voltage applied between the upper electrode and the lower electrode when the scan pulse is applied. 5. The image display device according to 1 to 4. 前記付加パルスのパルス幅は,前記走査パルスのパルス幅よりも広いことを特徴とする請求項1ないし6に記載の画像表示装置。   7. The image display device according to claim 1, wherein a pulse width of the additional pulse is wider than a pulse width of the scanning pulse. 前記付加パルスのパルス幅は,前記垂直帰線期間の時間幅の1/2以上の期間にわたって,単一パルスあるいは複数のパルスで印加されることを特徴とする請求項1ないし7に記載の画像表示装置。   8. The image according to claim 1, wherein a pulse width of the additional pulse is applied as a single pulse or a plurality of pulses over a period of ½ or more of a time width of the vertical blanking period. Display device. 表示画像の階調は,前記走査パルス印加時に前記データ電極に印加する電圧振幅で制御することを特徴とする請求項1ないし8に記載の画像表示装置。   9. The image display device according to claim 1, wherein the gradation of the display image is controlled by a voltage amplitude applied to the data electrode when the scan pulse is applied. 前記付加パルスにより前記上部電極と前記下部電極間に印加される電圧は,前記データ電極に印加される電圧の最大値と最小値の差よりも大きいことを特徴とする請求項9に記載の画像表示装置。   The image according to claim 9, wherein a voltage applied between the upper electrode and the lower electrode by the additional pulse is larger than a difference between a maximum value and a minimum value of the voltage applied to the data electrode. Display device. 前記付加パルスの電圧を前記走査電極に印加する電圧と前記データ電極に印加する電圧とに分配して薄膜電子源に印加することを特徴とする請求項1ないし10に記載の画像表示装置。
11. The image display device according to claim 1, wherein the voltage of the additional pulse is distributed to a voltage applied to the scan electrode and a voltage applied to the data electrode and applied to the thin film electron source.
前記付加パルスを印加する際に前記走査電極に印加する電圧が前記走査パルスの電圧と等しいことを特徴とする請求項11に記載の画像表示装置。   The image display device according to claim 11, wherein a voltage applied to the scan electrode when applying the additional pulse is equal to a voltage of the scan pulse. 前記付加パルスを印加する際に,前記蛍光面の印加電圧を低下させることを特徴とする請求項1ないし12に記載の画像表示装置。   The image display device according to claim 1, wherein when the additional pulse is applied, an applied voltage of the phosphor screen is decreased. 前記表示期間中の蛍光面電圧をVa1,前記付加パルスを印加する期間の蛍光面電圧をVa2,蛍光面電圧がVa1の時の蛍光面発光効率をη1,蛍光面電圧がVa2の時の蛍光面発光効率をη2,とした時,(η2/η1)*(Va2/Va1)が1/5以下になるように蛍光面電圧Va2を設定することを特徴とする請求項13に記載の画像表示装置。   The phosphor screen voltage during the display period is Va1, the phosphor screen voltage during the application of the additional pulse is Va2, the phosphor screen luminous efficiency is η1 when the phosphor screen voltage is Va1, and the phosphor screen is when the phosphor screen voltage is Va2. 14. The image display device according to claim 13, wherein when the luminous efficiency is η2, the phosphor screen voltage Va2 is set so that (η2 / η1) * (Va2 / Va1) is 1/5 or less. . 前記薄膜電子源と前記蛍光面との間に,共通電極を設け,
前記付加パルスを印加する際に,前記共通電極の電圧を変化させることを特徴とする請求項1ないし12に記載の画像表示装置。
A common electrode is provided between the thin film electron source and the phosphor screen,
The image display device according to claim 1, wherein when the additional pulse is applied, a voltage of the common electrode is changed.
前記蛍光面の蛍光体パターンがドットパターンであることを特徴とする請求項15に記載の画像表示装置。   The image display device according to claim 15, wherein the phosphor pattern on the phosphor screen is a dot pattern. 1フィールド期間内に,前記上部電極が前記下部電極に対して負電圧になるような電圧を印加することを特徴とする請求項1ないし請求項16に記載の画像表示装置。   17. The image display device according to claim 1, wherein a voltage is applied so that the upper electrode becomes a negative voltage with respect to the lower electrode within one field period. 下部電極,上部電極,および前記下部電極と前記上部電極との間に電子加速層を有し,前記下部電極と前記上部電極との間に電圧を印加することで前記上部電極側より電子を放出する複数個の薄膜電子源と,
互いに平行な複数の走査電極と,互いに平行な複数のデータ電極とを有し,前記走査電極と前記データ電極との交点に前記薄膜電子源が配置されており,
前記電子により励起されて発光する蛍光体を形成した蛍光面を有する蛍光面基板とを有する表示パネルと,
前記複数の走査電極に結線され走査パルスを出力する第1の駆動手段と,前記複数のデータ電極に結線された第2の駆動手段とを有する画像表示装置において,
1フィールド期間内で,前記走査パルスを印加する以外に,前記上部電極が前記下部電極に対して正電圧である付加パルスを1回または複数回を印加し,
前記付加パルスにより前記上部電極と前記下部電極間に印加される電圧は,前記データ電極に印加される電圧の最大値と最小値の差よりも大きいことを特徴とする画像表示装置。
An electron acceleration layer is provided between the lower electrode, the upper electrode, and the lower electrode and the upper electrode, and electrons are emitted from the upper electrode side by applying a voltage between the lower electrode and the upper electrode. A plurality of thin film electron sources,
A plurality of scan electrodes parallel to each other and a plurality of data electrodes parallel to each other, and the thin film electron source is disposed at an intersection of the scan electrodes and the data electrodes,
A display panel having a phosphor screen having a phosphor screen formed with a phosphor that emits light when excited by the electrons;
In an image display device having a first driving means connected to the plurality of scanning electrodes and outputting a scanning pulse, and a second driving means connected to the plurality of data electrodes,
In addition to applying the scanning pulse within one field period, the upper electrode applies an additional pulse having a positive voltage to the lower electrode one or more times,
The voltage applied between the upper electrode and the lower electrode by the additional pulse is larger than the difference between the maximum value and the minimum value of the voltage applied to the data electrode.
前記付加パルスは,表示する画像信号によらず印加することを特徴とする請求項18に記載の画像表示装置。   The image display device according to claim 18, wherein the additional pulse is applied regardless of an image signal to be displayed. 前記付加パルスの電圧は,表示する画像信号によらず一定であることを特徴とする請求項18に記載の画像表示装置。
The image display device according to claim 18, wherein the voltage of the additional pulse is constant regardless of an image signal to be displayed.
JP2006253722A 2006-09-20 2006-09-20 Image display device Pending JP2008076588A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006253722A JP2008076588A (en) 2006-09-20 2006-09-20 Image display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006253722A JP2008076588A (en) 2006-09-20 2006-09-20 Image display device

Publications (1)

Publication Number Publication Date
JP2008076588A true JP2008076588A (en) 2008-04-03

Family

ID=39348743

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006253722A Pending JP2008076588A (en) 2006-09-20 2006-09-20 Image display device

Country Status (1)

Country Link
JP (1) JP2008076588A (en)

Similar Documents

Publication Publication Date Title
JP4191701B2 (en) Field emission display
JP3878365B2 (en) Image display device and method of manufacturing image display device
JP2004207222A (en) Field emission display
JP3831156B2 (en) Image display device and driving method of image display device
JP5156295B2 (en) Image display device and electron-emitting device
JP3720017B2 (en) Method and driving system for driving flat display device
JP3460707B2 (en) Electron emission device and driving method thereof
JP2007134084A (en) Image display device and its manufacturing method
JP2005174895A (en) Field emission display
JP4848779B2 (en) Image display device
JP2008076588A (en) Image display device
JP4211323B2 (en) Image display device and driving method thereof
JP2007048548A (en) Light emitting display device
JP4930677B2 (en) Image display device
JP2009009819A (en) Image display device
JP2010019896A (en) Image display apparatus
JP4899574B2 (en) Image display device
JP3899741B2 (en) Driving method of image display device
US7005807B1 (en) Negative voltage driving of a carbon nanotube field emissive display
JP2001273859A (en) Image display apparatus
JP2004163705A (en) Image display device
JP3870968B2 (en) Image display device
KR20060001404A (en) Driving method for electron emission display and electron emission display
JP2005174818A (en) Electron emitting element, light emitting element, and cold cathode display device
US8604680B1 (en) Reflective nanostructure field emission display