JP2008071079A

JP2008071079A - Memory system

Info

Publication number: JP2008071079A
Application number: JP2006248599A
Authority: JP
Inventors: Toyota Morimoto; 豊太森本
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 2006-09-13
Filing date: 2006-09-13
Publication date: 2008-03-27

Abstract

<P>PROBLEM TO BE SOLVED: To provide a memory system, capable of selecting an optimum nonvolatile semiconductor memory according to the user from a plurality of nonvolatile semiconductor memories differed in storage capacity, writing characteristic or the like. <P>SOLUTION: The memory system comprises a first nonvolatile semiconductor memory 108, a second nonvolatile semiconductor memory 107 higher in writing speed than the first nonvolatile semiconductor memory 108, a memory selection part 116 selecting, based on an instruction from the outside of a memory card 102, one of the first and second nonvolatile semiconductor memories, and a memory control part 112 performing an access according to a request of a host device 101 to the nonvolatile semiconductor memory selected by the selection part 116. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ホスト機器との間でデータ転送を行うメモリシステムに関し、例えば不揮発性半導体メモリを搭載したメモリシステムに関する。 The present invention relates to a memory system that performs data transfer with a host device, for example, a memory system that includes a nonvolatile semiconductor memory.

例えば、ＳＤ^ＴＭ（ＳｅｃｕｒｅＤｉｇｉｔａｌ）カードなどのメモリカードは、パーソナルコンピュータなどのホスト機器の記憶媒体として使用されている。これらのメモリカードには、ＮＡＮＤ型フラッシュメモリなどの不揮発性半導体メモリと、不揮発性半導体メモリを制御するコントローラが搭載されている。 For example, a memory card such as an SD ^™ (Secure Digital) card is used as a storage medium for a host device such as a personal computer. These memory cards are equipped with a nonvolatile semiconductor memory such as a NAND flash memory and a controller for controlling the nonvolatile semiconductor memory.

ＮＡＮＤ型フラッシュメモリには、１つのメモリセルに１ビットのデータを記憶することが可能な２値ＮＡＮＤ型フラッシュメモリと、１つのメモリセルに２ビット以上のデータを記憶することが可能な多値ＮＡＮＤ型フラッシュメモリとがある。多値ＮＡＮＤ型フラッシュメモリは、１つのメモリセルの面積に２ビット以上のデータを記憶することか可能なため、同面積の２値ＮＡＮＤ型フラッシュメモリに比較して大きな記憶容量を実現することが可能である。よって、大容量を必要とする用途には、２値ＮＡＮＤ型フラッシュメモリよりも多値ＮＡＮＤ型フラッシュメモリの方が適している。 The NAND flash memory includes a binary NAND flash memory capable of storing 1-bit data in one memory cell and a multi-value capable of storing data of 2 bits or more in one memory cell. There is a NAND flash memory. Since a multi-level NAND flash memory can store data of 2 bits or more in the area of one memory cell, it can realize a larger storage capacity than a binary NAND flash memory of the same area. Is possible. Therefore, the multi-level NAND flash memory is more suitable than the binary NAND flash memory for applications that require a large capacity.

一方、２値ＮＡＮＤ型フラッシュメモリは、多値ＮＡＮＤ型フラッシュメモリに比べ、データ書き込み及び消去を短い時間で行うことができる。このため、高速性を必要とする用途には、２値ＮＡＮＤ型フラッシュメモリが適している。 On the other hand, the binary NAND flash memory can perform data writing and erasing in a shorter time than the multi-level NAND flash memory. Therefore, a binary NAND flash memory is suitable for applications that require high speed.

しかしながら、大容量と高速性の両方が要求される用途も少なくない。その場合、２値ＮＡＮＤ型フラッシュメモリと多値ＮＡＮＤ型フラッシュメモリの一方しか搭載していない従来のメモリカードは対応することが難しく、対応するためには、ＮＡＮＤ型フラッシュメモリなどが高価になりやすいという問題があった。なお、以上では、２値ＮＡＮＤ型フラッシュメモリと多値ＮＡＮＤ型フラッシュメモリを例に挙げて説明したが、他の不揮発性半導体メモリにおいても同様の問題が存在する。 However, there are many applications that require both large capacity and high speed. In that case, it is difficult to cope with a conventional memory card having only one of a binary NAND flash memory and a multi-value NAND flash memory, and the NAND flash memory tends to be expensive in order to cope with it. There was a problem. In the above description, the binary NAND flash memory and the multi-value NAND flash memory have been described as examples. However, similar problems exist in other nonvolatile semiconductor memories.

なお、例えば特許文献１には、フラッシュファイルシステムに含まれるフラッシュメモリにおいて、メモリアレイを構成する２層ゲート構造型メモリセルを、コマンドに従って選択的に２値又は多値モードで動作させる技術が開示されている。 For example, Patent Document 1 discloses a technique for selectively operating a two-layer gate structure type memory cell constituting a memory array in a binary or multi-value mode according to a command in a flash memory included in a flash file system. Has been.

しかしながら、この特許文献１に記載されている技術では、２値又は多値モードにメモリセルの動作モードを選択するコマンドは、フラッシュファイルシステム内のマイクロコンピュータなどから供給されている。このため、フラッシュファイルシステムを使用するユーザが、その用途に応じてフラッシュファイルシステムの外部から２値又は多値モードを選択することはできない。
特開２００１−６３７４号公報 However, in the technique described in Patent Document 1, a command for selecting an operation mode of a memory cell to a binary or multi-value mode is supplied from a microcomputer in a flash file system. For this reason, the user who uses the flash file system cannot select the binary or multi-value mode from the outside of the flash file system according to the application.
JP 2001-6374 A

本発明は、以上のことを鑑みてなされたものであり、記憶容量、書き込み特性などが異なる複数の不揮発性半導体メモリの中から、用途に応じて最適な不揮発性半導体メモリを選択することが可能なメモリシステムを提供することを目的とする。 The present invention has been made in view of the above, and an optimal nonvolatile semiconductor memory can be selected from a plurality of nonvolatile semiconductor memories having different storage capacities, writing characteristics, and the like according to the application. An object of the present invention is to provide a simple memory system.

上記目的を達成するために、本発明に係るメモリシステムは、ホスト機器に接続して使用するメモリシステムにおいて、第１の不揮発性半導体メモリと、前記第１の不揮発性半導体メモリよりも書き込み速度が速い第２の不揮発性半導体メモリと、当該メモリシステムの外部からの指示に基づいて、前記第１及び第２の不揮発性半導体メモリのうち一方を選択するメモリ選択部と、前記メモリ選択部が選択した不揮発性半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備することを特徴としている。 In order to achieve the above object, a memory system according to the present invention is a memory system that is used by being connected to a host device, and has a writing speed higher than that of the first nonvolatile semiconductor memory and the first nonvolatile semiconductor memory. A fast second non-volatile semiconductor memory, a memory selection unit that selects one of the first and second non-volatile semiconductor memories based on an instruction from the outside of the memory system, and the memory selection unit selects And a memory control unit that accesses the non-volatile semiconductor memory according to the request of the host device.

本発明によれば、記憶容量、書き込み特性などが異なる複数の不揮発性半導体メモリの中から、用途に応じて最適な不揮発性半導体メモリを選択することが可能なメモリシステムを提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the memory system which can select the optimal non-volatile semiconductor memory according to a use from the some non-volatile semiconductor memories from which storage capacity, writing characteristics, etc. differ can be provided.

以下に、本発明に係るメモリシステムについての実施例を図１乃至８を参照して説明する。なお、ここでは、メモリシステムがＳＤ^ＴＭカード（以下、メモリカードと称す）である場合を例に説明する。また、この実施例における図面の記載において、同一または類似の部分には同一または類似の符号を付している。 Hereinafter, an embodiment of a memory system according to the present invention will be described with reference to FIGS. Here, a case where the memory system is an SD ^TM card (hereinafter referred to as a memory card) will be described as an example. In the description of the drawings in this embodiment, the same or similar parts are denoted by the same or similar reference numerals.

（第１の実施の形態）
図１は、第１の実施の形態に係るメモリカードの概略構成を示す図面である。ホスト機器１０１は、メモリカード１０２が複数装着可能なカードインタフェース１０３と、ホスト機器１０１の制御中枢をなすＣＰＵ１０４と、ＲＡＭ（Random access memory）などで構成されるシステムメモリ１０５と、ホスト機器１０１の動作などを表示する表示装置１０６とを備えている。ホスト機器１０１の例としては、パーソナルコンピュータなどの電子機器が挙げられる。 (First embodiment)
FIG. 1 is a diagram showing a schematic configuration of a memory card according to the first embodiment. The host device 101 includes a card interface 103 into which a plurality of memory cards 102 can be mounted, a CPU 104 that serves as a control center for the host device 101, a system memory 105 that includes a RAM (Random access memory), and the operation of the host device 101. And a display device 106 for displaying the above. An example of the host device 101 is an electronic device such as a personal computer.

メモリカード１０２は、ホスト機器１０１のカードインタフェース１０３に装着されることにより電源の供給を受けて動作し、ホスト機器１０１からのアクセスに応じた処理を行う。このメモリカード１０２は、２値ＮＡＮＤ型フラッシュメモリ１０７、多値ＮＡＮＤ型フラッシュメモリ１０８、及びコントローラ１０９を有している。２値ＮＡＮＤ型フラッシュメモリ１０７、多値ＮＡＮＤ型フラッシュメモリ１０８、及びコントローラ１０９は、それぞれ異なる半導体チップ上に形成されたＬＳＩ（Large scale integrated circuit）である。これらのＬＳＩは、樹脂封止などでパッケージングされていても良いし、ベアチップの状態でメモリカード１０２に搭載されても良い。また、パッケージングする場合も、１つの半導体チップごとにパッケージングしても良いし、複数の半導体チップをまとめてパッケージングしても良い。 When the memory card 102 is inserted into the card interface 103 of the host device 101, the memory card 102 operates by receiving power supply, and performs processing according to access from the host device 101. The memory card 102 includes a binary NAND flash memory 107, a multi-value NAND flash memory 108, and a controller 109. The binary NAND flash memory 107, the multi-level NAND flash memory 108, and the controller 109 are LSIs (Large scale integrated circuits) formed on different semiconductor chips. These LSIs may be packaged by resin sealing or the like, or may be mounted on the memory card 102 in a bare chip state. When packaging, one semiconductor chip may be packaged, or a plurality of semiconductor chips may be packaged together.

２値ＮＡＮＤ型フラッシュメモリ１０７は、１つのメモリセルに１ビットのデータを格納することが可能な不揮発性半導体メモリである。また、多値ＮＡＮＤ型フラッシュメモリ１０８は、１つのメモリセルに２ビット以上のデータを記憶することが可能な不揮発性半導体メモリである。これらのＮＡＮＤ型フラッシュメモリ１０７，１０８は、例えば、通常のデータ消去をブロック（複数ページ）単位で行う。ブロック単位は、例えば256kByteである。また、ＮＡＮＤ型フラッシュメモリ１０７，１０８は、例えば、ページと称する単位で、データの書き込み及び読み出しが行われるようになっている。ページの容量は、例えば2kByteである。 The binary NAND flash memory 107 is a nonvolatile semiconductor memory that can store 1-bit data in one memory cell. The multi-level NAND flash memory 108 is a non-volatile semiconductor memory that can store data of 2 bits or more in one memory cell. For example, these NAND flash memories 107 and 108 perform normal data erasure in units of blocks (a plurality of pages). The block unit is, for example, 256 kByte. Also, the NAND flash memories 107 and 108 are configured to write and read data in units called pages, for example. The page capacity is, for example, 2 kByte.

また、２値ＮＡＮＤ型フラッシュメモリ１０７は、多値ＮＡＮＤ型フラッシュメモリ１０８に比べ、データ書き込み及び消去を短い時間で行うことができる。例えば、２値ＮＡＮＤ型フラッシュメモリ１０７の書き込み速度は40〜160MB/secであり、多値ＮＡＮＤ型フラッシュメモリ１０８の書き込み速度は5〜10MB/secである。このように、高速性を必要とする用途には、２値ＮＡＮＤ型フラッシュメモリ１０７にデータを格納することが望ましい。 In addition, the binary NAND flash memory 107 can perform data writing and erasing in a shorter time than the multi-level NAND flash memory 108. For example, the writing speed of the binary NAND flash memory 107 is 40 to 160 MB / sec, and the writing speed of the multi-level NAND flash memory 108 is 5 to 10 MB / sec. Thus, it is desirable to store data in the binary NAND flash memory 107 for applications that require high speed.

一方、多値ＮＡＮＤ型フラッシュメモリ１０８は、１つのメモリセルの面積に２ビット以上のデータを記憶することが可能なため、同面積の２値ＮＡＮＤ型フラッシュメモリ１０７に比較して大きな記憶容量を実現することが可能である。このため、両者のチップ面積が等しい場合、多値ＮＡＮＤ型フラッシュメモリ１０８の方が２値ＮＡＮＤ型フラッシュメモリ１０７よりも大容量となる。よって、大容量を必要とする用途には、多値ＮＡＮＤ型フラッシュメモリ１０８にデータを格納することが望ましい。 On the other hand, the multi-level NAND flash memory 108 can store data of 2 bits or more in the area of one memory cell, and therefore has a larger storage capacity than the binary NAND flash memory 107 having the same area. It is possible to realize. Therefore, when both chip areas are equal, the multi-level NAND flash memory 108 has a larger capacity than the binary NAND flash memory 107. Therefore, it is desirable to store data in the multi-level NAND flash memory 108 for applications that require a large capacity.

コントローラ１０９は、ＮＡＮＤ型フラッシュメモリ１０７，１０８内の物理状態を管理するものとして構築されている。コントローラ１０９は、メモリカード１０２のインタフェース用端子１１０と接続されメモリカード１０２とホスト機器１０１とのインタフェースをなすＩＯインタフェース１１１と、ホスト機器１０１の要求に応じてＮＡＮＤ型フラッシュメモリ１０７，１０８との間でデータの授受を行うメモリ制御部１１２と、制御プログラムが格納されているＲＯＭ１１３と、メモリ制御部１１２のワーク・バッファメモリとして使用されるＳＲＡＭ（Static random access memory）１１４と、メカニカルスイッチ１１５に接続されＮＡＮＤ型フラッシュメモリ１０７，１０８のうち一方を選択するメモリ選択部１１６と、ＮＡＮＤ型フラッシュメモリ１０７，１０８へのデータの書き込みを禁止する書き込み防止部１１７と、ＮＡＮＤ型フラッシュメモリ１０７，１０８の容量をホスト機器１０１に通知する容量通知部１１８とを備えている。 The controller 109 is configured to manage the physical state in the NAND flash memories 107 and 108. The controller 109 is connected to the interface terminal 110 of the memory card 102 and serves as an interface between the memory card 102 and the host device 101, and between the NAND flash memories 107 and 108 in response to a request from the host device 101. Connected to the memory control unit 112 for transmitting and receiving data, the ROM 113 storing the control program, the SRAM (Static random access memory) 114 used as a work buffer memory of the memory control unit 112, and the mechanical switch 115 A memory selection unit 116 that selects one of the NAND flash memories 107 and 108, a write prevention unit 117 that prohibits writing data to the NAND flash memories 107 and 108, and the NAND flash memory 1. And a capacitor notification unit 118 for notifying the capacity of 7,108 to the host device 101.

メモリ制御部１１２は、メモリカード１０２全体の動作を制御するものである。メモリ制御回路１１２は、例えばメモリカード１０２が電源供給を受けたときに、ＲＯＭ１１３に格納されているファームウェア（制御プログラム）に基づいて所定の処理を実行することにより、各種のテーブルをＳＲＡＭ１１４上に作成する。また、メモリ制御回路１１２は、ホスト機器１０１から書き込みコマンド、読み出しコマンド、消去コマンドを受け取り、ＮＡＮＤ型フラッシュメモリ１０７，１０８に対して所定の処理を実行したり、ＳＲＡＭ１１４を通じたデータ転送処理を制御したりする。また、メモリ制御部１１２は、メモリ選択部１１６からの指示に応じて、アクセス（データの書き込み、または読み出し）を行うフラッシュメモリを、２値ＮＡＮＤ型フラッシュメモリ１０７と多値ＮＡＮＤ型フラッシュメモリ１０８との間で切り替える。このアクセス対象の切り替えについては、後に詳述する。 The memory control unit 112 controls the operation of the entire memory card 102. The memory control circuit 112 creates various tables on the SRAM 114 by executing predetermined processing based on firmware (control program) stored in the ROM 113 when the memory card 102 is supplied with power, for example. To do. In addition, the memory control circuit 112 receives a write command, a read command, and an erase command from the host device 101, executes predetermined processing on the NAND flash memories 107 and 108, and controls data transfer processing via the SRAM 114. Or In addition, the memory control unit 112 sets a flash memory to be accessed (data writing or reading) in accordance with an instruction from the memory selection unit 116, as a binary NAND flash memory 107, a multi-level NAND flash memory 108, and the like. Switch between. This switching of the access target will be described in detail later.

ＲＯＭ１１３は、メモリ制御部１１２により制御される制御プログラムなどを格納するメモリである。ＳＲＡＭ１１４は、メモリ制御部１１２の作業エリアとして使用され、制御プログラムや各種のテーブルを記憶するメモリである。 The ROM 113 is a memory that stores a control program controlled by the memory control unit 112. The SRAM 114 is a memory that is used as a work area of the memory control unit 112 and stores a control program and various tables.

インタフェース用端子１１０は、メモリカードがカードスロットに挿入されたときにホスト機器１０１のコネクタピンと電気的に接続される。データ信号（ＤＡＴ０〜ＤＡＴ３）は、ピンＰ１，Ｐ７，Ｐ８，Ｐ９に割り当てられている。また、ピンＰ１はカード検出信号（ＣＤ）に対しても割り当てられている。ピンＰ２はコマンド（ＣＭＤ）に、ピン５はクロック（ＣＬＫ）に割り当てられている。ピンＰ３，Ｐ６には接地電位（Ｖｓｓ）が供給され、ピンＰ４には電源電位（Ｖｄｄ）が供給される。 The interface terminal 110 is electrically connected to the connector pin of the host device 101 when the memory card is inserted into the card slot. Data signals (DAT0 to DAT3) are assigned to pins P1, P7, P8 and P9. The pin P1 is also assigned to the card detection signal (CD). Pin P2 is assigned to command (CMD), and pin 5 is assigned to clock (CLK). A ground potential (Vss) is supplied to the pins P3 and P6, and a power supply potential (Vdd) is supplied to the pin P4.

このようなピンの構成において、メモリカード１０２は、ホスト機器１０１のカードスロットに装着されることにより、インタフェース用端子１１０を介して、ホスト機器１０１との間の通信を行う。たとえば、メモリカード１０２のＮＡＮＤ型フラッシュメモリ１０７，１０８にデータを書き込む場合、コントローラ１０９は、ホスト機器１０１からピンＰ５に与えられるクロック信号に同期させて、ピンＰ２に与えられる書き込みコマンドをシリアルな信号として取り込む。 In such a pin configuration, the memory card 102 is inserted into the card slot of the host device 101 to perform communication with the host device 101 via the interface terminal 110. For example, when data is written to the NAND flash memories 107 and 108 of the memory card 102, the controller 109 synchronizes with the clock signal applied from the host device 101 to the pin P5, and sends a write command applied to the pin P2 to a serial signal. Capture as.

図２は、メモリカード１０２の設定可能な動作モードとピンアサインとの関係を示すものである。本実施例において、メモリカード１０２は３つの動作モード、例えばＳＤ４ｂｉｔモード、ＳＤ１ｂｉｔモード、及び、ＳＰＩモードを備えている。すなわち、ＳＤカード１００の動作モードは、ＳＤモードとＳＰＩモードとに大別される。ＳＤモードの場合、ホスト機器１０１からのバス幅変更コマンドによって、メモリカード１０２は、ＳＤ４ｂｉｔモードまたはＳＤ１ｂｉｔモードに設定される。 FIG. 2 shows the relationship between the settable operation modes of the memory card 102 and the pin assignment. In the present embodiment, the memory card 102 has three operation modes, for example, an SD4 bit mode, an SD1 bit mode, and an SPI mode. That is, the operation mode of the SD card 100 is roughly divided into an SD mode and an SPI mode. In the SD mode, the memory card 102 is set to the SD4 bit mode or the SD1 bit mode by the bus width change command from the host device 101.

ここで、４つのデータ信号用のピンＰ１（ＤＡＴ３），Ｐ７（ＤＡＴ０），Ｐ８（ＤＡＴ１），Ｐ９（ＤＡＴ２）に着目すると、４ビット幅単位でデータ転送を行うＳＤ４ｂｉｔモードでは、４つのデータ信号用のピンＰ１，Ｐ７，Ｐ８，Ｐ９のすべてがデータ転送に用いられる。一方、１ビット幅単位でデータ転送を行うＳＤ１ｂｉｔモードでは、データ信号用のピンＰ７のみがデータ転送に使用される。データ信号用のピンＰ８，Ｐ９についてはまったく使用されない。 Here, focusing on the four data signal pins P1 (DAT3), P7 (DAT0), P8 (DAT1), and P9 (DAT2), in the SD4bit mode in which data transfer is performed in units of 4 bits, there are four data signals. All of the pins P1, P7, P8, and P9 are used for data transfer. On the other hand, in the SD1 bit mode in which data transfer is performed in 1-bit width units, only the data signal pin P7 is used for data transfer. The data signal pins P8 and P9 are not used at all.

ＳＰＩモードでは、データ信号用のピンＰ７が、メモリカード１０２からホスト機器へのデータ信号線（ＤＡＴＡＯＵＴ）として用いられる。コマンド（ＣＭＤ）用のピンＰ２は、ホスト機器１０１からメモリカード１０２へのデータ信号線（ＤＡＴＡＩＮ）として用いられる。データ信号用のピンＰ８，Ｐ９については、まったく使用されない。 In the SPI mode, the data signal pin P7 is used as a data signal line (DATA OUT) from the memory card 102 to the host device. The command (CMD) pin P2 is used as a data signal line (DATA IN) from the host device 101 to the memory card 102. The data signal pins P8 and P9 are not used at all.

メカニカルスイッチ１１５は、例えばスライド式のスイッチである。メモリ選択部１１６は、メカニカルスイッチ１１５の状態を検知して、２値ＮＡＮＤ型フラッシュメモリ１０７及び多値ＮＡＮＤ型フラッシュメモリ１０８のうち一方を選択する。メカニカルスイッチ１１５をスライドさせることにより、４つの動作モード（第１〜第４の動作モード）の中からメモリカードの動作モードを任意に選択することができる。図３は、メモリカード１０２の動作モードを示す説明図である。 The mechanical switch 115 is, for example, a slide type switch. The memory selection unit 116 detects the state of the mechanical switch 115 and selects one of the binary NAND flash memory 107 and the multi-level NAND flash memory 108. By sliding the mechanical switch 115, the operation mode of the memory card can be arbitrarily selected from the four operation modes (first to fourth operation modes). FIG. 3 is an explanatory diagram showing an operation mode of the memory card 102.

第１の動作モードは、２値ＮＡＮＤ型フラッシュメモリ１０７に対してホスト機器１０１がアクセスするモードである。メカニカルスイッチ１１５が第１の動作モードに設定されると、メモリ選択部１１６は２値ＮＡＮＤ型フラッシュメモリ１０７を選択する。また、メモリ制御部１１２は、ＩＯインタフェース１１１が受信したホスト機器１０１の要求に応じて、メモリ選択部１１６が選択した２値ＮＡＮＤ型フラッシュメモリ１０７に対してアクセスを行う。 The first operation mode is a mode in which the host device 101 accesses the binary NAND flash memory 107. When the mechanical switch 115 is set to the first operation mode, the memory selection unit 116 selects the binary NAND flash memory 107. Further, the memory control unit 112 accesses the binary NAND flash memory 107 selected by the memory selection unit 116 in response to a request from the host device 101 received by the IO interface 111.

第２の動作モードは、多値ＮＡＮＤ型フラッシュメモリ１０８に対してホスト機器１０１がアクセスするモードである。メカニカルスイッチ１１５が第２の動作モードに設定されると、メモリ選択部１１６は多値ＮＡＮＤ型フラッシュメモリ１０８を選択する。また、メモリ制御部１１２は、ＩＯインタフェース１１１が受信したホスト機器１０１の要求に応じて、メモリ選択部１１６が選択した多値ＮＡＮＤ型フラッシュメモリ１０８に対してアクセスを行う。 The second operation mode is a mode in which the host device 101 accesses the multi-level NAND flash memory 108. When the mechanical switch 115 is set to the second operation mode, the memory selection unit 116 selects the multi-level NAND flash memory 108. The memory control unit 112 accesses the multi-level NAND flash memory 108 selected by the memory selection unit 116 in response to a request from the host device 101 received by the IO interface 111.

第３及び第４の動作モードは、ホスト機器１０１からフラッシュメモリ１０７，１０８へのデータの書き込みを禁止するモードである。メモリカード１０２を使用するユーザは、メカニカルスイッチ１１５を第３または第４の動作モードに設定することにより、誤ったデータの上書きを防止することができる。第３の動作モードでは、２値ＮＡＮＤ型フラッシュメモリ１０７からデータを読み出すことが可能であり、第４の動作モードでは、多値ＮＡＮＤ型フラッシュメモリ１０８からデータを読み出すことが可能である。第３の動作モードでは、メモリ選択部１１６が２値ＮＡＮＤ型フラッシュメモリ１０７を選択し、メモリ制御部１１２は２値ＮＡＮＤ型フラッシュメモリ１０７からデータの読み出しを行う。また、第４の動作モードでは、メモリ選択部１１６が多値ＮＡＮＤ型フラッシュメモリ１０８を選択し、メモリ制御部１１２は多値ＮＡＮＤ型フラッシュメモリ１０８からデータの読み出しを行う。 The third and fourth operation modes are modes in which data writing from the host device 101 to the flash memories 107 and 108 is prohibited. A user using the memory card 102 can prevent erroneous data from being overwritten by setting the mechanical switch 115 to the third or fourth operation mode. In the third operation mode, data can be read from the binary NAND flash memory 107, and in the fourth operation mode, data can be read from the multi-value NAND flash memory 108. In the third operation mode, the memory selection unit 116 selects the binary NAND flash memory 107, and the memory control unit 112 reads data from the binary NAND flash memory 107. In the fourth operation mode, the memory selection unit 116 selects the multi-level NAND flash memory 108, and the memory control unit 112 reads data from the multi-level NAND flash memory 108.

容量通知部１１８は、例えば、メモリ選択部１１６が選択したフラッシュメモリ１０７，１０８の記憶容量をホスト機器１０１にインタフェース用端子１１０を介して通知する。具体的には、メモリカード１０２が第１の動作モードに設定されている場合は、２値ＮＡＮＤ型フラッシュメモリ１０７の全体の記憶容量、使用領域（データ格納等に使用されている領域）の大きさ、及び、未使用領域（データを新たに格納可能な領域）の大きさをそれぞれホスト機器１０１に通知する。また、メモリカード１０２が第２の動作モードに設定されている場合は、多値ＮＡＮＤ型フラッシュメモリ１０８の全体の記憶容量、使用領域の大きさ、及び、未使用領域の大きさをそれぞれホスト機器１０１に通知する。 For example, the capacity notification unit 118 notifies the host device 101 of the storage capacity of the flash memories 107 and 108 selected by the memory selection unit 116 via the interface terminal 110. Specifically, when the memory card 102 is set to the first operation mode, the entire storage capacity and use area (area used for data storage or the like) of the binary NAND flash memory 107 is large. In addition, the host device 101 is notified of the size of each unused area (area where data can be newly stored). Further, when the memory card 102 is set to the second operation mode, the entire storage capacity of the multi-level NAND flash memory 108, the size of the used area, and the size of the unused area are respectively set as the host device. 101 is notified.

次に、ホスト機器１０１がメモリカード１０２にデータを書き込む際のメモリカード１０２の動作について図４を参照して説明する。図４は、本実施の形態のメモリカードのデータ書き込み時の動作を示すフローチャートである。 Next, the operation of the memory card 102 when the host device 101 writes data to the memory card 102 will be described with reference to FIG. FIG. 4 is a flowchart showing an operation at the time of data writing of the memory card according to the present embodiment.

まず、メモリ選択部１１６は、スイッチの状態を検知することにより、メモリカード１０２の動作モードを認識する（ステップＳ１０１）。メモリカード１０２の動作モードが第３または第４の動作モードである場合（ステップＳ１０２）、ホスト機器１０１からメモリカード１０２へのデータ書き込みが禁止される（ステップＳ１０３）。また、メモリカード１０２は、メモリカードが書き込み防止に設定されていることをホスト機器１０１に通知する。メモリカード１０２からの通知を受信したホスト機器１０１は、メモリカードが書き込み防止に設定されていることを表示装置１０６に表示し、メモリカード１０２のユーザに通知する。この通知により、ユーザは、メカニカルスイッチ１１５を切り替え、データ書き込み可能な動作モード（第１または第２の動作モード）にメモリカード１０２を設定することができる。 First, the memory selection unit 116 recognizes the operation mode of the memory card 102 by detecting the state of the switch (step S101). When the operation mode of the memory card 102 is the third or fourth operation mode (step S102), data writing from the host device 101 to the memory card 102 is prohibited (step S103). In addition, the memory card 102 notifies the host device 101 that the memory card is set to write protection. Receiving the notification from the memory card 102, the host device 101 displays on the display device 106 that the memory card is set to write protection, and notifies the user of the memory card 102. By this notification, the user can switch the mechanical switch 115 and set the memory card 102 in an operation mode (first or second operation mode) in which data can be written.

メモリカード１０２の動作モードが第３または第４の動作モードでない場合（ステップＳ１０２）は、メモリカード１０２の動作モードが第１の動作モードであるか判断される（ステップＳ１０４）。メモリカード１０２の動作モードが第１の動作モードである場合、メモリ選択部１１６は２値ＮＡＮＤ型フラッシュメモリ１０７を選択する（ステップＳ１０５）。次に、ホスト機器１０１は、メモリカード１０２に対して、ライトコマンド、アドレス及びデータを送信する。メモリ選択部１１２は、ＩＯインタフェース１１１が受信したライトコマンド及びアドレスを解釈し、２値ＮＡＮＤ型フラッシュメモリ１０７にデータを書き込む（ステップＳ１０６）。ステップＳ１０４において、メモリカード１０２の動作モードが第１の動作モードでない場合（第２の動作モードである場合）は、メモリ選択部１１６は多値ＮＡＮＤ型フラッシュメモリ１０８を選択する（ステップＳ１０７）。次に、ホスト機器１０１は、メモリカード１０２に対して、ライトコマンド、アドレス及びデータを送信する。メモリ選択部１１２は、ＩＯインタフェース１１１が受信したライトコマンド及びアドレスを解釈し、多値ＮＡＮＤ型フラッシュメモリ１０８にデータを書き込む（ステップＳ１０８）。 If the operation mode of the memory card 102 is not the third or fourth operation mode (step S102), it is determined whether the operation mode of the memory card 102 is the first operation mode (step S104). When the operation mode of the memory card 102 is the first operation mode, the memory selection unit 116 selects the binary NAND flash memory 107 (step S105). Next, the host device 101 transmits a write command, an address, and data to the memory card 102. The memory selection unit 112 interprets the write command and address received by the IO interface 111 and writes the data to the binary NAND flash memory 107 (step S106). In step S104, when the operation mode of the memory card 102 is not the first operation mode (in the second operation mode), the memory selection unit 116 selects the multi-level NAND flash memory 108 (step S107). Next, the host device 101 transmits a write command, an address, and data to the memory card 102. The memory selection unit 112 interprets the write command and address received by the IO interface 111 and writes the data to the multi-level NAND flash memory 108 (step S108).

次に、メモリカード１０２が自身の記憶容量をホスト機器１０１に通知する方法について図５を参照して説明する。図５は、本実施の形態のメモリカード１０２の容量通知時の動作を示すフローチャートである。 Next, a method for the memory card 102 to notify the host device 101 of its own storage capacity will be described with reference to FIG. FIG. 5 is a flowchart showing the operation at the time of capacity notification of the memory card 102 of the present embodiment.

まず、メモリ選択部１１６は、スイッチの状態を検知することにより、メモリカード１０２の動作モードを認識する（ステップＳ２０１）。メモリカード１０２の動作モードが第１の動作モードである場合（ステップＳ２０２）、メモリ選択部１１６は２値ＮＡＮＤ型フラッシュメモリ１０７を選択する（ステップＳ２０３）。そして、容量通知部１１８は、２値ＮＡＮＤ型フラッシュメモリ１０７の全体の記憶容量、使用領域の大きさ、及び、未使用領域の大きさをそれぞれホスト機器１０１に通知する（ステップＳ２０４）。ホスト機器１０１は、メモリカード１０２から受信した２値ＮＡＮＤ型フラッシュメモリ１０７の容量に関する情報を表示装置１０６に表示する。 First, the memory selection unit 116 recognizes the operation mode of the memory card 102 by detecting the state of the switch (step S201). When the operation mode of the memory card 102 is the first operation mode (step S202), the memory selection unit 116 selects the binary NAND flash memory 107 (step S203). Then, the capacity notification unit 118 notifies the host device 101 of the entire storage capacity of the binary NAND flash memory 107, the size of the used area, and the size of the unused area (step S204). The host device 101 displays information regarding the capacity of the binary NAND flash memory 107 received from the memory card 102 on the display device 106.

メモリカード１０２の動作モードが第２の動作モードである場合（ステップＳ２０２）、メモリ選択部１１６は多値ＮＡＮＤ型フラッシュメモリ１０８を選択する（ステップＳ２０５）。そして、容量通知部１１８は、多値ＮＡＮＤ型フラッシュメモリ１０８の全体の記憶容量、使用領域の大きさ、及び、未使用領域の大きさをそれぞれホスト機器１０１に通知する（ステップＳ２０６）。ホスト機器１０１は、メモリカード１０２から受信した多値ＮＡＮＤ型フラッシュメモリ１０８の容量に関する情報を表示装置１０６に表示する。 When the operation mode of the memory card 102 is the second operation mode (step S202), the memory selection unit 116 selects the multi-level NAND flash memory 108 (step S205). Then, the capacity notification unit 118 notifies the host device 101 of the overall storage capacity of the multi-value NAND flash memory 108, the size of the used area, and the size of the unused area (step S206). The host device 101 displays information regarding the capacity of the multi-level NAND flash memory 108 received from the memory card 102 on the display device 106.

なお、以上の説明では、メモリ選択部１１６が選択したフラッシュメモリの記憶容量をホスト機器１０１に通知する場合を説明した。しかし、本発明は、これに限定されない。容量通知部１１８は、スイッチの状態、すなわちメモリカードの動作モードにかかわらず、フラッシュメモリ１０７，１０８の両方の記憶容量をそれぞれホスト機器１０１に通知するように構成しても良い。 In the above description, the case where the host device 101 is notified of the storage capacity of the flash memory selected by the memory selection unit 116 has been described. However, the present invention is not limited to this. The capacity notification unit 118 may be configured to notify the host device 101 of the storage capacities of both the flash memories 107 and 108 regardless of the state of the switch, that is, the operation mode of the memory card.

このように、本実施形態のメモリカードは、メカニカルスイッチ１１５を切り替えることにより、アクセス先のフラッシュメモリをユーザが選択することができる。上述したように、２値ＮＡＮＤ型フラッシュメモリは高速なアクセスに適しており、多値ＮＡＮＤ型フラッシュメモリは大容量のデータ格納に適している。このため、ユーザは、メモリカードの用途に応じて、１つのメモリカード１０２を高速なメモリカードまたは大容量のメモリカードとして使い分けることができる。 As described above, the memory card according to the present embodiment allows the user to select the flash memory to be accessed by switching the mechanical switch 115. As described above, the binary NAND flash memory is suitable for high-speed access, and the multi-value NAND flash memory is suitable for storing large amounts of data. Therefore, the user can use one memory card 102 as a high-speed memory card or a large-capacity memory card depending on the use of the memory card.

また、本実施の形態のメモリカードは、フラッシュメモリ１０７，１０８のそれぞれの記憶容量をホスト機器１０１に通知する。このため、メモリカード１０２を使用するユーザは、例えば、書き込もうとするデータの大きさに応じて、フラッシュメモリ１０７，１０８の中から書き込み先のフラッシュメモリを選択することができる。 Further, the memory card according to the present embodiment notifies the host device 101 of the storage capacities of the flash memories 107 and 108. For this reason, the user who uses the memory card 102 can select a flash memory to be written from among the flash memories 107 and 108, for example, according to the size of data to be written.

更に、本実施の形態のメモリカードは、メカニカルスイッチ１１５を有することにより、アクセス先のフラッシュメモリをユーザが容易に認識することができる。 Furthermore, the memory card according to the present embodiment includes the mechanical switch 115, so that the user can easily recognize the flash memory to be accessed.

（第２の実施の形態）
第１の実施の形態では、メカニカルスイッチによりアクセス先のフラッシュメモリを選択する場合を説明したが、フラッシュメモリを選択する方法はこれに限られない。第２の実施の形態では、ホスト機器がコマンドを発行してアクセス先のフラッシュメモリを選択する場合を説明する。 (Second Embodiment)
In the first embodiment, the case where the flash memory to be accessed is selected by the mechanical switch has been described. However, the method for selecting the flash memory is not limited to this. In the second embodiment, a case will be described in which the host device issues a command and selects an access destination flash memory.

図６は、第２の実施の形態に係るメモリカードの概略構成を示す図面である。コマンド受信部１１９は、２値ＮＡＮＤ型フラッシュメモリ１０７と多値ＮＡＮＤ型フラッシュメモリ１０８との間でアクセス先のフラッシュメモリを切り替えるためのコマンド（以下、切り替えコマンド）をホスト機器１０１からＩＯインタフェース１１１を介して受信する。コマンド受信部１１９は、切り替えコマンドを解釈し、その結果をメモリ選択部１１６に出力する。メモリ選択部１１６は、コマンド受信部１１９の出力に応じて、フラッシュメモリ１０７，１０８のいずれか一方を選択する。メモリ制御部１１２は、ホスト機器１０１からの要求に応じて、メモリ選択部１１６が選択したフラッシュメモリに対してアクセスを行う。 FIG. 6 is a diagram showing a schematic configuration of a memory card according to the second embodiment. The command receiving unit 119 sends a command (hereinafter referred to as a switching command) for switching the flash memory to be accessed between the binary NAND flash memory 107 and the multi-level NAND flash memory 108 from the host device 101 to the IO interface 111. Receive via. The command reception unit 119 interprets the switching command and outputs the result to the memory selection unit 116. The memory selection unit 116 selects one of the flash memories 107 and 108 according to the output of the command reception unit 119. The memory control unit 112 accesses the flash memory selected by the memory selection unit 116 in response to a request from the host device 101.

切り替え通知部１２０は、メモリカード１０２が切り替えコマンドに対応していることをホスト機器１０１にＩＯインタフェース１１１を介して通知する。アクセス先のフラッシュメモリを切り替えることが可能な本実施の形態のメモリカード１０２と、切り替えコマンドに対応していないメモリカードとの互換性を考えた場合、ホスト機器１０１は、カードスロットに挿入されたメモリカードがどちらであるか認識する必要がある。このため、本実施の形態では、切り替え通知部１２０の通知により、メモリカード１０２が切り替えコマンドに対応していることをホスト機器１０１が認識するように構成されている。 The switching notification unit 120 notifies the host device 101 via the IO interface 111 that the memory card 102 supports the switching command. When considering compatibility between the memory card 102 of the present embodiment capable of switching the flash memory to be accessed and a memory card that does not support the switching command, the host device 101 is inserted into the card slot. It is necessary to recognize which memory card is used. Therefore, in the present embodiment, the host device 101 is configured to recognize that the memory card 102 is compatible with the switching command based on the notification from the switching notification unit 120.

次に、ホスト機器１０１がメモリカード１０２にデータを書き込む際のメモリカード１０２の動作について図７を参照して説明する。図７は、本実施の形態のメモリカードのデータ書き込み時の動作を示すフローチャートである。 Next, the operation of the memory card 102 when the host device 101 writes data to the memory card 102 will be described with reference to FIG. FIG. 7 is a flowchart showing an operation at the time of data writing of the memory card of the present embodiment.

まず、メモリカード１０２が切り替えコマンドをサポートしていることをホスト機器１０１に通知する（ステップＳ３０１）。例えば、ホスト機器１０１は、カードスロットに挿入されたメモリカードが切り替えコマンドをサポートしているか確認するためのコマンド（以下、サポート確認コマンド）をメモリカードに対して発行する。メモリカード１０２の切り替え通知部１２０は、このサポート確認コマンドのレスポンスとして、切り替えコマンドをサポートしていることをホスト機器１０１に通知する。 First, the host device 101 is notified that the memory card 102 supports the switching command (step S301). For example, the host device 101 issues a command for confirming whether the memory card inserted into the card slot supports a switching command (hereinafter, a support confirmation command) to the memory card. The switching notification unit 120 of the memory card 102 notifies the host device 101 that the switching command is supported as a response to the support confirmation command.

なお、切り替えコマンドをサポートしないメモリカードは、サポート確認コマンドに対して、切り替えコマンドをサポートしていないことを示すレスポンスをホスト機器１０１に返信するか、もしくは切り替えコマンドに応答しない。これにより、ホスト機器１０１は、メモリカードが切り替えコマンドをサポートしていないことを認識する。この場合、ホスト機器は、アクセス先のフラッシュメモリの切り替えを行わず、従来のメモリカードと同様のデータ書き込み処理を行う。 Note that a memory card that does not support the switching command returns a response indicating that the switching command is not supported to the support confirmation command to the host device 101 or does not respond to the switching command. Thereby, the host device 101 recognizes that the memory card does not support the switching command. In this case, the host device does not switch the flash memory to be accessed, and performs data writing processing similar to that of the conventional memory card.

メモリカードが切り替えコマンドをサポートしている場合は、次に、ホスト機器１０１は、フラッシュメモリ１０７，１０８の一方を選択する切り替えコマンドをメモリカード１０２に対して発行する。メモリカード１０２のコマンド受信部１１９は、切り替えコマンドを受信して解釈する（ステップＳ３０２）。メモリ選択部１１６は、この切り替えコマンドに応じて、２値ＮＡＮＤ型フラッシュメモリ１０７及び多値ＮＡＮＤ型フラッシュメモリ１０８のいずれか一方を選択する。なお、フラッシュメモリ１０７を選択するコマンドとフラッシュメモリ１０８を選択するコマンドとは別のコマンドとしても良い。また、同一のコマンドを使用して、どちらのフラッシュメモリかを引数により表現しても良い。 If the memory card supports the switching command, the host device 101 then issues a switching command for selecting one of the flash memories 107 and 108 to the memory card 102. The command receiving unit 119 of the memory card 102 receives and interprets the switching command (step S302). The memory selection unit 116 selects one of the binary NAND flash memory 107 and the multi-level NAND flash memory 108 in response to the switching command. Note that the command for selecting the flash memory 107 and the command for selecting the flash memory 108 may be different commands. Also, the same command may be used to express which flash memory is an argument.

切り替えコマンドにより、２値ＮＡＮＤ型フラッシュメモリ１０７が選択された場合（ステップＳ３０３）、メモリ制御部１１２は、ホスト機器１０１からの要求に応じて、２値ＮＡＮＤ型フラッシュメモリ１０７に対してデータの書き込みを行う（ステップＳ３０４）。一方、切り替えコマンドにより、２値ＮＡＮＤ型フラッシュメモリ１０７が選択されなかった場合、すなわち、多値ＮＡＮＤ型フラッシュメモリ１０８が選択された場合（ステップＳ３０３）、メモリ制御部１１２は、ホスト機器１０１からの要求に応じて、多値ＮＡＮＤ型フラッシュメモリ１０８に対してデータの書き込みを行う（ステップＳ３０５）。 When the binary NAND flash memory 107 is selected by the switching command (step S303), the memory control unit 112 writes data to the binary NAND flash memory 107 in response to a request from the host device 101. Is performed (step S304). On the other hand, when the binary NAND flash memory 107 is not selected by the switching command, that is, when the multi-value NAND flash memory 108 is selected (step S303), the memory control unit 112 receives the data from the host device 101. In response to the request, data is written to the multi-level NAND flash memory 108 (step S305).

このように、本実施形態のメモリカードは、ホスト機器が切り替えコマンドを発行することにより、アクセス先のフラッシュメモリを選択することができる。このため、第１の実施の形態と同様、メモリカードの用途に応じて、１つのメモリカード１０２を高速なメモリカードまたは大容量のメモリカードとして使い分けることができる。 As described above, the memory card of this embodiment can select the flash memory to be accessed by the host device issuing the switching command. Therefore, as in the first embodiment, one memory card 102 can be used as a high-speed memory card or a large-capacity memory card depending on the use of the memory card.

なお、切り替えコマンドの発行は、ユーザがホスト機器１０１を操作することで任意のタイミングで行えるようにしても良い。また、ユーザが使用するアプリケーションに応じて、そのアプリケーションに求められるアクセス速度などをホスト機器１０１が判断し、ユーザが操作することなくホスト機器１０１が切り替えコマンドを発行しても良い。後者の場合、ホスト機器１０１は、高速なアクセスが必要とされるアプリケーションでは２値ＮＡＮＤ型フラッシュメモリ１０７を選択し、大容量が必要とされるアプリケーションでは多値ＮＡＮＤ型フラッシュメモリ１０８を選択する。また、容量通知部１１８から通知されるフラッシュメモリ１０７，１０８それぞれの未使用領域の大きさを参照して、書き込み対象のデータを格納するために十分な記憶容量を確保できるフラッシュメモリをホスト機器が自動で選択しても良い。 Note that the switch command may be issued at any timing by the user operating the host device 101. Further, the host device 101 may determine the access speed required for the application according to the application used by the user, and the host device 101 may issue the switching command without the user's operation. In the latter case, the host device 101 selects the binary NAND flash memory 107 for an application that requires high-speed access, and selects the multi-value NAND flash memory 108 for an application that requires a large capacity. Further, the host device refers to the size of the unused area of each of the flash memories 107 and 108 notified from the capacity notification unit 118, and the host device can provide a flash memory that can secure a sufficient storage capacity for storing the data to be written. You may select automatically.

（第３の実施の形態）
第３の実施の形態では、ホスト機器からのデータを格納する半導体メモリとして、ＮＡＮＤ型フラッシュメモリとその他の不揮発性半導体メモリを採用した場合を説明する。図８は、第３の実施の形態に係るメモリカードの概略構成を示す図面である。なお、図８では、第１の実施の形態と同様、メカニカルスイッチによりアクセス先のメモリを切り替える場合を例に挙げて説明するが、第２の実施の形態のようにコマンドを用いてアクセス先のメモリを切り替えても良い。 (Third embodiment)
In the third embodiment, a case will be described in which a NAND flash memory and other nonvolatile semiconductor memories are employed as semiconductor memories for storing data from the host device. FIG. 8 is a diagram showing a schematic configuration of a memory card according to the third embodiment. In FIG. 8, as in the first embodiment, the case where the memory to be accessed is switched by a mechanical switch will be described as an example. However, as in the second embodiment, the access destination can be changed using a command. The memory may be switched.

第１及び第２の実施の形態のメモリカードは、アクセス速度が異なる２つのＮＡＮＤ型フラッシュメモリを搭載した場合を示した。本実施の形態のメモリカードは、２つのＮＡＮＤ型フラッシュメモリの代わりに、１つのＮＡＮＤ型フラッシュメモリ１２１と強誘電体メモリ１２２とを備えている。ＮＡＮＤ型フラッシュメモリ１２１は、２値メモリであっても良いし、多値メモリであっても良い。強誘電体メモリ１２２は、ランダムアクセスが可能な不揮発性半導体メモリである。強誘電体メモリ１２２のアクセスタイムは100nm sec であり、ＮＡＮＤ型フラッシュメモリ１２１に比較して高速なアクセスが可能である。また、強誘電体メモリ１２２は、混載プロセスで製造することにより、コントローラ１０９の他の素子（メモリ制御部１１２など）と同一の半導体チップ上に形成されている。 The memory cards of the first and second embodiments have shown the case where two NAND flash memories having different access speeds are mounted. The memory card according to the present embodiment includes one NAND flash memory 121 and a ferroelectric memory 122 instead of two NAND flash memories. The NAND flash memory 121 may be a binary memory or a multi-value memory. The ferroelectric memory 122 is a nonvolatile semiconductor memory capable of random access. The access time of the ferroelectric memory 122 is 100 nm sec, and high speed access is possible compared to the NAND flash memory 121. Further, the ferroelectric memory 122 is formed on the same semiconductor chip as other elements (such as the memory control unit 112) of the controller 109 by being manufactured by a mixed mounting process.

メモリ選択部１１６は、メカニカルスイッチ１１５の状態を検知して、ＮＡＮＤ型フラッシュメモリ１２１と強誘電体メモリ１２２とのいずれか一方を選択する。メモリ制御部１１２は、メモリ選択部１１６が選択したメモリに対してアクセスを行う。これにより、第１及び第２の実施形態と同様、アクセス先のフラッシュメモリをメモリカードの外部から選択することができる。本実施の形態のメモリカードの書き込み時または容量通知時の動作は、図４及び図５において、２値ＮＡＮＤ型フラッシュメモリ１０７と多値ＮＡＮＤ型フラッシュメモリ１０８とを、強誘電体メモリ１２２とＮＡＮＤ型フラッシュメモリ１２１とに置き換えたものであるので、ここではその説明を省略する。 The memory selection unit 116 detects the state of the mechanical switch 115 and selects one of the NAND flash memory 121 and the ferroelectric memory 122. The memory control unit 112 accesses the memory selected by the memory selection unit 116. As a result, as in the first and second embodiments, the flash memory to be accessed can be selected from outside the memory card. The operation at the time of writing or notifying the capacity of the memory card according to the present embodiment is shown in FIGS. 4 and 5 in which the binary NAND flash memory 107 and the multi-value NAND flash memory 108 are replaced with the ferroelectric memory 122 and the NAND. Since it is replaced with the type flash memory 121, its description is omitted here.

このように、ホスト機器からのデータを格納する半導体メモリは、２値ＮＡＮＤ型フラッシュメモリと多値ＮＡＮＤ型フラッシュメモリとに限られない。アクセス速度が異なるものであれば、他の不揮発性半導体メモリであっても本発明は実施することができる。例えば、ＮＡＮＤ型フラッシュメモリとは異なる２つ以上の不揮発性半導体メモリの間でアクセス先を切り替えても良い。 Thus, the semiconductor memory for storing data from the host device is not limited to the binary NAND flash memory and the multi-value NAND flash memory. As long as the access speed is different, the present invention can be implemented even with other nonvolatile semiconductor memories. For example, the access destination may be switched between two or more nonvolatile semiconductor memories different from the NAND flash memory.

なお、以上の実施の形態においては、メモリシステムがＳＤ^ＴＭカードである場合を例に説明した。しかしながら、本発明はＳＤ^ＴＭカードに限定されず、例えばＵＳＢ（Universal serial bus）メモリなどの他のメモリシステムにも適用することができる。 In the above embodiment, the case where the memory system is an SD ^TM card has been described as an example. However, the present invention is not limited to the SD ^™ card, and can be applied to other memory systems such as a USB (Universal Serial Bus) memory.

このように、本発明は、実施段階ではその要旨を変更しない範囲で種々に変形することが可能である。 As described above, the present invention can be variously modified without departing from the spirit of the invention in the implementation stage.

以上、詳述したように、本発明に係るメモリシステムの特徴をまとめると以下の通りになる。 As described above, the features of the memory system according to the present invention are summarized as follows.

本発明に係るメモリシステムは、ホスト機器との間でデータ転送を行うメモリシステムにおいて、第１の不揮発性半導体メモリと、前記第１の不揮発性半導体メモリよりも書き込み速度が速い第２の不揮発性半導体メモリと、当該メモリシステムの外部からの指示に基づいて、前記第１及び第２の不揮発性半導体メモリのうち一方を選択するメモリ選択部と、前記メモリ選択部が選択した不揮発性半導体メモリに対して、前記ホスト機器の要求に応じたアクセスを行うメモリ制御部とを具備することを特徴としている。 A memory system according to the present invention includes a first nonvolatile semiconductor memory and a second nonvolatile memory that has a higher writing speed than the first nonvolatile semiconductor memory in a memory system that transfers data to and from a host device. A semiconductor memory, a memory selection unit that selects one of the first and second nonvolatile semiconductor memories based on an instruction from the outside of the memory system, and a nonvolatile semiconductor memory selected by the memory selection unit On the other hand, a memory control unit that performs access according to the request of the host device is provided.

また、本発明に係るメモリシステムは、前記第１及び第２の不揮発性半導体メモリのうち一方を選択するメカニカルスイッチを更に具備し、前記メモリ選択部は、前記メカニカルスイッチが選択した不揮発性半導体メモリを選択することを特徴としている。 The memory system according to the present invention further includes a mechanical switch that selects one of the first and second nonvolatile semiconductor memories, and the memory selection unit includes the nonvolatile semiconductor memory selected by the mechanical switch. It is characterized by selecting.

更に、本発明に係るメモリシステムは、当該メモリシステムが前記第１及び第２の不揮発性半導体メモリの間でアクセス対象を切り替えるメモリシステムであることを前記ホスト機器に通知する切り替え通知部と、前記第１及び第２の不揮発性半導体メモリのうち一方を選択する切り替えコマンドを前記ホスト機器から受信する切り替えコマンド受信部とを更に具備し、前記メモリ選択部は、前記切り替えコマンドが選択した不揮発性半導体メモリを選択することを特徴としている。 Furthermore, the memory system according to the present invention includes a switching notification unit that notifies the host device that the memory system is a memory system that switches an access target between the first and second nonvolatile semiconductor memories, A switching command receiving unit that receives a switching command for selecting one of the first and second nonvolatile semiconductor memories from the host device; and the memory selecting unit selects the nonvolatile semiconductor selected by the switching command It is characterized by selecting a memory.

更に、本発明に係るメモリシステムは、前記第２の半導体メモリは、ＮＡＮＤ型フラッシュメモリであることを特徴としている。 Furthermore, the memory system according to the present invention is characterized in that the second semiconductor memory is a NAND flash memory.

更に、本発明に係るメモリシステムは、前記第１の不揮発性半導体メモリは、１つのメモリセルに２ビット以上のデータを記憶することが可能な多値ＮＡＮＤ型フラッシュメモリであり、前記第２の不揮発性半導体メモリは、１つのメモリセルに１ビットのデータを記憶することが可能な２値ＮＡＮＤ型フラッシュメモリであることを特徴としている。 Furthermore, in the memory system according to the present invention, the first nonvolatile semiconductor memory is a multi-level NAND flash memory capable of storing data of 2 bits or more in one memory cell, The nonvolatile semiconductor memory is a binary NAND flash memory capable of storing 1-bit data in one memory cell.

本発明の第１の実施の形態に係るメモリカードの基本構成を示す概略図。1 is a schematic diagram showing a basic configuration of a memory card according to a first embodiment of the present invention. 本発明の実施の形態に係るメモリカードの設定可能な動作モードとピンアサインとの関係を示す説明図。Explanatory drawing which shows the relationship between the operation mode which can be set of the memory card which concerns on embodiment of this invention, and pin assignment. 本発明の第１の実施の形態に係るメモリカードの動作モードを示す説明図。Explanatory drawing which shows the operation mode of the memory card based on the 1st Embodiment of this invention. 本発明の第１の実施の形態に係るメモリカードのデータ書き込み時の動作を示すフローチャート。4 is a flowchart showing an operation at the time of data writing of the memory card according to the first embodiment of the present invention. 本発明の第１の実施の形態に係るメモリカードの容量通知時の動作を示すフローチャート。5 is a flowchart showing an operation at the time of notifying the capacity of the memory card according to the first embodiment of the present invention. 本発明の第２の実施の形態に係るメモリカードの基本構成を示す概略図。Schematic which shows the basic composition of the memory card based on the 2nd Embodiment of this invention. 本発明の第２の実施の形態に係るメモリカードのデータ書き込み時の動作を示すフローチャート。10 is a flowchart showing an operation at the time of data writing of the memory card according to the second embodiment of the present invention. 本発明の第３の実施の形態に係るメモリカードの基本構成を示す概略図。Schematic which shows the basic composition of the memory card based on the 3rd Embodiment of this invention.

Explanation of symbols

１０１…ホスト機器
１０２…メモリカード
１０３…カードインタフェース
１０４…ＣＰＵ
１０５…システムメモリ
１０６…表示装置
１０７…２値ＮＡＮＤ型フラッシュメモリ
１０８…多値ＮＡＮＤ型フラッシュメモリ
１０９…コントローラ
１１０…インタフェース用端子
１１１…ＩＯインタフェース
１１２…メモリ制御部
１１３…ＲＯＭ
１１４…ＳＲＡＭ
１１５…スイッチ
１１６…メモリ選択部
１１７…書き込み防止部
１１８…容量通知部
１１９…コマンド受信部
１２０…切り替え通知部
１２１…ＮＡＮＤ型フラッシュメモリ
１２２…強誘電体メモリ 101 ... Host device 102 ... Memory card 103 ... Card interface 104 ... CPU
105 ... System memory 106 ... Display device 107 ... Binary NAND flash memory 108 ... Multi-value NAND flash memory 109 ... Controller 110 ... Interface terminal 111 ... IO interface 112 ... Memory control unit 113 ... ROM
114 ... SRAM
DESCRIPTION OF SYMBOLS 115 ... Switch 116 ... Memory selection part 117 ... Write prevention part 118 ... Capacity notification part 119 ... Command reception part 120 ... Switching notification part 121 ... NAND type flash memory 122 ... Ferroelectric memory

Claims

In a memory system that transfers data to and from a host device,
A first nonvolatile semiconductor memory;
A second nonvolatile semiconductor memory having a writing speed faster than that of the first nonvolatile semiconductor memory;
A memory selection unit that selects one of the first and second nonvolatile semiconductor memories based on an instruction from the outside of the memory system;
A memory system comprising: a memory control unit configured to access the nonvolatile semiconductor memory selected by the memory selection unit according to a request of the host device.

A mechanical switch for selecting one of the first and second nonvolatile semiconductor memories;
The memory system according to claim 1, wherein the memory selection unit selects a nonvolatile semiconductor memory selected by the mechanical switch.

A switching notification unit that notifies the host device that the memory system is a memory system that switches an access target between the first and second nonvolatile semiconductor memories;
A switching command receiving unit that receives a switching command for selecting one of the first and second nonvolatile semiconductor memories from the host device;
The memory system according to claim 1, wherein the memory selection unit selects a nonvolatile semiconductor memory selected by the switching command.

The memory system according to claim 1, wherein the second semiconductor memory is a NAND flash memory.

The first nonvolatile semiconductor memory is a multi-level NAND flash memory capable of storing data of 2 bits or more in one memory cell,
5. The binary nonvolatile semiconductor memory according to claim 1, wherein the second nonvolatile semiconductor memory is a binary NAND flash memory capable of storing 1-bit data in one memory cell. The described memory system.