JP2008053400A - Electret condenser - Google Patents

Electret condenser Download PDF

Info

Publication number
JP2008053400A
JP2008053400A JP2006227386A JP2006227386A JP2008053400A JP 2008053400 A JP2008053400 A JP 2008053400A JP 2006227386 A JP2006227386 A JP 2006227386A JP 2006227386 A JP2006227386 A JP 2006227386A JP 2008053400 A JP2008053400 A JP 2008053400A
Authority
JP
Japan
Prior art keywords
film
electret
electrode
hole
electret capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006227386A
Other languages
Japanese (ja)
Other versions
JP2008053400A5 (en
JP4567643B2 (en
Inventor
Shusuke Notake
秀典 野竹
Toru Yamaoka
徹 山岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006227386A priority Critical patent/JP4567643B2/en
Publication of JP2008053400A publication Critical patent/JP2008053400A/en
Publication of JP2008053400A5 publication Critical patent/JP2008053400A5/ja
Application granted granted Critical
Publication of JP4567643B2 publication Critical patent/JP4567643B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide an electret condenser that has reliability in humidity-proofing properties and the like improved. <P>SOLUTION: The electret condenser includes a polysilicon film 115 used as a fixed electrode, a polysilicon film 102 opposite to the polysilicon film 115 with an air gap 125 inbetween and serves as a vibrating electrode, and a silicon oxide film 105, provided on a surface on the side of air gap 125 in the polysilicon 102 and used as an electret film. The area of the polysilicon film 102, used as an vibrating electrode, is smaller than that of the polysilicon film 115 used as the fixed electrode. A capacity generating section of the polysilicon film 115, used as the fixed electrode, has two or more tone holes 124 that are to be connected with the air gap 125. In addition, the non-capacity generating section of the polysilicon film 115, used as the fixed electrode, has two or more through-holes 126 that are to be connected to the air gap 125. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、振動電極を有するエレクトレットコンデンサに関し、特に、MEMS(Micro Electro Mechanical System )技術を用いて形成するエレクトレットコンデンサに関する。   The present invention relates to an electret capacitor having a vibrating electrode, and more particularly to an electret capacitor formed using a MEMS (Micro Electro Mechanical System) technology.

従来、コンデンサーマイクロホンなどの素子に応用される、永久的電気分極を有する誘導体であるエレクトレット素子として、FEP(フッ化エチレンプロピレン共重合体)樹脂材などの有機系の高分子重合体が使用されていた。しかし、これらの材料は耐熱性に欠けるため、基板実装する際のリフロー用素子としての応用が困難である。そこで、近年、エレクトレットの薄膜化、小型化及び高性能化を達成するために、微細加工技術を利用した、シリコン酸化膜を用いたエレクトレット型シリコンマイクロホンが提案されている(特許文献1参照)。
特開2002−186075号公報
Conventionally, organic polymer polymers such as FEP (fluorinated ethylene propylene copolymer) resin materials have been used as electret elements, which are derivatives having permanent electric polarization, applied to elements such as condenser microphones. It was. However, since these materials lack heat resistance, it is difficult to apply them as reflow elements when mounting on a substrate. Therefore, in recent years, an electret-type silicon microphone using a silicon oxide film using a microfabrication technique has been proposed in order to achieve thinning, miniaturization and high performance of the electret (see Patent Document 1).
JP 2002-186075 A

しかしながら、上記エレクトレット型シリコンマイクロホンは、数μmレベルの厚さのエアギャップ構造を有するため、当該エアギャップ内に取り込まれた水分が十分に放出されず、耐湿性や耐結露性などの信頼性面に問題がある。   However, since the electret type silicon microphone has an air gap structure with a thickness of several μm, moisture taken into the air gap is not fully released, and reliability such as moisture resistance and condensation resistance There is a problem.

前記に鑑み、本発明は、耐湿性や耐結露性等の信頼性を向上させたエレクトレットコンデンサを提供することを目的とする。   In view of the above, an object of the present invention is to provide an electret capacitor having improved reliability such as moisture resistance and condensation resistance.

前記の目的を達成するために、本願発明者らは、エアギャップの上側の電極(上部電極)に設けられている音孔とは別に、上部電極にエアギャップと接続する貫通孔を設けることにより、上部電極の開口面積を増大させ、エアギャップ内に取り込まれた水分を滞留させずに放出しやすくするという発明を想到した。尚、貫通孔によりエレクトレットコンデンサの容量値が減少することを防止するため、貫通孔は上部電極の非容量生成部(上部電極における下部電極(振動電極)と対向していない部分)に形成することが望ましい。   In order to achieve the above object, the inventors of the present invention provide a through-hole connected to the air gap in the upper electrode separately from the sound hole provided in the upper electrode (upper electrode) of the air gap. The inventors have devised an invention in which the opening area of the upper electrode is increased so that moisture taken into the air gap can be easily released without stagnation. In addition, in order to prevent the capacitance value of the electret capacitor from decreasing due to the through hole, the through hole is formed in the non-capacitance generating portion of the upper electrode (the portion of the upper electrode not facing the lower electrode (vibrating electrode)). Is desirable.

具体的には、本発明に係るエレクトレットコンデンサは、第1電極と、前記第1電極とエアギャップを挟んで対向する振動可能な第2電極と、前記第2電極における前記エアギャップ側の面上に設けられたエレクトレット膜とを備え、前記第2電極の面積は前記第1電極の面積よりも小さく、前記第1電極における前記第2電極と対向する容量生成部には複数の音孔が前記エアギャップと接続するように設けられており、前記第1電極における前記第2電極と対向していない非容量生成部には少なくとも1つの貫通孔が前記エアギャップと接続するように設けられている。   Specifically, an electret capacitor according to the present invention includes a first electrode, a second electrode that can vibrate opposite to the first electrode with an air gap interposed therebetween, and a surface on the air gap side of the second electrode. The area of the second electrode is smaller than the area of the first electrode, and a plurality of sound holes are formed in the capacitance generating portion of the first electrode facing the second electrode. At least one through hole is provided to connect to the air gap in the non-capacitance generating portion that is provided so as to be connected to the air gap and is not opposed to the second electrode in the first electrode. .

本発明のエレクトレットコンデンサによると、第1電極つまり上部電極に音孔とは別に、エアギャップと接続する貫通孔が設けられているため、上部電極の開口面積が増大してエアギャップの通気性が向上する。このため、エアギャップ内に取り込まれた水分の滞留を回避できるので、耐湿性や耐結露性等の信頼性を向上させることができる。また、上部電極の非容量生成部に貫通孔を設けるため、貫通孔に起因するエレクトレットコンデンサの容量値の減少を防止することができる。   According to the electret capacitor of the present invention, the first electrode, that is, the upper electrode is provided with a through hole connected to the air gap separately from the sound hole. improves. For this reason, since retention of moisture taken into the air gap can be avoided, reliability such as moisture resistance and condensation resistance can be improved. In addition, since the through hole is provided in the non-capacitance generating portion of the upper electrode, it is possible to prevent a decrease in the capacitance value of the electret capacitor due to the through hole.

上記効果をより確実に得るために、本発明のエレクトレットコンデンサにおいて、前記貫通孔の開口面積は前記各音孔の開口面積よりも大きいこと、具体的には、前記貫通孔の開口径は前記各音孔の開口径の1.5倍以上であること(つまり貫通孔の開口面積が各音孔の開口面積の2倍以上であること)が好ましい。   In order to obtain the above effect more reliably, in the electret capacitor of the present invention, the opening area of the through hole is larger than the opening area of each sound hole, specifically, the opening diameter of the through hole is It is preferable that the opening diameter of the sound hole is 1.5 times or more (that is, the opening area of the through hole is twice or more the opening area of each sound hole).

また、上記効果をより確実に得るためには、本発明のエレクトレットコンデンサにおいて、前記非容量生成部の単位面積当たりの開口面積は前記容量生成部の単位面積当たりの開口面積よりも大きいことが好ましい。この場合、前記貫通孔の開口面積は前記各音孔の開口面積と同じであってもよい。また、前記貫通孔の形成位置が前記容量生成部から離れるに従って当該貫通孔の開口面積は大きくなってもよい。例えば前記貫通孔と前記容量生成部の中心つまり前記第2電極(振動電極)の中心との間の距離に比例して当該貫通孔の開口径が大きくなってもよい。また、前記貫通孔の開口形状は特に限定されるものではないが、例えば前記貫通孔の開口形状は方形(正方形又は長方形)であり、前記各音孔の開口形状は円形であってもよい。   In order to obtain the above effect more reliably, in the electret capacitor of the present invention, it is preferable that the opening area per unit area of the non-capacitance generation unit is larger than the opening area per unit area of the capacitance generation unit. . In this case, the opening area of the through hole may be the same as the opening area of each sound hole. Further, the opening area of the through hole may be increased as the formation position of the through hole is separated from the capacity generation unit. For example, the opening diameter of the through hole may be increased in proportion to the distance between the through hole and the center of the capacitance generation unit, that is, the center of the second electrode (vibration electrode). The opening shape of the through hole is not particularly limited. For example, the opening shape of the through hole may be a square (square or rectangular), and the opening shape of each sound hole may be a circle.

また、上記効果をより確実に得るためには、本発明のエレクトレットコンデンサにおいて、前記エアギャップの内部に対して撥水処理が行われていることが好ましい。   In order to obtain the above effect more reliably, in the electret condenser of the present invention, it is preferable that a water repellent treatment is performed on the inside of the air gap.

さらに、上記効果をより確実に得るためには、本発明のエレクトレットコンデンサにおいて、前記エレクトレット膜の上面及び下面は絶縁膜、具体的にはシリコン窒化膜によって覆われていることが好ましい。   Furthermore, in order to obtain the above effect more reliably, in the electret capacitor of the present invention, it is preferable that the upper surface and the lower surface of the electret film are covered with an insulating film, specifically, a silicon nitride film.

尚、本発明のエレクトレットコンデンサにおいて、前記エレクトレット膜がシリコン酸化膜であると、当該エレクトレット膜を薄膜化、小型化及び高性能化することができる。   In the electret capacitor of the present invention, if the electret film is a silicon oxide film, the electret film can be made thinner, smaller, and higher in performance.

以上に説明したように、本発明によると、第1電極つまり上部電極の非容量生成部に、音孔とは別に、エアギャップと接続する貫通孔が設けられているため、エレクトレットコンデンサの容量値を減らすことなく、上部電極の開口面積を増大させることによりエアギャップの通気性を向上させ、それによって、従来品と比較して耐湿性や耐結露性等の信頼性を向上させたエレクトレットコンデンサを得ることができる。すなわち、高信頼性を有する本発明のエレクトレットコンデンサを搭載した各種応用装置を広く社会に供給することが可能となる。   As described above, according to the present invention, since the non-capacitance generating portion of the first electrode, that is, the upper electrode is provided with a through hole connected to the air gap separately from the sound hole, the capacitance value of the electret capacitor Electret capacitors that improve the air gap air permeability by increasing the opening area of the upper electrode without reducing the resistance, thereby improving reliability such as moisture resistance and condensation resistance compared to conventional products. Obtainable. That is, various application devices equipped with the electret capacitors of the present invention having high reliability can be widely supplied to society.

(第1の実施形態)
以下、本発明の第1の実施形態に係るエレクトレットコンデンサについて図面を参照しながら説明する。
(First embodiment)
Hereinafter, an electret capacitor according to a first embodiment of the present invention will be described with reference to the drawings.

図1(a)は本発明の第1の実施形態に係るエレクトレットコンデンサの平面図であり、図1(b)は図1(a)のI−I線の断面図である。尚、図1(a)において、説明を分かりやすくするために、主要な部材以外の図示を省略している。   FIG. 1A is a plan view of an electret capacitor according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line II of FIG. In FIG. 1A, illustrations other than main members are omitted for easy understanding of the description.

図1(a)及び(b)に示すように、中央部に除去領域(以下、メンブレン領域と称する)123を有する半導体基板100上に第1のシリコン酸化膜101を介して、振動膜(下層の第1の導電性ポリシリコン膜102と上層の第2のシリコン酸化膜105との積層体)がメンブレン領域123を覆うように設けられている。第1の導電性ポリシリコン膜102は下部電極(振動電極)となり、第2のシリコン酸化膜105はエレクトレット膜となる。第2のシリコン酸化膜105の下面及び上面はそれぞれ第1のシリコン窒化膜104及び第2のシリコン窒化膜107によって覆われている。上記振動膜の上には、エアギャップ125を挟んで固定膜(第2の導電性ポリシリコン膜115)が設けられている。第2の導電性ポリシリコン膜115は上部電極(固定電極)となり、その下面及び上面はそれぞれ第3のシリコン窒化膜114及び第4のシリコン窒化膜117によって覆われている。尚、上記固定膜は、半導体基板100上において第3のシリコン酸化膜109によって保持されており、エアギャップ125は第3のシリコン酸化膜109の除去領域である。   As shown in FIGS. 1A and 1B, a vibration film (lower layer) is formed on a semiconductor substrate 100 having a removal region (hereinafter referred to as a membrane region) 123 in the center via a first silicon oxide film 101. (A laminate of the first conductive polysilicon film 102 and the upper second silicon oxide film 105) is provided so as to cover the membrane region 123. The first conductive polysilicon film 102 becomes a lower electrode (vibration electrode), and the second silicon oxide film 105 becomes an electret film. The lower and upper surfaces of the second silicon oxide film 105 are covered with a first silicon nitride film 104 and a second silicon nitride film 107, respectively. A fixed film (second conductive polysilicon film 115) is provided on the vibration film with an air gap 125 interposed therebetween. The second conductive polysilicon film 115 serves as an upper electrode (fixed electrode), and its lower surface and upper surface are covered with a third silicon nitride film 114 and a fourth silicon nitride film 117, respectively. The fixed film is held on the semiconductor substrate 100 by the third silicon oxide film 109, and the air gap 125 is a removal region of the third silicon oxide film 109.

また、図1(a)及び(b)に示すように、振動電極となる第1の導電性ポリシリコン膜102の面積は、固定電極となる第2の導電性ポリシリコン膜115の面積よりも小さい。また、固定電極となる第2の導電性ポリシリコン膜115における振動電極となる第1の導電性ポリシリコン膜102と対向する容量生成部には複数の音孔124がエアギャップ125と接続するように設けられている。さらに、固定電極となる第2の導電性ポリシリコン膜115における振動電極となる第1の導電性ポリシリコン膜102と対向していない非容量生成部には複数の貫通孔126がエアギャップ125と接続するように設けられている。   Further, as shown in FIGS. 1A and 1B, the area of the first conductive polysilicon film 102 serving as the vibration electrode is larger than the area of the second conductive polysilicon film 115 serving as the fixed electrode. small. In addition, a plurality of sound holes 124 are connected to the air gap 125 in the capacitance generating portion of the second conductive polysilicon film 115 serving as the fixed electrode facing the first conductive polysilicon film 102 serving as the vibration electrode. Is provided. Furthermore, a plurality of through holes 126 are formed in the non-capacitance generating portion of the second conductive polysilicon film 115 serving as the fixed electrode that is not opposed to the first conductive polysilicon film 102 serving as the vibration electrode. It is provided to connect.

尚、本実施形態において、各貫通孔126の開口面積は各音孔124の開口面積よりも大きい。また、固定電極となる第2の導電性ポリシリコン膜115の端部には電極パッド127が設けられている。   In the present embodiment, the opening area of each through hole 126 is larger than the opening area of each sound hole 124. In addition, an electrode pad 127 is provided at an end portion of the second conductive polysilicon film 115 serving as a fixed electrode.

本実施形態によると、固定電極となる第2の導電性ポリシリコン膜115に音孔124とは別に、エアギャップ125と接続する貫通孔126が設けられているため、上記固定電極の開口面積が増大してエアギャップ125の通気性が向上する。このため、エアギャップ125内に取り込まれた水分の滞留を回避できるので、耐湿性や耐結露性等の信頼性を向上させることができる。また、上記固定電極の非容量生成部に貫通孔126を設けるため、貫通孔126に起因するエレクトレットコンデンサの容量値の減少を防止することができる。   According to the present embodiment, since the second conductive polysilicon film 115 serving as the fixed electrode is provided with the through hole 126 connected to the air gap 125 in addition to the sound hole 124, the opening area of the fixed electrode is increased. The air permeability of the air gap 125 is improved. For this reason, since retention of moisture taken into the air gap 125 can be avoided, reliability such as moisture resistance and condensation resistance can be improved. Moreover, since the through-hole 126 is provided in the non-capacitance generating portion of the fixed electrode, it is possible to prevent a decrease in the capacitance value of the electret capacitor due to the through-hole 126.

また、本実施形態によると、各貫通孔126の開口面積が各音孔124の開口面積よりも大きいため、上記効果をより確実に得ることができる。ここで、各貫通孔126の開口径は各音孔124の開口径の1.5倍以上であること(つまり各貫通孔126の開口面積が各音孔124の開口面積の2倍以上であること)が好ましい。   Moreover, according to this embodiment, since the opening area of each through-hole 126 is larger than the opening area of each sound hole 124, the said effect can be acquired more reliably. Here, the opening diameter of each through hole 126 is at least 1.5 times the opening diameter of each sound hole 124 (that is, the opening area of each through hole 126 is at least twice the opening area of each sound hole 124). Are preferred).

また、本実施形態によると、エレクトレット膜となる第2のシリコン酸化膜105の下面及び上面はそれぞれ第1のシリコン窒化膜104及び第2のシリコン窒化膜107によって覆われているため、上記効果をより確実に得ることができる。また、エレクトレット膜としてシリコン酸化膜を用いているため、当該エレクトレット膜を薄膜化、小型化及び高性能化することができる。   In addition, according to the present embodiment, the lower surface and the upper surface of the second silicon oxide film 105 serving as the electret film are covered with the first silicon nitride film 104 and the second silicon nitride film 107, respectively. It can be obtained more reliably. Further, since the silicon oxide film is used as the electret film, the electret film can be thinned, miniaturized, and enhanced in performance.

尚、本実施形態において、エアギャップ125の内部に対して例えばHMDS(hexamethyle disilazane)等により撥水処理が行われていることが好ましい。このようにすると、上記効果をより確実に得ることができる。   In the present embodiment, it is preferable that the inside of the air gap 125 is subjected to a water repellent treatment using, for example, HMDS (hexamethyle disilazane). If it does in this way, the above-mentioned effect can be acquired more certainly.

(第2の実施形態)
以下、本発明の第2の実施形態に係るエレクトレットコンデンサについて図面を参照しながら説明する。
(Second Embodiment)
Hereinafter, an electret capacitor according to a second embodiment of the present invention will be described with reference to the drawings.

図2(a)は本発明の第2の実施形態に係るエレクトレットコンデンサの平面図であり、図2(b)は図2(a)のII−II線の断面図である。尚、図2(a)において、説明を分かりやすくするために、主要な部材以外の図示を省略している。また、図2(a)及び(b)において、図1(a)及び(b)に示す第1の実施形態と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。   Fig.2 (a) is a top view of the electret capacitor | condenser which concerns on the 2nd Embodiment of this invention, FIG.2 (b) is sectional drawing of the II-II line | wire of Fig.2 (a). In FIG. 2A, illustrations other than main members are omitted for easy understanding of the description. 2 (a) and 2 (b), the same components as those in the first embodiment shown in FIGS. 1 (a) and 1 (b) are denoted by the same reference numerals, and redundant description is omitted. .

本実施形態が第1の実施形態と異なっている点は、図2(a)及び(b)に示すように、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部に設けられる貫通孔126の数及び大きさである。具体的には、本実施形態では、第1の実施形態と比較して小さい貫通孔126が第1の実施形態と比較して多数設けられている。これにより、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部における単位面積当たりの開口面積は容量生成部と比較して大きくなる。   This embodiment is different from the first embodiment in that it is provided in the non-capacitance generating portion of the second conductive polysilicon film 115 serving as a fixed electrode, as shown in FIGS. The number and size of the through holes 126 to be formed. Specifically, in the present embodiment, a large number of through holes 126 that are smaller than those in the first embodiment are provided in comparison with the first embodiment. As a result, the opening area per unit area in the non-capacitance generating portion of the second conductive polysilicon film 115 serving as the fixed electrode is larger than that in the capacitance generating portion.

本実施形態によると、第1の実施形態と同様に、固定電極となる第2の導電性ポリシリコン膜115に音孔124とは別に、エアギャップ125と接続する貫通孔126が設けられているため、上記固定電極の開口面積が増大してエアギャップ125の通気性が向上する。このため、エアギャップ125内に取り込まれた水分の滞留を回避できるので、耐湿性や耐結露性等の信頼性を向上させることができる。また、上記固定電極の非容量生成部に貫通孔126を設けるため、貫通孔126に起因するエレクトレットコンデンサの容量値の減少を防止することができる。   According to the present embodiment, similarly to the first embodiment, the second conductive polysilicon film 115 serving as the fixed electrode is provided with the through hole 126 connected to the air gap 125 in addition to the sound hole 124. Therefore, the opening area of the fixed electrode is increased, and the air permeability of the air gap 125 is improved. For this reason, since retention of moisture taken into the air gap 125 can be avoided, reliability such as moisture resistance and condensation resistance can be improved. Moreover, since the through-hole 126 is provided in the non-capacitance generating portion of the fixed electrode, it is possible to prevent a decrease in the capacitance value of the electret capacitor due to the through-hole 126.

また、本実施形態によると、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部における単位面積当たりの開口面積が容量生成部と比較して大きいため、上記効果をより確実に得ることができる。ここで、各貫通孔126の開口面積(開口径)と各音孔124の開口面積(開口径)とを同じに設定しても良い。   In addition, according to the present embodiment, since the opening area per unit area in the non-capacitance generation portion of the second conductive polysilicon film 115 serving as the fixed electrode is larger than that in the capacitance generation portion, the above effect can be more reliably achieved. Obtainable. Here, the opening area (opening diameter) of each through hole 126 and the opening area (opening diameter) of each sound hole 124 may be set to be the same.

また、本実施形態によると、第1の実施形態と同様に、エレクトレット膜となる第2のシリコン酸化膜105の下面及び上面はそれぞれ第1のシリコン窒化膜104及び第2のシリコン窒化膜107によって覆われているため、上記効果をより確実に得ることができる。また、エレクトレット膜としてシリコン酸化膜を用いているため、当該エレクトレット膜を薄膜化、小型化及び高性能化することができる。   Further, according to the present embodiment, similarly to the first embodiment, the lower surface and the upper surface of the second silicon oxide film 105 serving as the electret film are formed by the first silicon nitride film 104 and the second silicon nitride film 107, respectively. Since it is covered, the said effect can be acquired more reliably. Further, since the silicon oxide film is used as the electret film, the electret film can be thinned, miniaturized, and enhanced in performance.

尚、本実施形態において、第1の実施形態と同様に、エアギャップ125の内部に対して例えばHMDS等により撥水処理が行われていることが好ましい。このようにすると、上記効果をより確実に得ることができる。   In the present embodiment, as in the first embodiment, it is preferable that water repellent treatment is performed on the inside of the air gap 125 by, for example, HMDS. If it does in this way, the above-mentioned effect can be acquired more certainly.

(第3の実施形態)
以下、本発明の第3の実施形態に係るエレクトレットコンデンサについて図面を参照しながら説明する。
(Third embodiment)
Hereinafter, an electret capacitor according to a third embodiment of the present invention will be described with reference to the drawings.

図3(a)は本発明の第3の実施形態に係るエレクトレットコンデンサの平面図であり、図3(b)は図3(a)の III− III線の断面図である。尚、図3(a)において、説明を分かりやすくするために、主要な部材以外の図示を省略している。また、図3(a)及び(b)において、図1(a)及び(b)に示す第1の実施形態と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。   FIG. 3A is a plan view of an electret capacitor according to the third embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along line III-III in FIG. In FIG. 3A, illustrations other than main members are omitted for easy understanding. 3 (a) and 3 (b), the same components as those in the first embodiment shown in FIGS. 1 (a) and 1 (b) are denoted by the same reference numerals, and redundant description is omitted. .

本実施形態が第1の実施形態と異なっている点は、図3(a)及び(b)に示すように、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部に設けられる貫通孔126の数及び大きさである。具体的には、本実施形態では、固定電極となる第2の導電性ポリシリコン膜115の容量生成部から貫通孔126の形成位置が離れるに従って当該貫通孔126の開口面積が大きくなる。これにより、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部における単位面積当たりの開口面積は容量生成部と比較して大きくなる。   This embodiment is different from the first embodiment in that it is provided in the non-capacitance generating portion of the second conductive polysilicon film 115 serving as a fixed electrode, as shown in FIGS. The number and size of the through holes 126 to be formed. Specifically, in the present embodiment, the opening area of the through hole 126 increases as the formation position of the through hole 126 moves away from the capacitance generating portion of the second conductive polysilicon film 115 serving as the fixed electrode. As a result, the opening area per unit area in the non-capacitance generating portion of the second conductive polysilicon film 115 serving as the fixed electrode is larger than that in the capacitance generating portion.

本実施形態によると、第1の実施形態と同様に、固定電極となる第2の導電性ポリシリコン膜115に音孔124とは別に、エアギャップ125と接続する貫通孔126が設けられているため、上記固定電極の開口面積が増大してエアギャップ125の通気性が向上する。このため、エアギャップ125内に取り込まれた水分の滞留を回避できるので、耐湿性や耐結露性等の信頼性を向上させることができる。また、上記固定電極の非容量生成部に貫通孔126を設けるため、貫通孔126に起因するエレクトレットコンデンサの容量値の減少を防止することができる。   According to the present embodiment, similarly to the first embodiment, the second conductive polysilicon film 115 serving as the fixed electrode is provided with the through hole 126 connected to the air gap 125 in addition to the sound hole 124. Therefore, the opening area of the fixed electrode is increased, and the air permeability of the air gap 125 is improved. For this reason, since retention of moisture taken into the air gap 125 can be avoided, reliability such as moisture resistance and condensation resistance can be improved. Moreover, since the through-hole 126 is provided in the non-capacitance generating portion of the fixed electrode, it is possible to prevent a decrease in the capacitance value of the electret capacitor due to the through-hole 126.

また、本実施形態によると、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部における単位面積当たりの開口面積が容量生成部と比較して大きいため、上記効果をより確実に得ることができる。ここで、貫通孔126と容量生成部の中心(つまり振動電極となる第1の導電性ポリシリコン膜102の中心)との間の距離に比例して当該貫通孔126の開口径を大きくしてもよい。   In addition, according to the present embodiment, since the opening area per unit area in the non-capacitance generation portion of the second conductive polysilicon film 115 serving as the fixed electrode is larger than that in the capacitance generation portion, the above effect can be more reliably achieved. Obtainable. Here, the opening diameter of the through-hole 126 is increased in proportion to the distance between the through-hole 126 and the center of the capacity generation portion (that is, the center of the first conductive polysilicon film 102 serving as the vibration electrode). Also good.

また、本実施形態によると、第1の実施形態と同様に、エレクトレット膜となる第2のシリコン酸化膜105の下面及び上面はそれぞれ第1のシリコン窒化膜104及び第2のシリコン窒化膜107によって覆われているため、上記効果をより確実に得ることができる。また、エレクトレット膜としてシリコン酸化膜を用いているため、当該エレクトレット膜を薄膜化、小型化及び高性能化することができる。   Further, according to the present embodiment, similarly to the first embodiment, the lower surface and the upper surface of the second silicon oxide film 105 serving as the electret film are formed by the first silicon nitride film 104 and the second silicon nitride film 107, respectively. Since it is covered, the said effect can be acquired more reliably. Further, since the silicon oxide film is used as the electret film, the electret film can be thinned, miniaturized, and enhanced in performance.

尚、本実施形態において、第1の実施形態と同様に、エアギャップ125の内部に対して例えばHMDS等により撥水処理が行われていることが好ましい。このようにすると、上記効果をより確実に得ることができる。   In the present embodiment, as in the first embodiment, it is preferable that water repellent treatment is performed on the inside of the air gap 125 by, for example, HMDS. If it does in this way, the above-mentioned effect can be acquired more certainly.

(第4の実施形態)
以下、本発明の第4の実施形態に係るエレクトレットコンデンサについて図面を参照しながら説明する。
(Fourth embodiment)
Hereinafter, an electret capacitor according to a fourth embodiment of the present invention will be described with reference to the drawings.

図4(a)は本発明の第4の実施形態に係るエレクトレットコンデンサの平面図であり、図4(b)は図4(a)のIV−IV線の断面図である。尚、図4(a)において、説明を分かりやすくするために、主要な部材以外の図示を省略している。また、図4(a)及び(b)において、図1(a)及び(b)に示す第1の実施形態と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。   FIG. 4A is a plan view of an electret capacitor according to the fourth embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along the line IV-IV in FIG. In FIG. 4A, illustrations other than main members are omitted for easy understanding. 4 (a) and 4 (b), the same components as those in the first embodiment shown in FIGS. 1 (a) and 1 (b) are denoted by the same reference numerals, and redundant description is omitted. .

本実施形態が第1の実施形態と異なっている点は、図3(a)及び(b)に示すように、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部に設けられる貫通孔126の数、形状及び大きさである。具体的には、本実施形態では、第1の実施形態と比較して小さい貫通孔126が第1の実施形態と比較して多数設けられている。これにより、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部における単位面積当たりの開口面積は容量生成部と比較して大きくなる。   This embodiment is different from the first embodiment in that it is provided in the non-capacitance generating portion of the second conductive polysilicon film 115 serving as a fixed electrode, as shown in FIGS. The number, shape and size of the through holes 126 to be formed. Specifically, in the present embodiment, a large number of through holes 126 that are smaller than those in the first embodiment are provided in comparison with the first embodiment. As a result, the opening area per unit area in the non-capacitance generating portion of the second conductive polysilicon film 115 serving as the fixed electrode is larger than that in the capacitance generating portion.

本実施形態によると、第1の実施形態と同様に、固定電極となる第2の導電性ポリシリコン膜115に音孔124とは別に、エアギャップ125と接続する貫通孔126が設けられているため、上記固定電極の開口面積が増大してエアギャップ125の通気性が向上する。このため、エアギャップ125内に取り込まれた水分の滞留を回避できるので、耐湿性や耐結露性等の信頼性を向上させることができる。また、上記固定電極の非容量生成部に貫通孔126を設けるため、貫通孔126に起因するエレクトレットコンデンサの容量値の減少を防止することができる。   According to the present embodiment, similarly to the first embodiment, the second conductive polysilicon film 115 serving as the fixed electrode is provided with the through hole 126 connected to the air gap 125 in addition to the sound hole 124. Therefore, the opening area of the fixed electrode is increased, and the air permeability of the air gap 125 is improved. For this reason, since retention of moisture taken into the air gap 125 can be avoided, reliability such as moisture resistance and condensation resistance can be improved. Moreover, since the through-hole 126 is provided in the non-capacitance generating portion of the fixed electrode, it is possible to prevent a decrease in the capacitance value of the electret capacitor due to the through-hole 126.

また、本実施形態によると、固定電極となる第2の導電性ポリシリコン膜115の非容量生成部における単位面積当たりの開口面積が容量生成部と比較して大きいため、上記効果をより確実に得ることができる。ここで、貫通孔126の開口形状は特に限定されるものではないが、例えば各貫通孔126の開口形状を方形(正方形又は長方形)に設定し、各音孔124の開口形状を円形に設定しても良い。   In addition, according to the present embodiment, since the opening area per unit area in the non-capacitance generation portion of the second conductive polysilicon film 115 serving as the fixed electrode is larger than that in the capacitance generation portion, the above effect can be more reliably achieved. Obtainable. Here, the opening shape of the through-hole 126 is not particularly limited. For example, the opening shape of each through-hole 126 is set to be square (square or rectangular), and the opening shape of each sound hole 124 is set to be circular. May be.

また、本実施形態によると、第1の実施形態と同様に、エレクトレット膜となる第2のシリコン酸化膜105の下面及び上面はそれぞれ第1のシリコン窒化膜104及び第2のシリコン窒化膜107によって覆われているため、上記効果をより確実に得ることができる。また、エレクトレット膜としてシリコン酸化膜を用いているため、当該エレクトレット膜を薄膜化、小型化及び高性能化することができる。   Further, according to the present embodiment, similarly to the first embodiment, the lower surface and the upper surface of the second silicon oxide film 105 serving as the electret film are formed by the first silicon nitride film 104 and the second silicon nitride film 107, respectively. Since it is covered, the said effect can be acquired more reliably. Further, since the silicon oxide film is used as the electret film, the electret film can be thinned, miniaturized, and enhanced in performance.

尚、本実施形態において、第1の実施形態と同様に、エアギャップ125の内部に対して例えばHMDS等により撥水処理が行われていることが好ましい。このようにすると、上記効果をより確実に得ることができる。   In the present embodiment, as in the first embodiment, it is preferable that water repellent treatment is performed on the inside of the air gap 125 by, for example, HMDS. If it does in this way, the above-mentioned effect can be acquired more certainly.

(第5の実施形態)
以下、本発明の第5の実施形態に係るエレクトレットコンデンサの製造方法について図面を参照しながら説明する。尚、本実施形態は、貫通孔形成用マスクレイアウトのみの調整により上記第1〜第4の実施形態のエレクトレットコンデンサのいずれの製造方法としても用いることができる。
(Fifth embodiment)
Hereinafter, an electret capacitor manufacturing method according to a fifth embodiment of the present invention will be described with reference to the drawings. In addition, this embodiment can be used as any manufacturing method of the electret capacitor of the said 1st-4th embodiment by adjusting only the mask layout for through-hole formation.

図5(a)、(b)、図6(a)、(b)、図7(a)、(b)、図8(a)、(b)、図9(a)、(b)及び図10(a)、(b)は、本実施形態のエレクトレットコンデンサの製造方法の各工程を示す断面図である。尚、上記各図面において、レジスト膜の図示を省略していると共に、図1(a)及び(b)に示す第1の実施形態と同一の構成要素には同一の符号を付すことにより、重複する説明を省略する。   5 (a), (b), FIG. 6 (a), (b), FIG. 7 (a), (b), FIG. 8 (a), (b), FIG. 9 (a), (b) and 10 (a) and 10 (b) are cross-sectional views showing respective steps of the electret capacitor manufacturing method of the present embodiment. In each of the above drawings, the resist film is not shown, and the same components as those in the first embodiment shown in FIGS. Description to be omitted is omitted.

まず、図5(a)に示すように。例えば比抵抗が10〜15Ω・cm程度で(100)面を主面とするシリコン単結晶からなるP型の半導体基板100上に例えば厚さ1000nm程度の保護酸化膜(第1のシリコン酸化膜)101を形成する。次に、保護酸化膜101の上に、振動電極となる例えばリン濃度2×1020 〜3×1020 atoms/cm3 程度のP型の多結晶ポリシリコン膜(第1の導電性ポリシリコン膜)102を減圧CVD(chemical vapor deposition )を用いて例えば厚さ300nm程度成長させる。次に、第1のフォトリソグラフィ用マスク103により形成したレジストパターンを用いて、多結晶ポリシリコン膜102をドライエッチングにより振動電極形状に加工した後、上記レジストパターンを剥離する。続いて、絶縁膜として例えばシリコン窒化膜(第1のシリコン窒化膜)104を基板全面亘って厚さ100nm程度成長させる。 First, as shown in FIG. For example, a protective oxide film (first silicon oxide film) having a thickness of, for example, about 1000 nm is formed on a P-type semiconductor substrate 100 made of a silicon single crystal having a specific resistance of about 10 to 15 Ω · cm and having a (100) plane as a main surface. 101 is formed. Next, on the protective oxide film 101, for example, a P-type polycrystalline polysilicon film (first conductive polysilicon film) having a phosphorus concentration of about 2 × 10 20 to 3 × 10 20 atoms / cm 3 serving as a vibration electrode. ) 102 is grown to a thickness of, for example, about 300 nm using low pressure CVD (chemical vapor deposition). Next, after using the resist pattern formed by the first photolithography mask 103 to process the polycrystalline polysilicon film 102 into a vibrating electrode shape by dry etching, the resist pattern is peeled off. Subsequently, for example, a silicon nitride film (first silicon nitride film) 104 is grown as an insulating film over the entire surface of the substrate to a thickness of about 100 nm.

尚、図5(a)に示す工程で、保護酸化膜101、多結晶ポリシリコン膜102及びシリコン窒化膜104は基板裏面側にも形成される。   In the step shown in FIG. 5A, the protective oxide film 101, the polycrystalline polysilicon film 102, and the silicon nitride film 104 are also formed on the back side of the substrate.

次に、図5(b)に示すように、例えば減圧CVDを用いて基板全面に例えばTEOS(tetraethylorthosilicate )からなる第2のシリコン酸化膜105を例えば厚さ1000nm程度成長させる。続いて、第2のフォトリソグラフィ用マスク106により形成したレジストパターンを用いて、第2のシリコン酸化膜105を例えばドライエッチングによりエレクトレット形状に加工した後、上記レジストパターンを剥離する。   Next, as shown in FIG. 5B, a second silicon oxide film 105 made of, for example, TEOS (tetraethylorthosilicate) is grown on the entire surface of the substrate by using, for example, low pressure CVD, for example, with a thickness of about 1000 nm. Subsequently, the second silicon oxide film 105 is processed into an electret shape by dry etching, for example, using the resist pattern formed by the second photolithography mask 106, and then the resist pattern is peeled off.

尚、図5(b)に示す工程で、第2のシリコン酸化膜105は基板裏面側にも形成される。   In the step shown in FIG. 5B, the second silicon oxide film 105 is also formed on the back side of the substrate.

続いて、図6(a)に示すように、基板全面に絶縁膜として例えばシリコン窒化膜(第2のシリコン窒化膜)107を厚さ100nm程度成長させる。次に、第3のフォトリソグラフィ用マスク108により形成したレジストパターンを用いて、シリコン窒化膜107をドライエッチングにより所定形状に加工した後、上記レジストパターンを剥離する。   Subsequently, as shown in FIG. 6A, for example, a silicon nitride film (second silicon nitride film) 107 is grown as an insulating film on the entire surface of the substrate to a thickness of about 100 nm. Next, the silicon nitride film 107 is processed into a predetermined shape by dry etching using the resist pattern formed by the third photolithography mask 108, and then the resist pattern is peeled off.

尚、図6(a)に示す工程で、シリコン窒化膜107は基板裏面側にも形成される。   In the step shown in FIG. 6A, the silicon nitride film 107 is also formed on the back side of the substrate.

次に、図6(b)に示すように、基板全面に、犠牲層となる第3のシリコン酸化膜109として、常圧CVD酸化膜であるBPSG(boron-doped phospho-silicate glass)膜を例えば厚さ3000nm程度成長させる。尚、第3のシリコン酸化膜109は基板裏面側には形成されない。次に、第4のフォトリソグラフィ用マスク110により形成したレジストパターンを用いて、第3のシリコン酸化膜109の所定箇所に例えば深さ1500nm程度の窪み111を形成した後、上記レジストパターンを剥離する。   Next, as shown in FIG. 6B, a BPSG (boron-doped phospho-silicate glass) film, which is an atmospheric pressure CVD oxide film, is formed on the entire surface of the substrate as the third silicon oxide film 109 serving as a sacrificial layer, for example. A thickness of about 3000 nm is grown. The third silicon oxide film 109 is not formed on the back side of the substrate. Next, using a resist pattern formed by the fourth photolithography mask 110, a recess 111 having a depth of, for example, about 1500 nm is formed at a predetermined position of the third silicon oxide film 109, and then the resist pattern is peeled off. .

次に、図7(a)に示すように、第5のフォトリソグラフィ用マスク112により形成したレジストパターンを用いて、第3のシリコン酸化膜109等に対してエッチングを行い、振動電極となる多結晶ポリシリコン膜102に達する電極パッド開口部113を形成する。   Next, as shown in FIG. 7A, the third silicon oxide film 109 and the like are etched by using a resist pattern formed by the fifth photolithography mask 112, and a plurality of vibration electrodes are formed. An electrode pad opening 113 reaching the crystalline polysilicon film 102 is formed.

次に、図7(b)に示すように、基板全面に、例えば絶縁膜としてシリコン窒化膜(第3のシリコン窒化膜)114を例えば厚さ100nm程度形成する。続いて、シリコン窒化膜114の上に、容量形成時の上部電極(固定電極)となる例えばリン濃度1×1020 〜2×1020 atoms/cm3 のP型の多結晶ポリシリコン膜(第2の導電性ポリシリコン膜)115を減圧CVDを用いて例えば厚さ1000nm程度成長させる。次に、第6のフォトリソグラフィ用マスク116により形成したレジストパターン(電極パッド形成領域、音孔形成領域及び貫通孔形成領域が開口されている)を用いて、シリコン窒化膜114及び多結晶ポリシリコン膜115をドライエッチングにより所定形状に加工した後、上記レジストパターンを剥離する。 Next, as shown in FIG. 7B, for example, a silicon nitride film (third silicon nitride film) 114 is formed on the entire surface of the substrate as an insulating film, for example, with a thickness of about 100 nm. Subsequently, on the silicon nitride film 114, for example, a P-type polycrystalline polysilicon film (first electrode) having a phosphorus concentration of 1 × 10 20 to 2 × 10 20 atoms / cm 3 to be an upper electrode (fixed electrode) at the time of capacitance formation. 2 conductive polysilicon film) 115 is grown to a thickness of, eg, about 1000 nm using low pressure CVD. Next, a silicon nitride film 114 and polycrystalline polysilicon are formed by using a resist pattern (electrode pad formation region, sound hole formation region and through hole formation region are opened) formed by the sixth photolithography mask 116. After the film 115 is processed into a predetermined shape by dry etching, the resist pattern is peeled off.

尚、図7(b)に示す工程で、シリコン窒化膜114及び多結晶ポリシリコン膜115は基板裏面側にも形成される。   In the step shown in FIG. 7B, the silicon nitride film 114 and the polycrystalline polysilicon film 115 are also formed on the back side of the substrate.

次に、図8(a)に示すように、基板全面にシリコン窒化膜(第4のシリコン窒化膜)117を例えば厚さ150nm程度形成する。次に、第7のフォトリソグラフィ用マスク118により形成したレジストパターン(電極パッド形成領域、音孔形成領域及び貫通孔形成領域が開口されている)を用いて、シリコン窒化膜117をドライエッチングにより所定形状に加工した後、上記レジストパターンを剥離する。   Next, as shown in FIG. 8A, a silicon nitride film (fourth silicon nitride film) 117 is formed on the entire surface of the substrate, for example, to a thickness of about 150 nm. Next, the silicon nitride film 117 is predetermined by dry etching using a resist pattern (electrode pad formation region, sound hole formation region, and through hole formation region are opened) formed by the seventh photolithography mask 118. After processing into a shape, the resist pattern is peeled off.

尚、図8(a)に示す工程で、シリコン窒化膜117は基板裏面側にも形成される。以下、この時点で基板裏面側に形成されている積層膜を積層膜120と称する。   In the step shown in FIG. 8A, the silicon nitride film 117 is also formed on the back side of the substrate. Hereinafter, the laminated film formed on the back side of the substrate at this time is referred to as a laminated film 120.

次に、図8(b)に示すように、基板全面に、保護膜としてFSG(fluorine-doped silicate glass )からなる第4のシリコン酸化膜119を例えば厚さ500nm程度を成長させる。   Next, as shown in FIG. 8B, a fourth silicon oxide film 119 made of FSG (fluorine-doped silicate glass) as a protective film is grown on the entire surface of the substrate to a thickness of about 500 nm, for example.

次に、図9(a)に示すように、例えばバックグラインド設備を使用して、半導体基板100の裏面に形成されている積層膜120を剥離して基板裏面を露出させる。次に、図9(b)に示すように、基板裏面側に保護膜として第5のシリコン酸化膜121を例えば厚さ500nm程度成長させた後、第8のフォトリソグラフィ用マスク122により形成したレジストパターン(基板裏面中央領域が開口されている)を用いて、シリコン酸化膜121をドライエッチングにより所定形状に加工し、その後、上記レジストパターンを剥離する。   Next, as illustrated in FIG. 9A, for example, using a back grind equipment, the laminated film 120 formed on the back surface of the semiconductor substrate 100 is peeled to expose the back surface of the substrate. Next, as shown in FIG. 9B, after a fifth silicon oxide film 121 is grown as a protective film on the back surface side of the substrate, for example, to a thickness of about 500 nm, a resist formed by an eighth photolithography mask 122 is formed. The silicon oxide film 121 is processed into a predetermined shape by dry etching using a pattern (a central region on the back surface of the substrate is opened), and then the resist pattern is peeled off.

次に、図10(a)に示すように、シリコン酸化膜121を保護膜として、半導体基板100に対して例えばTMAH(tetramethyl ammonium hydroxide)等の薬液を用いて異方性エッチングを行う。これにより、半導体基板100の中央部に除去領域(メンブレン領域)123が形成される。   Next, as shown in FIG. 10A, anisotropic etching is performed on the semiconductor substrate 100 using a chemical solution such as TMAH (tetramethyl ammonium hydroxide) using the silicon oxide film 121 as a protective film. As a result, a removal region (membrane region) 123 is formed in the central portion of the semiconductor substrate 100.

次に、図10(b)に示すように、半導体基板100を例えばHF原液に浸すことによって、基板表面側の保護膜であるシリコン酸化膜119及び基板裏面側の保護膜であるシリコン酸化膜121をウェットエッチングにより除去すると共に犠牲層となる第3のシリコン酸化膜109の所定部分を除去する。これにより、振動電極となる第1の導電性ポリシリコン膜102(より正確にはその上に形成されたエレクトレット膜となるシリコン酸化膜105(シリコン窒化膜104及び107によって覆われている))と、固定電極となる第2の導電性ポリシリコン膜115との間にエアギャップ125が形成される。また、固定電極となる第2の導電性ポリシリコン膜115における振動電極となる第1の導電性ポリシリコン膜102と対向する容量生成部に複数の音孔124がエアギャップ125と接続するように形成される。さらに、固定電極となる第2の導電性ポリシリコン膜115における振動電極となる第1の導電性ポリシリコン膜102と対向していない非容量生成部に複数の貫通孔126がエアギャップ125と接続するように形成される。   Next, as shown in FIG. 10B, by immersing the semiconductor substrate 100 in, for example, an HF stock solution, a silicon oxide film 119 that is a protective film on the front surface side of the substrate and a silicon oxide film 121 that is a protective film on the back surface side of the substrate. Is removed by wet etching, and a predetermined portion of the third silicon oxide film 109 serving as a sacrificial layer is removed. As a result, the first conductive polysilicon film 102 (more precisely, the silicon oxide film 105 (covered by the silicon nitride films 104 and 107) serving as the electret film formed thereon) serving as the vibration electrode, and An air gap 125 is formed between the second conductive polysilicon film 115 serving as a fixed electrode. In addition, a plurality of sound holes 124 are connected to the air gap 125 in the capacitance generating portion facing the first conductive polysilicon film 102 serving as the vibration electrode in the second conductive polysilicon film 115 serving as the fixed electrode. It is formed. Further, a plurality of through holes 126 are connected to the air gap 125 in the non-capacitance generating portion that is not opposed to the first conductive polysilicon film 102 serving as the vibration electrode in the second conductive polysilicon film 115 serving as the fixed electrode. To be formed.

その後、シリコン窒化膜104及び107によって覆われたシリコン酸化膜105に電荷を付与して着電させることによって、エレクトレット膜を有するエレクトレットコンデンサが完成する。   Thereafter, the silicon oxide film 105 covered with the silicon nitride films 104 and 107 is charged and charged, thereby completing the electret capacitor having the electret film.

以上に説明した本実施形態によると、貫通孔形成用マスク(フォトリソグラフィ用マスク116及び118)のレイアウトを調整するだけで、第1〜第4の実施形態のエレクトレットコンデンサのいずれであっても確実に形成することができる。   According to the present embodiment described above, any of the electret capacitors of the first to fourth embodiments can be surely adjusted only by adjusting the layout of the through-hole forming masks (the photolithography masks 116 and 118). Can be formed.

尚、上記各実施形態においては、非容量形成部の貫通孔126の数を増やしたり、その開口面積を増大することによって、固定電極となる第2の導電性ポリシリコン膜115並びにそれを覆うシリコン窒化膜114及び117からなる固定膜の引っ張り強度に影響が生じる可能性がある。この場合には、例えば図7(b)で形成されるシリコン窒化膜114の膜厚や図8(a)で形成されるシリコン窒化膜117の膜厚を上記設計値と比べて大きくすることによって、固定膜として必要な強度を保持することが可能となる。   In each of the above embodiments, the second conductive polysilicon film 115 serving as the fixed electrode and the silicon covering the second conductive polysilicon film 115 are increased by increasing the number of through holes 126 of the non-capacitance forming portion or increasing the opening area thereof. There is a possibility that the tensile strength of the fixed film made of the nitride films 114 and 117 is affected. In this case, for example, by increasing the film thickness of the silicon nitride film 114 formed in FIG. 7B and the film thickness of the silicon nitride film 117 formed in FIG. It is possible to maintain the strength necessary for the fixing film.

また、上記各実施形態においては、電極形成材料としてP型の多結晶ポリシリコン膜を形成したが、これに代えて、ノンドープの多結晶ポリシリコン膜を形成した後に当該ポリシリコン膜に対してイオン注入を行っても良い。また、P型の多結晶ポリシリコンに代えて、N型のポリシリコン膜を形成しても良い。   In each of the above embodiments, a P-type polycrystalline polysilicon film is formed as an electrode forming material. Instead, after forming a non-doped polycrystalline polysilicon film, ions are formed on the polysilicon film. An injection may be performed. Further, an N-type polysilicon film may be formed instead of the P-type polycrystalline polysilicon.

また、上記各実施形態においては、プロセスを限定して説明したが、例えばシリコン酸化膜を形成する際のプロセスとして、互換性がある熱酸化及びCVDのいずれを用いても良いし、例えばエッチングプロセスとして、互換性があるドライエッチング及びウェットエッチングのいずれを用いても良い。   In each of the above-described embodiments, the process has been described in a limited manner. For example, as a process for forming a silicon oxide film, any of compatible thermal oxidation and CVD may be used, for example, an etching process. Any of dry etching and wet etching having compatibility may be used.

以上に説明したように、本発明のエレクトレットコンデンサは耐熱性、耐湿性及び耐結露性等を有しており、信頼性に優れた高性能で小型なMEMSの実現に有用である。   As described above, the electret capacitor of the present invention has heat resistance, moisture resistance, condensation resistance, and the like, and is useful for realizing a high-performance and small-sized MEMS having excellent reliability.

図1(a)は本発明の第1の実施形態に係るエレクトレットコンデンサの平面図であり、図1(b)は図1(a)のI−I線の断面図である。FIG. 1A is a plan view of an electret capacitor according to the first embodiment of the present invention, and FIG. 1B is a cross-sectional view taken along the line II of FIG. 図2(a)は本発明の第2の実施形態に係るエレクトレットコンデンサの平面図であり、図2(b)は図2(a)のII−II線の断面図である。Fig.2 (a) is a top view of the electret capacitor | condenser which concerns on the 2nd Embodiment of this invention, FIG.2 (b) is sectional drawing of the II-II line | wire of Fig.2 (a). 図3(a)は本発明の第3の実施形態に係るエレクトレットコンデンサの平面図であり、図3(b)は図3(a)の III− III線の断面図である。FIG. 3A is a plan view of an electret capacitor according to the third embodiment of the present invention, and FIG. 3B is a cross-sectional view taken along line III-III in FIG. 図4(a)は本発明の第4の実施形態に係るエレクトレットコンデンサの平面図であり、図4(b)は図4(a)のIV−IV線の断面図である。FIG. 4A is a plan view of an electret capacitor according to the fourth embodiment of the present invention, and FIG. 4B is a cross-sectional view taken along the line IV-IV in FIG. 図5(a)及び(b)は、本発明の第5の実施形態に係るエレクトレットコンデンサの製造方法の各工程を示す断面図である。5 (a) and 5 (b) are cross-sectional views showing respective steps of the electret capacitor manufacturing method according to the fifth embodiment of the present invention. 図6(a)及び(b)は、本発明の第5の実施形態に係るエレクトレットコンデンサの製造方法の各工程を示す断面図である。6 (a) and 6 (b) are cross-sectional views showing respective steps of the electret capacitor manufacturing method according to the fifth embodiment of the present invention. 図7(a)及び(b)は、本発明の第5の実施形態に係るエレクトレットコンデンサの製造方法の各工程を示す断面図である。7 (a) and 7 (b) are cross-sectional views showing respective steps of the electret capacitor manufacturing method according to the fifth embodiment of the present invention. 図8(a)及び(b)は、本発明の第5の実施形態に係るエレクトレットコンデンサの製造方法の各工程を示す断面図である。8 (a) and 8 (b) are cross-sectional views showing respective steps of the electret capacitor manufacturing method according to the fifth embodiment of the present invention. 図9(a)及び(b)は、本発明の第5の実施形態に係るエレクトレットコンデンサの製造方法の各工程を示す断面図である。FIGS. 9A and 9B are cross-sectional views showing the respective steps of the electret capacitor manufacturing method according to the fifth embodiment of the present invention. 図10(a)及び(b)は、本発明の第5の実施形態に係るエレクトレットコンデンサの製造方法の各工程を示す断面図である。10 (a) and 10 (b) are cross-sectional views showing respective steps of the electret capacitor manufacturing method according to the fifth embodiment of the present invention.

符号の説明Explanation of symbols

100 半導体基板
101 第1のシリコン酸化膜
102 第1の導電性ポリシリコン膜
103 第1のフォトリソグラフィ用マスク
104 第1のシリコン窒化膜
105 第2のシリコン酸化膜
106 第2のフォトリソグラフィ用マスク
107 第2のシリコン窒化膜
108 第3のフォトリソグラフィ用マスク
109 第3のシリコン酸化膜
110 第4のフォトリソグラフィ用マスク
111 第3のシリコン酸化膜の窪み
112 第5のフォトリソグラフィ用マスク
113 電極パッド開口部
114 第3のシリコン窒化膜
115 第2の導電性ポリシリコン膜
116 第6のフォトリソグラフィ用マスク
117 第4のシリコン窒化膜
118 第7のフォトリソグラフィ用マスク
119 第4のシリコン酸化膜
120 半導体基板裏面側積層膜
121 第5のシリコン酸化膜
122 第8のフォトリソグラフィ用マスク
123 メンブレン領域
124 音孔
125 エアギャップ
126 貫通孔
127 電極パッド
DESCRIPTION OF SYMBOLS 100 Semiconductor substrate 101 1st silicon oxide film 102 1st electroconductive polysilicon film 103 1st photolithographic mask 104 1st silicon nitride film 105 2nd silicon oxide film 106 2nd photolithographic mask 107 Second silicon nitride film 108 Third photolithography mask 109 Third silicon oxide film 110 Fourth photolithography mask 111 Third silicon oxide film recess 112 Fifth photolithography mask 113 Electrode pad opening Part 114 Third silicon nitride film 115 Second conductive polysilicon film 116 Sixth photolithography mask 117 Fourth silicon nitride film 118 Seventh photolithography mask 119 Fourth silicon oxide film 120 Semiconductor substrate Back side laminated film 1 1 fifth silicon oxide film 122 eighth photolithographic mask 123 membrane area 124 sound hole 125 air gap 126 through hole 127 electrode pads of the

Claims (11)

第1電極と、
前記第1電極とエアギャップを挟んで対向する振動可能な第2電極と、
前記第2電極における前記エアギャップ側の面上に設けられたエレクトレット膜とを備え、
前記第2電極の面積は前記第1電極の面積よりも小さく、
前記第1電極における前記第2電極と対向する容量生成部には複数の音孔が前記エアギャップと接続するように設けられており、
前記第1電極における前記第2電極と対向していない非容量生成部には少なくとも1つの貫通孔が前記エアギャップと接続するように設けられていることを特徴とするエレクトレットコンデンサ。
A first electrode;
A oscillating second electrode facing the first electrode across an air gap;
An electret film provided on the air gap side surface of the second electrode,
The area of the second electrode is smaller than the area of the first electrode,
A plurality of sound holes are provided in the capacitance generating portion of the first electrode facing the second electrode so as to be connected to the air gap,
The electret capacitor characterized in that at least one through hole is provided in the non-capacitance generating portion of the first electrode that is not opposed to the second electrode so as to be connected to the air gap.
請求項1に記載のエレクトレットコンデンサにおいて、
前記貫通孔の開口面積は前記各音孔の開口面積よりも大きいことを特徴とするエレクトレットコンデンサ。
In the electret capacitor of Claim 1,
An electret capacitor, wherein an opening area of the through hole is larger than an opening area of each sound hole.
請求項2に記載のエレクトレットコンデンサにおいて、
前記貫通孔の開口径は前記各音孔の開口径の1.5倍以上であることを特徴とするエレクトレットコンデンサ。
The electret capacitor according to claim 2,
The electret capacitor according to claim 1, wherein an opening diameter of the through hole is 1.5 times or more of an opening diameter of each sound hole.
請求項1に記載のエレクトレットコンデンサにおいて、
前記非容量生成部の単位面積当たりの開口面積は前記容量生成部の単位面積当たりの開口面積よりも大きいことを特徴とするエレクトレットコンデンサ。
In the electret capacitor of Claim 1,
The electret capacitor according to claim 1, wherein an opening area per unit area of the non-capacitance generation unit is larger than an opening area per unit area of the capacitance generation unit.
請求項4に記載のエレクトレットコンデンサにおいて、
前記貫通孔の開口面積は前記各音孔の開口面積と同じであることを特徴とするエレクトレットコンデンサ。
The electret capacitor according to claim 4,
The electret capacitor according to claim 1, wherein an opening area of the through hole is the same as an opening area of each sound hole.
請求項4に記載のエレクトレットコンデンサにおいて、
前記貫通孔の形成位置が前記容量生成部から離れるに従って当該貫通孔の開口面積は大きくなることを特徴とするエレクトレットコンデンサ。
The electret capacitor according to claim 4,
The electret capacitor according to claim 1, wherein an opening area of the through hole is increased as a position where the through hole is formed is away from the capacitance generation unit.
請求項4に記載のエレクトレットコンデンサにおいて、
前記貫通孔の開口形状は方形であり、
前記各音孔の開口形状は円形であることを特徴とするエレクトレットコンデンサ。
The electret capacitor according to claim 4,
The opening shape of the through hole is a square,
The electret capacitor characterized in that the opening shape of each sound hole is circular.
請求項1〜7のいずれか1項に記載のエレクトレットコンデンサにおいて、
前記エアギャップの内部に対して撥水処理が行われていることを特徴とするエレクトレットコンデンサ。
In the electret capacitor according to any one of claims 1 to 7,
An electret condenser in which a water repellent treatment is performed on the inside of the air gap.
請求項1〜8のいずれか1項に記載のエレクトレットコンデンサにおいて、
前記エレクトレット膜の上面及び下面は絶縁膜によって覆われていることを特徴とするエレクトレットコンデンサ。
In the electret capacitor according to any one of claims 1 to 8,
An electret capacitor, wherein an upper surface and a lower surface of the electret film are covered with an insulating film.
請求項9に記載のエレクトレットコンデンサにおいて、
前記絶縁膜はシリコン窒化膜であることを特徴とするエレクトレットコンデンサ。
The electret capacitor according to claim 9,
The electret capacitor according to claim 1, wherein the insulating film is a silicon nitride film.
請求項1〜10のいずれか1項に記載のエレクトレットコンデンサにおいて、
前記エレクトレット膜はシリコン酸化膜であることを特徴とするエレクトレットコンデンサ。
In the electret capacitor according to any one of claims 1 to 10,
The electret capacitor is characterized in that the electret film is a silicon oxide film.
JP2006227386A 2006-08-24 2006-08-24 Capacitor and manufacturing method thereof Expired - Fee Related JP4567643B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006227386A JP4567643B2 (en) 2006-08-24 2006-08-24 Capacitor and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006227386A JP4567643B2 (en) 2006-08-24 2006-08-24 Capacitor and manufacturing method thereof

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2010052876A Division JP2010187384A (en) 2010-03-10 2010-03-10 Capacitor and method of manufacturing the same

Publications (3)

Publication Number Publication Date
JP2008053400A true JP2008053400A (en) 2008-03-06
JP2008053400A5 JP2008053400A5 (en) 2009-12-24
JP4567643B2 JP4567643B2 (en) 2010-10-20

Family

ID=39237171

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006227386A Expired - Fee Related JP4567643B2 (en) 2006-08-24 2006-08-24 Capacitor and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4567643B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011148778A1 (en) * 2010-05-27 2011-12-01 オムロン株式会社 Acoustic transducer, and microphone using the acoustic transducer
US8542851B2 (en) 2010-05-13 2013-09-24 Omron Corporation Acoustic sensor and microphone
WO2019055858A1 (en) * 2017-09-18 2019-03-21 Knowles Electronics, Llc System and method for acoustic hole optimization

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511696U (en) * 1991-07-29 1993-02-12 株式会社オーデイオテクニカ Condenser microphone
JPH07143595A (en) * 1993-11-15 1995-06-02 Audio Technica Corp Variable directivity capacitor microphone
WO2002015636A2 (en) * 2000-08-11 2002-02-21 Knowles Electronics, Llc Miniature broadband transducer
JP2004128957A (en) * 2002-10-03 2004-04-22 Sumitomo Metal Ind Ltd Acoustic detection mechanism
JP2006074102A (en) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd Erectret capacitor
WO2006049100A1 (en) * 2004-11-04 2006-05-11 Omron Corporation Capacitive vibration sensor and method for manufacturing same
JP2007274334A (en) * 2006-03-31 2007-10-18 Yamaha Corp Condenser microphone
JP2007309892A (en) * 2006-05-22 2007-11-29 Nippon Hoso Kyokai <Nhk> Capacitance-type sensor

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0511696U (en) * 1991-07-29 1993-02-12 株式会社オーデイオテクニカ Condenser microphone
JPH07143595A (en) * 1993-11-15 1995-06-02 Audio Technica Corp Variable directivity capacitor microphone
WO2002015636A2 (en) * 2000-08-11 2002-02-21 Knowles Electronics, Llc Miniature broadband transducer
JP2004128957A (en) * 2002-10-03 2004-04-22 Sumitomo Metal Ind Ltd Acoustic detection mechanism
JP2006074102A (en) * 2004-08-31 2006-03-16 Matsushita Electric Ind Co Ltd Erectret capacitor
WO2006049100A1 (en) * 2004-11-04 2006-05-11 Omron Corporation Capacitive vibration sensor and method for manufacturing same
JP2007274334A (en) * 2006-03-31 2007-10-18 Yamaha Corp Condenser microphone
JP2007309892A (en) * 2006-05-22 2007-11-29 Nippon Hoso Kyokai <Nhk> Capacitance-type sensor

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8542851B2 (en) 2010-05-13 2013-09-24 Omron Corporation Acoustic sensor and microphone
WO2011148778A1 (en) * 2010-05-27 2011-12-01 オムロン株式会社 Acoustic transducer, and microphone using the acoustic transducer
JP2011250169A (en) * 2010-05-27 2011-12-08 Omron Corp Acoustic transducer and microphone using acoustic transducer
CN102918874A (en) * 2010-05-27 2013-02-06 欧姆龙株式会社 Acoustic transducer, and microphone using the acoustic transducer
KR101431370B1 (en) 2010-05-27 2014-08-19 오므론 가부시키가이샤 Acoustic transducer, and microphone using the acoustic transducer
US8861753B2 (en) 2010-05-27 2014-10-14 Omron Corporation Acoustic transducer, and microphone using the acoustic transducer
CN102918874B (en) * 2010-05-27 2015-12-02 欧姆龙株式会社 Acoustic transducer and utilize the microphone of this acoustic transducer
WO2019055858A1 (en) * 2017-09-18 2019-03-21 Knowles Electronics, Llc System and method for acoustic hole optimization
US11228845B2 (en) 2017-09-18 2022-01-18 Knowles Electronics, Llc Systems and methods for acoustic hole optimization

Also Published As

Publication number Publication date
JP4567643B2 (en) 2010-10-20

Similar Documents

Publication Publication Date Title
US9266716B2 (en) MEMS acoustic transducer with silicon nitride backplate and silicon sacrificial layer
US8165324B2 (en) Micromechanical component and method for its production
WO2009101757A1 (en) Capacitor microphone and mems device
US8199963B2 (en) Microphone arrangement and method for production thereof
US8955212B2 (en) Method for manufacturing a micro-electro-mechanical microphone
US9693149B2 (en) Microphone and method for manufacturing the same
JP5877907B2 (en) MEMS microphone with reduced parasitic capacitance
WO2014159552A1 (en) Mems acoustic transducer with silicon nitride backplate and silicon sacrificial layer
JP2008517523A (en) Silicon microphone
CN110798788A (en) MEMS structure and forming method thereof
JP2008016919A (en) Sound response device
US20160112802A1 (en) Microphone and method of manufacturing the same
US10177027B2 (en) Method for reducing cracks in a step-shaped cavity
CN111170268B (en) MEMS device and method of manufacturing the same
US20240158224A1 (en) Membrane support for dual backplate transducers
JP4567643B2 (en) Capacitor and manufacturing method thereof
TW202029327A (en) Semiconductor transducer device with multilayer diaphragm and method of manufacturing a semiconductor transducer device with multilayer diaphragm
US10448168B2 (en) MEMS microphone having reduced leakage current and method of manufacturing the same
JP2003163998A (en) Capacitor microphone, method for manufacturing the same, and electronic equipment
US20150235899A1 (en) Method of forming through wiring
JP2010187384A (en) Capacitor and method of manufacturing the same
JP2008252854A (en) Electrostatic transducer and manufacturing method thereof
JP2008010961A (en) Sound response device
JP2005020411A (en) Manufacturing method of silicon microphone
JP5240900B2 (en) Electret structure, method of forming the same, and electret-type capacitance sensor

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090428

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090428

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091111

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20091111

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20100105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100112

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100310

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100609

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100805

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130813

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees