JP2008041817A - Resin-made hollow package for housing semiconductor element, semiconductor device, manufacturing method thereof, and electronic apparatus - Google Patents

Resin-made hollow package for housing semiconductor element, semiconductor device, manufacturing method thereof, and electronic apparatus Download PDF

Info

Publication number
JP2008041817A
JP2008041817A JP2006212043A JP2006212043A JP2008041817A JP 2008041817 A JP2008041817 A JP 2008041817A JP 2006212043 A JP2006212043 A JP 2006212043A JP 2006212043 A JP2006212043 A JP 2006212043A JP 2008041817 A JP2008041817 A JP 2008041817A
Authority
JP
Japan
Prior art keywords
resin
package
semiconductor element
wiring pattern
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006212043A
Other languages
Japanese (ja)
Inventor
Takushi Yoshikawa
卓志 吉川
Yukihiko Hoashi
之彦 帆足
Kenichiro Kamo
健一郎 加茂
Toshiyuki Yahazu
俊幸 矢括
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yoshikawa Kogyo Co Ltd
Original Assignee
Yoshikawa Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yoshikawa Kogyo Co Ltd filed Critical Yoshikawa Kogyo Co Ltd
Priority to JP2006212043A priority Critical patent/JP2008041817A/en
Publication of JP2008041817A publication Critical patent/JP2008041817A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Abstract

<P>PROBLEM TO BE SOLVED: To provide a resin-made hollow package of an MID (molded interconnect device) structure capable of easily realizing cost reduction, reduction in thickness and size, and multiple pins of the MID-structured resin-molded hollow package, and a manufacturing method thereof. <P>SOLUTION: A conductive ink is applied by printing to a resin surface from the internal surface of a concave portion 3 housing a semiconductor element 2 to the bottom surface of a package body 1 through the upper and external surface of the package body 1 to form a wiring pattern 6. Further, one or more conductive thin film layers are laminated on the wiring pattern 6. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、半導体素子を収納する凹部を有する半導体素子収納用樹脂製中空パッケージとそれを使用した半導体装置及び電子機器、さらには、その半導体素子収納用樹脂製中空パッケージと半導体装置の製造方法に関する。   The present invention relates to a resin hollow package for housing a semiconductor element having a recess for housing a semiconductor element, a semiconductor device and an electronic device using the same, and a method for manufacturing the resin hollow package for housing a semiconductor element and a semiconductor device. .

半導体素子の機能特性は、外気の温度や湿度の変化、あるいは微小なダストに大きく影響され、また機械的振動や衝撃を受けることにより劣化しやすいことが知られている。これらの外的要因から半導体素子を保護するために、セラミックスからなるパッケージや樹脂で封止したパッケージなどが使用されている。   It is known that the functional characteristics of a semiconductor element are greatly affected by changes in the temperature and humidity of the outside air, or minute dust, and are easily deteriorated by receiving mechanical vibrations and impacts. In order to protect the semiconductor element from these external factors, a package made of ceramics, a package sealed with resin, or the like is used.

CCD、CMOSなどの半導体素子は、パッケージ外部と光の通路が必要であり、光の通路を必要としない一般的なLSI素子のように、周囲をセラミックスや樹脂で封止することができない。したがって、これらの半導体素子は、一般的に一方が開放された中空タイプのパッケージに実装され、その凹部をガラスなどの透明な蓋で気密封止することにより、パッケージングされている。   A semiconductor element such as a CCD or CMOS requires a light path from the outside of the package, and cannot be sealed with ceramics or resin, unlike a general LSI element that does not require a light path. Accordingly, these semiconductor elements are generally packaged by being mounted in a hollow type package in which one side is open and hermetically sealing the concave portion with a transparent lid such as glass.

ところが、中空タイプのパッケージのうちセラミックス製中空パッケージには、材料コスト、製造コストが高い、と言った欠点があり、半導体装置の製造コスト低減を阻む要因の一つになっている。そのため、セラミックス製中空パッケージから、材料コスト、製造コストがより安い樹脂製中空パッケージへの置き換えが検討されている。   However, among the hollow type packages, the ceramic hollow package has the disadvantage that the material cost and the manufacturing cost are high, which is one of the factors hindering the reduction of the manufacturing cost of the semiconductor device. For this reason, replacement of a ceramic hollow package with a resin hollow package with lower material cost and manufacturing cost is under study.

この樹脂製中空パッケージの形態としては、従来からのDIP(Dual Inline Package)型に代わって、表面実装タイプで、かつ、薄型化・小型化された樹脂製中空パッケージが要求されるようになってきている。そのため、表面実装タイプのSOP(Small Outline Package)型やSON(Small Outline Non Leaded Package)型などの樹脂製中空パッケージが使用されている。   As a form of this resin hollow package, instead of the conventional DIP (Dual Inline Package) type, a surface mount type, thin and small resin hollow package has been required. ing. Therefore, resin-made hollow packages such as surface mount type SOP (Small Outline Package) type and SON (Small Outline Non Leaded Package) type are used.

しかし、樹脂製中空パッケージは、耐湿性・放熱性などの信頼性特性の問題や、構造的な問題で、薄型化・小型化・多ピン化には限界があり、配線パターンに自由度があるセラミックス製中空パッケージが用いられることも多い。   However, resin-made hollow packages are limited in terms of reliability, such as moisture resistance and heat dissipation, and structural problems. There are limits to thinning, downsizing, and increasing the number of pins, and there is flexibility in wiring patterns. Ceramic hollow packages are often used.

表面実装タイプのセラミックス製中空パッケージの形態としては、LCC(Leadless chip carrier)タイプのものがある。これは、例えば、未焼結のパッケージ用シートを複数用いて形成される。すなわち、各シートには、必要に応じて配線膜が形成されており、各シートを複数積層して焼結することで、半導体素子を収納する凹部を有するパッケージ本体が形成される。その後、半導体素子を凹部にダイボンディングし、凹部内面の配線膜と半導体素子パット部をワイヤーボンディングで接続する。さらに、パッケージ本体上面にシール剤を塗布して、凹部をガラスなどの透明な蓋で気密封止する。これにより、LCCタイプの半導体装置が完成する。   As a form of the surface mount type ceramic hollow package, there is an LCC (Leadless chip carrier) type. This is formed, for example, using a plurality of unsintered packaging sheets. That is, a wiring film is formed on each sheet as necessary, and a plurality of sheets are stacked and sintered to form a package body having a recess for housing a semiconductor element. Thereafter, the semiconductor element is die bonded to the recess, and the wiring film on the inner surface of the recess is connected to the semiconductor element pad portion by wire bonding. Further, a sealant is applied to the upper surface of the package body, and the recess is hermetically sealed with a transparent lid such as glass. Thereby, an LCC type semiconductor device is completed.

セラミックスは、本質的に非透湿であり、また樹脂と比較すると熱伝導性がよく放熱性にも優れている。しかし、セラミックス製中空パッケージは、上述のとおり製造コストが高く、また製品寸法の精度が悪いなどの欠点を有する。   Ceramics are essentially impermeable to moisture, and have better thermal conductivity and better heat dissipation than resins. However, as described above, the ceramic hollow package has drawbacks such as high manufacturing cost and poor product dimensional accuracy.

そこで、セラミックス製中空パッケージを、材料コスト、製造コストが安く、製品寸法の精度に優れ、そして、実装形態が表面実装タイプである樹脂製中空パッケージに置き換えるため、MID(Molded Interconnect Device)構造の樹脂製中空パッケージが注目されている。このMID構造とは、樹脂製のパッケージ本体表面上に配線パターンが形成され、リードフレームをリード配線としてインサートしないタイプのリードフレームレス樹脂製パッケージである。   Therefore, in order to replace the ceramic hollow package with a resin hollow package that has low material cost, low manufacturing cost, excellent product dimensional accuracy, and is mounted on the surface, it has a MID (Molded Interconnect Device) structure. A hollow package made of metal is attracting attention. The MID structure is a lead frameless resin package in which a wiring pattern is formed on the surface of a resin package body and a lead frame is not inserted as a lead wiring.

従来、MID構造の樹脂製中空パッケージとしては、特許文献1に開示されているように、樹脂製のパッケージ本体上にレジストを塗布して、ホトマスクにより配線パターンを形成し、無電解めっきで配線層を形成したものが知られている。しかし、このようにめっき加工により配線パターンを形成する場合、めっき加工を行う前に、3次元のマスクを使用して配線パターンを形成する必要があり、しかも、工程数が多くなるため製造コストが高くなり、また、製造期間が長くなるなどの問題がある。   Conventionally, as disclosed in Patent Document 1, as a resin hollow package having an MID structure, a resist is applied on a resin package body, a wiring pattern is formed by a photomask, and a wiring layer is formed by electroless plating. Is known. However, when forming a wiring pattern by plating in this way, it is necessary to form the wiring pattern using a three-dimensional mask before performing the plating process, and the manufacturing cost increases because the number of processes increases. There is a problem that the manufacturing time becomes high and the manufacturing period becomes long.

これに対して特許文献2には、熱可塑性樹脂中に鉛フリーハンダを断続的に細かく分散した導電性樹脂を用いて、配線パターンを形成する部分のみ2次成形をおこない、その後、電気めっきをすることで2次成形した部分の表面にのみめっき加工をする技術が開示されている。この技術によれば、樹脂製のパッケージ本体上にレジストを塗布して、ホトマスクにより配線パターンを形成する工程が削減され、めっき工程のコスト削減を図ることができる。しかし、樹脂製中空パッケージの成形手段として2次成形を行うための新たなコストが発生する。   On the other hand, Patent Document 2 uses a conductive resin in which lead-free solder is intermittently finely dispersed in a thermoplastic resin, and performs secondary molding only on a portion where a wiring pattern is to be formed. Thus, a technique for performing plating only on the surface of the secondary molded part is disclosed. According to this technique, the process of applying a resist on a resin package body and forming a wiring pattern using a photomask can be reduced, and the cost of the plating process can be reduced. However, a new cost is required for performing secondary molding as a molding means for the resin hollow package.

一方、特許文献3には、樹脂製中空パッケージの耐湿性、放熱性を改善するために、蒸気不透過性の板状体からなる放熱板を、樹脂製中空パッケージの半導体素子搭載面の下方にインサートした樹脂製中空パッケージが開示されている。放熱板は吊りピンを介してリードフレームに連接されており、特許文献3の樹脂製中空パッケージには放熱板とともにリードフレームもインサートされている。   On the other hand, in Patent Document 3, in order to improve the moisture resistance and heat dissipation of the resin hollow package, a heat radiating plate made of a vapor impermeable plate is provided below the semiconductor element mounting surface of the resin hollow package. An inserted resin hollow package is disclosed. The heat radiating plate is connected to the lead frame via a suspension pin, and the lead frame is inserted together with the heat radiating plate in the resin hollow package of Patent Document 3.

しかし、樹脂製中空パッケージには、上述のとおり薄型化・小型化・多ピン化の要求が高まっており、特許文献3記載のようなリードフレームをインサートした樹脂製中空パッケージ構造の場合は、リードフレームがある程度の厚みを有することから、構造的に前記要求に適応できないようになってきている。例えば、薄型化された樹脂製中空パッケージにリードフレームをインサートすると、樹脂部の強度が低下してリードカットをする際にパッケージクラックなどの不具合が生じる。   However, as described above, there is an increasing demand for thin, small, and multi-pin resin hollow packages. In the case of a resin hollow package structure with a lead frame as described in Patent Document 3, Since the frame has a certain thickness, it cannot be structurally adapted to the requirements. For example, when a lead frame is inserted into a thin resin hollow package, the strength of the resin portion is reduced, and defects such as package cracks occur when lead cutting is performed.

したがって、樹脂製中空パッケージのトータル厚みを薄くするためには、リードフレームをインサートさせないことが条件の一つとなる。これに対して、リードフレーム厚みを不当に薄くし、当該パッケージのトータル厚みを薄くしようとすると、リードフレームの強度低下が起因して、リードフレームの変形などの不具合が発生する。例えば、放熱板が成型時の樹脂注入圧力やクランプ圧力に影響されて変形するなどの不具合が発生する。また、リードフレームを薄くすると、そのハンドリング性が悪くなるなどの様々な問題が生じる。   Therefore, in order to reduce the total thickness of the resin hollow package, one of the conditions is that the lead frame is not inserted. On the other hand, if the lead frame thickness is unreasonably reduced and the total thickness of the package is reduced, problems such as deformation of the lead frame occur due to a decrease in strength of the lead frame. For example, the heat radiating plate may be affected by a resin injection pressure or a clamping pressure at the time of molding and deformed. Further, when the lead frame is made thin, various problems such as poor handling properties occur.

また、一般にスタンピング(打ち抜きプレス)加工により製作されたリードフレームでは、リード間隔は刃物強度の関係から、実用上、リードフレーム厚みの80%〜100%の間隔が必要とされており、リードフレームの厚みから製作可能なリード間隔が限定される。また、リードフレームの別の製作方法としてエッチング加工法などがあるが、実用可能なリード間隔を得るためには、リードフレーム厚みの70%〜100%が必要とされている。   Further, in general, in a lead frame manufactured by stamping (punching press), an interval of 80% to 100% of the lead frame thickness is practically required because of the strength of the blade. The lead interval that can be manufactured is limited by the thickness. Another method for manufacturing the lead frame is an etching method, but 70% to 100% of the lead frame thickness is required to obtain a practical lead interval.

したがって、例えば、0.25mm厚みのリードフレームのリード間隔は0.175mm〜0.250mmがほぼ限界とされ、リードの狭ピッチ化の要求には対応できない。さらに、多ピン化すると、パッケージ本体の樹脂とリードフレームとの界面エリアが増えて、パッケージの耐湿性が著しく損なわれるなどの弊害も発生する。   Therefore, for example, the lead interval of a lead frame with a thickness of 0.25 mm is almost limited to 0.175 mm to 0.250 mm, and cannot meet the demand for a narrow lead pitch. Further, when the number of pins is increased, the interface area between the resin of the package body and the lead frame is increased, resulting in a problem that the moisture resistance of the package is significantly impaired.

この点からも、リードフレームのインサートが不要な上述のMID構造の樹脂製中空パッケージが今後有望であり、その普及のためにさらなる低コスト化が望まれている。
特開平4−180696号公報 特開平11−284313号公報 特開平4−312963号公報
Also from this point, the resin-made hollow package having the above-described MID structure that does not require the insertion of the lead frame is promising in the future, and further cost reduction is desired for its widespread use.
JP-A-4-180696 JP-A-11-284313 Japanese Patent Laid-Open No. 4-312963

本発明が解決しようとする課題は、MID構造の樹脂製中空パッケージの低コスト化を図り、さらに、薄型化、小型化及び多ピン化を容易に実現できるMID構造の樹脂製中空パッケージ及びその製造方法を提供することにある。   The problem to be solved by the present invention is to reduce the cost of a resin-made hollow package having an MID structure, and further, to make a thin, small, and multi-pinned resin-made hollow package having an MID structure and its manufacture It is to provide a method.

他の課題は、耐湿性及び放熱性に優れたMID構造の樹脂製中空パッケージ及びその製造方法を提供することにある。   Another object is to provide a resin hollow package having a MID structure excellent in moisture resistance and heat dissipation and a method for manufacturing the same.

本発明は、半導体素子を収納する凹部を有する半導体素子収納用樹脂製中空パッケージであって、前記凹部の内面からパッケージ本体の上面及び外側面を経てパッケージ本体の底面に至るまでの樹脂表面に、導電性インクを印刷して形成した配線パターンを有する半導体素子収納用樹脂製中空パッケージである。   The present invention is a resin-made hollow package for housing a semiconductor element having a recess for storing a semiconductor element, on the resin surface from the inner surface of the recess to the bottom surface of the package body through the upper surface and the outer surface of the package body, It is a resin-made hollow package for housing semiconductor elements having a wiring pattern formed by printing conductive ink.

また、前記配線パターン上には、1層若しくは2層以上の導電薄膜層を積層することができる。   In addition, one or more conductive thin film layers can be laminated on the wiring pattern.

このように本発明においては、印刷により配線パターンを形成するので、従来のMID構造の樹脂製中空パッケージとは違い、配線パターンを形成するためのレジスト処理やマスク処理などを必要とせず、印刷と乾燥、ベークまたは紫外線照射等の工程で配線パターンを形成し、その後、当該配線パターン上に、印刷若しくはめっき加工により導電薄膜層を積層することが可能となり、製造コストが削減でき、製造期間が短縮され、樹脂製中空パッケージの製造コストを低減することが可能となる。   Thus, in the present invention, since the wiring pattern is formed by printing, unlike the conventional resin-made hollow package having the MID structure, the resist processing and the mask processing for forming the wiring pattern are not required, and printing is performed. A wiring pattern can be formed by a process such as drying, baking, or ultraviolet irradiation, and then a conductive thin film layer can be laminated on the wiring pattern by printing or plating, thereby reducing manufacturing costs and shortening the manufacturing period. Thus, the manufacturing cost of the resin hollow package can be reduced.

すなわち、従来のMID構造の場合、めっき工程では、パッケージ本体上にレジストを塗布して、マスク処理により配線パターンを形成し、無電解めっき及び電解めっき等のめっき加工をする必要があったが、本発明では、導電性インクを印刷して配線パターンを形成するため、レジスト処理やマスク処理を必要としない。   That is, in the case of the conventional MID structure, in the plating process, it was necessary to apply a resist on the package body, form a wiring pattern by mask processing, and perform plating processing such as electroless plating and electrolytic plating. In the present invention, since the conductive ink is printed to form the wiring pattern, no resist process or mask process is required.

ここで、本発明にいう印刷とは、ディスペンス印刷、インクジェット印刷などが一例として挙げられる。   Here, examples of the printing according to the present invention include dispense printing, ink jet printing, and the like.

特に、印刷の方式としてインクジェット印刷を採用した場合、ノズル動作やインク塗布に係るプログラムを変更するなどで、容易に多様な配線パターンを形成することが可能となる。さらに、インクジェット印刷は印刷面に非接触なので、パッケージ本体の立体的な部位に対しても、容易に配線パターンを印刷することが可能である。また、ノズルと配線パターン形成面の角度は、特に垂直であることに限定はされないが、配線パターンの幅、厚みなどの形成がしやすいように、必要に応じて角度をつけても良い。さらに、ノズルを複数搭載することで、配線パターンの形成時間が短縮され、生産性が向上するなどのメリットがある。   In particular, when inkjet printing is employed as a printing method, various wiring patterns can be easily formed by changing a program related to nozzle operation or ink application. Furthermore, since inkjet printing is non-contact with the printing surface, it is possible to easily print a wiring pattern even on a three-dimensional part of the package body. In addition, the angle between the nozzle and the wiring pattern forming surface is not particularly limited to being vertical, but the angle may be set as needed so that the width, thickness, etc. of the wiring pattern can be easily formed. Furthermore, by mounting a plurality of nozzles, there are advantages such as shortening the wiring pattern formation time and improving productivity.

さらに、本発明においては、放熱板を前記凹部の半導体素子搭載面と同一面、または前記半導体素子搭載面よりパッケージ本体の底面側にインサートすることで、耐湿性、放熱性を向上させることが可能である。この放熱板の厚みは0.050mm〜1.000mmとする。また、そのインサートにあたっては、予め金型内に放熱板が吊りピンを介して連結されているフレームをセットしてパッケージ本体を樹脂で形成する。そして、この際、放熱板はパッケージ本体にインサートされるがフレームはリード配線としてパッケージ本体にインサートされないようにし、吊りピンをカットして放熱板をフレームから分離する。   Furthermore, in the present invention, it is possible to improve moisture resistance and heat dissipation by inserting a heat sink on the same surface as the semiconductor element mounting surface of the recess or on the bottom surface side of the package body from the semiconductor element mounting surface. It is. The thickness of the heat radiating plate is 0.050 mm to 1.000 mm. In addition, for the insertion, a package body is formed of a resin by setting a frame in which a heat dissipation plate is connected to a mold in advance through suspension pins. At this time, the heat sink is inserted into the package main body, but the frame is not inserted into the package main body as lead wiring, and the suspension pins are cut to separate the heat sink from the frame.

このようにして放熱板をパッケージ本体にインサートすると、放熱板は製造過程では搬送キャリアとなるフレームに連結されており、したがってそれぞれのパッケージ本体も放熱板の吊りピンを介してフレームに連結されているため、フレーム単位で流動が可能となり、容易に工程流動ができるようになる。また、フレーム自体はリード配線としてはインサートされないため、従来のようにパッケージ本体とリードフレームの界面エリアが増えることはなく、耐湿性及び耐湿信頼性が向上する。しかも、放熱板を前記凹部の半導体素子搭載面と同一面、または前記半導体素子搭載面よりパッケージ本体の底面側にインサートすることで、パッケージ本体の底面外部から凹部への水分の浸入を有効に阻止することが可能となり耐湿性に優れた樹脂製中空パッケージが得られ、また、半導体素子の動作時の発熱は、放熱板を介して外部へと放出されるため放熱性も向上させることができる。   When the heat sink is inserted into the package body in this way, the heat sink is connected to the frame serving as a carrier in the manufacturing process, and thus each package body is also connected to the frame via the suspension pin of the heat sink. Therefore, flow is possible in units of frames, and process flow can be easily performed. Further, since the frame itself is not inserted as lead wiring, the interface area between the package main body and the lead frame does not increase as in the conventional case, and moisture resistance and moisture resistance reliability are improved. In addition, by inserting the heat sink on the same surface as the semiconductor element mounting surface of the recess or on the bottom surface side of the package body from the semiconductor element mounting surface, it is possible to effectively prevent moisture from entering the recess from the bottom surface of the package body. Thus, a resin hollow package having excellent moisture resistance can be obtained, and heat generated during operation of the semiconductor element is released to the outside through the heat radiating plate, so that the heat dissipation can be improved.

一方、本発明の半導体素子収納用樹脂製中空パッケージの製造方法は、基本的には、半導体素子を収納する凹部を有するパッケージ本体を樹脂で形成する工程と、前記凹部の内面からパッケージ本体の上面及び外側面を経てパッケージ本体の底面に至るまでの樹脂表面に、導電性インクを印刷して配線パターンを形成する工程と、前記配線パターンに乾燥、ベークまたは紫外線照射の処理を施す工程とを含む。   On the other hand, the manufacturing method of the resin hollow package for housing a semiconductor element of the present invention basically includes a step of forming a package body having a recess for housing a semiconductor element with resin, and an upper surface of the package body from the inner surface of the recess. And a step of forming a wiring pattern by printing conductive ink on the resin surface extending from the outer surface to the bottom surface of the package body, and a step of drying, baking or irradiating the wiring pattern with the wiring pattern. .

また、前記配線パターンに乾燥、ベークまたは紫外線照射の処理を施す工程の後に、前記配線パターン上に、印刷またはめっき加工により導電薄膜層を積層する工程を含むこともできる。   Moreover, the process of laminating | stacking a conductive thin film layer on the said wiring pattern by printing or plating after the process of performing a process of drying, baking, or ultraviolet irradiation to the said wiring pattern can also be included.

さらに、放熱板をパッケージ本体にインサートする場合には、上述のとおり、予め金型内に厚み0.050mm〜1.000mmの放熱板が吊りピンを介して連結されているフレームをセットしてパッケージ本体を樹脂で形成し、この際、放熱板はパッケージ本体にインサートされるがフレームはリード配線としてパッケージ本体にインサートされないようにし、吊りピンをカットして放熱板をフレームから分離する。   Further, when the heat sink is inserted into the package body, as described above, a frame in which a heat sink having a thickness of 0.050 mm to 1.000 mm is connected to the mold in advance through a suspension pin is used. The main body is formed of resin. At this time, the heat sink is inserted into the package main body, but the frame is not inserted into the package main body as lead wiring, and the suspension pins are cut to separate the heat sink from the frame.

そして、このようにして得られた半導体素子収納用樹脂製中空パッケージの前記凹部に、半導体素子を搭載し、この半導体素子と前記配線パターンとを電気的に接続し、前記凹部を蓋で封止することにより半導体装置を得ることができる。さらに、この半導体装置を用いて電子機器を製作することができる。   Then, a semiconductor element is mounted in the concave portion of the resin-made hollow package for housing a semiconductor element thus obtained, the semiconductor element and the wiring pattern are electrically connected, and the concave portion is sealed with a lid. Thus, a semiconductor device can be obtained. Furthermore, an electronic device can be manufactured using this semiconductor device.

本発明によれば、配線パターンをめっき加工ではなく印刷により形成するようにしたので、めっき加工のためのレジスト処理やマスク処理が不要となり、MID構造の樹脂製中空パッケージの低コスト化を図ることができる。さらに、樹脂製中空パッケージの薄型化、小型化及び多ピン化を容易に実現できる。   According to the present invention, since the wiring pattern is formed not by plating but by printing, resist processing and masking for plating are not required, and the cost of the MID-structured resin hollow package can be reduced. Can do. Furthermore, the resin hollow package can be easily reduced in thickness, size, and number of pins.

加えて、配線パターンの狭ピッチ化が可能となり、また、配線パターンの自由度が高く、配線パターンを多方向に引き回すことができ、リードフレームでは実現できなかった樹脂製中空パッケージを提供できる。   In addition, the pitch of the wiring pattern can be reduced, the degree of freedom of the wiring pattern is high, the wiring pattern can be routed in multiple directions, and a resin hollow package that cannot be realized with a lead frame can be provided.

また、パッケージ本体に放熱板をインサートし、その際、フレームをリード配線としてインサートしないようにすれば、放熱性とともに耐湿性も向上させることができ、しかも、樹脂製中空パッケージの薄型化、小型化及び多ピン化を阻害することもない。   In addition, if a heat sink is inserted into the package body and the frame is not inserted as lead wiring, the heat dissipation and moisture resistance can be improved, and the resin hollow package can be made thinner and smaller. And does not inhibit multipinning.

以下、図面を参照して本発明の実施の形態を説明する。無論、本発明はこの実施の形態に限られるものではない。   Embodiments of the present invention will be described below with reference to the drawings. Of course, the present invention is not limited to this embodiment.

図1は、本発明の樹脂製中空パッケージを用いた半導体装置の断面図であり、図2は、そのパッケージ本体の斜視図である。   FIG. 1 is a sectional view of a semiconductor device using the resin hollow package of the present invention, and FIG. 2 is a perspective view of the package body.

樹脂製のパッケージ本体1は、半導体素子2を収納する凹部3を有し、その凹部3の内面からパッケージ本体1の上面及び外側面を経てパッケージ本体1の底面に至るまでの樹脂表面に、導電性インクをインクジェット印刷することによって配線パターン6が形成されている。また、半導体素子2と配線パターン6とはワイヤーボンディング7により電気的に接続されている。そして、半導体素子2を収納した凹部3は、例えばガラスなどの透明な蓋5によってシール剤4を介して気密封止されている。   The package body 1 made of resin has a recess 3 for accommodating the semiconductor element 2, and the conductive surface extends from the inner surface of the recess 3 to the bottom surface of the package body 1 through the upper surface and the outer surface of the package body 1. The wiring pattern 6 is formed by ink jet printing of the conductive ink. The semiconductor element 2 and the wiring pattern 6 are electrically connected by wire bonding 7. And the recessed part 3 which accommodated the semiconductor element 2 is airtightly sealed through the sealing agent 4 with transparent lids 5, such as glass.

ここで、半導体素子2と配線パターン6とのワイヤーボンディング性をより向上させるためには、配線パターン6に1層若しくは2層以上の導電薄膜層を積層することが好ましい。図3は、配線パターン6上に導電薄膜層を積層した例を模式的に示す。同図に示すように、パッケージ本体1上に、銅を含有するインクを用いてインクジェット印刷により配線パターン6が形成されている。そして、配線パターン6上に、2層目としてニッケルを含有するインク11、3層目として金を含有するインク12による導電薄膜層がインクジェット印刷により積層されている。なお、2層目及び3層目の導電薄膜層については、無電解めっきや電解めっき等のめっき加工により、2層目にニッケル11、3層目に金12を積層させることも可能である。   Here, in order to further improve the wire bonding property between the semiconductor element 2 and the wiring pattern 6, it is preferable to stack one or more conductive thin film layers on the wiring pattern 6. FIG. 3 schematically shows an example in which a conductive thin film layer is laminated on the wiring pattern 6. As shown in the figure, a wiring pattern 6 is formed on the package body 1 by ink jet printing using an ink containing copper. On the wiring pattern 6, a conductive thin film layer made of ink 11 containing nickel as the second layer and an ink 12 containing gold as the third layer is laminated by ink jet printing. For the second and third conductive thin film layers, nickel 11 can be laminated on the second layer, and gold 12 can be laminated on the third layer by plating such as electroless plating or electrolytic plating.

図4は、パッケージ本体1に放熱板10をインサートした例の斜視図である。   FIG. 4 is a perspective view of an example in which a heat sink 10 is inserted into the package body 1.

図4の例では、放熱板10は、パッケージ本体1の凹部3の半導体素子搭載面より僅かにパッケージ本体1の底面側にインサートされている。放熱板10は、その上面が半導体素子搭載面と同一面をなすようにインサートしてもよい。なお、実施例において放熱板10の材質は42Alloyとし、その厚みは0.20mmとした。   In the example of FIG. 4, the heat sink 10 is inserted slightly on the bottom side of the package body 1 from the semiconductor element mounting surface of the recess 3 of the package body 1. The heat sink 10 may be inserted so that the upper surface thereof is flush with the semiconductor element mounting surface. In addition, in the Example, the material of the heat sink 10 was 42 Alloy, and the thickness was 0.20 mm.

以上説明した本発明の樹脂製中空パッケージは、熱硬化性樹脂もしくは熱可塑性樹脂を用いて、トランスファーモールド成形または射出成形により、凹部3を有するパッケージ本体1を形成し、その後、所定の工程を経ることによって得ることができる。   The resin hollow package of the present invention described above forms the package body 1 having the recess 3 by transfer molding or injection molding using a thermosetting resin or a thermoplastic resin, and then undergoes a predetermined process. Can be obtained.

以下、その製造方法の一例として、熱硬化性樹脂を用いたトランスファーモールド成形法による製造方法を説明する。   Hereinafter, as an example of the manufacturing method, a manufacturing method by transfer molding using a thermosetting resin will be described.

図5は、その製造方法の工程フローを示す。また、図6は、放熱板をインサートする場合の工程フローを示す。   FIG. 5 shows a process flow of the manufacturing method. Moreover, FIG. 6 shows the process flow in the case of inserting a heat sink.

まず、トランスファーモールド成形により、凹部3を有するパッケージ本体1を形成し、180℃程度の温度で5時間程度ベークして硬化させる。また、放熱板10をインサートする場合は、予め金型内に放熱板10が吊りピン8を介して連結されているフレーム9をセットしてパッケージ本体を樹脂で形成する。この場合、放熱板10はパッケージ本体1にインサートされるがフレーム9はリード配線としてパッケージ本体1にインサートされないようにする。   First, the package body 1 having the recesses 3 is formed by transfer molding, and is baked and cured at a temperature of about 180 ° C. for about 5 hours. In addition, when the heat sink 10 is inserted, a frame 9 in which the heat sink 10 is connected to the mold via the suspension pins 8 is set in advance and the package body is formed of resin. In this case, the heat sink 10 is inserted into the package body 1, but the frame 9 is not inserted into the package body 1 as lead wiring.

その後、例えば、インクジェット印刷で銅を含有するインクをパッケージ本体1の表面に印刷して配線パターン6を形成し、乾燥、ベークまたは紫外線照射等を施す。また、先に図2で説明したように、ワイヤーボンディング性をより向上させるためには、配線パターン6上に導電薄膜層を積層する。この導電薄膜層をインクジェット印刷により形成する場合は、図3に示すように、2層目にニッケルを含有するインク11、3層目に金を含有するインク12を積層させ、それぞれインクジェット印刷と乾燥、ベークまたは紫外線照射等を繰り返し、導電薄膜層を積層する。一般的に、ベークする場合には、約150℃〜240℃程度の温度で1時間程度ベークする。なお、積層する材料は、特に限定されるものではなく、同等の特性を有する材料であれば代用できる。   Thereafter, for example, ink containing copper is printed on the surface of the package body 1 by inkjet printing to form the wiring pattern 6, and drying, baking, ultraviolet irradiation, or the like is performed. Further, as described above with reference to FIG. 2, a conductive thin film layer is laminated on the wiring pattern 6 in order to further improve the wire bonding property. When the conductive thin film layer is formed by ink jet printing, as shown in FIG. 3, the ink 11 containing nickel is laminated on the second layer, and the ink 12 containing gold is laminated on the third layer. The conductive thin film layer is laminated by repeating baking, ultraviolet irradiation, or the like. In general, when baking, baking is performed at a temperature of about 150 ° C. to 240 ° C. for about 1 hour. In addition, the material to laminate | stack is not specifically limited, If it is a material which has an equivalent characteristic, it can substitute.

ここで、インクジェット印刷によれば、ノズル動作速度すなわちインクの塗布速度や、ノズルからの塗布量、インクの重ね塗り等によって、配線パターン6及びその上に積層される導電薄膜層の厚みや幅を任意に調整ができる。そのため、パッケージ本体1の表面に、多様な配線パターン6を形成し、またその上に導電薄膜層を積層することができる。さらに、インクジェット印刷によれば、印刷面に非接触なので、パッケージ本体1の立体的な部位に対しても、配線パターン6及び導電薄膜層を容易に印刷して形成することができる。図7は、パッケージ本体1の表面に配線パターン6を多方向に引き回して形成した例を示す。   Here, according to inkjet printing, the thickness and width of the wiring pattern 6 and the conductive thin film layer stacked thereon are determined by the nozzle operation speed, that is, the ink application speed, the application amount from the nozzle, the ink overprinting, and the like. It can be adjusted arbitrarily. Therefore, various wiring patterns 6 can be formed on the surface of the package body 1 and a conductive thin film layer can be laminated thereon. Furthermore, according to inkjet printing, since the printed surface is not contacted, the wiring pattern 6 and the conductive thin film layer can be easily printed and formed even on a three-dimensional part of the package body 1. FIG. 7 shows an example in which the wiring pattern 6 is formed in multiple directions on the surface of the package body 1.

また、インクジェット印刷においてノズルと配線パターン形成面の角度は、特に垂直であることに限定はされないが、配線パターン及び導電薄膜層の幅、厚みなどの形成がしやすいように、必要に応じて角度をつけても良い。さらに、ノズルを複数搭載することで、各部位に一括して配線パターン及び導電薄膜層を形成することが可能であるなど、配線パターン及び導電薄膜層の形成時間が短縮され、生産性が向上するなどのメリットがある。   In addition, the angle between the nozzle and the wiring pattern forming surface in ink jet printing is not particularly limited to being vertical, but the angle may be adjusted as necessary so that the wiring pattern and the conductive thin film layer can be easily formed. You may put on. Furthermore, by mounting a plurality of nozzles, it is possible to form a wiring pattern and a conductive thin film layer in each part at a time. For example, the formation time of the wiring pattern and the conductive thin film layer is shortened and productivity is improved. There are merits such as.

なお、配線パターン6とパッケージ本体1の表面との密着性を向上させるため、インクジェット印刷する前に、パッケージ本体1の表面を粗面化しても良い。粗面化の方法はブラスト法、化学研磨法等があるが、限定はされない。   In order to improve the adhesion between the wiring pattern 6 and the surface of the package body 1, the surface of the package body 1 may be roughened before ink jet printing. The surface roughening method includes a blast method and a chemical polishing method, but is not limited thereto.

以上により、パッケージ本体1の表面に配線パターン6及び導電薄膜層を形成したMID構造の樹脂製中空パッケージが形成される。ただし、この配線パターン6及び導電薄膜層を形成する条件は、前記の条件に限定されるものではない。   As described above, the resin-made hollow package having the MID structure in which the wiring pattern 6 and the conductive thin film layer are formed on the surface of the package body 1 is formed. However, the conditions for forming the wiring pattern 6 and the conductive thin film layer are not limited to the above conditions.

配線パターン6及び導電薄膜層を形成した後、樹脂製中空パッケージを個片化するため、ダイシングを行う。   After forming the wiring pattern 6 and the conductive thin film layer, dicing is performed to separate the resin hollow package.

その後、半導体素子2を凹部3にダイボンディングして、半導体素子2のパット部と配線パターン6の端子となる部分を、ワイヤーボンディング7で接続する。最後に、凹部3を密閉するために、パッケージ本体1上面にシール剤を塗布して、凹部3を例えばガラスなどの透明な蓋で気密封止する。以上で、半導体装置が完成する。一般的にシール剤としては、紫外線硬化性樹脂が使用されているが特に限定されるものではない。   Thereafter, the semiconductor element 2 is die-bonded to the recess 3, and the pad portion of the semiconductor element 2 and the portion that becomes the terminal of the wiring pattern 6 are connected by the wire bonding 7. Finally, in order to seal the recess 3, a sealing agent is applied to the upper surface of the package body 1, and the recess 3 is hermetically sealed with a transparent lid such as glass. Thus, the semiconductor device is completed. In general, an ultraviolet curable resin is used as the sealing agent, but it is not particularly limited.

なお、放熱板をインサートする場合は、ワイヤーボンディング後、吊りピン8をカットして放熱板10をフレーム9から分離させる。   In addition, when inserting a heat sink, after wire bonding, the hanging pin 8 is cut and the heat sink 10 is separated from the frame 9.

本発明は、低コスト化、小型化、薄型化、軽量化、さらには機械的強度、耐湿性、放熱性、生産性等の向上が要求される、次世代の半導体素子を収納する樹脂製中空パッケージ及び半導体装置に特に好適に利用可能である。   The present invention is a resin-made hollow housing next-generation semiconductor elements that requires cost reduction, size reduction, thickness reduction, weight reduction, and further improvement in mechanical strength, moisture resistance, heat dissipation, productivity, etc. The present invention can be particularly suitably used for packages and semiconductor devices.

本発明の樹脂製中空パッケージを用いた半導体装置の断面図である。It is sectional drawing of the semiconductor device using the resin-made hollow packages of this invention. 本発明の樹脂製中空パッケージの斜視図である。It is a perspective view of the resin-made hollow package of this invention. 配線パターン上に導電薄膜層を積層した例を模式的に示す図である。It is a figure which shows typically the example which laminated | stacked the conductive thin film layer on the wiring pattern. 放熱板をインサートした本発明の樹脂製中空パッケージの斜視図である。It is a perspective view of the resin-made hollow package of this invention which inserted the heat sink. 本発明の樹脂製中空パッケージの製造方法の工程フロー図である。It is a process flow figure of a manufacturing method of a resin hollow package of the present invention. 放熱板をインサートする場合の本発明の樹脂製中空パッケージの製造方法の工程フロー図である。It is a process flow figure of the manufacturing method of the resin-made hollow package of this invention when inserting a heat sink. パッケージ本体表面に配線パターンを多方向に引き回した本発明の樹脂製中空パッケージを示す斜視図である。It is a perspective view which shows the resin-made hollow package of this invention which wired the wiring pattern to the package main body surface in multiple directions.

符号の説明Explanation of symbols

1 樹脂製中空パッケージ
2 半導体素子
3 凹部
4 シール剤
5 蓋
6 導電薄膜層からなる配線パターン
7 ワイヤーボンディング
8 吊りピン
9 リードフレーム
10 放熱板
11 ニッケルを含有するインク、若しくは、ニッケル
12 金を含有するインク、若しくは、金
DESCRIPTION OF SYMBOLS 1 Resin hollow package 2 Semiconductor element 3 Recessed part 4 Sealing agent 5 Lid 6 Wiring pattern which consists of a conductive thin film layer 7 Wire bonding 8 Hanging pin 9 Lead frame 10 Heat sink 11 Nickel-containing ink or nickel 12 gold is contained Ink or gold

Claims (9)

半導体素子を収納する凹部を有する半導体素子収納用樹脂製中空パッケージであって、前記凹部の内面からパッケージ本体の上面及び外側面を経てパッケージ本体の底面に至るまでの樹脂表面に、導電性インクを印刷して形成した配線パターンを有する半導体素子収納用樹脂製中空パッケージ。   A resin element hollow package for housing a semiconductor element having a recess for storing a semiconductor element, wherein conductive ink is applied to a resin surface from the inner surface of the recess to the bottom surface of the package body through the upper surface and the outer surface of the package body. A resin-made resin hollow package having a printed wiring pattern. 前記配線パターン上に、1層若しくは2層以上の導電薄膜層が積層された請求項1に記載の半導体素子収納用樹脂製中空パッケージ。   The resin-made hollow package for housing a semiconductor element according to claim 1, wherein one or more conductive thin film layers are laminated on the wiring pattern. 前記凹部の半導体素子搭載面と同一面、または前記半導体素子搭載面よりパッケージ本体の底面側に、厚みが0.050mm〜1.000mmの放熱板がインサートされている請求項1または請求項2に記載の半導体素子収納用樹脂製中空パッケージ。   The heat sink with a thickness of 0.050 mm to 1.000 mm is inserted in the same surface as the semiconductor element mounting surface of the recess or on the bottom surface side of the package body from the semiconductor element mounting surface. A resin hollow package for housing a semiconductor element as described. 請求項1から請求項3のいずれかに記載の半導体素子収納用樹脂製中空パッケージの凹部に半導体素子を搭載し、前記凹部を蓋で封止した半導体装置。   The semiconductor device which mounted the semiconductor element in the recessed part of the resin-made hollow package for semiconductor element accommodation in any one of Claims 1-3, and sealed the said recessed part with the lid | cover. 請求項4に記載の半導体装置を有する電子機器。   An electronic apparatus having the semiconductor device according to claim 4. 半導体素子を収納する凹部を有するパッケージ本体を樹脂で形成する工程と、
前記凹部の内面からパッケージ本体の上面及び外側面を経てパッケージ本体の底面に至るまでの樹脂表面に、導電性インクを印刷して配線パターンを形成する工程と、
前記配線パターンに乾燥、ベークまたは紫外線照射の処理を施す工程と、
を含む半導体素子収納用樹脂製中空パッケージの製造方法。
Forming a package body having a recess for housing a semiconductor element with a resin;
Forming a wiring pattern by printing conductive ink on the resin surface from the inner surface of the recess to the bottom surface of the package body through the upper surface and the outer surface of the package body;
A step of subjecting the wiring pattern to drying, baking or ultraviolet irradiation;
A method for manufacturing a resin-made hollow package for housing a semiconductor element.
前記配線パターンに乾燥、ベークまたは紫外線照射の処理を施す工程の後に、
前記配線パターン上に、印刷またはめっき加工により導電薄膜層を積層する工程を含む請求項6に記載の半導体素子収納用樹脂製中空パッケージの製造方法。
After the step of performing drying, baking or ultraviolet irradiation treatment on the wiring pattern,
The manufacturing method of the resin-made hollow package for semiconductor element storage of Claim 6 including the process of laminating | stacking a conductive thin film layer on the said wiring pattern by printing or plating.
半導体素子を収納する凹部を有するパッケージ本体を樹脂で形成する工程において、予め金型内に厚み0.050mm〜1.000mmの放熱板が吊りピンを介して連結されているフレームをセットしてパッケージ本体を樹脂で形成し、この際、前記放熱板はパッケージ本体にインサートされるが前記フレームはリード配線としてパッケージ本体にインサートされないようにし、前記吊りピンをカットして前記放熱板を前記フレームから分離する請求項6または請求項7に記載の半導体素子収納用樹脂製中空パッケージの製造方法。   In a process of forming a package body having a recess for housing a semiconductor element with a resin, a package is set by previously setting a frame in which a radiator plate having a thickness of 0.050 mm to 1.000 mm is connected via a suspension pin in a mold. The main body is made of resin. At this time, the heat sink is inserted into the package main body, but the frame is not inserted into the package main body as lead wiring, and the suspension pins are cut to separate the heat sink from the frame. The manufacturing method of the resin-made hollow package for semiconductor element storage of Claim 6 or Claim 7 to do. 請求項1から請求項3のいずれかに記載の半導体素子収納用樹脂製中空パッケージの前記凹部に、半導体素子を搭載する工程と、
前記半導体素子と前記配線パターンとを電気的に接続する工程と、
前記凹部を蓋で封止する工程と、
を含む半導体装置の製造方法。
Mounting a semiconductor element in the recess of the resin hollow package for housing a semiconductor element according to any one of claims 1 to 3;
Electrically connecting the semiconductor element and the wiring pattern;
Sealing the recess with a lid;
A method of manufacturing a semiconductor device including:
JP2006212043A 2006-08-03 2006-08-03 Resin-made hollow package for housing semiconductor element, semiconductor device, manufacturing method thereof, and electronic apparatus Pending JP2008041817A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006212043A JP2008041817A (en) 2006-08-03 2006-08-03 Resin-made hollow package for housing semiconductor element, semiconductor device, manufacturing method thereof, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006212043A JP2008041817A (en) 2006-08-03 2006-08-03 Resin-made hollow package for housing semiconductor element, semiconductor device, manufacturing method thereof, and electronic apparatus

Publications (1)

Publication Number Publication Date
JP2008041817A true JP2008041817A (en) 2008-02-21

Family

ID=39176525

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006212043A Pending JP2008041817A (en) 2006-08-03 2006-08-03 Resin-made hollow package for housing semiconductor element, semiconductor device, manufacturing method thereof, and electronic apparatus

Country Status (1)

Country Link
JP (1) JP2008041817A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321907A (en) * 2014-07-29 2016-02-10 迈克纳斯公司 Electrical component
DE102014012413A1 (en) 2014-08-26 2016-03-03 Micronas Gmbh Injection-molded circuit carrier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105321907A (en) * 2014-07-29 2016-02-10 迈克纳斯公司 Electrical component
US10165686B2 (en) 2014-07-29 2018-12-25 Tdk-Micronas Gmbh Electrical component package with surface leads
DE102014012413A1 (en) 2014-08-26 2016-03-03 Micronas Gmbh Injection-molded circuit carrier
US9718224B2 (en) 2014-08-26 2017-08-01 Tdk-Micronas Gmbh Injection-molded circuit carrier
DE102014012413B4 (en) 2014-08-26 2019-03-07 Tdk-Micronas Gmbh Injection-molded circuit carrier

Similar Documents

Publication Publication Date Title
US6864121B2 (en) Method of manufacturing circuit device
JP5515450B2 (en) Method for manufacturing printed circuit board
KR100723493B1 (en) Substrate for smart card modules applicable to both wire bonding and flip chip, and the smart card modules including them
JP2000340713A (en) Semiconductor package and manufacture thereof
CN101589464A (en) Wafer level CSP packaging concept
US10096567B2 (en) Package substrate and package
CN107546184B (en) Semiconductor package and method for manufacturing the same
JP2019057590A (en) Semiconductor element substrate, manufacturing method thereof, semiconductor device and manufacturing method thereof
CN107768339B (en) Semiconductor device and method of manufacturing semiconductor device
JP2008041817A (en) Resin-made hollow package for housing semiconductor element, semiconductor device, manufacturing method thereof, and electronic apparatus
JP2013258354A (en) Mold package and manufacturing method of the same
JP2007013067A (en) Method of manufacturing mounting substrate with reflector
JP2007005727A (en) Semiconductor device and its manufacturing method
JP2010109255A (en) Semiconductor device
JP4889359B2 (en) Electronic equipment
CN110383471B (en) Method for manufacturing lead frame for integrated circuit package
JP2011040640A (en) Method for manufacturing semiconductor device
JP2001127228A (en) Terminal land frame, method of manufacturing the same, resin-sealed semiconductor device and method of manufacturing the same
JP4018853B2 (en) Terminal land frame
KR101356389B1 (en) Semiconductor package having conductive terminals on upper surface and method for manufacturing thereof
KR101025775B1 (en) Lead frame and method of manufacturing semiconductor package using the same
US20170018487A1 (en) Thermal enhancement for quad flat no lead (qfn) packages
US20110211323A1 (en) Circuit board, semiconductor device, and method of manufacturing the semiconductor device
JP2010238994A (en) Semiconductor module and method of manufacturing the same
JP2011044601A (en) Lead frame, package type electronic component and electronic apparatus

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090403

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090724