JP2008034632A - Interposer and its manufacturing process, and semiconductor module and its manufacturing process - Google Patents

Interposer and its manufacturing process, and semiconductor module and its manufacturing process Download PDF

Info

Publication number
JP2008034632A
JP2008034632A JP2006206418A JP2006206418A JP2008034632A JP 2008034632 A JP2008034632 A JP 2008034632A JP 2006206418 A JP2006206418 A JP 2006206418A JP 2006206418 A JP2006206418 A JP 2006206418A JP 2008034632 A JP2008034632 A JP 2008034632A
Authority
JP
Japan
Prior art keywords
interposer
inductor element
substrate
manufacturing
magnetic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006206418A
Other languages
Japanese (ja)
Other versions
JP4929905B2 (en
Inventor
Tomonaga Kobayashi
知永 小林
Yuzo Takita
雄三 滝田
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006206418A priority Critical patent/JP4929905B2/en
Publication of JP2008034632A publication Critical patent/JP2008034632A/en
Application granted granted Critical
Publication of JP4929905B2 publication Critical patent/JP4929905B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To form a large capacity inductor element with low cost. <P>SOLUTION: The interposer provided with an inductor element 40 on one surface 10a of a substrate comprises a first film portion 30 formed on one surface 10a of the substrate in order to seal the inductor element 40, a second film portion 60 formed on the other surface 10b of the substrate, and joints 17-19 for connecting the first film portion 30 and the second film portion 60. The first film portion 30, the second film portion 60 and the joints 17-19 are formed of resin material into which powdery magnetic substance is dispersed. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、インターポーザーとその製造方法及び半導体モジュール並びにその製造方法に関するものである。   The present invention relates to an interposer, a manufacturing method thereof, a semiconductor module, and a manufacturing method thereof.

近年、携帯情報端末をはじめ、各種の携帯型電子機器の普及が著しい。このような電子機器においては、携帯性の向上や高機能化が強く求められる技術傾向にあることから、電子機器に実装される半導体装置においても、一層の小型、軽量、薄型化が要望されている。このような傾向、要望に対応するための半導体装置のパッケージ構造（封止構造）として、パッケージの外形寸法を集積回路が形成された半導体基板（半導体チップ）の寸法とほぼ等しくすることができるチップサイズパッケージ（Chip Size Package）が知られている。   In recent years, various portable electronic devices such as portable information terminals have been widely used. In such an electronic device, there is a technical trend that strongly demands an improvement in portability and high functionality, and therefore, there is a demand for further reduction in size, weight, and thickness in a semiconductor device mounted on the electronic device. Yes. As a package structure (sealing structure) of a semiconductor device for responding to such trends and demands, a chip capable of making the outer dimensions of the package substantially equal to the dimensions of a semiconductor substrate (semiconductor chip) on which an integrated circuit is formed A size package (Chip Size Package) is known.

このように、電子機器の小型化が進む中で、半導体装置に高性能なコンデンサ及びインダクタを集積化することが求められている。半導体基板上に形成されるインダクタの多くはスパイラル形状をなしている。また、このインダクタの特性を現すパラメータとしては、Ｑ値（インダクタンスと抵抗値との比）がある。   As described above, with the progress of miniaturization of electronic devices, it is required to integrate high performance capacitors and inductors in a semiconductor device. Many inductors formed on a semiconductor substrate have a spiral shape. Further, as a parameter expressing the characteristics of the inductor, there is a Q value (ratio between inductance and resistance value).

半導体装置に複数回周回された、例えば、スパイラル状のインダクタを用いるとＱ値が低下してしまうため、従来から種々の構造上の工夫がなされている。例えば、特許文献１には、強磁性金属と絶縁性化合物とを交互に積層して磁性膜層を形成する技術が開示され、特許文献２には磁性膜の下に積層された無機絶縁膜の下面がコイルの上面のみで保持される技術が開示されている。また、特許文献３には、導電性金属膜が絶縁膜を挟んで積層され、積層された導電性金属膜の両端がそれぞれ互いに接続される技術が開示されている。さらに、特許文献４には、積層磁性膜層の構成が開示されている。
また、特許文献５には、層間絶縁膜を介して一対のコイル配線がプラグで電気的に接続されて形成され、コイル配線の中央部及び外周部に軟磁性体粒子を接着性材料で固化して形成された磁気コアが配置されるオンチップ・コイルの構成が開示されている。
特開２００３−２４９４０８号公報 特開平７−２４９５２３号公報 特許第３５８００５４号公報 特許第３７３０３６６号公報 特開２００１−２８４５３３号公報 Since, for example, when a spiral inductor that is circulated a plurality of times in a semiconductor device is used, the Q value decreases, various structural devices have been conventionally used. For example, Patent Document 1 discloses a technique of forming a magnetic film layer by alternately laminating a ferromagnetic metal and an insulating compound, and Patent Document 2 discloses an inorganic insulating film stacked under the magnetic film. A technique in which the lower surface is held only by the upper surface of the coil is disclosed. Patent Document 3 discloses a technique in which conductive metal films are stacked with an insulating film interposed therebetween, and both ends of the stacked conductive metal films are connected to each other. Further, Patent Document 4 discloses a configuration of a laminated magnetic film layer.
In Patent Document 5, a pair of coil wirings are electrically connected by plugs through an interlayer insulating film, and soft magnetic particles are solidified with an adhesive material at the center and outer periphery of the coil wiring. An on-chip coil configuration in which a magnetic core formed in this manner is arranged is disclosed.
Japanese Patent Laid-Open No. 2003-249408 JP-A-7-249523 Japanese Patent No. 3580054 Japanese Patent No. 3730366 JP 2001-284533 A

しかしながら、上述したような従来技術には、以下のような問題が存在する。
インダクタをＩＣ表面上に形成する場合、材料や構造の制約から大容量のインダクタを形成することが困難であることが判明している。
そこで、インダクタを形成したインターポーザーをＩＣに接続することが考えられており、そのため、大容量のインダクタを低コストで形成する技術の開発が強く望まれていた。 However, the following problems exist in the conventional technology as described above.
When an inductor is formed on an IC surface, it has been found that it is difficult to form a large-capacity inductor due to material and structure restrictions.
Therefore, it is considered to connect an interposer in which an inductor is formed to an IC. Therefore, development of a technique for forming a large-capacity inductor at a low cost has been strongly desired.

本発明は、以上のような点を考慮してなされたもので、大容量のインダクタを低コストで形成できるインターポーザーとその製造方法及び半導体モジュール並びにその製造方法を提供することを目的とする。   The present invention has been made in view of the above points, and an object thereof is to provide an interposer that can form a large-capacity inductor at a low cost, a manufacturing method thereof, a semiconductor module, and a manufacturing method thereof.

上記の目的を達成するために本発明は、以下の構成を採用している。
本発明のインターポーザーは、基板の一方の面にインダクタ素子が設けられるインターポーザーであって、前記基板の一方の面に成膜され前記インダクタ素子を封止する第１膜部と、前記基板の他方の面に成膜された第２膜部と、前記第１膜部及び前記第２膜部を接続する接続部とを有し、前記第１膜部、前記第２膜部及び前記接続部は、粉末状の磁性体が分散された樹脂材で形成されることを特徴とするものである。
例えば、上述した特許文献５の技術では、磁力線に関して閉磁路が形成できていないが、本発明のインターポーザーでは、インダクタ素子から発生する磁力線の磁路が磁性体分散樹脂体内で閉じることになるため、磁束密度を大きくすることが可能になり、大容量のインダクタンス値（Ｌ値）を得ることができる。逆に、本発明では、少ない巻数でインダクタ素子を形成することが可能になるため、占有面積の削減できるという効果も奏する。
また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。 In order to achieve the above object, the present invention employs the following configuration.
An interposer according to the present invention is an interposer in which an inductor element is provided on one surface of a substrate, the first film portion being formed on one surface of the substrate and sealing the inductor element, and the substrate A second film part formed on the other surface; and a connection part for connecting the first film part and the second film part, the first film part, the second film part, and the connection part. Is characterized in that it is formed of a resin material in which a powdery magnetic material is dispersed.
For example, in the technique of Patent Document 5 described above, a closed magnetic path cannot be formed with respect to the magnetic field lines. However, in the interposer of the present invention, the magnetic path of the magnetic field lines generated from the inductor element is closed within the magnetic material dispersed resin. The magnetic flux density can be increased, and a large-capacity inductance value (L value) can be obtained. On the contrary, in the present invention, it is possible to form an inductor element with a small number of turns, so that an occupied area can be reduced.
In the present invention, since the magnetic resin body can be formed by a simple method of applying a resin material in which a powdered magnetic body is dispersed by a printing method, a spin coating method, a droplet discharge method, etc., the cost is increased. It can be avoided.

前記インダクタ素子が、スパイラル状にパターニングされた配線を有し、前記接続部が、前記インダクタ素子の周囲と、前記インダクタ素子の中心部とに設けられる構成も好適に採用できる。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より大容量のインダクタンス値（Ｌ値）を得ることが可能になる。 A configuration in which the inductor element has wiring patterned in a spiral shape, and the connection portion is provided around the inductor element and at the center of the inductor element can also be suitably employed.
As a result, in the present invention, the lines of magnetic force generated from the inductor element form a closed loop and are easily concentrated, so that the magnetic flux density is improved and a larger-capacity inductance value (L value) can be obtained.

前記接続部としては、前記基板を貫通して設けられる構成を採用できる。
これにより、本発明では、基板の所望位置（所定位置）に貫通孔を形成し、この貫通孔に磁性体分散樹脂材を充填することにより、当該接続部を介して第１膜部及び第２膜部において磁力線を閉ループを形成することができる。また、基板に貫通孔を形成することにより、容易に接続部を設定することが可能になる。 As the connection portion, a configuration provided through the substrate can be employed.
Thereby, in this invention, a through-hole is formed in the desired position (predetermined position) of a board | substrate, and it fills this through-hole with a magnetic body dispersion | distribution resin material, By this said connection part, a 1st film part and 2nd It is possible to form a closed loop of the lines of magnetic force in the film part. Moreover, it becomes possible to set a connection part easily by forming a through-hole in a board | substrate.

前記インダクタ素子が、前記基板に貼設された金属箔配線で形成される場合、前記金属箔配線は１２μｍ以上の厚さを有することが好ましい。
これにより、本発明では、金属箔を安定して基板に貼り合わせることができ、高品質のインターポーザーを形成することができる。 When the inductor element is formed of a metal foil wiring attached to the substrate, the metal foil wiring preferably has a thickness of 12 μm or more.
Thereby, in this invention, metal foil can be stably affixed on a board | substrate and a high quality interposer can be formed.

また、本発明では、前記基板の他方の面に、前記第２膜部に封止された第２インダクタ素子が設けられる構成を好適に採用できる。
これにより、本発明では、インダクタ素子及び第２インダクタ素子の双方で磁力線を生じさせることができ、より大容量のインダクタンス値（Ｌ値）を得ることが可能になる。 Moreover, in this invention, the structure by which the 2nd inductor element sealed by the said 2nd film | membrane part is provided in the other surface of the said board | substrate can be employ | adopted suitably.
Thereby, in this invention, a magnetic force line can be produced in both an inductor element and a 2nd inductor element, and it becomes possible to obtain a larger-capacity inductance value (L value).

そして、本発明の半導体モジュールは、先に記載のインターポーザーと、半導体素子とが接続されてなることを特徴とするものである。
従って、本発明の半導体モジュールでは、ＩＣチップ等の半導体素子に、コスト増を招くことなく、大容量のインダクタンス値が得られるインターポーザーが接続されているため、コストダウンに寄与できる高品質の半導体モジュールを得ることができる。 The semiconductor module of the present invention is characterized in that the above-described interposer and a semiconductor element are connected.
Therefore, in the semiconductor module of the present invention, a high-quality semiconductor that can contribute to cost reduction is connected to a semiconductor element such as an IC chip, which is connected to an interposer that provides a large-capacity inductance value without incurring an increase in cost. You can get a module.

一方、本発明のインターポーザーの製造方法は、基板の一方の面にインダクタ素子が設けられるインターポーザーの製造方法であって、前記基板の一方の面に、前記インダクタ素子を封止する第１膜部を成膜する工程と、前記基板の他方の面に、第２膜部を成膜する工程と、前記第１膜部及び前記第２膜部を接続する接続部を形成する工程とを有し、前記第１膜部、前記第２膜部及び前記接続部を、粉末状の磁性体が分散された樹脂材で形成することを特徴とするものである。
従って、本発明のインターポーザーの製造方法では、インダクタ素子から発生する磁力線の磁路が磁性体分散樹脂体内で閉じることになるため、磁力線に関して閉磁路が形成できていない上述した特許文献５の技術と比較して、磁束密度を大きくすることが可能になり、大容量のインダクタンス値（Ｌ値）を得ることができる。逆に、本発明では、少ない巻数でインダクタ素子を形成することが可能になるため、占有面積の削減できるという効果も奏する。
また、本発明では、粉末状の磁性体が分散された樹脂材を印刷法、スピンコート法、液滴吐出法等により塗布するという簡単な工法で磁性樹脂体を形成できるため、コストの増加を回避することができる。 On the other hand, the interposer manufacturing method of the present invention is an interposer manufacturing method in which an inductor element is provided on one surface of a substrate, and the first film sealing the inductor element on one surface of the substrate. Forming a second film portion on the other surface of the substrate, and forming a connection portion connecting the first film portion and the second film portion. The first film part, the second film part, and the connection part are formed of a resin material in which a powdery magnetic material is dispersed.
Therefore, in the method of manufacturing an interposer according to the present invention, the magnetic path of the magnetic field lines generated from the inductor element is closed in the magnetic material-dispersed resin, and therefore the closed magnetic circuit cannot be formed with respect to the magnetic field lines. As compared with, the magnetic flux density can be increased, and a large-capacity inductance value (L value) can be obtained. On the contrary, in the present invention, it is possible to form an inductor element with a small number of turns, so that an occupied area can be reduced.
In the present invention, since the magnetic resin body can be formed by a simple method of applying a resin material in which a powdered magnetic body is dispersed by a printing method, a spin coating method, a droplet discharge method, etc., the cost is increased. It can be avoided.

前記インダクタ素子が、スパイラル状にパターニングされた配線を有する場合、前記接続部を、前記インダクタ素子の周囲と、前記インダクタ素子の中心部とに設けることが好適である。
これにより、本発明では、インダクタ素子から発生する磁力線が閉ループを形成して集中させやすくなるため、磁束密度が向上し、より大容量のインダクタンス値（Ｌ値）を得ることが可能になる。 In the case where the inductor element has a wiring patterned in a spiral shape, it is preferable that the connection portion is provided around the inductor element and at the center of the inductor element.
As a result, in the present invention, the lines of magnetic force generated from the inductor element form a closed loop and are easily concentrated, so that the magnetic flux density is improved and a larger-capacity inductance value (L value) can be obtained.

前記接続部としては、前記基板を貫通して設けられることが好ましい。
これにより、本発明では、基板の所望位置（所定位置）に貫通孔を形成し、この貫通孔に磁性体分散樹脂材を充填することにより、当該接続部を介して第１膜部及び第２膜部において磁力線を閉ループを形成することができる。また、基板に貫通孔を形成することにより、容易に接続部を設定することが可能になる。 The connection portion is preferably provided through the substrate.
Thereby, in this invention, a through-hole is formed in the desired position (predetermined position) of a board | substrate, and it fills this through-hole with a magnetic body dispersion | distribution resin material, By this said connection part, a 1st film part and 2nd It is possible to form a closed loop of the lines of magnetic force in the film part. Moreover, it becomes possible to set a connection part easily by forming a through-hole in a board | substrate.

また、本発明のインターポーザーの製造方法では、前記インダクタ素子は、前記基板に貼設された金属箔配線で形成される場合には前記金属箔配線を１２μｍ以上の厚さで形成することが好ましい。
これにより、本発明では、金属箔を安定して基板に貼り合わせることができ、高品質のインターポーザーを形成することができる。 In the interposer manufacturing method of the present invention, when the inductor element is formed of a metal foil wiring attached to the substrate, the metal foil wiring is preferably formed with a thickness of 12 μm or more. .
Thereby, in this invention, metal foil can be stably affixed on a board | substrate and a high quality interposer can be formed.

また、本発明のインターポーザーの製造方法では、前記基板の他方の面に、前記第２膜部に封止される第２インダクタ素子を設ける工程を有する手順も好適に採用できる。
これにより、本発明では、インダクタ素子及び第２インダクタ素子の双方で磁力線を生じさせることができ、より大容量のインダクタンス値（Ｌ値）を得ることが可能になる。 In the method for manufacturing an interposer according to the present invention, a procedure including a step of providing a second inductor element sealed by the second film portion on the other surface of the substrate can be suitably employed.
Thereby, in this invention, a magnetic force line can be produced in both an inductor element and a 2nd inductor element, and it becomes possible to obtain a larger-capacity inductance value (L value).

そして、本発明の半導体モジュールの製造方法は、先に記載の製造方法でインターポーザーを製造する工程と、製造した前記インターポーザーと半導体素子とを接続する工程とを有することを特徴とするものである。
従って、本発明の半導体モジュールでは、ＩＣチップ等の半導体素子に、コスト増を招くことなく、大容量のインダクタンス値が得られるインターポーザーが接続されているため、コストダウンに寄与できる高品質の半導体モジュールを得ることができる。 And the manufacturing method of the semiconductor module of this invention has the process of manufacturing an interposer with the manufacturing method as described above, and the process of connecting the manufactured said interposer and a semiconductor element. is there.
Therefore, in the semiconductor module of the present invention, an interposer capable of obtaining a large inductance value without causing an increase in cost is connected to a semiconductor element such as an IC chip. You can get a module.

以下、本発明のインターポーザーとその製造方法及び半導体モジュール並びにその製造方法の実施の形態を、図１ないし図４を参照して説明する。
なお、以下の説明に用いる各図面では、各部材を認識可能な大きさとするため、各部材の縮尺を適宜変更している。
ここでは、例えば、インターポーザーがＩＣチップに接続された半導体モジュールについて説明する。 DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of an interposer, a manufacturing method thereof, a semiconductor module, and a manufacturing method thereof according to the present invention will be described below with reference to FIGS.
In each drawing used for the following description, the scale of each member is appropriately changed to make each member a recognizable size.
Here, for example, a semiconductor module in which an interposer is connected to an IC chip will be described.

図１（ａ）は、本実施の形態における半導体モジュールの構成を示す平面図であって、図１（ｂ）は、半導体モジュールの概略構成を示す正面断面図である。
本実施形態の半導体モジュール（半導体装置）１は、図１に示すように、インターポーザー１０と、ＩＣチップ（半導体素子）１２（図１（ａ）では図示せず、図１（ｂ）参照）と、ＩＣチップ１２を埋め込むようにして、インターポーザー１０の主面１０ａ全体に形成されるモールド材１６とからなるシステムインパッケージ（ＳｉＰ）の構成をなすものである。 FIG. 1A is a plan view showing the configuration of the semiconductor module in the present embodiment, and FIG. 1B is a front sectional view showing the schematic configuration of the semiconductor module.
As shown in FIG. 1, the semiconductor module (semiconductor device) 1 of this embodiment includes an interposer 10 and an IC chip (semiconductor element) 12 (not shown in FIG. 1A, see FIG. 1B). And a system-in-package (SiP) structure comprising a molding material 16 formed on the entire main surface 10a of the interposer 10 so as to embed the IC chip 12.

インターポーザー１０は平面視矩形状を呈し、その主面（一方の面）１０ａの略中央に、能動面側を対向させたＩＣチップ１２が実装されている。ＩＣチップ１２は、Ｗ−ＣＳＰ（Wafer level Chip Scale Package）技術により形成され、インターポーザー１０の長辺より短い長辺を有する平面視矩形状を呈しており、その長辺をインターポーザー１０の長辺に沿わせた方向で搭載されている。ＩＣチップ１２は、上述したように、その能動面をインターポーザー１０の主面１０ａと対向させた状態でフリップチップ実装され、能動面１２ａ及び主面１０ａ間に介在する接続端子１５によって、インターポーザー１０上へと実装されている。   The interposer 10 has a rectangular shape in a plan view, and an IC chip 12 with the active surface facing is mounted at the approximate center of the main surface (one surface) 10a. The IC chip 12 is formed by W-CSP (Wafer level Chip Scale Package) technology, and has a rectangular shape in plan view having a long side shorter than the long side of the interposer 10. It is mounted in the direction along the side. As described above, the IC chip 12 is flip-chip mounted with its active surface facing the main surface 10a of the interposer 10, and the interposer is connected by the connection terminal 15 interposed between the active surface 12a and the main surface 10a. 10 is mounted.

インターポーザー１０は、ここでは例えばガラス繊維を含んだエポキシ樹脂（ガラス・エポキシ樹脂）のような汎用樹脂を主体として構成された配線基板であって、各種電子機器のマザーボードに実装する際の中継基板として機能するものである。なお、インターポーザー１０としては、フレキシブル基板であってもよい。   Here, the interposer 10 is a wiring board mainly composed of a general-purpose resin such as an epoxy resin (glass / epoxy resin) containing glass fiber, and is a relay board for mounting on a motherboard of various electronic devices. It functions as. The interposer 10 may be a flexible substrate.

また、インターポーザー１０の裏面（他方の面）１０ｂ側には、主面１０ａ側における所定のインターポーザー側接続パッド部に接続された電極部が形成されており、それぞれの電極部上にバンプボール等を接続することで構成される電極端子２６を複数（ここでは、図１中、左右方向の端縁近傍にそれぞれ４つ）有している。このインターポーザー１０の電極端子２６が、半導体モジュール１の外部接続端子として機能することになる。   Further, on the back surface (the other surface) 10b side of the interposer 10, an electrode portion connected to a predetermined interposer side connection pad portion on the main surface 10a side is formed, and a bump ball is formed on each electrode portion. Etc., a plurality of electrode terminals 26 (here, four each in the vicinity of the edge in the left-right direction in FIG. 1). The electrode terminal 26 of the interposer 10 functions as an external connection terminal of the semiconductor module 1.

また、インターポーザー１０の主面１０ａには、配線を平面視スパイラル状に形成することにより、インダクタ素子４０が設けられている。さらに、インターポーザー１０の裏面１０ｂには、インダクタ素子４０と平面視で同一形状にインダクタ素子８０が形成されている。インダクタ素子４０、８０は平面視において略矩形の渦巻状（スパイラル状）に形成されているが、略円形や略多角形の渦巻状に形成されていてもよい。また、図１（ｂ）に示すように、インダクタ素子４０、８０は側面視において同一平面状にそれぞれ形成されている。すなわち、本実施形態のインダクタ素子４０、８０としては、平面型インダクタ素子（スパイラルインダクタ素子）が採用されている。   The main surface 10a of the interposer 10 is provided with an inductor element 40 by forming wiring in a spiral shape in a plan view. Furthermore, an inductor element 80 is formed on the back surface 10b of the interposer 10 in the same shape as the inductor element 40 in plan view. The inductor elements 40 and 80 are formed in a substantially rectangular spiral shape (spiral shape) in a plan view, but may be formed in a substantially circular or substantially polygonal spiral shape. Further, as shown in FIG. 1B, the inductor elements 40 and 80 are formed in the same plane as viewed from the side. That is, planar inductor elements (spiral inductor elements) are employed as the inductor elements 40 and 80 of the present embodiment.

これらインダクタ素子４０、８０は、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、チタン（Ｔｉ）、タングステン（Ｗ）、チタンタングステン（ＴｉＷ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、ニッケルバナジウム（ＮｉＶ）、クロム（Ｃｒ）、アルミニウム（Ａｌ）、パラジウム（Ｐｄ）等の導電性材料の単体または複合材料により、単層もしくは複数層に形成されている。なお電解メッキ法によりインダクタ素子４０、８０を形成する場合には、インダクタ素子４０、８０は下地層の表面に形成されることが多いが、図１では下地層の記載を省略している。   These inductor elements 40 and 80 are made of copper (Cu), gold (Au), silver (Ag), titanium (Ti), tungsten (W), titanium tungsten (TiW), titanium nitride (TiN), nickel (Ni), It is formed in a single layer or a plurality of layers of a single material or a composite material of a conductive material such as nickel vanadium (NiV), chromium (Cr), aluminum (Al), palladium (Pd). When the inductor elements 40 and 80 are formed by the electrolytic plating method, the inductor elements 40 and 80 are often formed on the surface of the underlayer, but the description of the underlayer is omitted in FIG.

インダクタ素子４０、８０の周囲には、インターポーザー１０の長辺及び短辺と平行に延び、インターポーザー１０を貫通する平面視矩形の貫通孔１７、１８がそれぞれ形成されている。また、インダクタ素子４０、８０の中心部には平面視円形状の貫通孔１９が形成されている。インダクタ素子４０の外側端部（配線の外側端部）は、図示しない電極を介して、例えばＩＣチップ１２と接続されている。また、インダクタ素子８０の外側端部（配線の外側端部）は上記の電極部を介して電極端子２６と接続されている。
また、インダクタ素子４０、８０の中心側の端部は、貫通孔１９の壁面に形成された配線（図示せず）により接続されている。 Around the inductor elements 40, 80, rectangular through holes 17, 18 extending in parallel with the long side and the short side of the interposer 10 and penetrating the interposer 10 are formed, respectively. A through-hole 19 having a circular shape in plan view is formed at the center of the inductor elements 40 and 80. The outer end portion (outer end portion of the wiring) of the inductor element 40 is connected to, for example, the IC chip 12 via an electrode (not shown). Further, the outer end portion (outer end portion of the wiring) of the inductor element 80 is connected to the electrode terminal 26 through the electrode portion.
In addition, the end portions on the center side of the inductor elements 40 and 80 are connected by wiring (not shown) formed on the wall surface of the through hole 19.

また、インターポーザー１０には、インダクタ素子４０及び貫通孔１７〜１９を覆う領域に磁性樹脂層（第１膜部）３０が主面１０ａに形成されている。この磁性樹脂層３０は、ポリイミド樹脂やエポキシ樹脂等の非磁性樹脂材にアモルファス磁石やフェライト等の粉末状の磁性体が、導電性を有さない程度の量で添加され分散されたものであり、透磁率としては１０Ｈ／ｍ以上であることが好ましい。この磁性樹脂層３０の厚さは、ＩＣチップ１２と接触しないように、接続端子１５の厚さ（例えば３０〜５０μｍ）よりも薄く（例えば２０〜３０μｍ）成膜される。   In the interposer 10, a magnetic resin layer (first film portion) 30 is formed on the main surface 10 a in a region covering the inductor element 40 and the through holes 17 to 19. This magnetic resin layer 30 is a non-magnetic resin material such as a polyimide resin or an epoxy resin in which a powdered magnetic material such as an amorphous magnet or ferrite is added and dispersed in an amount that does not have conductivity. The magnetic permeability is preferably 10 H / m or more. The magnetic resin layer 30 is formed to have a thickness (for example, 20 to 30 μm) thinner than the thickness of the connection terminal 15 (for example, 30 to 50 μm) so as not to contact the IC chip 12.

また、インターポーザー１０の裏面１０ｂには、インダクタ素子８０及び貫通孔１７〜１９を覆う領域に磁性樹脂層（第２膜部）６０が形成されている。この磁性樹脂層６０は、磁性樹脂層３０と同一の材料で形成されている。この磁性樹脂層６０の厚さは、電極端子２６を介して接続される外部基板と接触しないように、電極端子２６の厚さよりも薄く成膜される。
また、これら磁性樹脂層３０、６０は、当該磁性樹脂層３０、６０を形成する磁性樹脂材料を貫通孔１７〜１９に装填することで設けられた接続部２７〜２９によって、互いに接続されている。 A magnetic resin layer (second film portion) 60 is formed on the back surface 10 b of the interposer 10 in a region covering the inductor element 80 and the through holes 17 to 19. The magnetic resin layer 60 is formed of the same material as the magnetic resin layer 30. The magnetic resin layer 60 is formed to be thinner than the electrode terminal 26 so as not to come into contact with an external substrate connected via the electrode terminal 26.
The magnetic resin layers 30 and 60 are connected to each other by connection portions 27 to 29 provided by loading the magnetic resin material forming the magnetic resin layers 30 and 60 into the through holes 17 to 19. .

モールド材１６としては、例えば所定の粒径のシリカを分散させた熱硬化型エポキシ系樹脂からなるものが使用される。このように、モールド材１６によって、ＩＣチップ１２、インターポーザー１０を封止することにより、これらＩＣチップ１２、インターポーザー１０に対する機械的又は化学的な保護を得ることができる。   As the molding material 16, for example, a material made of a thermosetting epoxy resin in which silica having a predetermined particle diameter is dispersed is used. Thus, by sealing the IC chip 12 and the interposer 10 with the molding material 16, mechanical or chemical protection for the IC chip 12 and the interposer 10 can be obtained.

次に、本実施形態の半導体モジュールの製造方法について、図２を参照して説明する。
まず、図２（ａ）に示すように、インターポーザー１０に対してエッチング等により貫通孔１７〜１９（図２（ａ）では貫通孔１７は図示せず、図１（ａ）参照）を形成するとともに、電解メッキ法等により、インダクタ素子４０、８０や上述した電極、電極部、貫通孔１９内の配線等を形成する。 Next, the manufacturing method of the semiconductor module of this embodiment is demonstrated with reference to FIG.
First, as shown in FIG. 2 (a), through holes 17 to 19 are formed in the interposer 10 by etching or the like (the through hole 17 is not shown in FIG. 2 (a), see FIG. 1 (a)). At the same time, the inductor elements 40 and 80, the above-described electrodes, electrode portions, wirings in the through holes 19 and the like are formed by electrolytic plating or the like.

続いて、図２（ｂ）に示すように、印刷法やスピンコート法、液滴吐出法、フォトリソグラフィ等を用いて磁性樹脂材料を貫通孔１７〜１９に装填する。この後、磁性樹脂材料を乾燥・焼成して硬化させることにより、接続部２７〜２９が形成される。   Subsequently, as shown in FIG. 2B, a magnetic resin material is loaded into the through holes 17 to 19 by using a printing method, a spin coating method, a droplet discharge method, photolithography, or the like. Thereafter, the connecting portions 27 to 29 are formed by drying, baking, and curing the magnetic resin material.

続いて、図２（ｃ）に示すように、インターポーザー１０の裏面１０ｂ上でインダクタ素子８０及び貫通孔１７〜１９を覆う領域に磁性樹脂層６０を形成する。この磁性樹脂層６０も、印刷法やスピンコート法、液滴吐出法、フォトリソグラフィ等を用いて形成することができる。   Subsequently, as shown in FIG. 2C, the magnetic resin layer 60 is formed in a region covering the inductor element 80 and the through holes 17 to 19 on the back surface 10 b of the interposer 10. The magnetic resin layer 60 can also be formed using a printing method, a spin coating method, a droplet discharge method, photolithography, or the like.

そして、磁性樹脂層６０を硬化させた後に、図２（ｄ）に示すように、インターポーザー１０の主面１０ａ上でインダクタ素子４０及び貫通孔１７〜１９を覆う領域に磁性樹脂層３０を形成する。この磁性樹脂層３０も、印刷法やスピンコート法、液滴吐出法、フォトリソグラフィ等を用いて形成することができる。
この後、インターポーザー１０の主面１０ａ上の電極部に、図２（ｅ）に示すように、電極端子２６をはんだ等により形成する。 And after hardening the magnetic resin layer 60, as shown in FIG.2 (d), the magnetic resin layer 30 is formed in the area | region which covers the inductor element 40 and the through-holes 17-19 on the main surface 10a of the interposer 10. FIG. To do. The magnetic resin layer 30 can also be formed using a printing method, a spin coating method, a droplet discharge method, photolithography, or the like.
After that, as shown in FIG. 2E, electrode terminals 26 are formed on the electrode portions on the main surface 10a of the interposer 10 with solder or the like.

この後、図１（ｂ）に示すように、Ｗ−ＣＳＰ技術を用いて形成されたＩＣチップ１２と、上記のインターポーザー１０とを接続端子１５において接続する。この接続端子１５としては、例えば異方性導電フィルム（ＡＣＦ：Anisotropic Conductive Film）、異方性導電ペースト（ＡＣＰ：Anisotropic Conductive Paste）及び非導電性ペースト（ＮＣＰ：Non-Conductive Paste）、アンダーフィル材等を用いることができる。   Thereafter, as shown in FIG. 1B, the IC chip 12 formed by using the W-CSP technique and the interposer 10 are connected at the connection terminal 15. Examples of the connection terminal 15 include an anisotropic conductive film (ACF), an anisotropic conductive paste (ACP) and a non-conductive paste (NCP), an underfill material. Etc. can be used.

次に、モールド金型を用いて、ＩＣチップ１２を埋め込むようにして、インターポーザーの主面１０ａ上をモールド材１６で封止する。モールド金型へモールド材１６を注入させる方法は、サイドゲートとよばれる通路から溶融しながら流し込むトランスファモールド方式が一般的であって、このような方式を用いてＩＣチップ１２をモールド材１６で封止してパッケージ化する。モールド材１６としては、所定の粒径のシリカを分散させた熱硬化型エポキシ系樹脂からなるものを使用する。
モールド材１６の形成方法としては、上記したモールド金型によるものではなく、スピンコートによる成膜やドライフィルム等を貼着することによっても可能である。
以上により、本実施形態に係る半導体モジュール１が完成する。 Next, using a mold, the IC chip 12 is embedded and the main surface 10a of the interposer is sealed with the molding material 16. A method of injecting the molding material 16 into the mold is generally a transfer molding method in which the molding material 16 is melted and poured from a passage called a side gate. The IC chip 12 is sealed with the molding material 16 using such a method. Stop and package. As the molding material 16, a material made of a thermosetting epoxy resin in which silica having a predetermined particle diameter is dispersed is used.
The molding material 16 may be formed by a method other than the above-described mold mold, such as film formation by spin coating or affixing a dry film or the like.
Thus, the semiconductor module 1 according to this embodiment is completed.

上記の構成の半導体モジュール１においては、インターポーザー１０の両面１０ａ、１０ｂに配置された磁性樹脂層３０、６０に磁性体が分散されて磁性層として機能するため、インダクタ素子４０、８０が通電されたときに発生する、図３に矢印で示す磁力線が磁性樹脂層３０、６０で閉磁路を形成することになる。特に、上記実施形態では、インダクタ素子４０、８０の外側及び中心部に磁性樹脂層３０、６０を接続する接続部１７〜１９が形成されることから、磁力線が集中する閉ループを形成しやすくなる。   In the semiconductor module 1 configured as described above, since the magnetic material is dispersed in the magnetic resin layers 30 and 60 disposed on the both surfaces 10a and 10b of the interposer 10, and functions as a magnetic layer, the inductor elements 40 and 80 are energized. The magnetic field lines indicated by arrows in FIG. 3 that are generated when the magnetic resin layers 30 and 60 form a closed magnetic path. In particular, in the above-described embodiment, since the connection portions 17 to 19 that connect the magnetic resin layers 30 and 60 are formed on the outer side and the center portion of the inductor elements 40 and 80, it is easy to form a closed loop in which magnetic lines of force concentrate.

従って、本実施形態では、インダクタ素子４０、８０が少ない巻き数であっても磁束密度を大きくすることが可能になり、高いインダクタンス値（Ｌ値）を有する大容量のインダクタ素子を容易、且つ小さい占有面積で得ることができる。加えて、本実施形態では、接続部１７〜１９を除いて、磁性樹脂層３０、６０間に透磁率が低いインターポーザー１０が介在しているため、磁力線が短絡することを抑制でき、より磁力線を集中させることが可能になることから、より高いインダクタンス値を得ることができる。   Therefore, in this embodiment, it is possible to increase the magnetic flux density even if the inductor elements 40 and 80 have a small number of turns, and a large-capacity inductor element having a high inductance value (L value) can be easily and small. It can be obtained in the occupied area. In addition, in the present embodiment, since the interposer 10 having a low magnetic permeability is interposed between the magnetic resin layers 30 and 60 except for the connection portions 17 to 19, it is possible to suppress the magnetic field lines from being short-circuited. Therefore, it is possible to obtain a higher inductance value.

特に、本実施形態では、インターポーザー１０の両面１０ａ、１０ｂにインダクタ素子４０、８０を形成しているので、双方のインダクタ素子４０、８０で磁力線を生じさせることができ、より大容量のインダクタンス値（Ｌ値）を得ることが可能になる。加えて、本実施形態では、磁力線が磁性樹脂層３０、６０で閉じることから、電磁界がＩＣチップ１２におけるＩＣ回路（電子回路）に及ぼす悪影響を低減することができるとともに、外界への放射を抑制することが可能になり、高品質の半導体モジュール１を得ることが可能になる。   In particular, in the present embodiment, since the inductor elements 40 and 80 are formed on the both surfaces 10a and 10b of the interposer 10, both the inductor elements 40 and 80 can generate magnetic lines of force, and the inductance value having a larger capacity. (L value) can be obtained. In addition, in this embodiment, since the magnetic field lines are closed by the magnetic resin layers 30 and 60, the adverse effect of the electromagnetic field on the IC circuit (electronic circuit) in the IC chip 12 can be reduced, and radiation to the outside world can be reduced. Therefore, it becomes possible to obtain a high-quality semiconductor module 1.

また、本実施形態では、磁性体が分散された樹脂材を塗布するという簡単な工法で磁性樹脂層３０、６０（及び接続部１７〜１９）を形成できるため、コストの増加を回避することができるとともに、厚さの大きい磁性層を容易、且つ短時間に形成することが可能になり、高いインダクタ特性が得られるとともに、生産性の向上に寄与できる。   Moreover, in this embodiment, since the magnetic resin layers 30 and 60 (and the connection parts 17-19) can be formed with the simple construction method of apply | coating the resin material with which the magnetic body was disperse | distributed, it can avoid the increase in cost. In addition, a magnetic layer having a large thickness can be formed easily and in a short time, so that high inductor characteristics can be obtained and the productivity can be improved.

（電子機器）
次に、上述した電子基板を備えた電子機器の例について説明する。
図４は、携帯電話の斜視図である。上述した電子基板は、携帯電話１３００の筐体内部に配置されている。この構成によれば、高いインダクタンス値を有し、またコスト増が抑制された電子基板を備えているので、低コストで高品質の携帯電話を提供することができる。 (Electronics)
Next, an example of an electronic device including the above-described electronic substrate will be described.
FIG. 4 is a perspective view of the mobile phone. The electronic board described above is disposed inside the housing of the mobile phone 1300. According to this configuration, since the electronic substrate having a high inductance value and a suppressed cost increase is provided, a high-quality mobile phone can be provided at a low cost.

なお、上述した電子基板は、携帯電話以外にも種々の電子機器に適用することができる。例えば、液晶プロジェクタ、マルチメディア対応のパーソナルコンピュータ（ＰＣ）およびエンジニアリング・ワークステーション（ＥＷＳ）、ページャ、ワードプロセッサ、テレビ、ビューファインダ型またはモニタ直視型のビデオテープレコーダ、電子手帳、電子卓上計算機、カーナビゲーション装置、ＰＯＳ端末、タッチパネルを備えた装置などの電子機器に適用することが可能である。いずれの場合でも、低コスト、高品質の電子機器を提供することができる。   Note that the electronic substrate described above can be applied to various electronic devices other than mobile phones. For example, LCD projectors, multimedia personal computers (PCs) and engineering workstations (EWS), pagers, word processors, TVs, viewfinder type or monitor direct view type video tape recorders, electronic notebooks, electronic desk calculators, car navigation systems The present invention can be applied to electronic devices such as a device, a POS terminal, and a device provided with a touch panel. In any case, a low-cost, high-quality electronic device can be provided.

以上、添付図面を参照しながら本発明に係る好適な実施形態について説明したが、本発明は係る例に限定されないことは言うまでもない。上述した例において示した各構成部材の諸形状や組み合わせ等は一例であって、本発明の主旨から逸脱しない範囲において設計要求等に基づき種々変更可能である。   As described above, the preferred embodiments according to the present invention have been described with reference to the accompanying drawings, but the present invention is not limited to the examples. Various shapes, combinations, and the like of the constituent members shown in the above-described examples are examples, and various modifications can be made based on design requirements and the like without departing from the gist of the present invention.

例えば、上記実施形態では、インダクタ素子４０、８０をめっきにより形成する構成としたが、これに限定されるものではなく、金属箔の配線を貼設する構成としてもよい。この場合、金属箔配線の厚さ、すなわちインダクタ素子４０、８０の配線厚さを１２μｍ以上とすることで安定した素子形成（配線形成）が可能となる。   For example, in the above-described embodiment, the inductor elements 40 and 80 are formed by plating. However, the present invention is not limited to this, and a configuration in which metal foil wiring is pasted may be employed. In this case, stable element formation (wiring formation) is possible by setting the thickness of the metal foil wiring, that is, the wiring thickness of the inductor elements 40 and 80 to 12 μm or more.

また、上記実施形態では、インターポーザー１０の両面にインダクタ素子を設ける構成としたが、これに限られるものではなく、いずれか一方の面のみに設ける構成であってもよい。この場合、磁力線に閉ループを形成するために、インダクタ素子４０が設けられていない側の面にも磁性樹脂層を形成することが好ましい。   Moreover, in the said embodiment, although it was set as the structure which provides an inductor element in both surfaces of the interposer 10, it is not restricted to this, The structure provided only in any one surface may be sufficient. In this case, in order to form a closed loop in the lines of magnetic force, it is preferable to form a magnetic resin layer also on the surface on which the inductor element 40 is not provided.

本実施の形態における半導体モジュールの構成を示す図である。It is a figure which shows the structure of the semiconductor module in this Embodiment. 半導体モジュールの製造方法の工程図である。It is process drawing of the manufacturing method of a semiconductor module. 磁力線が磁性樹脂層で閉じていることを説明するための図である。It is a figure for demonstrating that a magnetic force line is closed with the magnetic resin layer. 携帯電話の斜視図である。It is a perspective view of a mobile phone.

符号の説明Explanation of symbols

１…半導体モジュール（半導体装置）、 １０…インターポーザー、 １０ａ…主面（一方の面）、 １０ｂ…裏面（他方の面）、 １２…ＩＣチップ（半導体素子）、 ３０…磁性樹脂層（第１膜部）、 ４０、８０…インダクタ素子、 ６０…磁性樹脂層（第２膜部）、 １３００…携帯電話（電子機器）
DESCRIPTION OF SYMBOLS 1 ... Semiconductor module (semiconductor device), 10 ... Interposer, 10a ... Main surface (one surface), 10b ... Back surface (the other surface), 12 ... IC chip (semiconductor element), 30 ... Magnetic resin layer (1st) Membrane part), 40, 80 ... Inductor element, 60 ... Magnetic resin layer (second film part), 1300 ... Mobile phone (electronic device)

Claims (12)

基板の一方の面にインダクタ素子が設けられるインターポーザーであって、
前記基板の一方の面に成膜され前記インダクタ素子を封止する第１膜部と、
前記基板の他方の面に成膜された第２膜部と、
前記第１膜部及び前記第２膜部を接続する接続部とを有し、
前記第１膜部、前記第２膜部及び前記接続部は、粉末状の磁性体が分散された樹脂材で形成されることを特徴とするインターポーザー。 An interposer in which an inductor element is provided on one surface of a substrate,
A first film portion formed on one surface of the substrate and sealing the inductor element;
A second film portion formed on the other surface of the substrate;
A connecting portion for connecting the first film portion and the second film portion;
The interposer, wherein the first film part, the second film part, and the connection part are formed of a resin material in which a powdery magnetic material is dispersed. 請求項１記載のインターポーザーにおいて、
前記インダクタ素子は、スパイラル状にパターニングされた配線を有し、
前記接続部は、前記インダクタ素子の周囲と、前記インダクタ素子の中心部とに設けられていることを特徴とするインターポーザー。 The interposer according to claim 1, wherein
The inductor element has a wiring patterned in a spiral shape,
The interposer is characterized in that the connection portion is provided around the inductor element and at a central portion of the inductor element. 請求項１または２記載のインターポーザーにおいて、
前記接続部は、前記基板を貫通して設けられることを特徴とするインターポーザー。 The interposer according to claim 1 or 2,
The interposer is characterized in that the connection portion is provided through the substrate. 請求項１から３のいずれかに記載のインターポーザーにおいて、
前記インダクタ素子は、前記基板に貼設された金属箔配線で形成され、
前記金属箔配線は１２μｍ以上の厚さを有することを特徴とするインターポーザー。 The interposer according to any one of claims 1 to 3,
The inductor element is formed of a metal foil wiring attached to the substrate,
The interposer wherein the metal foil wiring has a thickness of 12 μm or more. 請求項１から４のいずれかに記載のインターポーザーにおいて、
前記基板の他方の面に、前記第２膜部に封止された第２インダクタ素子が設けられることを特徴とするインターポーザー。 The interposer according to any one of claims 1 to 4,
An interposer, wherein a second inductor element sealed with the second film portion is provided on the other surface of the substrate. 請求項１から５のいずれかに記載のインターポーザーと、半導体素子とが接続されてなることを特徴とする半導体モジュール。   A semiconductor module comprising the interposer according to claim 1 and a semiconductor element connected to each other. 基板の一方の面にインダクタ素子が設けられるインターポーザーの製造方法であって、
前記基板の一方の面に、前記インダクタ素子を封止する第１膜部を成膜する工程と、
前記基板の他方の面に、第２膜部を成膜する工程と、
前記第１膜部及び前記第２膜部を接続する接続部を形成する工程とを有し、
前記第１膜部、前記第２膜部及び前記接続部を、粉末状の磁性体が分散された樹脂材で形成することを特徴とするインターポーザーの製造方法。 An interposer manufacturing method in which an inductor element is provided on one surface of a substrate,
Forming a first film portion for sealing the inductor element on one surface of the substrate;
Forming a second film portion on the other surface of the substrate;
Forming a connecting portion for connecting the first film portion and the second film portion,
The method of manufacturing an interposer, wherein the first film part, the second film part, and the connection part are formed of a resin material in which a powdery magnetic material is dispersed. 請求項７記載のインターポーザーの製造方法において、
前記インダクタ素子は、スパイラル状にパターニングされた配線を有し、
前記接続部を、前記インダクタ素子の周囲と、前記インダクタ素子の中心部とに設けることを特徴とするインターポーザーの製造方法。 In the manufacturing method of the interposer of Claim 7,
The inductor element has a wiring patterned in a spiral shape,
A method of manufacturing an interposer, characterized in that the connection portion is provided around the inductor element and at the center of the inductor element. 請求項７または８記載のインターポーザーの製造方法において、
前記接続部は、前記基板を貫通して設けられることを特徴とするインターポーザーの製造方法。 In the manufacturing method of the interposer of Claim 7 or 8,
The method of manufacturing an interposer, wherein the connecting portion is provided through the substrate. 請求項７から９のいずれかに記載のインターポーザーの製造方法において、
前記インダクタ素子は、前記基板に貼設された金属箔配線で形成され、
前記金属箔配線を１２μｍ以上の厚さで形成することを特徴とするインターポーザーの製造方法。 In the manufacturing method of the interposer in any one of Claim 7 to 9,
The inductor element is formed of a metal foil wiring attached to the substrate,
The method for producing an interposer, wherein the metal foil wiring is formed with a thickness of 12 μm or more. 請求項７から１０のいずれかに記載のインターポーザーの製造方法において、
前記基板の他方の面に、前記第２膜部に封止される第２インダクタ素子を設ける工程を有することを特徴とするインターポーザーの製造方法。 In the manufacturing method of the interposer in any one of Claim 7 to 10,
A method of manufacturing an interposer, comprising a step of providing a second inductor element sealed by the second film portion on the other surface of the substrate. 請求項７から１１のいずれかに記載の製造方法でインターポーザーを製造する工程と、 製造した前記インターポーザーと半導体素子とを接続する工程とを有することを特徴とする半導体モジュールの製造方法。
A method for manufacturing a semiconductor module, comprising: a step of manufacturing an interposer by the manufacturing method according to claim 7; and a step of connecting the manufactured interposer and a semiconductor element.
JP2006206418A 2006-07-28 2006-07-28 Semiconductor module Expired - Fee Related JP4929905B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006206418A JP4929905B2 (en) 2006-07-28 2006-07-28 Semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006206418A JP4929905B2 (en) 2006-07-28 2006-07-28 Semiconductor module

Publications (2)

Publication Number Publication Date
JP2008034632A true JP2008034632A (en) 2008-02-14
JP4929905B2 JP4929905B2 (en) 2012-05-09

Family

ID=39123745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006206418A Expired - Fee Related JP4929905B2 (en) 2006-07-28 2006-07-28 Semiconductor module

Country Status (1)

Country Link
JP (1) JP4929905B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010089921A1 (en) * 2009-02-07 2010-08-12 株式会社 村田製作所 Method for manufacturing module with planar coil, and module with planar coil
WO2014109208A1 (en) * 2013-01-11 2014-07-17 三菱電機株式会社 Semiconductor device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175108A (en) * 1983-03-24 1984-10-03 Omron Tateisi Electronics Co Flat coil
JPH08306533A (en) * 1995-05-08 1996-11-22 Matsushita Electric Ind Co Ltd Magnetic device for adjustment
JP2002353030A (en) * 2001-05-25 2002-12-06 Kawasaki Steel Corp Surface-mounting type planar magnetic element, and integrated-circuit component
JP2004146655A (en) * 2002-10-25 2004-05-20 Taiyo Yuden Co Ltd Coil component and circuit device using the same
JP2004152980A (en) * 2002-10-30 2004-05-27 Fuji Electric Device Technology Co Ltd Thin magnetic film inductor element and micro power conversion device using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59175108A (en) * 1983-03-24 1984-10-03 Omron Tateisi Electronics Co Flat coil
JPH08306533A (en) * 1995-05-08 1996-11-22 Matsushita Electric Ind Co Ltd Magnetic device for adjustment
JP2002353030A (en) * 2001-05-25 2002-12-06 Kawasaki Steel Corp Surface-mounting type planar magnetic element, and integrated-circuit component
JP2004146655A (en) * 2002-10-25 2004-05-20 Taiyo Yuden Co Ltd Coil component and circuit device using the same
JP2004152980A (en) * 2002-10-30 2004-05-27 Fuji Electric Device Technology Co Ltd Thin magnetic film inductor element and micro power conversion device using the same

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010089921A1 (en) * 2009-02-07 2010-08-12 株式会社 村田製作所 Method for manufacturing module with planar coil, and module with planar coil
US8294546B2 (en) 2009-02-07 2012-10-23 Murata Manufacturing Co., Ltd. Method for manufacturing module with planar coil, and module with planar coil
JP5549600B2 (en) * 2009-02-07 2014-07-16 株式会社村田製作所 Manufacturing method of module with flat coil and module with flat coil
WO2014109208A1 (en) * 2013-01-11 2014-07-17 三菱電機株式会社 Semiconductor device
US9293390B2 (en) 2013-01-11 2016-03-22 Mitsubishi Electric Corporation Heat radiation structure for semiconductor device
JP5921723B2 (en) * 2013-01-11 2016-05-24 三菱電機株式会社 Semiconductor device

Also Published As

Publication number Publication date
JP4929905B2 (en) 2012-05-09

Similar Documents

Publication Publication Date Title
US9905502B2 (en) Sintered conductive matrix material on wire bond
JP2019046993A (en) Inductor component
US20090310323A1 (en) Printed circuit board including electronic component embedded therein and method of manufacturing the same
US10412828B1 (en) Wiring substrate
WO2001026155A1 (en) Semiconductor device, method and device for producing the same, circuit board, and electronic equipment
JP2009064966A (en) Multilayer wiring board and manufacturing method thereof, and semiconductor device
US9935053B2 (en) Electronic component integrated substrate
JP2012089847A (en) Semiconductor package and method of manufacturing the same
US11735535B2 (en) Coaxial magnetic inductors with pre-fabricated ferrite cores
JP3654116B2 (en) Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus
US20100078813A1 (en) Semiconductor module and method for manufacturing the semiconductor module
JP2001298115A (en) Semiconductor device, manufacturing method for the same, circuit board as well as electronic equipment
US20210125944A1 (en) Package embedded magnetic inductor structures and manufacturing techniques for 5-50 mhz smps operations
US9966331B2 (en) Wiring substrate and semiconductor device
JP4978184B2 (en) Semiconductor device and electronic equipment
US20090057903A1 (en) Semiconductor module, method for manufacturing semiconductor modules, semiconductor apparatus, method for manufacturing semiconductor apparatuses, and portable device
TW201709450A (en) Integrated circuit packaging system with interposer support structure mechanism and method of manufacture thereof
JP4929905B2 (en) Semiconductor module
US11289263B2 (en) Electronic substrates having embedded magnetic material using photo-imagable dielectric layers
JP2005129752A (en) Semiconductor device, its manufacturing method, circuit board and electronic appliance
JP2010040721A (en) Semiconductor module, semiconductor device, portable apparatus, and manufacturing method of semiconductor module, and manufacturing method of semiconductor device
JP7379066B2 (en) inductor parts
JP2008118021A (en) Semiconductor module, and manufacturing method therefor
JP2008159654A (en) Semiconductor device and electronic equipment
JP2008103397A (en) Electronic substrate, its manufacturing method, and electronic apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Ref document number: 4929905

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees