JP2008028199A - Manufacturing method of hybrid integrated circuit board - Google Patents

Manufacturing method of hybrid integrated circuit board Download PDF

Info

Publication number
JP2008028199A
JP2008028199A JP2006199922A JP2006199922A JP2008028199A JP 2008028199 A JP2008028199 A JP 2008028199A JP 2006199922 A JP2006199922 A JP 2006199922A JP 2006199922 A JP2006199922 A JP 2006199922A JP 2008028199 A JP2008028199 A JP 2008028199A
Authority
JP
Japan
Prior art keywords
wiring board
plating
scribe line
hybrid integrated
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006199922A
Other languages
Japanese (ja)
Other versions
JP4964526B2 (en
Inventor
Kenji Ogushi
兼士 大串
Hisayoshi Tamai
久世志 玉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichicon Corp
Original Assignee
Nichicon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nichicon Corp filed Critical Nichicon Corp
Priority to JP2006199922A priority Critical patent/JP4964526B2/en
Publication of JP2008028199A publication Critical patent/JP2008028199A/en
Application granted granted Critical
Publication of JP4964526B2 publication Critical patent/JP4964526B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To effectively wire terminals formed on the inner side of a wiring board without the need of a wiring space for a special lead-out line for plating on the wiring board of an assembled structure for which a plurality of hybrid integrated circuits are formed, and to accurately measure the electric characteristics of the respective hybrid integrated circuits in the state of the assembled structure of the hybrid integrated circuits. <P>SOLUTION: A wiring board assembly 2 has a terminal 3 to which electrolytic plating is to be executed is provided, and the plurality of wiring boards 1 with the hybrid integrated circuit formed thereon. Its manufacturing method includes: (1) a process of connecting the pull-out line 4 for plating connected to the terminal 3 to a pattern 5 for plating voltage application provided at least near the outer periphery edge of the wiring board assembly 2 crossing a first scribe line 6, and forming the prescribed part of the pull-out line 4 for plating on a second scribe line 7 in the wiring board assembly 2; and (2) a process of executing the electrolytic plating to the terminal, by applying a voltage between the pattern 5 for plating voltage application and an opposite electrode in an electrolytic plating solution. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

一般に、混成集積回路が形成された配線基板には、はんだ付けやボンディングによる電子部品の実装用端子や外部電極との接続用端子がある。これらの端子の表面には、はんだ付性や導電性、耐摩耗性の向上を図る等、必要に応じて金属皮膜が形成される。この金属皮膜を形成する方法として電解メッキ法がある。   Generally, a wiring board on which a hybrid integrated circuit is formed includes terminals for mounting electronic components by soldering or bonding and terminals for connection to external electrodes. A metal film is formed on the surface of these terminals as necessary, for example, to improve solderability, conductivity, and wear resistance. As a method for forming this metal film, there is an electrolytic plating method.

ここに、「電解メッキ法」とは、電解液に配線基板を浸し、配線基板の端子を電極として電解液中の対向電極との間に電圧を印加することによって、配線基板の端子表面に金属皮膜を析出させる方法である。   Here, the “electrolytic plating method” is a method in which a wiring board is immersed in an electrolytic solution, and a voltage is applied between the terminal of the wiring board and the counter electrode in the electrolytic solution as a metal. This is a method of depositing a film.

上記電解メッキ法により金属皮膜を形成する場合は、配線基板の端子から配線基板の外周縁近傍に配線パターンを引き出し、この配線基板の外周縁近傍において、配線パターンとメッキ用電源とを接続することにより端子が電極となるようにしている。   When a metal film is formed by the electrolytic plating method, a wiring pattern is drawn out from the terminal of the wiring board to the vicinity of the outer periphery of the wiring board, and the wiring pattern and the power source for plating are connected in the vicinity of the outer periphery of the wiring board. Thus, the terminal becomes an electrode.

近時、混成集積回路およびその配線基板には、電気製品の小形化、高性能化のために高密度化が要求されている。そのため、小さな配線基板上には、多数の端子や複雑な配線パターンが形成される。このような配線基板の高密度化が進むと、配線基板の内方側に形成される端子から外周縁近傍まで配線(メッキ引き出し線)を引き出すことができず、端子をメッキ用電源に接続することができない場合がある。このようにメッキ用電源に接続されない端子は、電解メッキの際に電極を構成することができず、金属皮膜が形成されない。   Recently, hybrid integrated circuits and their wiring boards have been required to have higher density in order to reduce the size and performance of electrical products. Therefore, a large number of terminals and a complicated wiring pattern are formed on a small wiring board. As the density of the wiring board increases, the wiring (plating lead line) cannot be drawn from the terminal formed on the inner side of the wiring board to the vicinity of the outer peripheral edge, and the terminal is connected to the power source for plating. It may not be possible. Thus, the terminal which is not connected to the power supply for plating cannot constitute an electrode at the time of electrolytic plating, and a metal film is not formed.

端子に金属皮膜の表面層を形成するには、配線基板の内方側に形成された端子から外周縁近傍まで配線を引き出すために、メッキ用引き出し線専用の特別な配線空間が必要となるが、この配線空間は、配線基板の高密度化を阻害する。   In order to form the surface layer of the metal film on the terminal, a special wiring space dedicated to the lead wire for plating is required to draw the wiring from the terminal formed on the inner side of the wiring board to the vicinity of the outer peripheral edge. This wiring space hinders high density of the wiring board.

混成集積回路を複数個形成した集合構造の配線基板においては、特許文献1にて開示されているように、隣接する混成集積回路の端子同士を配線パターンで接続することにより、メッキ用引き出し線専用の特別な配線空間を必要とすることなく、端子から配線基板の外周縁近傍まで配線パターンを引き出すことができる。しかし、この場合は、複数の混成集積回路が電気的に接続された状態であるため、個々の混成集積回路に分割しなければ正確な電気特性を確認することが難しい。   In a wiring board having a collective structure in which a plurality of hybrid integrated circuits are formed, as disclosed in Patent Document 1, the terminals of adjacent hybrid integrated circuits are connected to each other by a wiring pattern, so that a dedicated lead wire for plating is used. Without requiring a special wiring space, the wiring pattern can be drawn from the terminal to the vicinity of the outer peripheral edge of the wiring board. However, in this case, since a plurality of hybrid integrated circuits are electrically connected, it is difficult to confirm accurate electrical characteristics unless they are divided into individual hybrid integrated circuits.

特開平11―176974号公報Japanese Patent Laid-Open No. 11-176974

本発明は、上記技術的課題に鑑みなされたもので、電解メッキが施される端子を有する混成集積回路を複数個形成した集合構造の配線基板集合体において、配線基板集合体の内方側に形成された端子から引き出されるメッキ用引き出し線専用の特別な配線空間を必要とすることなく有効に配線でき、しかも電解メッキを施して端子表面に金属皮膜を確実に形成できるとともに、混成集積回路が形成された配線基板を個々に分割することなく、各々の混成集積回路の電気特性を正確に測定することができる、混成集積回路基板の製造方法の提供を目的とする。   The present invention has been made in view of the above technical problem, and in a wiring board assembly having an aggregate structure in which a plurality of hybrid integrated circuits having terminals to be subjected to electrolytic plating are formed, on the inner side of the wiring board assembly. It can be effectively wired without the need for a special wiring space dedicated to the lead wire for plating drawn out from the formed terminal, and the metal film can be reliably formed on the terminal surface by applying electrolytic plating, and the hybrid integrated circuit It is an object of the present invention to provide a method for manufacturing a hybrid integrated circuit board that can accurately measure the electrical characteristics of each hybrid integrated circuit without dividing the formed wiring board into individual parts.

上記目的を達成するため、本発明に係る混成集積回路基板の製造方法は、電解メッキが施される端子を有し、かつ混成集積回路が形成された配線基板を複数個形成した配線基板集合体を、第1のスクライブラインおよび当該第1のスクライブラインと交差する第2のスクライブラインに沿って順次切断する前工程として、以下の工程を含むことを特徴とする。
(1)上記配線基板集合体において、上記端子に接続されるメッキ用引き出し線が上記第1のスクライブラインを横断して上記配線基板集合体の少なくとも外周縁近傍に設けたメッキ電圧印加用パターンに接続され、当該メッキ用引き出し線の所定の部分が上記第2のスクライブラインに重ねて形成される工程。
(2)上記メッキ電圧印加用パターンと電解メッキ液中の対向電極との間に電圧を印加することによって上記端子に電解メッキを施す工程。
In order to achieve the above object, a method of manufacturing a hybrid integrated circuit board according to the present invention includes a wiring board assembly having a terminal to which electrolytic plating is applied and a plurality of wiring boards on which the hybrid integrated circuit is formed. The following steps are included as a pre-process for sequentially cutting along the first scribe line and the second scribe line intersecting the first scribe line.
(1) In the wiring board assembly, a plating voltage application pattern provided at least in the vicinity of the outer peripheral edge of the wiring board assembly has a lead-out line for plating connected to the terminal across the first scribe line. A step of connecting and forming a predetermined portion of the lead wire for plating overlapping the second scribe line.
(2) A step of subjecting the terminal to electrolytic plating by applying a voltage between the plating voltage application pattern and the counter electrode in the electrolytic plating solution.

また、上記混成集積回路基板の製造方法は、第1のスクライブライン切断工程において、上記配線基板から引き出されるメッキ用引き出し線が、上記第1のスクライブラインの切断に伴って上記電解メッキされた端子から切断され、それによって混成集積回路が形成された配線基板が互いに電気的に独立することを特徴とする。   The hybrid integrated circuit board manufacturing method is characterized in that, in the first scribe line cutting step, the lead wire for plating led out from the wiring board is electroplated with the cutting of the first scribe line. The wiring boards that are cut off from each other and thereby formed as a hybrid integrated circuit are electrically independent from each other.

さらに、上記混成集積回路基板の製造方法は、第1のスクライブライン切断工程において、上記配線基板は、その少なくとも一辺が隣接する配線基板または配線基板集合体外周部と接続された集合構造を有していることを特徴とする。   Furthermore, in the method of manufacturing the hybrid integrated circuit board, in the first scribe line cutting step, the wiring board has a collective structure in which at least one side thereof is connected to an adjacent wiring board or a wiring board assembly outer peripheral part. It is characterized by.

さらにまた、上記混成集積回路基板の製造方法は、第2のスクライブライン切断工程において、混成集積回路が形成された配線基板に分割する手段がダイサーであることを特徴とする。   Furthermore, the method for manufacturing a hybrid integrated circuit board is characterized in that in the second scribe line cutting step, the means for dividing the wiring board on which the hybrid integrated circuit is formed is a dicer.

加えて、上記混成集積回路基板の製造方法は、第2のスクライブライン切断工程において、混成集積回路が形成された配線基板に分割する際に、上記第2のスクライブライン上のメッキ用引き出し線をダイサーによって除去することを特徴とする。   In addition, in the method of manufacturing the hybrid integrated circuit board, when dividing the wiring board on which the hybrid integrated circuit is formed in the second scribe line cutting step, the lead lines for plating on the second scribe line are arranged. It is characterized by being removed by a dicer.

本発明によると、電解メッキが施される端子を有する混成集積回路を複数個形成した集合構造の配線基板集合体において、配線基板集合体の内方側に形成された端子から引き出されるメッキ用引き出し線がスクライブラインに重ねて形成されているため、専用の特別な配線空間を必要とすることなく配線パターンを有効に配線することができる。   According to the present invention, in a wiring board assembly having a collective structure in which a plurality of hybrid integrated circuits having terminals to be subjected to electrolytic plating are formed, a plating lead drawn from a terminal formed on the inner side of the wiring board assembly Since the line is formed so as to overlap the scribe line, the wiring pattern can be effectively wired without requiring a special wiring space.

また、配線基板集合体の内方側に形成される電解メッキを施す端子がメッキ用引き出し線により接続されているため、電解メッキを施して端子表面に確実に金属皮膜を形成することができる。   Further, since the terminals to be electroplated formed on the inner side of the wiring board assembly are connected by the lead wires for plating, the metal film can be reliably formed on the surface of the terminals by performing electroplating.

さらに、第1のスクライブラインでメッキ引き出し線のみを切断するため混成集積回路を個々に分割することなく、各々の混成集積回路が形成された配線基板は電気的には独立していても、配線基板集合体として形成されているため、混成集積回路を配線基板集合体のままで電気特性を正確に測定することができる。また、第2のスクライブラインによる切断により個々の配線基板に分割する際に、メッキ引き出し線の所定部分を除去するため、混成集積回路としては不要なメッキ引き出し線を取り除くことができる。   Further, since only the plated lead lines are cut by the first scribe line, the hybrid integrated circuit is not divided individually, and the wiring substrate on which each hybrid integrated circuit is formed is electrically independent. Since it is formed as a substrate assembly, the electrical characteristics can be accurately measured while the hybrid integrated circuit remains as a wiring substrate assembly. Further, when dividing into individual wiring boards by cutting with the second scribe line, a predetermined portion of the plated lead line is removed, so that the plated lead line unnecessary for the hybrid integrated circuit can be removed.

以下、本発明の実施の形態について、添付図面に基づき詳細に説明する。   Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

<実施の形態1>
図1は本発明の実施の形態1に係る集合構造を有する混成集積回路形成用の配線基板集合体の平面図、図2は図1の配線基板集合体を分割してなる個々の混成集積回路が形成された配線基板の平面図である。なお、図2においては、混成集積回路をなすために実装された電子部品が省略されている。
<Embodiment 1>
1 is a plan view of a wiring board assembly for forming a hybrid integrated circuit having an assembly structure according to Embodiment 1 of the present invention, and FIG. 2 is an individual hybrid integrated circuit obtained by dividing the wiring board assembly of FIG. It is a top view of the wiring board in which was formed. In FIG. 2, electronic components mounted to form a hybrid integrated circuit are omitted.

図1および図2中、符号1は配線基板、2は配線基板集合体である。   1 and 2, reference numeral 1 denotes a wiring board, and 2 denotes a wiring board assembly.

配線基板1には、個々の混成集積回路が形成される。配線基板1の内方側の表面上には、電解メッキが施される左右一対の端子3が形成されている。これら電解メッキが施される端子3は、矩形形状を有している。   Each hybrid integrated circuit is formed on the wiring board 1. On the inner surface of the wiring board 1, a pair of left and right terminals 3 to which electrolytic plating is applied are formed. The terminals 3 to which these electrolytic platings are applied have a rectangular shape.

配線基板集合体2は、上記配線基板1を4(縦)×2(横)個連続して形成することによって矩形形状をなしている。この配線基板集合体2の外周縁近傍の余白部および中央の余白部には、メッキ電圧印加用パターン5が形成されている。具体的には、外周縁近傍の余白部に形成されたメッキ電圧印加用パターン5は、配線基板集合体2の上辺、下辺、左辺および右辺に沿う矩形枠状の形状を有している。   The wiring board assembly 2 has a rectangular shape by continuously forming 4 (vertical) × 2 (horizontal) wiring boards 1. A plating voltage application pattern 5 is formed in a margin portion near the outer peripheral edge of the wiring board assembly 2 and a central margin portion. Specifically, the plating voltage application pattern 5 formed in the blank portion near the outer peripheral edge has a rectangular frame shape along the upper side, lower side, left side, and right side of the wiring board assembly 2.

他方、中央の余白部に形成されたメッキ電圧印加用パターン5は、配線基板集合体2の左辺および右辺に沿って縦方向に延びるメッキ電圧印加用パターン5と平行に縦方向に延びている。この中央余白部のメッキ電圧印加用パターン5の両端は、配線基板集合体2の上辺および下辺に沿って横方向に延びるメッキ電圧印加用パターン5に接合している。   On the other hand, the plating voltage application pattern 5 formed in the central blank portion extends in the vertical direction in parallel with the plating voltage application pattern 5 extending in the vertical direction along the left side and the right side of the wiring board assembly 2. Both ends of the plating voltage applying pattern 5 in the central margin are joined to the plating voltage applying pattern 5 extending in the lateral direction along the upper side and the lower side of the wiring board assembly 2.

上記配線基板集合体2の左辺余白部および右辺余白部に形成されたメッキ電圧印加用パターン5ならびに中央余白部に形成されたメッキ電圧印加用パターン5には、それぞれ、配線基板1各々の内方側の各端子3から引き出されるメッキ用引き出し線4が接続されている。   The plating voltage application pattern 5 formed in the left side margin part and the right side margin part of the wiring board assembly 2 and the plating voltage application pattern 5 formed in the central margin part are respectively inward of the wiring board 1. Plating lead wires 4 drawn from the respective terminals 3 on the side are connected.

具体的には、上記左辺余白部のメッキ電圧印加用パターン5に接続されるメッキ用引き出し線4は、縦方向に関して第1列に属する配線基板1各々の左側の端子3の上辺から引き出されている。上記中央余白部のメッキ電圧印加用パターン5の左辺に接続されるメッキ用引き出し線4は、同第1列に属する配線基板1各々の右側の端子3の下辺から引き出されている。   Specifically, the lead wire 4 for plating connected to the plating voltage application pattern 5 in the left margin is drawn from the upper side of the terminal 3 on the left side of each wiring board 1 belonging to the first column in the vertical direction. Yes. The lead wire 4 for plating connected to the left side of the plating voltage application pattern 5 in the central margin is drawn from the lower side of the terminal 3 on the right side of each wiring board 1 belonging to the first column.

他方、上記右辺余白部のメッキ電圧印加用パターン5に接続されるメッキ用引き出し線4は、縦方向に関して第2列に属する配線基板1各々の右側の端子3の下辺から引き出されている。
上記中央余白部のメッキ電圧印加用パターン5の右辺に接続されるメッキ用引き出し線4は、同第2列に属する配線基板1各々の左側の端子3の上辺から引き出されている。
On the other hand, the lead wire 4 for plating connected to the plating voltage application pattern 5 in the right side margin is drawn from the lower side of the terminal 3 on the right side of each wiring board 1 belonging to the second column in the vertical direction.
The lead wire 4 for plating connected to the right side of the plating voltage application pattern 5 in the central margin is drawn from the upper side of the terminal 3 on the left side of each wiring board 1 belonging to the second row.

メッキ用引き出し線4は、それぞれ、一端が上記各メッキ電圧印加用パターン5に接合するパターン接合部41と、このパターン接合部41の他端から端子3に向かって直角に屈曲して引き回されて先端が上記端子3に接合する端子接合部42とから構成されている。   Each of the lead wires 4 for plating is routed by being bent at a right angle from the other end of the pattern bonding portion 41 toward the terminal 3 at one end thereof to the plating voltage application pattern 5. The tip is composed of a terminal joint portion 42 that joins the terminal 3.

上記配線基板集合体2は、最終的に4本の第1のスクライブライン6および第1のスクライブライン6と直交する5本の第2のスクライブライン7に沿って縦横に切断されることによって、個々の混成集積回路(即ち、8個の配線基板1)に分割される。   The wiring board assembly 2 is finally cut vertically and horizontally along the four first scribe lines 6 and the five second scribe lines 7 orthogonal to the first scribe lines 6. It is divided into individual hybrid integrated circuits (that is, eight wiring boards 1).

第1のスクライブライン6は、配線基板集合体2を縦方向に沿って切断するためのラインである。これら第1のスクライブライン6は、それぞれ、配線基板集合体2の左辺および右辺に沿って縦方向に延びている。   The first scribe line 6 is a line for cutting the wiring board assembly 2 along the vertical direction. These first scribe lines 6 extend in the vertical direction along the left side and the right side of the wiring board assembly 2, respectively.

特に、上記第1列に属する配線基板群に関係する2本の第1のスクライブライン6は、左辺余白部のメッキ電圧印加用パターン5と中央余白部のメッキ電圧印加用パターン5との間において、同第1列に属する配線基板1各々の左右一対の端子3を挟み込むように形成され、それによって上記第1列に属する配線基板1上の各端子3に接続されたメッキ用引き出し線4各々を横断している。   In particular, the two first scribe lines 6 related to the wiring board group belonging to the first row are between the plating voltage application pattern 5 in the left margin and the plating voltage application pattern 5 in the central margin. Each of the lead wires 4 for plating 4 formed so as to sandwich the pair of left and right terminals 3 of each wiring board 1 belonging to the first row and connected to each terminal 3 on the wiring board 1 belonging to the first row. Is crossing.

他方、上記第2列に属する配線基板群に関係する2本の第1のスクライブライン6は、右辺余白部のメッキ電圧印加用パターン5と中央余白部のメッキ電圧印加用パターン5との間において、同第2列に属する配線基板1各々の左右一対の端子3を挟み込むように形成され、それによって上記第2列に属する配線基板1各々の各端子3に接続されたメッキ用引き出し線4各々を横断している。   On the other hand, the two first scribe lines 6 related to the wiring board group belonging to the second row are between the plating voltage application pattern 5 in the right side margin portion and the plating voltage application pattern 5 in the central margin portion. Each of the lead wires 4 for plating 4 formed so as to sandwich the pair of left and right terminals 3 of each wiring board 1 belonging to the second row and connected to each terminal 3 of each wiring board 1 belonging to the second row. Is crossing.

各第1のスクライブライン6の長さ寸法は、上端が最上段の第2のスクライブライン7を通過し、かつ上記上辺余白部に形成されたメッキ電圧印加用パターン5と離間して位置するとともに、下端が最下段の第2のスクライブライン7を通過し、かつ上記下辺余白部に形成されたメッキ電圧印加用パターン5と離間して位置するように設定されている。   The length of each first scribe line 6 is such that the upper end passes through the uppermost second scribe line 7 and is spaced apart from the plating voltage application pattern 5 formed in the upper margin. The lower end passes through the lowermost second scribe line 7 and is set so as to be separated from the plating voltage application pattern 5 formed in the lower margin.

第2のスクライブライン7は、配線基板集合体2を横方向に沿って切断するためのラインである。これら第2のスクライブライン7は、配線基板集合体2の上辺および下辺に沿って横方向に延びている。第2のスクライブライン7上には、それぞれ、上記メッキ用引き出し線4のパターン接合部41が重ねて形成されている。各第2のスクライブライン7の長さ寸法は、配線基板集合体2の上辺および下辺の長さ方向全長に亘って存在するように設定されている。   The second scribe line 7 is a line for cutting the wiring board assembly 2 along the horizontal direction. These second scribe lines 7 extend in the lateral direction along the upper and lower sides of the wiring board assembly 2. On the second scribe line 7, the pattern joining portions 41 of the lead wires 4 for plating are formed so as to overlap each other. The length dimension of each second scribe line 7 is set so as to exist over the entire length in the length direction of the upper side and the lower side of the wiring board assembly 2.

図4は混成集積回路基板の製造方法を工程順に示すフローチャートである。   FIG. 4 is a flowchart showing a method of manufacturing a hybrid integrated circuit board in the order of steps.

図4に示す本実施の形態1に係る混成集積回路を形成した配線基板の製造方法には、パターン形成工程8、電解メッキ工程9、第1のスクライブライン切断工程10、組立工程11、電気特性測定工程12および第2のスクライブライン切断工程13が含まれる。   4 includes a pattern forming step 8, an electrolytic plating step 9, a first scribe line cutting step 10, an assembling step 11, an electrical characteristic, and the like. A measurement step 12 and a second scribe line cutting step 13 are included.

パターン形成工程8において、混成集積回路が形成される配線基板1の内方側に形成された電解メッキが施される端子3から引き出したメッキ用引き出し線4のパターン接合部41を、第2のスクライブライン7に重ねて形成し、当該パターン接合部41が第1のスクライブライン6を横断するように、メッキ用引き出し線4を配線基板集合体2の左辺余白部、右辺余白部および中央余白部にそれぞれ設けたメッキ電圧印加用パターン5まで引き出して当該メッキ電圧印加用パターン5に接続する。   In the pattern forming step 8, the pattern joining portion 41 of the lead wire 4 for plating drawn out from the terminal 3 on which the electrolytic plating is formed formed on the inner side of the wiring substrate 1 on which the hybrid integrated circuit is formed, Overlaid on the scribe line 7, the lead wire 4 for plating is connected to the left side margin portion, right side margin portion, and center margin portion of the wiring board assembly 2 so that the pattern joining portion 41 crosses the first scribe line 6. Are pulled out to the plating voltage application pattern 5 respectively provided to the plating voltage application pattern 5.

このように配線パターンを接続することにより、電解メッキ工程9において、電解液に配線基板集合体2を浸し、メッキ電圧印加用パターン5と電解メッキ液中の対向電極との間に電圧を印加することによって、図3に示すように、配線基板1の内方側に形成された端子3に電解メッキを施こして端子表面に金属皮膜15を形成することができる。なお、図3中、符号14は配線基板の基材である。   By connecting the wiring patterns in this manner, in the electrolytic plating step 9, the wiring board assembly 2 is immersed in the electrolytic solution, and a voltage is applied between the plating voltage application pattern 5 and the counter electrode in the electrolytic plating solution. As a result, as shown in FIG. 3, the terminal 3 formed on the inner side of the wiring substrate 1 can be electroplated to form a metal film 15 on the terminal surface. In FIG. 3, reference numeral 14 denotes a substrate of the wiring board.

次に、第1のスクライブライン切断工程10において、例えば、ダイサー等の所定の切断手段により配線基板集合体2を第1のスクライブライン6に沿って縦方向に切断する。この切断の結果、配線基板1は、隣接する配線基板1または配線基板集合体2の外周部と接続された集合構造を有する(以下、この状態を「配線基板1の集合構造体」と称することもある)ことになるが、電気的には各配線基板1(後に個々の混成集積回路となる)が独立した状態になる。   Next, in the first scribe line cutting step 10, the wiring board assembly 2 is cut in the vertical direction along the first scribe line 6 by a predetermined cutting means such as a dicer. As a result of this cutting, the wiring board 1 has a collective structure connected to the outer peripheral portion of the adjacent wiring board 1 or the wiring board assembly 2 (hereinafter, this state is referred to as “a collective structure of the wiring board 1”). However, electrically, each wiring board 1 (which will be an individual hybrid integrated circuit later) is in an independent state.

その後、組立工程11において、必要に応じて混成集積回路をなすための電子部品の実装を行う。   Thereafter, in the assembling process 11, electronic components for forming a hybrid integrated circuit are mounted as necessary.

続く電気特性測定工程12において、混成集積回路の機能を確認する電気特性を測定するが、上述したように、既に個々の混成集積回路が形成された配線基板は電気的に独立した状態であるので、上記集合構造のまま、各々の混成集積回路の電気特性を正確に測定することができる。   In the subsequent electrical characteristic measurement step 12, the electrical characteristics for confirming the function of the hybrid integrated circuit are measured. As described above, the wiring board on which each hybrid integrated circuit is already formed is in an electrically independent state. The electrical characteristics of each hybrid integrated circuit can be accurately measured with the above aggregate structure.

そして、第2のスクライブライン切断工程13において、ダイサーによって上記配線基板1の集合構造体(即ち、個々の混成集積回路の集合体)を第2のスクライブライン7に沿って横方向に切断し、図2に示す個々の混成集積回路が形成された配線基板に分割する。これと同時に、第2のスクライブライン6上のメッキ用引き出し線4は、パターン接合部41がダイサーにより除去される一方、端子接合部42の一部が配線基板1上に残る。   Then, in the second scribe line cutting step 13, the assembly structure of the wiring board 1 (that is, the assembly of the individual hybrid integrated circuits) is cut laterally along the second scribe line 7 by a dicer, Divided into wiring boards on which the individual hybrid integrated circuits shown in FIG. 2 are formed. At the same time, in the lead wire 4 for plating on the second scribe line 6, the pattern joint portion 41 is removed by the dicer, while a part of the terminal joint portion 42 remains on the wiring board 1.

本実施の形態1では、配線基板集合体を第1のスクライブラインおよび第2のスクライブラインに沿って順次切断するに先立って、(1)配線基板集合体上において、配線基板の内方側の端子に接続されるメッキ用引き出し線4が第1のスクライブラインを横断して配線基板集合体の上記の各メッキ電圧印加用パターンに接続するように、メッキ用引き出し線の所定の部分(本実施の形態1においてはパターン接合部41)を第2のスクライブラインに重ねて形成し、(2)メッキ電圧印加用パターンと電解メッキ液中の対向電極との間に電圧を印加することによって端子に電解メッキを施すようにしているので、以下の作用効果を奏する。   In the first embodiment, prior to sequentially cutting the wiring board assembly along the first scribe line and the second scribe line, (1) on the wiring board assembly, on the inner side of the wiring board. Predetermined portions of the lead wires for plating (this embodiment) so that the lead wires 4 for plating connected to the terminals cross the first scribe line and connect to the respective patterns for applying a plating voltage of the wiring board assembly. In the first embodiment, the pattern joining portion 41) is formed so as to overlap the second scribe line, and (2) a voltage is applied to the terminal by applying a voltage between the plating voltage application pattern and the counter electrode in the electrolytic plating solution. Since the electrolytic plating is performed, the following effects are obtained.

(1)従来は、端子に電解メッキを施すために隣接する配線基板(混成集積回路)同士を接続していたので、集合構造では電気特性の測定ができず、個々の混成集積回路が形成された配線基板に分割した後に電気特性の測定を行っていたが、本実施の形態1では、集合構造のまま、各々の混成集積回路の電気特性を正確に測定できるので、集合構造を利用した自動測定装置を使用することができる。   (1) Conventionally, since adjacent wiring boards (hybrid integrated circuits) are connected to each other in order to perform electrolytic plating on terminals, electrical characteristics cannot be measured in the aggregate structure, and individual hybrid integrated circuits are formed. In the first embodiment, since the electrical characteristics of each hybrid integrated circuit can be accurately measured with the aggregate structure, automatic characteristics using the aggregate structure are measured. A measuring device can be used.

(2)従来は、端子から引き出されるメッキ用引き出し線専用の特別な配線空間を必要とし、配線基板の高密度化が阻害されていたが、本実施の形態1では、個々の混成集積回路に分割するために必要なスクライブラインの空間をメッキ用引き出し線の配線にも兼用できるので、配線基板の有効利用が達成される。   (2) Conventionally, a special wiring space dedicated to the lead wire for plating led out from the terminal is required and the density of the wiring board is hindered. In the first embodiment, each hybrid integrated circuit Since the space of the scribe line necessary for the division can also be used for the wiring of the lead wire for plating, effective use of the wiring board is achieved.

なお、本実施の形態1においては、個々の配線基板の電解メッキを施される端子およびメッキ用引き出し線を独立させた状態で、配線基板集合体の外周縁近傍に設けたメッキ電圧印加用パターンに接続して電解メッキを行ったが、スルーホールを使用して配線基板の内層パターンや裏面パターンでメッキ用引き出し線を一括した状態で、メッキ電圧印加用パターンに接続する方式でも電解メッキを行うことができる。   In the first embodiment, the plating voltage application pattern provided in the vicinity of the outer peripheral edge of the wiring board assembly in a state in which the terminals to be electroplated on the individual wiring boards and the lead wires for plating are made independent. Electrolytic plating was performed by connecting to the substrate, but electrolytic plating was also performed by using a through hole to connect to the plating voltage application pattern in a state where the lead lines for plating were bundled with the inner layer pattern and the back surface pattern of the wiring board. be able to.

<実施の形態2>
図5は本発明の実施の形態2に係る集合構造を有する混成集積回路形成用の配線基板集合体の平面図、図6は同配線基板集合体の背面図である。
<Embodiment 2>
5 is a plan view of a wiring board assembly for forming a hybrid integrated circuit having an assembly structure according to Embodiment 2 of the present invention, and FIG. 6 is a rear view of the wiring board assembly.

図5および図6に示す本実施の形態2に係る集合構造を有する混成集積回路形成用の配線基板集合体の特徴は、(1)配線基板1各々の内方側表面上に4つの端子3が形成されている点、(2)配線基板集合体2の表裏両面にメッキ電圧印加用パターン5が形成されている点、ならびに(3)3つ目および4つ目の端子3からは配線基板1各々の内方側に形成された2つの配線用スルーホール16を介してメッキ用引き出し線4が配線基板集合体2の裏面側に引き出されてメッキ電圧印加用パターン5に接続されている点にあり、その他の構成は上記実施の形態1とほぼ同様である。   The features of the wiring board assembly for forming a hybrid integrated circuit having the collective structure according to the second embodiment shown in FIGS. 5 and 6 are (1) four terminals 3 on the inner surface of each wiring board 1. (2) The point that the pattern 5 for plating voltage application is formed on both the front and back surfaces of the wiring board assembly 2, and (3) the wiring board from the third and fourth terminals 3 The point where the lead wire 4 for plating is drawn out to the back side of the wiring board assembly 2 through two wiring through holes 16 formed on the inner side of each 1 and connected to the plating voltage application pattern 5 The other configurations are substantially the same as those of the first embodiment.

縦方向第1列に属する配線基板群に関係する配線用スルーホール16のうち一方の配線用スルーホールは、配線基板集合体2の左辺余白部に形成されたメッキ電圧印加用パターン5に隣接する第1のスクライブライン6上に配置され、他方の配線用スルーホールは、配線基板集合体2の中央余白部に形成されたメッキ電圧印加用パターン5に隣接する第1のスクライブライン6上に配置されている。   One wiring through hole among the wiring through holes 16 related to the wiring board group belonging to the first column in the vertical direction is adjacent to the plating voltage application pattern 5 formed in the left margin of the wiring board assembly 2. The other wiring through hole is disposed on the first scribe line 6 and is disposed on the first scribe line 6 adjacent to the plating voltage application pattern 5 formed in the central margin of the wiring board assembly 2. Has been.

他方、縦方向第2列に属する配線基板群に関係する配線用スルーホール16のうち一方の配線用スルーホールは、配線基板集合体2の右辺余白部に形成されたメッキ電圧印加用パターン5に隣接する第1のスクライブライン6上に配置され、他方の配線用スルーホールは、配線基板集合体2の中央余白部に形成された第1のスクライブライン6上に配置されている。このように配線用スルーホール16を第1のスクライブライン6上に設けることによって混成集積回路が形成される配線基板の高密度化が担保される。   On the other hand, one wiring through hole among the wiring through holes 16 related to the wiring board group belonging to the second column in the vertical direction is formed in the plating voltage application pattern 5 formed in the right side margin of the wiring board assembly 2. The other wiring through-hole is disposed on the first scribe line 6 formed in the central blank portion of the wiring board assembly 2 and disposed on the adjacent first scribe line 6. By providing the wiring through holes 16 on the first scribe lines 6 in this way, the density of the wiring substrate on which the hybrid integrated circuit is formed is ensured.

縦方向第1列に属する配線基板1各々の左上側の端子3の上辺から引き出されるメッキ用引き出し線4は、配線基板集合体2の表側において、そのパターン接合部41が第2のスクライブライン7上に重なり、かつ第1のスクライブライン6を横断するようにして上記表側の左辺余白部のメッキ電圧印加用パターン5に接続されている。   The lead wire 4 for plating led out from the upper side of the terminal 3 on the upper left side of each of the wiring boards 1 belonging to the first column in the vertical direction has a pattern joint 41 on the front side of the wiring board assembly 2 and the second scribe line 7. It is connected to the plating voltage application pattern 5 in the left margin on the front side so as to overlap the upper side and cross the first scribe line 6.

同第1列に属する配線基板1各々の右下側の端子3の下辺から引き出されるメッキ用引き出し線4は、配線基板集合体2の表側において、そのパターン接合部41が第2のスクライブライン7上に重なり、かつ第1のスクライブライン6を横断するようにして上記表側の中央余白部のメッキ電圧印加用パターン5の左辺に接続されている。   The lead wire 4 for plating led out from the lower side of the terminal 3 on the lower right side of each wiring board 1 belonging to the first row has a pattern joint 41 on the front side of the wiring board assembly 2 and the second scribe line 7. It is connected to the left side of the plating voltage application pattern 5 in the central margin on the front side so as to overlap the upper side and cross the first scribe line 6.

他方、縦方向第2列に属する配線基板1各々の右下側の端子3の下辺から引き出されるメッキ用引き出し線4は、配線基板集合体2の表側において、そのパターン接合部41が第2のスクライブライン7上に重なり、かつ第1のスクライブライン6を横断するようにして上記表側の右辺余白部のメッキ電圧印加用パターン5に接続されている。同第2列に属する配線基板1各々の左上側の端子3の上辺から引き出されるメッキ用引き出し線4は、配線基板集合体2の表側において、そのパターン接合部41が第2のスクライブライン7上に重なるようにして、かつ第1のスクライブライン6を横断するようにして上記表側の中央余白部のメッキ電圧印加用パターン5の右辺に接続されている。   On the other hand, the lead wire 4 for plating led out from the lower side of the terminal 3 on the lower right side of each wiring board 1 belonging to the second column in the vertical direction has a pattern joint 41 on the front side of the wiring board assembly 2. It is connected to the plating voltage application pattern 5 on the right side margin on the front side so as to overlap the scribe line 7 and cross the first scribe line 6. The lead wire 4 for plating led out from the upper side of the terminal 3 on the upper left side of each wiring board 1 belonging to the second row has a pattern joint 41 on the second scribe line 7 on the front side of the wiring board assembly 2. Are connected to the right side of the plating voltage application pattern 5 in the central margin on the front side so as to overlap the first scribe line 6.

縦方向第1列に属する配線基板1各々の左下側の端子3の左辺から引き出されるメッキ用引き出し線4は、端子接合部42が一方の配線用スルーホール16を通過して配線基板集合体2の裏面側で第1のスクライブライン6上に重なるとともに、パターン接合部41が配線基板集合体2の裏面側で第2のスクライブライン6上に重なるようにして上記裏側の左辺余白部のメッキ電圧印加用パターン5に接続されている。   In the lead wire 4 for plating led out from the left side of the terminal 3 on the lower left side of each wiring board 1 belonging to the first column in the vertical direction, the terminal joining portion 42 passes through one wiring through hole 16 and the wiring board assembly 2. Of the left side margin on the back side so that the pattern joining portion 41 overlaps the second scribe line 6 on the back side of the wiring board assembly 2. It is connected to the application pattern 5.

縦方向第1列に属する配線基板1各々の右上側の端子3の右辺から引き出されるメッキ用引き出し線4は、端子接合部42が他方の配線用スルーホール16を通過して配線基板集合体2の裏面側で第1のスクライブライン6上に重なるとともに、パターン接合部41が配線基板集合体2の裏面側で第2のスクライブライン6上に重なるようにして上記裏側の中央余白部のメッキ電圧印加用パターン5の左辺に接続されている。   The lead wire 4 for plating led out from the right side of the terminal 3 on the upper right side of each wiring board 1 belonging to the first column in the vertical direction passes through the other wiring through hole 16 and the wiring board assembly 2. The plating voltage of the central blank portion on the back side overlaps with the first scribe line 6 on the back surface side of the wiring board assembly 2 and overlaps with the second scribe line 6 on the back surface side of the wiring board assembly 2. It is connected to the left side of the application pattern 5.

他方、縦方向第2列に属する配線基板1各々の右上側の端子3の右辺から引き出されるメッキ用引き出し線4は、端子接合部42が他方の配線用スルーホール16を通過して配線基板集合体2の裏面側で第1のスクライブライン6上に重なるとともに、パターン接合部41が配線基板集合体2の裏面側で第2のスクライブライン6上に重なるようにして上記裏側の右辺余白部のメッキ電圧印加用パターン5に接続されている。   On the other hand, the lead wire 4 for plating led out from the right side of the terminal 3 on the upper right side of each wiring board 1 belonging to the second column in the vertical direction passes through the other wiring through-hole 16 and the wiring board assembly The pattern 2 is overlapped on the first scribe line 6 on the back side of the body 2 and the right side margin on the back side so that the pattern bonding portion 41 is overlapped on the second scribe line 6 on the back side of the wiring board assembly 2. It is connected to the plating voltage application pattern 5.

同第2列に属する配線基板1各々の左下側の端子3の左辺から引き出されるメッキ用引き出し線4は、端子接合部42が一方の配線用スルーホール16を通過して配線基板集合体2の裏面側で第1のスクライブライン6上に重なるとともに、パターン接合部41が配線基板集合体2の裏面側で第2のスクライブライン6上に重なるようにして上記裏側の中央余白部のメッキ電圧印加用パターン5の右辺に接続されている。   The plating lead wire 4 led out from the left side of the terminal 3 on the lower left side of each wiring board 1 belonging to the second row has the terminal joint portion 42 passing through one wiring through hole 16 and the wiring board assembly 2. Applying a plating voltage to the central margin on the back side so that the back surface side overlaps the first scribe line 6 and the pattern bonding portion 41 overlaps the second scribe line 6 on the back surface side of the wiring board assembly 2. The right side of the pattern 5 for use is connected.

パターン形成工程8において、配線基板1の内方側に形成された電解メッキが施される端子3から引き出されるメッキ用引き出し線4を、第1のスクライブライン6を横断するように第2のスクライブライン7に重ねて形成して上記配線基板集合体2の表裏両面に形成されたメッキ電圧印加用パターン5に接続する。   In the pattern forming step 8, the second scribe is formed so that the lead wire 4 for plating drawn out from the terminal 3 formed on the inner side of the wiring substrate 1 and subjected to electrolytic plating crosses the first scribe line 6. It is formed so as to overlap the line 7 and is connected to the plating voltage application pattern 5 formed on both the front and back surfaces of the wiring board assembly 2.

具体的には、配線基板1内の4つの端子3のうち上記2つの端子から引き出されるメッキ用引き出し線4を、パターン接合部41が第2のスクライブライン7上に重なり、かつ第1のスクライブライン6を横断するようにして上記表側のメッキ電圧印加用パターン5に接続させる。   Specifically, among the four terminals 3 in the wiring board 1, the plating lead lines 4 led out from the two terminals are overlapped on the second scribe line 7 and the pattern joining portion 41 is overlapped with the first scribe line 7. It is connected to the plating voltage application pattern 5 on the front side so as to cross the line 6.

他方、上記残りの2つの端子から引き出されるメッキ用引き出し線4を、端子接合部42が配線用スルーホール16を通過して配線基板集合体2の裏面側で第1のスクライブライン6上に重なるとともに、パターン接合部41が配線基板集合体2の裏面側で第2のスクライブライン6上に重なるようにして上記裏側のメッキ電圧印加用パターン5に接続させる。   On the other hand, the lead wire 4 for plating led out from the remaining two terminals passes through the wiring through-hole 16 and overlaps the first scribe line 6 on the back surface side of the wiring board assembly 2. At the same time, the pattern bonding portion 41 is connected to the plating voltage application pattern 5 on the back side so as to overlap the second scribe line 6 on the back side of the wiring board assembly 2.

電解メッキ工程9において、メッキ電圧印加用パターン5と電解メッキ液中の対向電極との間に電圧を印加することによって配線基板1内方の端子3に電解メッキを施す。   In the electroplating step 9, a voltage is applied between the plating voltage application pattern 5 and the counter electrode in the electroplating solution to perform electroplating on the terminal 3 inside the wiring board 1.

第1のスクライブライン切断工程10において、配線基板集合体2を第1のスクライブライン6に沿って縦方向に切断する。   In the first scribe line cutting step 10, the wiring board assembly 2 is cut in the vertical direction along the first scribe line 6.

組立工程11において、配線基板1上の実装領域17(図5参照)上に混成集積回路をなすための電子部品18の実装を行う。   In the assembly process 11, an electronic component 18 for forming a hybrid integrated circuit is mounted on a mounting region 17 (see FIG. 5) on the wiring board 1.

電気特性測定工程12において、混成集積回路の機能を確認する電気特性を測定する。   In the electrical property measurement step 12, electrical properties for confirming the function of the hybrid integrated circuit are measured.

第2のスクライブライン切断工程13において、ダイサーによって上記配線基板1の集合構造体(個々の混成集積回路の集合体)を第2のスクライブライン7に沿って横方向に切断し、図7に示すように、個々の混成集積回路が形成された配線基板に分割する。   In the second scribe line cutting step 13, the aggregate structure of the wiring board 1 (aggregate of individual hybrid integrated circuits) is cut in the horizontal direction along the second scribe line 7 by a dicer, as shown in FIG. As described above, the substrate is divided into wiring boards on which individual hybrid integrated circuits are formed.

本実施の形態2によると、上記実施の形態1と同様の作用効果を奏することに加えて、以下の作用効果を奏する。   According to the second embodiment, in addition to the same operational effects as the first embodiment, the following operational effects are achieved.

単一の配線基板は、その表面内方側に4つの端子を有しているが、表面(一の配線層)のみでは、2つの端子からメッキ用引き出し線を引き出すことができるものの、残りの2つの端子からはメッキ用引き出し線を引き出すことはできない。   A single wiring board has four terminals on the inner surface of the surface. Although only the surface (one wiring layer) can lead out lead wires for plating from the two terminals, The lead wire for plating cannot be pulled out from the two terminals.

そこで、本実施の形態2では、上記残りの2つの端子からのメッキ用引き出し線を第2のスクライブライン上に配線するために、当該残りの2つの端子から引き出すメッキ用引き出し線を、配線用スルーホールを介して裏面(他の配線層)の第2のスクライブライン上に形成するようにしているので、上記4つの端子の全てに電解メッキを施すことが可能となる。   Therefore, in the second embodiment, in order to wire the lead wires for plating from the remaining two terminals on the second scribe line, the lead wires for plating drawn from the remaining two terminals are used for wiring. Since it is formed on the second scribe line on the back surface (other wiring layer) through the through hole, it is possible to perform electrolytic plating on all the four terminals.

換言すると、4つの端子の全てに電解メッキを施そうとすると、端子数に応じたメッキ用引き出し線を第1のスクライブラインを横切ってメッキ電圧印加用パターンに接続しなければならないが、配線基板上に設けられた部品ランドや外部との接続端子によって上記残りの2つの端子から引き出すべきメッキ用引き出し線がどうしても配線できないことがある。   In other words, if electrolytic plating is to be performed on all four terminals, the lead wires for plating corresponding to the number of terminals must be connected to the pattern for applying the plating voltage across the first scribe line. In some cases, the lead wires for plating to be drawn out from the remaining two terminals cannot be wired by the component lands provided above or the connection terminals to the outside.

そこで、本実施の形態2では、配線基板内の4つの端子のうち2つの端子から引き出されるメッキ用引き出し線を、配線基板集合体の表面側において、パターン接合部が第2のスクライブライン上に重なり、かつ第1のスクライブラインを横断するようにして表側のメッキ電圧印加用パターンに接続する。
また、残りの2つの端子から引き出されるメッキ用引き出し線を、端子接合部が配線用スルーホールを通過して配線基板集合体の裏面側に引き回されるとともに、パターン接合部が配線基板集合体の裏面側で第2のスクライブライン上に重なるようにして裏側のメッキ電圧印加用パターンに接続するので、上記残りの2つの端子に電解メッキを施すのに必要なメッキ用引き出し線の配線が可能となる。
Therefore, in the second embodiment, the lead wire for plating led out from two terminals among the four terminals in the wiring board is arranged on the second scribe line on the surface side of the wiring board assembly. The pattern is connected to the plating voltage application pattern on the front side so as to overlap and cross the first scribe line.
Further, the lead wires for plating led out from the remaining two terminals are routed to the back surface side of the wiring board assembly through the wiring through-holes, and the pattern joining section is connected to the wiring board assembly. Because it is connected to the pattern for applying the plating voltage on the back side so that it overlaps the second scribe line on the back side of the lead, it is possible to wire the lead wires for plating necessary for applying the electrolytic plating to the remaining two terminals It becomes.

すなわち、上記のように、単一の配線基板の表面上に3つ以上端子が形成され、かつ全ての端子に電解メッキを施さなければならない場合に、本発明が最も有効に機能する。   That is, as described above, the present invention functions most effectively when three or more terminals are formed on the surface of a single wiring board and all the terminals must be electrolytically plated.

なお、本発明は上記実施の形態に限定されるものではなく、本明細書に添付した特許請求の範囲内での種々の設計変更および修正を加え得ることは勿論である。   It should be noted that the present invention is not limited to the above-described embodiment, and it is needless to say that various design changes and modifications can be made within the scope of the claims attached to this specification.

本発明は、電解メッキが施される端子を有する混成集積回路が形成された配線基板を複数個形成した集合構造の配線基板集合体において、配線基板の内方側に形成された端子から引き出されるメッキ用引き出し線専用の特別な配線空間を必要とすることなく有効に配線でき、しかも電解メッキを施して端子表面に金属皮膜を確実に形成できるとともに、混成集積回路が形成された配線基板を個々に分割することなく、各々の混成集積回路の電気特性を正確に測定することができるゆえ、電解メッキが施される端子を有する混成集積回路基板の製造方法として有用である。   The present invention relates to a wiring board assembly having a collective structure in which a plurality of wiring boards on which hybrid integrated circuits having terminals to which electrolytic plating is applied are formed are drawn from the terminals formed on the inner side of the wiring board. Wiring can be effectively performed without requiring a special wiring space dedicated to the lead wire for plating, and a metal film can be reliably formed on the terminal surface by applying electrolytic plating, and each wiring board on which a hybrid integrated circuit is formed Since the electrical characteristics of each hybrid integrated circuit can be accurately measured without being divided into two, it is useful as a method for manufacturing a hybrid integrated circuit substrate having terminals to which electrolytic plating is applied.

本発明の実施の形態1に係る、混成集積回路形成用の配線基板集合体の平面図である。It is a top view of the wiring board aggregate | assembly for hybrid integrated circuit formation based on Embodiment 1 of this invention. 図1に示す配線基板集合体を分割してなる個々の配線基板の平面図である。It is a top view of each wiring board formed by dividing the wiring board aggregate shown in FIG. 端子に金属皮膜が形成された配線基板の要部拡大断面図である。It is a principal part expanded sectional view of the wiring board by which the metal film was formed in the terminal. 本発明の混成集積回路基板の製造方法を工程順に示すフローチャートである。It is a flowchart which shows the manufacturing method of the hybrid integrated circuit board of this invention in process order. 本発明の実施の形態2に係る、混成集積回路形成用の配線基板集合体の平面図である。It is a top view of the wiring board aggregate | assembly for hybrid integrated circuit formation based on Embodiment 2 of this invention. 図5に示す配線基板集合体の背面図である。FIG. 6 is a rear view of the wiring board assembly shown in FIG. 5. 図5および図6に示す配線基板集合体を分割してなる個々の配線基板の平面図である。FIG. 7 is a plan view of individual wiring boards obtained by dividing the wiring board aggregate shown in FIGS. 5 and 6.

符号の説明Explanation of symbols

1 配線基板(個々の混成集積回路)
2 配線基板集合体(混成集積回路を複数個形成した集合構造の配線基板)
3 電解メッキ用端子
4 メッキ用引き出し線
41 パターン接合部
42 端子接合部
5 メッキ電圧印加用パターン
6 第1のスクライブライン
7 第2のスクライブライン
8 パターン形成工程
9 電解メッキ工程
10 第1のスクライブライン切断工程
11 電子部品実装工程
12 電気特性測定工程
13 第2のスクライブライン切断工程
14 配線基板の基材
15 金属皮膜
16 配線用スルーホール
17 実装領域
18 電子部品
41 パターン接合部
42 端子接合部
1 Wiring board (each hybrid integrated circuit)
2 Wiring board assembly (wiring board with an aggregate structure in which multiple hybrid integrated circuits are formed)
3 Electrolytic Plating Terminal 4 Plating Lead Wire 41 Pattern Joint 42 Terminal Joint 5 Plating Voltage Application Pattern 6 First Scribe Line 7 Second Scribe Line 8 Pattern Formation Process 9 Electroplating Process 10 First Scribe Line Cutting step 11 Electronic component mounting step 12 Electrical characteristic measurement step 13 Second scribe line cutting step 14 Wiring board base material 15 Metal coating 16 Wiring through-hole 17 Mounting area 18 Electronic component 41 Pattern bonding portion 42 Terminal bonding portion

Claims (5)

電解メッキが施される端子を有し、かつ混成集積回路が形成された配線基板を複数個形成した配線基板集合体を、第1のスクライブラインおよび当該第1のスクライブラインと交差する第2のスクライブラインに沿って順次切断する前工程として、以下の工程を含むことを特徴とする混成集積回路基板の製造方法。
(1)上記配線基板集合体において、上記端子に接続されるメッキ用引き出し線が上記第1のスクライブラインを横断して上記配線基板集合体の少なくとも外周縁近傍に設けたメッキ電圧印加用パターンに接続され、当該メッキ用引き出し線の所定の部分が上記第2のスクライブラインに重ねて形成される工程。
(2)上記メッキ電圧印加用パターンと電解メッキ液中の対向電極との間に電圧を印加することによって上記端子に電解メッキを施す工程。
A wiring board assembly having a plurality of wiring boards each having a terminal to which electrolytic plating is applied and having a hybrid integrated circuit formed thereon is crossed with the first scribe line and the first scribe line. A method for manufacturing a hybrid integrated circuit board, comprising the following steps as a pre-process for sequentially cutting along a scribe line.
(1) In the wiring board assembly, a plating voltage application pattern provided at least in the vicinity of the outer peripheral edge of the wiring board assembly has a lead-out line for plating connected to the terminal across the first scribe line. A step of connecting and forming a predetermined portion of the lead wire for plating overlapping the second scribe line.
(2) A step of subjecting the terminal to electrolytic plating by applying a voltage between the plating voltage application pattern and the counter electrode in the electrolytic plating solution.
第1のスクライブライン切断工程において、上記配線基板から引き出されるメッキ用引き出し線が、上記第1のスクライブラインの切断に伴って上記電解メッキされた端子から切断され、それによって混成集積回路が形成された配線基板が互いに電気的に独立することを特徴とする請求項1記載の混成集積回路基板の製造方法。   In the first scribe line cutting step, the lead wire for plating drawn out from the wiring board is cut from the electroplated terminal along with the cutting of the first scribe line, thereby forming a hybrid integrated circuit. 2. The method of manufacturing a hybrid integrated circuit board according to claim 1, wherein the wiring boards are electrically independent from each other. 第1のスクライブライン切断工程において、上記配線基板は、その少なくとも一辺が隣接する配線基板または配線基板集合体外周部と接続された集合構造を有していることを特徴とする請求項1または2に記載の混成集積回路基板の製造方法。   3. The first scribe line cutting step, wherein the wiring board has a collective structure in which at least one side thereof is connected to an adjacent wiring board or a peripheral part of the wiring board assembly. A method for producing a hybrid integrated circuit board according to claim 1. 第2のスクライブライン切断工程において、混成集積回路が形成された配線基板に分割する手段がダイサーであることを特徴とする請求項1〜3のいずれかに記載の混成集積回路基板の製造方法。   4. The method of manufacturing a hybrid integrated circuit board according to claim 1, wherein in the second scribe line cutting step, the means for dividing the wiring board on which the hybrid integrated circuit is formed is a dicer. 第2のスクライブライン切断工程において、混成集積回路が形成された配線基板に分割する際に、上記第2のスクライブライン上のメッキ用引き出し線をダイサーによって除去することを特徴とする請求項1〜4のいずれかに記載の混成集積回路基板の製造方法。   In the second scribe line cutting step, when dividing into the wiring substrate on which the hybrid integrated circuit is formed, the lead wire for plating on the second scribe line is removed by a dicer. 5. A method for producing a hybrid integrated circuit board according to any one of 4 above.
JP2006199922A 2006-07-21 2006-07-21 Method for manufacturing hybrid integrated circuit board Active JP4964526B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006199922A JP4964526B2 (en) 2006-07-21 2006-07-21 Method for manufacturing hybrid integrated circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006199922A JP4964526B2 (en) 2006-07-21 2006-07-21 Method for manufacturing hybrid integrated circuit board

Publications (2)

Publication Number Publication Date
JP2008028199A true JP2008028199A (en) 2008-02-07
JP4964526B2 JP4964526B2 (en) 2012-07-04

Family

ID=39118518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006199922A Active JP4964526B2 (en) 2006-07-21 2006-07-21 Method for manufacturing hybrid integrated circuit board

Country Status (1)

Country Link
JP (1) JP4964526B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125753A1 (en) * 2015-02-03 2016-08-11 株式会社村田製作所 Surface acoustic wave device assembly

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203293A (en) * 2000-01-18 2001-07-27 Fujitsu Ltd Producing method for semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001203293A (en) * 2000-01-18 2001-07-27 Fujitsu Ltd Producing method for semiconductor device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016125753A1 (en) * 2015-02-03 2016-08-11 株式会社村田製作所 Surface acoustic wave device assembly
JPWO2016125753A1 (en) * 2015-02-03 2017-04-27 株式会社村田製作所 Surface acoustic wave device assembly
KR101949067B1 (en) 2015-02-03 2019-02-15 가부시키가이샤 무라타 세이사쿠쇼 Surface acoustic wave device assembly
US10622965B2 (en) 2015-02-03 2020-04-14 Murata Manufacturing Co., Ltd. Surface acoustic wave device assembly

Also Published As

Publication number Publication date
JP4964526B2 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
JP6169960B2 (en) Method for manufacturing suspension board with circuit
JP6460882B2 (en) Wiring circuit board and manufacturing method thereof
JP4676855B2 (en) Hybrid integrated circuit device and manufacturing method thereof
JP2009170561A (en) Wiring substrate and its manufacturing method
JP2011049462A (en) Printed circuit board and method of manufacturing the same
TW201703592A (en) Printed circuit board and method of fabricating the same
CN105657965A (en) Printed circuit boards having profiled conductive layer and methods of manufacturing same
TWI536879B (en) Flexible printed circuit board and a manufacture method thereof
JP5295807B2 (en) Mother board for multiple wiring boards
JP2008294351A (en) Wiring circuit board
JP2007049071A (en) Chip resistor and manufacturing method thereof
JP4964526B2 (en) Method for manufacturing hybrid integrated circuit board
JP6193622B2 (en) Wiring board unit and method for manufacturing wiring board with leads
JP2008187074A (en) Printed circuit board and manufacturing method therefor
JP2017175085A (en) Double-sided wiring flexible substrate
JP2006100301A (en) Wiring circuit board device and connection structure
JPWO2017131011A1 (en) Inductor component and manufacturing method thereof
CN104932761B (en) Capacitive touch panel and manufacturing method thereof
JP2006253574A (en) Manufacturing method of wiring board
JP5591384B2 (en) Wiring circuit board and manufacturing method thereof
CN203968488U (en) Printed circuit board and possess its electric tool switch
JP2018088442A (en) Printed wiring board and manufacturing method thereof
CN211047364U (en) Multilayer circuit board
JP2000223316A (en) Coil structure set up on substrate
JP2009194000A (en) Multiple wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120327

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120328

R150 Certificate of patent or registration of utility model

Ref document number: 4964526

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250