JP2008021208A - Electro-optical device and electronic equipment equipped with the same - Google Patents

Electro-optical device and electronic equipment equipped with the same Download PDF

Info

Publication number
JP2008021208A
JP2008021208A JP2006193787A JP2006193787A JP2008021208A JP 2008021208 A JP2008021208 A JP 2008021208A JP 2006193787 A JP2006193787 A JP 2006193787A JP 2006193787 A JP2006193787 A JP 2006193787A JP 2008021208 A JP2008021208 A JP 2008021208A
Authority
JP
Japan
Prior art keywords
line
lines
electro
circuit
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006193787A
Other languages
Japanese (ja)
Other versions
JP4714904B2 (en
Inventor
Yutaka Kobashi
裕 小橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2006193787A priority Critical patent/JP4714904B2/en
Publication of JP2008021208A publication Critical patent/JP2008021208A/en
Application granted granted Critical
Publication of JP4714904B2 publication Critical patent/JP4714904B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Liquid Crystal (AREA)
  • Position Input By Displaying (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a matrix type touch key of excellent transmittance. <P>SOLUTION: A liquid crystal display device comprises an active matrix substrate 101 and a thin film circuit formed on the substrate. The thin film circuit comprises a plurality of scan lines (201-n); a plurality of data lines (202-m) almost orthogonal to the scan lines; a plurality of pixel switching elements formed at intersection points of the scanning lines and data lines; a plurality of pixel electrodes connected to the pixel switching elements; row sense lines (204-n) arranged parallel with the scan lines; column sense lines (205-m) arranged parallel with the data lines; photo diodes formed at the intersection points of the row sense lines and column sense lines; row sense line terminals (604-n) connected to the row sense lines to output the detection output of optical sensor elements; and column sense line terminals (605-m) connected to the column sense lines to output the detection output of the optical sensor elements. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、電気光学装置、およびこれを備える電子機器に関し、特に、薄膜ポリシリコン形成技術を用いて基板上に形成される回路や該回路を用いた液晶表示装置、該液晶表示装置を備えた電子機器に関する。   The present invention relates to an electro-optical device and an electronic apparatus including the same, and more particularly, to a circuit formed on a substrate using a thin film polysilicon forming technique, a liquid crystal display device using the circuit, and the liquid crystal display device. It relates to electronic equipment.

近年、表示装置上(主に液晶表示装置上)にタッチキーセンサーを装着し、ディスプレイ上に表示されたアイコン・ボタンなどを指やスタイラスなどでタッチすることで入力するタッチキー内蔵表示装置はその優れた操作性から普及を続けている。   In recent years, a display device with a built-in touch key has been developed in which a touch key sensor is mounted on a display device (mainly on a liquid crystal display device) and an icon or a button displayed on the display is touched with a finger or a stylus. It continues to spread due to its excellent operability.

一般的にタッチキーセンサーとしては抵抗膜方式、赤外線遮光方式、超音波表面弾性波方式、電磁誘電方式、静電容量式などがあり、それぞれ量産化されている。しかしながら、各方式ともにそれぞれ短所を有している。例えば抵抗膜方式は使用していると消耗するため寿命が短く、また表示装置の品位を低下させる。赤外線遮光方式は小型化が難しく、超音波表面弾性波方式は厚みが厚くなる。電磁誘導方式は専用ペンが必要である。静電容量方式は指以外での入力が難しく、薄型化も困難である。このように(1)専用ペンが不要、(2)表示品位を低下させない、(3)小型・薄型化が可能という要件を同時に満たすタッチキー方式はまだ量産化に至っていない。   Generally, a touch key sensor includes a resistance film method, an infrared light shielding method, an ultrasonic surface acoustic wave method, an electromagnetic dielectric method, a capacitance method, and the like, and each is mass-produced. However, each method has its disadvantages. For example, the resistance film type is consumed when used, so the life is short and the quality of the display device is lowered. The infrared shading method is difficult to reduce in size, and the ultrasonic surface acoustic wave method is thick. The electromagnetic induction method requires a dedicated pen. The capacitance method is difficult to input with a finger other than a finger, and it is difficult to reduce the thickness. As described above, the touch key method that satisfies the requirements of (1) no dedicated pen, (2) no deterioration in display quality, and (3) a reduction in size and thickness has not yet been mass-produced.

そこで、特許文献1のように液晶表示装置を構成するアクティブマトリクス基板上にフォトセンサーを内蔵し、指あるいはスタイラスによって外光が遮光される、あるいは指の反射によってバックライト光が反射されることを検知してタッチキーセンサーとする、フォトセンサー式タッチキーが提唱されている。しかしながら、従来提案されてきた構成方式では内蔵する回路面積が大きく、透過率の低下が避けられないという課題を有する。   Therefore, as disclosed in Patent Document 1, a photo sensor is incorporated on an active matrix substrate constituting a liquid crystal display device, and external light is blocked by a finger or a stylus, or backlight light is reflected by reflection of the finger. A photo sensor type touch key is proposed that detects and uses as a touch key sensor. However, the conventionally proposed configuration method has a problem that a built-in circuit area is large and a decrease in transmittance is unavoidable.

特開2006−79589号公報JP 2006-79589 A

本発明は従来の課題点に鑑み、より簡易な構成でタッチキーを構成し、これによって透過率に優れた表示品位の低下の無いタッチキー内蔵表示装置を実現するものである。   SUMMARY OF THE INVENTION In view of the conventional problems, the present invention provides a touch key with a simpler configuration, thereby realizing a display device with a built-in touch key that has excellent transmittance and does not deteriorate display quality.

本発明は、基板(アクティブマトリクス基板101)と、該基板上に形成された薄膜回路よりなる電気光学装置(液晶表示装置910)であって、前記薄膜回路は、複数の走査線(201−n)と、前記複数の走査線に概略直交する複数のデータ線(202−m)と、前記複数の走査線と前記複数のデータ線との交点に形成されてなる複数の画素スイッチング素子(401−n−m)と、前記複数の画素スイッチング素子に接続されてなる複数の画素電極(402−n−m)と、前記複数の走査線に並行して配置された行センス線(204−n)と、前記複数のデータ線に並行して配置された列センス線(205−m)と、前記行センス線と前記列センス線との交点に形成されてなる光センサー素子(フォトダイオード410−n−m)と、前記行センス線に接続され、前記光センサー素子の検出出力を出力する行センス線端子(604−n)と、前記列センス線に接続され、前記光センサー素子の検出出力を出力する列センス線端子(605−m)とを備えることを特徴する。   The present invention is an electro-optical device (liquid crystal display device 910) comprising a substrate (active matrix substrate 101) and a thin film circuit formed on the substrate, and the thin film circuit includes a plurality of scanning lines (201-n). ), A plurality of data lines (202-m) substantially orthogonal to the plurality of scanning lines, and a plurality of pixel switching elements (401-) formed at intersections of the plurality of scanning lines and the plurality of data lines. nm), a plurality of pixel electrodes (402-nm) connected to the plurality of pixel switching elements, and a row sense line (204-n) arranged in parallel with the plurality of scanning lines. And a photosensor element (photodiode 410-n) formed at the intersection of the column sense line (205-m) arranged in parallel with the plurality of data lines and the row sense line and the column sense line. -M), A row sense line terminal (604-n) that is connected to the row sense line and outputs a detection output of the photosensor element, and a column sense line that is connected to the column sense line and outputs a detection output of the photosensor element. And a terminal (605-m).

このような構成によれば、画素スイッチング素子と同一基板上に光センサー素子が配置されるため、表示品位が低下しにくく、小型・薄型化が容易である。また、外光の遮光あるいは反射を検知することで専用ペンも不要である。また、列方向の光センサー素子を同一の列センス線で、行方向の光センサー素子を同一の行センス線でそれぞれ接続しているため、個々の光センサー素子からの出力が微弱であっても行センス線・列センス線全体での信号は十分な強度となり、従来のようにアンプ等を表示エリア内に組み込む必要が無く、透過率の低下が少ないという優れた効果を奏する。   According to such a configuration, since the photosensor element is disposed on the same substrate as the pixel switching element, the display quality is hardly deteriorated, and the size and thickness can be easily reduced. In addition, a dedicated pen is not required by detecting the blocking or reflection of external light. Also, since the photosensor elements in the column direction are connected by the same column sense line and the photosensor elements in the row direction are connected by the same row sense line, respectively, even if the output from each photosensor element is weak The signal in the entire row sense line / column sense line has sufficient strength, and there is no need to incorporate an amplifier or the like in the display area as in the prior art, and there is an excellent effect that the decrease in transmittance is small.

また、本発明の電気光学装置は更に、前記行センス線端子及び列センス線端子に接続され、前記光センサー素子の検出出力に基づいて、前記基板面上に隣接して位置する遮光体(指990、影991)もしくは発光体の位置を検出する位置検出回路(外部駆動IC929、座標検出処理回路(785)を備え、前記位置検出回路は、前記行センス線に流れる電流から行方向の位置を、また前記列センス線に流れる電流から列方向の位置を計算して、前記遮光体もしくは発光体の位置を検出することを特徴する。   The electro-optical device of the present invention is further connected to the row sense line terminal and the column sense line terminal, and based on a detection output of the photosensor element, a light shield (finger) positioned adjacent to the substrate surface. 990, shadow 991) or a position detection circuit (external drive IC 929, coordinate detection processing circuit (785)) for detecting the position of the light emitter, and the position detection circuit detects the position in the row direction from the current flowing through the row sense line. Further, the position of the light shielding body or the light emitting body is detected by calculating the position in the column direction from the current flowing through the column sense line.

上記構成によれば、更に、液晶表示装置などの電気光学装置に採用することで、タッチセンサー内蔵型液晶表示装置を安価に提供することができる。   According to the above configuration, the liquid crystal display device with a built-in touch sensor can be provided at a low cost by being employed in an electro-optical device such as a liquid crystal display device.

また、本発明の電気光学装置は更に、前記行センス線端子に接続された行センス回路(621)と、前記列センス線端子に接続された列センス回路(622)を具備し、前記行センス回路は前記行センス線を流れる電流をデジタル値に変換する第1のA/D変換回路(A/D変換回路501−n)を備え、前記列センス回路は前記列センス線を流れる電流をデジタル値に変換する第2のA/D変換回路(A/D変換回路504−n)を備え、前記行センス回路及び前記列センス回路は、前記複数の画素スイッチング素子と同一基板上に形成された能動素子により構成されたことを特徴する。   The electro-optical device of the present invention further includes a row sense circuit (621) connected to the row sense line terminal and a column sense circuit (622) connected to the column sense line terminal. The circuit includes a first A / D conversion circuit (A / D conversion circuit 501-n) that converts the current flowing through the row sense line into a digital value, and the column sense circuit digitally converts the current flowing through the column sense line. A second A / D conversion circuit (A / D conversion circuit 504-n) for converting to a value, and the row sensing circuit and the column sensing circuit are formed on the same substrate as the plurality of pixel switching elements It is characterized by comprising active elements.

上記構成によればA/D変換回路が光センサーと同一基板上に存在するため、雑音が入りにくく、余分な負荷抵抗・負荷容量がつかないため微弱な信号でも検出可能であり、特に低照度でのセンシングに優れる。   According to the above configuration, since the A / D conversion circuit exists on the same substrate as the optical sensor, it is difficult for noise to enter, and extra load resistance / capacitance is not applied, so even weak signals can be detected. Excellent in sensing.

また、本発明の電気光学装置は更に、前記複数の走査線に接続された走査線駆動回路(301)と、前記複数のデータ線に接続されたデータ線駆動回路(302)を備え、前記走査線駆動回路及び前記データ線駆動回路の少なくとも一方は前記行センス回路及び前記列センス回路を構成する能動素子と同一基板上に形成された能動素子により構成されてなり、前記走査線駆動回路と前記行センス線回路もしくは前記データ線駆動回路と前記列センス回路は互いに前記複数の画素スイッチング素子及び前記複数の画素電極が配置される表示領域を隔てて両端側(図1の構成)に存在することを特徴とする。   The electro-optical device according to the aspect of the invention further includes a scanning line driving circuit (301) connected to the plurality of scanning lines and a data line driving circuit (302) connected to the plurality of data lines. At least one of the line drive circuit and the data line drive circuit is configured by an active element formed on the same substrate as an active element forming the row sense circuit and the column sense circuit, and the scan line drive circuit and the data line drive circuit The row sense line circuit or the data line driving circuit and the column sense circuit are present on both ends (configuration of FIG. 1) across a display region in which the plurality of pixel switching elements and the plurality of pixel electrodes are arranged. It is characterized by.

上記構成によれば、走査線駆動回路と列センス回路もしくはデータ線駆動回路と行センス回路の一方もしくは両方を逆側に配置することで狭額縁を可能にするとともに、駆動回路によるノイズをセンス回路が影響を受けにくくできるため、センス感度が向上する。   According to the above configuration, by arranging one or both of the scanning line driving circuit and the column sensing circuit or the data line driving circuit and the row sensing circuit on the opposite side, a narrow frame is made possible, and noise from the driving circuit is detected. Sense sensitivity can be improved because it is difficult to be affected.

また、本発明の電気光学装置は更に、前記行センス回路もしくは前記列センス回路は、前記第1(A/D変換回路501−n)または第2のA/D変換回路(A/D変換回路504−n)から出力された信号をシリアル変換して出力するためのシリアル変換回路(行センス回路621、列センス回路622)を有してなることを特徴とする。   In the electro-optical device according to the aspect of the invention, the row sense circuit or the column sense circuit may be the first (A / D conversion circuit 501-n) or the second A / D conversion circuit (A / D conversion circuit). 504-n) includes a serial conversion circuit (row sense circuit 621, column sense circuit 622) for serially converting and outputting the signal.

上記構成によれば、複数のA/D変換回路から出力された結果をシリアルデジタルデータに変換することで、外部との実装端子を低減できるため、コストの削減および狭額縁化に対応できる。   According to the above configuration, by converting the results output from the plurality of A / D conversion circuits into serial digital data, it is possible to reduce mounting terminals with the outside, and thus it is possible to cope with cost reduction and narrowing of the frame.

また、本発明の電気光学装置は更に、前記複数の走査線の本数よりも少ない本数の行センス線を備え(図12、図16、図17、図18の構成)、前記画素電極の前記走査線に垂直方向の幅は、前記行センス線と重なる画素電極と、前記行センス線と重ならない画素電極とで、互いに異なっている(GY2>GY1)ことを特徴とする。   In addition, the electro-optical device of the present invention further includes a number of row sense lines smaller than the number of the plurality of scanning lines (configurations in FIGS. 12, 16, 17, and 18), and the scanning of the pixel electrodes. The width in the direction perpendicular to the line is different between the pixel electrode overlapping the row sense line and the pixel electrode not overlapping the row sense line (GY2> GY1).

上記構成によれば、一般的にタッチキーとしての座標解像度は表示装置としての解像度より低くても差し支えない。従って、行センス線を走査線より少なく間引くことで行センス線による遮光面積を小さくし、液晶表示装置の輝度を向上できる。また、行センス線と重なる画素とそうでない画素で画素電極幅を変えることで画素ごとの開口率をおおむね一致させることができ、ムラとなることを防止できる。   According to the above configuration, generally, the coordinate resolution as a touch key may be lower than the resolution as a display device. Therefore, by thinning out the row sense lines less than the scanning lines, the light shielding area by the row sense lines can be reduced, and the luminance of the liquid crystal display device can be improved. In addition, by changing the pixel electrode width between the pixels that overlap the row sense lines and the pixels that do not, the aperture ratio of each pixel can be made to be substantially the same, and unevenness can be prevented.

また、本発明の電気光学装置は更に、前記複数のデータ線の本数よりも少ない本数の列センス線を備え(図12、図16、図17、図18の構成)、前記画素電極の前記走査線に垂直方向の幅は、前記列センス線と重なる画素電極と、前記列センス線と重ならない画素電極とで、互いに異なっている(GX2>GX1)ことを特徴とする。   In addition, the electro-optical device of the present invention further includes column sense lines whose number is smaller than the number of the plurality of data lines (configurations in FIGS. 12, 16, 17, and 18), and the scanning of the pixel electrodes. The width in the direction perpendicular to the line is different between the pixel electrode overlapping with the column sense line and the pixel electrode not overlapping with the column sense line (GX2> GX1).

また、本発明の電気光学装置は更に、前記走査線に垂直な方向もしくはデータ線に垂直な方向の幅が異なる画素電極の透過開口率が互いに概略等しいことを特徴とする。   The electro-optical device of the present invention is further characterized in that transmission aperture ratios of pixel electrodes having different widths in a direction perpendicular to the scanning line or in a direction perpendicular to the data line are substantially equal to each other.

上記構成によれば、一般的にタッチキーとしての座標解像度は表示装置としての解像度より低くても差し支えない。従って、列センス線をデータ線より少なく間引くことで列センス線による遮光面積を小さくし、液晶表示装置の輝度を向上でき、かつまた行センス線や列センス線と重なるが画素とそうでない画素で画素電極幅を変えることで画素ごとの開口率をおおむね一致させることができ、ムラとなることを防止できる。   According to the above configuration, generally, the coordinate resolution as a touch key may be lower than the resolution as a display device. Therefore, by thinning out the column sense lines less than the data lines, the light shielding area by the column sense lines can be reduced, the luminance of the liquid crystal display device can be improved, and the pixels which overlap with the row sense lines and the column sense lines but do not have the pixels. By changing the pixel electrode width, the aperture ratio of each pixel can be made to be substantially the same, and unevenness can be prevented.

また、本発明の電気光学装置は更に、前記列センス線と重なる画素電極は青色の表示に対応した画素電極であることを特徴する。   The electro-optical device according to the present invention is further characterized in that the pixel electrode overlapping the column sense line is a pixel electrode corresponding to blue display.

上記構成によれば、前記列センス線と重なる前記複数の画素電極の一部は青色の表示に対応した画素電極であることが好ましい。青色は緑色・赤色に比べ、人間の視覚感度が低いため、列センス線によるムラ等が見えにくいためである。   According to the above configuration, it is preferable that a part of the plurality of pixel electrodes overlapping with the column sense line is a pixel electrode corresponding to blue display. This is because blue is less visible to humans than green and red, and unevenness due to column sense lines is difficult to see.

また、本発明の電気光学装置は更に、前記行センス線の本数は前記走査線の本数の概略1/2(図12、図16、図17、図18の構成)であって、前記走査線のうち、奇数番目の走査線に繋がる前記画素スイッチング素子と、偶数番目の走査線に繋がる前記画素スイッチング素子とは互いに走査線方向に対して線対称であって、前記行センス線は前記奇数番目の走査線に繋がる画素電極と前記偶数番目の走査線に繋がる画素電極との間に配置されてなることを特徴とする。   In the electro-optical device according to the aspect of the invention, the number of the row sense lines may be approximately half of the number of the scanning lines (configuration in FIGS. 12, 16, 17, and 18). The pixel switching element connected to the odd-numbered scan line and the pixel switching element connected to the even-numbered scan line are line-symmetric with respect to the scan line direction, and the row sense line is the odd-numbered scan line. The pixel electrode is connected between the pixel electrode connected to the scanning line and the pixel electrode connected to the even-numbered scanning line.

上記構成によれば、画素を奇数・偶数で反転レイアウトし、画素電極の間の非表示エリアに1本置きにセンス線を通すことで、行センス線による開口率低下を最低限度に抑えることが可能である。   According to the above configuration, the lowering of the aperture ratio due to the row sense lines can be suppressed to a minimum by inverting the pixels in odd and even numbers and passing every other sense line through the non-display area between the pixel electrodes. Is possible.

また、本発明の電気光学装置は更に、前記列センス線の本数は前記データ線の本数の概略1/6(図12、図16、図17、図18の構成)であって、前記データ線のうち、奇数番目のデータ線に繋がる前記画素スイッチング素子と、偶数番目のデータ線に繋がる前記画素スイッチング素子とは互いにデータ線方向に対して線対称であって、前記列センス線は奇数番目のデータ線に繋がる画素電極と偶数番目のデータ線に繋がる画素電極との間に配置されてなることを特徴とする。   In the electro-optical device according to the aspect of the invention, the number of the column sense lines may be approximately 1/6 of the number of the data lines (configuration of FIGS. 12, 16, 17, and 18). The pixel switching element connected to the odd-numbered data line and the pixel switching element connected to the even-numbered data line are symmetrical with respect to the data line direction, and the column sense line is the odd-numbered data line. The pixel electrode is connected between the pixel electrode connected to the data line and the pixel electrode connected to the even-numbered data line.

上記構成によれば、画素を奇数・偶数で反転レイアウトし、画素電極の間の非表示エリアに1本置きにセンス線を通すことで、行センス線による開口率低下を最低限度に抑えることが可能である。   According to the above configuration, the lowering of the aperture ratio due to the row sense lines can be suppressed to a minimum by inverting the pixels in odd and even numbers and passing every other sense line through the non-display area between the pixel electrodes. Is possible.

また、本発明の電気光学装置は更に、前記光センサー素子は、複数の画素に分割して配置され、互いに並列に接続されたサブ光センサー素子からなり、前記サブ光センサーは互いに薄膜ポリシリコンよりなる枝配線で接続され、前記枝配線は前記行センス線又は前記列センス線と接続されたことを特徴とする。   In the electro-optical device according to the aspect of the invention, the photosensor element may be divided into a plurality of pixels and may be sub-photosensor elements connected in parallel to each other, and the sub-photosensors may be made of thin film polysilicon. The branch wiring is connected to the row sense line or the column sense line.

また、本発明の電気光学装置は更に、前記行センス線又は前記列センス線は薄膜ポリシリコンよりなることを特徴とする。   The electro-optical device of the present invention is further characterized in that the row sense line or the column sense line is made of thin film polysilicon.

上記構成によれば、光センサーを複数の画素に分割して並列配置することで各画素間のムラ等が視認しにくくなり、信号強度を落とさずに表示品位を向上できる。また、薄膜ポリシリコンにアクセプターあるいはドナーとなる不純物を高濃度ドープした配線を用いて複数のサブ光センサーを繋ぐと、コンタクトホール数を低減できる。また、薄膜ポリシリコンは光を透過するため、メタルで配線するより光透過量の低下が少なく済む。設計上、抵抗値が許容範囲内であれば行センス線あるいは列センス線全体を薄膜ポリシリコンで形成すればなお良い効果を奏することが可能である。   According to the above configuration, by dividing the photosensor into a plurality of pixels and arranging them in parallel, it becomes difficult to visually recognize unevenness between the pixels, and the display quality can be improved without reducing the signal intensity. In addition, the number of contact holes can be reduced by connecting a plurality of sub photosensors using a wiring in which an impurity serving as an acceptor or donor is heavily doped in thin film polysilicon. In addition, since the thin film polysilicon transmits light, the amount of light transmission can be reduced less than wiring with metal. By design, if the resistance value is within an allowable range, the entire row sense line or the entire column sense line can be more effectively formed by forming the thin film polysilicon.

また、本発明の電気光学装置は更に、前記光センサーは薄膜ポリシリコンを能動層としたPIN接合ダイオードもしくはPN接合ダイオードからなるフォトダイオードであることを特徴とする。   The electro-optical device according to the present invention is further characterized in that the optical sensor is a photodiode comprising a PIN junction diode or a PN junction diode using thin film polysilicon as an active layer.

上記構成によれば、画素スイッチング素子と能動層を同一製造工程で製造できるため、製造コストの上昇が無く、性能の良いフォトダイオードを基板上に製造できる。   According to the above configuration, since the pixel switching element and the active layer can be manufactured in the same manufacturing process, a high-performance photodiode can be manufactured on the substrate without an increase in manufacturing cost.

また、本発明の電気光学装置は更に、前記複数の画素スイッチング素子の能動層と同一の材料にイオンを注入することで構成されたn+型もしくはp+型半導体抵抗体よりなる画素補助電極を有し、前記画素補助電極は前記画素電極と電気的に接続され、前記走査線又は前記走査線と同一材料により構成された補助容量線と前記画素補助電極が重なることで補助容量を形成し、前記行センス線と前記走査線は同一の材料より構成され、前記画素補助電極がn+型半導体抵抗体である場合は前記行センス線は前記フォトダイオードのカソード電極と接続され、前記画素補助電極がp+型半導体抵抗体である場合は前記行センス線は前記フォトダイオードのアノード電極と接続されてなることを特徴とする。   The electro-optical device of the present invention further includes a pixel auxiliary electrode made of an n + type or p + type semiconductor resistor configured by implanting ions into the same material as the active layer of the plurality of pixel switching elements. The pixel auxiliary electrode is electrically connected to the pixel electrode, and the auxiliary capacitance line formed of the same material as the scanning line or the scanning line overlaps the pixel auxiliary electrode to form an auxiliary capacitance, and the row The sense line and the scanning line are made of the same material. When the pixel auxiliary electrode is an n + type semiconductor resistor, the row sense line is connected to the cathode electrode of the photodiode, and the pixel auxiliary electrode is a p + type. In the case of a semiconductor resistor, the row sense line is connected to the anode electrode of the photodiode.

上記構成によれば、画素の補助容量を形成する薄膜シリコンとフォトダイオードの行センス線に繋がる薄膜シリコンが同一のイオン注入工程で、行センス線と走査線あるいは補助容量線が同一の配線形成工程で製造可能である。このため、製造コストの上昇が無いという優れた効果を奏することができる。   According to the above configuration, the thin film silicon forming the auxiliary capacitance of the pixel and the thin film silicon connected to the row sense line of the photodiode are in the same ion implantation process, and the row sense line and the scanning line or the auxiliary capacitance line are in the same wiring forming process. Can be manufactured. For this reason, the outstanding effect that there is no increase in manufacturing cost can be produced.

また、本発明は、さらに上述の電気光学装置を用いた電子機器である。これにより、専用ペンが不要で表示品位を低下させない、小型・薄型化が可能な低コストのタッチキー内蔵型電気光学装置を提供することができる。この電子機器を用いることで表示品位を保ちつつ、薄型化・小型化が可能で、指など専用ペンでなくてもオペレーションできる優れた産業上の利用価値の高い電子機器を実現可能である。   Further, the present invention is an electronic apparatus using the above electro-optical device. As a result, it is possible to provide a low-cost electro-optical device with a built-in touch key that does not require a dedicated pen and does not deteriorate display quality and can be reduced in size and thickness. By using this electronic device, it is possible to reduce the thickness and size while maintaining the display quality, and it is possible to realize an excellent industrially useful electronic device that can be operated without using a dedicated pen such as a finger.

以下、本発明に係る液晶表示装置の実施例について図面を参照して説明する。   Embodiments of a liquid crystal display device according to the present invention will be described below with reference to the drawings.

図1は本発明の第1の実施例を実現するためのアクティブマトリクス基板(101)のの構成図である。アクティブマトリクス基板(101)上には 480本の走査線(201−1〜480)と1920本のデータ線(202−1〜1920)が直交して形成されており、480本の補助容量線(203―1〜480)は走査線(201−1〜480)と並行に配置されている。補助容量線(203―1〜480)は相互に短絡されてコモン電位入力端子(603)に接続される。対向導通部(304)もまた、コモン電位入力端子(603)に接続される。走査線(201−1〜480)は走査線駆動回路(301)に接続されて駆動信号を与えられる。また、データ線(202−1〜1920)はデータ線駆動回路(302)に接続されて映像信号を与えられる。走査線駆動回路(301)およびデータ線駆動回路(302)は信号入力端子(601)に接続され、必要な各種信号および電源電位を与えられる。走査線駆動回路(301)、データ線駆動回路(302)はアクティブマトリクス基板上にポリシリコン薄膜トランジスターを集積することで形成されており、画素スイッチング素子(401−n−m)と同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。   FIG. 1 is a configuration diagram of an active matrix substrate (101) for realizing the first embodiment of the present invention. On the active matrix substrate (101), 480 scanning lines (201-1 to 480) and 1920 data lines (202-1 to 1920) are formed orthogonally, and 480 auxiliary capacitance lines ( 203-1 to 480) are arranged in parallel with the scanning lines (201-1 to 480). The auxiliary capacitance lines (203-1 to 480) are short-circuited to each other and connected to the common potential input terminal (603). The opposing conductive portion (304) is also connected to the common potential input terminal (603). The scanning lines (201-1 to 480) are connected to the scanning line driving circuit (301) and supplied with driving signals. The data lines (202-1 to 1920) are connected to the data line driving circuit (302) and supplied with video signals. The scanning line driver circuit (301) and the data line driver circuit (302) are connected to a signal input terminal (601), and are supplied with various necessary signals and a power supply potential. The scanning line driving circuit (301) and the data line driving circuit (302) are formed by integrating polysilicon thin film transistors on an active matrix substrate, and are manufactured in the same process as the pixel switching element (401-nm). This is a so-called drive circuit built-in type liquid crystal display device.

さらに本実施例では走査線(201−1〜480)の配線方向と平行する方向に並行して行センス線(204−1〜480)が配置され、データ線の配線方向と平行する方向に並行して列センス線(205−1〜1920)が配置されている。また、行センス線(204−1〜480)は行センス線端子(604−1〜480)に接続され、列センス線(205−1〜1920)は列センス線端子(605−1〜1920)に接続される。   Further, in this embodiment, the row sense lines (204-1 to 480) are arranged in parallel to the direction parallel to the wiring direction of the scanning lines (201-1 to 480), and parallel to the direction parallel to the wiring direction of the data lines. Thus, column sense lines (205-1 to 1920) are arranged. The row sense lines (204-1 to 480) are connected to the row sense line terminals (604-1 to 480), and the column sense lines (205-1 to 1920) are connected to the column sense line terminals (6055-1 to 1920). Connected to.

図2は図1の点線(310)部で示す画素表示領域中のm番目のデータ線(202−m)とn番目の走査線(201−n)の交差部付近の回路図である。走査線(201−n)とデータ線(202−m)の各交点にはNチャネル型電界効果ポリシリコン薄膜トランジスターよりなる画素スイッチング素子(401−n−m)が形成されており、そのゲート電極は走査線(201−n)に、ソース・ドレイン電極はそれぞれデータ線(202−m)と画素電極(402−n−m)に接続されている。画素電極(402−n−m)及び同一電位に短絡される電極は補助容量線(203−n)と補助容量コンデンサー(403−n−m)を形成し、また液晶表示装置として組み立てられた際には液晶素子をはさんで対抗基板電極(コモン電極、図中COMと表記)とやはりコンデンサーを形成する。さらにデータ線(202−m)の配線方向と平行する方向に並行して配置した列センス線(205−m)と走査線(201−n)の配線方向と平行する方向に並行して配置した行センス線(204−n)の交点にはラテラル型PIN(p-intrinsic-n)接合ダイオードであるフォトダイオード(410−n−m)が形成されてなる。ここでラテラル型PIN接合ダイオードであるフォトダイオード(410−n−m)は画素スイッチング素子(401−n−m)の能動層であるポリシリコン薄膜と同一の膜厚であって、同じ製造工程で製造されるので製造コストの上昇がない。   FIG. 2 is a circuit diagram in the vicinity of the intersection of the mth data line (202-m) and the nth scanning line (201-n) in the pixel display area indicated by the dotted line (310) in FIG. A pixel switching element (401-nm) made of an N-channel field effect polysilicon thin film transistor is formed at each intersection of the scanning line (201-n) and the data line (202-m), and its gate electrode Are connected to the scanning line (201-n), and the source and drain electrodes are connected to the data line (202-m) and the pixel electrode (402-nm), respectively. When the pixel electrode (402-nm) and the electrode short-circuited to the same potential form an auxiliary capacitance line (203-n) and an auxiliary capacitance capacitor (403-nm), and when assembled as a liquid crystal display device A counter substrate electrode (common electrode, denoted as COM in the figure) and a capacitor are also formed between the liquid crystal elements. Further, the column sense line (205-m) arranged in parallel with the wiring direction of the data line (202-m) and the scanning line (201-n) are arranged in parallel with the wiring direction. A photodiode (410-nm), which is a lateral PIN (p-intrinsic-n) junction diode, is formed at the intersection of the row sense lines (204-n). Here, the photodiode (410-nm), which is a lateral PIN junction diode, has the same film thickness as the polysilicon thin film that is the active layer of the pixel switching element (401-nm), and has the same manufacturing process. Since it is manufactured, there is no increase in manufacturing cost.

図3(A)は図2で示した回路図の実際の構成を示す平面図である。図3の凡例に示す通り、各網掛けの異なる部位はそれぞれ異なる材料配線であることを示し、同じ網掛けで示した部位は同じ材料配線であることを示す。クロム薄膜(Cr)、ポリシリコン薄膜(Poly-Si)、モリブデン薄膜(Mo)、アルミ・ネオジウム合金薄膜(AlNd)、インディウム・錫合金薄膜(ITO)の4層薄膜より構成されてなり、それぞれの層間には酸化シリコン、窒化シリコン、有機絶縁膜のいずれかあるいはそれらを積層した層間絶縁膜が形成されており、互いにコンタクトホールを介して接続される。なお、本実施例ではクロム薄膜(Cr)は膜厚100nm、ポリシリコン薄膜(Poly-Si)は膜厚50nm、モリブデン薄膜は膜厚200nm、アルミ・ネオジウム合金薄膜は膜厚500nm、インディウム・錫合金薄膜は膜厚100nmとする。図3(A)で示すように、データ線(202−m)はアルミ・ネオジウム合金薄膜(AlNd)により形成され、コンタクトホールを介して画素スイッチング素子(401−n−m)に接続される。走査線(201−n)はモリブデン薄膜(Mo)で構成され、画素スイッチング素子(401−n−m)のゲート電極を兼用する。補助容量線(203−n)は走査線(201−n)と同じ配線材料から構成され、画素電極(402−n−m)はインディウム・錫合金薄膜よりなり、画素スイッチング素子(401−n−m)のドレイン電極にコンタクトホールを通じて接続される。また、画素スイッチング素子(401−n−m)のドレイン電極はリンを高濃度ドープされたn+型ポリシリコン薄膜(Poly-Si)にも接続され、補助容量線(203−n)と平面的に重なって補助容量コンデンサー(403−n−m)を構成する。   FIG. 3A is a plan view showing an actual configuration of the circuit diagram shown in FIG. As shown in the legend of FIG. 3, the different shaded parts indicate different material wirings, and the same shaded parts indicate the same material wiring. It consists of four layers of chromium thin film (Cr), polysilicon thin film (Poly-Si), molybdenum thin film (Mo), aluminum / neodymium alloy thin film (AlNd), and indium / tin alloy thin film (ITO). Between these layers, any one of silicon oxide, silicon nitride, and organic insulating film or an interlayer insulating film in which these layers are stacked is formed and connected to each other through a contact hole. In this embodiment, the chromium thin film (Cr) is 100 nm thick, the polysilicon thin film (Poly-Si) is 50 nm thick, the molybdenum thin film is 200 nm thick, the aluminum / neodymium alloy thin film is 500 nm thick, indium / tin. The alloy thin film has a thickness of 100 nm. As shown in FIG. 3A, the data line (202-m) is formed of an aluminum-neodymium alloy thin film (AlNd) and is connected to the pixel switching element (401-nm) through a contact hole. The scanning line (201-n) is composed of a molybdenum thin film (Mo) and also serves as the gate electrode of the pixel switching element (401-nm). The auxiliary capacitance line (203-n) is made of the same wiring material as the scanning line (201-n), the pixel electrode (402-n-m) is made of an indium tin alloy thin film, and the pixel switching element (401-n). -M) through the contact hole. Further, the drain electrode of the pixel switching element (401-nm) is also connected to an n + type polysilicon thin film (Poly-Si) heavily doped with phosphorus, and in plan view with the auxiliary capacitance line (203-n). An auxiliary capacitor (403-nm) is formed by overlapping.

図3(B)は図3(A)のA−A'線部におけるラテラル型PIN接合ダイオードであるフォトダイオード(410−n−m)の断面構造を示す図である。なお、図を見やすくするために縮尺は一定でない。アクティブマトリクス基板(101)は無アルカリガラスよりなる絶縁基板であって、その上に絶縁膜を介してクロム薄膜(Cr)よりなる遮光膜(501)が配置される。この遮光膜(501)は後述する図4のバックライトユニット(926)からの光を遮光するために設けられている。さらにその上に絶縁膜を介してポリシリコン薄膜よりなるシリコンアイランド(502)が配置され、シリコンアイランド(502)はボロンイオンが高濃度にドープされたp+領域(502P)、リンイオンが高濃度にドープされたn+領域(502N)、p+領域(502P)とn+領域(502N)に挟まれたボロンイオン・リンイオンが全く、あるいはごく低濃度しかドープされていない真性半導体領域(502I)によってなる。p+領域(502P)はアノード電極(504)に、n+領域(502N)はカソード電極(503)にそれぞれコンタクトホールを介して接続される。なお、アノード電極(504)及びカソード電極(503)はアルミ・ネオジウム合金薄膜(AlNd)により形成される。このような構成のラテラル型PIN接合ダイオードにおいては、カソード電極に+、アノード電極に−の電位を印加する逆バイアス状態において、外光(図3(B)の上方からの光)に応じてアノード電極(504)−カソード電極(503)間に流れる光リーク量が変化する一方で、バックライトからの光(図3(B)の下方からの光)は遮光膜(501)によって遮断されるため影響が無い。   FIG. 3B is a diagram showing a cross-sectional structure of a photodiode (410-nm) which is a lateral PIN junction diode at the line AA ′ in FIG. Note that the scale is not constant in order to make the drawing easier to see. The active matrix substrate (101) is an insulating substrate made of non-alkali glass, and a light shielding film (501) made of a chromium thin film (Cr) is disposed thereon via an insulating film. The light shielding film (501) is provided to shield light from the backlight unit (926) of FIG. Further, a silicon island (502) made of a polysilicon thin film is disposed on the insulating film, and the silicon island (502) is a p + region (502P) doped with boron ions at a high concentration, and phosphorus ions are doped at a high concentration. The n + region (502N), the p + region (502P), and the n + region (502N) formed between the n + region (502N) and the intrinsic semiconductor region (502I) doped with boron ions or phosphorus ions at all or only to a very low concentration. The p + region (502P) is connected to the anode electrode (504), and the n + region (502N) is connected to the cathode electrode (503) via contact holes. The anode electrode (504) and the cathode electrode (503) are formed of an aluminum-neodymium alloy thin film (AlNd). In the lateral type PIN junction diode having such a configuration, the anode according to external light (light from above in FIG. 3B) is applied in a reverse bias state in which a potential of + is applied to the cathode electrode and a potential of − is applied to the anode electrode. While the amount of light leakage flowing between the electrode (504) and the cathode electrode (503) changes, the light from the backlight (light from below in FIG. 3B) is blocked by the light shielding film (501). There is no effect.

さらにこれらの上に絶縁膜を介して画素電極(402−n−m)が存在する。ここでフォトダイオード(410−n−m)を画素電極(402−n−m)の下に配置するのはアノード電極(504)あるいはカソード電極(504)によるDC電界成分によって液晶素子の信頼性に悪影響を及ぼすことを防ぐためである。   Furthermore, a pixel electrode (402-nm) is present on these via an insulating film. Here, the photodiode (410-nm) is disposed under the pixel electrode (402-nm) because the reliability of the liquid crystal element is improved by the DC electric field component of the anode electrode (504) or the cathode electrode (504). This is to prevent adverse effects.

図4は図1のアクティブマトリクス基板を用いた第1の実施例におけるタッチキー内蔵透過型VGA解像度液晶表示装置の斜視構成図(一部断面図)である。液晶表示装置(910)は、アクティブマトリクス基板(101)(第1の基板)と対向基板(912)(第2の基板)とをシール材(923)一定の間隔で貼り合わせ、ネマティック相液晶材料(922)を挟持してなる。アクティブマトリクス基板(101)上には図示しないがポリイミドなどからなる配向材料が塗布されラビング処理されて配向膜が形成されている。また、対向基板(912)は、図示しないが画素に対応したカラーフィルタと、光抜けを防止し、コントラストを向上させるためのブラックマトリクスと、コモン電位が供給されるITO膜でなる対向電極(912)が形成され、ネマティック相液晶材料(922)と接触する面にはポリイミドなどからなる配向材料が塗布され、アクティブマトリクス基板(101)の配向膜のラビング処理の方向とは直交する方向にラビング処理されている。   FIG. 4 is a perspective configuration view (partially sectional view) of a transmissive VGA resolution liquid crystal display device with a built-in touch key in the first embodiment using the active matrix substrate of FIG. The liquid crystal display device (910) includes an active matrix substrate (101) (first substrate) and a counter substrate (912) (second substrate) which are bonded to each other with a sealant (923) at a predetermined interval, and a nematic phase liquid crystal material (922) is sandwiched. Although not shown, an alignment material made of polyimide or the like is applied onto the active matrix substrate (101) and rubbed to form an alignment film. Although not shown, the counter substrate (912) includes a color filter corresponding to a pixel, a black matrix for preventing light leakage and improving contrast, and a counter electrode (912) made of an ITO film to which a common potential is supplied. ) And an alignment material made of polyimide or the like is applied to the surface in contact with the nematic liquid crystal material (922), and the rubbing process is performed in a direction perpendicular to the rubbing process direction of the alignment film of the active matrix substrate (101). Has been.

さらに対向基板(912)の外側には、上偏向板(924)を、アクティブマトリクス基板(101)の外側には、下偏向板(925)を各々配置し、互いの偏光方向が直交するよう(クロスニコル状)に配置する。さらに下偏向板(925)下には、面光源を成すバックライトユニット(926)が配置される。バックライトユニット(926)は、冷陰極管やLEDに導光板や散乱板をとりつけたものでも良いし、EL素子によって全面発光するユニットでもよい。図示しないが、さらに必要に応じて、周囲を外殻で覆っても良いし、あるいは上偏向板(924)のさらに上に保護用のガラスやアクリル板を取り付けても良いし、視野角改善のため光学補償フィルムを貼っても良い。   Further, an upper deflection plate (924) is arranged outside the counter substrate (912), and a lower deflection plate (925) is arranged outside the active matrix substrate (101) so that the polarization directions thereof are orthogonal to each other ( (Cross Nicol shape) Further, a backlight unit (926) forming a surface light source is disposed below the lower deflection plate (925). The backlight unit (926) may be a cold cathode tube or LED with a light guide plate or a scattering plate attached thereto, or may be a unit that emits light entirely from an EL element. Although not shown, if necessary, the periphery may be covered with an outer shell, or a protective glass or acrylic plate may be attached on the upper deflection plate (924) to improve the viewing angle. Therefore, an optical compensation film may be attached.

また、アクティブマトリクス基板(101)は、対向基板(912)から張り出す張り出し部(927)が設けられ、その張り出し部(927)にある信号入力端子(601)、コモン電位入力端子(対極電位端子)(603)、行センス線端子(604−1〜480)、列センス線端子(605−1〜1920)(いずれも図示なし)には、FPC(可撓性基板)(928)及び外部駆動IC(929)が実装され電気的に接続されている。図4では、外部駆動IC(929)は2個のICで構成されているが、1個もしくは3個以上でもよい。FPC(可撓性基板)(928)は、電源IC、信号制御IC、コンデンサー、抵抗、ROM、バックライト制御ユニットなどを有する制御基板(921)に接続され、基準電位、制御信号、映像データをアクティブマトリクス基板(101)へ供給する。   Further, the active matrix substrate (101) is provided with a projecting portion (927) projecting from the counter substrate (912), and a signal input terminal (601) and a common potential input terminal (counter electrode potential terminal) in the projecting portion (927). ) (603), row sense line terminals (604-1 to 480), column sense line terminals (6055-1 to 1920) (all not shown), FPC (flexible substrate) (928) and external drive An IC (929) is mounted and electrically connected. In FIG. 4, the external drive IC (929) is composed of two ICs, but may be one or three or more. An FPC (flexible board) (928) is connected to a control board (921) having a power supply IC, a signal control IC, a capacitor, a resistor, a ROM, a backlight control unit, etc., and receives a reference potential, a control signal, and video data. Supply to the active matrix substrate (101).

図5はフォトダイオード(410−n−m)の特性を示すグラフであって、横軸Vdはアノード電極−カソード電極間に印加される電圧を示し、縦軸Idはその時にアノード電極−カソード電極間に流れる電流を示す。実線(A)はフォトダイオード(410−n−m)に1000lxの光が照射された時のデータであって、実線(B)はフォトダイオード410−n−mに100lxの光が照射された時のデータである。Vd>0・Id>0、すなわち順バイアス条件の領域においてはIdは光照射量に関係なくVdに対しほぼ一定の値を示すが、Vd<0・Id<0かつVd>−Vz(ここでVzは降伏電圧もしくは跳ね上がり電圧を示す)、すなわち一定の比較的低い逆バイアス条件において、|Id|は光照射量にほぼ比例して増大し、Vdにもほとんど依存しない。すなわち、この領域においてフォトダイオード(410−n−m)に流れる電流は次の(式1)で表される定電流源となる。   FIG. 5 is a graph showing the characteristics of the photodiode (410-nm), in which the horizontal axis Vd indicates the voltage applied between the anode electrode and the cathode electrode, and the vertical axis Id indicates the anode electrode-cathode electrode at that time. Current flowing between them is shown. The solid line (A) is data when 1000 lx light is irradiated to the photodiode (410-nm), and the solid line (B) is when 100 lx light is irradiated to the photodiode 410-nm. It is data of. In the region of Vd> 0 · Id> 0, that is, in the forward bias condition region, Id shows a substantially constant value with respect to Vd regardless of the amount of light irradiation, but Vd <0 · Id <0 and Vd> −Vz (where Vz represents a breakdown voltage or a jumping voltage), that is, under a relatively low reverse bias condition, | Id | increases almost in proportion to the amount of light irradiation, and hardly depends on Vd. That is, the current flowing through the photodiode (410-nm) in this region is a constant current source expressed by the following (Equation 1).

ここでLはフォトダイオード(410−n−m)に照射される光量であって、Tはフォトダイオード(410−n−m)の温度であって、Iphotoは定数であって、Ileak(T)は熱リークを表す温度Tの関数である。 Here, L is the amount of light applied to the photodiode (410-nm), T is the temperature of the photodiode (410-nm), Iphoto is a constant, and Ileak (T) Is a function of temperature T representing heat leakage.

本実施例においては上記の(式1)が成り立つように行センス線端子(604−1〜480)および列センス線端子(605−1〜1920)に適当な電圧を印加するものとする。例えば行センス線端子(604−1〜480)に5Vを、列センス線端子(605−1〜1920)に0V(GND)をそれぞれ一律に印加する。すると、各フォトダイオード(410−n−m)にはVd=−5Vの電圧が印加される。なお、本実施例におけるフォトダイオード(410−n−m)の降伏電圧もしくは跳ね上がり電圧Vz=10Vである。   In this embodiment, it is assumed that appropriate voltages are applied to the row sense line terminals (604-1 to 480) and the column sense line terminals (6055-1 to 1920) so that the above (Equation 1) is satisfied. For example, 5 V is uniformly applied to the row sense line terminals (604-1 to 480), and 0 V (GND) is uniformly applied to the column sense line terminals (6055-1 to 1920). Then, a voltage of Vd = −5V is applied to each photodiode (410−n−m). Note that the breakdown voltage or the jump voltage Vz of the photodiode (410-nm) in this example is 10V.

アクティブマトリクス基板(101)の温度を一律にTとし、バックライトユニット(926)によってフォトダイオード(410−n−m)に照射される光量が一律にLB(単位:ルクス)であって、フォトダイオード(410−n−m)に照射される外光からの光量がLA(n,m)で表されるとすると、行センス線端子(604−n)に流れる電流IR(n)は以下の(式2)で表される。   The temperature of the active matrix substrate (101) is uniformly T, and the amount of light irradiated to the photodiode (410-nm) by the backlight unit (926) is uniformly LB (unit: lux). Assuming that the amount of light from external light irradiated to (410-nm) is represented by LA (n, m), the current IR (n) flowing through the row sense line terminal (604-n) is ( It is represented by Formula 2).

同様に列センス線端子(605−m)に流れる電流IC(m)は以下の(式3)で表される。   Similarly, a current IC (m) flowing through the column sense line terminal (605-m) is expressed by the following (formula 3).

まず、比較的外光の強い状況、すなわち屋外や照明下で液晶表示装置(910)を使う場合を考える。ここで液晶表示装置(910)上に遮光物がなく、均一に外光があたっていれば全てのLA(n、m)は同じ照度であるから、当然全てのIR(n)及びIC(m)は同じ値を示す。しかし、液晶表示装置(910)上に指やスタイラスなどの遮蔽物があれば、液晶表示装置(910)上に影が出来ることになる。するとその部分に対応するフォトダイオード(410−n−m)の照度LA(n,m)はそれ以外の遮蔽物のない部分に比べて低い値になる。   First, consider the case where the liquid crystal display device (910) is used in a relatively strong external light environment, that is, outdoors or under illumination. Here, if there is no light-shielding object on the liquid crystal display device (910) and the external light is uniformly applied, all the LA (n, m) have the same illuminance, so of course all the IR (n) and IC (m) ) Indicates the same value. However, if there is a shield such as a finger or a stylus on the liquid crystal display device (910), a shadow is formed on the liquid crystal display device (910). Then, the illuminance LA (n, m) of the photodiode (410-nm) corresponding to the portion becomes a lower value than the other portions without the shielding.

例えば図6のように指(990)によって外光が遮られ、液晶表示装置(液晶モジュール)(910)上に影(991)が出来た時を例にとって説明する。図6の上側が液晶表示装置(910)を側面から見た時に指(990)が近づいている様子であり、図6の下側が液晶表示装置(910)を俯瞰してみた時の指が作った影(991)を示す図である。ここで影(991)は列センス線n1〜n2、行センス線m1〜m2に対応する領域にある。すなわち指(990)によって影(991)の出来ている部分のフォトダイオード410−n−m(n1≦n≦n2、m1≦m≦m2)の照度LA(n,m)はそれ以外の遮蔽物のない部分に比べて低い値になる。また、影(991)の長さ、すなわち照度LA(n,m)が低い値になっている部位の長さは行センス線方向にはm=mc、列センス線方向にはn=ncで最も長くなっている。ここで影(991)の下の照度LA(n,m)は一様とすると、行センス線端子(604−n)を流れる電流IR(n)を測定すれば図7のようにn=ncで極小を描くグラフが出来よう。また、列センス線端子(605−m)を流れる電流IC(m)を測定すれば図8のようにm=mcで極小を描くグラフが出来よう。   For example, as shown in FIG. 6, the case where external light is blocked by the finger (990) and a shadow (991) is formed on the liquid crystal display device (liquid crystal module) (910) will be described as an example. 6 shows that the finger (990) is approaching when the liquid crystal display device (910) is viewed from the side, and the lower side of FIG. 6 is the finger made when looking down at the liquid crystal display device (910). It is a figure which shows the shadow (991). Here, the shadow (991) is in a region corresponding to the column sense lines n1 to n2 and the row sense lines m1 to m2. In other words, the illuminance LA (n, m) of the photodiode 410-nm (n1 ≦ n ≦ n2, m1 ≦ m ≦ m2) in the portion where the shadow (991) is made by the finger (990) is the other shield. It becomes a low value compared with the part without. The length of the shadow (991), that is, the length of the portion where the illuminance LA (n, m) is low is m = mc in the row sense line direction and n = nc in the column sense line direction. It is the longest. Here, assuming that the illuminance LA (n, m) under the shadow (991) is uniform, if the current IR (n) flowing through the row sense line terminals (604-n) is measured, n = nc as shown in FIG. Let's make a graph that draws a minimum. Further, if the current IC (m) flowing through the column sense line terminal (605-m) is measured, a graph can be drawn which draws a minimum at m = mc as shown in FIG.

すなわち、行センス線端子(604−n)を流れる電流IR(n)及び列センス線端子(605−m)を流れる電流IC(m)を測定し、IR(n)、IC(m)が極小となっている点(n=nc,m=mc)を求めれば指(990)の作る影の中心座標に対応する行センス線と列センス線の組を得ることが出来るのである。   That is, the current IR (n) flowing through the row sense line terminal (604-n) and the current IC (m) flowing through the column sense line terminal (605-m) are measured, and IR (n) and IC (m) are minimal. If a point (n = nc, m = mc) is obtained, a set of row sense lines and column sense lines corresponding to the center coordinates of the shadow formed by the finger (990) can be obtained.

なお、上記の説明では指が影を作る場合を説明したが、指がバックライト光を反射している場合は指(990)によってフォトダイオード(410−n−m)(n1≦n≦n2、m1≦m≦m2)の照度LA(n,m)はそれ以外の指(990)のない部分に比べて高い値になるので、IR(m)・IC(n)の極大点を求めれば同様に指(990)の中心座標を得ることができるのである。   In the above description, the case where the finger makes a shadow has been described. However, when the finger reflects the backlight, the photodiode (410-nm) (n1 ≦ n ≦ n2, Since the illuminance LA (n, m) of m1 ≦ m ≦ m2) is higher than that of the other portions without the finger (990), it is the same if the maximum point of IR (m) · IC (n) is obtained. The center coordinates of the finger (990) can be obtained.

なお、本実施例においてはバックライトユニット(926)は遮光膜(501)によって遮光されているから、LB<<LA(n,m)であってLBの項は無視できるが、遮光膜(501)が無くとも、外光の強い状況ではやはりLB<<LA(n,m)であって同様に検出できるが、外光が弱い状況ではLB>>LA(n,m)となって十分なS/N比が取れない場合が生じるので好ましくない。   In this embodiment, since the backlight unit (926) is shielded from light by the light shielding film (501), LB << LA (n, m) and the term LB can be ignored, but the light shielding film (501). ) LB << LA (n, m) and can be detected in the same manner in a situation where the external light is strong, but LB >> LA (n, m) is sufficient in the situation where the external light is weak. Since the case where S / N ratio cannot be taken arises, it is not preferable.

具体的な構成を図9を用いて説明する。図9は本実施例での電子機器の具体的な構成を示すブロック図である。液晶表示装置(910)は図4で説明したタッチキー内蔵透過型VGA解像度液晶表示装置であって、行センス線端子(604−1〜480)、列センス端子(605−1〜1920)と接続された外部駆動IC(929)を実装されてなるのも図4で説明したとおりである。外部駆動IC(929)は行センス線端子(604−1〜480)に流れる電流IR(1〜480)及び列センス端子(605−1〜1920)に流れる電流IC(1〜1920)をデジタル信号に変換するA/D変換回路を有し、電流IR(1〜480)および電流IC(1〜1920)を一定間隔でサンプリングしながらデジタル数値化し、結果を座標検出処理回路(785)に転送する。   A specific configuration will be described with reference to FIG. FIG. 9 is a block diagram showing a specific configuration of the electronic apparatus in this embodiment. The liquid crystal display device 910 is a transmissive VGA resolution liquid crystal display device with a built-in touch key described with reference to FIG. 4, and is connected to the row sense line terminals (604-1 to 480) and the column sense terminals (6055-1 to 1920). As described with reference to FIG. 4, the external drive IC (929) thus mounted is mounted. The external drive IC (929) is a digital signal for the current IR (1-480) flowing through the row sense line terminals (604-1 to 480) and the current IC (1-1920) flowing through the column sense terminals (6055-1 to 1920). An A / D conversion circuit for converting the current into a digital value while sampling the current IR (1-480) and the current IC (1-1920) at regular intervals, and transfers the result to the coordinate detection processing circuit (785). .

座標検出処理回路(785)は受け取ったデジタル数値をもとに行センス線端子(604−n)を流れる電流IR(n=1〜480)および電流IC(m=1〜1920)が極小もしくは極大になる点を計算し、指の中心座標(nc,mc)を算出する。また、一定期間指の中心座標(nc,mc)が移動しなかった場合はタッチされたものと判定し、その座標(nc,mc)を外部I/F回路(782)に転送する。外部I/F回路(782)では入出力機器(783)からの入力データもあわせ、中央演算回路(781)へ転送を行う。中央演算回路(781)では外部I/F回路(782)からのデータをもとに各種演算処理を行い、結果をコマンドとして表示情報処理回路(780)あるいは外部I/FIC(782)へ転送する。表示情報処理回路(780)は中央演算回路(781)からのコマンドに基づき映像信号を変更し、外部駆動回路(929)へ定められた信号で駆動信号を出力することで、液晶表示装置(910)の表示映像が変化する。また、外部I/F回路(782)も中央演算回路(781)からのコマンドに基づき入出力機器(783)への制御信号を変化させ、これによって入出力機器(783)の出力状態が変化する。ここで入出力機器(783)とは例えばキーボード、マウス、トラックボール、LED、スピーカー、アンテナなどである。   The coordinate detection processing circuit (785) has minimum or maximum current IR (n = 1 to 480) and current IC (m = 1 to 1920) flowing through the row sense line terminals (604-n) based on the received digital numerical values. The center coordinates (nc, mc) of the finger are calculated. If the center coordinate (nc, mc) of the finger does not move for a certain period, it is determined that the finger has been touched, and the coordinate (nc, mc) is transferred to the external I / F circuit (782). The external I / F circuit (782) also transfers the input data from the input / output device (783) to the central processing circuit (781). The central processing circuit (781) performs various arithmetic processing based on data from the external I / F circuit (782), and transfers the result as a command to the display information processing circuit (780) or the external I / FIC (782). . The display information processing circuit (780) changes the video signal based on a command from the central processing circuit (781), and outputs a drive signal with a predetermined signal to the external drive circuit (929), whereby the liquid crystal display device (910) is displayed. ) Display image changes. The external I / F circuit (782) also changes the control signal to the input / output device (783) based on the command from the central processing circuit (781), thereby changing the output state of the input / output device (783). . Here, the input / output device (783) is, for example, a keyboard, a mouse, a trackball, an LED, a speaker, an antenna, or the like.

本実施例では電流IR(n=1〜480)および電流IC(m=1〜1920)が極小もしくは極大になる点を計算することで指の中心座標(nc,mc)を算出し、座標(nc,mc)が一定時間動かなかった場合にタッチされたものと判定したが、例えば電流値IR(n)、IC(m)が低下し始める座標n1、n2、m1、m2を求め、|n2−n1|、|m2−m1|が時間的に最大になった場合をタッチされたと判定し、((n2+n1)÷2,(m2+m1)÷2)を指の座標として転送してもよい。また、電流値IR(n)のnに対する差分、IC(m)のmに対する差分があるスレッシュを超えた場合(すなわち照度変化が急峻になった場合)にタッチされたと判定しても良い。また、指による入力のみならず、スタイラスによる入力でも良いし、ライトペンを用いても良い。後者の場合は常にライトペンのある位置で照度が高くなる。   In this embodiment, the center coordinates (nc, mc) of the finger are calculated by calculating the point at which the current IR (n = 1 to 480) and the current IC (m = 1 to 1920) are minimized or maximized. nc, mc) is determined to have been touched when it has not moved for a certain time. For example, coordinates n1, n2, m1, m2 at which current values IR (n) and IC (m) start to decrease are obtained, and | n2 The case where −n1 | and | m2−m1 | are maximized in time may be determined as touched, and ((n2 + n1) ÷ 2, (m2 + m1) ÷ 2) may be transferred as finger coordinates. Alternatively, it may be determined that the touch is made when the difference between the current value IR (n) with respect to n and the difference between IC (m) with respect to m exceeds a certain threshold (that is, when the illuminance change becomes steep). Moreover, not only the input by a finger but the input by a stylus may be used, and a light pen may be used. In the latter case, the illuminance is always high at the position where the light pen is located.

以上のように、アクティブマトリクス基板上にフォトダイオードをマトリクス状に配置し、行方向に並んだフォトダイオードのアノード(又はカソード)を同じ電極(=行センス線)に接続し、列方向に並んだフォトダイオードのカソード(又はアノード)を同じ電極(=列センス線)に接続し、行センス線・列センス線に適切なバイアスを印加し、行センス線及び列センス線に流れる電流値を比較することでタッチキーとして機能するのである。本構成によれば、個々のフォトダイオードの電流量が十分でなくとも、行センス線あるいは列センス線全体でみると大きな電流が流れるため、S/N比に優れている。従って、トランジスターの能動層と同じ構成のシリコン薄膜を用いてフォトダイオードを形成したような場合でも十分な感度を有するのである。これにより、通常のタッチキー非内蔵型液晶表示装置を構成するのと同じ製造工程でタッチキー内蔵型液晶表示装置を構成できるので、抵抗膜方式などに比べタッチキー内蔵型液晶表示装置を極めて安価なコストで製造できるというメリットを有する。   As described above, the photodiodes are arranged in a matrix on the active matrix substrate, and the anodes (or cathodes) of the photodiodes arranged in the row direction are connected to the same electrode (= row sense line) and arranged in the column direction. The cathode (or anode) of the photodiode is connected to the same electrode (= column sense line), an appropriate bias is applied to the row sense line / column sense line, and the current values flowing through the row sense line and the column sense line are compared. It functions as a touch key. According to this configuration, even if the current amount of each photodiode is not sufficient, a large current flows in the entire row sense line or column sense line, so that the S / N ratio is excellent. Therefore, even when a photodiode is formed using a silicon thin film having the same structure as the active layer of the transistor, it has sufficient sensitivity. This makes it possible to construct a liquid crystal display device with a built-in touch key in the same manufacturing process as that of a normal liquid crystal display device without a built-in touch key. It has the advantage that it can be manufactured at low cost.

図10は本発明の第2の実施例を実現するためのアクティブマトリクス基板(101)の構成図である。アクティブマトリクス基板(101)上には 480本の走査線(201−1〜480)と1920本のデータ線(202−1〜1920)が直交して形成されており、480本の補助容量線(203―1〜480)は走査線(201−1〜480)と並行に配置されている。補助容量線(203―1〜480)は相互に短絡されてコモン電位入力端子(603)に接続される。対向導通部(304)もまた、コモン電位入力端子(603)に接続される。走査線(201−1〜480)は走査線駆動回路(301)に接続されて駆動信号を与えられる。また、データ線(202−1〜1920)はデータ線駆動回路(302)に接続されて映像信号を与えられる。走査線駆動回路(301)およびデータ線駆動回路(302)は信号入力端子(601)に接続され、必要な各種信号および電源電位を与えられる。走査線駆動回路(301)、データ線駆動回路(302)、はアクティブマトリクス基板上にポリシリコン薄膜トランジスターを集積することで形成されており、画素スイッチング素子(401−n−m)と同一工程で製造される、いわゆる駆動回路内蔵型の液晶表示装置となっている。   FIG. 10 is a configuration diagram of an active matrix substrate (101) for realizing the second embodiment of the present invention. On the active matrix substrate (101), 480 scanning lines (201-1 to 480) and 1920 data lines (202-1 to 1920) are formed orthogonally, and 480 auxiliary capacitance lines ( 203-1 to 480) are arranged in parallel with the scanning lines (201-1 to 480). The auxiliary capacitance lines (203-1 to 480) are short-circuited to each other and connected to the common potential input terminal (603). The opposing conductive portion (304) is also connected to the common potential input terminal (603). The scanning lines (201-1 to 480) are connected to the scanning line driving circuit (301) and supplied with driving signals. The data lines (202-1 to 1920) are connected to the data line driving circuit (302) and supplied with video signals. The scanning line driver circuit (301) and the data line driver circuit (302) are connected to a signal input terminal (601), and are supplied with various necessary signals and a power supply potential. The scanning line driving circuit (301) and the data line driving circuit (302) are formed by integrating polysilicon thin film transistors on an active matrix substrate, and in the same process as the pixel switching element (401-nm). A so-called drive circuit built-in type liquid crystal display device is manufactured.

さらに本実施例では走査線(201−1〜480)の配線方向と平行する方向に並行して、かつ走査線2本に1本の割合で行センス線(204−1〜240)が配置される。すなわち、n番目の行センス線(204−n)はn*2番目(201−n*2)の走査線の隣に配置されてなる。また、データ線の配線方向と平行する方向に並行して、かつデータ線6本に1本の割合で列センス線(205−1〜320)が配置されている。すなわち、n番目の行センス線(205−n)はn*6番目(202−n*6)のデータ線の隣に配置されてなる。また、行センス線(204−1〜240)は行センス回路(621)に、列センス線(205−320)は列センス回路(622)にそれぞれ接続される。また、行センス回路(621)は複数の行センス回路入出力端子(604)に接続され、外部より必要な電位・信号を与えられるとともに行センス回路によりセンスされた結果が出力される。同様に列センス回路(622)は複数の列センス回路入出力端子(605)に接続され、外部より必要な電位・信号を与えられるとともに列センス回路によりセンスされた結果が出力される。なお、行センス回路(621)は走査線駆動回路(301)と表示領域(310)をはさんで逆側に配置し、列センス回路(622)はデータ線駆動回路(302)と同様に表示領域(310)をはさんで逆側に配置しており、走査線駆動回路(301),データ線駆動回路(302)のノイズの影響を行センス回路(621)列センス回路(622)が受けにくくするとともに、狭額縁化を実現している。   Further, in the present embodiment, the row sense lines (204-1 to 240) are arranged in parallel to the direction parallel to the wiring direction of the scanning lines (201-1 to 480) and at a rate of one for every two scanning lines. The That is, the nth row sense line (204-n) is arranged next to the n * 2th (201-n * 2) scanning line. In addition, column sense lines (205-1 to 320) are arranged in parallel to the wiring direction of the data lines and at a ratio of one to six data lines. That is, the nth row sense line (205-n) is arranged next to the n * 6th (202-n * 6) data line. The row sense lines (204-1 to 240) are connected to the row sense circuit (621), and the column sense lines (205-320) are connected to the column sense circuit (622). The row sense circuit (621) is connected to a plurality of row sense circuit input / output terminals (604), and is supplied with necessary potentials and signals from the outside and outputs a result sensed by the row sense circuit. Similarly, the column sense circuit (622) is connected to a plurality of column sense circuit input / output terminals (605), and is supplied with necessary potentials and signals from the outside and outputs a result sensed by the column sense circuit. Note that the row sense circuit (621) is arranged on the opposite side across the scanning line driver circuit (301) and the display region (310), and the column sense circuit (622) is displayed in the same manner as the data line driver circuit (302). The row sense circuit (621) and the column sense circuit (622) are affected by the noise of the scanning line driving circuit (301) and the data line driving circuit (302). While making it difficult, narrow frame is realized.

図11は図10の点線310部で示す画素表示領域中のm番目の列センス線(205−m)とn番目行センス線(204−n)の交差部付近の回路図である。第1の実施例と異なり、列センス線(205−m)はデータ線(202−1〜1920)6本につき1本配置され、行センス線(204−n)は走査線(201−1〜480)2本につき1本配置される。列センス線(205−m)と行センス線(204−n)の交点にはラテラル型PIN接合ダイオードフォトダイオード(410−n−m)が配置される。フォトダイオード(410−n−m)は走査線方向には6画素に一つ、データ線方向には2画素に一つ配置されることになる。ここでラテラル型PIN接合ダイオードであるフォトダイオード(410−1〜240−1〜320)は画素スイッチング素子(401−n−m)の能動層であるポリシリコン薄膜と同一の膜厚であって、同じ製造工程で製造されるので製造コストの上昇がない。
その他の点については第1の実施例における図2と同じであるので説明は省略する。
FIG. 11 is a circuit diagram in the vicinity of the intersection of the mth column sense line (205-m) and the nth row sense line (204-n) in the pixel display area indicated by the dotted line 310 in FIG. Unlike the first embodiment, one column sense line (205-m) is arranged for every six data lines (202-1 to 1920), and the row sense line (204-n) is a scanning line (201-1 to 201-1). 480) One is arranged for every two. A lateral PIN junction diode photodiode (410-nm) is arranged at the intersection of the column sense line (205-m) and the row sense line (204-n). One photodiode (410-nm) is arranged for every six pixels in the scanning line direction and one for every two pixels in the data line direction. Here, the photodiodes (410-1 to 240-1 to 320), which are lateral PIN junction diodes, have the same film thickness as the polysilicon thin film that is the active layer of the pixel switching element (401-nm), Since it is manufactured in the same manufacturing process, there is no increase in manufacturing cost.
The other points are the same as those in the first embodiment shown in FIG.

図12は図11で示した回路図の実際の構成を示す平面図である。図12の凡例に示す網掛けで表した各配線の構成と膜厚は第1の実施例と同じであるので省略する。また、A−A'線部におけるラテラル型PIN接合ダイオードであるフォトダイオード(410−n−m)の断面構造は第1の実施例の図3(B)と全く同様であるので省略する。   FIG. 12 is a plan view showing an actual configuration of the circuit diagram shown in FIG. The configuration and film thickness of each wiring represented by the hatching shown in the legend of FIG. 12 are the same as those in the first embodiment, and will not be described. Further, the cross-sectional structure of the photodiode (410-nm) which is a lateral PIN junction diode at the line AA ′ is completely the same as that of FIG.

図12で示したように、本実施例では行センス線(204−n)が通る画素(ここでn=1〜240)、すなわち画素電極(402−n*2−1〜1920)に対応する画素と、それ以外の画素とでデータ線方向のピッチが異なる。すなわち、走査線201−n*2と走査線(201−n*2+1)の間隔(図6のY2で示す)と走査線201−n*2+1と走査線(201−n*2+2)の間隔(図6のY1で示す)は互いに異なり、Y2>Y1である。それに対応して画素電極(402−n*2−1〜1920)の幅(GY2)と画素電極(402−n*2+1−1〜1920)の幅(GY1)も異なる(GY2>GY1)。このようにレイアウトすることで行センス線(204−m)によって画素ごとに開口率がことなってしまうことを防ぐのである。   As shown in FIG. 12, in this embodiment, the pixel passes through the row sense line (204-n) (here, n = 1 to 240), that is, corresponds to the pixel electrode (402-n * 2-1 to 1920). The pitch in the data line direction differs between the pixel and the other pixels. That is, an interval (indicated by Y2 in FIG. 6) between the scanning line 201-n * 2 and the scanning line (201-n * 2 + 1) and an interval between the scanning line 201-n * 2 + 1 and the scanning line (201-n * 2 + 2) ( Are different from each other, and Y2> Y1. Correspondingly, the width (GY2) of the pixel electrode (402-n * 2-1 to 1920) and the width (GY1) of the pixel electrode (402-n * 2 + 1-1 to 1920) are also different (GY2> GY1). This layout prevents the aperture ratio from being changed for each pixel by the row sense line (204-m).

また同様に、本実施例では列センス線(205−m)が通る画素(ここでm=1〜320)、すなわち画素電極(402−1〜480−m*6)に対応する画素と、それ以外の画素とで走査線方向のピッチが異なる。すなわち、データ線(202−m*6)とデータ線(202−m*6+1)の間隔(図6のX2で示す)とそれ以外のデータ線(202)の間隔(図6のX1で示す)は互いに異なり、X2>X1である。それに対応して画素電極(402−1〜480−m*6)の幅(GX2)とそれ以外の画素電極(402−1〜480−m*6+1、402−1〜480−m*6+2、…、402−1〜480−m*6+5)の走査線方向の幅(GX1)も異なる(GX2>GX1)。このようにレイアウトすることで列センス線(205−m)によって画素ごとに開口率がことなってしまうことを防ぐのである。   Similarly, in this embodiment, the pixels (m = 1 to 320) through which the column sense line (205-m) passes, that is, the pixels corresponding to the pixel electrodes (402-1 to 480-m * 6), The pitch in the scanning line direction is different from other pixels. That is, the interval (indicated by X2 in FIG. 6) between the data line (202−m * 6) and the data line (202−m * 6 + 1) and the other data line (202) (indicated by X1 in FIG. 6). Are different from each other and X2> X1. Correspondingly, the width (GX2) of the pixel electrodes (402-1 to 480-m * 6) and the other pixel electrodes (402-1 to 480-m * 6 + 1, 402-1 to 480-m * 6 + 2,...). , 402-1 to 480-m * 6 + 5), the width (GX1) in the scanning line direction is also different (GX2> GX1). This layout prevents the aperture ratio from being changed for each pixel by the column sense line (205-m).

このように、第1の実施例と比較して本実施例はフォトダイオード(410)を全ての画素にではなく、一定数の画素(本実施例であれば6×2画素)に一つ配置することで列センス線(205)、行センス線(204)の本数を削減し、パネルの透過率をあげることで液晶表示装置(910)の輝度を向上させている。さらに列センス線(205)、行センス線(204)が通る画素部とそれ以外の画素で画素ピッチを変えることで、それぞれの画素の間で開口率が変化しないようにすることで、規則的な縦・横ムラが生じて表示品位を損ねることがない。   As described above, compared with the first embodiment, in this embodiment, one photodiode (410) is arranged not on all pixels but on a fixed number of pixels (6 × 2 pixels in this embodiment). As a result, the number of column sense lines (205) and row sense lines (204) is reduced, and the luminance of the liquid crystal display device (910) is improved by increasing the transmittance of the panel. Further, by changing the pixel pitch between the pixel portion through which the column sense line (205) and the row sense line (204) pass and the other pixels, the aperture ratio does not change between the respective pixels. The vertical and horizontal unevenness does not occur and the display quality is not impaired.

また、本実施例では列センス線(205−m)が通る画素電極(402−1〜480−m*6)は対応する表示色が青色になるように対向電極(912)上の色材を配置する。人間の視覚は色の三原色の中で最も青色に対して鈍感であるので、列センス線(205)やフォトダイオード(410)による反射光などの要因で表示品位が低下することを抑えることが出来るのである。また、フォトダイオード(410)はより短波長側に良好な光感度を有するので、緑や赤の色材下に配置するよりもセンス感度が向上する。   Further, in this embodiment, the pixel electrodes (402-1 to 480-m * 6) through which the column sense line (205-m) passes are made of a color material on the counter electrode (912) so that the corresponding display color is blue. Deploy. Since human vision is the least insensitive to blue among the three primary colors, it is possible to suppress degradation in display quality due to factors such as light reflected by the column sense line (205) and the photodiode (410). It is. Further, since the photodiode (410) has a good photosensitivity on the shorter wavelength side, the sense sensitivity is improved as compared with the case where it is arranged under the green or red color material.

なお、本実施例では列センス線は6画素毎、行センス線は2画素毎に配置したが、これらの数値はフォトダイオードの感度や必要とされる座標解像度などから自由に設定してもよい。列センス線(205)や行センス線(204)の数を少なくするほど液晶表示装置(910)の輝度は向上するが、一方でタッチキーセンサーとしての位置解像度は低下し、また、列センス線(205)や行センス線(204)に流れる電流量も低下するため、検出は難しくなるため、この点を考慮して、設定すればよい。   In this embodiment, the column sense lines are arranged every 6 pixels and the row sense lines are arranged every 2 pixels. However, these numerical values may be set freely from the sensitivity of the photodiode, the required coordinate resolution, and the like. . As the number of column sense lines (205) and row sense lines (204) is reduced, the luminance of the liquid crystal display device (910) is improved. On the other hand, the position resolution as a touch key sensor is lowered, and the column sense lines Since the amount of current flowing in (205) and the row sense line (204) also decreases, detection becomes difficult.

図13(A)は行センス回路(621)の回路ブロック図であり、図13(B)は列センス回路(622)の回路ブロック図である。行センス回路(621)が240段構成、列センス回路(622)が320段構成と段数が異なるほかは全く同一の回路構成である。以下、図13(A)の行センス回路(621)について動作を説明する。行センス線(204−n)はA/D変換回路(501―n)に接続され、デジタル二値に変換された後、DFF回路(502−n)の入力段(D)に出力される。ここでA/D変換回路(501−n)はサンプリングタイミング信号WRTがHIGHの時のみ、A/D変換を行って結果を出力され、このとき伝送ゲート(503−n)は閉じており前段のDFF回路(502−[n−1])からの出力は次段のDFF回路(502−n)に入力されない。こうやって書き込みが終わった後、DFF回路(502−n)は各段に書き込まれた信号をCLK信号及びXCLK信号によって順次転送する。なお、転送中はサンプリングタイミング信号WRT信号はLOW、逆極性サンプリングタイミング信号(XWR)はHIGHであって伝送ゲート(503−n)は開いている。すなわち、サンプリング(WRT=HIGH、XWRT=LOW)の期間の後、サンプリング結果の転送(WRT=LOW、XWRT=HIGH)の期間が続き、サンプリング結果をシリアル変換してOUT端子より外部へ出力する構成となっている。   13A is a circuit block diagram of the row sense circuit (621), and FIG. 13B is a circuit block diagram of the column sense circuit (622). The row sense circuit (621) has a 240-stage configuration, and the column sense circuit (622) has a 320-stage configuration, except for the number of stages. Hereinafter, the operation of the row sense circuit (621) in FIG. 13A will be described. The row sense line (204-n) is connected to the A / D conversion circuit (501-n), converted into a digital binary, and then output to the input stage (D) of the DFF circuit (502-n). Here, only when the sampling timing signal WRT is HIGH, the A / D conversion circuit (501-n) performs A / D conversion and outputs the result. At this time, the transmission gate (503-n) is closed and the previous stage is output. The output from the DFF circuit (502- [n-1]) is not input to the next stage DFF circuit (502-n). After the writing is completed in this way, the DFF circuit (502-n) sequentially transfers the signal written in each stage by the CLK signal and the XCLK signal. During the transfer, the sampling timing signal WRT signal is LOW, the reverse polarity sampling timing signal (XWR) is HIGH, and the transmission gate (503-n) is open. In other words, after sampling (WRT = HIGH, XWRT = LOW), a sampling result transfer (WRT = LOW, XWRT = HIGH) period continues, and the sampling result is serially converted and output from the OUT terminal to the outside. It has become.

図13(B)の列センス回路(622)については行センス線(204−n)が列センス線(205−n)、A/D変換回路(501―n)がA/D変換回路(504―n)、DFF回路(502−n)がDFF回路(505−n)、伝送ゲート(503−n)が伝送ゲート(506−n)にそれぞれ置き換えられ、段数が240から320に増えているだけであって動作は同じであるので説明を省略する。   In the column sense circuit (622) in FIG. 13B, the row sense line (204-n) is the column sense line (205-n), and the A / D conversion circuit (501-n) is the A / D conversion circuit (504). -N), the DFF circuit (502-n) is replaced with the DFF circuit (505-n) and the transmission gate (503-n) is replaced with the transmission gate (506-n), and the number of stages is increased from 240 to 320. Since the operation is the same, the description is omitted.

図13(A)のA/D変換回路(501−n)および図13(B)のA/D変換回路(504−n)の具体例を図14(A)、図14(B)、図14(C)にそれぞれ示す。図14(A)及び図14(B)はリセット信号RSTによってコンデンサー(510)を初期電位にリセットし、その後、IN端子(行センス線(204−n)又は列センス線(205−n)に接続される)から流れこむ電流によってコンデンサー(510)の電位が変動する。この変動をコンパレータ−回路(511)によって検出してニ値デジタル化してOUT端子より出力するする構成になっており、行センス線(204−n)又は列センス線(205−n)よりIN端子へ流れる電流をI、コンパレータ−回路(511)の動作点(反転電位)をV1、コンデンサー(510)にリセット信号RSTで充電される初期電位をV0、コンデンサー(510)の容量をCとするとコンパレータ−回路(511)からの出力が反転するまでの時間をtは以下の(式4)で表される。   Specific examples of the A / D conversion circuit (501-n) in FIG. 13A and the A / D conversion circuit (504-n) in FIG. 13B are shown in FIG. 14A, FIG. 14B, and FIG. 14 (C). 14A and 14B, the capacitor 510 is reset to the initial potential by the reset signal RST, and then the IN terminal (the row sense line (204-n) or the column sense line (205-n)) is reset. The potential of the capacitor (510) fluctuates due to the current flowing from the (connected). This variation is detected by the comparator circuit (511), digitized, and output from the OUT terminal. From the row sense line (204-n) or the column sense line (205-n), the IN terminal Comparator (511) is assumed to be the current flowing through the capacitor, the operating point (inverted potential) of the comparator circuit (511) is V1, the initial potential charged to the capacitor (510) by the reset signal RST is V0, and the capacitance of the capacitor (510) is C. -The time until the output from the circuit (511) is inverted is expressed by the following (Equation 4).

なお、図14(A)の構成ではV0及びV1が自己整合的に決定され、V1−V0がプロセス変動に依存しにくいがその差を大きくしにくく、図14(B)の構成では分割抵抗(512)によってV1を決定するため、V1−V0が大きくとりやすいがプロセス変動に依存しやすい。どちらの構成をとるかはI、Cの値及びプロセスの変動安定性などを勘案して定めればよい。図14(C)の構成はドレインとゲートを短絡したトランジスター(513)の飽和特性を用いてI−V変換を行う。MOSトランジスターの飽和領域電流式から、ノード(514)の電位Vはトランジスター(513)を流れる電流の平方根の一次式で表される。このノード(514)の電位をコンパレータ−(511)に入力すれば参照電位より上であるか下であるかが出力されるので、そこから電流に変換可能である。なお、本構成ではリセット信号RSTは不要となる。本構成ではコンパレータ−(511)からの出力が時間的に連続的であるため、サンプリング時間の制限がないというメリットを有する一方、トランジスター(513)の閾値ばらつきにより誤差が大きく、またトランジスター(513)の性能によってダイナミックレンジが制限されるというデメリットがある。   In the configuration shown in FIG. 14A, V0 and V1 are determined in a self-aligned manner, and V1-V0 hardly depends on the process variation, but it is difficult to increase the difference. In the configuration shown in FIG. Since V1 is determined by 512), V1-V0 is likely to be large, but is likely to depend on process variations. Which configuration is adopted may be determined in consideration of the values of I and C, process fluctuation stability, and the like. In the configuration of FIG. 14C, IV conversion is performed using the saturation characteristics of the transistor (513) whose drain and gate are short-circuited. From the saturation region current equation of the MOS transistor, the potential V of the node (514) is expressed by a linear equation of the square root of the current flowing through the transistor (513). If the potential of this node (514) is input to the comparator (511), it is output whether it is above or below the reference potential, from which it can be converted into a current. In this configuration, the reset signal RST is not necessary. In this configuration, since the output from the comparator (511) is continuous in time, there is a merit that there is no restriction on the sampling time. On the other hand, there is a large error due to variations in threshold values of the transistor (513), and the transistor (513). There is a demerit that the dynamic range is limited by the performance of.

また、図13(A)のDFF回路(502−n)および図13(B)のDFF回路(505−n)の具体例を図15に示す。通常のCMOSクロックド・インバーターを用いた一般的なDFF回路となっている。   FIG. 15 shows specific examples of the DFF circuit (502-n) in FIG. 13A and the DFF circuit (505-n) in FIG. 13B. This is a general DFF circuit using a normal CMOS clocked inverter.

なお、ここで行センス回路(621)および列センス回路(622)を構成する各トランジスターはアクティブマトリクス基板(101)上にポリシリコン薄膜トランジスターを集積することで形成されており、走査線駆動回路(301)、データ線駆動回路(302)を構成する各トランジスターおよび画素スイッチング素子(401−n−m)と同一工程で製造されており、製造コストは従来と同等におさえられる。   Here, each transistor constituting the row sense circuit (621) and the column sense circuit (622) is formed by integrating polysilicon thin film transistors on an active matrix substrate (101), and a scanning line driving circuit ( 301), the transistors and the pixel switching elements (401-nm) constituting the data line driving circuit (302) are manufactured in the same process, and the manufacturing cost is kept at the same level as the conventional one.

このように構成された行センス回路(621)および列センス回路(622)はサンプリングタイミング(サンプリング信号WRTがHIGHのタイミング)でのA/D変換回路(501−1〜240)およびA/D変換回路(504−1〜320)の出力結果をシリアル変換し、デジタル信号として行センス端子(604−n)あるいは列センス端子(605−m)より外部駆動IC(929)へ出力する。これによって、外部駆動IC(929)はサンプリングタイミングでの行センス線(204−n)に流れる電流IR(n)及び列センス線(205−m)に流れる電流IC(m)をデジタル演算可能である。この演算結果を外部駆動IC(929)は座標検出処理回路(785)にデジタルデータとして適宜出力する。   The row sense circuit (621) and the column sense circuit (622) configured as described above are provided with A / D conversion circuits (501-1 to 240) and A / D conversion at the sampling timing (sampling signal WRT is HIGH timing). The output results of the circuits (504-1 to 320) are serially converted and output as digital signals from the row sense terminals (604-n) or the column sense terminals (605-m) to the external drive IC (929). Thus, the external drive IC (929) can digitally calculate the current IR (n) flowing through the row sense line (204-n) and the current IC (m) flowing through the column sense line (205-m) at the sampling timing. is there. The external drive IC (929) appropriately outputs the calculation result to the coordinate detection processing circuit (785) as digital data.

本実施例のアクティブマトリクス基板を用いた液晶表示装置(910)の構成およびそれを応用した電子機器の構成、タッチキーの動作原理や座標検出方法は第1の実施例と同様であるので説明は省略する。   The configuration of the liquid crystal display device (910) using the active matrix substrate of the present embodiment, the configuration of the electronic apparatus to which the liquid crystal display device is applied, the operation principle of the touch keys, and the coordinate detection method are the same as in the first embodiment. Omitted.

本実施例では外部駆動IC(929)は行センス回路(621)および列センス回路(622)から出力されたシリアルデジタルデータを入力されるため、第1の実施例の構成と比較して外部駆動IC(929)上にA/D変換回路を入れ込む必要がなく、外部駆動IC(929)のコストが安くなる上に実装端子数が劇的に減少するため、実装コストが大幅に安くなる。また、フォトダイオード(410)からA/D変換部までの距離が短くなるため、精度が向上できる。特にフォトダイオード(410)からの出力電流が低い、すなわち照度が低い場合の変換精度に大きく寄与する。   In this embodiment, since the external drive IC (929) receives the serial digital data output from the row sense circuit (621) and the column sense circuit (622), the external drive IC (929) is externally driven as compared with the configuration of the first embodiment. Since it is not necessary to insert an A / D conversion circuit on the IC (929), the cost of the external drive IC (929) is reduced and the number of mounting terminals is dramatically reduced, so that the mounting cost is greatly reduced. In addition, since the distance from the photodiode (410) to the A / D converter is shortened, the accuracy can be improved. In particular, it greatly contributes to the conversion accuracy when the output current from the photodiode (410) is low, that is, when the illuminance is low.

なお、本実施例ではA/D変換回路を1Bitのデジタル出力としたが、これを多Bitのデジタル出力としても良い。この場合、例えば図14(B)の構成で、コンパレータ−回路511を複数並列に配置し、分割抵抗(512)から複数の電位を取り出してそれぞれに接続し、複数のコンパレータ−回路(511)の出力をエンコードしてバイナリデータ化して多BitのA/D変換データを出力、D−FFによる転送回路も複数系統設けてBit数分のシリアル出力を行えばよい。また、1Bit構成のままでコンパレータ−回路(511)に入力する基準電位を時間的に変動させ、それぞれのタイミングのデータをラッチしてエンコードしてもよい。   In this embodiment, the A / D conversion circuit is a 1-bit digital output, but this may be a multi-bit digital output. In this case, for example, in the configuration of FIG. 14B, a plurality of comparator circuits 511 are arranged in parallel, a plurality of potentials are taken out from the dividing resistors (512) and connected to each other, and a plurality of comparator circuits (511) are connected. The output may be encoded into binary data to output multi-bit A / D conversion data, and a plurality of D-FF transfer circuits may be provided to perform serial output for the number of bits. Alternatively, the reference potential input to the comparator circuit (511) may be temporally changed while the 1-bit configuration is maintained, and the data at each timing may be latched and encoded.

図16は本発明の第3の実施例を実現するためのアクティブマトリクス基板(101)の画素表示領域における拡大平面図である。凡例は図12と同じであるので説明を省略する。   FIG. 16 is an enlarged plan view of the pixel display region of the active matrix substrate (101) for realizing the third embodiment of the present invention. The legend is the same as in FIG.

本実施例は第2の実施例と異なり、フォトダイオード(410−n−m)を特定の画素電極(402−[n*2]−[m*6])下のみならず、6画素(402−[n*2]−[m*6−5〜0])に分散させて配置し、互いのカソードをリンイオンを高濃度注入したn+薄膜ポリシリコン抵抗体カソード枝配線(452−n−m)で接続し、互いのアノードをボロンイオンを高濃度注入したp+薄膜ポリシリコン抵抗体よりなるアノード枝配線(451−n−m)で接続している。カソード枝配線(452−n−m)は行センス線(204−n)と、アノード枝配線(451−n−m)は列センス線(205−m)と、それぞれ画素電極(402−[n*2]−[m*6])でのみ1箇所でコンタクトホールを通じて導通している。列センス線(205)、行センス線(204)が通る画素部とそれ以外の画素で走査線(201),データ線(202)のピッチを変えるのは第2の実施例と同じであり(X1<X2、Y1<Y2)、これに対応して画素電極(402)の幅も互いにそのサイズは異なる(GX1<GX2、GY1<GY2)。これによって各画素の開口率はほぼ同じになるように調整される。本実施例ではカソード枝配線(452−n−m)、アノード枝配線(451−n−m)はそれぞれ、薄膜ポリシリコンで形成されており、光を透過するため、金属配線で形成する場合に比べ、パネルの透過率を大きく低下させることがない。一般的にn+/p+薄膜ポリシリコンは金属薄膜に対し比抵抗が数百〜数千倍程度高いが、もともとフォトダイオード(410−n−m)に流れる光電流は大きくなく、かつカソード枝配線(452−n−m)、アノード枝配線(451−n−m)の長さはせいぜい数100μm程度であって抵抗値が光電流を頭打ちさせることもない。また、フォトダイオード(410−n−m)を各画素に分散配置するため、同じサイズのフォトダイオードを作っても第2の実施例に比べ視認しづらく、パネルの表示品位が向上する。   This embodiment is different from the second embodiment in that the photodiode (410-n-m) is not only under a specific pixel electrode (402- [n * 2]-[m * 6]) but also 6 pixels (402 − [N * 2] − [m * 6−5 to 0]), n + thin film polysilicon resistor cathode branch wiring (452−n−m) in which each cathode is implanted with a high concentration of phosphorus ions The anodes are connected to each other by anode branch wires (451-nm) made of p + thin film polysilicon resistors implanted with boron ions at a high concentration. The cathode branch wiring (452-nm) is the row sense line (204-n), the anode branch wiring (451-nm) is the column sense line (205-m), and the pixel electrode (402- [n]). * 2]-[m * 6]) Only through one contact hole. The pitch of the scanning line (201) and the data line (202) is changed in the pixel portion through which the column sense line (205) and the row sense line (204) pass and other pixels as in the second embodiment ( X1 <X2, Y1 <Y2), and correspondingly, the widths of the pixel electrodes 402 are also different in size (GX1 <GX2, GY1 <GY2). As a result, the aperture ratio of each pixel is adjusted to be substantially the same. In this embodiment, the cathode branch wiring (452-nm) and the anode branch wiring (451-nm) are each formed of thin film polysilicon and transmit light. In comparison, the transmittance of the panel is not greatly reduced. In general, n + / p + thin film polysilicon has a specific resistance several hundred to several thousand times higher than that of a metal thin film, but the photocurrent that originally flows through the photodiode (410-nm) is not large, and the cathode branch wiring ( 452-nm) and the length of the anode branch wiring (451-nm) are about several hundreds of micrometers at most, and the resistance value does not cause the photocurrent to peak. In addition, since the photodiodes (410-nm) are dispersedly arranged in each pixel, even if photodiodes of the same size are made, it is difficult to see compared to the second embodiment, and the display quality of the panel is improved.

また、本発明では偶数の走査線(210−2,4,…480)に対応する画素スイッチング素子(画素トランジスター)(401―2,4,…480−1〜1920)と奇数の走査線(210−1,3,…479)に対応する画素スイッチング素子(画素トランジスター)(401―1,3,…479−1〜1920)とでは互いにレイアウトがデータ線方向に対して線対照であるようにレイアウトされており、偶数の走査線(201−n*2)と奇数の走査線(201−n*2+1)の間に行センス線(204−n)が配置され、行センス線(204−n)上で画素電極(402−n*2−1〜1920)と画素電極(402−n*2+1―1〜1920)とが分離されているようにレイアウトしている。画素電極間のギャップはもともと開口率(透過率)に寄与せず、対向電極(912)上のブラックマトリクスによって遮光されるから、このようなレイアウトによって行センス線(204−n)による開口率低下はほとんど無くなる。   Further, in the present invention, pixel switching elements (pixel transistors) (401-2, 4,... 480-1 to 1920) corresponding to even-numbered scanning lines (210-2, 4,... 480) and odd-numbered scanning lines (210). −1, 3,... 479) and the pixel switching elements (pixel transistors) (401-1, 3,... 479-1 to 1920) are laid out so that the layout is in line contrast with the data line direction. The row sense line (204-n) is arranged between the even-numbered scan line (201-n * 2) and the odd-numbered scan line (201-n * 2 + 1), and the row sense line (204-n). The pixel electrode (402-n * 2-1 to 1920) and the pixel electrode (402-n * 2 + 1-1 to 1920) are separated from each other. Since the gap between the pixel electrodes originally does not contribute to the aperture ratio (transmittance) and is shielded by the black matrix on the counter electrode (912), the aperture ratio decreases due to the row sense line (204-n) by such a layout. Is almost gone.

なお、本実施例は画素表示領域を除いたアクティブマトリクス基板(101)の構成、液晶表示装置(910)の構成およびそれを応用した電子機器の構成、座標検出の方法等は第2の実施例と何ら変わらないので説明を省略する。   In this embodiment, the configuration of the active matrix substrate (101) excluding the pixel display area, the configuration of the liquid crystal display device (910) and the configuration of the electronic apparatus to which it is applied, the method of coordinate detection, etc. are the second embodiment. The explanation is omitted because there is no change.

また、図17は図16にかわる第3の別の実施例を示すアクティブマトリクス基板(101)の画素表示領域における拡大平面図である。本例では走査線(201−n)と垂直な方向の画素電極(402−n*2−1〜1920)の幅(GY2)と画素電極(402−n*2+1−1〜1920)の幅(GY1)は同じ(GY1=GY2)とし、偶数走査線(201−2,4,6,…,480)と奇数走査線(201−1,3,5,…,479)に繋がる画素を線対称なレイアウトとしている。また、行センス線(204−n)を金属配線でなく、n+薄膜ポリシリコン抵抗体で構成し、直接フォトダイオード(410−n−m)と接続することでカソード枝配線(452−n−m)は存在しない。このレイアウトによると、走査線方向の画素は互いに対象であるから、ムラ等がますます見えにくくなる。また、n+薄膜ポリシリコン抵抗体を行センス線(204−n)に用いることでコンタクトホールを削減し、パネル透過率を高めている。なお、n+薄膜ポリシリコン抵抗体は一般に金属配線の数百〜数千倍の抵抗率であるため、液晶表示装置が大型化するに従い、配線負荷抵抗によって行センス線(204−n)に流れる電流が制限されてしまい、高照度でのセンスに支障が生じる。このような場合は第2の実施例のように行センス線(204−n)を金属配線に置き換えるか、n+薄膜ポリシリコン抵抗体と金属配線の二重配線にすれば良い。   FIG. 17 is an enlarged plan view of a pixel display region of an active matrix substrate (101) showing a third alternative embodiment in place of FIG. In this example, the width (GY2) of the pixel electrode (402-n * 2-1 to 1920) and the width of the pixel electrode (402-n * 2 + 1-1 to 1920) in the direction perpendicular to the scanning line (201-n) ( GY1) is the same (GY1 = GY2), and the pixels connected to the even-numbered scanning lines (201-2, 4, 6,..., 480) and the odd-numbered scanning lines (201-1, 3, 5,. Layout. In addition, the row sense line (204-n) is not a metal wiring, but an n + thin film polysilicon resistor, and is directly connected to the photodiode (410-nm), whereby the cathode branch wiring (452-nm). ) Does not exist. According to this layout, since pixels in the scanning line direction are objects of each other, unevenness or the like becomes more difficult to see. Further, by using an n + thin film polysilicon resistor for the row sense line (204-n), the contact holes are reduced and the panel transmittance is increased. Since the n + thin film polysilicon resistor generally has a resistivity several hundred to several thousand times that of the metal wiring, the current flowing through the row sense line (204-n) due to the wiring load resistance as the liquid crystal display device becomes larger. Will be restricted, which will impede sensing at high illuminance. In such a case, the row sense line (204-n) may be replaced with a metal wiring as in the second embodiment, or a double wiring of an n + thin film polysilicon resistor and a metal wiring may be used.

本実施例では走査線方向にレイアウトを対称配置したが、データ線方向にレイアウトを対称配置しても差し支えないし、示すように走査線方向・データ線方向ともに対称配置しても良い。また、行センス線(204−n)のみならず、列センスを薄膜ポリシリコン膜抵抗体で構成してもよい。このようなさらなる別の実施例を図18に示す。本実施例では走査線方向・データ線方向ともに対称配置し、画素電極(402)間にn+型薄膜ポリシリコンよりなる行センス線(204−n)、p+型薄膜ポリシリコンよりなる列センス線(205−m)を配置している。なお、行センス線(204−n)と列センス線(205−m)の交点では短絡しないように列センス線(205−m)をAlNd薄膜にコンタクトホールを介して乗り換えている。先の実施例と同様、列センス線(205−m)の抵抗が問題になる場合は列センス線(205−m)を金属配線に置き換えるか、p+薄膜ポリシリコン抵抗体と金属配線の二重配線にすれば良い。   In this embodiment, the layout is symmetrically arranged in the scanning line direction. However, the layout may be symmetrically arranged in the data line direction. Alternatively, as shown, both the scanning line direction and the data line direction may be symmetrically arranged. Further, not only the row sense line (204-n) but also the column sense may be constituted by a thin film polysilicon film resistor. Such a further alternative embodiment is shown in FIG. In this embodiment, the scanning line direction and the data line direction are symmetrically arranged, and a row sense line (204-n) made of n + type thin film polysilicon and a column sense line made of p + type thin film polysilicon (402) between the pixel electrodes (402). 205-m). The column sense line (205-m) is transferred to the AlNd thin film through a contact hole so as not to be short-circuited at the intersection of the row sense line (204-n) and the column sense line (205-m). As in the previous embodiment, when the resistance of the column sense line (205-m) becomes a problem, the column sense line (205-m) is replaced with a metal wiring, or the p + thin film polysilicon resistor and the metal wiring are doubled. Wiring is sufficient.

また、本実施例では行センス線をカソード電極、列センス線をアノード電極と接続したが、逆でも差し支えない。但し、この場合は補助容量線(203−n)と重なって補助容量(403)を形成する部位の薄膜ポリシリコン膜はカソード電極と同じプロセスで製造可能な、すなわちp+型の薄膜ポリシリコン膜であることが好ましい。アノード電極が走査線と同じ薄膜で構成された行センス線(204−n)と平面的に重なっても、おなじく走査線と同じ薄膜で構成された補助容量線(203−n)と重なった薄膜ポリシリコンに高濃度ドープするプロセスを共有可能であって、製造コストを低減できるためである。   In this embodiment, the row sense line is connected to the cathode electrode, and the column sense line is connected to the anode electrode. However, in this case, the thin film polysilicon film at the portion forming the storage capacitor (403) overlapping the storage capacitor line (203-n) can be manufactured by the same process as the cathode electrode, that is, a p + type thin film polysilicon film. Preferably there is. Even if the anode electrode overlaps with the row sense line (204-n) formed of the same thin film as the scanning line in a plane, the thin film overlapped with the auxiliary capacitance line (203-n) formed of the same thin film as the scanning line. This is because the process of heavily doping polysilicon can be shared, and the manufacturing cost can be reduced.

本実施例では画素スイッチング素子(401−n−m)及びフォトダイオード(410−n−m)の構成にポリシリコン薄膜を用いたが、アモルファスシリコン薄膜を用いても構わない。また、液晶表示モードとしてTNモードを例にとって説明したが、VAモード、FFSモードあるいはIPSモードなど他モードに応用しても全く差し支えないし、半透過・全反射液晶表示装置に応用してもよい。また、液晶表示装置でなく有機EL表示装置等に応用しても差し支えない。   In this embodiment, the polysilicon thin film is used for the configuration of the pixel switching element (401-nm) and the photodiode (410-nm), but an amorphous silicon thin film may be used. Although the TN mode has been described as an example of the liquid crystal display mode, it may be applied to other modes such as the VA mode, the FFS mode, or the IPS mode, or may be applied to a transflective / total reflection liquid crystal display device. Further, it may be applied to an organic EL display device or the like instead of a liquid crystal display device.

また、A/D変換回路、DFF回路などは本実施例中で示した回路のみならず、既知のどのような回路構成と組み合わせても差し支えない。   In addition, the A / D conversion circuit, the DFF circuit, and the like may be combined with any known circuit configuration in addition to the circuit shown in this embodiment.

また、本実施例では座標検出処理回路(785)を液晶表示装置(910)外に配置したが、液晶表示装置(910)内に配置しても良いし、行センス回路・列センス回路と同様にアクティブマトリクス基板上に薄膜ポリシリコンを用いて形成してもよい。   Further, in this embodiment, the coordinate detection processing circuit (785) is arranged outside the liquid crystal display device (910), but it may be arranged inside the liquid crystal display device (910) or similar to the row sense circuit / column sense circuit. Alternatively, a thin film polysilicon may be formed on the active matrix substrate.

本発明の第1の実施例による液晶表示装置を構成するアクティブマトリクス基板101構成図。1 is a configuration diagram of an active matrix substrate 101 constituting a liquid crystal display device according to a first embodiment of the present invention. 本発明の第1の実施例による液晶表示装置を構成するアクティブマトリクス基板101の画素回路図。1 is a pixel circuit diagram of an active matrix substrate 101 constituting a liquid crystal display device according to a first embodiment of the present invention. 本発明の第1の実施例による画素の実際の構成を示す平面図及び断面図。FIG. 2 is a plan view and a cross-sectional view showing an actual configuration of a pixel according to the first embodiment of the present invention. 本発明の実施例におけるタッチキー内蔵透過型VGA解像度液晶表示装置(910)の斜視構成図(一部断面図)。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective configuration diagram (partially sectional view) of a transmissive VGA resolution liquid crystal display device (910) with a built-in touch key in an embodiment of the present invention. 本発明の実施例におけるフォトダイオード(410)の特性を示すグラフ。The graph which shows the characteristic of the photodiode (410) in the Example of this invention. 本発明の座標検出方法を説明するための側面図及び俯瞰図。The side view and overhead view for demonstrating the coordinate detection method of this invention. 本発明の座標検出方法を説明するための行センス線(204)の電流値分布を示すグラフ。The graph which shows the electric current value distribution of the row sense line (204) for demonstrating the coordinate detection method of this invention. 本発明の座標検出方法を説明するための列センス線(205)の電流値分布を示すグラフ。The graph which shows the electric current value distribution of the column sense line (205) for demonstrating the coordinate detection method of this invention. 本実施例での電子機器の具体的な構成を示すブロック図。FIG. 11 is a block diagram illustrating a specific structure of an electronic device in this embodiment. 本発明の第2の実施例による液晶表示装置を構成するアクティブマトリクス101基板構成図。The active matrix 101 board | substrate block diagram which comprises the liquid crystal display device by the 2nd Example of this invention. 本発明の第1の実施例による液晶表示装置を構成するアクティブマトリクス基板101の画素回路図。1 is a pixel circuit diagram of an active matrix substrate 101 constituting a liquid crystal display device according to a first embodiment of the present invention. 本発明の第2の実施例による画素の実際の構成を示す平面図。The top view which shows the actual structure of the pixel by the 2nd Example of this invention. 本発明の第2の実施例による行センス回路(621)および列センス回路(622)のブロック図。The block diagram of the row sense circuit (621) and the column sense circuit (622) by the 2nd Example of this invention. 本発明の第2の実施例によるA/D変換回路(501−n,504−n)の回路図。The circuit diagram of the A / D conversion circuit (501-n, 504-n) by the 2nd Example of this invention. 本発明の第2の実施例によるDFF回路(502−n,505−n)の回路図。The circuit diagram of the DFF circuit (502-n, 505-n) by the 2nd Example of this invention. 本発明の第3の実施例による画素の実際の構成を示す平面図。The top view which shows the actual structure of the pixel by the 3rd Example of this invention. 本発明の第3の別実施例による画素の実際の構成を示す平面図。The top view which shows the actual structure of the pixel by the 3rd another Example of this invention. 本発明の第3の更なる別実施例による画素の実際の構成を示す平面図。FIG. 9 is a plan view showing an actual configuration of a pixel according to a third further alternative embodiment of the present invention.

符号の説明Explanation of symbols

101…アクティブマトリクス基板、201−n…走査線、202−m…データ線、203−n…補助容量線、204−n…行センス線、205−m…列センス線、301…走査線駆動回路、302…データ線駆動回路、304…対向導通部、401−n−m…画素スイッチング素子、402−n−m…画素電極、403…補助容量コンデンサー、410−n−m…フォトダイオード、451−n−m…アノード枝配線、452−n−m…カソード枝配線、501−n,504−n…A/D変換回路、502−n,505−n…DFF回路、503−n…伝送ゲート、501…遮光膜、502…シリコンアイランド、502P…P+領域、502N…N+領域、502I…申請半導体領域、503…カソード電極、504…アノード電極、510…コンデンサー、511…コンパレーター回路、512…分割抵抗、513…トランジスター、514…ノード、601…信号入力端子、603…コモン電位入力端子、604−n…行センス線端子、605−m…列センス線端子、604…行センス回路入出力端子、605…列センス回路入出力端子、621…行センス回路、622…列センス回路、781…中央演算回路、782…外部I/F回路、783…入出力機器、785…座標検出処理回路、910…液晶表示装置、912…対向電極、921…制御基板、922…ネマティック相液晶材料、923…シール材、924…上偏向板、925…下偏向板、926…バックライトユニット、927…張り出し部、928…FPC、990…指、991…影、929…外部駆動IC。
DESCRIPTION OF SYMBOLS 101 ... Active matrix substrate, 201-n ... Scan line, 202-m ... Data line, 203-n ... Auxiliary capacitance line, 204-n ... Row sense line, 205-m ... Column sense line, 301 ... Scan line drive circuit , 302... Data line driving circuit, 304. Opposite conductive portion, 401 -nm, pixel switching element, 402 -nm, pixel electrode, 403, auxiliary capacitor, 410 -nm, photodiode, 451. nm ... anode branch wiring, 452-nm ... cathode branch wiring, 501-n, 504-n ... A / D conversion circuit, 502-n, 505-n ... DFF circuit, 503-n ... transmission gate, 501 ... Light shielding film, 502 ... Silicon island, 502P ... P + region, 502N ... N + region, 502I ... Application semiconductor region, 503 ... Cathode electrode, 504 ... Anode electrode, 5 DESCRIPTION OF SYMBOLS 0 ... Capacitor, 511 ... Comparator circuit, 512 ... Dividing resistor, 513 ... Transistor, 514 ... Node, 601 ... Signal input terminal, 603 ... Common potential input terminal, 604-n ... Row sense line terminal, 605-m ... Column Sense line terminal, 604 ... row sense circuit input / output terminal, 605 ... column sense circuit input / output terminal, 621 ... row sense circuit, 622 ... column sense circuit, 781 ... central processing circuit, 782 ... external I / F circuit, 783 ... Input / output equipment, 785 ... coordinate detection processing circuit, 910 ... liquid crystal display, 912 ... counter electrode, 921 ... control board, 922 ... nematic phase liquid crystal material, 923 ... sealing material, 924 ... upper deflection plate, 925 ... lower deflection plate 926 ... Backlight unit, 927 ... Overhang, 928 ... FPC, 990 ... Finger, 991 ... Shadow, 929 ... External drive IC

Claims (16)

基板と、該基板上に形成された薄膜回路よりなる電気光学装置であって、
前記薄膜回路は、
複数の走査線と、
前記複数の走査線に概略直交する複数のデータ線と、
前記複数の走査線と前記複数のデータ線との交点に形成されてなる複数の画素スイッチング素子と、
前記複数の画素スイッチング素子に接続されてなる複数の画素電極と、
前記複数の走査線に並行して配置された行センス線と、
前記複数のデータ線に並行して配置された列センス線と、
前記行センス線と前記列センス線との交点に形成されてなる光センサー素子と、
前記行センス線に接続され、前記光センサー素子の検出出力を出力する行センス線端子と、
前記列センス線に接続され、前記光センサー素子の検出出力を出力する列センス線端子とを備えることを特徴とする電気光学装置。
An electro-optical device comprising a substrate and a thin film circuit formed on the substrate,
The thin film circuit is
A plurality of scan lines;
A plurality of data lines substantially orthogonal to the plurality of scanning lines;
A plurality of pixel switching elements formed at intersections of the plurality of scanning lines and the plurality of data lines;
A plurality of pixel electrodes connected to the plurality of pixel switching elements;
A row sense line disposed in parallel with the plurality of scan lines;
Column sense lines arranged in parallel to the plurality of data lines;
A photosensor element formed at the intersection of the row sense line and the column sense line;
A row sense line terminal connected to the row sense line and outputting a detection output of the photosensor element;
An electro-optical device comprising: a column sense line terminal connected to the column sense line and outputting a detection output of the photosensor element.
前記電気光学装置は更に、前記行センス線端子及び列センス線端子に接続され、前記光センサー素子の検出出力に基づいて、前記基板面上に隣接して位置する遮光体もしくは発光体の位置を検出する位置検出回路を備え、
前記位置検出回路は、前記行センス線に流れる電流から行方向の位置を、また前記列センス線に流れる電流から列方向の位置を計算して、前記遮光体もしくは発光体の位置を検出することを特徴とする請求項1に記載の電気光学装置。
The electro-optical device is further connected to the row sense line terminal and the column sense line terminal, and based on a detection output of the photosensor element, determines a position of a light shielding body or a light emitting body located adjacent to the substrate surface. It has a position detection circuit to detect,
The position detection circuit detects a position of the light shield or light emitter by calculating a position in a row direction from a current flowing in the row sense line and a position in a column direction from a current flowing in the column sense line. The electro-optical device according to claim 1.
前記電気光学装置は更に、前記行センス線端子に接続された行センス回路と、
前記列センス線端子に接続された列センス回路を具備し、
前記行センス回路は前記行センス線を流れる電流をデジタル値に変換する第1のA/D変換回路を備え、
前記列センス回路は前記列センス線を流れる電流をデジタル値に変換する第2のA/D変換回路を備え、
前記行センス回路及び前記列センス回路は、前記複数の画素スイッチング素子と同一基板上に形成された能動素子により構成されたことを特徴とする請求項1または請求項2に記載の電気光学装置。
The electro-optical device further includes a row sense circuit connected to the row sense line terminal;
Comprising a column sense circuit connected to the column sense line terminal;
The row sense circuit includes a first A / D conversion circuit that converts a current flowing through the row sense line into a digital value;
The column sense circuit includes a second A / D conversion circuit that converts a current flowing through the column sense line into a digital value;
3. The electro-optical device according to claim 1, wherein the row sensing circuit and the column sensing circuit are configured by active elements formed on the same substrate as the plurality of pixel switching elements.
前記電気光学装置は更に、前記複数の走査線に接続された走査線駆動回路と、
前記複数のデータ線に接続されたデータ線駆動回路を備え、
前記走査線駆動回路及び前記データ線駆動回路の少なくとも一方は前記行センス回路及び前記列センス回路を構成する能動素子と同一基板上に形成された能動素子により構成されてなり、
前記走査線駆動回路と前記行センス線回路もしくは前記データ線駆動回路と前記列センス回路は互いに前記複数の画素スイッチング素子及び前記複数の画素電極が配置される表示領域を隔てて両端側に存在することを特徴とする請求項1乃至請求項3のいずれか一項に記載の電気光学装置。
The electro-optical device further includes a scanning line driving circuit connected to the plurality of scanning lines;
A data line driving circuit connected to the plurality of data lines;
At least one of the scanning line driving circuit and the data line driving circuit is constituted by an active element formed on the same substrate as an active element constituting the row sensing circuit and the column sensing circuit,
The scanning line driving circuit and the row sensing line circuit or the data line driving circuit and the column sensing circuit are present on both ends across a display region in which the plurality of pixel switching elements and the plurality of pixel electrodes are arranged. The electro-optical device according to claim 1, wherein the electro-optical device is provided.
前記行センス回路もしくは前記列センス回路は、前記第1または第2のA/D変換回路から出力された信号をシリアル変換して出力するためのシリアル変換回路を有してなることを特徴とする請求項3又は請求項4に記載の電気光学装置。   The row sense circuit or the column sense circuit includes a serial conversion circuit for serially converting and outputting a signal output from the first or second A / D conversion circuit. The electro-optical device according to claim 3. 前記複数の走査線の本数よりも少ない本数の行センス線を備え、前記画素電極の前記走査線に垂直方向の幅は、前記行センス線と重なる画素電極と、前記行センス線と重ならない画素電極とで、互いに異なっていることを特徴とする請求項1乃至請求項5のいずれか一項に記載の電気光学装置。   The number of row sense lines is less than the number of the plurality of scan lines, and the width of the pixel electrode in the direction perpendicular to the scan lines is a pixel electrode that overlaps the row sense line and a pixel that does not overlap the row sense line 6. The electro-optical device according to claim 1, wherein the electrodes are different from each other. 前記複数のデータ線の本数よりも少ない本数の列センス線を備え、前記画素電極の前記走査線に垂直方向の幅は、前記列センス線と重なる画素電極と、前記列センス線と重ならない画素電極とで、互いに異なっていることを特徴とする請求項1乃至請求項6のいずれか一項に記載の電気光学装置。   The number of column sense lines less than the number of the plurality of data lines, and the width of the pixel electrode in the direction perpendicular to the scanning line is a pixel electrode that overlaps the column sense line and a pixel that does not overlap the column sense line The electro-optical device according to claim 1, wherein the electrodes are different from each other. 前記列センス線と重なる画素電極は青色の表示に対応した画素電極であることを特徴とする請求項7に記載の電気光学装置。   8. The electro-optical device according to claim 7, wherein the pixel electrode overlapping the column sense line is a pixel electrode corresponding to blue display. 前記走査線に垂直な方向もしくはデータ線に垂直な方向の幅が異なる画素電極の透過開口率が互いに概略等しいことを特徴とする請求項6乃至請求項8のいずれか一項に記載の電気光学装置。   9. The electro-optic according to claim 6, wherein the transmission aperture ratios of pixel electrodes having different widths in a direction perpendicular to the scanning line or in a direction perpendicular to the data line are substantially equal to each other. apparatus. 前記行センス線の本数は前記走査線の本数の概略1/2であって、前記走査線のうち、奇数番目の走査線に繋がる前記画素スイッチング素子と、偶数番目の走査線に繋がる前記画素スイッチング素子とは互いに走査線方向に対して線対称であって、前記行センス線は前記奇数番目の走査線に繋がる画素電極と前記偶数番目の走査線に繋がる画素電極との間に配置されてなることを特徴とする請求項1乃至請求項9のいずれか一項に記載の電気光学装置。   The number of the row sense lines is approximately ½ of the number of the scanning lines, and among the scanning lines, the pixel switching elements connected to the odd-numbered scanning lines and the pixel switching connected to the even-numbered scanning lines. The elements are symmetrical with respect to the scanning line direction, and the row sense line is disposed between a pixel electrode connected to the odd-numbered scanning line and a pixel electrode connected to the even-numbered scanning line. 10. The electro-optical device according to claim 1, wherein the electro-optical device is provided. 前記列センス線の本数は前記データ線の本数の概略1/2であって、前記データ線のうち、奇数番目のデータ線に繋がる前記画素スイッチング素子と、偶数番目のデータ線に繋がる前記画素スイッチング素子とは互いにデータ線方向に対して線対称であって、前記列センス線は奇数番目のデータ線に繋がる画素電極と偶数番目のデータ線に繋がる画素電極との間に配置されてなることを特徴とする請求項1乃至請求項10のいずれか一項に記載の電気光学装置。   The number of the column sense lines is approximately ½ of the number of the data lines, and among the data lines, the pixel switching elements connected to the odd-numbered data lines and the pixel switching connected to the even-numbered data lines. The elements are symmetrical with respect to the data line direction, and the column sense lines are arranged between pixel electrodes connected to odd-numbered data lines and pixel electrodes connected to even-numbered data lines. The electro-optical device according to claim 1, wherein the electro-optical device is any one of claims 1 to 10. 前記光センサー素子は、複数の画素に分割して配置され、互いに並列に接続されたサブ光センサー素子からなり、前記サブ光センサーは互いに薄膜ポリシリコンよりなる枝配線で接続され、前記枝配線は前記行センス線又は前記列センス線と接続されたことを特徴とする請求項1乃至請求項11のいずれか一項に記載の電気光学装置。   The photo sensor element is divided into a plurality of pixels and is composed of sub photo sensor elements connected in parallel to each other. The sub photo sensors are connected to each other by branch wirings made of thin film polysilicon. The electro-optical device according to claim 1, wherein the electro-optical device is connected to the row sense line or the column sense line. 前記行センス線又は前記列センス線は薄膜ポリシリコンよりなることを特徴とする請求項1乃至請求項12のいずれか一項に記載の電気光学装置。   13. The electro-optical device according to claim 1, wherein the row sense line or the column sense line is made of thin film polysilicon. 前記光センサーは薄膜ポリシリコンを能動層としたPIN接合ダイオードもしくはPN接合ダイオードからなるフォトダイオードであることを特徴とする請求項1乃至12のいずれか一項に記載の電気光学装置。   13. The electro-optical device according to claim 1, wherein the optical sensor is a photodiode including a PIN junction diode or a PN junction diode using thin film polysilicon as an active layer. 前記複数の画素スイッチング素子の能動層と同一の材料にイオンを注入することで構成されたn+型もしくはp+型半導体抵抗体よりなる画素補助電極を有し、
前記画素補助電極は前記画素電極と電気的に接続され、
前記走査線又は前記走査線と同一材料により構成された補助容量線と前記画素補助電極が重なることで補助容量を形成し、
前記行センス線と前記走査線は同一の材料より構成され、
前記画素補助電極がn+型半導体抵抗体である場合は前記行センス線は前記フォトダイオードのカソード電極と接続され、前記画素補助電極がp+型半導体抵抗体である場合は前記行センス線は前記フォトダイオードのアノード電極と接続されてなることを特徴とする請求項14に記載の電気光学装置。
A pixel auxiliary electrode made of an n + type or p + type semiconductor resistor configured by implanting ions into the same material as the active layer of the plurality of pixel switching elements;
The pixel auxiliary electrode is electrically connected to the pixel electrode;
A storage capacitor is formed by overlapping the storage capacitor line made of the same material as the scanning line or the scanning line and the pixel auxiliary electrode,
The row sense lines and the scanning lines are made of the same material,
When the pixel auxiliary electrode is an n + type semiconductor resistor, the row sense line is connected to the cathode electrode of the photodiode, and when the pixel auxiliary electrode is a p + type semiconductor resistor, the row sense line is the photosensor. The electro-optical device according to claim 14, wherein the electro-optical device is connected to an anode electrode of a diode.
請求項1乃至請求項15のいずれか一項に記載の電気光学装置を用いた電子機器。
An electronic apparatus using the electro-optical device according to claim 1.
JP2006193787A 2006-07-14 2006-07-14 Electro-optical device and electronic apparatus including the same Active JP4714904B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006193787A JP4714904B2 (en) 2006-07-14 2006-07-14 Electro-optical device and electronic apparatus including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006193787A JP4714904B2 (en) 2006-07-14 2006-07-14 Electro-optical device and electronic apparatus including the same

Publications (2)

Publication Number Publication Date
JP2008021208A true JP2008021208A (en) 2008-01-31
JP4714904B2 JP4714904B2 (en) 2011-07-06

Family

ID=39077081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006193787A Active JP4714904B2 (en) 2006-07-14 2006-07-14 Electro-optical device and electronic apparatus including the same

Country Status (1)

Country Link
JP (1) JP4714904B2 (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009198703A (en) * 2008-02-20 2009-09-03 Sony Corp Liquid crystal display device and method of manufacturing the same
JP2010170538A (en) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd Touch panel and method for driving the same
JP2010182377A (en) * 2009-02-05 2010-08-19 Toshiba Corp Semiconductor memory
CN101907960A (en) * 2010-08-30 2010-12-08 华映视讯(吴江)有限公司 Optical touch module and optical touch display panel
JP2011210242A (en) * 2010-03-08 2011-10-20 Semiconductor Energy Lab Co Ltd Electronic device and electronic system
JP2011227863A (en) * 2010-03-31 2011-11-10 Casio Comput Co Ltd Optical sensor device and driving method for optical sensor device
KR101352137B1 (en) 2010-12-22 2014-01-14 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 Touch-sensing display device
KR20150130235A (en) * 2014-05-13 2015-11-23 가부시키가이샤 재팬 디스프레이 Display device and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994736A (en) * 1982-11-22 1984-05-31 Toshiba Corp Liquid crystal display device
JP2005293374A (en) * 2004-04-01 2005-10-20 Sony Corp Image display device and method for driving image display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5994736A (en) * 1982-11-22 1984-05-31 Toshiba Corp Liquid crystal display device
JP2005293374A (en) * 2004-04-01 2005-10-20 Sony Corp Image display device and method for driving image display device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009198703A (en) * 2008-02-20 2009-09-03 Sony Corp Liquid crystal display device and method of manufacturing the same
US8686971B2 (en) 2008-02-20 2014-04-01 Japan Display West Inc. Liquid crystal display device and a method of manufacturing the same
US9310915B2 (en) 2008-12-24 2016-04-12 Semiconductor Energy Laboratory Co., Ltd. Touch panel and driving method thereof
JP2010170538A (en) * 2008-12-24 2010-08-05 Semiconductor Energy Lab Co Ltd Touch panel and method for driving the same
JP2010182377A (en) * 2009-02-05 2010-08-19 Toshiba Corp Semiconductor memory
JP2011210242A (en) * 2010-03-08 2011-10-20 Semiconductor Energy Lab Co Ltd Electronic device and electronic system
JP2011227863A (en) * 2010-03-31 2011-11-10 Casio Comput Co Ltd Optical sensor device and driving method for optical sensor device
CN101907960A (en) * 2010-08-30 2010-12-08 华映视讯(吴江)有限公司 Optical touch module and optical touch display panel
KR101352137B1 (en) 2010-12-22 2014-01-14 인테그레이티드 디지털 테크놀로지스, 인코포레이티드 Touch-sensing display device
TWI451311B (en) * 2010-12-22 2014-09-01 Integrated Digital Tech Inc Touch-sensing display device
KR20150130235A (en) * 2014-05-13 2015-11-23 가부시키가이샤 재팬 디스프레이 Display device and electronic device
CN105093716A (en) * 2014-05-13 2015-11-25 株式会社日本显示器 Display device and electronic device
KR101688314B1 (en) * 2014-05-13 2016-12-20 가부시키가이샤 재팬 디스프레이 Display device and electronic device
US9874771B2 (en) 2014-05-13 2018-01-23 Japan Display Inc. Display device and electronic device
CN105093716B (en) * 2014-05-13 2018-03-27 株式会社日本显示器 Display device and electronic equipment

Also Published As

Publication number Publication date
JP4714904B2 (en) 2011-07-06

Similar Documents

Publication Publication Date Title
JP4714904B2 (en) Electro-optical device and electronic apparatus including the same
US9557839B2 (en) Display device and driving method thereof
TWI436322B (en) Photosensitive circuit and system for photosensitive display
KR100659620B1 (en) Touch panel
JP4599985B2 (en) Photodetection circuit, electro-optical device, and electronic apparatus
US20110242075A1 (en) Optical sensor device, display apparatus, and method for driving optical sensor device
US7999259B2 (en) Display device having a photodiode whose p region has an edge width different than that of the n region
CN109147693B (en) LED display device with infrared identification
KR102395843B1 (en) Display device
US8674971B2 (en) Display device and electronic apparatus including display device
KR20060056793A (en) Display device including sensing element
US20210333926A1 (en) Integrated fingerprint detection touch control display apparatus and integrated method of fingerprint detection, touch control, and image display
CN110767166B (en) Display screen and display terminal
CN108878481B (en) Display panel and display device
KR20080112945A (en) Detection device and electronic apparatus
WO2020173082A1 (en) Touch-sensing display substrate, touch-sensing display apparatus, method of operating touch sensing display apparatus, and method of fabricating touch-sensing display substrate
WO2010001652A1 (en) Display device
KR20060056633A (en) Display device including sensing element
US7589305B2 (en) Display device having switching elements corresponding to individual pixels and dual ambient light photosensing unit
JP5283430B2 (en) Semiconductor device, electro-optical device and electronic apparatus
US11900718B2 (en) Method of operating a sensing circuit to reduce effect of parasitic capacitors between sensing wires of the sensing circuit
JP2009033096A (en) Detection device and electronic apparatus
JP2006086333A (en) Image reading apparatus
JP5234090B2 (en) Optical sensor device and driving method of optical sensor device
CN115236889B (en) Photosensitive circuit, control method thereof and display panel

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081225

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110307

R150 Certificate of patent or registration of utility model

Ref document number: 4714904

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140408

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250