JP2008017653A

JP2008017653A - Power electronics equipment

Info

Publication number: JP2008017653A
Application number: JP2006188038A
Authority: JP
Inventors: Hiroyuki Yoshimura; 弘幸吉村
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2006-07-07
Filing date: 2006-07-07
Publication date: 2008-01-24
Anticipated expiration: 2026-07-07
Also published as: JP4857967B2

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the short-circuit of an arm based on the monitoring result of a main circuit current flowing in a switching element provided at an arm side, while separating a high-voltage side from a low-voltage side electrically. <P>SOLUTION: Changes in impedance at primary sides of insulation transformers TR11, TR12 are detected as main circuit currents flowing in IGBTs 18, 19. Voltages based on changes in impedance at secondary sides are transmitted to the primary sides of the insulation transformers TR11, TR12. When the voltages based on the changes in the impedance at the secondary sides becomes lower than a threshold, PMW signals SD 11, SU 11 for gate drive are blocked by NAND circuits 12, 11 for stopping switching operations of the IGBTs 19, 18. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明はパワーエレクトロニクス機器に関し、特に、絶縁トランスを介してスイッチング素子に信号を伝送する方法に適用して好適なものである。 The present invention relates to power electronics equipment, and is particularly suitable for application to a method for transmitting a signal to a switching element via an insulating transformer.

近年の車両機器では、高効率化および省エネルギー対策を図るために、駆動力を生む電動機の駆動システムに昇降圧コンバータおよびインバータを搭載することが行われている。
図６は、従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。
図６において、車両駆動システムには、昇降圧コンバータ２０２に電力を供給する電源２０１、電圧の昇降圧を行う昇降圧コンバータ２０２、昇降圧コンバータ２０２から出力された電圧を３相電圧に変換するインバータ２０３および車両を駆動する電動機２０４が設けられている。なお、電源２０１は、架線からの給電電圧または直列接続されたバッテリーから構成することができる。 In recent vehicle equipment, in order to achieve high efficiency and energy saving measures, a step-up / down converter and an inverter are mounted on a driving system of an electric motor that generates driving force.
FIG. 6 is a block diagram showing a schematic configuration of a vehicle drive system using a conventional buck-boost converter.
In FIG. 6, the vehicle drive system includes a power supply 201 that supplies power to the buck-boost converter 202, a buck-boost converter 202 that boosts and boosts the voltage, and an inverter that converts the voltage output from the buck-boost converter 202 into a three-phase voltage. 203 and an electric motor 204 for driving the vehicle are provided. In addition, the power supply 201 can be comprised from the power supply voltage from an overhead wire, or the battery connected in series.

そして、車両駆動時には、昇降圧コンバータ２０２は、電源２０１の電圧（例：２８０Ｖ）を電動機２０４の駆動に適した電圧（例：７５０Ｖ）に昇圧し、インバータ２０３に供給する。そして、スイッチング素子をオン／オフ制御することにより、昇降圧コンバータ２０２にて昇圧された電圧を３相電圧に変換して、電動機２０４の各相に電流を流し、スイッチング周波数を制御することで車両の速度を変化させることができる。 When the vehicle is driven, the step-up / down converter 202 boosts the voltage of the power source 201 (for example, 280 V) to a voltage suitable for driving the electric motor 204 (for example, 750 V), and supplies the boosted voltage to the inverter 203. Then, by turning on / off the switching element, the voltage boosted by the step-up / down converter 202 is converted into a three-phase voltage, current is passed through each phase of the electric motor 204, and the switching frequency is controlled to control the vehicle. The speed of the can be changed.

一方、車両の制動時には、インバータ２０３は、電動機２０４の各相に生じる電圧に同期してスイッチング素子をオン／オフ制御することにより、整流動作を行い、直流電圧に変換してから、昇降圧コンバータ２０２に供給する。そして、昇降圧コンバータ２０２は、電動機２０４から生じる電圧（例：７５０Ｖ）を電源２０１の電圧（例：２８０Ｖ）に降圧して電力の回生動作を行うことができる。 On the other hand, at the time of braking of the vehicle, the inverter 203 performs a rectifying operation by performing on / off control of the switching element in synchronization with the voltage generated in each phase of the electric motor 204 to convert it into a DC voltage, and then the buck-boost converter. 202. And the buck-boost converter 202 can step down the voltage (for example, 750V) generated from the electric motor 204 to the voltage (for example, 280V) of the power source 201 and perform a power regeneration operation.

図７は、図６の昇降圧コンバータの概略構成を示すブロック図である。
図７において、昇降圧コンバータ２０２には、エネルギーの蓄積を行うリアクトルＬ、電荷の蓄積を行うコンデンサＣ、インバータ２０３に流入する電流を通電および遮断するスイッチング素子ＳＷ１、ＳＷ２、スイッチング素子ＳＷ１、ＳＷ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路２１１、２１２が設けられている。 FIG. 7 is a block diagram showing a schematic configuration of the buck-boost converter of FIG.
In FIG. 7, the buck-boost converter 202 includes a reactor L for storing energy, a capacitor C for storing charge, switching elements SW1 and SW2, and switching elements SW1 and SW2 for energizing and interrupting current flowing into the inverter 203. Control circuits 211 and 212 are provided for generating control signals instructing conduction and non-conduction, respectively.

そして、スイッチング素子ＳＷ１、ＳＷ２は直列に接続されるとともに、スイッチング素子ＳＷ１、ＳＷ２の接続点には、リアクトルＬを介して電源２０１が接続されている。ここで、スイッチング素子ＳＷ１には、制御回路２１１からの制御信号に従ってスイッチング動作を行うＩＧＢＴ（ＩｎｓｕｌａｔｅｄＧａｔｅＢｉｐｏｌａｒＴｒａｎｓｉｓｔｏｒ）２０５が設けられ、ＩＧＢＴ２０５に流れる電流と逆方向に電流を流すフライホイールダイオードＤ１がＩＧＢＴ２０５に並列に接続されている。 The switching elements SW1 and SW2 are connected in series, and a power source 201 is connected to a connection point of the switching elements SW1 and SW2 via a reactor L. Here, the switching element SW1 is provided with an IGBT (Insulated Gate Bipolar Transistor) 205 that performs a switching operation in accordance with a control signal from the control circuit 211, and the flywheel diode D1 that flows a current in a direction opposite to the current flowing in the IGBT 205 is the IGBT 205. Connected in parallel.

また、スイッチング素子ＳＷ２には、制御回路２１２からの制御信号に従ってスイッチング動作を行うＩＧＢＴ２０６が設けられ、ＩＧＢＴ２０６に流れる電流と逆方向に電流を流すフライホイールダイオードＤ２がＩＧＢＴ２０６に並列に接続されている。そして、ＩＧＢＴ２０６のコレクタは、コンデンサＣおよびインバータ２０３の双方に接続されている。 The switching element SW2 is provided with an IGBT 206 that performs a switching operation in accordance with a control signal from the control circuit 212, and a flywheel diode D2 that allows a current to flow in a direction opposite to the current that flows through the IGBT 206 is connected in parallel to the IGBT 206. The collector of the IGBT 206 is connected to both the capacitor C and the inverter 203.

図８は、昇圧動作時に図７のリアクトルＬに流れる電流の波形を示す図である。
図８において、昇圧動作では、スイッチング素子ＳＷ１のＩＧＢＴ２０５がオン（導通）すると、ＩＧＢＴ２０５を介してリアクトルＬに電流Ｉが流れ、ＬＩ²／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ１のＩＧＢＴ２０５がオフ（非導通）すると、スイッチング素子ＳＷ２のフライホイールダイオードＤ２に電流が流れ、リアクトルＬに蓄えられたエネルギーがコンデンサＣに送られる。 FIG. 8 is a diagram showing a waveform of a current flowing through the reactor L in FIG. 7 during the boosting operation.
8, the step-up operation, IGBT205 switching element SW1 Then on (conductive), a current I flows through the reactor L through the IGBT205, energy LI ^2/2 is stored in the reactor L.
Next, when the IGBT 205 of the switching element SW1 is turned off (non-conducting), a current flows through the flywheel diode D2 of the switching element SW2, and the energy stored in the reactor L is sent to the capacitor C.

一方、降圧動作では、スイッチング素子ＳＷ２のＩＧＢＴ２０６がオン（導通）するとＩＧＢＴ２０６を介してリアクトルＬに電流Ｉが流れ、ＬＩ²／２のエネルギーがリアクトルＬに蓄積される。
次に、スイッチング素子ＳＷ２のＩＧＢＴ２０６がオフ（非導通）すると、スイッチング素子ＳＷ１のフライホイールダイオードＤ１に電流が流れ、リアクトルＬに蓄えられたエネルギーが電源２０１へ回生される。 On the other hand, in the step-down operation, IGBT206 switching element SW2 is turned on (conducting) Then a current I flows through the reactor L through the IGBT206, energy LI ^2/2 is stored in the reactor L.
Next, when the IGBT 206 of the switching element SW2 is turned off (non-conducting), a current flows through the flywheel diode D1 of the switching element SW1, and the energy stored in the reactor L is regenerated to the power source 201.

ここで、スイッチング素子のオン時間（ＯＮＤｕｔｙ）を変更することで、昇降圧の電圧を調整することが可能であり、概略の電圧値は以下の（１）式にて求めることができる。
Ｖ_L／Ｖ_H＝ＯＮＤｕｔｙ（％）（１）
ただし、Ｖ_Lは電源電圧、Ｖ_Hは昇降圧後の電圧、ＯＮＤｕｔｙはスイッチング素子ＳＷ１、ＳＷ２のスイッチング周期に対する導通期間の割合である。 Here, the voltage of the step-up / step-down can be adjusted by changing the ON time (ON Duty) of the switching element, and the approximate voltage value can be obtained by the following equation (1).
V _L / V _H = ON Duty (%) (1)
However, V _L is the power supply voltage, V _H is the voltage after step-up / step-down, and ON Duty is the ratio of the conduction period to the switching period of the switching elements SW1 and SW2.

ここで、実際には負荷の変動、電源電圧Ｖ_Lの変動などがあるので、昇降圧後の電圧Ｖ_Hを監視し、昇降圧後の電圧Ｖ_Hが目標値となるように、スイッチング素子ＳＷ１、ＳＷ２のオン時間（ＯＮＤｕｔｙ）の制御が行われている。
また、車体筐体に接地される制御回路２１１、２１２側は低圧であり、スイッチング素子ＳＷ１、ＳＷ２に接続されるアーム側は高圧となる。このため、スイッチング素子ＳＷ１、ＳＷ２の破壊などの事故が発生しても、人体が危険に晒されることがないようにするために、アーム側とは、信号伝送用絶縁トランスを用いて制御回路２１１、２１２と電気的に絶縁しながら信号の授受が行われる。 Here, the actual variation of the load, since there is such fluctuations in the power supply voltage V _L, monitors the voltage V _H after buck, so that the voltage V _H after buck becomes a target value, the switching element SW1 , SW2 ON time (ON Duty) is controlled.
In addition, the control circuits 211 and 212 that are grounded to the vehicle body casing have a low voltage, and the arm that is connected to the switching elements SW1 and SW2 has a high voltage. For this reason, even if an accident such as the destruction of the switching elements SW1 and SW2 occurs, the control circuit 211 is connected to the arm side using an insulating transformer for signal transmission so that the human body is not exposed to danger. , 212 are transmitted and received while being electrically insulated.

図９は、従来の昇降圧コンバータ用インテリジェントパワーモジュール（ＩＰＭ：ＩｎｔｅｌｉｇｅｎｔＰｏｗｅｒＭｏｄｕｌｅ）の概略構成を示すブロック図である。
図９において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ、ＳＷＤおよびスイッチング素子ＳＷＵ、ＳＷＤの導通および非導通を指示する制御信号をそれぞれ生成する制御回路１が設けられている。ここで、制御回路１は、ＣＰＵ４または論理ＩＣ、あるいは論理ＩＣとＣＰＵが搭載されたシステムＬＳＩなどで構成することができる。 FIG. 9 is a block diagram showing a schematic configuration of a conventional intelligent power module (IPM: Intelligent Power Module) for a buck-boost converter.
In FIG. 9, the intelligent power module for the buck-boost converter generates control signals for instructing conduction and non-conduction of switching elements SWU and SWD and switching elements SWU and SWD for energizing and interrupting the current flowing into the load, respectively. A circuit 1 is provided. Here, the control circuit 1 can be configured by a CPU 4 or a logic IC, or a system LSI on which the logic IC and the CPU are mounted.

また、スイッチング素子ＳＷＵ、ＳＷＤは、それぞれ上アーム２用および下アーム３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵには、ゲート信号ＳＵ４に従ってスイッチング動作を行うＩＧＢＴ６が設けられ、ＩＧＢＴ６に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１がＩＧＢＴ６に並列に接続されている。また、ＩＧＢＴ６が形成されたチップには、チップ温度変化に起因するダイオードＤＵ２のＶＦ変化を測定原理として用いた温度センサ、および抵抗ＲＵ１、ＲＵ２を介してＩＧＢＴ６のエミッタ電流を分流して主回路電流を検出する電流センサが設けられている。 The switching elements SWU and SWD are connected in series so as to operate for the upper arm 2 and the lower arm 3, respectively. The switching element SWU is provided with an IGBT 6 that performs a switching operation according to the gate signal SU4, and a flywheel diode DU1 that allows a current to flow in a direction opposite to the current that flows through the IGBT 6 is connected in parallel to the IGBT 6. The chip on which the IGBT 6 is formed has a main circuit current by shunting the emitter current of the IGBT 6 through the temperature sensor using the VF change of the diode DU2 due to the chip temperature change as a measurement principle and the resistors RU1 and RU2. Is provided.

また、スイッチング素子ＳＷＤには、ゲート信号ＳＤ４に従ってスイッチング動作を行うＩＧＢＴ５が設けられ、ＩＧＢＴ５に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１がＩＧＢＴ５に並列に接続されている。また、ＩＧＢＴ５が形成されたチップには、チップ温度変化に起因するダイオードＤＤ２のＶＦ変化を測定原理として用いた温度センサ、およびＩＧＢＴ５のエミッタ電流を抵抗ＲＤ１、ＲＤ２を介して分流して主回路電流を検出する電流センサが設けられている。 Further, the switching element SWD is provided with an IGBT 5 that performs a switching operation in accordance with the gate signal SD4, and a flywheel diode DD1 that allows a current to flow in a direction opposite to the current that flows through the IGBT 5 is connected in parallel to the IGBT 5. Further, the chip on which the IGBT 5 is formed includes a temperature sensor using the VF change of the diode DD2 due to the chip temperature change as a measurement principle, and the emitter current of the IGBT 5 is shunted through the resistors RD1 and RD2, and the main circuit current Is provided.

そして、上アーム２側には、温度センサからの過熱検知信号ＳＵ６および電流センサからの過電流検知信号ＳＵ５を監視しながら、ＩＧＢＴ６の制御端子を駆動するためのゲート信号ＳＵ４を生成する保護機能付きゲートドライバＩＣ８が設けられるとともに、ＩＧＢＴ６の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＵが設けられている。 The upper arm 2 has a protection function for generating the gate signal SU4 for driving the control terminal of the IGBT 6 while monitoring the overheat detection signal SU6 from the temperature sensor and the overcurrent detection signal SU5 from the current sensor. A gate driver IC 8 is provided, and an analog PWM converter CU that generates a PWM signal corresponding to the temperature of the IGBT 6 is provided.

また、下アーム３側には、温度センサからの過熱検知信号ＳＤ６および電流センサからの過電流検知信号ＳＤ５を監視しながら、ＩＧＢＴ５の制御端子を駆動するためのゲート信号ＳＤ４を生成する保護機能付きゲートドライバＩＣ７が設けられるとともに、ＩＧＢＴ５の温度に対応したＰＷＭ信号を生成するアナログＰＷＭ変換器ＣＤが設けられている。 The lower arm 3 has a protection function for generating a gate signal SD4 for driving the control terminal of the IGBT 5 while monitoring the overheat detection signal SD6 from the temperature sensor and the overcurrent detection signal SD5 from the current sensor. A gate driver IC 7 is provided, and an analog PWM converter CD that generates a PWM signal corresponding to the temperature of the IGBT 5 is provided.

また、車体筐体に接地される制御回路１側と、高圧となる上アーム２側および下アーム３側との間には、絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３がそれぞれ介挿され、制御回路１では、絶縁トランスＴＵ１〜ＴＵ３、ＴＤ１〜ＴＤ３を用いて上アーム２側および下アーム３側と電気的に絶縁しながら信号の授受が行われる。
すなわち、上アーム２側において、ＣＰＵ４から出力されたゲートドライブ用ＰＭＷ信号ＳＵ１は、絶縁トランスＴＵ１を介して保護機能付きゲートドライバＩＣ８に入力される。また、保護機能付きゲートドライバＩＣ８から出力されたアラーム信号ＳＵ２は、絶縁トランスＴＵ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＵから出力されたＩＧＢＴチップ温度ＰＭＷ信号ＳＵ３は、絶縁トランスＴＵ３を介してＣＰＵ４に入力される。 Insulation transformers TU1 to TU3 and TD1 to TD3 are respectively inserted between the control circuit 1 side grounded to the vehicle body housing and the upper arm 2 side and the lower arm 3 side which are high pressures. 1, signals are exchanged while being electrically insulated from the upper arm 2 side and the lower arm 3 side using the insulating transformers TU1 to TU3 and TD1 to TD3.
That is, on the upper arm 2 side, the gate drive PMW signal SU1 output from the CPU 4 is input to the gate driver IC 8 with a protective function via the insulation transformer TU1. Further, the alarm signal SU2 output from the gate driver IC 8 with a protective function is input to the CPU 4 through the insulation transformer TU2. Further, the IGBT chip temperature PMW signal SU3 output from the analog PWM converter CU is input to the CPU 4 via the insulation transformer TU3.

一方、下アーム３側において、ＣＰＵ４から出力されたゲートドライブ用ＰＭＷ信号ＳＤ１は、絶縁トランスＴＤ１を介して保護機能付きゲートドライバＩＣ７に入力される。また、保護機能付きゲートドライバＩＣ７から出力されたアラーム信号ＳＤ２は、絶縁トランスＴＤ２を介してＣＰＵ４に入力される。また、アナログＰＷＭ変換器ＣＤから出力されたＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３は、絶縁トランスＴＤ３を介してＣＰＵ４に入力される。 On the other hand, on the lower arm 3 side, the gate drive PMW signal SD1 output from the CPU 4 is input to the gate driver IC 7 with a protective function via the insulation transformer TD1. Further, the alarm signal SD2 output from the gate driver IC 7 with a protective function is input to the CPU 4 via the isolation transformer TD2. Further, the IGBT chip temperature PMW signal SD3 output from the analog PWM converter CD is input to the CPU 4 via the insulation transformer TD3.

そして、ＣＰＵ４は、ＩＧＢＴ５、６の導通または非導通をそれぞれ指示するゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１を生成し、このゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１を絶縁トランスＴＤ１、ＴＵ１をそれぞれ介して保護機能付きゲートドライバＩＣ７、８にそれぞれ絶縁伝送する。そして、保護機能付きゲートドライバＩＣ７、８は、ゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１にそれぞれ基づいてゲート信号ＳＤ４、ＳＵ４を生成し、ＩＧＢＴ５、６の制御端子を駆動することにより、ＩＧＢＴ５、６をスイッチング動作させる。 Then, the CPU 4 generates the gate drive PMW signals SD1 and SU1 for instructing the conduction or non-conduction of the IGBTs 5 and 6, respectively, and protects the gate drive PMW signals SD1 and SU1 via the isolation transformers TD1 and TU1, respectively. Each of the gate driver ICs 7 and 8 is isolated and transmitted. Then, the gate driver ICs 7 and 8 with protection functions generate the gate signals SD4 and SU4 based on the PMW signals SD1 and SU1 for the gate drive, respectively, and drive the control terminals of the IGBTs 5 and 6, thereby switching the IGBTs 5 and 6. Make it work.

ここで、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力されるとともに、電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５が保護機能付きゲートドライバＩＣ７、８にそれぞれ入力される。そして、保護機能付きゲートドライバＩＣ７、８は、ＩＧＢＴ５、６が破壊しない閾値を超過した場合には、絶縁トランスＴＤ２、ＴＵ２をそれぞれ介してＣＰＵ４にアラーム信号ＳＤ２、ＳＵ２を伝送する。そして、ＣＰＵ４は、保護機能付きゲートドライバＩＣ７、８からアラーム信号ＳＤ２、ＳＵ２をそれぞれ受け取ると、ゲートドライブ用ＰＭＷ信号ＳＤ１、ＳＵ１の生成をそれぞれ停止することにより、ＩＧＢＴ５、６に流れる電流を遮断する。
なお、保護機能付きゲートドライバＩＣ７、８は、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６および電流センサから出力された過電流検知信号ＳＤ５、ＳＵ５に基づいて、ＩＧＢＴが破壊しない閾値を下回ったと判断した場合、一定の時間が経過した後にアラーム信号ＳＤ２、ＳＵ２を解除する。 Here, the overheat detection signals SD6 and SU6 output from the temperature sensor are input to the gate driver ICs 7 and 8 with protection function, respectively, and the overcurrent detection signals SD5 and SU5 output from the current sensor are the gate driver with protection function. Input to ICs 7 and 8, respectively. Then, the gate drivers IC 7 and 8 with protection functions transmit alarm signals SD2 and SU2 to the CPU 4 via the isolation transformers TD2 and TU2, respectively, when the threshold values that the IGBTs 5 and 6 do not break are exceeded. When the CPU 4 receives the alarm signals SD2 and SU2 from the gate driver ICs 7 and 8 with protection functions, the CPU 4 stops generating the gate drive PMW signals SD1 and SU1, respectively, thereby cutting off the current flowing through the IGBTs 5 and 6. .
Note that the gate driver ICs 7 and 8 with protective functions are below the threshold at which the IGBT does not break down based on the overheat detection signals SD6 and SU6 output from the temperature sensor and the overcurrent detection signals SD5 and SU5 output from the current sensor. If it is determined, the alarm signals SD2 and SU2 are canceled after a certain time has elapsed.

さらに、細かい監視を行う場合には、温度センサから出力された過熱検知信号ＳＤ６、ＳＵ６がアナログＰＷＭ変換器ＣＤ、ＣＵにそれぞれ入力される。そして、アナログＰＷＭ変換器ＣＤ、ＣＵは、過熱検知信号ＳＤ６、ＳＵ６のアナログ値をデジタル信号にそれぞれ変換することにより、ＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３、ＳＵ３をそれぞれ生成し、絶縁トランスＴＤ３、ＴＵ３をそれぞれ介してＣＰＵ４にＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３、ＳＵ３を伝送する。そして、ＣＰＵ４は、ＩＧＢＴチップ温度ＰＭＷ信号ＳＤ３、ＳＵ３からＩＧＢＴ５、６のチップ温度をそれぞれ算出し、予め設けられた数段階の閾値に応じて、ＩＧＢＴ５、６のスイッチング周波数の段階的な低下を行ったり、スイッチング停止を行ったりすることができる。 Further, when performing fine monitoring, the overheat detection signals SD6 and SU6 output from the temperature sensor are input to the analog PWM converters CD and CU, respectively. The analog PWM converters CD and CU convert the analog values of the overheat detection signals SD6 and SU6 into digital signals, respectively, thereby generating the IGBT chip temperature PMW signals SD3 and SU3, respectively, and the isolation transformers TD3 and TU3, respectively. The IGBT chip temperature PMW signals SD3 and SU3 are transmitted to the CPU 4 through the CPU 4. Then, the CPU 4 calculates the chip temperatures of the IGBTs 5 and 6 from the IGBT chip temperature PMW signals SD3 and SU3, respectively, and performs a stepwise decrease in the switching frequency of the IGBTs 5 and 6 according to a predetermined number of thresholds. Or switching can be stopped.

図１０は、従来の信号伝送用絶縁トランスの概略構成を示す平面図である。
図１０において、絶縁トランスには、磁気コアＭＣが設けられ、磁気コアＭＣには１次巻線Ｍ１および２次巻線Ｍ２が巻かれている。なお、磁気コアＭＣは、フェライトやパーマロイなどの強磁性体にて構成することができる。そして、１次巻線Ｍ１に印加された電流により生成された磁束φは磁気コアＭＣにて集束され、磁気コアＭＣ内を通過して第２次巻線Ｍ２を鎖交し、２次巻線Ｍ２の両端にｄφ／ｄＴなる電圧が発生する。ここで、磁気コアＭＣを用いることにより閉磁路を形成することができ、外部磁界の影響を軽減しつつ、１次巻線Ｍ１と２次巻線Ｍ２との間の結合係数を高くすることができる。
また、図９において、ＣＰＵ４の誤動作に起因してＩＧＢＴ５、６の双方が同時に導通してアーム短絡が発生するのを防止するために、絶縁トランスＴＵ１、ＴＤ１の前段にアーム短絡防止回路を設けることがある。 FIG. 10 is a plan view showing a schematic configuration of a conventional signal transmission insulating transformer.
In FIG. 10, the insulating transformer is provided with a magnetic core MC, and a primary winding M1 and a secondary winding M2 are wound around the magnetic core MC. The magnetic core MC can be composed of a ferromagnetic material such as ferrite or permalloy. Then, the magnetic flux φ generated by the current applied to the primary winding M1 is focused by the magnetic core MC, passes through the magnetic core MC, and links the secondary winding M2, and then the secondary winding. A voltage of dφ / dT is generated at both ends of M2. Here, a closed magnetic circuit can be formed by using the magnetic core MC, and the coupling coefficient between the primary winding M1 and the secondary winding M2 can be increased while reducing the influence of the external magnetic field. it can.
In FIG. 9, an arm short circuit prevention circuit is provided in front of the insulating transformers TU1 and TD1 in order to prevent both IGBTs 5 and 6 from conducting simultaneously due to the malfunction of the CPU 4 and causing an arm short circuit. There is.

図１１は、従来のアーム短絡防止回路の概略構成を示す回路図である。
図１１において、アーム短絡防止回路には、論理積回路３０１、３０２および排他的論理和回路３０３が設けられている。そして、ゲートドライブ用ＰＭＷ信号ＳＵ１は、論理積回路３０１および排他的論理和回路３０３に入力されるとともに、ゲートドライブ用ＰＭＷ信号ＳＤ１は、論理積回路３０２および排他的論理和回路３０３に入力される。そして、論理積回路３０１からの出力はゲートドライブ用ＰＭＷ信号ＳＵ１´として絶縁トランスＴＵ１に入力され、論理積回路３０２からの出力はゲートドライブ用ＰＭＷ信号ＳＤ１´として絶縁トランスＴＤ１に入力される。 FIG. 11 is a circuit diagram showing a schematic configuration of a conventional arm short circuit prevention circuit.
In FIG. 11, the arm short circuit prevention circuit includes AND circuits 301 and 302 and an exclusive OR circuit 303. The gate drive PMW signal SU1 is input to the AND circuit 301 and the exclusive OR circuit 303, and the gate drive PMW signal SD1 is input to the AND circuit 302 and the exclusive OR circuit 303. . The output from the AND circuit 301 is input to the isolation transformer TU1 as the gate drive PMW signal SU1 ′, and the output from the AND circuit 302 is input to the isolation transformer TD1 as the gate drive PMW signal SD1 ′.

ここで、ゲートドライブ用ＰＭＷ信号ＳＵ１、ＳＤ１が同時にハイレベルになると、排他的論理和回路３０３からの出力はロウレベルになり、論理積回路３０１、３０２からの出力はロウレベルになることから、ＩＧＢＴ５、６の双方が同時に導通してアーム短絡が発生するのを防止することができる。
また、特許文献１には、アーム短絡を抑制して高速スイッチングを可能とし、回路の簡素化と低価格化を図るために、２石式ハーフブリッジ形レギュレータのアーム部に半導体スイッチと直列にビーズ形コアを挿入し、半導体スイッチのゲート駆動回路は、極性の異なる２つの２次側コイルを備えたパルストランスからのパルスを入力し、交互にオン・オフ制御させる方法が開示されている。
特開平９−１４０１６３号公報 Here, when the gate drive PMW signals SU1 and SD1 simultaneously become high level, the output from the exclusive OR circuit 303 becomes low level and the outputs from the AND circuits 301 and 302 become low level. Thus, it is possible to prevent both of 6 from being simultaneously conducted to cause an arm short circuit.
Further, Patent Document 1 discloses a bead in series with a semiconductor switch in the arm portion of a two-stone half-bridge regulator in order to enable high-speed switching by suppressing an arm short circuit and to simplify the circuit and reduce the cost. A method is disclosed in which a gate from a pulse transformer having two secondary coils of different polarities is input to a gate drive circuit of a semiconductor switch by inserting a core, and alternately on / off controlled.
Japanese Patent Laid-Open No. 9-14163

しかしながら、従来のアーム短絡防止回路では、この回路以降での誤動作やアーム側に設けられたスイッチング素子の片側が導通故障した場合には、アーム短絡に何ら対処できないという問題があった。
そこで、本発明の目的は、高圧側と低圧側との電気的な分離を図りつつ、アーム側に設けられたスイッチング素子に流れる主回路電流の監視結果に基づいてアーム短絡を防止することが可能なパワーエレクトロニクス機器を提供することである。 However, the conventional arm short circuit prevention circuit has a problem in that it cannot cope with an arm short circuit when a malfunction occurs after this circuit or when one side of the switching element provided on the arm side has a conduction failure.
Accordingly, an object of the present invention is to prevent arm short-circuiting based on the monitoring result of the main circuit current flowing in the switching element provided on the arm side while achieving electrical separation between the high voltage side and the low voltage side. Is to provide power electronics equipment.

上述した課題を解決するために、請求項１記載のパワーエレクトロニクス機器によれば、負荷へ流入する電流を通電および遮断するスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように制御側の１次巻線および駆動側の２次巻線が設けられた絶縁トランスと、前記スイッチング素子に流れる電流値に基づいて前記絶縁トランスの２次側のインピーダンスを制御するインピーダンス制御手段と、前記絶縁トランスの２次側のインピーダンスに基づいて変化する１次側の入力インピーダンスを検出するインピーダンス検出手段とを備えることを特徴とする。 In order to solve the above-described problem, according to a power electronics device according to claim 1, a switching element for energizing and interrupting a current flowing into a load and a control signal for instructing conduction and non-conduction of the switching element are generated. A control circuit that drives the control terminal of the switching element based on the control signal, a primary winding on the control side, and a drive side 2 so that the control circuit and the drive circuit are insulated from each other An insulation transformer provided with a secondary winding; impedance control means for controlling the impedance on the secondary side of the insulation transformer based on the value of current flowing through the switching element; and based on the impedance on the secondary side of the insulation transformer. And impedance detecting means for detecting a changing primary side input impedance.

また、請求項２記載のパワーエレクトロニクス機器によれば、上アーム用および下アーム用としてそれぞれ作動するように互いに直列に接続され、負荷へ流入する電流を通電および遮断する１対のスイッチング素子と、前記スイッチング素子の導通および非導通を指示する制御信号を生成する制御回路と、前記制御信号に基づいて前記スイッチング素子の制御端子を駆動する駆動回路と、前記制御回路と前記駆動回路とが絶縁されるように制御側の１次巻線およびアーム側の２次巻線が前記スイッチング素子ごとに設けられた絶縁トランスと、前記スイッチング素子に流れる電流値に基づいて前記絶縁トランスの２次側のインピーダンスを制御するインピーダンス制御手段と、前記絶縁トランスの２次側のインピーダンスに基づいて変化する１次側の入力インピーダンスを検出するインピーダンス検出手段と、前記インピーダンス検出手段にて検出された一方のスイッチング素子に流れる電流値に基づいて、他方のスイッチング素子の導通を指示する制御信号を遮断する制御信号遮断手段とを備えることを特徴とする。 Further, according to the power electronics device of claim 2, a pair of switching elements connected in series so as to operate for the upper arm and the lower arm, respectively, for energizing and interrupting the current flowing into the load, A control circuit that generates a control signal that instructs conduction and non-conduction of the switching element, a drive circuit that drives a control terminal of the switching element based on the control signal, and the control circuit and the drive circuit are insulated. An insulation transformer in which a primary winding on the control side and a secondary winding on the arm side are provided for each switching element, and the impedance on the secondary side of the insulation transformer based on the value of the current flowing through the switching element It changes based on the impedance control means for controlling the impedance and the impedance on the secondary side of the insulation transformer An impedance detection means for detecting the input impedance on the next side, and a control signal for cutting off a control signal for instructing conduction of the other switching element based on a current value flowing through the one switching element detected by the impedance detection means And a blocking means.

また、請求項３記載のパワーエレクトロニクス機器によれば、前記制御信号よりも周波数の高いインピーダンス検出用信号を前記絶縁トランスの１次側に重畳する重畳回路をさらに備えることを特徴とする。
また、請求項４記載のパワーエレクトロニクス機器によれば、前記絶縁トランスを介して伝送される伝送信号の立ち上がりエッジおよび立ち下がりエッジに応じたパルス電流を前記絶縁トランスの１次巻線に流す１次側回路と、前記絶縁トランスの２次巻線に発生する電圧パルスのレベルに基づいて前記伝送信号を復元する２次側回路とを備えることを特徴とする。 According to a third aspect of the present invention, the power electronics device further includes a superposition circuit that superimposes an impedance detection signal having a frequency higher than that of the control signal on the primary side of the isolation transformer.
According to the power electronics device of the fourth aspect, the primary that causes the pulse current corresponding to the rising edge and the falling edge of the transmission signal transmitted through the insulating transformer to flow through the primary winding of the insulating transformer. And a secondary circuit that restores the transmission signal based on a level of a voltage pulse generated in the secondary winding of the isolation transformer.

以上説明したように、本発明によれば、絶縁トランスの２次側に設けられたスイッチング素子に流れる電流値を入力インピーダンスの変化として絶縁トランスの１次側にて検出することが可能となるとともに、信号伝送用の絶縁トランスをインピーダンス検出用としても利用することができる。このため、絶縁トランスの個数を増やすことなく、２次側に設けられたスイッチング素子に流れる主回路電流を監視することが可能となり、高圧側と低圧側との電気的な分離を図りつつ、スイッチング素子の導通故障に起因するアーム短絡を防止することができる。 As described above, according to the present invention, the current value flowing through the switching element provided on the secondary side of the isolation transformer can be detected on the primary side of the isolation transformer as a change in input impedance. Insulation transformers for signal transmission can also be used for impedance detection. For this reason, it becomes possible to monitor the main circuit current flowing in the switching element provided on the secondary side without increasing the number of insulating transformers, and the switching between the high voltage side and the low voltage side can be achieved. It is possible to prevent an arm short circuit due to a conduction failure of the element.

以下、本発明の実施形態に係るパワーエレクトロニクス機器について図面を参照しながら説明する。
図１は、本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。
図１において、昇降圧コンバータ用インテリジェントパワーモジュールには、負荷へ流入する電流を通電および遮断するスイッチング素子ＳＷＵ２、ＳＷＤ２およびスイッチング素子ＳＷＵ２、ＳＷＤ２の導通および非導通を指示する制御信号をそれぞれ生成する制御回路５１が設けられている。 Hereinafter, power electronics devices according to embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a block diagram showing a schematic configuration of an intelligent power module for a buck-boost converter to which a power electronic device according to an embodiment of the present invention is applied.
In FIG. 1, the intelligent power module for the buck-boost converter generates control signals for instructing conduction and non-conduction of switching elements SWU2 and SWD2 and switching elements SWU2 and SWD2 for energizing and interrupting the current flowing into the load, respectively. A circuit 51 is provided.

また、スイッチング素子ＳＷＵ２、ＳＷＤ２はそれぞれ上アーム５２用および下アーム５３用として動作するように直列に接続されている。そして、スイッチング素子ＳＷＵ２には、ゲート信号に従ってスイッチング動作を行うＩＧＢＴ１８が設けられ、ＩＧＢＴ１８に流れる電流と逆方向に電流を流すフライホイールダイオードＤＵ１１がＩＧＢＴ１８に並列に接続されている。また、ＩＧＢＴ１８が形成されたチップには、ＩＧＢＴ１８のエミッタ電流を分流して主回路電流を検出する抵抗ＲＵ１１、ＲＵ１２が設けられている。 The switching elements SWU2 and SWD2 are connected in series so as to operate for the upper arm 52 and the lower arm 53, respectively. The switching element SWU2 is provided with an IGBT 18 that performs a switching operation in accordance with a gate signal, and a flywheel diode DU11 that allows a current to flow in a direction opposite to the current flowing in the IGBT 18 is connected in parallel to the IGBT 18. The chip on which the IGBT 18 is formed is provided with resistors RU11 and RU12 that detect the main circuit current by shunting the emitter current of the IGBT 18.

また、スイッチング素子ＳＷＤ２には、ゲート信号に従ってスイッチング動作を行うＩＧＢＴ１９が設けられ、ＩＧＢＴ１９に流れる電流と逆方向に電流を流すフライホイールダイオードＤＤ１１がＩＧＢＴ１９に並列に接続されている。また、ＩＧＢＴ１９が形成されたチップには、ＩＧＢＴ１９のエミッタ電流を分流して主回路電流を検出する抵抗ＲＤ１１、ＲＤ１２が設けられている。 Further, the switching element SWD2 is provided with an IGBT 19 that performs a switching operation in accordance with a gate signal, and a flywheel diode DD11 that allows a current to flow in a direction opposite to the current that flows in the IGBT 19 is connected in parallel to the IGBT 19. The chip on which the IGBT 19 is formed is provided with resistors RD11 and RD12 that detect the main circuit current by diverting the emitter current of the IGBT 19.

そして、上アーム５２側には、抵抗ＲＵ１１、ＲＵ１２にて検出された主回路電流を監視しながら、ＩＧＢＴ１８の制御端子を駆動するためのゲート信号を生成するＩＧＢＴドライバＩＣ１５が設けられている。
また、下アーム５３側には、抵抗ＲＤ１１、ＲＤ１２にて検出された主回路電流を監視しながら、ＩＧＢＴ１９の制御端子を駆動するためのゲート信号を生成するＩＧＢＴドライバＩＣ１６が設けられている。 On the upper arm 52 side, an IGBT driver IC 15 that generates a gate signal for driving the control terminal of the IGBT 18 while monitoring the main circuit current detected by the resistors RU11 and RU12 is provided.
On the lower arm 53 side, an IGBT driver IC 16 that generates a gate signal for driving the control terminal of the IGBT 19 while monitoring the main circuit current detected by the resistors RD11 and RD12 is provided.

また、車体筐体に接地される制御回路５１側と、高圧となる上アーム５２側および下アーム５３側との間には、絶縁トランスＴＲ１１、ＴＲ１２がそれぞれ介挿され、制御回路５１では、絶縁トランスＴＲ１１、ＴＲ１２を用いて上アーム５２側および下アーム５３側と電気的に絶縁しながら信号の授受を行うことができる。
そして、絶縁トランスＴＲ１１の２次巻線には抵抗Ｒ１３が並列接続されるとともに、抵抗Ｒ１３には、電界効果型トランジスタＦＵ１２と抵抗Ｒ１４との直列回路が並列接続されている。そして、抵抗ＲＵ１１、ＲＵ１２による分圧値はＩＧＢＴドライバＩＣ１５に入力されるとともに、電界効果型トランジスタＦＵ１２のゲートに入力される。 Insulation transformers TR11 and TR12 are respectively inserted between the control circuit 51 side grounded to the vehicle body casing and the upper arm 52 side and the lower arm 53 side which are at high pressure. Signals can be exchanged using the transformers TR11 and TR12 while being electrically insulated from the upper arm 52 side and the lower arm 53 side.
A resistor R13 is connected in parallel to the secondary winding of the insulating transformer TR11, and a series circuit of a field effect transistor FU12 and a resistor R14 is connected in parallel to the resistor R13. Then, the divided voltage value by the resistors RU11 and RU12 is input to the IGBT driver IC15 and also input to the gate of the field effect transistor FU12.

また、絶縁トランスＴＲ１２の２次巻線には抵抗Ｒ２３が並列接続されるとともに、抵抗Ｒ２３には、電界効果型トランジスタＦＤ１２と抵抗Ｒ２４との直列回路が並列接続されている。そして、抵抗ＲＤ１１、ＲＤ１２による分圧値はＩＧＢＴドライバＩＣ１６に入力されるとともに、電界効果型トランジスタＦＤ１２のゲートに入力される。
また、絶縁トランスＴＲ１１の１次巻線の一端は、抵抗Ｒ１１を介して電界効果型トランジスタＦＵ１１のソースに接続されるとともに、抵抗Ｒ１２を介して発振源１７に接続され、さらにローパスフィルタ１３を介してコンパレータＰＵ１１の反転入力端子に接続されている。 A resistor R23 is connected in parallel to the secondary winding of the insulating transformer TR12, and a series circuit of a field effect transistor FD12 and a resistor R24 is connected in parallel to the resistor R23. Then, the divided voltage value by the resistors RD11 and RD12 is input to the IGBT driver IC 16 and input to the gate of the field effect transistor FD12.
One end of the primary winding of the isolation transformer TR11 is connected to the source of the field effect transistor FU11 via the resistor R11, is connected to the oscillation source 17 via the resistor R12, and further passes through the low pass filter 13. And connected to the inverting input terminal of the comparator PU11.

また、絶縁トランスＴＲ１２の１次巻線の一端は、抵抗Ｒ２１を介して電界効果型トランジスタＦＤ１１のソースに接続されるとともに、抵抗Ｒ２２を介して発振源１７に接続され、さらにローパスフィルタ１４を介してコンパレータＰＤ１１の反転入力端子に接続されている。
そして、コンパレータＰＵ１１、ＰＤ１１の正転入力端子には、基準電圧Ｖｆ１、Ｖｆ２がそれぞれ接続され、電界効果型トランジスタＦＵ１１、ＦＤ１１のゲートには、否定論理積回路１１、１２の出力がそれぞれ接続されている。そして、否定論理積回路１１、１２の一方の入力には、ゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１がそれぞれ供給されるとともに、否定論理積回路１１、１２の他方の入力には、コンパレータＰＤ１１、ＰＵ１１の出力がそれぞれ接続されている。 One end of the primary winding of the isolation transformer TR12 is connected to the source of the field effect transistor FD11 via the resistor R21, is connected to the oscillation source 17 via the resistor R22, and further passes through the low-pass filter 14. Connected to the inverting input terminal of the comparator PD11.
The reference voltages Vf1 and Vf2 are connected to the normal input terminals of the comparators PU11 and PD11, respectively, and the outputs of the NAND circuits 11 and 12 are connected to the gates of the field effect transistors FU11 and FD11, respectively. Yes. The gate drive PMW signals SU11 and SD11 are respectively supplied to one input of the NAND circuits 11 and 12, and the other inputs of the NAND circuits 11 and 12 are connected to the comparators PD11 and PU11. Each output is connected.

そして、制御回路５１側で生成されたゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１は、否定論理積回路１１、１２をそれぞれ介して電界効果型トランジスタＦＵ１１、ＦＤ１１のゲートにそれぞれ供給され、絶縁トランスＴＲ１１、ＴＲ１２の１次巻線が電界効果型トランジスタＦＵ１１、ＦＤ１１にてそれぞれ駆動されながら、ゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１を絶縁トランスＴＲ１１、ＴＲ１２の２次巻線にそれぞれ絶縁伝送することができる。 The gate drive PMW signals SU11 and SD11 generated on the control circuit 51 side are respectively supplied to the gates of the field effect transistors FU11 and FD11 via the NAND circuits 11 and 12, respectively, and the isolation transformers TR11 and TR12 are supplied. Are driven by the field effect transistors FU11 and FD11, respectively, and the PMW signals SU11 and SD11 for gate drive can be insulated and transmitted to the secondary windings of the insulation transformers TR11 and TR12, respectively.

また、発振源１７から出力された発振信号は、抵抗Ｒ１２、Ｒ２２をそれぞれ介して絶縁トランスＴＲ１１、ＴＲ１２の１次巻線に供給され、ゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１にそれぞれ重畳されながら、絶縁トランスＴＲ１１、ＴＲ１２の２次巻線に絶縁伝送することができる。なお、発振源１７は、ゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１よりも高周波の信号をインピーダンス検出用信号として生成することができる。 The oscillation signal output from the oscillation source 17 is supplied to the primary windings of the isolation transformers TR11 and TR12 via the resistors R12 and R22, respectively, and is superimposed on the gate drive PMW signals SU11 and SD11, respectively, while being insulated. Insulating transmission can be performed on the secondary windings of the transformers TR11 and TR12. The oscillation source 17 can generate a signal having a frequency higher than that of the gate drive PMW signals SU11 and SD11 as an impedance detection signal.

そして、発振信号が重畳されたゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１が絶縁トランスＴＲ１１、ＴＲ１２の２次巻線にそれぞれ絶縁伝送されると、発振信号が重畳されたゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１はＩＧＢＴドライバＩＣ１５、１６にそれぞれ入力される。そして、ＩＧＢＴドライバＩＣ１５、１６は、発振信号が重畳されたゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１にそれぞれ基づいてゲート信号をそれぞれ生成し、ＩＧＢＴ１８、１９の制御端子を駆動することにより、ＩＧＢＴ１８、１９をスイッチング動作させる。 Then, when the gate drive PMW signals SU11 and SD11 on which the oscillation signal is superimposed are insulated and transmitted to the secondary windings of the isolation transformers TR11 and TR12, respectively, the gate drive PMW signals SU11 and SD11 on which the oscillation signal is superimposed are The signals are input to the IGBT driver ICs 15 and 16, respectively. Then, the IGBT driver ICs 15 and 16 generate gate signals based on the gate drive PMW signals SU11 and SD1 on which the oscillation signals are superimposed, respectively, and drive the control terminals of the IGBTs 18 and 19, whereby the IGBTs 18 and 19 are driven. Perform switching operation.

そして、ＩＧＢＴ１８、１９に電流が流れると、ＩＧＢＴ１８、１９のエミッタ電流が抵抗ＲＵ１１、ＲＵ１２および抵抗ＲＤ１１、ＲＤ１２にそれぞれ分流され、抵抗ＲＵ１１、ＲＵ１２および抵抗ＲＤ１１、ＲＤ１２にてＩＧＢＴ１８、１９に流れる主回路電流をそれぞれ検出することができる。そして、抵抗ＲＵ１１、ＲＵ１２および抵抗ＲＤ１１、ＲＤ１２にてそれぞれ検出された分圧値は、電界効果型トランジスタＦＵ１２、ＦＤ１２のゲートにそれぞれ入力され、電界効果型トランジスタＦＵ１２、ＦＤ１２のソース−ドレイン間のオン抵抗をそれぞれ変化させる。 When a current flows through the IGBTs 18 and 19, the emitter currents of the IGBTs 18 and 19 are shunted to the resistors RU11 and RU12 and the resistors RD11 and RD12, respectively. Each current can be detected. The divided voltage values detected by the resistors RU11 and RU12 and the resistors RD11 and RD12 are input to the gates of the field effect transistors FU12 and FD12, respectively, and the source-drain ON of the field effect transistors FU12 and FD12 is turned on. Change the resistance respectively.

そして、電界効果型トランジスタＦＵ１２、ＦＤ１２のソース−ドレイン間のオン抵抗がそれぞれ変化すると、絶縁トランスＴＲ１１、ＴＲ１２の２次側のインピーダンスがそれぞれ変化し、その２次側のインピーダンスの変化に基づく電圧が絶縁トランスＴＲ１１、ＴＲ１２の１次側にそれぞれ伝送される。そして、絶縁トランスＴＲ１１、ＴＲ１２の１次側にそれぞれ伝送された２次側のインピーダンスの変化に基づく電圧は、ローパスフィルタ１３、１４にて発振源１７からのキャリア周波数成分がそれぞれ除去され、コンパレータＰＵ１１、ＰＤ１１の反転入力端子にそれぞれ入力される。 When the on-resistance between the source and drain of the field effect transistors FU12 and FD12 changes, the impedance on the secondary side of the insulating transformers TR11 and TR12 changes, and the voltage based on the change in the impedance on the secondary side changes. The signals are transmitted to the primary sides of the insulating transformers TR11 and TR12, respectively. The voltage based on the change in impedance on the secondary side transmitted to the primary side of each of the isolation transformers TR11 and TR12 is subjected to the removal of the carrier frequency component from the oscillation source 17 by the low-pass filters 13 and 14, respectively, and the comparator PU11. , And input to the inverting input terminal of PD11.

そして、コンパレータＰＵ１１、ＰＤ１１の反転入力端子にそれぞれ入力された信号は基準電圧Ｖｆ１、Ｖｆ２とそれぞれ比較され、コンパレータＰＵ１１、ＰＤ１１の反転入力端子にそれぞれ入力された信号が基準電圧Ｖｆ１、Ｖｆ２をそれぞれ下回ると、コンパレータＰＵ１１、ＰＤ１１からの出力がロウレベルにそれぞれ変化する。そして、コンパレータＰＵ１１、ＰＤ１１からの出力がロウレベルにそれぞれ変化すると、ゲートドライブ用ＰＭＷ信号ＳＤ１１、ＳＵ１１が否定論理積回路１２、１１にて遮断され、ＩＧＢＴ１９、１８のスイッチング動作を停止させることができる。 The signals input to the inverting input terminals of the comparators PU11 and PD11 are compared with the reference voltages Vf1 and Vf2, respectively, and the signals input to the inverting input terminals of the comparators PU11 and PD11 are lower than the reference voltages Vf1 and Vf2, respectively. Then, the outputs from the comparators PU11 and PD11 change to low level. When the outputs from the comparators PU11 and PD11 change to the low level, the gate drive PMW signals SD11 and SU11 are cut off by the NAND circuits 12 and 11, and the switching operations of the IGBTs 19 and 18 can be stopped.

これにより、いずれか一方のＩＧＢＴ１８、１９に流れる主回路電流が検出された場合には、もう一方のＩＧＢＴ１８、１９のスイッチング動作を停止させることができ、高圧側と低圧側との電気的な分離を図りつつ、ＩＧＢＴ１８、１９の導通故障に起因するアーム短絡を防止することが可能となる。また、発振源１７にて生成された発振信号を絶縁トランスＴＲ１１、ＴＲ１２の１次側でゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１に重畳させることにより、絶縁トランスＴＲ１１、ＴＲ１２の個数を増やす必要がなくなり、装置の大型化を抑制することができる。 Thereby, when the main circuit current flowing through one of the IGBTs 18 and 19 is detected, the switching operation of the other IGBT 18 and 19 can be stopped, and electrical separation between the high voltage side and the low voltage side is possible. Thus, it is possible to prevent an arm short circuit due to a conduction failure of the IGBTs 18 and 19. Also, by superimposing the oscillation signal generated by the oscillation source 17 on the gate drive PMW signals SU11 and SD11 on the primary side of the isolation transformers TR11 and TR12, it is not necessary to increase the number of isolation transformers TR11 and TR12. An increase in the size of the apparatus can be suppressed.

具体的には、電界効果型トランジスタＦＵ１２、ＦＤ１２は、図２に示すように、ドレイン電流がゲート−ソース間の電圧に比例、すなわち、ソース−ドレイン間のオン抵抗Ｒｄｓ_ｏｎがゲート−ソース間の電圧に反比例する特性を持つように選定することができる。この場合、絶縁トランスＴＲ１１の２次側に接続される回路のインピーダンスは、抵抗Ｒ１３、Ｒ１４の抵抗値をＲ₁₃、Ｒ₁₄とすると、Ｒ₁₃、Ｒ₁₄＋Ｒｄｓ_ｏｎおよびＩＧＢＴドライバＩＣ１５の入力インピーダンスの並列となり、絶縁トランスＴＲ１２の２次側に接続される回路のインピーダンスは、抵抗Ｒ２３、Ｒ２４の抵抗値をＲ₂₃、Ｒ₂₄とすると、Ｒ₂₃、Ｒ₂₄＋Ｒｄｓ_ｏｎおよびＩＧＢＴドライバＩＣ１６の入力インピーダンスの並列となる。 Specifically, as shown in FIG. 2, in the field effect transistors FU12 and FD12, the drain current is proportional to the gate-source voltage, that is, the source-drain on-resistance Rds_on is the gate-source voltage. It can be selected to have a characteristic inversely proportional to. In this case, the impedance of the circuit connected to the secondary side of the isolation transformer TR11, when the resistance value of the resistor R13, R14 and R _13, R _14, parallel input impedance of R _13, R ₁₄ + Rds_on and IGBT driver IC15 next, the impedance of the circuit connected to the secondary side of the isolation transformer TR12, when the resistor R23, the resistance value of R24 and R _23, R _24, and parallel input impedance of R _23, R ₂₄ + rds_on and IGBT driver IC16 Become.

そして、抵抗Ｒ１３、Ｒ２３は開放防止用の抵抗、抵抗Ｒ１４、Ｒ２４は短絡防止用の抵抗として用いられることから、Ｒ₁₄≪Ｒｄｓ_ｏｎ、Ｒ₁₃≫Ｒ₁₄＋Ｒｄｓ_ｏｎ、Ｒ₂₄≪Ｒｄｓ_ｏｎ、Ｒ₂₃≫Ｒ₂₄＋Ｒｄｓ_ｏｎの関係が成り立ち、絶縁トランスＴＲ１１、ＴＲ１２の２次側に接続される回路のインピーダンスはＲｄｓ_ｏｎがほとんど主体的になる。 Since the resistors R13 and R23 are used as resistors for preventing opening and the resistors R14 and R24 are used as resistors for preventing short circuit, R ₁₄ << Rds_on, R ₁₃ >> R ₁₄ + Rds_on, R ₂₄ << Rds_on, R ₂₃ >> R ₂₄ + Rds_on is established, and the impedance of the circuit connected to the secondary side of the isolation transformers TR11 and TR12 is mainly Rds_on.

一方、絶縁トランスＴＲ１１、ＴＲ１２の２次側に接続される回路のインピーダンスが小さくなると、絶縁トランスＴＲ１１、ＴＲ１２の２次側に誘起される電圧が低くなるので、ＩＧＢＴドライバＩＣ１５、１６には、抵抗ＲＵ１１、ＲＵ１２および抵抗ＲＤ１１、ＲＤ１２にてそれぞれ検出された分圧値をそれぞれ入力し、絶縁トランスＴＲ１１、ＴＲ１２の２次側に誘起される電圧を信号パルスとして判断する閾値を変化させることができる。 On the other hand, when the impedance of the circuit connected to the secondary side of the insulating transformers TR11 and TR12 becomes small, the voltage induced on the secondary side of the insulating transformers TR11 and TR12 becomes low. The voltage values detected by the RU11 and RU12 and the resistors RD11 and RD12 are input, respectively, and the threshold value for determining the voltage induced on the secondary side of the insulating transformers TR11 and TR12 as a signal pulse can be changed.

図３は、理想トランスのインピーダンスの規定方法を示す回路図である。
図３において、理想トランスＴＲ１３には１次巻線Ｍ１１および２次巻線Ｍ１２が設けられている。そして、理想トランスＴＲ１３の１次側から見た入力インピーダンスＺ₁は、２次側に接続された回路のインピーダンスＺ₂に対して、以下の式で示すように、２次側に接続された回路のインピーダンスの巻き数比の２乗に比例する。 FIG. 3 is a circuit diagram showing a method for defining the impedance of the ideal transformer.
In FIG. 3, the ideal transformer TR13 is provided with a primary winding M11 and a secondary winding M12. The input impedance Z ₁ viewed from the primary side of the ideal transformer TR13 is a circuit connected to the secondary side as shown by the following expression with respect to the impedance Z ₂ of the circuit connected to the secondary side. Is proportional to the square of the turns ratio of the impedance.

すなわち、理想トランスＴＲ１３の１次側および２次側の電圧と電流の関係式は、以下の（１１）式および（１２）式で表される。
Ｖ₂＝ｎ₂／ｎ₁×Ｖ₁ ・・・（１１）
Ｉ₂＝ｎ₁／ｎ₂×Ｉ₁ ・・・（１２）
また、理想トランスＴＲ１３の２次側に接続された回路のインピーダンスＺ₂は、以下の（１３）式で表される。
Ｚ₂＝Ｖ₂／Ｉ₂ ・・・（１３）
従って、理想トランスＴＲ１３の１次側と２次側のインピーダンスの関係は、以下の（１４）式で表すことができる。
Ｚ₁＝ｎ₁ ²／ｎ₂ ²Ｚ₂ ・・・（１４） That is, the relational expression between the voltage and current on the primary and secondary sides of the ideal transformer TR13 is expressed by the following expressions (11) and (12).
V ₂ = n ₂ / n ₁ × V ₁ (11)
I ₂ = n ₁ / n ₂ × I ₁ (12)
The impedance Z _{2 of} the circuit connected to the secondary side of the ideal transformer TR13 is expressed by the following equation (13).
Z ₂ = V ₂ / I ₂ (13)
Therefore, the relationship between the primary side and secondary side impedances of the ideal transformer TR13 can be expressed by the following equation (14).
Z ₁ = n ₁ ² / n ₂ ² Z ₂ (14)

図４は、図１の昇降圧コンバータ用インテリジェントパワーモジュールに適用されるインピーダンス変化の検出回路の概略構成を示す回路図である。
図４において、図１のローパスフィルタ１３として、ダイオード２１、コンデンサ２２および抵抗２３が設けられ、ダイオード２１は、絶縁トランスＴＲ１１の１次巻線に直列接続されるとともに、コンデンサ２２および抵抗２３は、絶縁トランスＴＲ１１の１次巻線に並列接続されている。ここで、絶縁トランスＴＲ１１が図３の理想トランスＴＲ１３とみなせるものとする。そして、例えば、周波数が数１０ＭＨｚ、振幅がＶ₀の発振源１７からの信号が抵抗Ｒ１２を介して絶縁トランスＴＲ１１の１次側に入力されると、絶縁トランスＴＲ１１の１次側に発生する電圧Ｖ₁は、以下の（１５）式で表される。
Ｖ₁＝（Ｖ₀×Ｚ₁）／（Ｒ₁₂＋Ｚ₁）・・・（１５）
ただし、Ｒ₁₂は抵抗Ｒ１２の抵抗値である。
（１５）式において、Ｒ₁₂≫Ｚ₁とすれば、電圧Ｖ₁はインピーダンスＺ₂に比例し、Ｒ₁₄≪Ｒｄｓ_ｏｎ、Ｒ₁₃≫Ｒ₁₄＋Ｒｄｓ_ｏｎという関係を適用すれば、電圧Ｖ₁は主回路電流Ｉ_SWに反比例する。 FIG. 4 is a circuit diagram showing a schematic configuration of an impedance change detection circuit applied to the intelligent power module for the buck-boost converter of FIG.
4, a diode 21, a capacitor 22, and a resistor 23 are provided as the low-pass filter 13 in FIG. 1. The diode 21 is connected in series to the primary winding of the insulation transformer TR11, and the capacitor 22 and the resistor 23 are It is connected in parallel to the primary winding of the insulating transformer TR11. Here, it is assumed that the insulating transformer TR11 can be regarded as the ideal transformer TR13 of FIG. For example, when a signal from the oscillation source 17 having a frequency of several tens of MHz and an amplitude of V ₀ is input to the primary side of the insulation transformer TR11 via the resistor R12, a voltage generated on the primary side of the insulation transformer TR11. V ₁ is expressed by the following equation (15).
V ₁ = (V ₀ × Z ₁ ) / (R ₁₂ + Z ₁ ) (15)
However, R ₁₂ is the resistance of resistor R12.
In (15), if R ₁₂ >> Z _1, voltages V ₁ is proportional to the impedance Z _2, R ₁₄ «Rds_on, by applying the relationship that R ₁₃ »R ₁₄ + Rds_on, voltages V ₁ is a main circuit It is inversely proportional to the current I _SW .

そして、絶縁トランスＴＲ１１の１次側に発生する電圧Ｖ₁を観測するには、ダイオード２１およびコンデンサ２２による平滑回路で発振源１７のキャリア周波数成分を除去して包絡線検波を行うことで、インピーダンスＺ₂に比例した信号のみを抽出することができる。
なお、発振源１７からの信号によって絶縁トランスＴＲ１１の１次側を励磁する電流値を、ゲートドライブ用ＰＭＷ信号ＳＵ１１に起因して絶縁トランスＴＲ１１の１次側に励磁される電流値よりも十分小さくすることにより、昇降圧コンバータ用インテリジェントパワーモジュールの誤動作を防止しつつ、発振源１７からの信号を絶縁トランスＴＲ１１の１次側に重畳することができる。 In order to observe the voltage V ₁ generated on the primary side of the insulating transformer TR11, the carrier frequency component of the oscillation source 17 is removed by the smoothing circuit including the diode 21 and the capacitor 22, and envelope detection is performed. Only signals proportional to Z ₂ can be extracted.
Note that the current value for exciting the primary side of the isolation transformer TR11 by the signal from the oscillation source 17 is sufficiently smaller than the current value excited on the primary side of the isolation transformer TR11 due to the gate drive PMW signal SU11. By doing so, it is possible to superimpose the signal from the oscillation source 17 on the primary side of the isolation transformer TR11 while preventing malfunction of the intelligent power module for the buck-boost converter.

そして、コンパレータＰＵ１１にて主回路電流Ｉ_SWに反比例した信号を閾値と比較し、主回路電流Ｉ_SWに反比例した信号が閾値を下回った場合には、スイッチング素子ＳＷＵ２に主回路電流Ｉ_SWが流れていると判断し、コンパレータＰＵ１１の出力をロウレベルにする。そして、図１の否定論理積回路１２は、コンパレータＰＵ１１からの出力を受けて、主回路電流Ｉ_SWに反比例した信号が閾値を下回った場合には、ゲートドライブ用ＰＭＷ信号ＳＤ１１をディスイネーブルにしてスイッチング素子ＳＷＤ２のオンを許容しないようにするとともに、主回路電流Ｉ_SWに反比例した信号が閾値を上回った場合には、ゲートドライブ用ＰＭＷ信号ＳＤ１１をイネーブルにしてスイッチング素子ＳＷＤ２のオンを許容することができる。 Then, a signal that is inversely proportional to the main circuit current I _SW by the comparator PU11 is compared with a threshold, when a signal that is inversely proportional to the main circuit current I _SW is below the threshold value, the main circuit current I _SW to the switching element SWU2 flows The output of the comparator PU11 is set to the low level. The NAND circuit 12 of Figure 1 receives the output from the comparator PU11, when a signal that is inversely proportional to the main circuit current I _SW is below the threshold value, then the gate drive for PMW signal SD11 disenabled The switching element SWD2 is not allowed to be turned on, and if the signal inversely proportional to the main circuit current I _SW exceeds the threshold, the gate drive PMW signal SD11 is enabled to allow the switching element SWD2 to be turned on. Can do.

これにより、絶縁トランスＴＲ１１、ＴＲ１２の個数を増やすことなく、２次側に設けられたスイッチング素子ＳＷＵ２、ＳＷＤ２に流れる主回路電流を監視することが可能となり、高圧側と低圧側との電気的な分離を図りつつ、スイッチング素子ＳＷＵ２、ＳＷＤ２の導通故障に起因するアーム短絡を防止することができる。 This makes it possible to monitor the main circuit current flowing through the switching elements SWU2 and SWD2 provided on the secondary side without increasing the number of insulating transformers TR11 and TR12. While achieving separation, it is possible to prevent an arm short circuit due to a conduction failure of the switching elements SWU2 and SWD2.

なお、微細加工技術を適用して絶縁トランスＴＲ１１、ＴＲ１２を形成する場合、銅線を用いた巻線型トランスに比べて、巻線の導体断面積が小さく、許容直流電流は遥かに少ない。この許容直流電流は、電流が流れることによって巻線の導体抵抗により発生する消費電力に起因して発生するジュール熱に応じて規定されている。このため、微細加工技術を適用して形成された絶縁トランスＴＲ１１、ＴＲ１２を用いる場合、ゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１の立ち上りおよび立ち下がりにそれぞれ同期したエッジ信号ＳＵ１２、ＳＵ１２´およびエッジ信号ＳＤ１２、ＳＤ１２´を生成し、絶縁トランスＴＲ１１、ＴＲ１２に電流を流す期間を短くして大電流を流すことにより、平均電流を許容直流電流以下にすることができる。 Note that when the microfabrication technique is applied to form the insulating transformers TR11 and TR12, the conductor cross-sectional area of the winding is small and the allowable DC current is much smaller than that of the winding transformer using the copper wire. This allowable direct current is defined according to the Joule heat generated due to the power consumption generated by the conductor resistance of the winding when the current flows. For this reason, when using the insulating transformers TR11 and TR12 formed by applying the microfabrication technology, the edge signals SU12, SU12 ′ and the edge signal SD12 synchronized with the rising and falling edges of the gate drive PMW signals SU11 and SD11, By generating SD12 'and shortening the period in which the current is passed through the insulating transformers TR11 and TR12 to flow a large current, the average current can be made equal to or less than the allowable direct current.

ここで、発振源１７は、上アーム５２側、下アーム５３側にそれぞれ設けて、トランスＴＲ１１、ＴＲ１２へのゲートドライブ用信号に発振信号をそれぞれ重畳するように構成してもよいし、図１の如く、上下アーム共通に１つの発振源１７を用い、トランスＴＲ１１、ＴＲ１２へのゲートドライブ用信号に共通の発振信号を重畳するようにしてもよい。制御回路５１は、トランスＴＲ１１、ＴＲ１２によって上アーム５２、下アーム５３と絶縁されているため、上下アーム共通に１つの発振源１７を用いることができる。発振源１７を上下アームに共通に１つとすることで、回路構成を簡素化することができる。 Here, the oscillation source 17 may be provided on each of the upper arm 52 side and the lower arm 53 side so that the oscillation signal is superimposed on the gate drive signals to the transformers TR11 and TR12. As described above, a single oscillation source 17 may be used in common for the upper and lower arms, and a common oscillation signal may be superimposed on the gate drive signal to the transformers TR11 and TR12. Since the control circuit 51 is insulated from the upper arm 52 and the lower arm 53 by the transformers TR11 and TR12, one oscillation source 17 can be used in common for the upper and lower arms. By using a single oscillation source 17 for the upper and lower arms, the circuit configuration can be simplified.

図５は、本発明の一実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。
図５において、排他的論理和回路１０２の一方の入力端子には、図１のゲートドライブ用ＰＭＷ信号ＳＵ１１、ＳＤ１１として制御信号Ｓ１が遅延素子１０１を介して入力されるとともに、排他的論理和回路１０２の他方の入力端子には制御信号Ｓ１が直接入力される。また、否定論理積回路１０４の一方の入力端子には、排他的論理和回路１０２からの出力が入力されるとともに、否定論理積回路１０４の他方の入力端子には、制御信号Ｓ１が直接入力される。さらに、論理積回路１０５の一方の入力端子には、排他的論理和回路１０２からの出力が入力されるとともに、論理積回路１０５の他方の入力端子には、制御信号Ｓ１がインバータ１０３を介して入力される。 FIG. 5 is a block diagram showing a schematic configuration of a signal transmission circuit using a signal transmission insulating transformer according to an embodiment of the present invention.
In FIG. 5, a control signal S1 is input to one input terminal of the exclusive OR circuit 102 as the gate drive PMW signals SU11 and SD11 of FIG. The control signal S 1 is directly input to the other input terminal 102. The output from the exclusive OR circuit 102 is input to one input terminal of the negative logical product circuit 104, and the control signal S1 is directly input to the other input terminal of the negative logical product circuit 104. The Further, the output from the exclusive OR circuit 102 is input to one input terminal of the AND circuit 105, and the control signal S 1 is input to the other input terminal of the AND circuit 105 via the inverter 103. Entered.

また、Ｐチャンネル電界効果型トランジスタ１０８およびＮチャンネル電界効果型トランジスタ１０９は互いに直列接続され、Ｐチャンネル電界効果型トランジスタ１０８のソースは抵抗１０６を介して電源電圧Ｖｃｃ１に接続されるとともに、Ｎチャンネル電界効果型トランジスタ１０９のソースは接地されている。そして、否定論理積回路１０４の出力は、Ｐチャンネル電界効果型トランジスタ１０８のゲートに接続されるとともに、論理積回路１０５の出力はＮチャンネル電界効果型トランジスタ１０９のゲートに接続されている。絶縁トランス１１０の１次巻線の一端は電源電圧Ｖｃｃ１の１／２に固定されるとともに、絶縁トランス１１０の１次巻線の他端は、Ｐチャンネル電界効果型トランジスタ１０８とＮチャンネル電界効果型トランジスタ１０９との接続点に接続されている。また、絶縁トランス１１０の２次巻線の一端は電源電圧Ｖｃｃ２の１／２に固定されるとともに、絶縁トランス１１０の２次巻線の両端は抵抗１１１を介して互いに接続されている。また、抵抗１１２の一端は電源電圧Ｖｃｃ２に接続されるとともに、抵抗１１２、１１３の接続点の電位がＶｃｃ２／２＋α、抵抗１１３、１１４の接続点の電位がＶｃｃ２／２−αとなるように抵抗１１２〜１１４が直列接続されている。 The P-channel field effect transistor 108 and the N-channel field effect transistor 109 are connected in series, and the source of the P-channel field effect transistor 108 is connected to the power supply voltage Vcc1 through the resistor 106, and the N-channel field effect transistor The source of the effect transistor 109 is grounded. The output of the NAND circuit 104 is connected to the gate of the P-channel field effect transistor 108, and the output of the AND circuit 105 is connected to the gate of the N-channel field effect transistor 109. One end of the primary winding of the insulating transformer 110 is fixed to ½ of the power supply voltage Vcc1, and the other end of the primary winding of the insulating transformer 110 is connected to the P-channel field effect transistor 108 and the N-channel field effect type. A connection point with the transistor 109 is connected. One end of the secondary winding of the insulating transformer 110 is fixed to ½ of the power supply voltage Vcc2, and both ends of the secondary winding of the insulating transformer 110 are connected to each other via a resistor 111. One end of the resistor 112 is connected to the power supply voltage Vcc2, and the resistor is connected so that the potential at the connection point between the resistors 112 and 113 is Vcc2 / 2 + α, and the potential at the connection point between the resistors 113 and 114 is Vcc2 / 2−α. 112 to 114 are connected in series.

そして、コンパレータ１１５の正転入力端子はＶｃｃ２／２＋αの電位に固定されるとともに、コンパレータ１１５の反転入力端子は絶縁トランス１１０の２次巻線の他端に接続され、コンパレータ１１５の出力はフリップフロップ１１７のセット端子に接続されている。また、コンパレータ１１６の正転入力端子はＶｃｃ２／２−αの電位に固定されるとともに、コンパレータ１１６の反転入力端子は絶縁トランス１１０の２次巻線の他端に接続され、コンパレータ１１６の出力はフリップフロップ１１７のリセット端子に接続されている。 The normal input terminal of the comparator 115 is fixed to the potential of Vcc2 / 2 + α, the inverting input terminal of the comparator 115 is connected to the other end of the secondary winding of the isolation transformer 110, and the output of the comparator 115 is a flip-flop. 117 is connected to a set terminal. Further, the normal input terminal of the comparator 116 is fixed to the potential of Vcc 2 / 2-α, and the inverting input terminal of the comparator 116 is connected to the other end of the secondary winding of the isolation transformer 110, and the output of the comparator 116 is The flip-flop 117 is connected to the reset terminal.

そして、制御信号Ｓ１と、この制御信号Ｓ１を遅延素子１０１で遅らせた信号とが排他的論理和回路１０２に入力され、排他的論理和回路１０２にて排他論理和がとられることにより、制御信号Ｓ１の“０”から“１”へのエッジに同期したエッジ信号Ｓ２および“１”から“０”へのエッジに同期したエッジ信号Ｓ２´が、図１のエッジ信号ＳＵ１２、ＳＵ１２´およびエッジ信号ＳＤ１２、ＳＤ１２´として抽出される。そして、これらのエッジ信号Ｓ２、Ｓ２´は、否定論理積回路１０４、論理積回路１０５に入力され、否定論理積回路１０４にて制御信号Ｓ１との論理積がとられることにより、立上りエッジパルスＳ３が生成されるとともに、論理積回路１０５にて制御信号Ｓ１の反転信号との論理積がとられることにより、論理積回路１０５にて立下りエッジパルスＳ４が生成される。 Then, the control signal S1 and the signal obtained by delaying the control signal S1 by the delay element 101 are input to the exclusive OR circuit 102, and the exclusive OR circuit 102 takes the exclusive OR, whereby the control signal The edge signal S2 synchronized with the edge from “0” to “1” of S1 and the edge signal S2 ′ synchronized with the edge from “1” to “0” are the edge signals SU12, SU12 ′ and the edge signal in FIG. SD12 and SD12 ′ are extracted. These edge signals S2 and S2 ′ are input to the negative AND circuit 104 and the logical product circuit 105, and are logically ANDed with the control signal S1 by the negative logical product circuit 104, whereby a rising edge pulse S3 is obtained. Is generated, and the AND circuit 105 performs a logical product with the inverted signal of the control signal S1, whereby the AND circuit 105 generates the falling edge pulse S4.

そして、否定論理積回路１０４にて生成された立上りエッジパルスＳ３はＰチャンネル電界効果型トランジスタ１０８のゲートに入力され、制御信号Ｓ１の立上りでは、電源から絶縁トランス１１０の１次巻線にパルス電流が流れ込みむような動作を行う。一方、論理積回路１０５にて生成された立下りエッジパルスＳ４はＮチャンネル電界効果型トランジスタ１０９のゲートに入力され、制御信号Ｓ１の立下りでは絶縁トランス１１０の１次巻線からグランドに対してパルス電流が流れ出すような動作を行うことができる。 The rising edge pulse S3 generated by the NAND circuit 104 is input to the gate of the P-channel field effect transistor 108. At the rising edge of the control signal S1, a pulse current flows from the power source to the primary winding of the isolation transformer 110. The operation that flows in. On the other hand, the falling edge pulse S4 generated by the AND circuit 105 is input to the gate of the N-channel field effect transistor 109, and from the primary winding of the isolation transformer 110 to the ground at the falling edge of the control signal S1. An operation in which a pulse current flows out can be performed.

そして、制御信号Ｓ１の立上りおよび立下りに応じて絶縁トランス１１０の１次巻線側の流れる電流の向きが変わることにより、１次巻線側で発生する磁束の向きも変わるので、受信の役割を果たす２次巻線側に発生する起電力の向きも変わり、制御信号Ｓ１の立上りおよび立下りの識別を受信側で行うことができる。
具体的には、絶縁トランス１１０の２次側巻線の一方の端子は電源電圧Ｖｃｃ２の１／２に固定され、２次側巻線の他方の端子の電圧は、電源電圧Ｖｃｃ２の１／２の電圧を中心として、制御信号Ｓ１の立上りでは＋方向に変化するとともに、制御信号Ｓ１の立下りでは−方向に変化することができる。そして、この２次巻線側の出力は、Ｖｃｃ２／２＋αの閾値に設定されたコンパレータ１１５と、Ｖｃｃ２／２−αの閾値に設定されたコンパレータ１１６に導かれる。なお、αはノイズなどで誤動作しないような値に設定することが好ましい。 Since the direction of the current flowing on the primary winding side of the isolation transformer 110 changes according to the rise and fall of the control signal S1, the direction of the magnetic flux generated on the primary winding side also changes. The direction of the electromotive force generated on the secondary winding side that fulfills the above also changes, and the rising and falling of the control signal S1 can be identified on the receiving side.
Specifically, one terminal of the secondary winding of the isolation transformer 110 is fixed to 1/2 of the power supply voltage Vcc2, and the voltage of the other terminal of the secondary winding is 1/2 of the power supply voltage Vcc2. With the voltage at the center, the control signal S1 can change in the positive direction at the rising edge, and the control signal S1 can change in the negative direction at the falling edge. The output on the secondary winding side is led to the comparator 115 set to the threshold value of Vcc2 / 2 + α and the comparator 116 set to the threshold value of Vcc2 / 2−α. Note that α is preferably set to a value that does not malfunction due to noise or the like.

そして、制御信号Ｓ１の立上りエッジでは、２次側巻線の端子電圧の＋方向の変化に伴って、コンパレータ１１５からパルスＳ５が送出され、制御信号Ｓ１の立下りエッジでは、２次側巻線の端子電圧の−方向の変化に伴って、コンパレータ１１６からパルスＳ６が出力される。そして、これらのパルスＳ５、Ｓ６がＲＳフリップフロップ１１７に入力されると、コンパレータ１１５からのパルスＳ５にてＲＳフリップフロップ１１７がセットされるとともに、コンパレータ１１６からのパルスＳ６にてＲＳフリップフロップ１１７がリセットされ、送信側の制御信号Ｓ１が復元された制御信号Ｓ７を受信側で生成することができ、この制御信号Ｓ７を図１のＩＧＢＴドライバＩＣ１５、１６の入力として使用することができる。 Then, at the rising edge of the control signal S1, a pulse S5 is sent from the comparator 115 with a change in the positive direction of the terminal voltage of the secondary winding, and at the falling edge of the control signal S1, the secondary winding A pulse S6 is output from the comparator 116 in accordance with a change in the negative direction of the terminal voltage. When these pulses S5 and S6 are input to the RS flip-flop 117, the RS flip-flop 117 is set by the pulse S5 from the comparator 115, and the RS flip-flop 117 is set by the pulse S6 from the comparator 116. The control signal S7 that is reset and the transmission-side control signal S1 is restored can be generated on the reception side, and this control signal S7 can be used as an input to the IGBT driver ICs 15 and 16 in FIG.

これにより、図１の絶縁トランスＴＲ１１、ＴＲ１２の１次巻線および２次巻線に電流を流す期間を短くして大電流を流すことが可能となる。このため、絶縁トランスＴＲ１１、ＴＲ１２の１次巻線および２次巻線の導体断面積が小さくなった場合においても、１次巻線および２次巻線に流れる平均電流を許容直流電流以下にすることができ、ジュール熱に起因する１次巻線および２次巻線の溶断を防止しつつ、１次巻線と２次巻線の巻径を小さくすることが可能となる。 This makes it possible to flow a large current by shortening the period in which the current flows through the primary winding and the secondary winding of the isolation transformers TR11 and TR12 in FIG. For this reason, even when the conductor cross-sectional areas of the primary and secondary windings of the insulating transformers TR11 and TR12 are reduced, the average current flowing in the primary and secondary windings is set to be equal to or less than the allowable DC current. It is possible to reduce the diameters of the primary and secondary windings while preventing the primary winding and the secondary winding from fusing due to Joule heat.

本発明の一実施形態に係るパワーエレクトロニクス機器が適用される昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the intelligent power module for buck-boost converters to which the power electronics apparatus which concerns on one Embodiment of this invention is applied. 図１の昇降圧コンバータ用インテリジェントパワーモジュールに適用される電界効果型トランジスタの電気的特性を示す図である。It is a figure which shows the electrical property of the field effect transistor applied to the intelligent power module for buck-boost converters of FIG. 理想トランスのインピーダンスの規定方法を示す回路図である。It is a circuit diagram which shows the prescription | regulation method of the impedance of an ideal transformer. 図１の昇降圧コンバータ用インテリジェントパワーモジュールに適用されるインピーダンス変化の検出回路の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the detection circuit of the impedance change applied to the intelligent power module for buck-boost converters of FIG. 本発明の一実施形態に係る信号伝送用絶縁トランスを用いた信号伝送回路の概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the signal transmission circuit using the insulated transformer for signal transmission which concerns on one Embodiment of this invention. 従来の昇降圧コンバータを用いた車両駆動システムの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the vehicle drive system using the conventional buck-boost converter. 図６の昇降圧コンバータの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the buck-boost converter of FIG. 昇圧動作時に図１２のリアクトルに流れる電流の波形を示す図である。It is a figure which shows the waveform of the electric current which flows into the reactor of FIG. 12 at the time of pressure | voltage rise operation. 従来の昇降圧コンバータ用インテリジェントパワーモジュールの概略構成を示すブロック図である。It is a block diagram which shows schematic structure of the conventional intelligent power module for buck-boost converters. 従来の信号伝送用絶縁トランスの概略構成を示す平面図である。It is a top view which shows schematic structure of the conventional isolation transformer for signal transmission. 従来のアーム短絡防止回路の概略構成を示す回路図である。It is a circuit diagram which shows schematic structure of the conventional arm short circuit prevention circuit.

Explanation of symbols

５１制御回路
５２上アーム
５３下アーム
ＴＲ１１、ＴＲ１２絶縁トランス
ＤＵ１１、ＤＤ１１ダイオード
ＲＵ１１、ＲＵ１２、ＲＤ１１、ＲＤ１２、Ｒ１１〜Ｒ１４、Ｒ２１〜Ｒ２４抵抗
ＦＵ１１、ＦＵ１２、ＦＤ１１、ＦＤ１２電界効果型トランジスタ
ＰＤ１１、ＰＵ１１コンパレータ
１１、１２否定論理積回路
１３、１４ローパスフィルタ
１５、１６ＩＧＢＴドライバＩＣ
１７発振源
１８、１９ＩＧＢＴ
１０１遅延素子
１０２排他的論理和回路
１０３インバータ
１０４、１０５論理積回路
１０８Ｐチャンネル電界効果型トランジスタ
１０９Ｎチャンネル電界効果型トランジスタ
１１５、１１６コンパレータ
１１７フリップフロップ 51 Control Circuit 52 Upper Arm 53 Lower Arm TR11, TR12 Isolation Transformer DU11, DD11 Diode RU11, RU12, RD11, RD12, R11-R14, R21-R24 Resistors FU11, FU12, FD11, FD12 Field Effect Transistor PD11, PU11 Comparator 11 , 12 NAND circuit 13, 14 Low-pass filter 15, 16 IGBT driver IC
17 Oscillation source 18, 19 IGBT
DESCRIPTION OF SYMBOLS 101 Delay element 102 Exclusive OR circuit 103 Inverter 104,105 AND circuit 108 P channel field effect transistor 109 N channel field effect transistor 115,116 Comparator 117 Flip-flop

Claims

A switching element for energizing and interrupting the current flowing into the load;
A control circuit for generating a control signal instructing conduction and non-conduction of the switching element;
A drive circuit for driving a control terminal of the switching element based on the control signal;
An insulation transformer provided with a primary winding on the control side and a secondary winding on the drive side so that the control circuit and the drive circuit are insulated;
Impedance control means for controlling the impedance on the secondary side of the insulation transformer based on the value of the current flowing through the switching element;
Impedance detecting means for detecting an input impedance on the primary side that changes based on the impedance on the secondary side of the isolation transformer.

A pair of switching elements connected in series so as to operate for the upper arm and the lower arm, respectively, for energizing and interrupting the current flowing into the load;
A control circuit for generating a control signal instructing conduction and non-conduction of the switching element;
A drive circuit for driving a control terminal of the switching element based on the control signal;
An insulation transformer in which a primary winding on the control side and a secondary winding on the arm side are provided for each of the switching elements so that the control circuit and the drive circuit are insulated;
Impedance control means for controlling the impedance on the secondary side of the insulation transformer based on the value of the current flowing through the switching element;
Impedance detection means for detecting an input impedance on the primary side that changes based on the impedance on the secondary side of the isolation transformer;
And a control signal blocking means for blocking a control signal for instructing conduction of the other switching element based on a current value flowing through the one switching element detected by the impedance detection means. .

The power electronics device according to claim 1, further comprising a superimposing circuit that superimposes an impedance detection signal having a frequency higher than that of the control signal on a primary side of the insulating transformer.

A primary circuit that causes a pulse current corresponding to a rising edge and a falling edge of a transmission signal transmitted through the isolation transformer to flow through a primary winding of the isolation transformer;
4. The power electronics according to claim 1, further comprising: a secondary side circuit that restores the transmission signal based on a level of a voltage pulse generated in a secondary winding of the isolation transformer. 5. machine.