JP2008014968A - Electroluminescence display device, and driving method therefor - Google Patents
Electroluminescence display device, and driving method therefor Download PDFInfo
- Publication number
- JP2008014968A JP2008014968A JP2006182715A JP2006182715A JP2008014968A JP 2008014968 A JP2008014968 A JP 2008014968A JP 2006182715 A JP2006182715 A JP 2006182715A JP 2006182715 A JP2006182715 A JP 2006182715A JP 2008014968 A JP2008014968 A JP 2008014968A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- discharge
- potential
- display device
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005401 electroluminescence Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 title claims description 12
- 239000003990 capacitor Substances 0.000 claims abstract description 43
- 238000007599 discharging Methods 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 4
- 239000008186 active pharmaceutical agent Substances 0.000 abstract description 34
- 239000010410 layer Substances 0.000 description 15
- 239000011159 matrix material Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Abstract
Description
各画素に設けられたエレクトロルミネッセンス素子へ供給する駆動電流をデータ信号に応じて制御するエレクトロルミネッセンス表示装置の画素回路に関する。 The present invention relates to a pixel circuit of an electroluminescence display device that controls a drive current supplied to an electroluminescence element provided in each pixel according to a data signal.
各画素に表示素子として、自発光素子であるエレクトロルミネッセンス(Electroluminescence:以下EL)素子を用いたEL表示装置は、バックライト不要の自発光型表示装置を提供でき、装置の薄型化が可能で、低消費電力である等の有利な点があり、液晶表示装置(LCD)やCRTなどの表示装置に代わる表示装置として注目されている。とりわけ、発光材料として有機化合物を利用し、電流駆動型の有機EL素子は、材料の改良により高輝度が実現でき、かつ発光色の選択の自由度が非常に高く研究が盛んである。 An EL display device using an electroluminescence (hereinafter referred to as EL) element that is a self-luminous element as a display element for each pixel can provide a self-luminous display device that does not require a backlight, and the device can be thinned. It has advantages such as low power consumption, and has attracted attention as a display device that replaces a display device such as a liquid crystal display (LCD) or CRT. In particular, a current-driven organic EL element using an organic compound as a light-emitting material can achieve high luminance by improving the material, and has a very high degree of freedom in selecting a light-emitting color.
また、EL素子を画素毎に個別に制御するため、各画素に、薄膜トランジスタ(TFT)などのスイッチ素子を画素回路として用いたいわゆるアクティブマトリクス型EL表示装置では、高精細な表示が可能である。 In addition, since the EL elements are individually controlled for each pixel, a so-called active matrix EL display device in which a switch element such as a thin film transistor (TFT) is used for each pixel as a pixel circuit enables high-definition display.
アクティブマトリクス型EL表示装置では、基板上の行方向(水平走査方向)に複数本のゲートラインが延び、列方向(垂直走査方向)に複数本のデータライン及び電源ラインが延びており、マトリクス配置された画素のそれぞれはEL素子と、選択TFT、素子駆動TFT及び保持容量を備えている。ゲートラインを選択することで選択TFTをオンし、データライン上のデータ電圧(電圧ビデオ信号)を保持容量に充電し、この電圧で素子駆動TFTを動作させ、電源ラインからの電力をEL素子に供給する。 In an active matrix EL display device, a plurality of gate lines extend in the row direction (horizontal scanning direction) on the substrate, and a plurality of data lines and power supply lines extend in the column direction (vertical scanning direction). Each of the pixels is provided with an EL element, a selection TFT, an element driving TFT, and a storage capacitor. By selecting the gate line, the selection TFT is turned on, the data voltage (voltage video signal) on the data line is charged to the holding capacitor, the element driving TFT is operated with this voltage, and the power from the power supply line is supplied to the EL element. Supply.
しかし、このような画素回路において、マトリクス状に配置された画素回路の素子駆動TFTの閾値電圧がばらつくと、EL素子に供給される電流のばらつきを生じ、発光輝度がばらつき、表示品質が低下するという問題がある。ところが、表示パネル全体の画素回路を構成するTFTについて、その特性を同一にすることは難しく、そのオンオフの閾値のばらつきを防止することは難しい。 However, in such a pixel circuit, if the threshold voltage of the element driving TFTs of the pixel circuits arranged in a matrix varies, the current supplied to the EL element varies, the light emission luminance varies, and the display quality deteriorates. There is a problem. However, it is difficult to make the characteristics of the TFTs constituting the pixel circuit of the entire display panel the same, and it is difficult to prevent variations in the on / off threshold.
そこで、素子駆動TFTにおける閾値のバラツキの表示に対する影響を防止することが望まれる。 Therefore, it is desirable to prevent the influence on the display of the variation in the threshold value in the element driving TFT.
ここで、TFTの閾値の変動を補償するための回路については、下記特許文献1等に提案がある。 Here, a circuit for compensating for fluctuations in the threshold value of the TFT is proposed in the following Patent Document 1.
しかし、上記特許文献1では、データラインに電流信号であったり、予め基準信号を供給することで、EL素子に、電源からの電流を供給する素子駆動TFTの閾値を、データラインからの信号に応じて補償している。従来から広く用いられている例えばアクティブマトリクス型LCD等のようなアクティブマトリクス型平面表示装置では、各画素に対し、データラインからはデータ信号を供給することが通常であり、特許文献1のようにデータラインから特別な基準信号や電流信号を供給するには、このデータラインを駆動するための周辺駆動回路について大きな変更を必要とする。 However, in Patent Document 1, the threshold value of the element driving TFT that supplies the current from the power source to the EL element by supplying the current signal to the data line or the reference signal in advance is used as the signal from the data line. Compensates accordingly. In an active matrix type flat display device such as an active matrix type LCD that has been widely used conventionally, a data signal is usually supplied to each pixel from a data line. In order to supply a special reference signal or current signal from the data line, a large change is required in the peripheral drive circuit for driving the data line.
そこで、本出願人は特許文献2において、データラインを駆動するための周辺駆動回路に特別な信号を出力することなく、素子駆動TFTの閾値のばらつきを補償を提案している。 In view of this, the present applicant has proposed in Japanese Patent Application Laid-Open No. H11-228707 to compensate for variations in threshold values of element driving TFTs without outputting a special signal to the peripheral driving circuit for driving the data line.
上記特許文献2では、素子駆動トランジスタを所定タイミングでダイオード接続することで、予め素子駆動トランジスタのゲートに電源電圧に対してその素子駆動トランジスタの閾値電圧分低い電圧をセットしてからデータ信号を保持容量を介して素子駆動トランジスタのゲートに供給する。よって、素子駆動トランジスタのゲートに印加される電圧に応じて該トランジスタが流す電流(EL素子に供給される電流)から、素子駆動トランジスタの閾値電圧の影響を除去することができる。ここで、特許文献2では、閾値補償に先立って、素子駆動トランジスタのゲートに蓄積されている不要な電荷を一旦放電しており、そのために、素子駆動トランジスタをダイオード接続した状態で、この素子駆動トランジスタからEL素子を介してEL素子のカソード電源CVに不要な電荷を暗電流として排出している。 In Patent Document 2, the element drive transistor is diode-connected at a predetermined timing, so that the data signal is held after the gate voltage of the element drive transistor is set in advance to a voltage lower than the power supply voltage by the threshold voltage of the element drive transistor. The voltage is supplied to the gate of the element driving transistor through the capacitor. Therefore, the influence of the threshold voltage of the element driving transistor can be removed from the current (current supplied to the EL element) that flows through the transistor according to the voltage applied to the gate of the element driving transistor. Here, in Patent Document 2, unnecessary charges accumulated in the gates of the element driving transistors are once discharged prior to threshold compensation, and for this reason, the element driving transistors are connected in a diode-connected state. Unnecessary charges are discharged as dark current from the transistor to the cathode power source CV of the EL element through the EL element.
しかし、特許文献2の構成では、素子駆動トランジスタのゲート電荷を放電するためにはEL素子を介して電流を流す必要があり、この放電期間にEL素子が発光し、コントラストが低下する。一例として、特許文献2では、ダイオード接続された素子駆動トランジスタとEL素子とがディスチャージ期間(1μs程度)に動作し、8μA程度の貫通大電流が流れる。これは1垂直走査(V)期間でみると、1V期間中に1nA以下にはなるが、EL素子は発光するのであり、コントラストの低下につながる。また、EL素子の電流排出側電極の電位が、EL素子の発光状態によって変動するため、EL素子の動作状態によって放電が不十分となる可能性もある。駆動時間がEL素子の寿命に影響するため、できる限り寿命を延ばすには、本来の表示に寄与しない発光は省略したいとの要求がある。 However, in the configuration of Patent Document 2, it is necessary to pass a current through the EL element in order to discharge the gate charge of the element driving transistor, and the EL element emits light during this discharge period, and the contrast is lowered. As an example, in Patent Document 2, a diode-connected element driving transistor and an EL element operate during a discharge period (about 1 μs), and a large through current of about 8 μA flows. In one vertical scanning (V) period, this becomes 1 nA or less during the 1V period, but the EL element emits light, leading to a decrease in contrast. In addition, since the potential of the current discharge side electrode of the EL element varies depending on the light emitting state of the EL element, there is a possibility that the discharge becomes insufficient depending on the operating state of the EL element. Since the driving time affects the lifetime of the EL element, in order to extend the lifetime as much as possible, there is a demand to omit light emission that does not contribute to the original display.
本発明は、エレクトロルミネッセンス表示装置において、効果的に画素回路の素子駆動トランジスタの閾値電圧の変動を補償する。 The present invention effectively compensates for variations in the threshold voltage of an element driving transistor of a pixel circuit in an electroluminescence display device.
本発明は、エレクトロルミネッセンス表示装置であって、各画素の前記エレクトロルミネッセンス素子を制御するための画素回路が、制御端の電位に応じた駆動電流を駆動電源からエレクトロルミネッセンス素子に供給するための素子駆動トランジスタと、該素子駆動トランジスタと前記エレクトロルミネッセンス素子の間に設けられ、前記駆動電流をオンオフする電流スイッチトランジスタと、前記素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、データラインからのデータ信号を前記素子駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、該選択トランジスタと、前記素子駆動トランジスタの制御端との間に設けられた保持容量と、該保持容量の前記選択トランジスタ側電位を制御する容量電位制御トランジスタと、前記素子駆動トランジスタの前記電流スイッチトランジスタ側と、放電制御ラインとの間に接続され、該素子駆動トランジスタの前記制御端の電荷を前記放電制御ラインに放出する放電素子と、を有する。 The present invention relates to an electroluminescence display device, in which a pixel circuit for controlling the electroluminescence element of each pixel supplies a drive current corresponding to a potential of a control terminal from a drive power source to the electroluminescence element A drive transistor, a current switch transistor provided between the element drive transistor and the electroluminescence element, for turning on and off the drive current, a short-circuit transistor for controlling whether the element drive transistor is diode-connected, and a data line A selection transistor that controls whether or not to supply a data signal from the control terminal of the element driving transistor, a holding capacitor provided between the selection transistor and the control terminal of the element driving transistor, and the holding Capacitor side potential of the capacitor A discharge element connected between a capacitance potential control transistor to be controlled, the current switch transistor side of the element driving transistor, and a discharge control line, and discharging the charge at the control end of the element driving transistor to the discharge control line And having.
本発明の他の態様では、上記表示装置において、前記放電素子は、ダイオード接続された放電用トランジスタ、又はダイオード素子であり、該放電素子は、前記放電制御ラインの電位に応じて動作し、前記素子駆動トランジスタの前記電流スイッチトランジスタ側から前記放電制御ラインに向かって順方向電流を流す。 In another aspect of the present invention, in the display device, the discharge element is a diode-connected discharge transistor or a diode element, and the discharge element operates according to a potential of the discharge control line, and A forward current flows from the element driving transistor toward the discharge control line from the current switch transistor side.
本発明の他の態様では、上記表示装置において、前記容量電位制御トランジスタは、前記保持容量の前記選択トランジスタ側と、前記放電制御ラインとの間に設けられ、その制御端に供給される制御信号に応じてオンすることで、前記保持容量の前記選択トランジスタ側を前記放電制御ラインに電気的に接続する。 In another aspect of the present invention, in the display device, the capacitance potential control transistor is provided between the selection transistor side of the storage capacitor and the discharge control line, and is supplied to a control terminal thereof. By turning on in response to the above, the selection transistor side of the storage capacitor is electrically connected to the discharge control line.
本発明の他の態様では、上記表示装置において、前記電流スイッチトランジスタの制御端は前記容量電位制御トランジスタの制御端と同一の発光制御ラインに接続され、該発光制御ラインに供給される制御信号に応じてオンすると、該前記素子駆動トランジスタからの電流を前記エレクトロルミネッセンス素子に供給する。 In another aspect of the present invention, in the display device, the control terminal of the current switch transistor is connected to the same light emission control line as the control terminal of the capacitance potential control transistor, and the control signal supplied to the light emission control line When turned on in response, the current from the element driving transistor is supplied to the electroluminescence element.
本発明の他の態様では、上記表示装置の駆動方法であって、前記容量電位制御トランジスタをオフ制御し、前記選択トランジスタ及び前記短絡トランジスタをオン制御してから、前記放電素子をオン制御して前記素子駆動トランジスタの制御端に蓄積されている電荷を、前記放電素子を介して前記放電制御ラインに放出する。前記放電後、前記放電素子をオフ制御し、前記保持容量の該選択トランジスタ側の電位を前記データ信号の電位とした状態で、前記オン制御されている短絡トランジスタによって、前記素子駆動トランジスタの制御端電圧を前記駆動電源の電源電圧に対して該素子駆動トランジスタの閾値電圧分異なる電圧とする。次に、前記選択トランジスタ及び前記短絡トランジスタをオフ制御し、かつ前記電流スイッチトランジスタをオン制御し、該電流スイッチトランジスタを介して前記エレクトロルミネッセンス素子に前記素子駆動トランジスタが流す電流を供給し、前記エレクトロルミネッセンス素子を動作させる。 In another aspect of the present invention, there is provided a method for driving the display device, wherein the capacitance potential control transistor is turned off, the selection transistor and the short-circuit transistor are turned on, and then the discharge element is turned on. The charge accumulated at the control terminal of the element driving transistor is discharged to the discharge control line through the discharge element. After the discharge, the discharge element is controlled to be off, and the control terminal of the element driving transistor is controlled by the on-controlled short-circuit transistor in a state where the potential on the selection transistor side of the storage capacitor is the potential of the data signal. The voltage is different from the power supply voltage of the drive power supply by the threshold voltage of the element drive transistor. Next, the selection transistor and the short-circuit transistor are turned off, and the current switch transistor is turned on, and the current that the element driving transistor flows to the electroluminescence element is supplied via the current switch transistor, The luminescence element is operated.
本発明によれば、各画素の素子駆動トランジスタの電流スイッチトランジスタ側に放電素子を接続し、この放電素子を選択的に動作させることで、素子駆動トランジスタのゲートに蓄積された不要な電荷を、エレクトロルミネッセンス素子を介さずに、放電させることができる。EL素子の電流排出側の電極の電位は、表示内容によって変動するため、EL素子を介して放電を実行すると、放電量が電流排出側の電極電位に依存することとなる。例えば、直前のフレームにおいて、EL素子が高輝度発光している場合、又は他のEL素子が高輝度発光している場合、電流排出側の電極電位は高くなり、また放電すべき電荷量も多い。したがって、EL素子を介して放電させると、放電が充分でなかったり、画素毎に放電量がばらつく可能性がある。このような放電量のばらつきが発生すると、次のフレームの発光輝度に影響するため輝度ばらつきの原因となるが、本発明のようにEL素子とは別の放電制御ラインに接続された放電素子によって放電させることで、表示内容によらずに確実に放電させることができる。このため、放電のために、暗電流を流してエレクトロルミネッセンス素子を発光させる必要がなく、コントラストの低下を防ぎ、EL素子の寿命の向上にも寄与することができる。 According to the present invention, by connecting a discharge element to the current switch transistor side of the element drive transistor of each pixel and selectively operating the discharge element, unnecessary charges accumulated in the gate of the element drive transistor are It is possible to discharge without going through the electroluminescence element. Since the potential of the electrode on the current discharge side of the EL element varies depending on the display content, when discharging is performed via the EL element, the amount of discharge depends on the electrode potential on the current discharge side. For example, in the immediately preceding frame, when the EL element emits light with high brightness, or when another EL element emits light with high brightness, the electrode potential on the current discharge side becomes high and the amount of charge to be discharged is large. . Therefore, when discharging is performed through the EL element, there is a possibility that the discharge is not sufficient or the discharge amount varies from pixel to pixel. When such a variation in the discharge amount occurs, it affects the light emission luminance of the next frame and causes a variation in luminance. However, the discharge element connected to a discharge control line different from the EL element as in the present invention. By discharging, it is possible to reliably discharge regardless of display contents. For this reason, it is not necessary to cause a dark current to flow to cause the electroluminescence element to emit light for discharging, and it is possible to prevent a decrease in contrast and contribute to an improvement in the lifetime of the EL element.
本発明では、素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタを設け、選択トランジスタをオンした状態で、この短絡トランジスタをオンすることによって、駆動トランジスタの制御端電圧をデータ電圧および駆動トランジスタの閾値電圧に応じたものにセットすることができる。したがって、駆動トランジスタの閾値電圧によらず、データ信号の電圧に応じた駆動電流をEL素子に供給することができる。したがって画素毎の素子駆動トランジスタの閾値のばらつきに起因した輝度ばらつきを防止することができる。また、各画素にはデータラインから選択トランジスタを介して所望のタイミングでデータ信号を供給すればよく、データラインを駆動するための周辺駆動回路に特別な構成を設ける必要もない。 In the present invention, a short-circuit transistor for controlling whether or not the element drive transistor is diode-connected is provided, and the control terminal voltage of the drive transistor is set to the data voltage and the drive by turning on the short-circuit transistor with the selection transistor turned on. It can be set according to the threshold voltage of the transistor. Therefore, a drive current corresponding to the voltage of the data signal can be supplied to the EL element regardless of the threshold voltage of the drive transistor. Accordingly, it is possible to prevent luminance variation due to variation in threshold values of the element driving transistor for each pixel. Further, each pixel may be supplied with a data signal at a desired timing from the data line via the selection transistor, and it is not necessary to provide a special configuration in the peripheral drive circuit for driving the data line.
以下、本発明の実施形態について、図面に基づいて説明する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings.
図1は、実施形態に係るEL表示装置の1画素当たりの回路構成を示している。図2は、このような画素回路を備えるアクティブマトリクス型EL表示装置の概略回路構成を示す。なお、以下の説明では、EL素子として、特に電流駆動型の有機EL素子を用いた表示装置を例に説明する。他の素子でも、電流駆動型の素子であれば同様に適用することができる。 FIG. 1 shows a circuit configuration per pixel of the EL display device according to the embodiment. FIG. 2 shows a schematic circuit configuration of an active matrix EL display device having such a pixel circuit. In the following description, a display device using a current-driven organic EL element as an EL element will be described as an example. Other elements can be similarly applied as long as they are current-driven elements.
ガラスなどのパネル基板上の表示部には複数の画素がマトリクス配置されており、各画素には表示素子としてEL素子10が設けられ、このEL素子10を画素毎に制御するための画素回路が画素毎に設けられている。なお、各画素回路を制御するための駆動回路の一部を図2のように表示部の周辺に表示部と同一のパネル基板上に内蔵してもよい。後述する各画素回路の各トランジスタの能動層として多結晶シリコンなどの結晶性シリコンを採用する場合、同様の多結晶シリコンを能動層に用いたトランジスタを利用して周辺駆動回路(水平ドライバ、垂直ドライバ)を表示部と同一基板に内蔵形成することができる。
A plurality of pixels are arranged in a matrix on a display unit on a panel substrate such as glass, and each pixel is provided with an
パネルの垂直走査方向には、それぞれ、データラインDL、電源ラインVLが延び、データラインDLには、画素の表示輝度についてのデータ信号(データ電圧Vsig)が出力され、各画素の後述する選択トランジスタT1を介して各画素回路のこのデータ信号を供給する。電源ラインVLは、駆動電源PVddに接続されており、各回路の素子駆動トランジスタT4に駆動電源からの電流を供給する。 A data line DL and a power supply line VL extend in the vertical scanning direction of the panel, and a data signal (data voltage Vsig) about the display luminance of the pixel is output to the data line DL. This data signal of each pixel circuit is supplied via T1. The power supply line VL is connected to the drive power supply PVdd, and supplies a current from the drive power supply to the element drive transistor T4 of each circuit.
パネルの水平走査方向には、各画素を行毎に順に走査するゲートラインGLが行毎に形成されて、また、発光制御ライン(発光セットライン)ES、放電制御ラインDSも行毎に形成され各画素回路に接続されている。 In the horizontal scanning direction of the panel, a gate line GL for sequentially scanning each pixel for each row is formed for each row, and a light emission control line (light emission set line) ES and a discharge control line DS are also formed for each row. It is connected to each pixel circuit.
各画素回路は、EL素子10と、ゲート(制御端)の電位に応じた駆動電流を駆動電源PVddからEL素子10に供給する素子駆動トランジスタT4、データラインDLからのデータ信号が供給される選択トランジスタT1を備える。また、この選択トランジスタT1と、素子駆動トランジスタT4のゲートとの間には保持容量Csが設けられている。素子駆動トランジスタのゲート・ドレイン間には短絡トランジスタT3が接続され、素子駆動トランジスタT4をダイオード接続するか否かを制御する。素子駆動トランジスタT4とEL素子10の間には、電流スイッチトランジスタT5が設けられ、電源PVddからの駆動電流のEL素子10への供給をオンオフ制御する。また、保持容量Csの選択トランジスタ側と放電制御ラインDSとの間には、容量電位制御トランジスタT2が設けられ、さらに、素子駆動トランジスタT4の電流スイッチトランジスタT5側と、放電制御ラインDSとの間に放電素子としてダイオード接続された放電トランジスタT6が設けられている。なお、この容量電位制御トランジスタT2及び電流スイッチトランジスタT5のゲートは何れも発光制御ラインESに接続されている。
Each pixel circuit is supplied with a data signal from the
このように図1の例では、画素回路は、6つのトランジスタ(薄膜トランジスタ:TFT)と、EL素子10、保持容量Csを備え、6つのトランジスタの内、素子駆動トランジスタT4のみpチャネル型トランジスタで、残りの5つのトランジスタはnチャネル型トランジスタが用いられている。
As described above, in the example of FIG. 1, the pixel circuit includes six transistors (thin film transistors: TFT), the
EL素子10は、陽極と陰極の間に少なくとも有機発光材料を含む発光層を有する発光素子層を備え、発光素子層は、用いる材料に応じて、単層構造の他、正孔輸送層/発光層/電子輸送層の3層構造や、さらに正孔注入層/正孔輸送層/発光層/電子輸送層などの4層、又はそれ以上の多層構造を採用することができる。発光は、陽極から注入される正孔、陰極から注入される電子が発光素子層中で再結合し、励起された発光分子が基底状態に戻る際に得られる。本実施形態では、EL素子の陰極は、各画素共通の電極により構成され、共通の陰極は、低電位(−9.5V)のカソード電源CVに接続されている。一方の陽極は、各画素に個別形状に形成され、電流スイッチトランジスタT5を介して素子駆動トランジスタT4に接続された画素電極によって構成されている。したがって、各EL素子10の陽極には、素子駆動トランジスタT4のゲートに印加される電圧に応じた電流が、駆動電源PVddから供給され、EL素子10がこの供給電流に応じた輝度で発光する。
The
以下、各画素回路の接続構造についてより具体的に説明する。 Hereinafter, the connection structure of each pixel circuit will be described more specifically.
まず、データラインDLには、選択トランジスタT1のドレインが接続され、この選択トランジスタT1のソースは、保持容量Csの一方の電極に接続されている。 First, the drain of the selection transistor T1 is connected to the data line DL, and the source of the selection transistor T1 is connected to one electrode of the storage capacitor Cs.
選択トランジスタT1のゲートは、ゲートラインGLに接続されている。さらに、このゲートラインGLには、短絡トランジスタT3のゲートも接続されており、この短絡トランジスタT3のドレインは、素子駆動トランジスタT4のゲートに、短絡トランジスタT3のソースは素子駆動トランジスタT4のドレインに接続されている。また、素子駆動トランジスタT4は、電源ラインVLにソースが接続され、ドレインが電流スイッチトランジスタT5を介してEL素子10の陽極に接続されている。
The gate of the selection transistor T1 is connected to the gate line GL. The gate line GL is also connected to the gate of the short-circuit transistor T3. The drain of the short-circuit transistor T3 is connected to the gate of the element drive transistor T4, and the source of the short-circuit transistor T3 is connected to the drain of the element drive transistor T4. Has been. The element driving transistor T4 has a source connected to the power supply line VL and a drain connected to the anode of the
素子駆動トランジスタT4のドレイン(電流スイッチトランジスタT5側)と放電制御ラインDSとの間には、ダイオード接続された放電トランジスタT6が接続されている。具体的には、素子駆動トランジスタT4のドレインに、放電トランジスタT6のゲート及びドレインが接続され、放電制御ラインDSにこの放電トランジスタT6のソースが接続されている。また、容量電位制御トランジスタT2のソースドレインは、保持容量Csの選択トランジスタT1側と、放電制御ラインDSに接続され、そのゲートが電流制御ラインESに接続されている。このため、容量電位制御トランジスタT2は、発光制御ラインESに出力される発光制御信号(Hレベル)に応じてオン動作し、保持容量Csの選択トランジスタT1側の電位を放電制御ラインDSの電位(基準電圧)に固定する。なお、この発光制御信号がHレベルの際には、電流スイッチトランジスタT5も同時にオンし、素子駆動トランジスタT4からの電流がEL素子10に供給されるため、EL素子10は供給電流に応じた輝度で発光する。
A diode-connected discharge transistor T6 is connected between the drain of the element drive transistor T4 (current switch transistor T5 side) and the discharge control line DS. Specifically, the gate and drain of the discharge transistor T6 are connected to the drain of the element driving transistor T4, and the source of the discharge transistor T6 is connected to the discharge control line DS. The source / drain of the capacitance potential control transistor T2 is connected to the selection transistor T1 side of the storage capacitor Cs and the discharge control line DS, and its gate is connected to the current control line ES. For this reason, the capacitance potential control transistor T2 is turned on in response to the light emission control signal (H level) output to the light emission control line ES, and the potential on the selection transistor T1 side of the storage capacitor Cs is set to the potential of the discharge control line DS ( The reference voltage is fixed. When the light emission control signal is at the H level, the current switch transistor T5 is also turned on at the same time, and the current from the element driving transistor T4 is supplied to the
次にこの回路の動作について、さらに図3を参照して説明する。図3に示すように、画素回路は、(0)前フレーム発光期間、(i)プリセット期間、(ii)放電期間、(iii)素子駆動トランジスタT4のゲート電位リセット期間(データ書き込み期間)、(iv)次フレームの発光期間の状態を経る。 Next, the operation of this circuit will be further described with reference to FIG. As shown in FIG. 3, the pixel circuit includes (0) a previous frame light emission period, (i) a preset period, (ii) a discharge period, (iii) a gate potential reset period (data writing period) of the element driving transistor T4, ( iv) The state of the light emission period of the next frame is passed.
(0)前フレーム発光期間(GL=Lレベル、ES=Hレベル、DS=Hレベル)
発光制御ラインESにHレベル(例えば8V)の制御信号が出力されると、電流スイッチトランジスタT5がオンして、素子駆動トランジスタT4を介して電源ラインVLからの駆動電流がEL素子10に供給され、EL素子10は発光する。このとき、放電制御ラインDSは、駆動電源PVddと同電位のHレベルの基準電圧信号が出力されている(例えば2V)。このため、電流スイッチトランジスタT5と共にオンする容量電位制御トランジスタT2を介して、保持容量Csの選択トランジスタT1側の電位Vnは、基準電圧信号の電位(2V)に固定される(Vn=PVdd)。このため、発光期間中、オフ制御されている選択トランジスタT1にオフリーク電流が発生して保持容量Csの電位が変動することを防止している。なお、放電制御ラインDSに上記基準電圧信号が出力されている際、放電トランジスタT6のソースにも基準電圧信号が印加され、ダイオード接続されているこの放電トランジスタT6のゲートドレインの電位は、電源電圧PVddより、少なくとも素子駆動トランジスタT4の閾値電圧分低いため、放電トランジスタT6は、オフしている。
(0) Previous frame emission period (GL = L level, ES = H level, DS = H level)
When a control signal of H level (for example, 8V) is output to the light emission control line ES, the current switch transistor T5 is turned on, and the drive current from the power supply line VL is supplied to the
(i)プリセット期間(GL=Hレベル、ES=Lレベル、DS=Hレベル)
発光制御ラインESをLレベル(例えば−7V)とし、電流スイッチトランジスタT5と容量電位制御トランジスタT2をオフ制御した後、ゲートラインGLには、Hレベル(例えば8V)の選択信号が出力される。これにより選択トランジスタT1と短絡トランジスタT3がオンする。なお、発光制御ラインESをLレベルとした後に、タイミングをずらしてGLをHレベルにすることで、電流スイッチトランジスタT5が完全にオフしてから短絡トランジスタT3をオン制御することが可能となり、電源からカソード電源CVに貫通電流が流れることを防止している。
(I) Preset period (GL = H level, ES = L level, DS = H level)
After the light emission control line ES is set to L level (for example, -7V) and the current switch transistor T5 and the capacitance potential control transistor T2 are turned off, an H level (for example, 8V) selection signal is output to the gate line GL. As a result, the selection transistor T1 and the short-circuit transistor T3 are turned on. In addition, by setting the light emission control line ES to the L level and then shifting the timing to set the GL to the H level, it is possible to turn on the short-circuit transistor T3 after the current switch transistor T5 is completely turned off. Through current is prevented from flowing through the cathode power source CV.
短絡トランジスタT3がオンすると、素子駆動トランジスタT4のゲートドレインが短絡され、該トランジスタT4は駆動電源Pvddに対して順方向にダイオード接続されることとなる。このため、素子駆動トランジスタT4のゲート(保持容量Csの素子駆動トランジスタT4側)の電位Vgは、電源電圧PVddからこの素子駆動トランジスタT4の閾値電圧Vtpだけ低い電位(Vg=PVdd−|Vtp|)になるように変化する。 When the short-circuit transistor T3 is turned on, the gate and drain of the element drive transistor T4 are short-circuited, and the transistor T4 is diode-connected in the forward direction with respect to the drive power supply Pvdd. For this reason, the potential Vg of the gate of the element driving transistor T4 (on the element driving transistor T4 side of the storage capacitor Cs) is lower than the power supply voltage PVdd by the threshold voltage Vtp of the element driving transistor T4 (Vg = PVdd− | Vtp |). It changes to become.
同時に、選択トランジスタT1もオンするので、保持容量Csの選択トランジスタT1側にはデータラインDLに供給されるデータ信号(Vsig)が供給され、保持容量Csの選択トランジスタT1側電位Vnは、(0)期間のVn=PVddから、Vn=Vsigへと変化していく。よって、保持容量Csには、|Vsig−(PVdd−|Vtp|)|に応じた電圧が充電されていく。このプリセット期間は、データ信号Vsigを表示部の全データラインに書き込むために必要な期間に設定されており、終了後放電期間に移行する。 At the same time, since the selection transistor T1 is also turned on, the data signal (Vsig) supplied to the data line DL is supplied to the selection transistor T1 side of the storage capacitor Cs, and the selection transistor T1 side potential Vn of the storage capacitor Cs is (0 ) Vn = PVdd in the period changes to Vn = Vsig. Therefore, the storage capacitor Cs is charged with a voltage corresponding to | Vsig− (PVdd− | Vtp |) |. This preset period is set to a period necessary for writing the data signal Vsig to all the data lines of the display portion, and shifts to a discharge period after completion.
(ii)放電期間(GL=Hレベル、ES=Lレベル、DS=Lレベル)
保持容量Csに、上記閾値電圧Vtp及びデータ信号Vsigに応じた電荷がある程度書き込まれた任意のタイミングで、放電制御ラインDSにLレベル(例えば−7V)の放電制御信号を出力する。この際、ゲートラインGLはHレベル、発光制御ラインESはLレベルをそれぞれ維持し、選択トランジスタT1及び短絡トランジスタT3はオンし、電位制御トランジスタT2及び電流スイッチトランジスタT5がオフとなっている。なお、素子駆動トランジスタT4は、短絡トランジスタT3によってダイオード接続されているので動作している。この状態で、放電制御信号が出力されると、放電トランジスタT6がオンし、保持容量Csの選択トランジスタT1側の電圧Vn=Vsigという状態で、駆動電源PVddからの電流が駆動トランジスタT4及び放電トランジスタT6を介して放電制御ラインDSに流れる。このため、駆動トランジスタT4のゲート(及びドレイン:電流スイッチトランジスタT5との接続側)に保持されていた電荷が引き抜かれる。これによって、前フレームのデータ信号成分が完全に除去され、駆動トランジスタT4のゲート電圧Vgは、放電制御信号レベルに応じた所定の低電圧になる。
(Ii) Discharge period (GL = H level, ES = L level, DS = L level)
At an arbitrary timing when charges corresponding to the threshold voltage Vtp and the data signal Vsig are written to the storage capacitor Cs to some extent, an L level (for example, −7 V) discharge control signal is output to the discharge control line DS. At this time, the gate line GL is maintained at the H level and the light emission control line ES is maintained at the L level, the selection transistor T1 and the short-circuit transistor T3 are turned on, and the potential control transistor T2 and the current switch transistor T5 are turned off. Note that the element driving transistor T4 operates because it is diode-connected by the short-circuit transistor T3. In this state, when a discharge control signal is output, the discharge transistor T6 is turned on, and the current from the drive power source PVdd is changed to the drive transistor T4 and the discharge transistor in the state where the voltage Vn = Vsig on the selection transistor T1 side of the storage capacitor Cs. It flows to the discharge control line DS via T6. For this reason, the electric charge held at the gate (and drain: the connection side with the current switch transistor T5) of the drive transistor T4 is extracted. As a result, the data signal component of the previous frame is completely removed, and the gate voltage Vg of the drive transistor T4 becomes a predetermined low voltage corresponding to the discharge control signal level.
なお、この放電期間は、1H期間当たり(約60μs)、1μs程度の短期間で充分な放電処理を実行することができる。 In this discharge period, a sufficient discharge process can be performed in a short period of about 1 μs per 1 H period (about 60 μs).
(iii)リセット・データ書き込み期間(GL=Hレベル、ES=Lレベル、DS=Hレベル)
放電トランジスタT6をオン制御して放電を行った後、放電制御ラインDSの電位を電制御信号レベルからHレベル(例えば2V)の基準電圧信号レベルに変更する。これにより、放電トランジスタT6はオフする。選択トランジスタT1及び短絡トランジスタT3はオン制御されたままであり、また、データラインDLにはデータ信号Vsigが供給されている。よって、素子駆動トランジスタT4のゲート電位Vgは、電源電圧PVddからこの素子駆動トランジスタT4の閾値電圧Vtpだけ低い電位(Vg=PVdd−|Vtp|)にリセットされる。同時に、保持容量Csの選択トランジスタT1側は、データラインDLから供給されるデータ信号(Vsig)が供給され、保持容量Csには、|Vsig−(PVdd−|Vtp|)|が充電される。また、素子駆動トランジスタT4の電流スイッチトランジスタT5側の電位Vmは、短絡トランジスタT3がオンしていることから、Vgと等しいPVdd−|Vtp|にセットされる。
(Iii) Reset data writing period (GL = H level, ES = L level, DS = H level)
After discharging by controlling the discharge transistor T6 to be on, the potential of the discharge control line DS is changed from the electric control signal level to the reference voltage signal level of H level (for example, 2V). As a result, the discharge transistor T6 is turned off. The selection transistor T1 and the short-circuit transistor T3 remain on-controlled, and the data signal Vsig is supplied to the data line DL. Therefore, the gate potential Vg of the element driving transistor T4 is reset to a potential (Vg = PVdd− | Vtp |) lower than the power supply voltage PVdd by the threshold voltage Vtp of the element driving transistor T4. At the same time, the data signal (Vsig) supplied from the data line DL is supplied to the selection transistor T1 side of the storage capacitor Cs, and | Vsig− (PVdd− | Vtp |) | is charged in the storage capacitor Cs. Further, the potential Vm on the current switch transistor T5 side of the element driving transistor T4 is set to PVdd− | Vtp | equal to Vg because the short-circuit transistor T3 is on.
(iv)発光期間(GL=Lレベル,ES=Hレベル)
保持容量Csへのデータ信号の書き込みが終わると、ゲートラインGLはHレベルからLレベルに変化し、選択トランジスタT1及び短絡トランジスタT3がオフする。
(Iv) Light emission period (GL = L level, ES = H level)
When the writing of the data signal to the storage capacitor Cs is completed, the gate line GL changes from the H level to the L level, and the selection transistor T1 and the short-circuit transistor T3 are turned off.
ここで素子駆動トランジスタT4のゲート電位Vgは、保持容量Csが保持した電荷に応じた電位|Vsig−(PVdd−|Vtp|)|に等しく、一方素子駆動トランジスタT4のドレイン(電流スイッチトランジスタT5側)の電位Vmは、PVdd−|Vtp|にセットされている。上記のように、このとき短絡トランジスタT3はオフ制御されているので、素子駆動トランジスタT4のゲートとドレイン間の電位差は、PVdd−|Vtp|の影響がキャンセルされる。 Here, the gate potential Vg of the element driving transistor T4 is equal to the potential | Vsig− (PVdd− | Vtp |) | corresponding to the electric charge held by the storage capacitor Cs, while the drain (on the current switch transistor T5 side) of the element driving transistor T4. ) Is set to PVdd− | Vtp |. As described above, since the short-circuit transistor T3 is controlled to be off at this time, the influence of PVdd− | Vtp | is canceled in the potential difference between the gate and the drain of the element driving transistor T4.
ここで、発光制御ラインESがHレベルとなり、電流スイッチトランジスタT5がオンすると共に、容量電位制御トランジスタT2がオンし、保持容量Csの選択トランジスタT1側の電位Vnが駆動電源PVddに等しい基準電圧に固定される。このため、保持容量の選択トランジスタT1側の電位Vn及び素子駆動トランジスタT4のゲート電位VgがPVdd分シフトする。したがって、ゲート電圧によって決まる該トランジスタT4のドレイン電流は素子駆動トランジスタT4の閾値電圧Vtpの影響がキャンセルされ、データ信号Vsigに応じた電流となる。また、後述するように、各画素に電流を供給する電源ラインVLとは別に設けられた放電制御ラインDSによって駆動電源と同じ基準電位をVnにセットするので、画素の位置によるばらつきなく素子駆動トランジスタT4のゲート電圧Vgを制御できる。したがって、電流スイッチトランジスタT5がオンしてEL素子10に供給される駆動電流は、素子駆動トランジスタT4の閾値電圧Vtpのばらつきに影響を受けず、EL素子10の発光輝度がこの閾値電圧Vtpのばらつきに応じてばらつくことを防止でき、また発光輝度が電源ラインVLの電圧分布の影響を受けることを防止できる。
Here, the light emission control line ES becomes H level, the current switch transistor T5 is turned on, the capacitance potential control transistor T2 is turned on, and the potential Vn on the selection transistor T1 side of the storage capacitor Cs is set to a reference voltage equal to the drive power source PVdd. Fixed. For this reason, the potential Vn on the selection transistor T1 side of the storage capacitor and the gate potential Vg of the element driving transistor T4 are shifted by PVdd. Therefore, the drain current of the transistor T4 determined by the gate voltage cancels the influence of the threshold voltage Vtp of the element driving transistor T4, and becomes a current according to the data signal Vsig. Further, as will be described later, since the same reference potential as that of the drive power supply is set to Vn by the discharge control line DS provided separately from the power supply line VL for supplying current to each pixel, the element drive transistor does not vary depending on the position of the pixel. The gate voltage Vg of T4 can be controlled. Therefore, the drive current supplied to the
なお、この発光期間への切り替わりに際しても、ゲートラインGLをLレベルとしてから、発光制御ラインESをHレベルへと変更し、タイミングをずらすことにより、EL素子に駆動電源PVddから貫通電流が流れることを防止している。 Even when switching to the light emission period, a through current flows from the drive power supply PVdd to the EL element by changing the light emission control line ES to the H level after shifting the gate line GL to the L level and shifting the timing. Is preventing.
以上のような駆動を、1水平走査(1H)期間毎、行毎に順次繰り返していくことで、各画素に対し、該画素の選択される1H期間に放電・データ書き込みが実行され、次の水平走査期間から、次のフレームで再度同じ行が選択されるまで、ゲートラインGL、発光制御ラインES、放電制御ラインDSの電位を維持し、EL素子10での発光を維持する。
By sequentially repeating the above driving for each horizontal scanning (1H) period and for each row, discharge and data writing are executed for each pixel during the 1H period selected by the pixel. From the horizontal scanning period, until the same row is selected again in the next frame, the potentials of the gate line GL, the light emission control line ES, and the discharge control line DS are maintained, and light emission at the
ここで、本実施形態では、上記のように、各画素回路は線順次で駆動している。つまり、同一行上の画素に対し、データラインDLからのデータ信号の書き込みタイミングを同時に実行する。この線順次駆動は図2に示すHドライバ内に、対応するデータラインDLに出力すべきデータ信号をそれぞれ保持する回路を設け、この保持回路から例えば水平スタート信号に基づいて作成したタイミング信号などによって、各データラインDLへ一斉にデータ信号Vsigを出力することで達成できる。 Here, in this embodiment, as described above, each pixel circuit is driven line-sequentially. That is, the write timing of the data signal from the data line DL is simultaneously executed for the pixels on the same row. In this line sequential drive, a circuit for holding each data signal to be output to the corresponding data line DL is provided in the H driver shown in FIG. 2, and a timing signal or the like generated from this holding circuit based on a horizontal start signal is used. This can be achieved by outputting the data signal Vsig simultaneously to each data line DL.
このように線順次駆動を採用することで、1H期間中に実行される放電処理に続いて実行されるデータ書き込み期間を、各画素について充分な期間、確保することが可能となっている。なお、放電期間については、上述の通り、例えば1μs程度の短時間で充分であり、この放電期間に続くデータ書き込み期間は、線順次駆動の採用により、1H期間当たり、10μs程度は確保することができ、充分な書き込みを実行することが可能となっている。 By adopting line sequential driving in this way, it is possible to secure a sufficient data writing period for each pixel following the discharge process executed during the 1H period. As described above, a short period of about 1 μs is sufficient for the discharge period, for example, and a data write period following this discharge period can be secured about 10 μs per 1H period by adopting line sequential driving. It is possible to execute sufficient writing.
また、上記例では、放電素子として、ダイオード接続された放電トランジスタT6を採用しているが、図4に示すように放電トランジスタに代え、素子駆動トランジスタT4の電流スイッチトランジスタT5側と放電制御ラインDSとの間にダイオードD1を設けても良い。ダイオードD1を採用する場合、素子駆動トランジスタT4の電流スイッチトランジスタT5側にダイオードD1の陽極、放電制御ラインDSに陰極を接続する。なお、図4の画素回路は、図1の構成の場合と同一の方法で駆動して、同一の効果を得ることができる。 In the above example, the diode-connected discharge transistor T6 is used as the discharge element, but instead of the discharge transistor as shown in FIG. 4, the current switch transistor T5 side of the element drive transistor T4 and the discharge control line DS are used. A diode D1 may be provided between the two. When the diode D1 is employed, the anode of the diode D1 is connected to the current switch transistor T5 side of the element driving transistor T4, and the cathode is connected to the discharge control line DS. The pixel circuit of FIG. 4 can be driven by the same method as in the configuration of FIG. 1 to obtain the same effect.
次に、図5を参照して、本実施形態の放電素子の作用を説明する。図5(a)は、特許文献2において採用した構成、つまり、次のフレームのデータ信号を書き込む前に、EL素子(EL)を介して素子駆動トランジスタT4のゲート電荷を放電させる構成を示し、図5(b)は、本実施形態のように、EL素子10とは別に放電素子(T6)を設けた場合の構成である。
Next, the operation of the discharge element of the present embodiment will be described with reference to FIG. FIG. 5A shows a configuration adopted in Patent Document 2, that is, a configuration in which the gate charge of the element driving transistor T4 is discharged through the EL element (EL) before writing the data signal of the next frame. FIG. 5B shows a configuration in which a discharge element (T6) is provided separately from the
EL素子の電流排出側となる陰極電位は、表示内容によって変動する。したがって、図5(a)に示すように、EL素子を介して放電を実行すると、放電量が陰極電位CVに依存することとなる。陰極電圧CVは、接続されている電源電圧が例えば−9.5V等と充分低い電位であっても、例えば、直前のフレームにおいて、EL素子が高輝度発光している場合や、他のEL素子が高輝度発光している場合、陰極電位CVは、パネル内において局部的に本来の電源電圧(例えば−9.5V)よりも高くなる。したがって、EL素子を介して放電させると、放電が充分でなかったり、画素毎に放電量がばらつく可能性がある。また、素子駆動トランジスタT4のゲート・ドレイン電圧Vgが陰極電位CVの影響を受けてばらつく可能性がある。 The cathode potential on the current discharge side of the EL element varies depending on the display content. Therefore, as shown in FIG. 5A, when discharging is performed via the EL element, the amount of discharge depends on the cathode potential CV. Even if the connected power supply voltage is a sufficiently low potential, such as −9.5 V, for example, the cathode voltage CV is, for example, when the EL element emits light with high brightness in the immediately preceding frame, or other EL elements. Is emitting high brightness, the cathode potential CV is locally higher than the original power supply voltage (for example, −9.5 V) in the panel. Therefore, when discharging is performed through the EL element, there is a possibility that the discharge is not sufficient or the discharge amount varies from pixel to pixel. Further, the gate / drain voltage Vg of the element driving transistor T4 may vary due to the influence of the cathode potential CV.
これに対し、図5(b)に示す本実施形態のように、放電素子T6を介して放電制御ラインDSに素子駆動トランジスタT4のゲート電荷を放電させれば、EL素子10の陰極電圧CVの影響を受けない。この放電制御ラインDSは、EL素子の陰極配線とは独立した配線とすることで、EL素子の発光状態によらず、一定の電位に制御することができる。また、画素回路内の不要な電荷を放電させるだけであるためEL素子の陰極配線などと比較して、流れる電流量は非常に少ない。したがって、放電制御ラインDSを、ダイオード接続された放電トランジスタ(又はダイオードD1)T6をオンさせるに充分な低い電圧(例えばゲートラインや発光制御ラインのLレベルと等しい−7V)とすることで、放電素子を確実に動作させて放電を実行させることができる。
On the other hand, if the gate charge of the element driving transistor T4 is discharged to the discharge control line DS via the discharge element T6 as in the present embodiment shown in FIG. 5B, the cathode voltage CV of the
また、放電素子をオフさせ、EL素子の発光期間において、この放電制御ラインDSを上述のように例えば駆動電源PVddと同電位の基準電圧(例えば2V)とすることで、素子駆動トランジスタT4の電流スイッチトランジスタT5側の電位Vmが、電源ラインVLの電圧降下などによって変動することを防止することも可能となる。即ち、電源ラインVLは、図2に示すように列方向に画素毎に配置されており、対応する列のEL素子に流れる電流が多いと、その列の電源ラインVLの電位は、局部的に低下する可能性がある。また画素がPVdd端子から離れた位置の場合、電圧降下により近い位置の画素よりも実際の電源ラインVLの電圧が低くなる。よって、対応する画素のEL素子10に供給される駆動電流にばらつきを生ずる可能性がある。しかし、放電制御ラインDSには、少なくと放電素子がオフ期間中には電流が流れず、画素のパネル上での位置によらずに安定した電位を維持することが容易である。したがって、放電制御ラインDSに電源電圧PVddと同電位程度の高い基準電圧を印加しておけば、素子駆動トランジスタT4の電流スイッチトランジスタT5側の電位Vmを各画素で等しい高電位に維持させることが可能となる。
Further, by turning off the discharge element and setting the discharge control line DS to the reference voltage (for example, 2 V) having the same potential as that of the drive power supply PVdd as described above during the light emission period of the EL element, the current of the element drive transistor T4 is set. It is also possible to prevent the potential Vm on the switch transistor T5 side from fluctuating due to a voltage drop in the power supply line VL or the like. That is, the power supply line VL is arranged for each pixel in the column direction as shown in FIG. 2. If a large amount of current flows through the EL elements in the corresponding column, the potential of the power supply line VL in that column is locally May be reduced. When the pixel is located away from the PVdd terminal, the actual voltage of the power supply line VL is lower than that of the pixel located closer to the voltage drop. Therefore, there is a possibility that the drive current supplied to the
また、放電素子のオフ期間に、この放電制御ラインDSを駆動電源PVddと同一の電圧とし、容量電位制御トランジスタT2をオンさせることで、保持容量Csの選択トランジスタT1側の電位VnをPVddに固定することができる。このため、容量電位制御と放電とを同一の放電制御ラインDSによって制御することができ、開口率の減少を最小限にすることができる。さらに放電制御ラインDSのHレベルの基準電圧信号を駆動電源PVddと等しくすることで、この信号レベル同一のPVdd端子から供給を受けて作成することができ、また、Lレベルについては、上記例では例えば−7としており、これは、ゲートラインGL、発光制御ラインESのLレベルと等しい。よって、これらGL、ESのLレベルを決める電源を利用して作成することができる。したがって、各画素に放電制御ラインDSに出力する放電制御信号、基準電圧信号を作成するための別電源を利用する必要がない。 Further, during the OFF period of the discharge element, the discharge control line DS is set to the same voltage as the drive power supply PVdd, and the capacitor potential control transistor T2 is turned on, so that the potential Vn on the selection transistor T1 side of the storage capacitor Cs is fixed to PVdd. can do. For this reason, the capacitance potential control and the discharge can be controlled by the same discharge control line DS, and the decrease in the aperture ratio can be minimized. Further, by making the H level reference voltage signal of the discharge control line DS equal to the drive power supply PVdd, it can be generated by being supplied from the PVdd terminal having the same signal level, and the L level in the above example. For example, -7 is set, which is equal to the L level of the gate line GL and the light emission control line ES. Therefore, it can be created using a power source that determines the L level of these GL and ES. Therefore, it is not necessary to use a separate power source for generating a discharge control signal and a reference voltage signal output to the discharge control line DS for each pixel.
10 EL素子(有機EL素子)、Cs 保持容量、CV カソード電源、DL データライン、DS 放電制御ライン、D1 放電ダイオード、ES 発光セットライン、GL ゲートライン、PVdd 駆動電源、T1 選択トランジスタ、T2 容量電位制御トランジスタ、T3 短絡トランジスタ、T4 素子駆動トランジスタ、T5 電流スイッチトランジスタ、T6 放電トランジスタ、Vg 素子駆動トランジスタのゲート電圧、Vsig データ電圧。 10 EL element (organic EL element), Cs retention capacity, CV cathode power supply, DL data line, DS discharge control line, D1 discharge diode, ES light emission set line, GL gate line, PVdd drive power supply, T1 selection transistor, T2 capacitance potential Control transistor, T3 short-circuit transistor, T4 element drive transistor, T5 current switch transistor, T6 discharge transistor, Vg Gate voltage of element drive transistor, Vsig data voltage.
Claims (7)
各画素の前記エレクトロルミネッセンス素子を制御するための画素回路が、
制御端の電位に応じた駆動電流を駆動電源からエレクトロルミネッセンス素子に供給するための素子駆動トランジスタと、
該素子駆動トランジスタと前記エレクトロルミネッセンス素子の間に設けられ、前記駆動電流をオンオフする電流スイッチトランジスタと、
前記素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、
データラインからのデータ信号を前記素子駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、
該選択トランジスタと、前記素子駆動トランジスタの制御端との間に設けられた保持容量と、
該保持容量の前記選択トランジスタ側電位を制御する容量電位制御トランジスタと、
前記素子駆動トランジスタの前記電流スイッチトランジスタ側と、放電制御ラインとの間に接続され、該素子駆動トランジスタの前記制御端の電荷を前記放電制御ラインに放出する放電素子と、
を有することを特徴とするエレクトロルミネッセンス表示装置。 An electroluminescence display device,
A pixel circuit for controlling the electroluminescence element of each pixel,
An element drive transistor for supplying a drive current corresponding to the potential of the control terminal from the drive power supply to the electroluminescence element;
A current switch transistor provided between the element driving transistor and the electroluminescent element, for turning on and off the driving current;
A short-circuit transistor for controlling whether the element driving transistor is diode-connected, or
A selection transistor for controlling whether to supply a data signal from a data line to the control terminal of the element driving transistor;
A storage capacitor provided between the selection transistor and a control terminal of the element driving transistor;
A capacitor potential control transistor for controlling the selection transistor side potential of the storage capacitor;
A discharge element connected between the current switch transistor side of the element driving transistor and a discharge control line, and discharging the charge at the control end of the element driving transistor to the discharge control line;
An electroluminescence display device comprising:
前記放電素子は、ダイオード接続された放電用トランジスタ、又はダイオード素子であり、
該放電素子は、前記放電制御ラインの電位に応じて動作し、前記素子駆動トランジスタの前記電流スイッチトランジスタ側から前記放電制御ラインに向かって順方向電流を流すことを特徴とするエレクトロルミネッセンス表示装置。 The display device according to claim 1,
The discharge element is a diode-connected discharge transistor or a diode element,
The electroluminescent display device, wherein the discharge element operates in accordance with a potential of the discharge control line and allows a forward current to flow from the current switch transistor side of the element driving transistor toward the discharge control line.
前記容量電位制御トランジスタは、前記保持容量の前記選択トランジスタ側と、前記放電制御ラインとの間に設けられ、その制御端に供給される制御信号に応じてオンすることで、前記保持容量の前記選択トランジスタ側を前記放電制御ラインに電気的に接続することを特徴とするエレクトロルミネッセンス表示装置。 The electroluminescence display device according to claim 1 or 2,
The capacitance potential control transistor is provided between the selection transistor side of the storage capacitor and the discharge control line, and is turned on in response to a control signal supplied to a control terminal thereof, whereby the storage capacitor An electroluminescence display device, wherein a selection transistor side is electrically connected to the discharge control line.
前記電流スイッチトランジスタの制御端は前記容量電位制御トランジスタの制御端と同一の発光制御ラインに接続され、該発光制御ラインに供給される制御信号に応じてオンすると、該前記素子駆動トランジスタからの電流を前記エレクトロルミネッセンス素子に供給することを特徴とするエレクトロルミネッセンス表示装置。 The electroluminescent display device according to claim 3.
The control terminal of the current switch transistor is connected to the same light emission control line as the control terminal of the capacitance potential control transistor, and when turned on according to a control signal supplied to the light emission control line, the current from the element driving transistor Is supplied to the electroluminescence element.
制御端の電位に応じた駆動電流を駆動電源からエレクトロルミネッセンス素子に供給するための素子駆動トランジスタと、
該素子駆動トランジスタと前記エレクトロルミネッセンス素子の間に設けられ、前記駆動電流をオンオフする電流スイッチトランジスタと、
前記素子駆動トランジスタをダイオード接続するか否かを制御する短絡トランジスタと、
データラインからのデータ信号を前記素子駆動トランジスタの制御端へ供給するか否かを制御する選択トランジスタと、
該選択トランジスタと、前記素子駆動トランジスタの制御端との間に設けられた保持容量と、
該保持容量の前記選択トランジスタ側電位を制御する容量電位制御トランジスタと、
前記素子駆動トランジスタの前記電流スイッチトランジスタ側と、放電制御ラインとの間に接続された放電素子と、
を有するエレクトロルミネッセンス表示装置の駆動方法であって、
前記容量電位制御トランジスタをオフ制御し、前記選択トランジスタ及び前記短絡トランジスタをオン制御してから、前記放電素子をオン制御して前記素子駆動トランジスタの制御端に蓄積されている電荷を、前記放電素子を介して前記放電制御ラインに放出し、
前記放電後、前記放電素子をオフ制御し、前記保持容量の該選択トランジスタ側の電位を前記データ信号の電位とした状態で、前記オン制御されている短絡トランジスタによって、前記素子駆動トランジスタの制御端電圧を前記駆動電源の電源電圧に対して該素子駆動トランジスタの閾値電圧分異なる電圧とし、
前記選択トランジスタ及び前記短絡トランジスタをオフ制御し、かつ前記電流スイッチトランジスタをオン制御し、該電流スイッチトランジスタを介して前記エレクトロルミネッセンス素子に前記素子駆動トランジスタが流す電流を供給し、前記エレクトロルミネッセンス素子を動作させることを特徴とするエレクトロルミネッセンス表示装置の駆動方法。 A pixel circuit for controlling the electroluminescent element of each pixel,
An element drive transistor for supplying a drive current corresponding to the potential of the control terminal from the drive power supply to the electroluminescence element;
A current switch transistor provided between the element driving transistor and the electroluminescent element, for turning on and off the driving current;
A short-circuit transistor for controlling whether the element driving transistor is diode-connected, or
A selection transistor for controlling whether to supply a data signal from a data line to the control terminal of the element driving transistor;
A storage capacitor provided between the selection transistor and a control terminal of the element driving transistor;
A capacitor potential control transistor for controlling the selection transistor side potential of the storage capacitor;
A discharge element connected between the current switch transistor side of the element drive transistor and a discharge control line;
A driving method of an electroluminescence display device having
The capacitance potential control transistor is turned off, the selection transistor and the short-circuit transistor are turned on, and then the discharge element is turned on to store the charge accumulated in the control terminal of the element driving transistor. Through the discharge control line,
After the discharge, the discharge element is controlled to be off, and the control terminal of the element driving transistor is controlled by the on-controlled short-circuit transistor in a state where the potential on the selection transistor side of the storage capacitor is the potential of the data signal. The voltage is different from the power supply voltage of the drive power supply by a threshold voltage of the element drive transistor,
The selection transistor and the short-circuit transistor are turned off, and the current switch transistor is turned on, and the current that the element driving transistor supplies to the electroluminescence element is supplied through the current switch transistor, and the electroluminescence element is A driving method of an electroluminescence display device, characterized by being operated.
前記放電制御ラインには、前記電流スイッチトランジスタのオン期間中、前記駆動電源と同電位の基準電圧信号を出力することを特徴とするエレクトロルミネッセンス表示装置の駆動方法。 In the driving method of the electroluminescence display device according to claim 5,
A driving method of an electroluminescence display device, wherein a reference voltage signal having the same potential as that of the driving power source is output to the discharge control line during an ON period of the current switch transistor.
前記容量電位制御トランジスタは、前記保持容量の前記選択トランジスタ側と前記放電制御ラインとの間に設けられ、その制御端に印加される制御信号に応じてオン動作する際、前記放電制御ラインに前記基準電圧信号を出力し、前記保持容量の前記選択トランジスタ側の電位を、前記基準電圧信号に応じた電位に固定することを特徴とするエレクトロルミネッセンス表示装置の駆動方法。 In the driving method of the electroluminescence display device according to claim 6,
The capacitance potential control transistor is provided between the selection transistor side of the storage capacitor and the discharge control line, and when the ON operation is performed according to a control signal applied to a control terminal thereof, the capacitance potential control transistor is connected to the discharge control line. A driving method of an electroluminescence display device, comprising: outputting a reference voltage signal, and fixing a potential on the selection transistor side of the storage capacitor to a potential corresponding to the reference voltage signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182715A JP2008014968A (en) | 2006-06-30 | 2006-06-30 | Electroluminescence display device, and driving method therefor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006182715A JP2008014968A (en) | 2006-06-30 | 2006-06-30 | Electroluminescence display device, and driving method therefor |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008014968A true JP2008014968A (en) | 2008-01-24 |
Family
ID=39072085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006182715A Pending JP2008014968A (en) | 2006-06-30 | 2006-06-30 | Electroluminescence display device, and driving method therefor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008014968A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009300753A (en) * | 2008-06-13 | 2009-12-24 | Fujifilm Corp | Display device and driving method |
-
2006
- 2006-06-30 JP JP2006182715A patent/JP2008014968A/en active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009300753A (en) * | 2008-06-13 | 2009-12-24 | Fujifilm Corp | Display device and driving method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5207581B2 (en) | Driving method of semiconductor device or display device | |
KR100688798B1 (en) | Light Emitting Display and Driving Method Thereof | |
KR100911982B1 (en) | Emission driver and light emitting display device using the same | |
TWI409757B (en) | Self-luminous display device and driving method of the same | |
KR101064381B1 (en) | Organic Light Emitting Display Device | |
US8836620B2 (en) | Self-luminous display device and driving method of the same | |
US8054259B2 (en) | Pixel and organic light emitting display device using the same | |
KR100824852B1 (en) | Organic light emitting display | |
US8138997B2 (en) | Pixel, organic light emitting display using the same, and associated methods | |
JP4974471B2 (en) | Organic EL pixel circuit and driving method thereof | |
JP2010008521A (en) | Display device | |
JP2010008523A (en) | Display device | |
US20090121981A1 (en) | Organic light emitting display device and driving method using the same | |
US20100220086A1 (en) | Pixel and organic light emitting display device using the same | |
JP4957713B2 (en) | Driving method of organic electroluminescence display device | |
KR100530559B1 (en) | Display driving circuit | |
JP6721328B2 (en) | Display device | |
JP2005165320A (en) | Light emitting display device and its driving method | |
KR20070002189A (en) | A electro-luminescence display device | |
JP4999281B2 (en) | Organic EL pixel circuit | |
JP5789585B2 (en) | Display device and electronic device | |
JP5370454B2 (en) | Organic EL pixel circuit and driving method thereof | |
KR20090073688A (en) | Luminescence dispaly and driving method thereof | |
KR100629589B1 (en) | Pixel and light emitting display using the same | |
JP2008014968A (en) | Electroluminescence display device, and driving method therefor |