JP2008011645A - Power supply controller, electronic device, and operation control method - Google Patents
Power supply controller, electronic device, and operation control method Download PDFInfo
- Publication number
- JP2008011645A JP2008011645A JP2006179909A JP2006179909A JP2008011645A JP 2008011645 A JP2008011645 A JP 2008011645A JP 2006179909 A JP2006179909 A JP 2006179909A JP 2006179909 A JP2006179909 A JP 2006179909A JP 2008011645 A JP2008011645 A JP 2008011645A
- Authority
- JP
- Japan
- Prior art keywords
- program
- power supply
- period
- supply control
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、DC/DCコンバータなどのスイッチング電源回路を制御する電源制御装置、同電源制御装置を含む電子機器、および同電源制御装置の動作制御方法に関する。 The present invention relates to a power supply control device that controls a switching power supply circuit such as a DC / DC converter, an electronic device including the power supply control device, and an operation control method for the power supply control device.
一般に、コンピュータ、テレビ、ビデオレコーダ等の電子機器においては、DC/DCコンバータとして機能するスイッチング電源回路が設けられている。スイッチング電源回路の出力電圧値は、当該スイッチング電源回路に供給されるパルス幅変調信号(PWM信号)のデューティ比によって制御される。 Generally, electronic devices such as computers, televisions, and video recorders are provided with a switching power supply circuit that functions as a DC / DC converter. The output voltage value of the switching power supply circuit is controlled by the duty ratio of the pulse width modulation signal (PWM signal) supplied to the switching power supply circuit.
また、最近では、DSP(Digital Signal Processor)または1チップマイクロコンピュータから構成される電源制御装置も登場してきている。このような電源制御装置においては、プロセッサにより、スイッチング電源回路に供給されるPWM信号のデューティ比を制御するための電源制御処理が実行される。電源制御処理を実行するための制御プログラムは、修正の必要が生じた場合、書換プログラムなどを用いて更新しなければならない。 Recently, a power supply control device composed of a DSP (Digital Signal Processor) or a one-chip microcomputer has also appeared. In such a power supply control device, the processor executes power supply control processing for controlling the duty ratio of the PWM signal supplied to the switching power supply circuit. The control program for executing the power supply control process must be updated by using a rewriting program or the like when it is necessary to correct it.
なお、プログラムの書換えを行うための技術には種々なものがある。例えば、特許文献1には、ホスト装置から新たな制御プログラムをダウンロードし、複数のプログラム領域のうち実行していない制御プログラムが格納されているプログラム領域(非実行プログラム領域)の一つのみについて書き換えを行うことが開示されている。
ところで、電子機器の動作中における電源制御処理は重要な処理であり、その電源制御を実行するための制御プログラムの更新を行う際には当該電源制御処理を止めずに行うことが求められる。しかしながら、前述の特許文献1の技術ではこのような要求に対応することができない。 By the way, the power supply control process during the operation of the electronic device is an important process, and when the control program for executing the power supply control is updated, it is required to perform the power supply control process without stopping. However, the above-described technique of Patent Document 1 cannot meet such a requirement.
本発明は上記実情に鑑みてなされたものであり、電子機器の動作中における電源制御処理を止めずに制御プログラムの更新を行うことが可能な電源制御装置、電子機器、および動作制御方法を提供することを目的とする。 The present invention has been made in view of the above circumstances, and provides a power supply control device, an electronic device, and an operation control method capable of updating a control program without stopping a power supply control process during the operation of the electronic device. The purpose is to do.
本発明に係る電源制御装置は、複数のスイッチング電源回路の出力電圧値を順次制御するための電源制御処理を含む処理を一定の周期で繰り返し実行する第1のプログラムと前記第1のプログラムの更新のために使用される第2のプログラムとを記憶する記憶装置と、少なくとも前記第1のプログラムを所定のメモリ上にロードして実行する処理装置とを具備し、前記処理装置により実行される前記第1のプログラムは、前記周期のうち、第1の期間内では前記電源制御処理を行い、第2の期間内では前記第2のプログラムを用いて前記第1のプログラムの少なくとも一部を更新する更新処理を行うことが可能であることを特徴とする。 A power supply control device according to the present invention includes a first program that repeatedly executes a process including a power supply control process for sequentially controlling output voltage values of a plurality of switching power supply circuits at a constant period, and an update of the first program And a storage device that stores a second program used for processing, and a processing device that loads and executes at least the first program on a predetermined memory, and is executed by the processing device The first program performs the power supply control process within the first period of the cycle, and updates at least a part of the first program using the second program within the second period. It is possible to perform update processing.
本発明に係る電子機器は、複数のデバイスと、前記複数のデバイスに動作電源を供給する複数のスイッチング電源回路と、前記スイッチング電源回路を制御する電源制御装置とを具備する電子機器であって、前記電源制御装置は、前記複数のスイッチング電源回路の出力電圧値を順次制御する電源制御処理を含む処理を一定の周期で繰り返し実行するための第1のプログラムと前記第1のプログラムの更新のために使用される第2のプログラムとを記憶する記憶装置と、少なくとも前記第1のプログラムを所定のメモリ上にロードして実行する処理装置とを具備し、前記処理装置により実行される前記第1のプログラムは、前記周期のうち、第1の期間内では前記電源制御処理を行い、第2の期間内では前記第2のプログラムを用いて前記第1のプログラムを更新するための更新処理を行うことが可能であることを特徴とする。 An electronic apparatus according to the present invention is an electronic apparatus comprising a plurality of devices, a plurality of switching power supply circuits that supply operating power to the plurality of devices, and a power supply control device that controls the switching power supply circuit, The power supply control device is configured to update a first program for repeatedly executing a process including a power supply control process for sequentially controlling output voltage values of the plurality of switching power supply circuits at a constant period and the first program. The first program executed by the processing device, and a storage device for storing the second program used in the processing, and a processing device for loading and executing at least the first program on a predetermined memory. The program performs the power supply control process within a first period of the cycle, and uses the second program within the second period. Characterized in that it is possible to perform an update process for updating the program.
本発明に係る動作制御方法は、複数のデバイスに動作電源を供給する複数のスイッチング電源回路を制御するための電源制御装置の動作制御方法であって、前記複数のスイッチング電源回路の出力電圧値を順次制御するための電源制御処理を含む処理を一定の周期で繰り返し実行する第1のプログラムと前記第1のプログラムの更新のために使用される第2のプログラムとを記憶装置に記憶し、少なくとも前記第1のプログラムを所定のメモリ上にロードして処理装置により実行し、前記処理装置により実行される前記第1のプログラムは、前記周期のうち、第1の期間内では前記電源制御処理を行い、第2の期間内では前記第2のプログラムを用いて前記第1のプログラムの少なくとも一部を更新する更新処理を行うことを特徴とする。 An operation control method according to the present invention is an operation control method of a power supply control device for controlling a plurality of switching power supply circuits that supply an operation power supply to a plurality of devices, and outputs an output voltage value of the plurality of switching power supply circuits. Storing in a storage device a first program that repeatedly executes a process including a power supply control process for sequential control at a constant period and a second program used for updating the first program, The first program is loaded onto a predetermined memory and executed by a processing device, and the first program executed by the processing device performs the power control process within the first period of the cycle. And performing update processing for updating at least a part of the first program using the second program within the second period.
本発明によれば、電子機器の動作中における電源制御処理を止めずに制御プログラムの更新を行える。 According to the present invention, the control program can be updated without stopping the power supply control process during the operation of the electronic device.
以下、図面を参照して、本発明の実施形態を説明する。
まず、図1および図2を参照して、本発明の一実施形態に係る電子機器の構成について説明する。この電子機器は、例えば、バッテリ駆動可能なノートブック型の携帯型パーソナルコンピュータ10として実現されている。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
First, with reference to FIG. 1 and FIG. 2, the structure of the electronic device which concerns on one Embodiment of this invention is demonstrated. This electronic device is realized as a notebook portable
図1はコンピュータ10のディスプレイユニットを開いた状態における斜視図である。本コンピュータ10は、コンピュータ本体11と、ディスプレイユニット12とから構成されている。ディスプレイユニット12には、LCD(Liquid Crystal Display)17から構成される表示装置が組み込まれており、そのLCD17の表示画面はディスプレイユニット12のほぼ中央に位置されている。
FIG. 1 is a perspective view of the
ディスプレイユニット12は、コンピュータ本体11に対して開放位置と閉塞位置との間を回動自在に取り付けられている。コンピュータ本体11はバッテリが取り外し自在に装着可能な薄い箱形の筐体を有している。バッテリは、コンピュータ本体11の例えば底面に設けられたバッテリ収容部に装着される。
The
コンピュータ本体11の上面にはキーボード13、本コンピュータ1をパワーオン/オフするためのパワーボタンスイッチ14、およびタッチパッド15などが配置されている。
A
次に、図2を参照して、本コンピュータ10のシステム構成について説明する。
Next, the system configuration of the
本コンピュータ10は、図2に示されているように、CPU111、ノースブリッジ114、主メモリ115、グラフィクスコントローラ116、サウスブリッジ117、BIOS−ROM120、ハードディスクドライブ(HDD)121、光ディスクドライブ(ODD)122、各種PCIデバイス123,124、エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)140、電源制御装置141、およびDC/DCコンバータ142等を備えている。
As shown in FIG. 2, the
CPU111は本コンピュータ10の動作を制御するために設けられたプロセッサであり、HDD121から主メモリ115にロードされるオペレーティングシステムおよび各種アプリケーションプログラムを実行する。また、CPU111は、BIOS−ROM120に格納されたシステムBIOS(Basic Input Output System)も実行する。システムBIOSはハードウェア制御のためのプログラムである。
The
ノースブリッジ114はCPU111のローカルバスとサウスブリッジ117との間を接続するブリッジデバイスである。ノースブリッジ114には、主メモリ115をアクセス制御するメモリコントローラも内蔵されている。また、ノースブリッジ114は、PCI Expressバスなどを介してグラフィクスコントローラ116との通信を実行する機能も有している。
The
グラフィクスコントローラ116は本コンピュータ10のディスプレイモニタとして使用されるLCD17を制御する表示コントローラである。このグラフィクスコントローラ116はビデオメモリ(VRAM)116Aを有しており、OS/アプリケーションプログラムによってビデオメモリ(VRAM)116Aに書き込まれた表示データから、LCD17に表示すべき表示イメージを形成する映像信号を生成する。
The
サウスブリッジ117はPCIバス1に接続されており、PCIバス1を介してPCIデバイス123,124との通信を実行する。また、サウスブリッジ117は、ハードディスクドライブ(HDD)121および光ディスクドライブ(ODD)122を制御するための、IDE(Integrated Drive Electronics)コントローラやSerial ATAコントローラを内蔵している。
The
エンベデッドコントローラ/キーボードコントローラIC(EC/KBC)140は、電力管理のためのエンベデッドコントローラと、キーボード(KB)13およびタッチパッド15を制御するためのキーボードコントローラとが集積された1チップマイクロコンピュータである。このEC/KBC140は、ユーザによるパワーボタンスイッチ14の操作に応じて本コンピュータ10をパワーオン/パワーオフする機能を有している。本コンピュータ10のパワーオン/パワーオフの制御は、EC/KBC140と電源制御装置141との共同動作によって実行される。
The embedded controller / keyboard controller IC (EC / KBC) 140 is a one-chip microcomputer in which an embedded controller for power management and a keyboard controller for controlling the keyboard (KB) 13 and the
電源制御装置141は、パルス幅変調信号(PWM信号)によってDC/DCコンバータ142内の複数のDC/DCコンバータ部を個別に制御するデバイスであり、DSP(Digital Signal Processor)または1チップマイクロコンピュータによって実現されている。以下では、電源制御装置141がDSPによって実現されている場合を想定する。
The power
電源制御装置141は、DC/DCコンバータ142を構成する個々のDC/DCコンバータ部の出力電圧値と目標電圧値とに基づき、対応するDC/DCコンバータ部に供給されるPWM信号のデューティ比を順次制御する電源制御処理を実行する。すなわち、各PWM信号のON期間を制御することにより、各DC/DCコンバータ部の目標とする出力電圧値が達成されるようになっている。この電源制御処理は、電源制御装置141内の処理部(プロセッサ)によって実行される。電源制御処理は、PWM信号の各周期毎に実行される。
The
DC/DCコンバータ142は、PWM信号によって制御されるスイッチング電源回路である。DC/DCコンバータ142は、複数のDC/DCコンバータ部を含み、コンピュータ本体11に装着されたバッテリ150からのDC電源電圧値またはコンピュータ本体11に外部電源として接続されるACアダプタ143からのDC電源電圧値を、所望の出力DC電源電圧値(以下では、単に出力電圧値と称する)に変換する。各DC/DCコンバータ部は、PWM信号によってスイッチング制御されるスイッチング素子を含んでいる。各DC/DCコンバータ部から出力される出力電圧値は、PWM信号のデューティ比に応じて変化する。
The DC /
図3は、電源制御装置141およびDC/DCコンバータ142の内部構成の一例を示す図である。
FIG. 3 is a diagram illustrating an example of the internal configuration of the power
DC/DCコンバータ142は、n個のDC/DCコンバータ部(スイッチング電源回路)142−1,142−2,142−3,…,142−nから構成される。DC/DCコンバータ部142−1は、スイッチング素子(FET)101,整流素子(転流ダイオード)102,コイル103,およびコンデンサ104を含む。DC/DCコンバータ部142−2は、スイッチング素子(FET)201,整流素子(転流ダイオード)202,コイル203,およびコンデンサ204を含む。DC/DCコンバータ部142−3は、スイッチング素子(FET)301,整流素子(転流ダイオード)302,コイル303,およびコンデンサ304を含む。DC/DCコンバータ部142−nは、スイッチング素子(FET)n01,整流素子(転流ダイオード)n02,コイルn03,およびコンデンサn04を含む。
The DC /
DC/DCコンバータ部142−1は、入力電圧Vinを出力電圧Vout1に変換する。DC/DCコンバータ部142−2は、入力電圧Vinを出力電圧Vout2に変換する。DC/DCコンバータ部142−3は、入力電圧Vinを出力電圧Vout3に変換する。DC/DCコンバータ部142−4は、入力電圧Vinを出力電圧Vout4に変換する。各出力電圧は、コンピュータ10内の各種のデバイスに動作電源として供給される。
The DC / DC converter unit 142-1 converts the input voltage Vin into the output voltage Vout1. The DC / DC converter unit 142-2 converts the input voltage Vin into the output voltage Vout2. The DC / DC converter 142-3 converts the input voltage Vin into the output voltage Vout3. The DC / DC converter unit 142-4 converts the input voltage Vin into the output voltage Vout4. Each output voltage is supplied as an operation power source to various devices in the
電源制御装置141は、プロセッサ50、フラッシュメモリ51、RAM(Random Access Memory)52、上記n個のDC/DCコンバータ部142−1,142−2,142−3,…,142−nにそれぞれ対応するn個の出力電圧入力部105,205,305,…,n05、および、n個のPWM信号出力部106,206,306,…,n06を備えている。
The power
各出力電圧入力部は、対応するDC/DCコンバータ部の出力端子から得られる出力電圧を入力し、これをアナログ値からデジタル値に変換して保持する。各PWM信号出力部は、対応するDC/DCコンバータ部のスイッチング素子をスイッチング制御するためのPWM信号を発生する。当該PWM信号のデューティ比は、プロセッサ50により決定される。
Each output voltage input unit receives an output voltage obtained from the output terminal of the corresponding DC / DC converter unit, converts this from an analog value to a digital value, and holds it. Each PWM signal output unit generates a PWM signal for switching control of the switching element of the corresponding DC / DC converter unit. The duty ratio of the PWM signal is determined by the
プロセッサ50は、制御プログラムを実行することによって、DC/DCコンバータ142の出力電圧値と目標電圧値とに基づいてPWM信号のデューティ比を制御する電源制御処理などを実行する。当該電源制御処理は、各出力電圧入力部601から各DC/DCコンバータ部の出力電圧値を取得する処理と、取得した出力電圧値と目標電圧値とに基づいてPWM信号の目標デューティ比を算出する処理と、算出された目標デューティ比を制御データとして対応するPWM信号出力部に出力する処理とを含む。
The
フラッシュメモリ51は、不揮発性の記憶装置であり、図4に示されるように制御プログラム(第1のプログラム)61や書換プログラム(第2のプログラム)62などを格納している。RAM52は、プロセッサ5が制御プログラム61などを実行する際の作業エリアとして使用されるメモリである。
The
上記制御プログラム61は、コンピュータ10の動作中はプロセッサ5により常に実行されるものであり、n個のDC/DCコンバータ部142−1,142−2,142−3,…,142−nの出力電圧値を順次制御するための電源制御処理を含む一連の処理を一定の周期で繰り返し実行する。書換プログラム62は、制御プログラム61の更新のために使用されるプログラムであり、制御プログラム61のバージョンアップ版もしくは修正版に相当するプログラム本体のほか、更新手順が定義された記述部分を含んでいる。
The
特に、制御プログラム61は、各周期のうち、第1の期間内では電源制御処理を行い、第2の期間内では書換プログラム62を用いて制御プログラム61の少なくとも一部を更新する更新処理を行うことが可能である。上記第2の期間においては、更新処理の要否を判定し、必要と判定した場合に当該更新処理を実行する。また、制御プログラム61は、更新処理がどこまで進行したかを示すインデックス情報をRAM52上に確保し、当該インデックス情報に基づいて更新処理を実行することができる。
In particular, the
より具体的には、制御プログラム61は、1回目の周期における上記第2の期間内では、フラッシュメモリ51から書換プログラム62の一部をRAM52上の所定の記憶領域にロードするロード処理を行い、2回目の周期における上記第2の期間内では、所定の記憶領域にロードされた書換プログラム62の一部を用いてフラッシュメモリ51に記憶されている制御プログラム61の一部を書き換える書換処理を行うことができる。
More specifically, the
図5は、プロセッサ5が制御プログラム61を実行することにより実現される制御機能の構成の一例を示す図である。
FIG. 5 is a diagram illustrating an example of a configuration of a control function realized by the
制御プログラム61は、処理手順制御部70、電源制御処理実行部71、処理X実行部72、処理Y実行部73、インデックス情報保持部74といった各種の機能を実現する。
The
処理手順制御部70は、電源制御処理および処理X(前述のロード処理又は他の処理)を行う1回目の周期と、電源制御処理および処理Y(前述の書換処理又は他の処理)を行う周期とが、交互に繰り返されるように、電源制御処理実行部71、処理X実行部72、および処理Y実行部73を個々に制御する機能である。電源制御処理実行部71は、電源制御処理を実行する機能である。処理X実行部72は、処理Xを実行する機能である。処理Y実行部73は、処理Yを実行する機能である。インデックス情報保持部74は、インデックス情報を保持する機能である。
The processing
次に、図6を参照して、電源制御装置141により行われる基本的な動作の一例を説明する。
Next, an example of a basic operation performed by the power
電源制御装置141は、コンピュータ10の電源投入操作などに応じて起動し、ハードウェアの初期化や制御プログラム61のRAM52上へのローディングなどを含む処理Aを行う(ステップS11)。
The power
そして、プロセッサ50がRAM52上にロードされた制御プログラム61を実行することにより、処理Bが行われる(ステップS12)。
Then, the
上記処理Bは、図7に示されるように、1回目の周期Tには、n個のDC/DCコンバータ部の出力電圧値を順次制御する「電源制御処理」を実行するための期間とこれ以外の「処理X」を実行できる期間(空き時間)とが割り当てられている。「処理X」としては、例えば前述の「ロード処理」を割り当てることができる。また、2回目の周期Tには、n個のDC/DCコンバータ部の出力電圧値を順次制御する「電源制御処理」を実行するための期間とこれ以外の「処理Y」を実行できる期間(空き時間)とが割り当てられている。「処理Y」としては、例えば前述の「書換処理」を割り当てることができる。 As shown in FIG. 7, the process B includes a period for executing a “power supply control process” for sequentially controlling the output voltage values of the n DC / DC converter units in the first cycle T and this period. A period (free time) during which “process X” other than the above can be executed is allocated. As the “process X”, for example, the “load process” described above can be assigned. In the second cycle T, a period for executing the “power control process” for sequentially controlling the output voltage values of the n DC / DC converter units and a period for executing the other “process Y” ( Free time). As the “process Y”, for example, the “rewrite process” described above can be assigned.
次に、図8を参照して、処理Bの具体的な動作の一例を説明する。 Next, an example of a specific operation of the process B will be described with reference to FIG.
制御プログラム61により処理Bが開始されると、1回目の周期Tにおいて、n個のDC/DCコンバータ部の出力電圧値を順次制御する「電源制御処理」が第1の期間内に行われ(ステップS21)、その後、この「電源制御処理」以外の処理である「処理X」が第2の期間内に行われる(ステップS22)。もし、制御プログラム61に対する更新の指示が出されており且つその更新が未完の状態であれば、「処理X」として前述の「ロード処理」を実行する。この場合、制御プログラム61は、所定の領域に確保してあるインデックス情報(転送元のアドレス等)を参照することにより、フラッシュメモリ51内の書換プログラム62の中の転送開始位置を把握し、上記第2の期間内に転送できる分のプログラム部分(実行部分)を、後述する処理Yで使用可能な作業領域へ転送する。
When the process B is started by the
次に、2回目の周期Tにおいて、n個のDC/DCコンバータ部の出力電圧値を順次制御する「電源制御処理」が第1の期間内に行われ(ステップS23)、その後、この「電源制御処理」以外の処理である「処理Y」が第2の期間内に行われる(ステップS24)。もし、制御プログラム61に対する更新の指示が出されており且つその更新が未完の状態であれば、「処理Y」として前述の「書換処理」を実行する。この場合、制御プログラム61は、所定の領域に確保してあるインデックス情報を参照することにより、処理Y用の作業領域に転送された上記プログラム部分(実行部分)をフラッシュメモリ51へ転送する(例えば、当該プログラム部分を、フラッシュメモリ51内の更新前の制御プログラムの中の該当する部分に上書きする)。
Next, in the second cycle T, “power control processing” for sequentially controlling the output voltage values of the n DC / DC converter units is performed within the first period (step S23). “Process Y”, which is a process other than “control process”, is performed within the second period (step S24). If an update instruction has been issued to the
このような処理Bを繰り返すことにより、コンピュータ10の動作中において電源制御処理を止めることなく、所望のプログラム更新を達成することができる。そして、コンピュータ10を再起動した後は、更新後の制御プログラムがRAM52上にロードされて動作することとなる。
By repeating such a process B, a desired program update can be achieved without stopping the power supply control process during the operation of the
次に、図9を参照して、処理Xの具体的な動作の一例を説明する。 Next, an example of a specific operation of the process X will be described with reference to FIG.
制御プログラム61により「電源制御処理」以外の処理である「処理X」が開始されると、制御プログラム61の更新(書換)の要否が判定される。更新が不要の場合には、プログラム書換には関係のない入出力処理などの処理Cを行う(ステップS32)。一方、更新が必要な場合は、所定の領域に確保してある転送元アドレス情報を参照し、転送できる分のプログラム部分を、処理Yで使用可能な作業領域へ転送する(ステップS33)。
When “processing X”, which is processing other than “power control processing”, is started by the
ここで、必要な分の転送が全て完了したか否かを判定する(ステップS34)。完了した場合には、そのまま処理Xを終了する。一方、完了していない場合には、転送元アドレス情報の更新を行い(ステップS35)、処理Xを終了する。 Here, it is determined whether or not all necessary transfers have been completed (step S34). If completed, the process X is terminated as it is. On the other hand, if not completed, the transfer source address information is updated (step S35), and the process X is terminated.
次に、図10を参照して、処理Yの具体的な動作の一例を説明する。 Next, an example of a specific operation of the process Y will be described with reference to FIG.
制御プログラム61により「電源制御処理」以外の処理である「処理Y」が開始されると、プログラム書換が未完の状態か否かが確認される。未完の状態であればフラッシュメモリ51へのプログラム書換を行う必要がある。この場合、フラッシュメモリ51との通信処理(転送)を行って(ステップS41)、該当するプログラム部分をフラッシュメモリ51へ書き込む(ステップS42)。
When “processing Y”, which is processing other than “power control processing”, is started by the
ここで、必要な分の書き込みが全て完了したか否かを判定する(ステップS43)。完了していない場合には、ステップS41からの処理を繰り返す。一方、完了した場合には、通信により終了通知を行い、処理Yを終了する。 Here, it is determined whether or not all necessary writing has been completed (step S43). If not completed, the processing from step S41 is repeated. On the other hand, if it is completed, an end notification is made by communication, and the process Y is ended.
このように本実施形態によれば、電源制御処理以外に割けることができる僅かな空き時間を利用して制御プログラムを更新する処理を少しずつ実行することにより、コンピュータ10の動作中における重要な電源制御処理を止めずに、電源制御装置本来の機能を損なうことなく、制御プログラムの更新を安全に遂行することができる。また、ユーザにとっても、難しい操作を行うことなく、容易に制御プログラムの更新を行うことができる。
As described above, according to the present embodiment, an important process during the operation of the
なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。 Note that the present invention is not limited to the above-described embodiment as it is, and can be embodied by modifying the constituent elements without departing from the scope of the invention in the implementation stage. In addition, various inventions can be formed by appropriately combining a plurality of components disclosed in the embodiment. For example, some components may be deleted from all the components shown in the embodiment. Furthermore, constituent elements over different embodiments may be appropriately combined.
10…コンピュータ、50…プロセッサ、51…フラッシュメモリ、52…RAM、61…制御プログラム、62…書換プログラム、70…処理手順制御部、71…電源制御処理実行部、72…処理X実行部、73…処理Y実行部、74…インデックス情報保持部、141…電源制御装置、142…DC/DCコンバータ。
DESCRIPTION OF
Claims (9)
少なくとも前記第1のプログラムを所定のメモリ上にロードして実行する処理装置とを具備し、
前記処理装置により実行される前記第1のプログラムは、前記周期のうち、第1の期間内では前記電源制御処理を行い、第2の期間内では前記第2のプログラムを用いて前記第1のプログラムの少なくとも一部を更新する更新処理を行うことが可能であることを特徴とする電源制御装置。 A first program that repeatedly executes a process including a power supply control process for sequentially controlling output voltage values of a plurality of switching power supply circuits at a constant period, and a second program used for updating the first program A storage device for storing the program;
A processing apparatus that loads and executes at least the first program on a predetermined memory,
The first program executed by the processing device performs the power supply control processing within a first period of the cycle and uses the second program within the second period. A power supply control apparatus capable of performing update processing for updating at least a part of a program.
前記複数のデバイスに動作電源を供給する複数のスイッチング電源回路と、
前記スイッチング電源回路を制御する電源制御装置と
を具備する電子機器であって、
前記電源制御装置は、
前記複数のスイッチング電源回路の出力電圧値を順次制御する電源制御処理を含む処理を一定の周期で繰り返し実行するための第1のプログラムと前記第1のプログラムの更新のために使用される第2のプログラムとを記憶する記憶装置と、
少なくとも前記第1のプログラムを所定のメモリ上にロードして実行する処理装置とを具備し、
前記処理装置により実行される前記第1のプログラムは、前記周期のうち、第1の期間内では前記電源制御処理を行い、第2の期間内では前記第2のプログラムを用いて前記第1のプログラムを更新するための更新処理を行うことが可能であることを特徴とする電子機器。 Multiple devices,
A plurality of switching power supply circuits for supplying operating power to the plurality of devices;
An electronic device comprising a power supply control device for controlling the switching power supply circuit,
The power supply control device
A first program for repeatedly executing a process including a power supply control process for sequentially controlling output voltage values of the plurality of switching power supply circuits at a constant period and a second program used for updating the first program A storage device for storing the program of
A processing apparatus that loads and executes at least the first program on a predetermined memory,
The first program executed by the processing device performs the power supply control process within a first period of the cycle, and uses the second program within the second period. An electronic device capable of performing an update process for updating a program.
前記複数のスイッチング電源回路の出力電圧値を順次制御するための電源制御処理を含む処理を一定の周期で繰り返し実行する第1のプログラムと前記第1のプログラムの更新のために使用される第2のプログラムとを記憶装置に記憶し、
少なくとも前記第1のプログラムを所定のメモリ上にロードして処理装置により実行し、
前記処理装置により実行される前記第1のプログラムは、前記周期のうち、第1の期間内では前記電源制御処理を行い、第2の期間内では前記第2のプログラムを用いて前記第1のプログラムの少なくとも一部を更新する更新処理を行うことを特徴とする動作制御方法。 An operation control method of a power supply control device for controlling a plurality of switching power supply circuits for supplying operation power to a plurality of devices,
A first program that repeatedly executes a process including a power supply control process for sequentially controlling output voltage values of the plurality of switching power supply circuits at a constant period, and a second program that is used for updating the first program Are stored in a storage device,
At least the first program is loaded onto a predetermined memory and executed by a processing device,
The first program executed by the processing device performs the power supply control process within a first period of the cycle, and uses the second program within the second period. An operation control method comprising performing an update process for updating at least a part of a program.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006179909A JP2008011645A (en) | 2006-06-29 | 2006-06-29 | Power supply controller, electronic device, and operation control method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006179909A JP2008011645A (en) | 2006-06-29 | 2006-06-29 | Power supply controller, electronic device, and operation control method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008011645A true JP2008011645A (en) | 2008-01-17 |
Family
ID=39069313
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006179909A Pending JP2008011645A (en) | 2006-06-29 | 2006-06-29 | Power supply controller, electronic device, and operation control method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008011645A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011016466A1 (en) * | 2009-08-06 | 2011-02-10 | 住友電気工業株式会社 | Power line communication device, power supply circuit with communication function, electrical appliance, and control-monitoring system |
JP2012080744A (en) * | 2010-10-06 | 2012-04-19 | Renesas Electronics Corp | Power supply unit |
US9454197B2 (en) | 2011-01-28 | 2016-09-27 | Renesas Electronics Corporation | Controller and semiconductor system |
WO2019105211A1 (en) * | 2017-11-30 | 2019-06-06 | 南京德朔实业有限公司 | Electronic device and program updating method therefor |
US11029941B2 (en) | 2017-11-30 | 2021-06-08 | Nanjing Chervon Industry Co., Ltd. | Electrical device and program update method thereof |
-
2006
- 2006-06-29 JP JP2006179909A patent/JP2008011645A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011016466A1 (en) * | 2009-08-06 | 2011-02-10 | 住友電気工業株式会社 | Power line communication device, power supply circuit with communication function, electrical appliance, and control-monitoring system |
JP2011040829A (en) * | 2009-08-06 | 2011-02-24 | Sumitomo Electric Ind Ltd | Power line communication device, power supply circuit with communication function, electrical appliance and control monitoring system |
CN102648587A (en) * | 2009-08-06 | 2012-08-22 | 住友电气工业株式会社 | Power line communication device, power supply circuit with communication function, electrical appliance, and control-monitoring system |
TWI475816B (en) * | 2009-08-06 | 2015-03-01 | Sumitomo Electric Industries | Power-line communication apparatus, power supply circuit having communication function, electrical apparatus and system for monitoring and controlling |
CN102648587B (en) * | 2009-08-06 | 2015-07-15 | 住友电气工业株式会社 | Power line communication device, power supply circuit with communication function, electrical appliance, and control-monitoring system |
US9136911B2 (en) | 2009-08-06 | 2015-09-15 | Sumitomo Electric Industries, Ltd. | Power line communication device, power supply circuit with communication function, electric appliance, and control and monitoring system |
JP2012080744A (en) * | 2010-10-06 | 2012-04-19 | Renesas Electronics Corp | Power supply unit |
US9454197B2 (en) | 2011-01-28 | 2016-09-27 | Renesas Electronics Corporation | Controller and semiconductor system |
WO2019105211A1 (en) * | 2017-11-30 | 2019-06-06 | 南京德朔实业有限公司 | Electronic device and program updating method therefor |
US11029941B2 (en) | 2017-11-30 | 2021-06-08 | Nanjing Chervon Industry Co., Ltd. | Electrical device and program update method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI412924B (en) | Integrated circuit device core power down independent of peripheral device operation | |
JP4175838B2 (en) | Information processing apparatus with standby mode, standby mode start method and standby mode cancel method | |
JP2009116698A (en) | Information processing apparatus | |
JP2006252329A (en) | Information processor and starting control method | |
JP2008011645A (en) | Power supply controller, electronic device, and operation control method | |
JP4231041B2 (en) | Information processing apparatus and operation control method | |
EP3889735A1 (en) | Information processing apparatus and control method | |
JP2006259903A (en) | Information processing device and starting method | |
JP4746404B2 (en) | Information processing apparatus and resume control method | |
JP2007148633A (en) | Information processor and system control method | |
US7302596B2 (en) | Circuit capable of updating power supply specification of microprocessor and method thereof | |
JP2007233503A (en) | Information processor and method for controlling electric power consumption | |
TW200842562A (en) | Method for judging a rebooting action of a computer system and related computer system | |
JP2013007974A (en) | Electronic apparatus, control method of electronic apparatus, and control program of electronic apparatus | |
JP2011013775A (en) | Information-processing device, method for controlling information-processing device, and program | |
JP2010128770A (en) | Circuit system, circuit block and electronic apparatus | |
JP6192089B2 (en) | Information processing apparatus, control method and control program for information processing apparatus | |
JP2020071632A (en) | Information processing device, control method, and program | |
JP2011013915A (en) | Control method for measurement device | |
JP2003271263A (en) | Information processing device, time-of-day information control method | |
JP6345049B2 (en) | Integrated circuit device and display device | |
JP2006258988A (en) | Information equipment and display control method | |
JP2004295193A (en) | Information processor and method and program for controlling it | |
JP4839936B2 (en) | Information processing apparatus and information processing method | |
WO2006070939A1 (en) | Program executed under control of operating system providing kernel mode and user mode |