JP2008009933A

JP2008009933A - 記憶装置とその制御方法

Info

Publication number: JP2008009933A
Application number: JP2006182436A
Authority: JP
Inventors: Yasuaki Nakazato; 康明中里
Original assignee: Toshiba Corp; Toshiba Memory Systems Co Ltd
Current assignee: Toshiba Corp; Kioxia Systems Co Ltd
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2008-01-17
Also published as: US20080046760A1

Abstract

【課題】セキュア領域に記憶するデータに対応する識別データを１ページ内の特定の領域において集中管理することにより、記憶領域を削減することが可能な記憶装置とその制御方法を提供する。
【解決手段】記憶装置は、セキュア領域の１ページに、複数のデータ１−４を記憶するとともに、１ページの特定の位置に、複数のデータ１−４にそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データＭＫＢＩＤ１−４を記憶する記憶部を有している。
【選択図】図１

Description

本発明は、例えばＮＡＮＤ型フラッシュメモリを有するメモリカードのような記憶装置に係わり、特に、暗号化されたデータを扱う記憶装置とその制御方法に関する。

例えばＮＡＮＤ型フラッシュメモリを用いたメモリカードにおいて、ホストデバイス（以下、単にホストと称す）とメモリカードとの間で暗号化されたデータを扱い、高度な秘匿性を保持する技術が開発されている。この場合、メモリカード内にＭＫＢ（Media Key Block）と称するデータが記憶されている。ホストがこのメモリカードをアクセスする場合、このＭＫＢにより、アクセスが制御される。また、１つのメモリカードには、複数のＭＫＢが記憶されており、これらＭＫＢを識別する識別データ（以下、ＭＫＢＩＤと称す）が使用される。

ホストがメモリカードにデータを書き込む場合、一般に、５１２バイト毎にデータがメモリカードに転送される。メモリカードのセキュア領域にデータを書き込む場合も同様であり、暗号化された５１２バイト毎のデータがメモリカードに転送される。セキュア領域に対するアクセスは、ＭＫＢにより制御されるため、５１２バイトのデータを書き込む毎に前記ＭＫＢＩＤが割り当てられ、このＭＫＢＩＤに対応するＭＫＢがメモリカードからホストに転送される。このＭＫＢに基づき所定の処理が行なわれてキーが生成され、このキーを用いてデータが暗号化されてメモリカードに転送される。メモリカードに転送されたデータとそのデータに対するＭＫＢＩＤは、ＮＡＮＤ型フラッシュメモリのセキュア領域内で管理される。

従来、ＭＫＢＩＤをＮＡＮＤ型フラッシュメモリに書き込む場合、５１２バイトのデータ毎に１バイトの領域を付加し、この１バイトの領域にＭＫＤＩＤを書き込んでいる。すなわち、ＮＡＮＤ型フラッシュメモリの１ページ内に５１２バイトのデータと１バイトのＭＫＢＩＤの対が４つ書き込まれることとなる。つまり、データとＭＫＢＩＤが交互に記憶されている。

また、ＭＫＢＩＤは、０〜１５のうちの１つのデータであるため、４ビットにより構成される。このため、ＭＫＢＩＤを記憶するためには、４ビットで十分であり、１バイトの領域のうち４ビットを無駄に使用していた。

尚、低コストの記録媒体を用いて、記録媒体とこの記録媒体に複製コンテンツを記録する記録装置との間において、高い秘匿性を実現することが可能な技術が開発されている（例えば特許文献１参照）。
特開２０００−３５７２１３号公報

本発明は、セキュア領域に記憶するデータに対応する識別データを１ページ内の特定の領域において集中管理することにより、記憶領域を削減することが可能な記憶装置とその制御方法を提供しようとするものである。

本発明の記憶装置の第１の態様は、セキュア領域の１ページに、複数のデータを記憶するとともに、前記１ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶する記憶部を有することを特徴とする。

本発明の記憶装置の第２の態様は、複数のデータを記憶するセキュア領域を有し、前記セキュア領域は複数のページにより構成された記憶部と、前記セキュア領域の１ページに、複数のデータを記憶させるとともに、前記１ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶させるコントローラとを具備することを特徴とする。

本発明の記憶装置の制御方法の態様は、複数のデータをセキュア領域の１ページに記憶させ、前記１ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別する複数の識別データを記憶させることを特徴とする。

本発明によれば、セキュア領域に記憶するデータに対応する識別データを１ページ内の特定の領域において集中管理することにより、記憶領域を削減することが可能な記憶装置とその制御方法を提供できる。

以下、本発明の実施の形態について、図面を参照して説明する。

図２は、本実施形態が適用される記憶装置、例えばメモリカードの一例を示している。図２において、ホスト機器（以下、ホストと称す）１０は、接続されるメモリカードをアクセスするためのハードウェア及びソフトウェア（システム）を備えている。このホスト１０は、メモリカード１に対して、データの読み出し、データの書き込み、データの消去等のアクセスを行なう。

メモリカード１は、ホスト１０に接続されたとき、電源が供給されて動作し、ホスト１０からのアクセスに応じた処理を行う。例えば、データの読み出し、データの書き込み、データの消去等のアクセスにおいて、メモリカード１は、物理アドレスと論理アドレスのマッピング、ＥＣＣエラー訂正、ＮＡＮＤ型フラッシュメモリへのアクセス、ＮＡＮＤ型フラッシュメモリのセキュア領域のデータに対する暗号化又は複合化処理などを行なう。

コントローラ３は、メモリインタフェース部（メモリＩ／Ｆ）４、ホストインタフェース部（ホストＩ／Ｆ）５、バッファ６、ＣＰＵ７、ＲＯＭ（Read Only Memory）８、及びＲＡＭ（Random Access Memory）９を有している。

メモリインタフェース部４は、コントローラ３とＮＡＮＤ型フラッシュメモリ２との間のインタフェース処理を行う。ホストインタフェース部５は、コントローラ３とホスト１０との間のインタフェース処理を行う。

バッファ６は、ホスト１０から送られてくるデータをＮＡＮＤ型フラッシュメモリ２へ書き込む際に、一定量（例えば１ページ分）のデータを一時的に記憶したり、ＮＡＮＤ型フラッシュメモリ２から読み出されるデータをホスト１０へ送り出す際に、一定量のデータを一時的に記憶したりする。

ＲＯＭ８は、ＣＰＵ７により使用される制御プログラムなどを格納するメモリである。ＲＡＭ９は、ＣＰＵ７の作業エリアとして使用され、各種のテーブル等を記憶する揮発性メモリである。

ＣＰＵ７は、メモリカード１全体の動作を司るものである。このＣＰＵ７は、例えばメモリカード１に電源が供給された場合、ＲＯＭ８に格納されているファームウェア(制御プログラム)に従って処理を開始する。すなわち、ＣＰＵ７は、処理に必要な各種テーブル（管理データ）をＲＡＭ９上に作成したり、ホスト１０からの書き込みコマンド、読み出しコマンド、消去コマンドを受けてＮＡＮＤ型フラッシュメモリ２上の該当領域をアクセスしたり、ＮＡＮＤ型フラッシュメモリ２をアクセスするにあたってホストからの論理アドレスと物理アドレスとを変換したり、バッファ６を介してデータ転送処理を制御したりする。

図３は、ＮＡＮＤ型フラッシュメモリ２を概略的に示している。ＮＡＮＤ型フラッシュメモリ２は、消去時のブロックサイズ（消去ブロックサイズ）が例えば２５６ｋバイトに定められ、１ページが例えば２１１２バイト（例えば５１２バイト分のデータ×４＋１０バイト分の冗長部×４＋２４バイト分の管理情報）で構成されている。したがって、１ブロックは例えば１２８ページにより構成されている。データの書き込み、読み出しはページ単位で行なわれる。

ＮＡＮＤ型フラッシュメモリ２は通常のデータ領域、システム領域とセキュア領域とを有している。システム領域には、例えばメディア固有のＩＤ（ＭＩＤ）や１６個のＭＫＢなどが記憶されている。セキュア領域には秘匿すべきデータ及びＭＫＢＩＤなどが記憶される。通常のデータ領域、システム領域及びセキュア領域とも、ブロックが満杯となった場合、空きブロックが割り当てられ、この空きブロックにデータが転送される。旧ブロックは、所定のタイミングで消去され、空きブロックとされる。

図１は、本実施形態に係るＮＡＮＤ型フラッシュメモリ２に記憶されたセキュア領域の１ページの構成を示している。本実施形態において、セキュア領域の１ページには、４つのデータ１〜４が、例えば連続して記憶されている。各データ１〜４はそれぞれ５１２バイトにより構成されている。識別データとしてのＭＫＢＩＤ１〜４は、１ページ内の特定のアドレスに集中して記憶される。すなわち、ＭＫＢＩＤ１〜４は、２バイト、１６ビットにより構成されたＭＫＢＩＤ領域に記憶される。このＭＫＢＩＤ領域において、各４ビットのＭＫＢＩＤ１〜４がデータ１〜４に対応して記憶される。また、１ページ内の残りの領域には、他の管理データが記憶される。

図４は、メモリカード１のセキュア領域をアクセスする場合におけるホスト１０とメモリカード１の動作を示すものであり、例えば書き込み動作について示している。

前述したように、ホスト１０がメモリカード１のセキュア領域をアクセスする場合、ＭＫＢのデータを必要とする。このため、ホスト１０は、先ず、ＭＫＢの取得コマンドをメモリカードに転送する（Ｓ１１）。ＭＫＢの取得コマンドは、例えば４８ビットにより構成される。コマンドフォーマットは、次のようである。スタート・ビット（１ビット）＋トランスミッション・ビット（コマンドかレスポンスかを示す）（１ビット）＋コマンド・インデックス（コマンド番号を示す）（６ビット）＋アーギュメント（引き数を示す）（３２ビット）＋ＣＲＣ７（巡回冗長検査コードを示す）（７ビット）＋エンド・ビット（１ビット）。ＭＫＢＩＤは、例えばアーギュメント（３２ビット）のうちの８ビットを用いて指定される。ＭＫＢＩＤは前述したように、例えば“０”〜“１５”のデータであり、４ビットにより構成されている。ＭＫＢの取得コマンドには、１６個のＭＫＢＩＤのうちの１つが指定される。

メモリカード１において、転送されてきたＭＫＢＩＤは、コントローラ３の例えばＲＡＭ９に記憶される。コントローラ３は、送られてきたＭＫＢＩＤに対応するＭＫＢデータ（例えば最大６４ｋバイトのデータ）をＮＡＮＤ型フラッシュメモリ２のシステム領域から読み出し、ホスト１０に転送する（Ｓ１２）。

ホスト１０は、このＭＫＢとホスト１０が有するデバイスキーとを用いてメディアキーを生成する（Ｓ１３）。次に、ホスト１０より、メディア固有のＩＤ（ＭＩＤ）を取得するためのコマンドがメモリカード１に転送される（Ｓ１４）。

メモリカード１はこのコマンドに応じて、例えば８バイトのＭＩＤデータをホスト１０に転送する（Ｓ１５）。ホスト１０は、このＭＩＤと前記メディアキーとからメディアユニークキーＫｍｕを生成する（Ｓ１６）。

この後、ホスト１０とメモリカード１との間において、メディアユニークキーＫｍｕを使用して、チャレンジ・アンド・レスポンス・プロトコルに基づき認証処理が実行される（Ｓ１７）。

この認証処理が正常に終了した場合、ホスト１０は、メディアユニークキーＫｍｕと認証処理においてメモリカード１から得たデータに基づきタイトルキーを生成する（Ｓ１８）。このとき、メモリカード１においても、同様にして、ホスト１０と共通のタイトルキーが生成される。ホスト１０は、このタイトルキーに基づき転送すべきデータを暗号化する（Ｓ１９）。この暗号化されたデータは、ホスト１０からメモリカード１に転送される（Ｓ２０）。

メモリカード１のコントローラ３は、転送されてきたデータをメモリカード１内で生成されたタイトルキーに基づき複合化し、この複合化されたデータと、予め送られてきたこのデータに対応する前記ＭＫＢＩＤとをＮＡＮＤ型フラッシュメモリ２に書き込む（Ｓ２１）。すなわち、コントローラ３は、複合化されたデータをセキュア領域の１ページ内の空き領域に書き込むとともに、ＭＫＢＩＤを同じ１ページ内のＭＫＢＩＤ領域に書き込む。

図５は、ＮＡＮＤ型フラッシュメモリ２の書き込み動作を示している。コントローラ３は、複合化されたデータをＮＡＮＤ型フラッシュメモリ２の例えばセキュア領域ＳＲ１内の１ページの空き領域に書き込む。これとともに、ＭＫＢＩＤの取得コマンドにより送られてきた４ビットのＭＫＢＩＤをＭＫＢＩＤ領域の対応する領域に書き込む。すなわち、例えばデータ１を書き込む際のＭＫＢＩＤが“１”である場合、１ページ内の空き領域にデータ１が書き込まれ、ＭＫＢＩＤ＝“１”が、ＭＫＢＩＤ領域の対応箇所に書き込まれる。

次に、例えばホスト１０のセキュア領域に記憶されたデータ２とＭＫＤＩＤ＝“２”を書き込む場合、図４に示す動作が実行され、メモリカード１のコントローラ３は、転送されてきたデータ２をＮＡＮＤ型フラッシュメモリ２のセキュア領域ＳＲ１の１ページ内の空き領域に書き込む。これとともに、ＭＫＢＩＤ領域の対応箇所にＭＫＤＩＤ＝“２”を書き込む。この書き込み動作は、通常の追記書き込みと同様である。すなわち、例えば先ず、書き込まれたデータ１、ＭＫＢＩＤ＝“１”を読み出し、このデータ１、ＭＫＢＩＤ＝“１”と追記されるデータ２、ＭＫＢＩＤ＝“２”をセキュア領域ＳＲ１内の別の空きページに書き込む。このような動作が書き込みデータに従って順次行なわれる。

また、上記のようにして書き込まれたデータを読み出す場合、図４に示すステップＳ１１〜Ｓ１８のような動作により、メモリカード１とホスト１０において共通のタイトルキーが生成される。この後、例えばデータ１を読み出す場合、読み出し時にステップＳ１１のようにして、ホスト１０からメモリカード１に供給されたＭＫＢＩＤ＝“１”に対応するデータ１が読み出される。この読み出されたデータは、タイトルキーにより暗号化され、ホストに転送される。

また、メモリカード１に記憶されたデータ１を読み出す際、ホスト１０からＭＫＤＩＤ＝“２”がメモリカード１に供給された場合、メモリカード１のデータ１に対応してＭＫＢＩＤ領域に記憶されたＭＫＢＩＤ＝“１”と不一致となる。この場合、メモリカード１からオール“１”のデータがホスト１０に転送され、不正アクセスからデータが保護される。

上記実施形態によれば、ＮＡＮＤ型フラッシュメモリ２のセキュア領域の１ページに記憶される複数のデータに対して、これらデータに対応する複数のＭＫＢＩＤを１つのＭＫＢＩＤ領域に集中して記憶している。しかも、このＭＫＢＩＤ領域に記憶される各ＭＫＢＩＤは、１６個のＭＫＢＩＤを記憶するに必要な４ビットにより構成されている。このため、ＭＫＢＩＤ領域を従来に比べて削減することができる。

尚、上記実施形態は、本発明を記憶装置としてのメモリカードに適用した場合を示した。しかし、メモリカードに限定されるものではなく、この種の暗号化されたデータを扱う装置に適用可能なことは言うまでもない。

また、図１において、複数のデータ１−４は、１ページ内において連続して記憶しているが、これに限定されるものではなく、データとデータの間に他の管理データを記憶することも可能である。

その他、本発明は、上記実施形態に限定されるものではなく、発明の要旨を変えない範囲において種々変形実施可能なことは勿論である。

本実施形態に係る１ページ内におけるデータとＭＫＢＩＤの配置の関係を示す図。本実施形態に適用されるメモリカードとホストを概略的に示す図。本実施形態に適用されるメモリカードの構成を概略的に示す図。本実施形態に係るデータの書き込み動作を概略的に示すフローチャート。本実施形態に係るデータの書き込み動作を示すものであり、１ページ内に記憶されるデータとＭＫＢＩＤの関係を概略的に示す図。

符号の説明

１…メモリカード、２…ＮＡＮＤ型フラッシュメモリ、３…コントローラ、１０…ホスト、データ１〜４…暗号化されたデータ、ＭＫＢＩＤ１〜４…識別データ。

Claims

セキュア領域の１ページに、複数のデータを記憶するとともに、前記１ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶する記憶部を有することを特徴とする記憶装置。
複数のデータを記憶するセキュア領域を有し、前記セキュア領域は複数のページにより構成された記憶部と、
前記セキュア領域の１ページに、複数のデータを記憶させるとともに、前記１ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別するための複数の識別データを記憶させるコントローラと
を具備することを特徴とする記憶装置。
前記コントローラは、前記１ページにデータを追記するとともに、前記識別データを追記することを特徴とする請求項２記載の記憶装置。
複数のデータをセキュア領域の１ページに記憶させ、
前記１ページの特定の位置に、前記複数のデータにそれぞれ対応し、各データを暗号化するためのキーデータを識別する複数の識別データを記憶させる
ことを特徴とする記憶装置の制御方法。
前記キーデータはＭＫＢ（Media Key Block）であり、前記識別データは、ＭＫＢを識別するための識別データであることを特徴とする請求項１乃至３記載の記憶装置又は請求項４記載の記憶装置の制御方法。