JP2007528550A - 電子回路 - Google Patents

電子回路 Download PDF

Info

Publication number
JP2007528550A
JP2007528550A JP2007502451A JP2007502451A JP2007528550A JP 2007528550 A JP2007528550 A JP 2007528550A JP 2007502451 A JP2007502451 A JP 2007502451A JP 2007502451 A JP2007502451 A JP 2007502451A JP 2007528550 A JP2007528550 A JP 2007528550A
Authority
JP
Japan
Prior art keywords
latch
electronic circuit
mode
pipeline
operating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007502451A
Other languages
English (en)
Inventor
アドリアヌス、イェー.ビンク
マルク、エン.オー.デ、クラーク
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JP2007528550A publication Critical patent/JP2007528550A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/38Concurrent instruction execution, e.g. pipeline or look ahead
    • G06F9/3867Concurrent instruction execution, e.g. pipeline or look ahead using instruction pipelines
    • G06F9/3871Asynchronous instruction pipeline, e.g. using handshake signals between stages
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G06F21/755Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation with measures against power attack

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Computer Security & Cryptography (AREA)
  • Advance Control (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Pipeline Systems (AREA)

Abstract

第1及び第2のパイプラインステージ、並びに当該パイプラインステージの間に配置されたラッチを含み、イネーブル信号に応じて当該ラッチがオープン及びクローズされるノーマルモード、並びに当該ラッチのオープン及びクローズに関連付けられた電流ピークを低減するために当該ラッチのオープンが維持される低減モードで動作するように構成された電子回路であって、電力分析技術を用いて複合することがより困難な電子回路が提供される。

Description

本発明は、電子回路分野に関し、特に、パイプラインを含む電子回路の暗号化機能の集積化に関する。
マイクロプロセッサは、暗号化を含む応用にしばしば用いられる。この一例は、スマートカードに用いられるマイクロプロセッサである。これらの応用に関しては、データの安全性が最も重要であり、解読又は複合が困難なマイクロプロセッサを保証することに多くの努力が期待される。
マイクロプロセッサを解読する最も一般的な方法の1つは、スマートカードの電力出力をモニタすることによるものである。この技術の最も基本的な方法は単純電力解析(SPA)といわれ、より複雑な技術は電力差分解析(DPA)と呼ばれる。
パイプライン型のプロセッサでは、マイクロプロセッサの各ステージのクロックがモニタされ、SPA及びDPAに用いられ得る電流ピークを引き起こす。これらの電流ピークは、結果的に、スマートカードによって処理されるデータを抽出するために解析され得る。
SPA及びDPAのような電力出力分析技術の効果を低減する1つの方法は、電流ピークの発生をランダム化し、最小化することである。
同期式システムでは、クロック信号の全ての立ち上がりエッジで、各ステージの全てのフリップフロップの中へ新しいデータがラッチされる。マイクロプロセッサのパイプラインの全てのステージの同期式クロックが、DPA及びSPAを用いることによって容易に検出可能な大きな電流ピークとなる。電圧スケーリング、又は“Secure Contactless Smartcard ASIC with DPA Protection”IEEE Journal of Solid State Circuits, Vol.36, No.3, March 2001, p559−565 by Patrick Rakers, Larry connell, Tim Collins and Dan Russellに開示されているような技術は、これらの電流ピークを低減し、同期式マイクロプロセッサベースのスマートカードをより安全にするために開発されたものである。しかしながら、これらの技術には、独立ネットワーク又は電圧スケーリング回路の追加が必要であり、必要とされるハードウェアの量を増やすことになる。
代替的には、非同期式マイクロプロセッサが同期式マイクロプロセッサの代わりに用いられ得る。
多くの非同期式マイクロプロセッサは、並列処理及び性能を増加させるためのパイプラインを用いる。つまり、いくつかの独立ステップを含むマイクロプロセッサの命令実行場所である分割ユニットは、各ステップを実行するマイクロプロセッサの中に作られ得る。1つのユニットが命令を実行し終えた場合は、パイプラインの次のユニットに命令が伝えられ、次の命令の処理を開始する。それ故に、実行される全ての命令に必要とされる時間の長さは非同期型システムと同じままであるにもかかわらず、次の命令が1つのユニットだけ後方にあるので、全体的な結果としては、マイクロプロセッサの性能が改善されたものになる。
1つのコンポーネントがデータを処理する時間及びシステムの次の部分にデータをいつ伝播するかについてグローバルクロック信号が制御するような同期式回路とは違って、非同期式システムのコンポーネントは、各自のレートでタスクを実行し、システムの次の部分がデータの受信の確認応答をした場合にのみ次のタスクへ進む。
それ故に、非同期式マイクロプロセッサは、パイプラインステージを通してデータをラッチするためのグローバルクロックを持っておらず、必要な時と場所でデータがラッチされるだけであるので、同期式マイクロプロセッサに比べて、電流ピークは、大きさが減少し、発生時間が広がる。それ故に、SPA及びDPA技術を用いてマイクロプロセッサによって処理される命令及びデータを解析することはより困難である。
しかしながら、特定はより困難であるが、電流ピークは未だに存在し、マイクロプロセッサデータを不正に取り出させ得る。
従って、非同期式マイクロプロセッサの電流ピークの発生及び大きさをさらにランダム化する技術が必要である。
発明の概要
本発明の第1の態様によれば、第1のパイプラインステージ及び第2のパイプラインステージ、並びに当該パイプラインステージの間に配置されたラッチを含む電子回路であって、有効信号に応答して当該ラッチがオープン及びクローズされるノーマルモード、並びに当該ラッチのオープン及びクローズに関連付けられる電流ピークを低減するために当該ラッチのオープンが維持される低減モードで動作するように変化する電子回路が提供される。
好ましくは、当該電子回路は第3のパイプラインステージ及び第2のラッチを含み、当該第2のラッチは、当該第2のパイプラインステージと第3のパイプライステージの間に配置される。
電子回路が低減モードで動作している場合に、当該第1のラッチ及び第2のラッチは、当該ラッチのオープン及びクローズに関連付けられる電流ピークを低減するようにオープンが維持され得る。
代替的には、当該電子回路が低減モードで動作している場合に、当該第1のラッチ及び第2のラッチのうち1つが、ラッチのオープン及びクローズに関連付けられる電流ピークを低減するようにオープンが維持される。好ましくは、当該オープンが維持されるラッチは時間とともに変化する。好ましくは、当該第1のラッチ及び第2のラッチは異なる時間の長さでオープンが維持される。
好ましくは、電子回路が低減モードで動作する時間の長さは変化する。
本発明のもう1つの態様によれば、第1のパイプラインステージ及び第2のパイプラインステージ、並びに当該ステージの間に配置されるラッチを含む電子回路を動作させる方法であって、有効信号に応答して当該ラッチがオープン及びクローズされるノーマルモード、並びに当該ラッチのオープン及びクローズに関連付けられる電流ピークを低減するように当該ラッチのオープンが維持される低減モードで当該電子回路を動作させる方法が提供される。
本発明のより良い理解のために、そして、効果がどのようにもたらされるかをより明確に示すために、一例として、以下の図面について説明される。
発明の詳細な説明
本発明は、以下の非同期式マイクロプロセッサのパイプラインを参照して説明されるが、当然のことながら、パイプラインを有するいかなるタイプの電子回路にも本発明が適用できる。
図1は、本発明の一態様に関する5ステージパイプラインを示す。本発明は、5ステージパイプラインを参照して説明されるが、当然のことながら、いかなる数のステージを有するパイプラインにも本発明が適用できる。
パイプライン2のステージは、それぞれ、各々のラッチ(4、6、8、10及び12)を含み、従来と同様に、各ラッチが、ラッチの動作モードを決めるそれぞれの有効信号、En1、En2、En3、En4又はEn5を有する。ラッチが有効の場合は、ラッチの出力はラッチの入力と同じであり、そのようなラッチは透過と呼ばれる。ラッチが無効の場合は、ラッチの出力は直前の入力値を保持する。
命令メモリ14は、第1のラッチ4に接続され、プロセッサパイプライン2に対する命令を格納する。この命令は、データ命令16の特定アドレスにアクセスするために用いられるロード命令を含んでも良く、又は、算術論理演算装置(ALU)18によって実行される算術演算命令を含んでも良い。他のタイプの命令は、例えば、比較命令、ジャンプ命令、分岐命令及び記憶命令である。
検索された命令は、第1のラッチ4に記憶され、第1のユニット20に渡される。第1のユニット20は、複合ステージとして一般に知られ、検索された命令を複合する。先行する命令が第3のラッチ8に安全に記憶されたことの確認を第2のラッチ6が受け取った場合に、制御信号及びデータ信号を含んでも良い第1のユニット20の出力が第2のラッチ6に記憶される。これらの制御信号及びデータ信号は、パイプラインの各ステージで行うべき処理がどのようなものであるかを伝える。
第2のラッチ6に記憶された命令は、次に、ALU18によって実行される。命令が算術演算命令である場合は、ALU18は演算処理を行う。しかしながら、命令がロード命令である場合は、ALU18は、パイプライン2の第4のステージでデータメモリ16にアクセスされなければならないアドレスを計算する。先行する命令が次のステージによって記憶されたことの確認を第3のラッチ8が受け取った場合は、次に、第3のラッチ8のレジスタ22又は24に演算処理の結果が記憶される。結果を記憶する第3のラッチ8の内部の特定レジスタ22、24は、実行される命令の性質によって決められる。例えば、命令がロード命令である場合は、データメモリ16がアクセスされ得るようにトップレジスタ22に結果が記憶される。代替的には、命令が演算処理命令である場合は、ボトムレジスタ24に結果が記憶される。一実施例では、有効信号En3は、条件付きビットと連動して分割レジスタ22、24の選択を可能にする。
第4のステージでは、現在の命令がロード命令である場合は、データメモリ16がアクセスされ、必要とされるデータがラッチ10のトップレジスタ26に読み出される。現在の命令が算術演算命令である場合は、第3のステージからの結果(ラッチ8に記憶された結果)がラッチ10のボトムレジスタ28にここで記憶される。
第3のラッチ8及び第4のラッチ10のいずれにも2つのレジスタだけが示されるが、当然のことながら、2以上であっても良く、正確な数は、パイプラインが実行できる命令のタイプに依存する。
第5のステージでは、第4のステージの結果(ラッチ10に記憶された結果)がラッチ12に書き込まれる(以下、「レジスタファイル」という)。
上記のとおり、この非同期式パイプラインは、当然、パイプラインステージを通してデータのラッチを制御するためのグローバルクロック信号を有していないので、同期式マイクロプロセッサと比べた場合に、電流ピークの大きさは低減され、発生時間が広がる。しかしながら、特定は困難であるが、電流ピークは未だに存在し、非同期式マイクロプロセッサの中にデータを未だに分断して導き得る。
それ故に、本発明によれば、透過モードがランダムに維持され、パイプラインの2つの隣接ステージを1つのステージへ効果的に結合し、パイプラインを通したデータのラッチに関連付けられた電流ピークを低減することができるように、マイクロプロセッサパイプラインの1又はそれ以上のラッチを制御できる。透過が維持されるパイプラインのラッチを変えることによって、電流ピークのタイミングもランダム化され得る。
それ故に、図1に示された本発明の態様では、第2、第3及び第4のステージラッチ6、8及び10の動作を制御するためにラッチ制御回路30が設けられる。各ラッチ制御回路30は、適当なラッチ有効信号及び適当なラッチ制御信号(CTRL)を受け取る。
本発明の代替的な態様によれば、ラッチコントローラ又は追加のラッチコントローラは、単に図1に示された第2、第3及び第4のラッチのみならず、パイプラインの他のラッチに接続され得る。
ラッチ制御回路30は、関連付けられたラッチの動作モードを制御するために機能する。制御信号(CTRL)が、ラッチが通常に動作すべきことを示す場合は、ラッチ制御回路30は、有効信号Enによってラッチを動作させる。つまり、有効信号は、ラッチが透過(次の記憶されるデータをロードしているとき)かどうか、又は、ラッチが直前に有効になった場合の直前の入力値を保持しているかどうかを制御する。
しかしながら、ラッチのオープン及びクローズと関連付けられた電流ピークを低減することが望まれる場合は、制御信号(CTRL)は、ラッチを透過にし、2つのステージを1つのステージに効果的に結合させる。つまり、ラッチ制御回路30は、有効信号Enを無効にし、透過状態でラッチを保持する。これら2つのステージのうち最初のステージにデータが入力された時点で、次の非透過ラッチが命令の結果の受信の確認応答をするまで、ラッチは透過モードに維持される(この確認に必要とされる時間の長さは、システムで用いられるハンドシェイクプロトコルに依存する)。
当然のことながら、1又はそれ以上のラッチ(それらのラッチがパイプライン内で連続した位置にあるか否かを問わない)は、同時に透過状態が維持されても良い。
1又はそれ以上のラッチのオープンが維持されるモードを有し、そのステージを効果的に透過にするようなパイプライン2は、「低減された」パイプラインとして知られる。
パイプラインラッチコントローラの一実施は図2に示される。ノーマルラッチングモード(有効信号Enによって制御される)と透過が保持される低減モードとの間でラッチが切り替えられる。
この図では、有効信号(En)のハイは、ラッチが透過になることを意味する。しかしながら、有効信号(En)のロウがラッチを透過にするような異なる状況に対してこのコントローラを採用することは、当業者に容易に明らかである。
ラッチコントローラ30では、低減モードとノーマルモードの間の切り替えは、制御信号(CTRL)によって決められる。制御信号(CTRL)は、入力として有効信号(En)と供給電圧信号(VDD)を有するマルチプレクサ32の動作を制御する。
電流ピークの発生及び大きさをランダム化するように低減されるべきであると決定された場合は、供給電圧信号(VDD)がラッチの動作を制御するように、マルチプレクサ32が制御信号(CTRL)によって制御される。それ故に、有効信号(En)の値によらず、ラッチは強制的に、透過状態になる。再び、パイプラインによってラッチが用いられる場合は、有効信号(En)がラッチを通過し、通常通りラッチにデータを記憶できるように、制御信号がマルチプレクサ32を動作させる。
当然のことながら、上記及び図2に示されたラッチ制御回路は、例示的なものであって、本発明を実施するために用いられても良い多くの可能性のあるラッチ制御回路のうちの1つに過ぎない。ラッチ制御回路の多くの代替的なタイプは当業者に容易に明らかである。
それ故に、上記コントローラを有するラッチは透過モードに切り替えられ得る一方、システム内の他のラッチは、それらの有効信号に応答して通常通りラッチング状態を保ち得る。パイプラインに複数のラッチコントローラがある場合は、各ラッチコントローラは同じ制御信号を受け取っても良く、個別の制御信号を受け取っても良い。
制御信号(CTRL)は、ランダム信号発生器(図示されない)によって生成される。信号発生器は、「ランダム」信号がラッチ動作に関して安全であるように動作するように構成される。例えば、現在のデータを記憶しているラッチが、そのデータを次のラッチが記憶する前に透過状態に切り替えられる場合は、データを失うことになるであろう。図3は、例示的な2つの安全な制御信号を示す。
信号(a)は、一般的なラッチに関する有効信号である。立ち上がりエッジは、ラッチが、次のデータをロードするための透過(又はオープン)モードになるポイントに反応し、立ち下がりエッジは、ラッチがクローズし、データが蓄積されるポイントに反応する。
信号(b)及び(c)は、本発明に係る第1及び第2の安全な制御信号を示す。信号の立ち上がり及び立ち下がりエッジは、最初の有効信号の立ち上がり及び立ち下がりに反応するので、セットアップの導入及びレジスタのホールドバイオレーションが妨げられ、信号は安全であるとみなされる。
立ち上がり及び立ち下がりエッジは、最初の有効信号の立ち上がり及び立ち下りに反応しないので、信号(d)は危険な信号である。
それ故に、非同期式マイクロプロセッサは、同期式の等価物に比べて電流ピークを削減したので、パイプラインの減少は、パイプラインのあるステージのラッチをランダムにオープンさせるように用いられ得るし、より小さな電流ピークのランダム発生をもたらす。このことは、マイクロプロセッサで発生した作用が何かを決めることがより困難であり、それ故に、スマートカードのデータを不正に取り出すことがより困難であることを意味する。
パイプラインステージが減少した場合は、第2の利点は、そのステージのラッチを作用させる必要がないので素子の電力消費が減少するという事実に起因する。
第3の利点は、ラッチが透過になる状況をプログラムできるという事実に起因する。従って、高性能が必要とされる一方で、機密データを処理する場合の利用パイプラインの低減が必要とされる場合にも、マイクロプロセッサは通常通り(すなわち、全てのラッチがノーマルモードで)動作できた。
上述された実施例は本発明を限定するものではなく、当業者であれば、添付の特許請求の範囲に記載された範囲から逸脱することなく多くの代替的な実施例を設計できることに注目すべきである。「含む(comprising)」という語は、請求項に列挙された要素又はステップの存在を除外するものではない。
本発明の一態様に関する5ステージパイプラインである。 本発明の実施例に関するパイプラインラッチコントローラの一実施を示す。 本発明に係る制御信号を示す。

Claims (18)

  1. 第1及び第2のパイプラインステージと、
    前記パイプラインステージの間に配置されたラッチを含む電子回路であって、
    有効信号に応答して前記ラッチがオープン及びクローズされるノーマルモード、並びに前記ラッチのオープン及びクローズに関連付けられた電流ピークを低減するために前記ラッチのオープンが維持される低減モードで動作する電子回路。
  2. 請求項1に記載の電子回路であって、さらに、
    前記ラッチに接続されたラッチ制御回路を含み、
    前記ラッチ制御回路は、前記電子回路がノーマルモードである場合に有効信号を有するラッチを制御し、前記電子回路が低減モードである場合にラッチのオープンを維持するように構成されたことを特徴とする電子回路。
  3. 請求項1に記載の電子回路であって、
    前記電子回路は、第3のパイプラインステージ及び第2のラッチをさらに含み、
    前記第2のラッチは、前記第2と第3のパイプラインステージの間に配置されたことを特徴とする電子回路。
  4. 請求項3に記載の電子回路であって、
    前記電子回路が低減モードで動作している場合に、前記ラッチのオープン及びクローズに関連付けられた電流ピークを低減するために前記第1及び第2のラッチのオープンが維持される電子回路。
  5. 請求項3に記載の電子回路であって、
    前記電子回路が低減モードで動作している場合に、前記ラッチのオープン及びクローズに関連付けられた電流ピークを低減するために前記第1及び第2のラッチのうち1つのオープンが維持されることを特徴とする電子回路。
  6. 請求項5に記載の電子回路であって、
    前記オープンが維持されるラッチが時間とともに変化することを特徴とする電子回路。
  7. 請求項6に記載の電子回路であって、
    前記第1及び第2のラッチは、異なる時間の長さでオープンが維持されることを特徴とする電子回路。
  8. 請求項1〜7のいずれか1項に記載の電子回路であって、
    前記電子回路が低減モードで動作する時間の長さが変化することを特徴とする電子回路。
  9. 請求項3に記載の電子回路であって、
    前記第2のラッチに接続された第2のラッチ制御回路をさらに含むことを特徴とする電子回路。
  10. 請求項9に記載の電子回路であって、
    前記第2のラッチ制御回路は、前記電子回路の動作モードを示す信号を受け取ることを特徴とする電子回路。
  11. 請求項10に記載の電子回路であって、
    前記電子回路が低減モードで動作している場合に、前記信号は、第1のラッチ、第2のラッチ又は第1及び第2のラッチの両方のオープンが維持されることを示すことを特徴とする電子回路。
  12. 請求項9に記載の電子回路であって、
    各ラッチ制御回路は、前記電子回路が低減モードで動作している場合に、それぞれのラッチのオープンが維持されるかどうかを示すそれぞれの制御信号を受け取ることを特徴とする電子回路。
  13. 第1及び第2のパイプラインステージ、並びにステージの間に配置されたラッチを含む電子回路を動作させる方法であって、
    有効信号に応答して前記ラッチがオープン及びクローズされるノーマルモード、並びに前記ラッチのオープン及びクローズに関連付けられた電流ピークを低減するために前記ラッチのオープンが維持される低減モードで前記電子回路を動作させる方法。
  14. 請求項13に記載の方法であって、
    前記電子回路はさらに、第3のパイプラインステージ及び第2のラッチを含み、
    前記第2のラッチは、前記第2及び第3のパイプラインステージの間に配置され、
    前記電子回路が前記第2のラッチのオープン及びクローズに関連付けられた電流ピークを低減するための低減モードで動作している場合に、前記第2のラッチのオープンを維持することを特徴とする方法。
  15. 請求項14に記載の方法であって、
    前記電子回路が低減モードで動作している場合に、前記第1のラッチ及び第2のラッチは異なる時間でオープンが維持されることを特徴とする方法。
  16. 請求項15に記載の方法であって、
    前記第1のラッチ及び第2のラッチは異なる時間の長さでオープンが維持されることを特徴とする方法。
  17. 請求項14に記載の方法であって、
    前記電子回路が低減モードで動作している場合に、前記第1のラッチ及び第2のラッチの両方は、オープンが維持されることを特徴とする方法。
  18. 請求項13に記載の方法であって、
    前記電子回路が低減モードで動作する時間の長さが変化することを特徴とする方法。
JP2007502451A 2004-03-10 2005-02-24 電子回路 Withdrawn JP2007528550A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP04100982 2004-03-10
PCT/IB2005/050685 WO2005088442A2 (en) 2004-03-10 2005-02-24 Pipeline circuit

Publications (1)

Publication Number Publication Date
JP2007528550A true JP2007528550A (ja) 2007-10-11

Family

ID=34960607

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007502451A Withdrawn JP2007528550A (ja) 2004-03-10 2005-02-24 電子回路

Country Status (8)

Country Link
US (1) US20070162768A1 (ja)
EP (1) EP1728152B1 (ja)
JP (1) JP2007528550A (ja)
KR (1) KR20070029146A (ja)
CN (1) CN100442223C (ja)
AT (1) ATE467173T1 (ja)
DE (1) DE602005021070D1 (ja)
WO (1) WO2005088442A2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100472432C (zh) * 2004-03-10 2009-03-25 Nxp股份有限公司 电子电路
US7814300B2 (en) 2008-04-30 2010-10-12 Freescale Semiconductor, Inc. Configurable pipeline to process an operation at alternate pipeline stages depending on ECC/parity protection mode of memory access
DE102012201710A1 (de) * 2011-02-14 2012-08-16 Denso Corporation Wärmetauscher

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG75756A1 (en) * 1994-02-28 2000-10-24 Intel Corp Method and apparatus for avoiding writeback conflicts between execution units sharing a common writeback path
US6609209B1 (en) * 1999-12-29 2003-08-19 Intel Corporation Method and apparatus for reducing the power consumed by a processor by gating the clock signal to pipeline stages
EP1496420B1 (de) 2000-05-22 2007-07-04 Infineon Technologies AG Sicherheits-Datenverarbeitungseinheit sowie dazugehöriges Verfahren
AU2001292980A1 (en) * 2000-10-23 2002-05-06 The Trustees Of Columbia University In The City Of New York Asynchronous pipeline with latch controllers
US6848060B2 (en) * 2001-02-27 2005-01-25 International Business Machines Corporation Synchronous to asynchronous to synchronous interface
US6586966B1 (en) * 2001-09-13 2003-07-01 Altera Corporation Data latch with low-power bypass mode
US7076681B2 (en) * 2002-07-02 2006-07-11 International Business Machines Corporation Processor with demand-driven clock throttling power reduction
US7065665B2 (en) * 2002-10-02 2006-06-20 International Business Machines Corporation Interlocked synchronous pipeline clock gating
US7076682B2 (en) * 2004-05-04 2006-07-11 International Business Machines Corp. Synchronous pipeline with normally transparent pipeline stages
TWI259659B (en) * 2005-05-13 2006-08-01 Ind Tech Res Inst Pipelined datapath with dynamically reconfigurable pipeline stages

Also Published As

Publication number Publication date
EP1728152B1 (en) 2010-05-05
WO2005088442A3 (en) 2006-05-26
DE602005021070D1 (de) 2010-06-17
ATE467173T1 (de) 2010-05-15
US20070162768A1 (en) 2007-07-12
CN1930550A (zh) 2007-03-14
KR20070029146A (ko) 2007-03-13
EP1728152A2 (en) 2006-12-06
WO2005088442A2 (en) 2005-09-22
CN100442223C (zh) 2008-12-10

Similar Documents

Publication Publication Date Title
Yuce et al. Fault attacks on secure embedded software: Threats, design, and evaluation
Riviere et al. High precision fault injections on the instruction cache of ARMv7-M architectures
Korak et al. On the effects of clock and power supply tampering on two microcontroller platforms
Moore et al. Improving smart card security using self-timed circuits
US9740863B2 (en) Protecting a secure boot process against side channel attacks
Saputra et al. Masking the energy behavior of DES encryption [smart cards]
EP2294526B1 (en) A method for secure data reading and a data handling system
US7801298B2 (en) Apparatus and method for detecting a potential attack on a cryptographic calculation
CN109643346B (zh) 控制流完整性
US10223117B2 (en) Execution flow protection in microcontrollers
US7318145B1 (en) Random slip generator
Zankl et al. Side-channel attacks in the internet of things: threats and challenges
Gigerl et al. Secure and efficient software masking on superscalar pipelined processors
Antognazza et al. Metis: An integrated morphing engine CPU to protect against side channel attacks
US20070083770A1 (en) System and method for foiling code-injection attacks in a computing device
Ragel et al. Micro embedded monitoring for security in application specific instruction-set processors
JP2007528550A (ja) 電子回路
JP2004510213A (ja) パイプライン・アーキテクチャ準拠マイクロコントローラのための機密保護対策方法
Guha et al. SARP: self aware runtime protection against integrity attacks of hardware trojans
EP3214566B1 (en) Preventing side channel attacks on a cpu
EP4162641A1 (en) A computing platform for preventing side channel attacks
Zhang et al. RAGuard: An Efficient and User-Transparent Hardware Mechanism against ROP Attacks
Zhou et al. A Novel Fast Recovery Method for HT Tamper in Embedded Processor
Qu Hardware security and trust: A new battlefield of information
Islam et al. Behavioral synthesis of key-obfuscated rtl ip

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080222

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080619

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091014