JP2007518254A - 多層アニール誘導無秩序化 - Google Patents

多層アニール誘導無秩序化 Download PDF

Info

Publication number
JP2007518254A
JP2007518254A JP2006543603A JP2006543603A JP2007518254A JP 2007518254 A JP2007518254 A JP 2007518254A JP 2006543603 A JP2006543603 A JP 2006543603A JP 2006543603 A JP2006543603 A JP 2006543603A JP 2007518254 A JP2007518254 A JP 2007518254A
Authority
JP
Japan
Prior art keywords
heat treatment
band gap
qwi
region
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006543603A
Other languages
English (en)
Inventor
マーシュ,ジョン,ヘイグ
アンドリービッチ ヤンソン,ダン
マクドガル,スチュワート,ダンカン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intense Ltd
Original Assignee
Intense Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intense Ltd filed Critical Intense Ltd
Publication of JP2007518254A publication Critical patent/JP2007518254A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02BOPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24Coupling light guides
    • G02B6/42Coupling light guides with opto-electronic elements
    • G02B6/43Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00Nanooptics, e.g. quantum optics or photonic crystals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/182Intermixing or interdiffusion or disordering of III-V heterostructures, e.g. IILD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2059Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2068Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/3413Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers comprising partially disordered wells or barriers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 量子井戸混合(QWI)方法に関し、光半導体デバイス生成時にエネルギーバンドギャップを変更して、QWI処理を空間的に制御し、複数のバンドギャップをウエハ上と、デバイスと、基板表面に生成する。
【解決手段】 半導体基板表面の第1領域を、QWI開始材料を利用してパターニングし、基板に第1の熱処理サイクルを行い、第1領域に第1のバンドギャップを生成し、基板の表面の、第1領域と異なる第2領域を、QWI開始材料を利用してパターニングし、基板に第2の熱処理サイクルを行い、第2領域に第2のバンドギャップを生成し、累積バンドギャップを前記第1領域に生成し、累積バンドギャップでは前記第1および第2熱処理サイクルの結果が累積されている。
さらなる工程で累積バンドギャップを追加する。
【選択図】図3

Description

本発明は、光半導体デバイスの形成時にエネルギーバンドギャップ(energy band gap)を変更するのに適した量子井戸混合(QWI)技術に関する。特に、QWI方法を空間制御し、ウエハ、デバイスおよび基板上でバンドギャップをさまざまにシフトさせるQWI技術に関する。
QWI技術の研究は数多く行われている。QWI工程では、量子井戸を構成する薄膜層の組成が選択的に無秩序化され、各井戸の内部でエネルギーレベルが変化しエネルギーバンドギャップのずれが起こる。このため混合される材料の放射波長および吸収波長を変更することができる。
様々なQWI技術が開発されており、不純物誘導、不純物なし(誘電体キャップ)、インプランテーション誘導およびレーザー誘導法といった技術を含む。QWIはGaAs/AlGaAsおよびInP/AlInGaAs(P)を含む一連の材料システムにおいて実証されている。
先行技術(先行技術文献は、本明細書の末尾に添付1として記載されている)における研究の大半は、2つのバンドギャップを得る処理を行うことを目的とし、低い方向にシフトした(名目上は成長したバンドギャップ)領域と、混合された領域との間で、大きく異なるシフトを得ることに主眼がおかれている。バンドギャップの制御を向上する様々な技術が提案されており、例えば様々な材料を用いるもの[1,2]、付着条件に関するもの[3,4]、化学量論に関するもの[5]、不純物のない処理において誘電体キャップの寸法[6]と厚さ[7−9]に関するもの、イオン照射量[8,10]、レーザー照射[11−14]、表面被覆および分解効果[15]、および上述した研究の中で最も一般的なものとして、アニール処理温度と継続時間に関するものがある。しかしながら、これらの方法の全てが、単一ウエハ上に複数の、すなわち2つよりも多数のバンドギャップを生成するために利用されるわけではない。
一般的に、複数バンドギャップは、コア二重バンドギャップ処理と以下に示す方法とを共に利用して生成することができる。
1.繰り返しの、[10、15−21]および/または様々な量の、照射−アニール [12−14]の組合せ、
2.様々な材料[2−5]の、および界面効果[2−5]の、誘電体キャップを選択、
3.QWIバリアマスク[7,9,25,26]と様々な厚さ[7,8]、
4.空間/解像効果[6、15]
QWI技術は数多くあるが、これらの技術を用いて制御された仕方で複数バンドギャップを共通基板上に規定する先行技術は不足している。
第1の先行技術による方法は、イオンインプランテーションとプラズマ照射の繰返しサイクルと、高温高速アニール(RTA)処理とを行い、所望バンドギャップを得る高速アニール(RTA)処理に基づく[10、15−21]。この方法は、量子井戸レーザー[17,27]の波長と赤外光検出器[20,21]とを調整するために利用されている。繰返し工程は、単一アニール処理で得られる累積ずれ[17−20、28]よりも大きい累積ずれを得るために利用される。
上述の方法を利用して、選択された領域で複数バンドギャップを得るためには、[20]に示されるように、この領域に対しパターニングし、インプランテーション/アニール処理サイクルを施し、この処理を所望バンドギャップのそれぞれに対して繰り返す。
アニール処理条件を利用して混合の量を制御する場合は、事情はより複雑である。RTA処理の影響は、RTA処理を受ける順序に関わらず、全バンドギャップ領域に及び、したがって先に作られたバンドギャップをシフトさせる可能性がある。インプランテーション/アニール処理組合せサイクルでは、パターニングと照射処理を最初に行い、後に通常のアニール処理を行うことにより、この問題を避けることができる。
文献[29]では、アニール処理を、犠牲イオン注入層に複数回行って、複数バンドギャップを作った。犠牲イオン注入層は、後に続くアニール処理でバンドギャップシフトを得る必要のない領域から、選択的に除外されている。犠牲層が除外された領域では、QWI抑制がなされ、後に続くアニール処理により、この領域には実質的にバンドギャップシフトが起こらなかった。
しかしながら、このような方法は、QWIRTA可能処理においては行えない。QWI RTA可能処理では、特にスパッタリング誘導無秩序化(SID)処理において、不純物拡散および/または誘電体キャップによってシフトが誘導される。SID処理は不純物をスパッタ付着、(例えば材料表面に硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズ、セレンなどを付着)し、高温アニール処理を行う。PECVDで付着させた珪酸層の基板の、対応する領域を保護することにより、QWI抑制(バンドギャップシフトなし)が行われる。
アニール処理中における、欠陥の高温誘導生成および相互拡散は、混合の主となる機構であるが、後のアニール工程による欠陥/不純物源を除去したとしても必ずしも完全に抑制できない。言い換えれば、照射/露光ベースの処理では、混合剤(例えば[29]のインプランテーション量または欠陥層)は特定の混合段階に限って作用するのに対し、キャップベースの処理では、QWI開始キャップを除去したとしても、後の混合工程における混合剤の作用を完全に抑制することはできない。したがって、後者の場合、後続のRTA処理のそれぞれは、前の工程で得られたシフトに対し制御不可能な影響を与える。
第2の先行技術[15,16]、その他においては、誘電体キャップを利用してアニール処理継続時間を変化させてQWIシフトを制御することが提案されている。しかしながら、誘電体キャップと複数アニール処理の併用について述べているのは、[16]のみである。InGaAs/InAlAs多層量子井戸(MQW)構造を、Si34誘電体キャップの付着によって部分的に無秩序化し、続いてRTA処理を850℃で1から5秒間繰返しおこなった。上記の処理を行った理由は、単一アニール処理によって得られる累積ずれ(43nm)よりも大きい累積ずれを得るためである。文献[16]は単一基板上に複数バンドギャップを生成することを考慮していないし、先に混合された領域でさらに生成される不要のずれを克服するという問題を考慮していない。
本発明の目的は、不純物拡散および/または誘電体キャップに基づいたQWIを利用して、単一デバイス基板上に複数のバンドギャップシフトを与えるQWI方法を提供することである。
本発明では一つの態様として、単一基板上に異なるバンドギャップを有する多層の量子井戸混合(QWI)領域を生成する方法が提供される。この方法は、次のステップを含んでいる。
a)前記基板の表面の第1領域を、QWI開始材料を利用してパターニングし、
b)前記基板に第1の熱処理サイクルを行い、前記第1領域に第1のバンドギャップを生成し、
c)前記基板の前記表面の、前記第1領域と異なる第2領域を、QWI開始材料を利用してパターニングし、
d)前記基板に第2の熱処理サイクルを行い、前記第2領域に第2のバンドギャップを生成し、累積バンドギャップを前記第1領域に生成し、前記累積バンドギャップでは前記第1および第2熱処理サイクルの結果が累積されている。
本発明では別の態様として、上記のように規定された方法においてそれぞれの熱処理サイクルに要するパラメーターを決定する方法が提供される。この別の態様は、
連続熱処理の結果得られる累積バンドギャップの生成方法を、対称的か非対照的か決定し、
前記方法が対称的である場合は、
複数の累積バンドギャップBG1〜BGNのそれぞれに対し必要な熱処理条件を、熱処理シーケンスAN〜A1の間の少なくとも一つのサンプルの連続使用によって決定し、
ここで、ANは、A1はBGN-1からBGNを得るための前記熱処理、A2はBGN-2〜BGN-1を得るための前記熱処理というように、BG0〜BG1を得るための前記熱処理であり、
前記方法が非対称的である場合は、
複数の累積バンドギャップBG1〜BGNのそれぞれに対し必要な熱処理条件を、それぞれのバンドギャップに対してA1〜Anの順で行う熱処理シーケンスの一部または全工程で、複数のサンプルを使用して決定する。
本発明の具体例について、添付図面を参照し、実施例を用いて詳述する。
本発明の方法により、複数のバンドギャップを、制御された方法で複数の混合工程を経て、同一のウエハまたは基板上に画定することができる。本発明の方法は、とりわけ、半絶縁性(SI)InP基板上でAl−四元InP材料(Al-quaternary InP material)に適合するので、高周波光電子デバイス製造に利用することができる。そのため素子集積可能性が高くなり、従って、必要に応じてバンドギャップに同調した能動素子および受動素子を、光集積回路および/または単一集積デバイスの要素として共通基板上に製造することができる。例えば、半導体光増幅器(SOA)により増幅された変調器、光検出器、スイッチ、外部共振型レーザー(extended-cavity laser)、波長離調レーザーアレイ(wavelength-detuned laser array)、デマルチプレクサなどである。
複数のずれが不純物拡散および/またはQWI開始誘電体キャップにより誘起される、大抵のRTA可能なQWI方法においては、最初にアニールを施した後、ある熱処理工程の後にQWI開始誘電体キャップを除去すると、次の熱処理工程で得られるずれにほとんど影響を及ぼさない、ということが立証されている。換言すれば、第1のQWI工程の後で、量子井戸開始キャップを付して得たずれと、量子井戸開始キャップを付さずに得たずれは、ほとんど同一である。この効果を図1に示す。
図1は、様々なQWI方法により得られるフォトルミネセンス波長ずれを、バンドギャップを直接測定して示したものである。実線10で示す参照サンプルにおいては、基板にQWI開始キャップが付されていない。点線11で示す第1サンプルでは、アニール処理工程1の際には、QWI開始キャップを付し、続くアニール処理工程2では外す。対照のために、破線12で示す第2サンプルでは、アニール処理工程1の際、QWI開始キャップを付し、そのまま次のアニール処理工程2を行う。点線11と破線12を比較すると明らかなように、最初のアニール処理工程の後にQWI開始キャップを外しても、第2のアニール処理に誘起されるずれにはわずかな影響しか与えない。アニール処理工程1とアニール処理工程2は、InP/InAlGaAs材料の多層量子井戸構造において615℃で2分間の等温アニールを行う。
その後の処理、例えばQWI開始層と接触する上部半導体層の除去などでは、次の熱処理に伴うバンドギャップすれを完全に抑制することは通常はできない。図2は、アニール未処理サンプル(分布20)、及び、750℃で3分間アニール処理したサンプル(分布21)について、基板の深さ方向(エッチング時間を秒単位で示したもの)に対するQWI開始不純物濃度(例では銅)の分布を示す。このデータは、SIMSによって測定されたものである。量子井戸開始キャップ層22、不純物濃度の高いInGaAs層23、量子井戸24及び支持基板25をグラフの右側に示す。数多くの不純物材料が量子井戸開始に利用され得ることに注意されたい。不純物材料には硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズおよびセレンなどが含まれる。
不明確さを避けるために述べておくと、本明細書と請求の範囲では、明確かつ簡潔な表現として‘基板’という語を一般的な意味で用いており、その意味には機械的支持を行う‘当初’の基板25と次の処理工程により当初基板上部に存在する材料層すべてとを含む。換言すれば、‘基板’という表現は、一つの処理または複数の別の処理(例えば層成長または熱処理)を施す、すでに処理された材料または層の全体を指す。当初の‘生材料’基板は機械的支持基板と称することにするが、この当初基板も処理中に物理的化学的特徴が変化することに注意されたい。
QWI開始キャップを付したアニール処理前後の、SIMS分析により測定したQWI可能不純物の濃度分布に示されるように、不純物の材料への浸透は非常に深く、量子井戸を含む活性領域よりも下方に浸透している。初期アニール処理工程を受け材料内へ高濃度で浸透した不純物は、仮に、最上層の不純物供給源を除去しても、次のアニール処理でさらに混合を起こすことができる。従って、QWI開始層22(または下層23)を除去して更なるバンドギャップを抑制することは、大抵の方法ではさほどうまくいかない。
本発明の多層アニール処理を、上述した2重バンドギャップSID処理を用いて、SI InP基板上でInP/InGaAz材料の複数バンドギャップ混合に関して説明する。
図3に、デバイス基板上でInP/AlInGaAs材料を混合し4つのバンドギャップ(すでに成長したものを含む)を得るための処理方法を示す。図3−1は、すでに成長したエピウエハ構造の最上半導体層30を示す。目標バンドギャップは、ずれの大きさが小さい方から順に、BG0、BG1、BG2、BG3と称する。BG0はすでに成長した(混合されていない)バンドギャップに相当する。
工程2(図3−2)で、基板30はPECVDシリカ層31で一面を覆われている。
工程3(図3−3)で、フォトレジスト層32aが、ウエハ上に付着され、フォトリソグラフィ法により、最大バンドギャップBG3を目標とする領域33を露出するようにパターニングされる。
工程4(図3−4)で、露出した窓33に関して、PECVDシリカ層31がHFエッチング液を用いたウェットエッチング法により除去される。
工程5(図3−5)で、不純物層およびシリカ層を構成するQWI開始キャップ34aが、ウエハ上にスパッタされる。
工程6(図3−6)で、従来のフォトレジストリフト処理により、フォトレジスト層32aと重なる全領域においてQWI開始キャップ34aがリフトオフされ、QWI開始キャップ34aは領域33のBG3に残され、QWI抑制PECVD層31はQWIが抑制されるべき全領域に残される。
工程7(図3−7)で、ウエハが、高温RTAにより混合され、バンドギャップ領域33aが生成される(後に最大バンドギャップBG3となる)。
工程8(図3−8)で、フォトレジスト層32bがウエハ30上に付着され、フォトリソグラフィ法により、第2に大きいバンドギャップBG2を目標とする領域35を露出するようにパターニングされる。
工程9(図3−9)で、露出窓35のPECVDシリカ31が、HFエッチング液を用いたウェットエッチング法により除去される。
工程10(図3−10)で、不純物層およびシリカ層を構成するQWI開始キャップ34bが、ウエハ上にスパッタされる。
工程11(図3−11)で、従来のフォトレジストリフト処理により、フォトレジスト層32bと重なる全領域においてQWI開始キャップ34bがリフトオフされ、QWI開始キャップ34bは領域35のBG2に残され、QWI抑制PECVD層31はQWIが抑制されるべき全領域に残される。
工程12(図3−12)で、ウエハが、高温RTAにより混合され、バンドギャップ領域36aが生成され(後に第2に大きいバンドギャップBG2となる)、さらに領域33bのバンドギャップBG3を変更する。
工程13(図3−13)で、フォトレジスト層32cがウエハ30上に付着され、フォトリソグラフィ法により、最も小さいバンドギャップBG1を目標とする領域37を露出するようにパターニングされる。
工程14(図3−14)で、露出窓37のPECVDシリカ31が、HFエッチング液を用いたウェットエッチング法により除去される。
工程15(図3−15)で、不純物層およびシリカ層を構成するQWI開始キャップ34cが、ウエハ上にスパッタされる。
工程16(図3−16)で、従来のフォトレジストリフト処理により、フォトレジスト層32cと重なる全領域においてQWI開始キャップ34cがリフトオフされ、QWI開始キャップ34cは領域37のBG1に残され、QWI抑制PECVD層31はQWIが抑制されるべき全領域に残される。
工程17(図3−17)で、ウエハが、高温RTAにより混合され、バンドギャップ領域38が生成され(バンドギャップBG1生成)、さらに領域36bのバンドギャップを変更しバンドギャップBG2とし、領域33cのバンドギャップを変更しバンドギャップBG3とする。
工程18(図3−18)で、QWI抑制キャップ層31と同様にQWI開始キャップ層34a、34bおよび34cは、HFエッチング液を用いたウェットエッチング法により除去される。その結果、バンドギャップBG0を有する領域39(ずれていない)、バンドギャップBG1を有する領域38、バンドギャップBG2を有する領域36b、およびバンドギャップBG3を有する領域33cが形成される。
上述の処理により、基本的には、異なるバンドギャップを幾つでも作ることができる。
最終アニール工程(工程17以後)を開始するまでは、目標バンドギャップBG0〜BG3の位置を完全に規定することはできないことに注意する。アニール工程によりバンドギャップBG0からBG3をつくる、領域0から3における混合量の発展を図4に示す。ずれが全領域において生成されない事例を図4−1に示す。図4−2、4−3及び4−4に示す各々のアニール工程により、QWI開始キャップを付して何回もアニール処理を受ける領域において、ずれが蓄積されており、図4−4に示す最終アニール工程が終了して初めて目標ずれBG0〜BG3ができる。
一般的に認識されていることであるが、上述の処理は、基板表面の第1領域において表面をQWI開始材料でパターニングし、表面に第1の熱処理を行って第1領域に第1のバンドギャップを生成し、前記第1領域とは区別された基板表面の第2領域において、表面をQWI開始材料でパターニングし、表面に第2の熱処理を行って第2領域に第2のバンドギャップを生成し、第1および第2熱処理サイクルの結果、第1領域に累積バンドギャップを生成する。
さらに後の工程で、前記第1および第2領域とは異なる基板表面の第3領域において、前記基板表面をQWI開始材料でパターニングし、第3の熱処理サイクルを前記基板表面で行い、(i)第3領域に第3のバンドギャップを生成し、(ii)第2領域に累積バンドギャップを生成し、前記第2領域の累積バンドギャップでは前記第2および第3熱処理サイクルの結果が累積されており、(iii)前記第1領域に累積バンドギャップを生成し、前記第1領域の累積バンドギャップでは第1、第2および第3熱処理サイクルの結果が累積されている。
この後、さらにバンドギャップを得るため、さらに工程を追加することができる。即ち、予めQWI開始材料で覆われた前記表面の領域とは異なる、前記基板表面のその他の領域において、前記基板の前記表面をQWI開始材料でパターニングし、連続熱処理サイクルを行って前記その他の領域にバンドギャップを生成し、直前に行われたパターニング工程に先立ちQWI開始材料であらかじめ覆われた他の領域に累積バンドギャップを生成し、それぞれの累積バンドギャップでは、対応する領域に対して行われる全熱処理サイクルの結果が累積されている。
図5に示すのは上述した処理についての実験的実証結果であり、InP/AlInGaAsMQW材料の中で、20nm、30nmおよび40nmの目標フォトルミネセンスずれが得られている。上記結果は、3回の連続するアニール処理を、同一継続時間(2分)、異なる温度(605℃、610℃、646℃)で実行した後、コアSID処理を用いて得られたものである。各アニール処理の中間ずれも示す。
先に指摘したように、QWIずれは、アニール処理の温度と時間の組合せにより制御できる。SID処理を用いるとより詳しく実証され、その結果を図6に示し、アニール処理温度−時間−バンドギャップ空間の3次元表面と(図6a)等高線(6b)とで示す。1つのサンプルを順次に等温アニール処理し各工程後にフォトルミネセンスずれを測定して、その処理を異なるサンプルに対しある温度範囲で繰り返し、データを得る。一連の個々のアニール処理により得たずれと、単一の長時間アニール処理を合計継続時間と同一に施して得たずれとは、ほとんど同一であった。
上述した処理により、2つのバンドギャップ(すなわち成長したバンドギャップとQWIバンドギャップ)のみを得る従来の単一アニール処理により得たバンドギャップと、同一範囲のずれを達成することができる。さらに、恣意的に間隔を開け順次増加していくバンドギャップを多数得ることができる。これは図6aおよび6bのデータの連続性から明らかで、継続時間と温度を同一にした一連のアニール処理を、多様な継続時間と温度で行う単一のアニール処理で取って代わることができる、単一アニール処理で生じるずれは一連のアニール処理と同一である。(ずれとはすなわち、図6bの同一ずれに関する等高線上に存在する点で表される)。
同じことが一連の非等温アニール処理を様々な継続時間で行う際にも言えるが、ただし合計したずれの量は、バンドギャップを2つ作る処理で得られるずれの合計(アニール処理の温度と時間との関数として表されるバンドギャップの飽和度)より小さい。しかしこの仮説は、図6に似た特異点を示す文献16に見られるように、単一アニール処理で得られないずれを得るために複数回のアニール処理を利用する技術には適用されないことに注意されたい。その場合は、ここに述べた一般的な概念を利用することは可能であるが、バンドギャップの組み合わせ方は限られる。
各処理につき一意のアニール処理条件(温度と継続時間)で複数アニール処理をN回行って各アニール処理をA1からANで表すとき、ずれが無いバンドギャップをBG0とし、バンドギャップをBG1からBGNと表してBGNのバンドギャップずれをNと定義する。最小バンドギャップBG1は最終アニール処理工程ANにより得られ、これをAN(BG0)=BGNと表す。反対に、最大バンドギャップBGNは全アニール処理工程A1からANにより得られ、これをA1→A2→…→AN(BG0)=BGNと表す。
N=2の最も簡単な事例の場合、すなわちA2を得るためA2(BG0)=BG1を行った場合であるが、アニール条件A1は常にA1→A2(BG0)=BG2となる。このことは、上述したように、一連のA1→A2処理は、様々な条件のもと単一アニール処理を行い同一量のずれを生成することに、取って代わられるという仮定に基づく。したがって、一般的にバンドギャップNの場合、N番目のバンドギャップを定義するには、所望のずれBGnをアニール処理AN-n+1の重ね合わせとして、および一連のアニール処理AN-n+2→…→ANすべての組合わせとして表すことができ、各アニール処理は単一アニール処理と置き換え可能である。上述のようにこの事例はN=2の場合に要約され、処理の実現可能性を証明している。
特定の目標バンドギャップを念頭において複数アニール処理を実現させるために、各アニール処理工程においてアニール処理条件(アニール処理温度と時間)を設定する必要がある。複数アニール処理条件のより完全な状態を見出すためには非常な時間と労力を要する。したがって、最小限の手間で必要とする条件を得るための戦略的アプローチが提案され、設計されている。
好ましくは、複数アニール処理の完全な状態を見出すためには、小試片を用い、その小試片はQWI開始材料キャップで覆われたアニール未処理材料から切り取られたものである。この方法では、複数フォトリソグラフィーおよびスパッタリング工程は必要とされない。その方法を図7のブロック図に示す。
工程71では、最小バンドギャップBG1を得る工程ANを行うための熱条件が設定される。
工程72では、BG1に混合された前工程のサンプルを利用して、工程AN-1を行うための条件が設定される。アニール処理の順番が逆になっていることに注意する、すなわち、AN→AN-1はAN-1→ANの逆である。
工程73では、アニール処理は正の順に行われ、すでに成長したサンプルBG0を利用してAN-1→ANの順に行われる。逆および通常の順でアニール処理を行って得られる2つのずれを比較し、処理の対称性を確認する。アニール処理を行う順が、ずれの総計に効果を及ぼさない場合、アニール処理の順は対称的、すなわち可逆的である。このことの大部分は、材料と、利用するコア二重バンドギャップ処理との組合せに依存する。アニール処理を行う順が、ずれの総計に効果を及ぼす場合、アニール処理の順は非対称的、すなわち非可逆的である。
処理が対称的である場合、工程74で、次工程AN-2のアニール処理条件は、前工程で得たBG2バンドギャップサンプルを利用して設定される。これにより必要となるアニール処理条件を調べるための調整処理が非常に簡単になり、複数のBG2バンドギャップサンプルを同時に作成することができるし、最も単純な単一アニール処理の事例で示したように、最適アニール処理パラメーターAN-2を調べるためBG2バンドギャップサンプルを利用することができる。
さらなるバンドギャップが必要となる場合、工程75で、後の各バンドギャップを得るため工程74の処理を繰り返し行う。
工程76で、全アニール処理を正の順A1→A2→…→AN(BG0)=BGNで行い、全工程の条件を確認する。
工程73および/または76のテスト条件が満たされない場合、工程77で、処理は非対称的であり、厳しい調整処理を行わねばならない。その処理には、各工程が完全な状態に近づくように、未使用のBG0サンプルのみを利用する。特にバンドギャップBG2に対して、パラメーターAN-1を繰り返すときには毎回、先に設定されていたアニール処理ANに従わなければならない。その後はじめて、PLを測定しAN-1を調節する。
さらなるバンドギャップが必要となる場合、工程78で、後の各バンドギャップを得るため工程77の処理を繰り返し行う。一般的に、バンドギャップBGn+1に対して、対応するアニール処理パラメーターAN-n(BG0)を繰り返すときには毎回、先に設定されていた全アニール処理AN-m→…→AN(m=(n−1)…1)に従い、その後はじめてAN-nを調整する。
上記処理が正しく行われれば、工程76で、A1→A2→…→AN(BG0)=BGNの条件を確認する。
工程79で、図3に示す順序で、完結された複数アニール処理A1…ANを、全ウエハにわたって確認する。
すでに定着していることであるが、複数アニール処理のうちほとんどは、処理が非対称的であり、したがって工程77および78の厳しい処理に準拠する必要が生じる。
QWIのギャップ調節は、温度のみを確認しながら行って、全アニール工程A1…ANの継続時間は等しくすることが望ましい。アニール処理時間が短いため混合率が試片の寸法に影響されてしまうために処理の結果がウエハ全域と小試片とで異なるという危険を、この方法により最小限に抑えることができる。
上記の実施例は、不純物を用いたQWI開始層に関して記したものだが、その他の量子井戸開始材料と技術を用いて混合処理を開始し、促進すなわち成長させてもよい。例えば、不純物を含まない誘電体キャップと、スパッタされた材料(例えばシリカ)と、プラズマ/スパッタ損傷と先行技術に準拠した技術などとを含む。
上記の実施例は、PECVDシリカ層のQWI開始層に関して記したものだが、その他の量子井戸開始材料と技術を用いて混合処理を抑制し、沈静すなわち妨害してもよい。例えば、スピンオンガラスと、スパッタされたシリカなどとを含む。
発明を実施すれば多くの利点が提供される。それぞれのQWI工程の後にQWI開始層を除く必要がない。最終工程を経た後にまとめて除くことができる。それぞれの混合工程の後でQWI抑制層を付着する必要がない。当初の付着層は信頼に耐えうる。大きさを恣意的に設定したバンドギャップを多数生成することができる。その処理は多岐にわたる様々な材料システムと交換可能であり、たとえば半絶縁性InP基板上に設けたAl−四元InP材料システム(Al-quaternary InP material systems)を含む。
その他の実施例は添付する特許請求の範囲に含まれている。
Y. Hee Taek, et al, "Effect of dielectric-semiconductor capping layer combination on the dielectric cap quantum well disordering of InGaAs/InGaAsP quantum well structure", Technical Digest. CLEO/Pacific Rim '99,. Pacific Rim Conference on Lasers and Electro Optics Cat. No. 99TH8464., vol. 3, pp. 3, 1999. Y. Jae Su et al, "Effects of In/sub 0. 53/Ga/sub 0.47/As cap layer and stoichiometry of dielectric capping layers on impurity-free vacancy disordering of In/sub 0.53/Ga/sub 0.47/As/InP multiquantum well structures", J. Appl. Phys, vol. 88, pp. 5720-3, 2000. W. J. Choi et al, "Control of the intermixing of InGaAs/InGaAsP quantum well in impurity free vacancy disordering by hanging NH/sub 3/flow rate during the growth of SiN/sub x/capping layer", Infrared Applications of Semiconductors III. Symposium Materials Research Society Symposium Proceedings, vol. 607, pp. 515-18, 2000. Y. Jae Su, et al, "Influence of dielectric deposition parameters on the In/sub 0.2/Ga/sub 0.8/As/GaAs quantum well intermixing by impurity-free vacancy disordering", J. Appl. Phys. vol. 92, pp. 1386-90, 2002. Y. Jae Su, et al, "Dependence of band gap energy shift of In/sub 0.2/Ga/sub 0.8/As/GaAs multiple quantum well structures by impurity-free vacancy disordering on stoichiometry of SiO/sub x/and SiN/ sub x/ capping layers", J. Appl. Phys. vol. pp. 4256-60, 2002. W. J. Choi, et al, "Multiple wavelength lasers defined by stripe-width using one step impurity free quantum well intermixing technique", Proceedings of the SPIE International Soc. for Optical Engineering, vol. 3628, pp. 267- 74, 1999. H. S. Lim et al, "A novel fabrication technique for multiple-wavelength photonic-integrated devices in InGaAs-InGaAsP laser heterostructures", IEEE Photonics Technology Letters. May, vol. 14, pp. 594-6, ,2002. X. F. Liu, et al, "Control of multiple bandgap shifts in InGaAs-AlInGaAs multiple-quantum-well material using different thicknesses of PECVD SiO/sub 2/protection layers", IEEE Photonics Technology Letters, vol. 12, pp. 1141-3, 2000. S. L. Ng, et al, "A low-cost solution in generating multiple-bandgaps for 1.55 mu m optical fibre communications", Leos, pp. 626-7, 2001. P. G. Piva, et al, "Enhanced compositional disordering of quantum wells in GaAs/AlGaAs and InGaAs/GaAs using focused Ga/sup +/ion beams", Appl. Phys. Letters, vol. 65, pp. 621-3, 1994. J. J. Dubowski, et al, "Monolithic multiple wavelength ridge waveguide laser array fabricated by Nd : YAG laser-induced quantum well intermixing", J. Vacuum Science & Technology A Vacuum, Surfaces, and Films. July, vol. 20, 1426-9, 2002. T. K Ong, et al, "Fabrication of multiple-wavelength lasers in InGaAs- InGaAsP structures using direct laser writing" IEEE Photonics Technology Letters. Nov. vol. 13, pp. 1161-3, 2001 T. K. Ong, et al, "Wavelength tuning in InGaAs/InGaAsP quantum well lasers using pulsed-photoabsorption-induced disordering", Appl. Phys. Letters, vol. 78, pp. 2637-9, 2001. T. K. Sudoh et al, "Wavelength trimming of distributed-feedback lasers by photo-absorption-induced disordering", Conference Proceedings. LEOS '96 9th Annual Meeting. IEEE Lasers and Electro Optics Soc, pp. 419-20, 1996. B. S. Ooi, et al, "Selective Quantum-Well Intermixing in GaAs-AlGaAs Structures Using Impurity-Free Vacancy Diffusion", IEEE J. Q. Elect., vol. 33, pp. 1784-1793, 1997. T. Miyazawa, et al, "Compositional disordering of In/sub 0.53 /Ga/sub 0. 47/As/In/sub 0.52/Al/sub 0.48/As multiquantum well structures by repetitive rapid thermal annealing" Japanese J. of Appl Phys, Part, vol. 28, pp. L730-3, 1989. B. S. Ooi, et al,"Plasma-based integration process for integrated circuits", CLEO '95 Summaries of Papers Presented at the Conference on Lasers and Electro Optics IEEE Cat. No. 95CH35800., vol. 224, 1995. G. Piva, et al, "Bandgap tuning of semiconductor quantum well structures using ion implantation", Superlattics and Microstructures, vol. 15, pp. 385-9, 1994. P. J. Poole, et al, "The enhancement of quantum well intermixing through repeated ion implantation", Semiconductor Science and Technology. Nov., vol. 9, pp. 2134-7, 1994. L. Fu, et al, "Tuning of detection wavelength of quantum-well infrared photodetectors by quantum-well intermixing", Infrared Physics & Technology, vol. 42, pp. 171-175, 2001. A. G. Steele, et al, "Postgrowth tuning of quantum-well infrared detectors by rapid thermal annealing", in Selected Papers on Quantum Well Intermixing for Photonics, SPIE Milestone Series MS145, E. H. Li, Ed., 1998, pp. 497-499. K. Hyun Soo, et al, "Quantum well intermixing of In/sub 1-x/Ga/sub x/As/InP and In/sub 1-x/Ga/sub x/As/In/sub 1-x/ Ga/sub x/As/sub 1-y/P/sub y multiple-quantum-well structures by using the impurity-free vacancy diffusion technique", Semiconductor Science and Technology. Oct., vol. 15, pp. 1005-9, 2000. H. T. Yi, et al, "Effect of dielectric and semiconductor cap layer combinations in impurity free vacancy disordering of InGaAs/InGaAsP an single quantum well structure", Sae Mulli. Sept. vol. 41, pp. 193-8, 2000. H. T. Yi, et al, "Dependence of quantum well disordering of InGaAs/InGaAsP quantum well structures on the various combinations of semiconductor-dielectric capping layers", J. Materials Science Letters, vol. 19, pp. 835-6, 2000. S. L. Ng, et al "Polarisation-dependent performance of multiple wavelength electro-absorption intensity modulator arrays on a single InGaAs/InGaAsP chip", Leos, pp. 40-1, 2001. V. Aimez, et al, "High precision metal masking for multiple wavelength laser diode fabrication using single step ion implantation induced quantum well intermixing", Proceeding, s of the SPIE The International Society for Optical Engineering, vol. 4087, pp. 607-15, 2000. Paquette, et al, "Blueshifting of InGaAsP/InP laser diodes by low- energy ion implantation", Appl Phys Letters, vol. 71., p. 3749-51, 1997. H. H. Tan, et al, "Improved intermixing in GaAs/AlGaAs quantum well structures through repeated implant-anneal sequence", presented at Conference on Optoelectronic and Microelectronic Materials and Devices Proceedings, Perth, December 14-16,1998. L. A. Coldren, "ECE Technical Report 03-02: 2002 Reprints of Professor Larry A. Coldren and Collaborators", Department of Electrical Computer Engineering, University of California, Santa Barbara 2002. L. A. Coldern, "Publication List, section 1B "Quantum-Well-Intermixing for Photonic ICs", http ://www. ece.ucsb.aedu/Faculty/Coldren/reprints/2002Reprint/2002Listof Pubs. pdf ed: Department of Electrical & Computer Engineering, University of California, Santa Barbara, 2003.
QWI開始層を除去した後の、連続アニール処理の基板に対する影響を示すグラフである。 QWI処理の前後において、基板の深さ方向に対する不純物濃度の分布を示すグラフである。 本発明の一実施例によるQWI処理工程の様々な段階にあるデバイス基板の概略図である。 図3の構造に施した処理工程の間に、基板上の異なる領域に生じた、フォトルミネセンス波長ずれにより表される初期及び後続のバンドギャップの概略図である。 図3の構造に施した処理工程の間に、基板上の異なる領域に生じた、フォトルミネセンス波長ずれにより表される実験的に測定した初期及び後続のバンドギャップを示す、3次元グラフ(図5a)と、2次元グラフ(図5b)である。 フォトルミネセンス波長ずれにより表されるバンドギャップを、アニール処理継続時間と温度の関数として示す、3次元グラフ(図6a)と、2次元グラフ(図6b)である。 所要バンドギャップを生成するための所要アニール条件を得る処理方法の流れ図である。

Claims (23)

  1. 単一基板上に異なるバンドギャップを有する多層の量子井戸混合(QWI)領域を生成する方法であって、
    a)前記基板の表面の第1領域を、QWI開始材料を利用してパターニングし、
    b)前記基板に第1の熱処理サイクルを行い、前記第1領域に第1のバンドギャップを生じさせ、
    c)前記基板の前記表面の、前記第1領域と異なる第2領域を、QWI開始材料を利用してパターニングし、
    d)前記基板に第2の熱処理サイクルを行い、前記第2領域に第2のバンドギャップを生じさせ、累積バンドギャップを前記第1領域に生成し、前記累積バンドギャップでは前記第1および第2熱処理サイクルの結果が累積されている、
    方法。
  2. 請求項1に記載された方法であって、
    e)前記第1および第2領域とは異なる前記表面の第3領域において、前記基板表面をQWI開始材料でパターニングし、
    f)第3の熱処理サイクルを前記基板表面で行い、
    (i)第3領域に第3のバンドギャップを生じさせ、
    (ii)第2領域に累積バンドギャップを生じさせ、前記第2領域の累積バンドギャップでは前記第2および第3熱処理サイクルの結果が累積されており、
    (iii)前記第1領域に累積バンドギャップを生じさせ、前記第1領域の累積バンドギャップでは第1、第2および第3熱処理サイクルの結果が累積されている、
    方法。
  3. 請求項2に記載された方法であって、
    g)あらかじめQWI開始材料で覆われた前記表面の領域とは異なる、前記基板表面のその他の領域において、前記基板の前記表面をQWI開始材料でパターニングし、
    h)連続熱処理サイクルを行って前記その他の領域にバンドギャップを生じさせ、直前に行われたパターニング工程に先立ちQWI開始材料で予め覆われた他の領域に累積バンドギャップを生じさせ、それぞれの累積バンドギャップでは、対応する領域に対して行われる全熱処理サイクルの結果が累積されている
    方法。
  4. 請求項1乃至3の何れかに記載された方法であって、
    QWI開始材料で覆われていない前記基板の隣接する領域を、QWI開始材料で覆う、方法。
  5. 請求項1乃至4の何れかに記載された方法であって、熱処理サイクルの少なくとも一つは高速熱アニールサイクルを含む、方法。
  6. 請求項5に記載された方法であって、熱処理サイクルの全ては高速熱アニールサイクルを含む、方法。
  7. 請求項1乃至6の何れかに記載された方法であって、前記基板の領域をQWI開始材料でパターニングする方法は、
    フォトレジストを前記基板上に付着し、
    前記フォトレジストに、QWI開始材料で覆われた前記基板の領域と同一の広がりを持つ窓を形成し、
    前記QWI開始材料を前記基板上に付着し
    前記フォトレジストを前記基板からリフトオフする、
    方法。
  8. 請求項1乃至7の何れかに記載された方法であって、前記QWI開始材料は高不純物材料を含む、方法。
  9. 請求項8に記載された方法であって、前記高不純物は、硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズおよびセレンのうち1つあるいは複数を含む、方法。
  10. 請求項8または9に記載された方法であって、
    前記高不純物材料は、硫黄、亜鉛、シリコン、フッ素、銅、ゲルマニウム、スズおよびセレンのうち1つあるいは複数を含む不純物を添加したシリカを含む、
    方法。
  11. 請求項1乃至10の何れかに記載された方法であって、
    前記QWI開始材料はスパッタ付着されている、方法。
  12. 請求項4に記載された方法であって、前記QWI抑制材料はPECVDシリカ層を含む、方法。
  13. 請求項1乃至12の何れかに記載された方法であって、
    ある領域の前記QWI開始材料は、前記第一熱処理サイクルを行った後、後続熱処理サイクルを行う前に、前記QWI開始材料は、前記基板から除去される、
    方法。
  14. 請求項1乃至12の何れかに記載された方法であって、
    ある領域上の前記QWI開始材料は、前記後続熱処理サイクルのための前記基板上に保持される、
    方法。
  15. 請求項14に記載された方法であって、
    ある領域上の前記QWI開始材料は、全ての後続熱処理サイクルのための前記基板上に保持される、方法。
  16. 請求項1乃至15の何れかに記載された方法であって、
    InP/AlInGaAs基板上で利用される、方法。
  17. 請求項1乃至16の何れかに記載された方法であって、前記熱処理サイクルのそれぞれの継続時間は、実質的に同一である、方法。
  18. 請求項17に記載された方法であって、前記熱処理サイクルのそれぞれは、異なる温度で行われる、方法。
  19. 請求項1乃至18の何れかに記載され、それぞれの熱処理サイクルに要するパラメーターを決定する方法であって、
    連続熱処理の結果得られる累積バンドギャップの生成方法が、対称的か非対照的かを決定し、
    前記方法が対称的である場合は、
    複数の累積バンドギャップBG1〜BGNのそれぞれに対し必要な熱処理条件を、熱処理のシーケンスAN〜A1の間の少なくとも一つのサンプルの連続使用によって決定し、
    ここで、ANは、A1はBGN-1からBGNを得るための前記熱処理、A2はBGN-2からBGN-1を得るための前記熱処理というように、BG0からBG1を得るための前記熱処理であり、
    前記方法が非対称的である場合は、
    複数の累積バンドギャップBG1〜BGNのそれぞれに対し必要な熱処理条件を、それぞれのバンドギャップに対してA1〜Anの順で行う熱処理シーケンスの一部または全工程で、複数のサンプルを使用して決定する、
    方法。
  20. 請求項19に記載された方法であって、
    (i)最小累積バンドギャップBG1をN番目の領域に得るために適した熱処理条件ANを設定し、
    (ii)第1のサンプルに熱処理サイクルを行ってバンドギャップBG1を得、
    (iii)累積バンドギャップBG2をN−1番目の領域に得るために適した熱処理条件AN-1を設定し、
    (iv)前記第1のサンプルに、工程(ii)の後に熱処理サイクルAN-1を行ってバンドギャップBG2を得、
    (v)第2のサンプルに熱処理サイクルAN-1を行い、さらにANを行って、バンドギャップBG2´を得、
    (vi)処理が対称的であるか、すなわちBG2とBG2´が等しいかを定め、等しい場合は工程(vii)から(viii)を行い、等しくない場合は工程(ix)を行い、
    (vii)累積バンドギャップBG3をN得るために適した熱処理条件AN-2を設定し、
    (viii)前記第1のサンプルに、工程(iv)の後に熱処理サイクルAN-2を行ってバンドギャップBG3を得て、
    (ix)前記累積バンドギャップBGn〜BG1のそれぞれを得る累積熱処理サイクルA1〜Anを、それぞれの累積バンドギャップのサンプルに対して設定する、
    方法。
  21. 請求項20に記載された方法であって、
    さらなる累積バンドギャップを得るために適した熱処理条件を設定するために、および前記累積バンドギャップのそれぞれに対して工程(ix)を完遂するべく前記第一および後続のサンプルに対する熱処理サイクルを行うために、
    工程(vii)と(viii)とを反復して行う、
    方法。
  22. 請求項1乃至21の何れかの方法を利用して製造された半導体光デバイス。
  23. 実質的に添付図面を参照してここに説明された方法。







JP2006543603A 2003-12-10 2004-11-24 多層アニール誘導無秩序化 Pending JP2007518254A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB0328808A GB2409333B (en) 2003-12-10 2003-12-10 Multiple anneal induced disordering
PCT/GB2004/004944 WO2005057638A1 (en) 2003-12-10 2004-11-24 Multiple anneal induced disordering

Publications (1)

Publication Number Publication Date
JP2007518254A true JP2007518254A (ja) 2007-07-05

Family

ID=30130092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006543603A Pending JP2007518254A (ja) 2003-12-10 2004-11-24 多層アニール誘導無秩序化

Country Status (5)

Country Link
US (1) US20070160099A1 (ja)
EP (1) EP1702353A1 (ja)
JP (1) JP2007518254A (ja)
GB (1) GB2409333B (ja)
WO (1) WO2005057638A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG99970A1 (en) * 2002-04-05 2003-11-27 Inst Materials Research & Eng Method for forming a modified semiconductor having a plurality of band gaps
US8301290B2 (en) 2009-10-22 2012-10-30 International Business Machines Corporation System and method for correcting systematic parametric variations on integrated circuit chips in order to minimize circuit limited yield loss
US8558257B2 (en) * 2009-11-24 2013-10-15 University Of Seoul Industry Cooperation Foundation Coupled asymmetric quantum confinement structures
WO2022143028A1 (zh) * 2020-12-30 2022-07-07 芯思杰技术(深圳)股份有限公司 量子阱结构、芯片加工方法、芯片及激光器

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4404732A (en) * 1981-12-07 1983-09-20 Ibm Corporation Self-aligned extended epitaxy mesfet fabrication process
US5217539A (en) * 1991-09-05 1993-06-08 The Boeing Company III-V solar cells and doping processes
US5071786A (en) * 1990-03-08 1991-12-10 Xerox Corporation Method of making multiple wavelength p-n junction semiconductor laser with separated waveguides
US5395793A (en) * 1993-12-23 1995-03-07 National Research Council Of Canada Method of bandgap tuning of semiconductor quantum well structures
FR2715770B1 (fr) * 1994-01-31 1996-07-12 France Telecom Procédé pour la réalisation d'un composant électro-optique et/ou photonique.
GB9503981D0 (en) * 1995-02-28 1995-04-19 Ca Nat Research Council Bandag tuning of semiconductor well structures
US6696223B2 (en) * 1999-02-19 2004-02-24 Agilent Technologies, Inc. Method for performing photolithography
JP2003332041A (ja) * 2002-05-15 2003-11-21 Seiko Epson Corp 電気光学装置及び電子機器

Also Published As

Publication number Publication date
GB2409333B (en) 2006-07-26
GB0328808D0 (en) 2004-01-14
US20070160099A1 (en) 2007-07-12
EP1702353A1 (en) 2006-09-20
WO2005057638A1 (en) 2005-06-23
GB2409333A (en) 2005-06-22

Similar Documents

Publication Publication Date Title
US8111729B2 (en) Multi-wavelength hybrid silicon laser array
US4654090A (en) Selective disordering of well structures by laser annealing
US4771010A (en) Energy beam induced layer disordering (EBILD)
KR20020089386A (ko) 양자 우물 혼정
JP5547638B2 (ja) 量子井戸無秩序化
KR102228664B1 (ko) 레이저 패싯용 양자 우물 패시베이션 구조
EP0666604A1 (fr) Procédé pour la réalisation d'un composant électro-optique et/ou photonique
CA2331567C (en) Laser-induced bandgap shifting for photonic device integration
US20070246701A1 (en) Generating Multiple Bandgaps Using Multiple Epitaxial Layers
US6719884B2 (en) Method of manufacturing optical devices and related improvements
US7223623B2 (en) Method for forming a modified semiconductor having a plurality of band gaps
JP2007518254A (ja) 多層アニール誘導無秩序化
Paquette et al. Blueshifting of InGaAsP-InP laser diodes using a low-energy ion-implantation technique: comparison between strained and lattice-matched quantum-well structures
USRE33274E (en) Selective disordering of well structures by laser annealing
RU2003126493A (ru) Способ изготовления оптических приборов
JP2014029941A (ja) 光半導体装置及び光半導体装置の製造方法
Byun et al. Quantum-well intermixing process for large blueshifting in an ion-implanted InGaAs/InGaAsP multiple-quantum-well structure using two-step annealing
JPH09307195A (ja) 半導体素子の作製方法
Ong et al. Fabrication of multiple-wavelength lasers in InGaAs-InGaAsP structures using direct laser writing
KR100330591B1 (ko) 반도체레이저다이오드의제조방법
Haberer Development and fabrication of gallium nitride-based microdisk lasers using photoelectrochemical etching
Young Molecular beam epitaxy and fabrication techniques for advanced vertical-cavity lasers
Helmy Kinetics, Technology and Characterisation of Impurity-Free Vacancy Disordering for Photonic Devices in GaAs-AlGaAs
JPS63269135A (ja) 面処理型半導体光演算装置
Yee Semiconductor Quantum-Well Extended Cavity Lasers and Deep-Surface Gratings for Distributed Bragg Reflector Lasers

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071016

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090224

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110629

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111124