JP2007507795A - 低電力共用リンクアービトレーション - Google Patents
低電力共用リンクアービトレーション Download PDFInfo
- Publication number
- JP2007507795A JP2007507795A JP2006533908A JP2006533908A JP2007507795A JP 2007507795 A JP2007507795 A JP 2007507795A JP 2006533908 A JP2006533908 A JP 2006533908A JP 2006533908 A JP2006533908 A JP 2006533908A JP 2007507795 A JP2007507795 A JP 2007507795A
- Authority
- JP
- Japan
- Prior art keywords
- network resource
- arbitration
- initiator
- interconnect
- target network
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
- G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40032—Details regarding a bus interface enhancer
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/403—Bus networks with centralised control, e.g. polling
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/462—LAN interconnection over a bridge based backbone
- H04L12/4625—Single bridge functionality, e.g. connection of two networks over a single bridge
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Bus Control (AREA)
Abstract
【選択図】図2
Description
ークの資源は、電流モード、光モード、又は互いの間を通信するのに電圧以外の他の類似のモードを使用することができる。共用相互接続は、イニシエータからのペイロードを記
憶し、後のサイクルでペイロードを送ることができる。本発明は、本明細書で説明された特定の実施形態によって限定されるものではなく、請求項の範囲によってのみ限定されることを理解されたい。
208 共用相互接続、210、211、212 目標ネットワークの資源、222 回路のインカミングトランザクションステージ、228 回路のアウトゴーイングトランザクションステージ
Claims (25)
- 第1サイクルでトランザクションを与える1つ又はそれ以上のイニシエータネットワークの資源を識別する段階と、
トランザクションをサービスすることが現在利用できない目標ネットワークの資源に向けられた与えられたトランザクションをアービトレーションプロセスからフィルタアウトする段階と、
残っている前記与えられたトランザクションの間でアービトレーションプロセスを実行し、イニシエータネットワークの資源からアービトレーションに勝った利用可能な目標ネットワークの資源への前記与えられたトランザクションを選択する段階と、
次のサイクルで相互接続における前記経路のセグメントを構成して、イニシエータネットワークの資源と前記アービトレーションに勝った前記利用可能な目標ネットワークの資源との間に接続を設定する段階と、
を含む方法。 - 各与えられたトランザクションに対して目標ネットワークの資源に関連した宛先を決定する段階を更に含む請求項1に記載の方法。
- トランザクションをサービスすることが現在利用できない目標ネットワークの資源と、前記1つ又はそれ以上のイニシエータネットワークの資源から前記与えられたトランザクションを相互参照する段階を更に含む請求項1に記載の方法。
- 制御フリップフロップに制御信号を送り、前記制御フリップフロップが、前記アービトレーションプロセスから生じた制御情報を記憶するように、前記相互接続において前記経路のセグメントを構成する段階を更に含む請求項1に記載の方法。
- 前記相互接続において前記経路のセグメントを構成して、前記イニシエータネットワークの資源から前記利用可能な目標ネットワークの資源に情報のペイロードを渡すと同時に、前記イニシエータネットワークの資源と前記利用可能な目標ネットワークの資源との間の情報のペイロード転送部分でない前記相互接続における経路の他のセグメントを分離する段階を更に含む請求項1に記載の方法。
- 前記相互接続において前記経路のセグメントの電圧レベルを遷移させ、前記アービトレーション結果が求められた後のサイクルにおいて、前記利用可能な目標ネットワークの資源に前記情報のペイロードを伝達する段階を更に含む請求項1に記載の方法。
- 第1サイクルでトランザクションを与える1つ又はそれ以上のイニシエータネットワークの資源を識別する手段と、
トランザクションをサービスすることが現在利用できない目標ネットワークの資源に向けられた与えられたトランザクションを前記アービトレーションプロセスからフィルタアウトする手段と、
残っている前記与えられたトランザクション間でアービトレーションプロセスを実行し、イニシエータネットワークの資源から前記アービトレーションに勝った利用可能な目標ネットワークの資源へ前記与えられたトランザクションを選択する手段と、
次のサイクルで相互接続における前記経路のセグメントを構成して、イニシエータネットワークの資源と前記アービトレーションに勝った前記利用可能な目標ネットワークの資源との間に接続を設定する手段と、
を備える装置。 - 制御フリップフロップに制御信号を送り、前記制御フリップフロップが、前記アービトレーションプロセスから生じた制御情報を記憶するように、前記相互接続において前記経路のセグメントを構成する手段を更に含む請求項7に記載の装置。
- 前記相互接続において前記経路のセグメントを構成して、前記イニシエータネットワークの資源から前記利用可能な目標ネットワークの資源に情報のペイロードを渡すと同時に、前記イニシエータネットワークの資源と前記利用可能な目標ネットワークの資源との間の情報のペイロード転送部分でない前記相互接続における前記経路の他のセグメントを分離す手段を更に含む請求項8に記載の装置。
- 前記相互接続において前記経路のセグメントの電圧レベルを遷移させ、前記アービトレーション結果が求められた後のサイクルにおいて、前記利用可能な目標ネットワークの資源に前記情報のペイロードを伝達する手段を更に含む請求項9に記載の装置。
- 複数のイニシエータネットワークの資源と複数の目標ネットワークの資源に結合された相互接続であって、
前記複数のイニシエータネットワークの資源からインカミングトランザクションを受け取るための回路の第1ステージと、
前記相互接続に接続している前記複数の目標ネットワークの資源にアウトゴーイングトランザクションを渡すための回路の第2ステージと、
前記目標ネットワークの資源の1つ又はそれ以上に向けられた前記複数のイニシエータネットワークの資源からのトランザクションをアービトレートするためのアービトレーションコントローラと、
を備え、
前記目標ネットワークの資源は、前記アービトレーションコントローラにトランザクションをサービスできるという可用性を与え、前記アービトレーションコントローラは、トランザクションをサービスすることが現在利用できない目標ネットワークの資源に向けられたイニシエータネットワークの資源からのトランザクションをアービトレーションプロセスからフィルタアウトするアービトレーションポリシーを実行することを特徴とする相互接続。 - 前記アービトレーションコントローラは、第1サイクルで前記アービトレーションポリシーの結果を生成し、前記回路の第1ステージと第2ステージは、第2サイクルで第1イニシエータネットワークの資源と第1利用可能な目標ネットワークの資源との間でトランザクションを渡すように構成されていることを特徴とする請求項11に記載の相互接続。
- 前記相互接続内の複数のセグメント化経路を更に備え、
各セグメント化経路が、前記イニシエータネットワークの資源から前記利用可能な目標ネットワークの資源に情報を渡すために別々に制御可能であると同時に、前記イニシエータネットワークの資源と前記利用可能な目標ネットワークの資源の間の前記情報転送部分でない前記相互接続における前記経路の他のセグメントを分離することを特徴とする請求項11に記載の相互接続。 - 前記回路の第1ステージは、中央ポイントに情報のインカミングペイロードを経路指定し、前記回路の第2ステージは、前記中央ポイントから前記情報のペイロードを経路指定することを特徴とする請求項11に記載の相互接続。
- 第1イニシエータネットワークの資源は、システムオンチップ上の知的財産コアとすることができることを特徴とする請求項11に記載の相互接続。
- 請求項11の装置を実現する情報を記憶した機械可読媒体。
- 前記回路の第1ステージ及び前記回路の第2ステージは、前記アービトレーションポリシーの結果を受け取り、同じサイクルで第1イニシエータネットワークと第1の利用可能な目標ネットワークの資源との間にトランザクションを転送するよう構成されていることを特徴とする請求項11に記載の相互接続。
- 複数のイニシエータネットワークの資源と複数の目標ネットワークの資源に結合された相互接続であって、
前記相互接続においてセグメント化経路を構成するための1つ又はそれ以上のフィルタユニットと1つ又はそれ以上のスプリッタユニットを含む、前記複数のイニシエータネットワークの資源からトランザクションを受け取るための回路と、
前記フィルタユニットと前記スプリッタユニットに対して制御信号を生成し、第1イニシエータネットワークの資源と第1目標ネットワークの資源との間で、前記相互接続において接続経路を構成するアービトレーションコントローラと、
前記構成された接続経路は、前記イニシエータネットワークの資源と前記目標ネットワークの資源との間の情報転送を可能にすると同時に、前記第1イニシエータネットワークの資源と前記第1目標ネットワークの資源との間の情報転送部分ではない前記相互接続の経路の他のセグメントを分離することを特徴とする相互接続。 - トランザクションを受け取るための前記回路が、
前記相互接続においてセグメント化経路を構成するための前記フィルタユニットの少なくとも1つ又はそれ以上を含む、前記複数のイニシエータネットワークの資源からインカミングトランザクションを受け取る回路の第1ステージと、
前記相互接続に接続している目標ネットワークの資源にアウトゴーイングトランザクションを渡し、かつ、前記相互接続においてセグメント化経路を構成するための前記スプリッタユニットの少なくとも1つ又はそれ以上を含む回路の第2ステージと、
を更に備えることを特徴とする請求項18に記載の装置。 - 前記アービトレーションコントローラは、最初のサイクルで前記アービトレーションプロセスを実行すると共に、前記回路の第1ステージは、別のサイクルでトランザクションを受け取り、前記情報転送を行うことことを特徴とする請求項18に記載の装置。
- トランザクションを受け取るための前記回路は、1つ又はそれ以上のマージユニット、第1スプリッタユニットに結合された第1制御フリップフロップ、第1フィルタユニットに結合された第2制御フリップフロップを更に含むことを特徴とする請求項18に記載の装置。
- 前記アービトレーションコントローラが、前記目標ネットワークの資源がトランザクションをサービスする準備ができていない場合に、目標ネットワークの資源によってサービスされる前記アービトレーションプロセスからトランザクションをフィルタアウトするアービトレーションポリシーを実行することを特徴とする請求項18に記載の装置。
- 請求項18の装置は、システムオンチップに内に配置されることを特徴とする請求項18に記載の装置。
- 請求項18の装置を実現する情報を記憶した機械可読媒体。
- 前記アービトレーションコントローラが、最初のサイクルで前記アービトレーションプロセスを実行すると共に、前記回路の第1ステージは、トランザクションを受け取り、前記装置の最大オペレーティングクロック速度を上げるために前記情報転送が別のサイクルで行うことを特徴とする請求項20に記載の装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/678,380 US7296105B2 (en) | 2003-10-03 | 2003-10-03 | Method and apparatus for configuring an interconnect to implement arbitration |
PCT/US2004/029727 WO2005038659A1 (en) | 2003-10-03 | 2004-09-09 | Low power shared link arbitration |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007507795A true JP2007507795A (ja) | 2007-03-29 |
JP2007507795A5 JP2007507795A5 (ja) | 2007-10-25 |
Family
ID=34393912
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006533908A Pending JP2007507795A (ja) | 2003-10-03 | 2004-09-09 | 低電力共用リンクアービトレーション |
Country Status (5)
Country | Link |
---|---|
US (1) | US7296105B2 (ja) |
EP (1) | EP1668522A1 (ja) |
JP (1) | JP2007507795A (ja) |
KR (1) | KR20060113695A (ja) |
WO (1) | WO2005038659A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9087036B1 (en) | 2004-08-12 | 2015-07-21 | Sonics, Inc. | Methods and apparatuses for time annotated transaction level modeling |
US8407433B2 (en) | 2007-06-25 | 2013-03-26 | Sonics, Inc. | Interconnect implementing internal controls |
US8504992B2 (en) | 2003-10-31 | 2013-08-06 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US7665069B2 (en) * | 2003-10-31 | 2010-02-16 | Sonics, Inc. | Method and apparatus for establishing a quality of service model |
US8014753B2 (en) * | 2004-07-19 | 2011-09-06 | Alcatel Lucent | Distributed base station test bus architecture in a wireless network |
US20060041705A1 (en) * | 2004-08-20 | 2006-02-23 | International Business Machines Corporation | System and method for arbitration between shared peripheral core devices in system on chip architectures |
US7739436B2 (en) * | 2004-11-01 | 2010-06-15 | Sonics, Inc. | Method and apparatus for round robin resource arbitration with a fast request to grant response |
US8086832B2 (en) | 2006-05-19 | 2011-12-27 | International Business Machines Corporation | Structure for dynamically adjusting pipelined data paths for improved power management |
US20070271449A1 (en) * | 2006-05-19 | 2007-11-22 | International Business Machines Corporation | System and method for dynamically adjusting pipelined data paths for improved power management |
US8868397B2 (en) | 2006-11-20 | 2014-10-21 | Sonics, Inc. | Transaction co-validation across abstraction layers |
JP4873557B2 (ja) * | 2007-01-12 | 2012-02-08 | ルネサスエレクトロニクス株式会社 | データ処理装置及び半導体集積回路 |
US8190804B1 (en) | 2009-03-12 | 2012-05-29 | Sonics, Inc. | Various methods and apparatus for a memory scheduler with an arbiter |
GB2484483B (en) * | 2010-10-12 | 2018-07-11 | Advanced Risc Mach Ltd | Communication using integrated circuit interconnect circuitry |
US8438306B2 (en) | 2010-11-02 | 2013-05-07 | Sonics, Inc. | Apparatus and methods for on layer concurrency in an integrated circuit |
CN102761462A (zh) * | 2011-04-25 | 2012-10-31 | 中兴通讯股份有限公司 | 个人网的合并方法及装置、个人网的拆分方法及装置 |
US9288102B2 (en) | 2013-02-18 | 2016-03-15 | Microsoft Technology Licensing, Llc | Controlling devices using cloud services and device-agnostic pipe mechanisms |
US11231769B2 (en) | 2017-03-06 | 2022-01-25 | Facebook Technologies, Llc | Sequencer-based protocol adapter |
WO2018165111A1 (en) | 2017-03-06 | 2018-09-13 | Sonics, Inc. | An operating point controller for circuit regions in an integrated circuit |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6366654A (ja) * | 1986-09-08 | 1988-03-25 | Matsushita Electric Ind Co Ltd | 同期型バス |
JPH08153065A (ja) * | 1994-11-30 | 1996-06-11 | Nec Corp | バス制御回路 |
WO2003065236A1 (en) * | 2002-01-25 | 2003-08-07 | Fulcrum Microsystems, Inc. | Asynchronous crossbar with deterministic or arbitrated control |
Family Cites Families (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4953081A (en) | 1988-12-21 | 1990-08-28 | International Business Machines Corporation | Least recently used arbiter with programmable high priority mode and performance monitor |
US5274783A (en) * | 1991-06-28 | 1993-12-28 | Digital Equipment Corporation | SCSI interface employing bus extender and auxiliary bus |
US5440752A (en) * | 1991-07-08 | 1995-08-08 | Seiko Epson Corporation | Microprocessor architecture with a switch network for data transfer between cache, memory port, and IOU |
US5388245A (en) * | 1993-06-01 | 1995-02-07 | Intel Corporation | Memory arbitration method and apparatus for multiple-cycle memory coprocessors employing a data cache unit and stack RAM |
US5845097A (en) * | 1996-06-03 | 1998-12-01 | Samsung Electronics Co., Ltd. | Bus recovery apparatus and method of recovery in a multi-master bus system |
US5740380A (en) * | 1996-07-15 | 1998-04-14 | Micron Electronics, Inc. | Method and system for apportioning computer bus bandwidth |
US5933610A (en) * | 1996-09-17 | 1999-08-03 | Vlsi Technology, Inc. | Predictive arbitration system for PCI bus agents |
US5949789A (en) * | 1996-11-21 | 1999-09-07 | Xerox Corporation | Arbitration ring for accessing a limited bandwidth switching network |
JPH10171750A (ja) * | 1996-12-09 | 1998-06-26 | Fujitsu Ltd | メモリ間データ転送システム |
US5832278A (en) * | 1997-02-26 | 1998-11-03 | Advanced Micro Devices, Inc. | Cascaded round robin request selection method and apparatus |
US6092158A (en) * | 1997-06-13 | 2000-07-18 | Intel Corporation | Method and apparatus for arbitrating between command streams |
KR100252752B1 (ko) * | 1997-06-26 | 2000-04-15 | 김영환 | 다단계 제어 버스 중재장치 |
JPH1173258A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 低消費電力バス構造及びその制御方法、低消費電力バス構造の合成システム及びその合成方法、携帯情報機器 |
JP3614281B2 (ja) * | 1997-08-29 | 2005-01-26 | 富士通株式会社 | 調停回路 |
US5948089A (en) * | 1997-09-05 | 1999-09-07 | Sonics, Inc. | Fully-pipelined fixed-latency communications system with a real time dynamic bandwidth allocation |
US6012116A (en) * | 1997-12-31 | 2000-01-04 | Sun Microsystems, Inc. | Apparatus and method for controlling data, address, and enable buses within a microprocessor |
US6286083B1 (en) * | 1998-07-08 | 2001-09-04 | Compaq Computer Corporation | Computer system with adaptive memory arbitration scheme |
AU5877799A (en) * | 1998-09-18 | 2000-04-10 | Pixelfusion Limited | Apparatus for use in a computer system |
US6182183B1 (en) | 1998-11-13 | 2001-01-30 | Sonics, Inc. | Communications system and method with multilevel connection identification |
US6493776B1 (en) * | 1999-08-12 | 2002-12-10 | Mips Technologies, Inc. | Scalable on-chip system bus |
US6826191B1 (en) | 1999-10-01 | 2004-11-30 | Stmicroelectronics Ltd. | Packets containing transaction attributes |
US6532509B1 (en) * | 1999-12-22 | 2003-03-11 | Intel Corporation | Arbitrating command requests in a parallel multi-threaded processing system |
US6330225B1 (en) * | 2000-05-26 | 2001-12-11 | Sonics, Inc. | Communication system and method for different quality of service guarantees for different data flows |
US6848017B2 (en) * | 2000-10-26 | 2005-01-25 | Emc Corporation | Method and apparatus for determining connections in a crossbar switch |
US6782441B1 (en) * | 2000-10-26 | 2004-08-24 | Sun Microsystems, Inc. | Arbitration method and apparatus |
GB0031763D0 (en) * | 2000-12-29 | 2001-02-07 | Mitel Semiconductor Ltd | Arbiter for a queue management system |
US7165094B2 (en) * | 2001-03-09 | 2007-01-16 | Sonics, Inc. | Communications system and method with non-blocking shared interface |
US6662251B2 (en) * | 2001-03-26 | 2003-12-09 | International Business Machines Corporation | Selective targeting of transactions to devices on a shared bus |
US20020169935A1 (en) * | 2001-05-10 | 2002-11-14 | Krick Robert F. | System of and method for memory arbitration using multiple queues |
US6763415B1 (en) * | 2001-06-08 | 2004-07-13 | Advanced Micro Devices, Inc. | Speculative bus arbitrator and method of operation |
US6970454B1 (en) * | 2001-08-09 | 2005-11-29 | Pasternak Solutions Llc | Sliced crossbar architecture with inter-slice communication |
US6578117B2 (en) * | 2001-10-12 | 2003-06-10 | Sonics, Inc. | Method and apparatus for scheduling requests using ordered stages of scheduling criteria |
US6738839B2 (en) * | 2001-12-27 | 2004-05-18 | Storage Technology Corporation | Method and system for allocating logical paths between a host and a controller in a virtual data storage system |
US6823411B2 (en) * | 2002-01-30 | 2004-11-23 | International Business Machines Corporation | N-way psuedo cross-bar having an arbitration feature using discrete processor local busses |
US7352741B2 (en) * | 2002-02-21 | 2008-04-01 | Sun Microsystems, Inc. | Method and apparatus for speculative arbitration |
US6973520B2 (en) * | 2002-07-11 | 2005-12-06 | International Business Machines Corporation | System and method for providing improved bus utilization via target directed completion |
US7236497B2 (en) * | 2002-08-28 | 2007-06-26 | Intel Corporation | Facilitating arbitration via information associated with groups of requesters |
US6976106B2 (en) * | 2002-11-01 | 2005-12-13 | Sonics, Inc. | Method and apparatus for speculative response arbitration to improve system latency |
US6976109B2 (en) * | 2003-04-16 | 2005-12-13 | Neomagic Israel Ltd. | Multi-level and multi-resolution bus arbitration |
US7149829B2 (en) * | 2003-04-18 | 2006-12-12 | Sonics, Inc. | Various methods and apparatuses for arbitration among blocks of functionality |
US20040210696A1 (en) * | 2003-04-18 | 2004-10-21 | Meyer Michael J. | Method and apparatus for round robin resource arbitration |
US7013357B2 (en) * | 2003-09-12 | 2006-03-14 | Freescale Semiconductor, Inc. | Arbiter having programmable arbitration points for undefined length burst accesses and method |
-
2003
- 2003-10-03 US US10/678,380 patent/US7296105B2/en active Active
-
2004
- 2004-09-09 EP EP04783807A patent/EP1668522A1/en not_active Ceased
- 2004-09-09 KR KR1020067008550A patent/KR20060113695A/ko not_active Application Discontinuation
- 2004-09-09 WO PCT/US2004/029727 patent/WO2005038659A1/en active Application Filing
- 2004-09-09 JP JP2006533908A patent/JP2007507795A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6366654A (ja) * | 1986-09-08 | 1988-03-25 | Matsushita Electric Ind Co Ltd | 同期型バス |
JPH08153065A (ja) * | 1994-11-30 | 1996-06-11 | Nec Corp | バス制御回路 |
WO2003065236A1 (en) * | 2002-01-25 | 2003-08-07 | Fulcrum Microsystems, Inc. | Asynchronous crossbar with deterministic or arbitrated control |
JP2005516508A (ja) * | 2002-01-25 | 2005-06-02 | フルクラム・マイクロシステムズ・インコーポレーテッド | 決定的または調停された制御による非同期クロスバー |
Also Published As
Publication number | Publication date |
---|---|
US20050076125A1 (en) | 2005-04-07 |
KR20060113695A (ko) | 2006-11-02 |
US7296105B2 (en) | 2007-11-13 |
WO2005038659A1 (en) | 2005-04-28 |
EP1668522A1 (en) | 2006-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007507795A (ja) | 低電力共用リンクアービトレーション | |
US9742630B2 (en) | Configurable router for a network on chip (NoC) | |
US9829962B2 (en) | Hardware and software enabled implementation of power profile management instructions in system on chip | |
US8250341B2 (en) | Pipeline accelerator having multiple pipeline units and related computing machine and method | |
KR100996917B1 (ko) | 다수의 파이프라인 유닛을 가지는 파이프라인 가속기 및관련 컴퓨팅 머신 및 방법 | |
EP1374403B1 (en) | Integrated circuit | |
RU2565781C2 (ru) | Предоставление безбуферного способа транспортировки для многомерной ячеистой топологии | |
US20020143505A1 (en) | Implementing a finite state machine using concurrent finite state machines with delayed communications and no shared control signals | |
US20190266088A1 (en) | Backbone network-on-chip (noc) for field-programmable gate array (fpga) | |
US7254603B2 (en) | On-chip inter-network performance optimization using configurable performance parameters | |
Villiger et al. | Self-timed ring for globally-asynchronous locally-synchronous systems | |
WO2004042562A2 (en) | Pipeline accelerator and related system and method | |
US11023377B2 (en) | Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA) | |
US7370127B2 (en) | High-speed internal bus architecture for an integrated circuit | |
Chen et al. | ArSMART: An improved SMART NoC design supporting arbitrary-turn transmission | |
US20190258573A1 (en) | Bandwidth weighting mechanism based network-on-chip (noc) configuration | |
US8254187B2 (en) | Data transfer apparatus, and method, and semiconductor circuit | |
KR101061187B1 (ko) | 버스 시스템 및 그 제어 장치 | |
US7590788B2 (en) | Controlling transmission on an asynchronous bus | |
US11144457B2 (en) | Enhanced page locality in network-on-chip (NoC) architectures | |
US8677103B1 (en) | Asynchronous pipelined data path with data transition | |
Shermi et al. | A novel architecture of bidirectional NoC router using flexible buffer | |
CN117421268A (zh) | 一种互联系统、设备及网络 | |
JPWO2007037384A1 (ja) | 自己同期型の処理ユニットを有するシステム | |
JPH117441A (ja) | データ処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070907 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100727 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100803 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101109 |