JP2007501408A - 自動試験パターン生成法 - Google Patents
自動試験パターン生成法 Download PDFInfo
- Publication number
- JP2007501408A JP2007501408A JP2006530887A JP2006530887A JP2007501408A JP 2007501408 A JP2007501408 A JP 2007501408A JP 2006530887 A JP2006530887 A JP 2006530887A JP 2006530887 A JP2006530887 A JP 2006530887A JP 2007501408 A JP2007501408 A JP 2007501408A
- Authority
- JP
- Japan
- Prior art keywords
- test
- codewords
- test set
- test patterns
- test pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318371—Methodologies therefor, e.g. algorithms, procedures
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Developing Agents For Electrophotography (AREA)
- Holo Graphy (AREA)
- Magnetic Heads (AREA)
Abstract
複数の内部配線を試験するデジタル試験パターンを生成する方法が記載されている。試験パターンの第1のセットが生成され、前記第1のセット内の試験パターンの数は、前記内部配線の数に関係し、符号語の第1のセットを定める。前記符号語の第1のセットから、符号語の第2のセットが選択される。前記第2のセット内の符号語の数は、前記内部配線の数に等しく、前記符号語の第2のセットの選択は、前記第2のセット内の符号語に対する遷移カウントの合計が最小化されるように行われる。
Description
本発明は、自動試験パターン生成に関し、特に、集積回路の試験中にグラウンドバウンス(ground-bounce)を避けることができる試験パターン生成に関する。
デジタルシステムにおいて、通常は、構成要素間に多数の内部配線が存在する。既知の試験信号を使用してこれらの内部配線を試験することができることは、設計及び製造プロセスの重要な部分である。前記内部配線は、本明細書において“ネット”と称される。
多くの試験生成アルゴリズムが過去に提案されている。例えば、Jose T de Sousa and Peter Y K Cheung, “Boundary-Scan Interconnect Diagnosis”, Kluwer Academic Publishers, Dordrecht, The Netherlands, 2001を参照する。試験生成アルゴリズムの目的は、特定の最小の検出及び診断特性を用いて、試験パターンの最小の可能なセットを生成することである。典型的にこのような試験生成アルゴリズムによりアドレスされる故障モデルは、単一ネットの短絡及び複数ネットの橋絡である。
2つ以上のデジタル構成要素間の複数の内部配線(ネット)を試験するために、デジタル試験刺激(stimuli)の組み合わせがネット入力部に印加され、応答がネット出力部において観測され、予測された応答と比較される。前記ネットの入力部の完全な制御が存在し、前記ネットの出力部が完全に観測可能であると仮定される。
以下の記載において、試験刺激に対する以下の用語が使用される。これらの用語は添付図面の図1に図示される。
−試験パターン:試験パターン2は、試験下のネットに対して同時に並列に印加される試験データビットのセットである。図1において、試験パターンは、試験データの列として示される。試験パターンは、時には並列試験ベクトル(PTV、Parallel Test Vector)として知られる。
−符号語:符号語4は、試験中に個別のネットに対して連続的に印加される試験データビットのリストである。図1において、符号語は、試験データの行である。符号語は、時には直列試験ベクトル(STV、Sequential Test Vector)として知られる。
−試験パターン:試験パターン2は、試験下のネットに対して同時に並列に印加される試験データビットのセットである。図1において、試験パターンは、試験データの列として示される。試験パターンは、時には並列試験ベクトル(PTV、Parallel Test Vector)として知られる。
−符号語:符号語4は、試験中に個別のネットに対して連続的に印加される試験データビットのリストである。図1において、符号語は、試験データの行である。符号語は、時には直列試験ベクトル(STV、Sequential Test Vector)として知られる。
Jarwala及びJau((Najimi Jarwala and Chi W Jau, “A New Framework for Analyzing Test Generation and Diagnosis Algorithm for Wiring Interconnects”, Proceedings IEEE nternational Test Conference (ITC), pages 63-70, October 1989)は、以下の内部配線に対する決定性故障モデルを記載している。
−複数ネット故障は、2つ以上のネットの間に短絡を作成する橋絡故障であり、以下の特徴を持つ。
*ワイヤードOR(Wired-OR):ドミナント(dominant)‘1’ドライバの場合、短絡が、短絡されたネット間で論理‘ワイヤードOR’のように機能する。
*ワイヤードAND(Wired-AND):ドミナント‘0’ドライバの場合、短絡が、短絡されたネット間で論理‘ワイヤードAND’のように機能する。
*ストロングドライバ(Strong-Driver):特定のドライバが短絡を支配し、したがって短絡されたネットがドミナントドライバに従う。
−単一ネット故障は、単一ネット上の“スタックアット(stuck-at)”故障及び“スタックオープン(stuck-open)”故障を含み、以下の特徴とを持つ。
*スタックアット0:この故障は、ネット上のデータ値が常に論理‘0’として読み出されるようになる。
*スタックアット1:この故障は、ネット上のデータ値が常に論理‘1’として読み出されるようになる。
−複数ネット故障は、2つ以上のネットの間に短絡を作成する橋絡故障であり、以下の特徴を持つ。
*ワイヤードOR(Wired-OR):ドミナント(dominant)‘1’ドライバの場合、短絡が、短絡されたネット間で論理‘ワイヤードOR’のように機能する。
*ワイヤードAND(Wired-AND):ドミナント‘0’ドライバの場合、短絡が、短絡されたネット間で論理‘ワイヤードAND’のように機能する。
*ストロングドライバ(Strong-Driver):特定のドライバが短絡を支配し、したがって短絡されたネットがドミナントドライバに従う。
−単一ネット故障は、単一ネット上の“スタックアット(stuck-at)”故障及び“スタックオープン(stuck-open)”故障を含み、以下の特徴とを持つ。
*スタックアット0:この故障は、ネット上のデータ値が常に論理‘0’として読み出されるようになる。
*スタックアット1:この故障は、ネット上のデータ値が常に論理‘1’として読み出されるようになる。
短絡を試験する要件は、全てのネットが一意的な符号語を得なければならないことである。ネットが故障無しである場合、各応答は一意的である。短絡の場合、短絡に関係するネットは同じ応答を持つ。したがって、これらの応答はもはや一意的ではなく、短絡が検出される。William Kautz(William H Kautz, Testing of Faults in Wiring Interconnects, IEEE Transactions on Computers, Vol C-23 (No 4): 358-363, April 1974)は、カウント・シーケンス・アルゴリズム(Counting Sequence Algorithm)として知られるようになった短絡の試験を提案した。単純なバイナリ・カウント・アルゴリズムが符号語を生成する。k個のネットに対して、log2k個の試験パターンが必要とされる。前記カウント・シーケンス・アルゴリズムは、最小の数の試験パターンで全ての短絡の検出を保証する。
全てのネットがスタックアット0オープンに対して試験されることを保証するために、全ての符号語が少なくとも1つの‘1’を含む必要がある。同様に、スタックアット1故障に対して、全ての符号語は、少なくとも1つの‘0’を含む必要がある。前記カウント・シーケンス・アルゴリズムは、これを保証しない。したがって、Goel及びMcMahon(P Goel and M T McMahon, “Electronic Chip-In-Place Test”, Proceedings IEEE International Test Conference (ITC), pages 83-90, October 1982)は、修正カウント・シーケンス・アルゴリズムとして知られるようになった試験生成アルゴリズムを提案した。主なアイデアは、全て0及び全て1の符号語を禁じる場合に、オープン故障が検出されることができることである。したがって、k個のネットに対して、log2(k+2)個の試験パターンが必要とされ、これは、0の代わりに1で開始する単純なバイナリ・カウント・アルゴリズムにより再び生成されることができる。前記修正カウント・シーケンス・アルゴリズムは、最小の数の試験パターンで全ての短絡及びオープンの検出を保証する。
Eerenstein及びMurisにより発行された(Lars Eerenstein and Math Muris, “Method for Generating Test Patterns to Detect an Electric Short circuit, a Method for Testing Electric Circuitry While Using Test Patterns So Generated, and a Tester Device for Testing Electric ircuitry with such Test Patterns”, 米国特許公開公報5636229)、他の内部配線試験生成アルゴリズムは、LaMaアルゴリズムとして知られている。このLaMaアルゴリズムは、修正カウント・シーケンス・アルゴリズムに基づくが、1ではなく3ずつインクリメントする。前記LaMaアルゴリズムは、k個のネットに対してlog2(3k+2)個の試験パターンを必要とする。
上述の試験生成アルゴリズムは、故障の検出を保証する。しかしながら、故障の検出は別にして、診断解像度は、しばしば試験の他の重要な性質である。Jarwala及びJauは、診断解像度を分かりにくくするエイリアシングの状況を記載した。エイリアシングは、故障ネットの故障応答が他の故障無しネットの故障無し応答に等しい場合に生じる。この場合、前記故障無しネットも故障ネットにおける故障の影響を被っているのかどうかを決定することができない。Paul T. Wagner(“Interconnect Testing with oundary Scan”, Proceedings IEEE International Test Conference (ITC), pages 52-57, October 1987)は、エイリアシングを避けるために(修正)カウント・シーケンス・アルゴリズムを改良する真/補数試験アルゴリズム(True/Complement Test Algorithm)を提示した。Wagnerの方法は、元のカウント・シーケンス・アルゴリズムの全ての試験パターンを印加し、反転値を持つ同じ試験パターンが後に続く。この反転された試験パターンにより、全て0及び全て1の符号語は生成されない。したがって、カウントシーケンスの番号0及びk−1を除外する必要はない。したがって、前記真/補数試験アルゴリズムは、2log2k個の試験パターンを必要とする。前記真/補数試験アルゴリズムは、反転により全ての符号語が等しい数の0及び1を含むことを保証する。
他のネットとの‘ワイヤードOR’故障の場合、応答語において、1の数は増加され、0の数は減少される。同様に、他のネットとの‘ワイヤードOR’故障の場合、応答語において、1の数が増加され、0の数が減少される。同様に、他のネットとの‘ワイヤードAND’故障の場合、0の数が増加され、1の数が減少される。スタックアット・オープン故障の場合、全ての応答値は、全て0又は全て1のいずれかである。したがって、全ての故障の場合に、0及び1の数は変化し、この結果、応答語がもはや等しい数の0及び1を含むことはない。したがって、故障応答は、他のネットの故障無し応答と等しいことはなく、したがって、前記真/補数試験アルゴリズムは、エイリアシング無しである。図2(d)の例において、k=4を用いて、
の試験パターンを必要とする。符号語は、1100、1001、0110及び0011であり、4つのネットに任意に割り当てられることができる。図1は、図示された5つのネット(ネット1…ネット5)に対する真/補数試験アルゴリズム試験パターンを図示する。
近年、グラウンドバウンスを避けることは、試験生成アルゴリズムに対する新しい制約になっている。グラウンドバウンスは、例えばIC内部グラウンドと電源レベルとの間の並びに基板における電源電圧レベル及びグラウンドをシフトする現象を指し、IC上で同時に切り替わる多数の値により生じる可能性がある。グラウンドバウンスは、連続した試験パターン間の切り替え活動(switching activity)の量に上限を導入することにより避けられることができる。この制限は、同時切り替え出力制限(SSOL、Simultaneous Switching Output Limit)として知られている。
ICの正常動作中に、トランジスタの間で大きな内部切り替え活動が存在する。大きすぎる活動は、電源からの電流需要(current demand)においてサージ(surge)を生じる可能性があり、IC内部電源又はグラウンドレベルを大幅に変動させる可能性がある。これは、システムクロック又はマスターリセットのような重要な信号上で擬似信号を生成させる可能性があり、これによりICにおいて擬似的な挙動を生じる可能性がある。例えば、Hans Peter Richter and Norbert Munch, “Boundary-Scan Test Triumphs Over round-Bounce”, Test & Measurement World Europe, August/September 1997、又はAmitava Majumdar, Michio Komoda, and Tim Ayres, “Ground Bounce Considerations in DC Parametric Test Generation using Boundary Scan”, Proceedings IEEE VLSI Test Symposium (VTS), pages 86-91, April 1998を参照する。
グラウンドバウンスは、ICの動作に負の影響を与える。IC内部グラウンド電圧レベルがIC内部論理の閾値電圧まで上昇する場合、無効な論理挙動の可能性が存在する。バウンダリスキャン(Boundary-Scan)を備えたICの場合、グラウンドバウンスは、擬似試験クロック(TCK)を生じる可能性があり、前記擬似試験クロックは、オンボードのバウンダリスキャン装置を同期状態から外れさせる可能性がある。
グランドバウンスは、ICが該IC内の(又は基板上のIC間の)多量の切り替え活動を処理することができるようにIC(又は基板)を設計することにより避けられることができる。試験中の切り替え活動は、典型的には、通常の(非試験)動作中より高い。この性質から、試験は回路を通して高感度の経路をセットアップし、これにより多くの出力の値を変化させる。試験時間を節約するために、しばしば試験生成アルゴリズムの目的は、最小の数の試験パターンで最高の可能な故障検出率を得ることである。これは、更に、試験パターンごとの内部切り替え活動の量を増加する。IC及び基板は、通常動作中及び試験動作中にグラウンドバウンスを処理するように設計される。実際に、IEEE1149.12バウンダリスキャン規格は、バウンダリスキャンレジスタの使用に基づく全ての試験動作中に前記装置の内部にグラウンドバウンスが存在すべきでないことを命じる。問題は、基板レベルにおいて、内部配線試験に対するEXTEST試験モードにおける全てのオンボード・バウンダリスキャン装置で、たとえ各装置がグランドバウンス仕様内であっても、基板レベルのグラウンドバウンスが起こらないという保証は存在しない。実際に、数千以上のバウンダリスキャンからバウンダリスキャンへの内部配線が存在する場合、グラウンドバウンスが起こる確率は高い。
Richter及びMunchは、工業用電気通信基板上の1149.1準拠ASIC間のEXTEST試験中のグラウンドバウンス問題について報告した。全てのASICは、電気的なグラウンドバウンス仕様を満たし、シミュレーションは、多くとも50%の同時に切り替わるASIC出力での通常動作の下でASICの正しい動作を確認した。ASIC設計者は、たとえ基板試験中に起こったことであっても、多くの(又は全ての)バウンダリスキャン出力が同時に切り替わることができる(最悪の場合のEXTEST)可能性を考慮していない。
グラウンドバウンスは、生成されて内部配線間に印加される試験パターンにおける切り替え活動の度合いを制御することにより基板レベルで避けられることができる。これは、幾つのバウンダリスキャン出力がある試験パターンから次の試験パターンへの遷移で同時に切り替えられることができるかに上限を導入することにより行われることができる。この記載において、この上限は、同時切り替え出力制限(SSOL)と称される。一般に、SSOLは、基板の電気的設計に責任がある基板設計者により算出及び定義されるべきである。基板レベルの内部配線のATPGツールの多くのベンダは、製品にSSOL制約を加えている。
SSOL制約は、2つの連続した試験パターン間のデータビット遷移の最大数を制限する。連続した試験パターン間のビット遷移の数は、ハミング距離として知られており、図2に図示される。図2Aにおいて、6つの試験パターン(p1ないしp6)が示され、連続した試験パターン間のハミング距離6も示されている。試験パターンの連続した対の2つが、2のSSOLの推定レベルより大きいハミング距離を持つことがわかる。
したがって、これらの違反(violation)を除去するために前記試験パターンを修正する必要がある。違反を除去するためにこれまでに考えられた方法は、試験パターンの違反している対の間に追加の試験パターンを挿入することである。この場合、図2Bに示されるように、2つの追加の試験パターンp2i及びp5iが、これらの違反を除去するために追加される。図2Bの試験パターンの全ての対は、SSOLレベルより小さいハミング距離を持つ。
しかしながら、試験生成にSSOL制約を組み込むことは、一般に、追加の試験パターンの挿入を必要とするので、試験パターン数の増加、したがって試験時間の増加を引き起こす。
SSOL違反を克服するために単純に追加の試験パターンを挿入する従来のアプローチが不必要に大きな試験セットを生じる可能性があることは、Erik Jan Marinissen, Bart Vermeulen, Henk Hollmann, and Ben Bennetts, Minimizing Pattern Count for Interconnect Tests Under A Ground-Bounce Constraint. IEEE Design & Test of Computers, 20(2), arch/April 2003に示されている。元の試験セットの全ての検出及び診断特性を維持しながら、挿入される必要がある追加の試験パターンの数を減少するために利用されることができる2つの自由度が存在する。
Marinissen他の論文は、本発明の背景を十分に記載するためにここでより詳細に説明される。
前記方法は、上述の真/補数試験パターン生成アルゴリズムを参照して記載されるが、前記方法が他のアルゴリズム又はアプローチにより生成された試験パターンに作用することができることは容易に理解される。
前記方法は2つの基本ステップ、即ち符号語サブセット選択及び試験パターン並べ替え(及び挿入)を使用する。全体的な方法は図3に図示される。ステップ10において、自動試験パターン生成アルゴリズムが使用され、試験パターンの完全なセットを生成する。
ステップ12(120、121、122)において、符号語サブセット選択が、何らかの方法(120)、遷移カウント方法(121)又は差分カウント方法(122)を使用して実行される。前記選択の結果は、並べ替えステップ14にフィードされ、並び替えステップ14は、試験パターンセットのSSOL違反の数を最小化するために何らかの方法(141)、又は欲張り法(142)を使用して前記試験パターンを並び替える。様々な方法が下に詳細に記載される。
並び替えの後に、追加の試験パターンが、残りのSSOL違反を除去するために必要な場所に挿入されることができる。
符号語サブセットの選択は、ここでより詳細に記載される。
k個のネットに対して、試験生成アルゴリズムは、p(k)個の試験パターンを必要とする。p(k)個の試験パターンを用いて、前記アルゴリズムは、k≦c(k)となるようなc(k)個の一意的な符号語を生成する。関数p(k)及びc(k)は、試験生成アルゴリズムに依存する。例えば、真/補数試験アルゴリズムに対して、p(k)及びc(k)は以下のように与えられる。
多くの実際的な場合において、k、p(k)及びc(k)は全て整数であるので、前記アルゴリズムは、厳密に必要な符号語より多い符号語を生成し、即ちk<c(k)である。これは、前記の式が非整数を整数に切り上げるシール(ceil)演算子を有することを意味する。これらのシール演算子は、多くの場合、k<c(k)を生じる。
したがって、前記試験中に使用されるべき総数c(k)個の生成された符号語のサブセットを選択することが可能である。このようなサブセット選択は、試験の検出及び診断特性又は試験時間に影響を与えない。
選択するのに利用可能である
個の可能なサブセットが存在する。一例として、k=257の真/補数試験アルゴリズムを考える。上記によると、c(257)=2log 2 257=29=512である。したがって、
個の代替符号語サブセットが存在する。
前記のサブセット選択手順は、SSOL違反無しの最小試験パターンセットを生じる符号語のサブセットを検索する。
前記符号語サブセット選択は、以下に記載される2つの発見的技法の1つにより実行されることができる。
第1の可能な発見的技法は、遷移カウントに基づき、図4に図示される。図4の例は、6つの試験パターン及び8つの符号語を生じるk=5の場合を表す。図4Aにおいて、試験パターンの完全なセット(c1ないしc8)が、その中のビット遷移の数のカウント30と一緒に示される。遷移カウント発見的方法を使用して、必要とされるk(=5)個の符号語が、最小の遷移カウントを持つ5つの符号語として選択される。同じ遷移カウントを持つ符号語の選択のみが必要とされる場合、前記選択は任意に行われる。
図4Bは、連続した試験パターンの間のハミング距離30と一緒に選択された符号語(c1 c2 c4 c5 c8)を図示する。この場合、前記サブセットがSSOL=2に対する違反を持たない試験パターンセットを形成し、したがって他の処理が必要とされないことがわかる。当然、特にkの大きな値に対しては、並び替え及び可能な挿入が必要とされる可能性がある。
第2の発見的アプローチは、差分カウント方法であり、これは図5に図示される。図5Aは、真/補数方法を使用して生成されたk=9及びSSOL=3の状況に対する完全な試験パターンセット(c1ないしc16)を示す。各符号語は、前記符号語の前半のビットと前記符号語の後半のビットとの間の差の数に等しい関連した差分カウントを持つ。
この場合、最小の差分カウントを持つ符号語が選択され、正しい数kの符号語を提供する。同じ差分カウントを持つ符号語の間の選択が行われるべき場合、この選択は任意に行われる。
図5Bは、試験パターンの連続した対の間のハミング距離と一緒に符号語の選択されたサブセットを示す。複数の試験パターン対がSSOL≦3の試験に不合格になり(fail)、したがって他の処理が必要とされることがわかる。以下に詳細に記載されるべき前記他の処理(並び替え)の結果は、図5Cに示される。
前記試験パターンの並び替え及び挿入はここでより詳細に記載される。
前記試験パターンの並び替えは、前の段階の間に選択された符号語のサブセットに実行される。したがって、p個の試験パターンとk個の符号語とが存在する。
初めに、いわゆるSSOL違反グラフが構築される。このようなグラフは、図6に示され、重み付けされ、完全に連結された無向グラフを有する。前記グラフのノードは、p(k)個の試験パターンに対応する。各対のノード間の辺は、前記対のノード間のハミング距離に依存する重みを与えられる。辺の重みは、これら2つのノード間のSSOL違反の数を表す。
前記グラフのノードを通る経路を見つける問題は、巡回セールスマン問題(TSP、traveling salesman problem)の1つのバージョンと見なされることができる。SSOL違反グラフに関して、ツアー(tour)に沿って通った辺の合計重みが最小化されるような前記グラフの全てのノードを通る経路を見つけることが必要である。
この問題は、周知の巡回セールスマン問題、M.R. Garey and D.S. Johnson, Computers
and Intractability − A guide to the theory of NP-Completeness, W.H. Freeman and Company, San Francisco, CA, USA, 1979の最適化の改良に等しい。
and Intractability − A guide to the theory of NP-Completeness, W.H. Freeman and Company, San Francisco, CA, USA, 1979の最適化の改良に等しい。
巡回セールスマン問題(TSP)が簡潔に記載され、以下のように要約されることができる。m個の町のセットCを仮定し、町ci,cj∈Cの各対に対する距離d(ci,cj)及び正の整数Bを仮定する。長さB以下のCのツアーは存在するか。
実際には、最適な解を計算するのに要する時間は、問題例(problem instance)のサイズと共に指数的に増加する。前記問題例サイズは、ノード(テストパターン)の数により決定される。幸いに、基板レベルの内部配線試験に対する問題例サイズはあまり大きくない。試験パターンの数は、log2kのオーダーであり、したがって、数千個のネットを持つ基板に対しても10ないし20個の試験パターンが存在する。したがって、最も実際的な問題例に対して、徹底的に、即ち前記グラフの全ての可能なツアーを数え上げることによりこの問題を解くことは実行可能と思われる。代わりに、文献に利用可能なTSPに対する効果的及び効率的な発見的アルゴリズムが存在し、これは短い計算時間で最適に近い解でこの問題を解くことができる。例えば、David S. Johnson and Lyle A. McGeoch, “The traveling salesman problem: A case study”, in Emile H.L Aarts and Jan-Karel Lenstra, editors, “Local Search in Combinatorial Optimization”, pages 215-310,
John Wiley & Sons Ltd., Chichester, England 1997を参照する。
John Wiley & Sons Ltd., Chichester, England 1997を参照する。
図6Bは、k=5及びs=2に対するSSOL違反グラフを図示し、図6Aは、前記グラフのノードを作り上げる順序付けられていない試験パターンセットを示す。順序付けられていない試験パターンセットは、SSOL基準を違反する試験パターンの対の2つの問題例を持つことがわかる。
図6Bにおいて、太線の矢印は、前記グラフを通るSSOL違反なしのツアーを示す。図6Cは、前記試験パターンが前記グラフ内のSSOL違反を最小化したツアーにより並べられた対応する結果の試験セットを示す。
TSPソルバ(TSP Solver)の実行後に、2つの可能な結果が存在し、即ち(1)合計重み0のツアーが得られる、又は(2)0より大きい合計重みを持つツアーが得られる。前者の場合、SSOL制約を満たす試験パターンの順序が見つけられている。後者の場合、依然として1つ以上のSSOL違反を持つ試験パターンの順序が見つけられている。これは、合計重み0をもつツアーが存在しない、又はこのようなツアーが存在するが、使用された発見的TSPソルバがこれを見つけることができなかったという事実による可能性がある。いずれの場合にも、前記ツアーの合計重みの最小化は前記TSPソルバの目的関数だったので、SSOL違反の数が比較的低いことが予測される。
残りのSSOL違反は、SSOL違反を持つ2つの連続した試験パターンの間に1つ以上の追加試験パターンを挿入することにより解決されることができる。連続した試験パターンp1及びp2がw(p1,p2)個のSSOL違反を持つ(w(p1,p2)>0)場合、これら2つのパターンの間の全てのSSOL違反を解決するためにw(p1,p2)/sの追加試験パターンを挿入することが必要である。
図5Cにおいて、試験パターンの1つの対がSSOL基準を違反し、したがって1つの追加試験パターンがこの違反を除去するためにこれら2つの試験パターンの間に挿入されなければならないことがわかる。
Marinissen他の論文は、SSOL制約sの下でのk個のネットに対する試験パターンの最小の数に対する理論的上限及び下限の式を提供する。
したがって、SSOL制約を組み込むことができるが、生成されるべき試験パターンの数を更に最小化し、追加の最適化を使用する試験パターン生成アルゴリズムを提供することが望ましい。
本発明の実施例は、したがって、このようなアルゴリズムを提供し、SSOL違反無しの連続した試験パターンを所定の試験生成アルゴリズムに組み込むことを可能にする方法を提供することを志す。
本発明の1つの態様によると、複数の内部配線を試験するデジタル試験セットを生成する方法であって、各試験セットがビットのマトリクスを有し、前記マトリクスが第1の複数の試験パターン及び第2の複数の符号語を定め、各試験パターンの前記ビットが、互いに並列にそれぞれの内部配線に対して印加するものであり、内部配線に印加する連続した試験パターンのビットが該内部配線に対する符号語を形成し、各符号語が、ビット値遷移の数に関する遷移カウントを持ち、前記試験セットが、前記試験セット内の前記符号語の前記遷移カウントの和に関する合計遷移カウントを持ち、前記方法が、kが生成する内部配線の数である場合に2log2k個の試験パターンを含み、且つ所定の閾値より小さい合計遷移カウントを持つ試験セットを生成するステップを有し、前記所定の閾値が前記試験セット内の試験パターンの数と所定の関係を持つ当該方法が提供される。
本発明の好適な実施例は、添付図面を参照してここに記載される。
まず、初期試験パターンセットのバイナリコンテンツと連続した試験パターンに対する最大ハミング距離制約の違反を解決するために挿入される必要がある試験パターンの数との関係が解析される。
図7Aは、行がk個の符号語に対応し、列がb個の試験パターンに対応する試験パターンマトリクスCを図示する。前記k個の符号語は、C1,...Ckにより示される。Ci,jは、1≦i≦k及び1≦j≦bで符号語Ci内のビットjを参照する。前記試験パターンはp1...pbにより示され、ここでpj=(C1,j,...,Ck,j)は、試験パターンマトリクスCのj番目の列である。
遷移及び遷移カウントは解析において重要であるので、試験パターンマトリクスCの代替表記が使用される。遷移マトリクスTが計算され、これは、k×(b−1)マトリクスT及びk個の初期符号語値Ci,1を有する。遷移マトリクスTは図7Bに図示される。マトリクスCとマトリクスTとの関係は、
により与えられる。j=1...b−1に対し、連続した試験パターンpjとpj+1との間のハミング距離は、
dj=dH(pj,pj+1)
として定義される。単純のため、連続した試験パターンは相異なる、
即ち、全てのjに対してdj>0
であると仮定される。この仮定が与えられると、試験パターンマトリクスCがSSOL制約sとの組み合わせで使用される場合、[dj/s]−1個の試験パターンが、pjとpj+1との間に挿入されなければならない。したがって、挿入後に、所定の試験セットに基づくSSOL制約sの下で必要とされる試験パターンの総数Psは、以下の式を満たす。
i=1...kに対してτiが符号語Ciにおける遷移の数を示すとし、即ち
τi=#{j∈{1,...b−1}|Ci,j≠Ci,j+1}
である。この目的は、試験パターンマトリクスC内の遷移の総数
に関して試験パターンの総数Psに対する下限及び上限を算出することである。この解析は、
による前記試験の合計距離dtotの定義に基づく。
試験パターンマトリクスCの1行の遷移の総数は、遷移マトリクスTの対応する行の1の数により与えられる。連続した試験パターンの間のハミング距離は、遷移マトリクスTの関連する列の1の数により与えられる。したがって、τtot及びdtotの両方が、遷移マトリクスTの1の総数を、一方は行により、及び他方は列により、カウントする。
形式的には、
である。
dj=dH(pj,pj+1)
として定義される。単純のため、連続した試験パターンは相異なる、
即ち、全てのjに対してdj>0
であると仮定される。この仮定が与えられると、試験パターンマトリクスCがSSOL制約sとの組み合わせで使用される場合、[dj/s]−1個の試験パターンが、pjとpj+1との間に挿入されなければならない。したがって、挿入後に、所定の試験セットに基づくSSOL制約sの下で必要とされる試験パターンの総数Psは、以下の式を満たす。
τi=#{j∈{1,...b−1}|Ci,j≠Ci,j+1}
である。この目的は、試験パターンマトリクスC内の遷移の総数
試験パターンマトリクスCの1行の遷移の総数は、遷移マトリクスTの対応する行の1の数により与えられる。連続した試験パターンの間のハミング距離は、遷移マトリクスTの関連する列の1の数により与えられる。したがって、τtot及びdtotの両方が、遷移マトリクスTの1の総数を、一方は行により、及び他方は列により、カウントする。
形式的には、
合計ハミング距離が、遷移の総数に等しいという事実は、τtotのみに依存するPsに対する上限及び下限を算出するために使用されることができる。
長さbの符号語からなる試験パターンセットは、合計τtot個の遷移を含む。試験パターンの総数Psは、SSOL制約sを満たすための挿入の後では、
により与えられる。この式の証明は下で与えられる。
0≦r<sで、τtot=qs−rとする。各jに対し、0≦rj<sで、dj=qjs−rjとする。上で与えられた式によると、
である。これから続いて、
であり、|dj/s|=qjなので、
である。結果として、
及び
である。Psは整数なので、この定理が従う。
0≦r<sで、τtot=qs−rとする。各jに対し、0≦rj<sで、dj=qjs−rjとする。上で与えられた式によると、
この定理から、固定された符号語長bに対して、SSOL制約sの下での挿入の後の試験パターンの総数は、遷移の総数が小さい符号語の集合を使用することによってのみ小さくされることができる。
したがって、本発明の一実施例は、試験パターンマトリクスC内の遷移の総数を最小化しようとする。
本発明の他の態様がここに記載される。この態様は、SSOL制約sの下で必要とされる試験パターンの総数を最小化する、固定された長さbのk個の符号語のほぼ最適なセットの選択を可能にする方法を生じる。少なくともk個の符号語を利用可能にするためには、2b≧kである。したがって、b≧bmin=|log2k|が仮定される。
本発明のこの態様は、以下の符号語選択方法を使用する。0個の遷移を持つ全ての語を選択し、次いで1個の遷移を持つ全ての語を選択し、t−1個の遷移を持つ全ての語まで選択し、最終的にt個の遷移を持つ幾つかの追加の語を選択する。ここでtは、必要とされる符号語の数kが多くともt−1個の遷移を持つ長さbの語の数より大きいが、多くともt個の遷移を持つ長さbの語の数より大きくないような数である。
この技法は図8に図示され、試験パターンマトリクスC及び遷移マトリクスTが示される。前記2つのマトリクスの行は、一番上の0個の遷移(マトリクスC)又は0個の1(マトリクスT)からこの図の下のt個の遷移又はt個の1まで並べられる。本発明の本実施例によると、前記符号語は、前記マトリクスの一番上から選択され、所要の数kの符号語が選択されるまで下に向かう。両方の試験セット表現に対し、前記図は、符号語が生成されるグレイの陰影を用いて示す。
このように選択された試験パターンセット内の遷移の総数が、t個の遷移を持つ特定の符号語の選択に依存せず、構成により、長さbのk個の符号語のセットにおける遷移の最小の数であることに注意するのは有用である。これはτtot(b)により示される。
この方法に基づいてアルゴリズムを解析するために、及びτtot(b)を計算することができるために、以下の結果が必要とされる。
正確にi個の1を持つ長さb−1の語の数は、
に等しい。図7に示されるようなk×bの符号語マトリクスCとk×(b−1)の遷移マトリクスとの間の対応関係から、これらの語のそれぞれがi個の遷移を持つ正確に2つの符号語に対応することがわかる。
kiを前記試験セットに含まれるi個の遷移を持つ符号語の数とする。前記試験セット内の遷移の総数Σiikiを最小化するために、前記符号語選択方法は、多くともt−1個の遷移を含む全ての語とt個の遷移を含む語の幾つかとを符号語として選択する。したがって、0≦i≦t−1に対して
であり、tは、
となるものである。τtot(b)に対して、ここで式
が得られる。この符号語選択方法は、SSOL制約sを満たし、長さbの符号語を使用するk個のネットに対する試験セットにおいて必要とされる試験パターンの最小の数p(k,s,b)の限界を算出するために使用される。τtot=τtot(b)である長さbの符号語を使用する試験セット(実際には多くの試験セット)が存在することが上で示され、明らかにこのような試験は同様な値のτtotを持つことができないので、
が結論付けられることができる。この符号語選択方法及びkt個の追加の符号語を選択する特定の方法を使用するアルゴリズムは、この式の限界内に位置する挿入後の試験パターンの総数を得ることに注意する。
特に、これは、Marinissen他の遷移カウント符号語サブセット選択発見的アルゴリズムに適用できる。
本発明の実施例において、この式の上限は、改良された最悪の場合の挙動を持つアルゴリズムを使用することにより改良されることができる。前記アルゴリズムは、以下の関係
を使用し、ここでk及びbは固定されている。
このアルゴリズムの背後にあるアイデアは、以下のとおりである。kt個の追加符号語を選択した後に結果として生じる距離djは、挿入後の結果として生じる試験パターンの数を決定する。前記符号語選択方法により、合計距離
は、常に同じ(即ちτtot(b))であるが、距離djの正確な値は、追加のkt個の符号語の選択に依存する。全てのdjがわずかにsの倍数の上である状況を避けることが望ましく、前記状況は最悪の場合の挙動であり、前記上限はこれに基づく。
好ましくは、全てのdjは、sの倍数に等しいか又はわずかに下であるべきだが、これは、一般に保証するのは難しい。前記最悪の場合の挙動は、距離djが全てほぼ等しいことを確実にすることにより避けられる。以下では、まず、多くともt−1個の遷移を持つ符号語の距離djの部分がjと独立に一定であることが示される。次いで、djがほぼ等しいままであるような残りのkt個の符号語を選択する方法が説明される。
を仮定し、ここでdj,eは、l(エル)個の遷移を含む符号語のdjとdj+1との間のハミング距離の部分であり、即ち
である。0個の遷移を持つ2つの符号語、即ち全て0及び全て1の符号語のみが存在し、したがってdj,0=0である。所定の位置j∈{1,...,b−1}に1を含むl(エル)個の1を持つ長さb−1のT内の語の数は、
である。Tのそれぞれのこのような語は、dj,eに対して1回だけそれぞれ寄与するl(エル)個の遷移を持つC内の2つの符号語(一方は0で始まり、他方は1で始まる)に対応するので、結果は以下のとおりである。
結果として、
である。t個の遷移を含むkt個の符号語の選択は、ここに記載される。
の場合、t個の遷移を持ち0で開始する全ての語が、更に選択される。ここまでに選択された符号語による距離djの部分がjと独立に一定であることに注意することは重要である。ここで、kt *を
により定義されるものとする。後の使用のため、
であることに注意すべきである。この場合、(
の場合には全て0で開始し、
の場合には全て1で開始する)t個の遷移を持つkt *個の追加の符号語、又は同等に、(前記符号語内の遷移を表す)t個の1を含む長さb−1のkt *個の語を選択することは依然として必要である。便宜のため、サイズtの{1,...,b−1}のサブセットを持つt個の1を含む長さb−1の語が識別される。この場合、セットに関して、{1,...,b−1}からサイズtのkt *個の相異なるサブセットを選択することは、依然として必要である。これらkt *個の語に対応する位置における距離djの(可変)部分が、セットに関して、これらkt *個のセットにおける要素jの発生の頻度fjになることに注意する。したがって、以下の定義が必要とされる。ベクトルf=(f1,...,fn)は、i=1,...,nの全てに対してfi∈{e,e+1}となるような整数eが存在する場合にバランスされる(balanced)と称される。
結果として、
ここで、残りのkt *個の符号語が、これらkt *個の符号語における距離djの部分がバランスされるように選択されることが確実にされる。即ち、セットに関して、頻度fjがバランスされることが確実にされる。このアルゴリズムは以下の結果に基づく。
1≦t≦nとする。
であるような重みf1+...+fn=mtを持つバランスされた整数ベクトルf=(f1,...,fn)が存在すると仮定する。この場合、各iがセットSjのfiで生じるような{1,...,n}のサイズtのm個の相異なるサブセットの集合S={S1,...,Sm}が存在する。
本発明のこの態様を実施するアルゴリズムは、以下の関数を実行し、図9に図示される。初めに、ステップ100において、
にしたがって数t及びktを選択する。
次に、ステップ102において、
から数m=kt *を決定する。
次に、ステップ104において、多くともt−1個の遷移を持つ長さbの符号語の選択が行われ、m<ktの場合には、t個の遷移を持ち、1で始まる長さbの全ての語の選択も行われる。
次に、ステップ102において、
次に、ステップ104において、多くともt−1個の遷移を持つ長さbの符号語の選択が行われ、m<ktの場合には、t個の遷移を持ち、1で始まる長さbの全ての語の選択も行われる。
最後に、ステップ106において、t個の遷移を持ち、(m<ktの場合)0又は(m≧ktの場合)1で始まる長さbの他のm個の語が選択される。ここでmt=q(b−1)+rの場合、r個のインデックスiに対してfi=q+1が選択され、残りのb−1−r個のインデックスiに対してfi=qが選択される。この場合、このアルゴリズムは、距離djがバランスされることを確実にする。この方法は、“固定符号語長に対するATPG”と称されることができる。
ここで、平均ハミング距離は、τtot(b)/(b−1)に等しく、したがってdj≦|τtot(b)/(b−1)|であり、したがって、
である。したがって、このアルゴリズムが、SSOL制約sを満たすための挿入の後に、パターンの総数が(多くとも)1+(b−1)≦τtot(b)/((b−1)s)であるような試験セットを生成すると結論付けることが可能であり、したがって前記上限を証明する。
少なくともk個の符号語を利用可能にするために、符号語長bは、b≧bmin:=|log2k|となるように選択されなければならないと上で述べられた。しかしながら、bがこの最小値bminに等しく選択される場合に、必ず多数の符号語が多くの遷移を含む。
i個の遷移を持つ長さbの利用可能な符号語の数は、
により与えられる。したがって、i個の遷移を持つ利用可能な符号語の数は、bの値が増加する場合に増加する。したがって、上述の符号語選択方法のように、最小の数の遷移を含むk個の符号語を選択することにより、結果として生じる遷移の数τtot(b)、及びこれにしたがって確実に量τtot(b)/(b−1)は、bが増加すると減少する。
この提案は、以下のように始められることができる。関数τtot(b)は、≧bminに対してbの減少関数であり、即ちbmin≦b<b’の場合、τtot(bmin)≧τtot(b)≧τtot(b’)である。
この観測結果は、
であり、SSOL制約sを満たし、k個のネットに対する試験セットで必要とされる試験パターンの最小の数は、しばしばbminより大幅に大きい値bに対して実現されることを提案する。
この観測結果は、
bに対する最良の選択は、平均距離τtot(b)/(b−1)が多くともsであるbの第1の(最小の)値b*に近い。この値b*に対して、U(b*)=b*であることに注意する。以下、b*の値の推定値が与えられ、したがって試験パターンの対応する総数に対して、k及びsを前提とするとp(k,s,b)=b*である。
符号語の数k及びSSOL値sが固定されているとする。前に見たように、各bに対して、tの値は、
のように選択され、この結果、スターリングの近似(Stirling's approximation)により
log2k≒1+(b−1)h(t/(b−1))
となり、ここでh(x)=−xlog2x−(1−x)log2(1−x)である。
また、合計距離についても、
dtot=τtot≒tk
したがって、t/(b−1)≒s/kの場合、
dtot≒(b−1)s
である。
これらの式を組み合わせると、
P*=b*≒1+(−1+log2k)/h(s/k)
を与える。
結局のところ、b*のこの推定値は、いくらか小さすぎるが、常に真の値の少なくとも約80%である。
符号語の数k及びSSOL値sが固定されているとする。前に見たように、各bに対して、tの値は、
log2k≒1+(b−1)h(t/(b−1))
となり、ここでh(x)=−xlog2x−(1−x)log2(1−x)である。
また、合計距離についても、
dtot=τtot≒tk
したがって、t/(b−1)≒s/kの場合、
dtot≒(b−1)s
である。
これらの式を組み合わせると、
P*=b*≒1+(−1+log2k)/h(s/k)
を与える。
結局のところ、b*のこの推定値は、いくらか小さすぎるが、常に真の値の少なくとも約80%である。
少し意外なことに、bの最適値、即ちp(k,s,b)を最小化するbの値は、実際には常に上で定義された数b*に等しいことが判明し、即ち以下の結果が生じる。
k≧2でk及びsが正の整数であるとする。関数τtot(b)を
となるように定義する。
bmin=|log2k|とし、数b*をτtot(b)≦(b−1)sとなる最小の整数b≧bminになるように定義する。次いで、SSOL制約sを満たし、k個のネットに対する試験セットに必要とされる試験パターンの最小の数p(k,s)は、p(k,s)=b*を満たす。
k≧2でk及びsが正の整数であるとする。関数τtot(b)を
bmin=|log2k|とし、数b*をτtot(b)≦(b−1)sとなる最小の整数b≧bminになるように定義する。次いで、SSOL制約sを満たし、k個のネットに対する試験セットに必要とされる試験パターンの最小の数p(k,s)は、p(k,s)=b*を満たす。
この定理の結果として、SSOL制約sを満たし、最小の数の試験パターンを含むk個のネットに対する試験セットを生成するために、本発明の他の態様の実施例は、図10に図示され、以下のように進行する。
まず、ステップ110において上で定義したように数b*を決定する。次いで、上述のように、固定された長さb*を持つ符号語と共に固定符号語長アルゴリズムを適用する。次に、ステップ112において、
にしたがってt及びktを選択する。次に、ステップ114において、
から数m=kt *を決定する。次に、ステップ116において、多くともt−1個の遷移を持つ長さb*の符号語の選択が行われ、m<ktの場合、t個の遷移を持ち1で始まる長さb*の全ての語の選択も行われる。
最後に、ステップ118において、0(m<ktの場合)又は1(m≧ktの場合)で始まりt個の遷移を持つ長さb*の他のm個の語が選択される。ここで、mt=q(b*−1)+rの場合、r個のインデックスiに対してfi=q+1が選択され、残りのb*−1−r個のインデックスiに対してfi=qが選択される。このアルゴリズムは、この場合、距離djがバランスされることを確実にする。
最後に、ステップ118において、0(m<ktの場合)又は1(m≧ktの場合)で始まりt個の遷移を持つ長さb*の他のm個の語が選択される。ここで、mt=q(b*−1)+rの場合、r個のインデックスiに対してfi=q+1が選択され、残りのb*−1−r個のインデックスiに対してfi=qが選択される。このアルゴリズムは、この場合、距離djがバランスされることを確実にする。
この方法は、b*個のパターンを持ち、連続したパターンが多くともsの距離を持つ試験パターンセットを生成する。前記方法は、“可変符号語長に対するATPG”と称されることができる。
実験結果が、新しいSSOL制約ATPGアルゴリズムに対して下に与えられ、これらの結果を他の方法からの結果に対して比較する。真/補数試験が、比較の基準として使用されるが、この技法は、試験パターンセットを生成する他の方法に適用されることができる。
実験データにおいて、3つの方法が比較される。
1.従来の方法
この方法は、従来のカウント及び後に続く補数演算(complementing)を用いて真/補数試験を生成する。この後に、前記SSOL制約が、従来の追加試験パターンの挿入により満たされる。この方法は、多くの専門(市販)ツールの基本である。
この方法は、従来のカウント及び後に続く補数演算(complementing)を用いて真/補数試験を生成する。この後に、前記SSOL制約が、従来の追加試験パターンの挿入により満たされる。この方法は、多くの専門(市販)ツールの基本である。
2.Marinissen他の最良の方法
この方法は、従来のカウント及び後に続く補数演算を用いて真/補数試験を生成する。この後に、遷移カウントに基づく符号語サブセット選択及び試験パターン並び替えが適用される。残りのSSOL違反は、従来の追加試験パターンの挿入により解決される。この方法は、Marinissen他に記載された様々な方法から最良に実行されるものである。
この方法は、従来のカウント及び後に続く補数演算を用いて真/補数試験を生成する。この後に、遷移カウントに基づく符号語サブセット選択及び試験パターン並び替えが適用される。残りのSSOL違反は、従来の追加試験パターンの挿入により解決される。この方法は、Marinissen他に記載された様々な方法から最良に実行されるものである。
3.可変符号語長に対するATPG
この方法は、上述のように“真の(True)”試験セットを生成する。この試験は、SSOL違反が無いことを保証され、したがって追加の試験パターンの挿入を必要としない。この後に、“補数(Complement)”部分が、再びSSOL違反の無い補数の(complementary)試験セットを追加することにより生成される。“真の”及び“補数”試験パターンの間の境界において、通常は、少数の追加試験パターンが挿入される必要がある。図12は、k∈{5000,6000,7000,8000}個のネットを持つ問題例に対する実験結果を示す。kの5%と50%との間で変化するSSOL値sに対し、図12は、3つ全ての方法に対する試験パターンカウントp(k,s)をプロットする。図13は、基準の従来の方法に対して以前のMarinissen他の方法及び新しい可変符号語長に対するATPGの試験パターンカウントの向上を示す。
この方法は、上述のように“真の(True)”試験セットを生成する。この試験は、SSOL違反が無いことを保証され、したがって追加の試験パターンの挿入を必要としない。この後に、“補数(Complement)”部分が、再びSSOL違反の無い補数の(complementary)試験セットを追加することにより生成される。“真の”及び“補数”試験パターンの間の境界において、通常は、少数の追加試験パターンが挿入される必要がある。図12は、k∈{5000,6000,7000,8000}個のネットを持つ問題例に対する実験結果を示す。kの5%と50%との間で変化するSSOL値sに対し、図12は、3つ全ての方法に対する試験パターンカウントp(k,s)をプロットする。図13は、基準の従来の方法に対して以前のMarinissen他の方法及び新しい可変符号語長に対するATPGの試験パターンカウントの向上を示す。
図12及び13は、全てのSSOL値sに対して、前記従来の方法が最高数の試験パターンを生じることを示す。k及びsの幾つかの値に対して、Marinissen他の最良の方法は、前記従来の方法に対する大幅な向上を提供するが、しかしながら、この方法が向上を与えない多くの値のk及びsが存在する。
本発明の実施例、新しい可変符号語長に対するATPG技法は、明らかに他のアプローチより性能が優れており、k=5000,6000,7000,8000に対して、前記従来の方法に対する平均の相対的向上は、それぞれ46%、46%、45%及び44%である。この新しいATPGアルゴリズムは、k及びsの全ての値に対して前記従来の方法から一貫して向上している。
ユーザが決めたネットの数kに対して、ユーザが決めたSSOL制約sを順守する試験パターンの最小のセットp(k,s)を生成する最適なATPGアルゴリズムが記載されている。このアルゴリズムは、形式化され上で証明された以下の観測結果に基づく。
−試験パターンの数は、符号語内の遷移の数に強く関係している。したがって、少数の試験パターンを持つ有効な試験セットを得るためには、少数の遷移を持つ符号語を選択しなければならない。
−上の観測に基づき、与えられたk、s及びbに対して、多くともt−1個の遷移を持つ長さbの全ての符号語を選択し、この後に、連続した試験パターンの間のバランスされたハミング距離sを持つ正確に合計k個の符号語が得られるように、t個の遷移を持つ長さbの幾つかの語を注意深く選択するアルゴリズムが提示されている。したがって、残りのSSOL違反を解決するために挿入された追加試験パターンを加えた前記試験パターンからなる結果の試験セットが得られる。
−与えられたk及びsに対して値b=b*を見つける第2のアルゴリズムであって、上記アルゴリズムがこのb*に対して呼び出される場合に、SSOL制約を満たすために追加試験パターンが挿入される必要の無いことが保証されることができる当該第2のアルゴリズムが示されており、更に、この第2のアルゴリズムが証明可能に最小の試験パターンセットを生成することが示されている。
−試験パターンの数は、符号語内の遷移の数に強く関係している。したがって、少数の試験パターンを持つ有効な試験セットを得るためには、少数の遷移を持つ符号語を選択しなければならない。
−上の観測に基づき、与えられたk、s及びbに対して、多くともt−1個の遷移を持つ長さbの全ての符号語を選択し、この後に、連続した試験パターンの間のバランスされたハミング距離sを持つ正確に合計k個の符号語が得られるように、t個の遷移を持つ長さbの幾つかの語を注意深く選択するアルゴリズムが提示されている。したがって、残りのSSOL違反を解決するために挿入された追加試験パターンを加えた前記試験パターンからなる結果の試験セットが得られる。
−与えられたk及びsに対して値b=b*を見つける第2のアルゴリズムであって、上記アルゴリズムがこのb*に対して呼び出される場合に、SSOL制約を満たすために追加試験パターンが挿入される必要の無いことが保証されることができる当該第2のアルゴリズムが示されており、更に、この第2のアルゴリズムが証明可能に最小の試験パターンセットを生成することが示されている。
一例として一般に使用される真/補数試験アルゴリズムを使用して、k∈{5000,6000,7000}及びkの5%から50%まで変化するsに対する実験結果が示されている。この実験は、前記アルゴリズムが前記従来の方法と比較した場合に試験パターンの数の平均45%の減少を生じることを示す。
Claims (15)
- 複数の内部配線を試験するデジタル試験セットを生成する方法において、各試験セットがビットのマトリクスを有し、前記マトリクスが第1の複数の試験パターン及び第2の複数の符号語を定め、各試験パターンのビットが互いに並列にそれぞれの内部配線に印加され、1つの内部配線に印加される連続した試験パターンのビットが該内部配線に対する符号語を形成し、各符号語が複数のビット値遷移に関する遷移カウントを持ち、前記試験セットが、前記試験セット内の前記符号語の前記遷移カウントの合計に関する合計遷移カウントを持ち、前記方法が、kが生成する内部配線の数である場合にlog2k個より多い試験パターンを含み且つ所定の閾値より小さい合計遷移カウントを持つ試験セットを生成するステップを有し、前記所定の閾値が前記試験セット内の前記試験パターンの数と所定の関係を持つ方法。
- 前記試験セット内の前記試験パターンの数が前記内部配線の数と所定の関係を持つ、請求項1に記載の方法。
- 前記試験セット内の前記試験パターンの数が第2の閾値と所定の関係を持つ、請求項2に記載の方法。
- 前記所定の閾値が前記第2の閾値と所定の関係を持つ、請求項1ないし3のいずれか一項に記載の方法。
- 前記第2の閾値が前記内部配線に対する同時切り替え出力制限である、請求項3又は4に記載の方法。
- P*が前記試験パターンの数であり、kが前記内部配線の数であり、sが遷移カウント閾値であり、h(s/k)=−(s/k)log2(s/k)−(1−s/k)log2(1−s/k)である場合に、前記試験セット内の前記試験パターンの数が、
P*≒1+(−1+log2k)/h(s/k)
により与えられる、請求項1に記載の方法。 - 前記試験セットを生成するステップが、
試験パターンの第1のセットを定める第1の試験セットを生成するステップと、
前記試験パターンの第1のセットのサブセットを選択するステップであって、前記サブセット内の前記試験パターンにより形成された符号語に対する前記遷移カウントの合計が前記所定の閾値より低くなるように当該サブセットを選択するステップと、
を有する、請求項1ないし5のいずれか一項に記載の方法。 - 前記試験セットを生成するステップが、
符号語の第1のセットを定める第1の試験セットを生成するステップと、
前記符号語の第1のセットのサブセットを選択するステップであって、前記サブセット内の前記符号語に対する前記遷移カウントの合計が前記所定の閾値より低くなるように当該サブセットを選択するステップと、
を有する、請求項1ないし7のいずれか一項に記載の方法。 - 前記符号語のサブセットを選択するステップが、
第1の値より低い遷移カウント値を持つ第1の複数の符号語を選択するステップと、
前記第1の値以上のそれぞれの遷移カウントを持つ第2の複数の符号語を選択するステップであって、選択された前記第1及び第2の複数の符号語の数の合計が前記内部配線の数に等しくなるように当該第2の複数の符号語を選択するステップと、
を有する、請求項8に記載の方法。 - 前記試験セット内の前記符号語の数が前記内部配線の数に等しい、請求項1ないし9のいずれか一項に記載の方法。
- 前記試験セットに追加の試験パターンを追加するステップを更に有する、請求項1ないし10のいずれか一項に記載の方法。
- 前記追加の試験パターンを追加するステップが、閾値より大きい元の遷移距離を持つ前記試験セットの試験パターン対の間に前記追加の試験パターンを挿入するステップを有し、前記挿入された試験パターンが前記元の遷移距離より小さい遷移距離を生じる、請求項11に記載の方法。
- 前記挿入された試験パターンが所定の閾値レベル以下の遷移距離を生じる、請求項12に記載の方法。
- 前記追加の試験パターンを追加するステップが、最終的な真/補数試験セットを形成するために前記試験セットに前記試験セットの補数を追加するステップを有する、請求項11に記載の方法。
- 請求項1ないし14に記載された方法により生成された試験セットを複数の内部配線に印加するステップと、
この印加の結果を解析するステップと、
を有する、複数の内部配線を試験する方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP03076585A EP1480048A1 (en) | 2003-05-23 | 2003-05-23 | Automatic test pattern generation |
PCT/IB2004/050749 WO2004104608A1 (en) | 2003-05-23 | 2004-05-19 | Automatic test pattern generation |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007501408A true JP2007501408A (ja) | 2007-01-25 |
Family
ID=33041023
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006530887A Pending JP2007501408A (ja) | 2003-05-23 | 2004-05-19 | 自動試験パターン生成法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US7475317B2 (ja) |
EP (2) | EP1480048A1 (ja) |
JP (1) | JP2007501408A (ja) |
CN (1) | CN100492041C (ja) |
AT (1) | ATE374950T1 (ja) |
DE (1) | DE602004009309T2 (ja) |
WO (1) | WO2004104608A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9437328B2 (en) * | 2012-11-30 | 2016-09-06 | Silicon Motion Inc. | Apparatus and method for applying at-speed functional test with lower-speed tester |
US9361538B2 (en) * | 2012-12-26 | 2016-06-07 | Microsoft Technology Licensing, Llc | Real time photometric edge description |
US11288698B2 (en) | 2013-03-13 | 2022-03-29 | Eversight, Inc. | Architecture and methods for generating intelligent offers with dynamic base prices |
US10140629B2 (en) | 2013-03-13 | 2018-11-27 | Eversight, Inc. | Automated behavioral economics patterns in promotion testing and methods therefor |
US11270325B2 (en) | 2013-03-13 | 2022-03-08 | Eversight, Inc. | Systems and methods for collaborative offer generation |
WO2014160163A1 (en) | 2013-03-13 | 2014-10-02 | Precipio, Inc. | Architecture and methods for promotion optimization |
US11288696B2 (en) | 2013-03-13 | 2022-03-29 | Eversight, Inc. | Systems and methods for efficient promotion experimentation for load to card |
US10438231B2 (en) | 2013-03-13 | 2019-10-08 | Eversight, Inc. | Automatic offer generation using concept generator apparatus and methods therefor |
US10438230B2 (en) * | 2013-03-13 | 2019-10-08 | Eversight, Inc. | Adaptive experimentation and optimization in automated promotional testing |
US11138628B2 (en) | 2013-03-13 | 2021-10-05 | Eversight, Inc. | Promotion offer language and methods thereof |
US10176491B2 (en) | 2013-03-13 | 2019-01-08 | Eversight, Inc. | Highly scalable internet-based randomized experiment methods and apparatus for obtaining insights from test promotion results |
US10991001B2 (en) | 2013-03-13 | 2021-04-27 | Eversight, Inc. | Systems and methods for intelligent promotion design with promotion scoring |
US10915912B2 (en) | 2013-03-13 | 2021-02-09 | Eversight, Inc. | Systems and methods for price testing and optimization in brick and mortar retailers |
US11068929B2 (en) | 2013-03-13 | 2021-07-20 | Eversight, Inc. | Highly scalable internet-based controlled experiment methods and apparatus for obtaining insights from test promotion results |
US10706438B2 (en) | 2013-03-13 | 2020-07-07 | Eversight, Inc. | Systems and methods for generating and recommending promotions in a design matrix |
US10909561B2 (en) | 2013-03-13 | 2021-02-02 | Eversight, Inc. | Systems and methods for democratized coupon redemption |
US10445763B2 (en) | 2013-03-13 | 2019-10-15 | Eversight, Inc. | Automated promotion forecasting and methods therefor |
US10789609B2 (en) | 2013-03-13 | 2020-09-29 | Eversight, Inc. | Systems and methods for automated promotion to profile matching |
US9940640B2 (en) | 2013-03-13 | 2018-04-10 | Eversight, Inc. | Automated event correlation to improve promotional testing |
US10984441B2 (en) | 2013-03-13 | 2021-04-20 | Eversight, Inc. | Systems and methods for intelligent promotion design with promotion selection |
US10846736B2 (en) | 2013-03-13 | 2020-11-24 | Eversight, Inc. | Linkage to reduce errors in online promotion testing |
US10636052B2 (en) | 2013-03-13 | 2020-04-28 | Eversight, Inc. | Automatic mass scale online promotion testing |
US9940639B2 (en) * | 2013-03-13 | 2018-04-10 | Eversight, Inc. | Automated and optimal promotional experimental test designs incorporating constraints |
US9274172B2 (en) * | 2013-10-17 | 2016-03-01 | International Business Machines Corporation | Selective test pattern processor |
US10460339B2 (en) | 2015-03-03 | 2019-10-29 | Eversight, Inc. | Highly scalable internet-based parallel experiment methods and apparatus for obtaining insights from test promotion results |
US11941659B2 (en) | 2017-05-16 | 2024-03-26 | Maplebear Inc. | Systems and methods for intelligent promotion design with promotion scoring |
CN109490753B (zh) * | 2018-11-13 | 2020-12-08 | 吉林大学 | 一种结合极小碰集约简集成电路测试模式集的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5636229A (en) | 1992-11-18 | 1997-06-03 | U.S. Philips Corporation | Method for generating test patterns to detect an electric shortcircuit, a method for testing electric circuitry while using test patterns so generated, and a tester device for testing electric circuitry with such test patterns |
TW583405B (en) * | 2002-12-23 | 2004-04-11 | Via Tech Inc | Signal detection method suitable for integrated circuit chip |
-
2003
- 2003-05-23 EP EP03076585A patent/EP1480048A1/en not_active Withdrawn
-
2004
- 2004-05-19 WO PCT/IB2004/050749 patent/WO2004104608A1/en active IP Right Grant
- 2004-05-19 US US10/557,965 patent/US7475317B2/en not_active Expired - Fee Related
- 2004-05-19 EP EP04733892A patent/EP1629290B1/en not_active Expired - Lifetime
- 2004-05-19 CN CNB2004800140783A patent/CN100492041C/zh not_active Expired - Fee Related
- 2004-05-19 DE DE602004009309T patent/DE602004009309T2/de not_active Expired - Fee Related
- 2004-05-19 JP JP2006530887A patent/JP2007501408A/ja active Pending
- 2004-05-19 AT AT04733892T patent/ATE374950T1/de not_active IP Right Cessation
Non-Patent Citations (2)
Title |
---|
JPN5006015423, MARINISSEN, PROC. IEEE INT. BOAERD TEST WORKSHOP, 20021011 * |
JPN6010009277, MARINISSEN E J ET AL, "MINIMIZING PATTERN COUNT FOR INTERCONNECT TEST UNDER A GROUND BOUNCE CONSTRAINT", IEEE DESIGN & TEST OF COMPUTERS, 20030301, vol. 20, no. 2, pp. 8−18, US, IEEE COMPUTERS SOCIETY * |
Also Published As
Publication number | Publication date |
---|---|
US20060259835A1 (en) | 2006-11-16 |
ATE374950T1 (de) | 2007-10-15 |
EP1629290B1 (en) | 2007-10-03 |
EP1629290A1 (en) | 2006-03-01 |
WO2004104608A1 (en) | 2004-12-02 |
CN1795395A (zh) | 2006-06-28 |
DE602004009309D1 (de) | 2007-11-15 |
DE602004009309T2 (de) | 2008-06-26 |
CN100492041C (zh) | 2009-05-27 |
US7475317B2 (en) | 2009-01-06 |
EP1480048A1 (en) | 2004-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007501408A (ja) | 自動試験パターン生成法 | |
Goessel et al. | New methods of concurrent checking | |
EP1595211B1 (en) | Compressing test responses using a compactor | |
JP5591886B2 (ja) | 完全に不定値許容性であって非常に高スキャン圧縮なスキャンテストシステム及び技術 | |
US20120239995A1 (en) | Method and apparatus for synthesizing circular decompressors | |
US9134378B2 (en) | Linear decompressor with two-step dynamic encoding | |
US5996101A (en) | Test pattern generating method and test pattern generating system | |
US6173426B1 (en) | Method of locating faults in LSI | |
JP4694493B2 (ja) | 自動試験パターン生成法 | |
US6920597B2 (en) | Uniform testing of tristate nets in logic BIST | |
EP0586834A2 (en) | Enhanced data analyzer for use in bist circuitry | |
Marinissen et al. | Minimizing pattern count for interconnect test under a ground bounce constraint | |
US11422188B2 (en) | Isometric control data generation for test compression | |
EP1480047A1 (en) | Automatic test pattern generation | |
Touba | Obtaining high fault coverage with circular BIST via state skipping | |
Majhi | Algorithms for test generation and fault simulation of path delay faults in logic circuits | |
KR100671435B1 (ko) | 접지바운스 영향과 지연고장 검출을 동시에 고려한 보드레벨 연결선 테스트패턴 재정렬 방법 | |
Cheung et al. | Accurate modeling and fault simulation of byzantine resistive bridges | |
Marinissen et al. | Incorporating A Ground-Bounce Preventing Constraint into Wiring Interconnect Test Pattern Generation Algorithms | |
Lo et al. | An efficient structural approach to board interconnect diagnosis | |
Garbolino et al. | Multi-signature analysis for interconnect test | |
Huang et al. | Effect of RTL coding style on testability | |
Gong et al. | A Diagnosis Algorithm for Bridging Faults in Combinational Circuits | |
Nilanjan | Effect of RTL Coding Style On Testability | |
Li | On reducing hardware, power dissipation and increasing fault coverage of test |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100720 |