JP2007329327A - Semiconductor device and its manufacturing method - Google Patents
Semiconductor device and its manufacturing method Download PDFInfo
- Publication number
- JP2007329327A JP2007329327A JP2006159933A JP2006159933A JP2007329327A JP 2007329327 A JP2007329327 A JP 2007329327A JP 2006159933 A JP2006159933 A JP 2006159933A JP 2006159933 A JP2006159933 A JP 2006159933A JP 2007329327 A JP2007329327 A JP 2007329327A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- wiring
- plug
- adapter
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
本発明は、半導体装置及びその製造方法に関し、更に詳細には、配線基板上にICチップ等の電子部品を搭載し、プラグ接続によってマザーボードのソケットに対して取外し可能に接続されるモジュール半導体装置として好適な半導体装置及びその製造方法に関する。 The present invention relates to a semiconductor device and a manufacturing method thereof, and more specifically, as a module semiconductor device in which an electronic component such as an IC chip is mounted on a wiring board and is detachably connected to a socket on a motherboard by plug connection. The present invention relates to a suitable semiconductor device and a manufacturing method thereof.
モジュール半導体装置では、共通の配線基板上に複数のICチップを搭載し、これら複数のICチップの相互間を配線基板内の配線によって接続している。モジュール半導体装置は、一つの縁部に沿ってプラグを有し、プラグはマザーボード上のソケットに対して取外し可能に接続される。図8(a)、(b)はそれぞれ、従来のモジュール半導体装置の側面図及び正面図である。モジュール半導体装置50は、配線基板51と、配線基板51上に搭載された複数のICチップ52とを備える。
In a module semiconductor device, a plurality of IC chips are mounted on a common wiring board, and the plurality of IC chips are connected to each other by wiring in the wiring board. The module semiconductor device has a plug along one edge, and the plug is detachably connected to a socket on the motherboard. 8A and 8B are a side view and a front view of a conventional module semiconductor device, respectively. The
配線基板51の下縁部は、ソケットに対してプラグ接続されるプラグ53を構成し、プラグ53の表面及び裏面には複数のプラグ端子54が配列されている。個々のプラグ端子54は、図示しないソケットの複数のソケット端子にそれぞれ対応して配設されており、ソケットへのプラグの挿入によって、ソケット端子に対して電気的に接続され、且つ機械的に固定される。配線基板51の双方の側縁部には、側縁部を半円形に切り欠いたノッチ55が形成されている。モジュール半導体装置50のソケットへの取付けに際し、ソケットのラッチをノッチ55に係合させることによって、モジュール半導体装置50のソケットへの機械的固定を補助する。
The lower edge portion of the
ところで、近年、電子機器の小型化により、モジュール半導体装置の更なる薄型化が要請されている。ここで、配線基板51の厚みは、ソケットとの電気的及び機械的な接続を確保するために、ソケットの幅寸法とほぼ同じ寸法の厚さを確保する必要がある。従って、モジュール半導体装置全体の薄型化は、配線基板上に搭載されるICチップ52などの電子部品の厚みを制限することによって行われていた。しかし、電子部品の厚みが制限されると、モジュール半導体装置上に搭載可能な電子部品の種類が制限され、モジュール半導体装置の構成に制約が生じる。
Incidentally, in recent years, there has been a demand for further thinning of the module semiconductor device due to the miniaturization of electronic devices. Here, in order to ensure electrical and mechanical connection with the socket, it is necessary to secure a thickness of the
上記問題に対して特許文献1は、図9に示すように、配線基板61の表面に段差62を設けており、例えば厚みを小さくした側の基板面の表面部分に厚みの大きな部品63を搭載すると共に、厚みが大きな側の基板面の表面部分にプラグ端子65を形成した、モジュール半導体装置60を記載している。
特許文献1のモジュール半導体装置60では、厚みが異なる基板の製造によりコストが増大するという問題がある。また、基板面に段差62が存在すると、基板面上の電極パッド部分にはんだ層を形成する際に、マスクを利用するパターン形成技術の適用が困難となり、製造のスループットが低下する問題もあった。 The module semiconductor device 60 of Patent Document 1 has a problem that costs increase due to the manufacture of substrates having different thicknesses. Further, when the step 62 exists on the substrate surface, it is difficult to apply a pattern forming technique using a mask when forming a solder layer on the electrode pad portion on the substrate surface, which causes a problem that the manufacturing throughput is reduced. .
本発明は、上記に鑑み、コストの上昇を抑制し、半導体装置の厚みの増大を抑えつつ、且つ、大きな厚みを有する電子部品を搭載可能であり、モジュール半導体装置として好適な半導体装置及びその製造方法を提供することを目的とする。 In view of the above, the present invention is capable of mounting an electronic component having a large thickness while suppressing an increase in cost, suppressing an increase in the thickness of the semiconductor device, and a semiconductor device suitable as a module semiconductor device and its manufacture It aims to provide a method.
上記目的を達成するために、本発明の半導体装置は、配線基板上に搭載された電子部品とプラグ接続のためのプラグとを備える半導体装置において、
前記配線基板の縁部に、該配線基板内の配線にそれぞれ接続された複数のプラグ端子を表面に有するアダプタ基板が搭載され、前記複数のプラグ端子が全体として前記プラグを構成することを特徴とする。
In order to achieve the above object, a semiconductor device of the present invention includes an electronic component mounted on a wiring board and a plug for plug connection.
An adapter board having a plurality of plug terminals connected to wirings in the wiring board on the surface is mounted on the edge of the wiring board, and the plurality of plug terminals constitute the plug as a whole. To do.
また、本発明に係る半導体装置の製造方法は、配線基板の表面にパッド端子を形成する工程と、
前記パッド端子の表面にはんだ層を形成する工程と、
前記配線基板の縁部に、前記パッド端子に対応する配線及び該配線に接続されるプラグ端子を表面に有するアダプタ基板を搭載する工程と、
前記はんだ層を溶融して前記パッド端子と前記プラグ端子に接続された配線とを接続する工程とを有することを特徴とする。
Further, the method for manufacturing a semiconductor device according to the present invention includes a step of forming a pad terminal on the surface of the wiring substrate,
Forming a solder layer on the surface of the pad terminal;
Mounting an adapter substrate having a wiring corresponding to the pad terminal and a plug terminal connected to the wiring on the edge of the wiring substrate;
And melting the solder layer to connect the pad terminal and the wiring connected to the plug terminal.
本発明の半導体装置では、半導体装置のソケットへの挿入に際して、配線基板とソケットとの間にアダプタ基板が介在する。これによって、配線基板の厚みを従来よりも小さくして、半導体装置の全体的な厚みの増大を抑えながら、大きな厚みを有する電子部品を配線基板上に搭載できる。 In the semiconductor device of the present invention, the adapter substrate is interposed between the wiring substrate and the socket when the semiconductor device is inserted into the socket. As a result, the thickness of the wiring board can be made smaller than before, and an electronic component having a large thickness can be mounted on the wiring board while suppressing an increase in the overall thickness of the semiconductor device.
本発明の半導体装置では、配線基板は、その厚みを小さくし、且つプラグ端子に代えてアダプタ基板との接続用の電極が取り付けられることを除いては、従来と同様の簡素な構成を有する。また、アダプタ基板も、プラグ端子、及び、配線基板との接続用の電極等から成る簡素な基板で構成可能である。これによって、半導体装置製造のコストの上昇を抑制できる。 In the semiconductor device of the present invention, the wiring board has a simple configuration similar to that of the prior art except that the thickness thereof is reduced and an electrode for connection to the adapter board is attached instead of the plug terminal. The adapter board can also be configured with a simple board including plug terminals and electrodes for connection with the wiring board. Thereby, an increase in the cost of manufacturing the semiconductor device can be suppressed.
本発明の半導体装置及びその製造方法では、配線基板の表面又は裏面に段差を形成する必要がなく、平坦に形成できるので、マスクを用いた公知のパターン形成技術を用いて、はんだ層を形成できる。また、配線基板上へのアダプタ基板の接続に際して、通常の電子部品と同様のはんだ接続を用いることが出来るので、半導体装置製造のスループットの低下を抑え、コスト上昇を抑制できる。 In the semiconductor device and the manufacturing method thereof according to the present invention, it is not necessary to form a step on the front surface or the back surface of the wiring substrate, and it can be formed flat. Therefore, a solder layer can be formed using a known pattern forming technique using a mask. . Further, when connecting the adapter substrate onto the wiring substrate, the same solder connection as that of a normal electronic component can be used, so that a decrease in throughput of manufacturing the semiconductor device can be suppressed and an increase in cost can be suppressed.
本発明の半導体装置では、前記アダプタ基板は、前記配線基板の表面側及び裏面側の双方又は一方に搭載される。本発明の半導体装置の好適な実施態様では、前記配線基板の縁部が、前記アダプタ基板の対応する縁部よりも外側に位置する。高い加工コストを必要とする切削等を行うことなく、半導体装置の縁部をテーパ状に構成できる。 In the semiconductor device of the present invention, the adapter substrate is mounted on both or one of the front surface side and the back surface side of the wiring substrate. In a preferred embodiment of the semiconductor device according to the present invention, the edge of the wiring board is located outside the corresponding edge of the adapter board. The edge of the semiconductor device can be tapered without performing cutting or the like that requires high processing costs.
本発明の半導体装置の好適な実施態様では、前記プラグ端子と前記配線基板の配線とを接続する配線が、前記アダプタ基板の縁面及び裏面に沿って形成されている。ダミー引出し配線を形成する必要がなく、従ってダミー引出し配線の剥がれに起因するプラグ端子の剥がれを抑え、短絡や断線を抑制できる。 In a preferred embodiment of the semiconductor device according to the present invention, the wiring for connecting the plug terminal and the wiring of the wiring board is formed along the edge surface and the back surface of the adapter board. It is not necessary to form a dummy lead-out wiring, and therefore, it is possible to suppress the peeling of the plug terminal due to the peeling of the dummy lead-out wiring and to suppress a short circuit and a disconnection.
本発明の半導体装置の好適な実施態様では、前記アダプタ基板の裏面に沿って形成された配線が、前記配線基板上のパッド端子とはんだ接続される。アダプタ基板の配線基板への取り付けに際して、通常の電子部品と同じはんだ接続工程で行うことによって、スループットの低下を抑制できる。 In a preferred embodiment of the semiconductor device of the present invention, the wiring formed along the back surface of the adapter substrate is solder-connected to the pad terminal on the wiring substrate. When the adapter board is attached to the wiring board, a decrease in throughput can be suppressed by performing the same solder connection process as that of a normal electronic component.
本発明の半導体装置の好適な実施態様では、前記配線基板のノッチの近傍に、ダミーアダプタ基板が搭載されており、該ダミーアダプタ基板は、前記縁部に搭載されたアダプタ基板の絶縁体と一体又は別体の絶縁体を有する。配線基板とダミーアダプタ基板との合計の厚みをラッチの係合寸法に一致させることによって、半導体装置をソケットに確実に固定できる。 In a preferred embodiment of the semiconductor device of the present invention, a dummy adapter substrate is mounted in the vicinity of the notch of the wiring substrate, and the dummy adapter substrate is integrated with an insulator of the adapter substrate mounted on the edge portion. Alternatively, a separate insulator is provided. By matching the total thickness of the wiring board and the dummy adapter board with the engagement dimension of the latch, the semiconductor device can be securely fixed to the socket.
本発明の半導体装置の好適な実施態様では、前記配線基板上に別の配線基板が搭載されており、該別の配線基板は、前記縁部に搭載されたアダプタ基板の絶縁体と一体又は別体の絶縁体を有する。配線基板内の配線を迂回させることによって、配線基板内の配線の密度を低減できる。 In a preferred embodiment of the semiconductor device of the present invention, another wiring board is mounted on the wiring board, and the other wiring board is integrated with or separated from the insulator of the adapter board mounted on the edge. Having a body insulator. By detouring the wiring in the wiring board, the density of the wiring in the wiring board can be reduced.
以下に、図面を参照し、本発明の実施形態を詳細に説明する。図1(a)、(b)はそれぞれ、本発明の一実施形態に係る半導体装置を構成するモジュール半導体装置の側面図及び正面図である。モジュール半導体装置10は、標準化された寸法規格を有し、SO−DIMMのソケットに対して取外し可能に接続されるモジュールとして構成され、配線基板11と、配線基板11の表面及び裏面に搭載された、ICチップなどの複数の電子部品12とを備える。配線基板11は、例えば4層の絶縁層を備え、配線基板11の表面側、裏面側、及び、内部に合計5層の配線層を備える多層配線基板として構成される。
Embodiments of the present invention will be described below in detail with reference to the drawings. FIGS. 1A and 1B are a side view and a front view, respectively, of a module semiconductor device constituting a semiconductor device according to an embodiment of the present invention. The
モジュール半導体装置10の下縁部は、マザーボードのソケットに対してプラグ接続されるプラグ13を構成する。モジュール半導体装置10の双方の側縁部には、側縁部を略半円状に切り欠いたノッチ14が形成されている。ノッチ14は、モジュール半導体装置10のソケットへの取付けに際し、ソケットのラッチに係合される。本実施形態のモジュール半導体装置10では、プラグ13における配線基板11の表面及び裏面に、板状のプラグアダプタ20が配設され、プラグアダプタ20の表面上にプラグ端子24が形成されている。また、ノッチ14の近傍の配線基板11の表面及び裏面にも、板状のノッチアダプタ30が配設されている。
The lower edge of the
図2は、図1のモジュール半導体装置で、プラグアダプタ及びノッチアダプタを取り外した構成を示す平面図である。配線基板11の下縁部には、配線基板の配線15にそれぞれ接続して、例えば100個の電極パッド16が等間隔に配列されている。電極パッド16の配列方向の両端部には、配線15に接続されない固定用のダミーパッド17が配設されている。ノッチ14の近傍にも固定用のダミーパッド18が配設されている。電極パッド16及びダミーパッド17,18は、配線基板11の表面11aに形成された配線15と同層に形成され、表面には金めっきが施されている。配線基板11の裏面側も同様の構成を有している。
FIG. 2 is a plan view showing a configuration in which the plug adapter and the notch adapter are removed from the module semiconductor device of FIG. For example, 100
図3に、プラグアダプタ20を内側から見た構成を示す。プラグアダプタ20は、単層の絶縁層21を備え、絶縁層21の内側表面には、図2に示した配線基板11の電極パッド16及びダミーパッド17に対応して、電極パッド22及び固定用のダミーパッド23がそれぞれ配設されている。電極パッド22は、プラグアダプタ20の外側表面に形成された対応するプラグ端子24に個々に接続されている。電極パッド22及びプラグ端子24は、相互に同じ幅寸法で形成されている。
FIG. 3 shows a configuration of the
図4に、図1(b)のIV-IV線に沿った、プラグアダプタ及びその近傍の断面を示す。絶縁層21は例えばガラスエポキシ基板で形成される。電極パッド22、プラグ端子24、及び、これらを接続する配線25は、例えば金めっきによって、絶縁層21の内側表面、縁面20b、及び、外側表面20aに亘って一体的に形成されている。配線25も、電極パッド22及びプラグ端子24と同じ幅寸法で形成されている。
FIG. 4 shows a cross section of the plug adapter and its vicinity along the line IV-IV in FIG. The insulating
プラグアダプタ20は、プラグアダプタの電極パッド22(ダミーパッド23)が、配線基板の電極パッド16(ダミーパッド17)に対して、それぞれはんだ層26を介して接続されることによって、配線基板11に固定される。プラグアダプタ20は、配線基板11への固定に際して、その下縁部が、配線基板11の下縁部よりも僅かに上側(内縁側)に位置するように配設される。
The
ノッチアダプタ30は、単層の絶縁層と、この絶縁層の内側表面に形成された固定用のダミーパッド32とを備える。絶縁層及びダミーパッド32は、配線基板のダミーパッド18と同じ寸法で形成されている。図5に、図1(b)のV−V線に沿った、ノッチアダプタ及びその近傍の断面を示す。絶縁層31は例えばガラスエポキシ基板で、ダミーパッド32は例えば金めっきによって形成されている。ノッチアダプタ30は、ノッチアダプタのダミーパッド32が、配線基板のダミーパッド18に対して、はんだ層33を介して接続されることによって、配線基板11に固定される。ノッチアダプタ30は、配線基板11への固定に際して、側縁部の形状が相互に重なるように配設される。
The
モジュール半導体装置10の各部分の寸法は、例えば以下の通りである。図1(a)に示した配線基板11の厚みTPCBは、0.60mmである。なお、TPCBは、配線基板11の表面及び裏面の配線層や、電極パッド16及びダミーパッド17,18を含んだ厚みとして定義している。図4に示した、絶縁層21の厚みT1は、0.08mmで、一体的に形成された電極パッド22、プラグ端子24、及び、配線25の厚みT2は0.035mmである。はんだ層26の厚みT3は、0.05mmであり、はんだ層26を含めたプラグアダプタ20の全体の厚みTplug-adaptorは、0.20mmである。図5に示した、絶縁層31の厚みT4は0.115mmで、ダミーパッド32の厚みT5は0.035mmである。はんだ層33の厚みT6は0.05mmであり、はんだ層33を含めたノッチアダプタ30の全体の厚みTnotch-adaptorは、0.20mmである。
The dimensions of each part of the
上記により、プラグ13及びノッチ14近傍におけるモジュール半導体装置10の厚みTmodule-plug,Tmodule-notchは何れも1.00mmであり、SO−DIMMが規定する厚み1.00±0.10mm以内を満足する。
As described above, the thicknesses T module-plug and T module-notch of the
図1中に示した電子部品12は、例えばBGA接続方式のICパッケージとして構成され、表面に放熱板(図示なし)を備える。放熱板及びはんだ層を含む電子部品12の厚みTpartは例えば1.6mmであり、電子部品12の搭載部分におけるモジュール半導体装置10の厚みTmoduleは3.8mmである。この値は、JEDEC(Joint Electron Device Engineering Council)が規定する厚み3.8mm以下を満足する。図8に示した従来の構成において、Tmoduleを3.8mm以下にするには、放熱板及びはんだ層を含むICチップ52の厚みTpartを1.4mm以下にする必要がある。
The
配線基板11の幅L1は67.6mmで、高さL2は30mmである。プラグアダプタ20の幅は配線基板11の幅L1に等しく、高さL3は2.55mmである。配線基板11の下縁部とプラグアダプタ20の下縁部との距離L4は、0.3mmである。電極パッド22及びプラグ端子24の長さは、プラグアダプタ20の高さL3に等しい。プラグ端子24の幅は0.45±0.03mmであり、プラグ端子24の配列のピッチは、0.6mmである。
The width L 1 of the
プラグアダプタ20の製造に際しては、絶縁層21上に、電極パッド22,ダミーパッド23,プラグ端子24、及び配線25を形成する領域を露出させるマスクを形成し、めっき処理によって、露出部分に電極パッド22,ダミーパッド23,プラグ端子24、及び配線25を形成する。ノッチアダプタ30の製造に際しても同様に、めっき処理によって、絶縁層31上にダミーパッド32を形成することによって製造する。
When the
モジュール半導体装置10の製造に際しては、配線基板11を形成した後、マスクを用いたパターン形成技術を用いて、配線基板11上のパッド上にはんだ層を形成する。次いで、配線基板11上に、電子部品12、プラグアダプタ20、及び、ノッチアダプタ30を搭載し、公知のはんだ接続技術を用いてはんだ層を溶融させ、配線基板11上のパッドと、電子部品12、プラグアダプタ20、及び、ノッチアダプタ30のパッドとを接続することによって、図1に示したモジュール半導体装置10を完成する。なお、配線基板11とプラグアダプタ20及びノッチアダプタ30との間で、パッド間に介在するはんだ層の厚みは、配線基板11上に形成するはんだ層の量を制御することによって調節する。
In manufacturing the
本実施形態のモジュール半導体装置10では、プラグ13にプラグアダプタ20を、ノッチ14近傍にノッチアダプタ30をそれぞれ配設し、ソケットへのプラグの挿入に際して、これらプラグアダプタ20及びノッチアダプタ30を介在させている。これによって、配線基板11の厚みを従来よりも小さくして、モジュール半導体装置10の全体的な厚みの増大を抑えながら、大きな厚みを有する電子部品12を配線基板11上に搭載できる。
In the
本実施形態のモジュール半導体装置10では、配線基板11は、その厚みを小さくし、且つプラグ端子に代えて電極パッド16及びダミーパッド17,18が表面に取り付けられていることを除いては、従来と同様の簡素な構成を有する。また、プラグアダプタ20及びノッチアダプタ30が何れも、単層の絶縁層上に金属層が形成された簡素な構成を有する。これによって、モジュール半導体装置10製造のコストの上昇を抑制できる。
In the
配線基板11の表面又は裏面に段差が形成されておらず、平坦であるため、マスクを用いた公知のパターン形成技術を用いてはんだ層を形成できる。また、配線基板11上へのプラグアダプタ20及びノッチアダプタ30の接続に際して、通常の電子部品と同様のはんだ接続を行うので、モジュール半導体装置10製造のスループットの低下を抑え、コスト上昇を抑制できる。
Since the step is not formed on the front surface or the back surface of the
モジュール半導体装置では一般に、配線基板の下縁部をテーパ状に形成することによって、ソケットへの挿入を容易にすることが出来る。そのような配線基板は例えば切削によって形成できるが、厚みの小さな配線基板の下縁部をテーパ状に切削することは容易ではなく、コストが上昇する問題があった。これに対して、本実施形態のモジュール半導体装置10では、下縁部が配線基板11の下縁部よりも僅かに上側に位置するように、プラグアダプタ20を接続することによって、切削を行うことなく、モジュール半導体装置10の下縁部をテーパ状に構成できる。
In a module semiconductor device, generally, a lower edge portion of a wiring board is formed in a tapered shape, thereby facilitating insertion into a socket. Such a wiring board can be formed by, for example, cutting, but it is not easy to cut the lower edge portion of the thin wiring board in a tapered shape, and there is a problem that the cost increases. On the other hand, in the
ところで、従来のモジュール半導体装置では、プラグ端子の形成に際して、図10(a)に示すように、ダミー引出し配線55を介して相互に接続されたプラグ端子54を、配線基板51上に形成した後、図10(b)に示すように、配線基板の下縁部56でダミー引出し配線57を切断していた。この場合、配線基板の下縁部56にダミー引出し配線57の縁部が露出するため、ソケットに対する挿入を繰り返すと、ダミー引出し配線57が縁部から剥がれることによってプラグ端子54も剥がれ、短絡や断線が生じる問題があった。これに対して、本実施形態のモジュール半導体装置10では、プラグ端子24から、プラグアダプタ20の縁面及び内側表面に連続して配線25及び電極パッド22が形成されているため、プラグ端子24が剥がれにくく、短絡や断線を抑制できる。
In the conventional module semiconductor device, when plug terminals are formed,
図6は、上記実施形態の第1変形例に係るモジュール半導体装置の構成を示す正面図である。モジュール半導体装置40では、上記実施形態におけるプラグアダプタ20とノッチアダプタ30とが一体的に形成され、一体型のアダプタ41を構成している。プラグアダプタ20とノッチアダプタ30とを一体的に構成することによって、部品搭載に必要な工数を低減し、モジュール半導体装置40製造のコストを更に低減できる。
FIG. 6 is a front view showing the configuration of the module semiconductor device according to the first modification of the embodiment. In the module semiconductor device 40, the
図7は、上記実施形態の第2変形例に係るモジュール半導体装置の構成を示す正面図である。モジュール半導体装置42の中央部には、外部配線基板43が配設されている。外部配線基板43は、例えば3層の絶縁層と、外部配線基板43の表面側、裏面側、及び、内部に合計4層の配線層とを備える多層配線基板として構成される。配線基板11との間は、はんだボールを用いたBGA方式によって接続され、配線基板11内部の配線に接続されている。これによって、外部配線基板43は、配線基板11の配線の迂回路を構成する。外部配線基板43は、はんだを含めて例えば1.4mm程度の厚みを有する。
FIG. 7 is a front view showing the configuration of the module semiconductor device according to the second modification of the embodiment. An external wiring substrate 43 is disposed at the center of the module semiconductor device 42. The external wiring board 43 is configured as a multilayer wiring board including, for example, three insulating layers and a total of four wiring layers inside and outside the external wiring board 43. The
本変形例のモジュール半導体装置42によれば、配線の密度が高い配線基板11の中央部に外部配線基板43を配設し、配線基板11内の配線を迂回させることによって、配線基板11内の配線の密度を低減できる。本変形例では、特に、多くの配線層を有する外部配線基板43を配設することによって、配線基板11内の配線の密度を効果的に低減できる。なお、外部配線基板を、プラグアダプタ又はノッチアダプタと同じ層構造に形成し、それらと一体的に構成してもよい。
According to the module semiconductor device 42 of the present modification, the external wiring board 43 is disposed in the center of the
なお、上記実施形態では、プラグアダプタの絶縁層21及びノッチアダプタの絶縁層31をガラスエポキシ材料で構成するものとしたが、フィルム材料等で構成することも出来る。また、ノッチアダプタ30の配線基板11への接続に際しては、樹脂を用いることも出来る。上記実施形態では、配線基板11の表面及び裏面にプラグアダプタ20及びノッチアダプタ30をそれぞれ配設するものとしたが、配線基板11の表面及び裏面の何れか一方に、より大きな厚みを有するノッチアダプタ及びプラグアダプタを配設してもよい。
In the above embodiment, the insulating
以上、本発明をその好適な実施形態に基づいて説明したが、本発明に係る半導体装置及びその製造方法は、上記実施形態の構成にのみ限定されるものではなく、上記実施形態の構成から種々の修正及び変更を施した半導体装置及びその製造方法も、本発明の範囲に含まれる。 As described above, the present invention has been described based on the preferred embodiments. However, the semiconductor device and the manufacturing method thereof according to the present invention are not limited to the configurations of the above embodiments. The semiconductor device and the manufacturing method thereof subjected to the above correction and change are also included in the scope of the present invention.
10,40,42:モジュール半導体装置(半導体装置)
11:配線基板
11a:(配線基板の)表面
12:電子部品
13:プラグ
14:ノッチ
15:配線
16:電極パッド
17,18:ダミーパッド
20:プラグアダプタ
20a:(プラグアダプタの)外側表面
20b:(プラグアダプタの)縁面
21:絶縁層
22:電極パッド
23:ダミーパッド
24:プラグ端子
25:配線
26:はんだ層
30:ノッチアダプタ
30a:(ノッチアダプタの)外側表面
31:絶縁層
32:ダミーパッド
33:はんだ層
41:アダプタ
43:外部配線基板
10, 40, 42: Module semiconductor device (semiconductor device)
11:
Claims (8)
前記配線基板の縁部に、該配線基板内の配線にそれぞれ接続された複数のプラグ端子を表面に有するアダプタ基板が搭載され、前記複数のプラグ端子が全体として前記プラグを構成することを特徴とする半導体装置。 In a semiconductor device comprising an electronic component mounted on a wiring board and a plug for plug connection,
An adapter board having a plurality of plug terminals connected to wirings in the wiring board on the surface is mounted on the edge of the wiring board, and the plurality of plug terminals constitute the plug as a whole. Semiconductor device.
前記パッド端子の表面にはんだ層を形成する工程と、
前記配線基板の縁部に、前記パッド端子に対応する配線及び該配線に接続されるプラグ端子を表面に有するアダプタ基板を搭載する工程と、
前記はんだ層を溶融して前記パッド端子と前記プラグ端子に接続された配線とを接続する工程とを有することを特徴とする半導体装置の製造方法。 Forming pad terminals on the surface of the wiring board;
Forming a solder layer on the surface of the pad terminal;
Mounting an adapter substrate having a wiring corresponding to the pad terminal and a plug terminal connected to the wiring on the edge of the wiring substrate;
And a step of melting the solder layer to connect the pad terminal and the wiring connected to the plug terminal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006159933A JP2007329327A (en) | 2006-06-08 | 2006-06-08 | Semiconductor device and its manufacturing method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006159933A JP2007329327A (en) | 2006-06-08 | 2006-06-08 | Semiconductor device and its manufacturing method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007329327A true JP2007329327A (en) | 2007-12-20 |
Family
ID=38929591
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006159933A Pending JP2007329327A (en) | 2006-06-08 | 2006-06-08 | Semiconductor device and its manufacturing method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007329327A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014028026A (en) * | 2012-07-31 | 2014-02-13 | Universal Entertainment Corp | Method for manufacturing game machine, and method for removing coating of game machine housing |
JP2014223327A (en) * | 2014-06-13 | 2014-12-04 | 株式会社ユニバーサルエンターテインメント | Method for manufacturing game machine and method for peeling coating of game machine housing |
US9178017B2 (en) | 2013-08-21 | 2015-11-03 | Micron Technology, Inc. | Semiconductor device and method for manufacturing same |
CN112314062A (en) * | 2018-06-29 | 2021-02-02 | 京瓷株式会社 | Wiring board |
-
2006
- 2006-06-08 JP JP2006159933A patent/JP2007329327A/en active Pending
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014028026A (en) * | 2012-07-31 | 2014-02-13 | Universal Entertainment Corp | Method for manufacturing game machine, and method for removing coating of game machine housing |
US9178017B2 (en) | 2013-08-21 | 2015-11-03 | Micron Technology, Inc. | Semiconductor device and method for manufacturing same |
US9601384B2 (en) | 2013-08-21 | 2017-03-21 | Micron Technology, Inc. | Method of forming a semiconductor device comprising first and second nitride layers |
US10074603B2 (en) | 2013-08-21 | 2018-09-11 | Micron Technology, Inc. | Methods of forming a semiconductor device comprising first and second nitride layers |
US10410964B2 (en) | 2013-08-21 | 2019-09-10 | Micron Technology, Inc. | Methods of forming a semiconductor device comprising first and second nitride layers |
US10886214B2 (en) | 2013-08-21 | 2021-01-05 | Micron Technology, Inc. | Semiconductor device and method for manufacturing same |
JP2014223327A (en) * | 2014-06-13 | 2014-12-04 | 株式会社ユニバーサルエンターテインメント | Method for manufacturing game machine and method for peeling coating of game machine housing |
CN112314062A (en) * | 2018-06-29 | 2021-02-02 | 京瓷株式会社 | Wiring board |
CN112314062B (en) * | 2018-06-29 | 2023-10-10 | 京瓷株式会社 | Wiring substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100375861B1 (en) | Module Substrate and Method of Producing the Same | |
US7563645B2 (en) | Electronic package having a folded package substrate | |
JPH10308419A (en) | Semiconductor package and its semiconductor mount structure | |
JPH08330473A (en) | Printed circuit board with installation groove of solder ball and ball grid array package using it | |
JP3596807B2 (en) | Printed wiring board and method of manufacturing the same | |
US6603210B2 (en) | Semiconductor module and producing method therefor | |
JP4786976B2 (en) | WIRING BOARD, MANUFACTURING METHOD THEREOF, AND SEMICONDUCTOR DEVICE | |
JP2003218264A (en) | Multilayer circuit board for semiconductor device and manufacturing method thereof, and semiconductor device | |
JP2007329327A (en) | Semiconductor device and its manufacturing method | |
JP2009170561A (en) | Wiring substrate and its manufacturing method | |
CN102270619A (en) | Pad configurations for an electronic package assembly | |
JP2005252227A (en) | Film substrate, and the manufacturing method and image display substrate | |
US20090073661A1 (en) | Thin circuit module and method | |
JP2010219364A (en) | Method of modifying printed wiring board, and modified printed wiring board | |
JP2008147498A (en) | Multilayer wiring board, and semiconductor device package | |
JP2007158233A (en) | Wiring structure, method of manufacturing same, and jig | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
JP2007042957A (en) | Method for partially plating multilayer substrate for semiconductor device | |
KR100396869B1 (en) | Junction method for a flexible printed circuit board | |
JP2007220873A (en) | Semiconductor device and its manufacturing method | |
JP2006339276A (en) | Substrate for connection and manufacturing method thereof | |
JP2876789B2 (en) | Semiconductor module | |
US20240063107A1 (en) | Crack arrest features for miultilevel package substrate | |
KR100882516B1 (en) | Semiconductor package having stacked chip scale and Method thereof | |
JP2007324232A (en) | Bga-type multilayer wiring board and bga-type semiconductor package |